JP4129971B2 - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP4129971B2 JP4129971B2 JP2000366796A JP2000366796A JP4129971B2 JP 4129971 B2 JP4129971 B2 JP 4129971B2 JP 2000366796 A JP2000366796 A JP 2000366796A JP 2000366796 A JP2000366796 A JP 2000366796A JP 4129971 B2 JP4129971 B2 JP 4129971B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- wiring
- wiring board
- resin
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
- H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/6565—Shapes or dispositions of interconnections recessed into the surface of the package substrates, interposers, or redistribution layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09045—Locally raised area or protrusion of insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09118—Moulded substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/0108—Male die used for patterning, punching or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/005—Punching of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は配線基板の製造方法に関し、更に詳細には樹脂を基材とする基板の一面側に形成された配線パターンが、前記基板を貫通するヴィアによって基板の他面側に形成された配線パターン等に電気的に接続される配線基板に関する。
【０００２】
【従来の技術】
半導体素子等が搭載される配線基板の製造方法には、いわゆるダマシン法と称される方法がある。
かかるダマシン法の一例を図１０（ａ）〜図１０（ｅ）に示す。図１０（ａ）は、配線パターン１４０ａを形成した配線基板１００の断面図を示す。配線基板１００は樹脂を基材とする。配線パターン１４０ａは両面に銅箔を被着した樹脂板の表面に感光性レジストを塗布し、配線パターン１４０ａを形成するパターンに従って露光、現像してレジストパターンを形成し、レジストパターンをマスクとして銅箔が露出する部位をエッチングにより除去して形成することができる。
【０００３】
かかる配線基板１００の両面に形成した配線パターン１４０ａは、スルーホール１２０によって電気的に接続されている。このスルーホール１２０は、配線基板１００にドリル等で貫通孔を形成した後、貫通孔の内壁面に銅等の無電解めっきを施して金属薄膜を形成した後、この金属薄膜を給電層として電解めっきを施して貫通孔の内壁面に導体層を形成することによって形成できる。
更に、図１０（ａ）に示す配線基板１００の両面には、図１０（ｂ）に示す様に、ポリイミド系樹脂又はエポキシ系樹脂等の樹脂をコーティングして樹脂層１６０ａ，１６０ａを形成する。
この樹脂層１６０ａ，１６０ａには、図１０（ｃ）に示す様に、ＣＯ2レーザ又はエキシマレーザ等によるレーザ光を照射し、ヴィア用凹部１３０と配線パターンを形成するための配線パターン用溝１３２とを形成する。
【０００４】
この様に、樹脂層１６０ａ，１６０ａにヴィア用凹部１３０と配線パターン用溝１３２とが形成された配線基板１００には、図１０（ｄ）に示す様に、ヴィア用凹部１３０及び配線パターン用溝１３２の内壁面、及び樹脂層１６０ａの表面に、銅等の無電解めっきによって金属薄膜を形成した後、金属薄膜を給電層として電解めっきを施し、ヴィア用凹部１３０と配線パターン用溝１３２とにめっき金属１３４を充填する。その際に、樹脂層１６０ａの表面もめっき金属３４によって被覆される。
このため、樹脂層１６０ａの表面を被覆しているめっき金属１３４を研磨して除去し、図１０（ｅ）に示す様に、樹脂層１６０ａの表面を露出する。かかる研磨によって、ヴィア用凹部１３０にめっき金属１３４が充填されて形成されたヴィア１２０と配線パターン用溝１３２に充填されためっき金属１３４とから成る配線パターン１５０ａが、樹脂層１６０ａの表面と同一面に露出し、樹脂層１６０ａの表面に配線パターン１５０ａが形成される。
【０００５】
【発明が解決しようとする課題】
かかるダマシン法によれば、従来のサブトラクティブ法やセミアディティブ法によって形成された配線基板に比較して微細で高密度な配線パターンを形成できる。
しかしながら、配線基板１００の両面の各々に形成された配線パターン等は、ドリル等で形成した貫通孔の内壁面を利用して形成したスルーホール１２０によって電気的に接続されている。かかる配線パターンとスルーホール１２０とは別工程で形成されているため、配線基板１００の製造コストの低コスト化には限界が存在する。
また、樹脂層１６０ａ，１６０ａに形成するヴィア用凹部１３０及び配線パターン用溝１３２は、ＣＯ2レーザ又はエキシマレーザ等によるレーザ光を照射して形成するため、レーザ光照射のための設備を必要とする。更に、ヴィア用凹部１３０と配線パターン用溝１３２とは、その深さを異にするため、レーザ光の強さ及び照射時間等を微妙にコントロールすることを要する。このため、得られた配線基板の製造コストが高価となる。
そこで、本発明の課題は、めっき金属を充填するヴィア用凹部等を容易に形成でき、配線基板の製造コストの低コスト化を図ることのできる配線基板の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明者等は、前記課題を解決すべく検討を重ねた結果、プレス加工によってヴィア用凹部及び配線パターン用溝を形成することによって、レーザ光を照射してヴィア用凹部及び配線パターン用溝を形成する場合に比較して、配線パターン用溝及びヴィア用凹部を同時に容易に形成できることを見出し、本発明に到達した。
すなわち、本発明は、コア基板の両面側に配線パターンが樹脂層を介して多層に形成された配線基板を製造する際に、該コア基板の両面側に形成した樹脂層に成形型を用いたプレス加工を施し、配線パターンを形成する配線パターン用溝と底面にコア基板のパッドが露出するヴィア用凹部とを形成した後、前記樹脂層に電解めっきを施して、前記配線パターン用溝及びヴィア用凹部にめっき金属を充填して成る金属層を樹脂層の表面に形成し、次いで、前記樹脂層の表面と同一面に前記配線パターン及びヴィアの表面が露出するように、前記配線パターン用溝及びヴィア用凹部の内壁面を除く樹脂層の表面に被着した金属層を研磨によって除去することを特徴とする配線基板の製造方法にある。
かかる本発明において、電解めっきを、配線パターン用溝及びヴィア用凹部の内壁面を含む樹脂層の全面に形成した金属膜を給電層として行うことが好ましい。
【０００７】
本発明によれば、成形型を用いたプレス加工によりコア基板の樹脂層にヴィア用凹部及び配線パターン用溝を形成することによって、レーザ光を照射してヴィア用凹部及び配線パターン用溝を形成する場合に比較して、パターン用溝及びヴィア用凹部を同時に容易に形成できる。
【０００８】
【発明の実施の形態】
本発明に係る配線基板の製造方法の参考例を図１に示す。図１は、加工用樹脂板にプレス加工を施して配線基板を製造するものであり、先ず、図１（ａ）に示す加工用樹脂板１０に、図１（ｂ）に示す一対の成形型１４ａ，１４ｂによってプレス加工を施して樹脂板１２を形成する。この樹脂板１２には、成形型１４ａ，１４ｂによって配線パターン用溝１６，１６・・が形成されている共に、ヴィア用貫通孔１８，１８・・が穿設されている。
かかる加工用樹脂板１０としては、熱可塑性樹脂又は熱硬化性樹脂から成る加工用樹脂板１０を用いることができるが、熱可塑性樹脂から成る加工用樹脂板１０の場合は、プレス加工性が良好となる程度に加熱して軟化した加工用樹脂板１０を用いることが好ましい。また、熱硬化性樹脂から成る加工用樹脂板１０の場合は、プレス加工性が良好となる程度に適度な硬化がなされている加工用樹脂板１０を用いることが好ましい。
【０００９】
プレス加工によって形成された樹脂板１２には、図１（ｃ）に示す様に、その配線パターン用溝１６，１６・・及びヴィア用貫通孔１８，１８・・の内壁面を含む全面に薄膜状の金属膜２０を形成する。かかる金属膜２０は、蒸着やスパッタ等によって形成できるが、無電解めっきによって形成することが好ましく、特に、銅から成る金属膜２０を無電解銅めっきによって形成することが好ましい。
かかる金属膜２０によって全面が覆われた樹脂板１２には、金属膜２０を給電層として電解めっきを施し、図１（ｄ）に示す様に、配線パターン用溝１６，１６・・及びヴィア用貫通孔１８，１８・・にめっき金属を充填して金属層２２を形成する。この金属層２２は、配線パターン用溝１６やヴィア用貫通孔１８が形成されていない樹脂板１０の表面にも形成されている。かかる金属層２２は、ヴィア用貫通孔１８に相当する部分の表面が凹凸面となり易く、且つヴィア用貫通孔１８及び配線パターン用溝１６にめっき金属を充填して形成したヴィア及び配線パターンを電気的に短絡する。
このため、配線パターン用溝１６，１６・・及びヴィア用貫通孔１８，１８・・の内壁面を除く樹脂板１２の表面に被着した金属層２２を研磨し、図１（ｅ）に示す様に、樹脂板１２の表面と同一面にヴィア２６，２６・・及び配線パターン２４，２４・・の表面を露出して配線基板３０を形成する。
【００１０】
図１（ｅ）に示す配線基板３０は、樹脂板１２の両面に研磨が施されて平坦面に形成されており、図２に示す様に、半導体素子３６を搭載する半導体パッケージとすることができる。図２に示す半導体パッケージは、樹脂板１２の一面側に形成された配線パターン２４のパッドに、搭載される半導体素子３６の電極端子に接続される接続端子としてのはんだボール３４，３４・・が装着されていると共に、樹脂板１２の他面側に形成されたパッドに、外部接続端子としてのはんだボール３２，３２・・が装着されている。
尚、樹脂板１２の両面の各々には、各パッドに装着されたはんだボールの部分を除いてソルダレジスト３８，３８が塗布されている。
【００１１】
また、図１（ｅ）に示す配線基板３０をコア基板に用い、このコア基板の両面に配線パターンを多層に形成して多層配線基板を製造できる。配線基板３０を形成する樹脂板１２は、プレス加工によって形成したヴィア用貫通孔１８及び配線パターン用溝１６に、めっき金属を充填してヴィア２６及び配線パターン２４を形成したものである。このため、ドリル等でヴィア用貫通孔を形成する場合に比較して、ヴィア用貫通孔１８及び配線パターン用溝１６を一括して形成でき、複数個のヴィア２６が高密度に形成された高密度の多層配線基板を低コストで形成できる。
配線基板３０を用いたコア基板の両面に配線パターンを多層に形成するには、図３に示す様に、従来から知られているビルドアップ法を採用できる。
図３では、配線基板３０の一面側に形成する配線パターンの形成手順について示しており、同時に配線基板３０の他面側に形成する配線パターンの形成手順は、同一内容であるため省略した。
【００１２】
図３に示すビルドアップ法では、先ず、図３（ａ）に示す様に、コア基板としての配線基板３０の両面の各々に樹脂層４０を形成した後、図３（ｂ）に示す様に、樹脂層４０にヴィアを形成する個所にＣＯ2レーザ又はエキシマレーザ等によるレーザ光を照射し、ヴィア用凹部４２を形成する。このヴィア用凹部４２の底面には、パッド面が露出する。
次いで、図３（ｃ）に示す様に、ヴィア用凹部４２の内壁面を含む樹脂層４０の全面に、無電解めっき等によって形成した薄膜状の金属膜を給電層とする電解めっきを施して所定厚さの金属層４４を形成する。この金属層４４は、銅から成る金属層４４であることが好ましい。
更に、金属層４４には、図３（ｄ）に示す様に、パターニングを施して配線パターン４６及びヴィア４８を形成する。
【００１３】
その後、配線パターン４６及びヴィア４８を形成した樹脂層４０上に、再度、樹脂層４０を形成し，図３（ｂ）〜（ｄ）の工程を繰り返すことによって、図４に示す多層配線基板を形成できる。
図４に示す多層配線基板も、半導体素子３６を搭載する半導体パッケージであり、多層配線基板の一面側に形成された配線パターン４６のパッドに、搭載される半導体素子３６の電極端子に接続される接続端子としてのはんだボール３４，３４・・が装着されていると共に、多層配線基板の他面側に形成されたパッドに、外部接続端子としてのはんだボール３２，３２・・が装着されている。
尚、多層配線基板の両面の各々には、各パッドに装着されたはんだボールの部分を除いてソルダレジスト３８，３８が塗布されている。
【００１４】
図４に示す多層配線基板は、配線パターン４６及びヴィア４８を形成した樹脂層４０上に、再度、樹脂層４０を形成して配線パターン４６及びヴィア４８を形成するため、多層配線基板を形成する上層の樹脂層４０ほど、その表面が凹凸面となり易い。
この点、本発明に係る配線基板の製造方法の一例を説明する図５に示す様に、プレス加工によって多層配線基板を形成することによって、多層配線基板を形成する上層の樹脂層４０の表面も平坦面とすることができる。この図５でも、配線基板３０の一面側に形成する配線パターンの形成手順について示しており、同時に配線基板３０の他面側に形成する配線パターンの形成手順は、同一内容であるため省略した。
先ず、図５（ａ）に示す様に、配線基板３０の両面の各々に樹脂層４０を形成した後、図５（ｂ）に示す様に、一対の成形型５０，５０（図５では、成形型５０，５０の一方のみを示した）によって、ヴィア用凹部４２，４２・・及び配線パターン用溝１６，１６・・をプレス加工によって形成する。このヴィア用凹部４２の底面には、樹脂層４０を形成する樹脂膜が残留するおそれがあるため、エッチングによってヴィア用凹部４２の底面に残留する樹脂膜を除去し、パッド面がヴィア用凹部４２の底面に確実に露出させることが好ましい。
【００１５】
次いで、図５（ｃ）に示す様に、ヴィア用凹部４２及び配線パターン用溝１６の内壁面を含む樹脂層４０の全面に無電解めっき等によって形成した薄膜状の金属膜５２を形成す。
更に、金属膜５２を給電層とする電解めっきを施し、図５（ｄ）に示す様に、ヴィア用凹部４２及び配線パターン用溝１６にめっき金属を充填し、所定厚さの金属層５４を形成する。この金属層５４は、銅から成る金属層５４であることが好ましい。
かかる金属層５４は、ヴィア用凹部４２や配線パターン用溝１６が形成されていない樹脂層４０の表面にも形成される。この金属層５４は、ヴィア用凹部４２に相当する部分の表面が凹凸面となり易く、且つヴィア用凹部４２及び配線パターン用溝１６にめっき金属を充填して形成したヴィア及び配線パターンを電気的に短絡する。
このため、配線パターン用溝１６，１６・・及びヴィア用凹部４２，４２・・の内壁面を除く樹脂層４０の面に被着した金属層５２を研磨し、図５（ｅ）に示す様に、樹脂層４０の表面と同一面にヴィア５６，５６・・及び配線パターン２４，２４・・の表面を露出する。
その後、配線パターン２４及びヴィア５６を形成した樹脂層４０上に、再度、樹脂層４０を形成し，図５（ａ）〜（ｅ）の工程を繰り返すことによって多層配線基板を形成できる。
【００１６】
図１〜図５に示す配線基板３０には、配線パターン用溝１６，１６・・及びヴィア用貫通孔１８，１８・・をプレス加工によって形成した樹脂板１２を用いていたが、射出成形によっても樹脂板１２を形成できる。
図６に射出成形による樹脂板１２の形成方法を示す。かかる射出成形には、図６（ａ）に示す様に、配線パターン用溝１６を形成する突出部６４及びヴィア用貫通孔１８を形成する突出部６２が形成された一対の成形型６０ａ，６０ｂを用いる。この一対の成形型６０ａ，６０ｂは、電鋳法等によって形成できる。
次いで、図６（ｂ）に示す様に、一対の成形型６０ａ，６０ｂを型閉じした後、一対の成形型６０ａ，６０ｂ内に形成されたキャビティ内に樹脂６６を注入する。かかる樹脂６６は、一対の成形型６０ａ，６０ｂ内の突出部６２，６４によって形成された狭間隙に流入できる程度に流動性を有するものであれば、熱硬化性樹脂又は熱可塑性樹脂のいずれであってもよい。
但し、熱硬化性樹脂を樹脂６６と用いた場合には、キャビティ内に充填した後に加熱して硬化することが必要である。また、熱可塑性樹脂を樹脂６６に用いた場合には、加熱溶融した溶融樹脂をキャビティ内に充填した後、冷却して固化することが必要である。
一対の成形型６０ａ，６０ｂのキャビティ内に充填された樹脂６６を硬化又は固化した後、成形型６０ａ，６０ｂを型開きすることによって、図１（ｂ）に示す樹脂板１２を得ることができる。
その後、図１（ｃ）〜図１（ｅ）の工程によって、樹脂板１２を配線基板３０とすることができる。
【００１７】
かかる射出成形を用い、図７に示す様に、多層配線基板を形成できる。図７では、配線基板３０の一面側に形成する配線パターンの形成手順について示しており、同時に配線基板３０の他面側に形成する配線パターンの形成手順は、同一内容であるため省略した。
先ず、図７（ａ）に示す様に、配線基板３０の両面の各々に、配線パターン用溝１６を形成する突出部７２及びヴィア用凹部４２を形成する突出部７０が形成された一対の成形型６８，６８（図７では、成形型６８，６８の一方のみを示した）を用いる。この一対の成形型６８，６８は、電鋳法等により形成できる。
かかる一対の成形型６８，６８を型閉じして形成されたキャビティ７４内に配線基板３０が挿入され、ヴィア用凹部４２を形成する突出部７０の先端面が配線基板３０のパッド面に当接する。
次いで、キャビティ７４内に樹脂６６を充填し固化することによって、図５（ｂ）に示す様に、配線基板３０の両面の各々に形成した樹脂層４０にヴィア用凹部４２，４２・・及び配線パターン用溝１６，１６・・を形成できる。
更に、図５（ｃ）〜図５（ｅ）と同様の工程によって、樹脂層４０にヴィア５６，５６・・及び回路パターン２４，２４・・を形成できる。
その後、配線パターン２４及びヴィア５６が形成された樹脂層４０を具備する配線基板３０を、一対の成形型６８，６８のキャビティ７４内に挿入した後、キャビティ７４内に樹脂６６を充填し硬化又は固化する工程、及び図５（ａ）〜（ｅ）の工程を繰り返すことによって多層配線基板を形成できる。
【００１８】
図２に示す配線基板３０は、外部接続端子としてのはんだボール３２，３２・・が配線基板３０の他面側に装着されている。このため、配線基板３０の製造工程では、はんだボール３２，３２・・を装着する工程を必要とする。
この点、図８に示す工程で形成される配線基板では、予め外部接続端子用の突出部が形成されているため、外部接続端子としてのはんだボール３２，３２・・を装着する工程を不要とすることができる。
先ず、図８に示す工程では、図８（ａ）に示す様に、一対のプレス加工用の成形型８０ａ，８０ｂの各々には、配線パターン用溝１６を形成する突出部８２及びヴィア用貫通孔１８を形成する突出部８４が形成されている。更に、成形型８０ｂには、外部接続端子用の突出部を形成するための凹部８６，８６・・が形成されている。
かかる一対のプレス加工用の成形型８０ａ，８０ｂの間に、図１（ａ）に示す加工用樹脂板１０を挟み込んで型閉じすることによって、配線パターン用溝１６及びヴィア用貫通孔１８が形成されている共に、外部接続端子を形成する箇所に外部接続端子用の突出部８８が形成された樹脂板１２を形成することができる。
【００１９】
更に、配線パターン用溝１６及びヴィア用貫通孔１８の内壁面、及び外部接続端子用の突出部８８の外壁面を含む樹脂板１２の全面に、無電解めっきによって形成した薄膜状の金属膜を給電層とする電解めっきを施し、図８（ｂ）に示す様に、配線パターン用溝１６及びヴィア用貫通孔１８の内壁面をめっき金属で充填する金属層２２を形成する。かかる金属層２２は、ヴィア用貫通孔１８や配線パターン用溝１６が形成されていない樹脂板１２の表面にも形成される。
このため、図８（ｃ）に示す様に、外部接続端子用の突出部８８の外壁面に被着された金属層２２と、ヴィア用貫通孔１８にめっき金属が充填されて形成されたヴィア２６とを電気的に接続した状態で除去し、外部接続端子用の突出部８８が形成されていない樹脂板１２の一面側にヴィア２６及び配線パターン２４の表面が樹脂板１２の１面側に露出した配線基板３０を得ることができる。かかる金属層２２の除去は、樹脂板１２の一面側の金属層２２は研磨によって除去し、樹脂板１２の他面側の金属層２２は、レジストをパターニング形成して露光、現像した後、エッチングにより除去することが好ましい。
【００２０】
図８（ｃ）に示す配線基板３０では、樹脂板１２の他面側に、突出部８８の外壁面が金属層２２によって被覆された外部接続端子９０が形成されていると共に、外部接続端子９０は配線パターン９２によってヴィア２６と電気的に接続されている。
このため、図８（ｃ）に示す配線基板３０を半導体パッケージとして用いるためには、図９に示す様に、樹脂板１２ｂの一面側に形成された配線パターン２４のパッド等に、搭載される半導体素子３６の電極端子に接続される接続端子としてのはんだボール３４，３４・・を装着する。
尚、樹脂板１２の両面の各々には、各パッドに装着されたはんだボール３４，３４・・及び外部接続端子９０，９０・・の部分を除いてソルダレジスト３８，３８が塗布されている。
【００２１】
図８については、一対のプレス加工用の成形型８０ａ，８０ｂを用いて所定形状の樹脂板１２を形成したが、成形型８０ａ，８０ｂを射出成形用の成形型として形成し、両成形型が型閉じして形成されたキャビティ内に溶融樹脂を射出する射出成形によっても、図８（ａ）に示す所定形状の樹脂板１２を形成できる。
かかる射出成形によって形成した樹脂板１２に、図８（ｂ）に示す工程と同様に、配線パターン用溝１６及びヴィア用貫通孔１８の内壁面をめっき金属で充填する金属層２２を形成する。
その後、図８（ｃ）に示す工程と同様に、外部接続端子用の突出部８８の外壁面に被着された金属層２２と、ヴィア用貫通孔１８にめっき金属が充填されて形成されたヴィア２６とを電気的に接続した状態で除去し、外部接続端子用の突出部８８が形成されていない樹脂板１２の一面側にヴィア２６及び配線パターン２４の表面が樹脂板１２の１面側に露出した配線基板３０を得ることができる。
【００２２】
【発明の効果】
本発明によれば、いわゆるダマシン法によって配線基板を製造する際に、めっき金属を充填するヴィア用凹部及び配線パターン用溝を一括して形成できる。このため、微細で高密度な配線パターンが形成された配線基板を容易に形成でき、その製造コストの低コスト化も図ることができる。
【図面の簡単な説明】
【図１】 本発明に係る配線基板の製造方法の参考例を説明する工程図である。
【図２】 図１に示す製造方法で得られた配線基板を用いた半導体パッケージの一例を示す部分断面図である。
【図３】 図１に示す製造方法で得られた配線基板を用いて多層配線基板を製造する一例を説明する工程図である。
【図４】 図３に示す製造方法で得た多層配線基板の一例を示す部分断面図である。
【図５】 本発明に係る多層配線基板の一例を説明する工程図である。
【図６】 射出成形による配線基板の製造方法を説明する工程図である。
【図７】 図１に示す製造方法で得られた配線基板を用いて多層配線基板を製造する他の例を説明する工程図である。
【図８】 本発明に係る配線基板の製造方法の他の参考例を説明する工程図である。
【図９】 図８に示す製造方法で得られた配線基板を用いた半導体パッケージの一例を示す部分断面図である。
【図１０】 従来のダマシン法による配線基板の製造方法を説明する工程図である。
【符号の説明】
１０ 加工用樹脂板
１２ 樹脂板
１４ａ，１４ｂ，５０，６０ａ，６０ｂ，６８，８０ａ，８０ｂ 成形型
１６ 配線パターン用溝
１８ ヴィア用貫通孔
２０，５２ 金属膜
２２，５４ 金属層
２４，４６ 配線パターン
２６，４４，５６ ヴィア
３０ 配線基板
３２，３４ はんだボール
３６ 半導体素子
４０ 樹脂層
４２ ヴィア用凹部
４４ 金属層
８８ 外部接続端子用の突出部
９０ 外部接続端子
【発明の属する技術分野】
本発明は配線基板の製造方法に関し、更に詳細には樹脂を基材とする基板の一面側に形成された配線パターンが、前記基板を貫通するヴィアによって基板の他面側に形成された配線パターン等に電気的に接続される配線基板に関する。
【０００２】
【従来の技術】
半導体素子等が搭載される配線基板の製造方法には、いわゆるダマシン法と称される方法がある。
かかるダマシン法の一例を図１０（ａ）〜図１０（ｅ）に示す。図１０（ａ）は、配線パターン１４０ａを形成した配線基板１００の断面図を示す。配線基板１００は樹脂を基材とする。配線パターン１４０ａは両面に銅箔を被着した樹脂板の表面に感光性レジストを塗布し、配線パターン１４０ａを形成するパターンに従って露光、現像してレジストパターンを形成し、レジストパターンをマスクとして銅箔が露出する部位をエッチングにより除去して形成することができる。
【０００３】
かかる配線基板１００の両面に形成した配線パターン１４０ａは、スルーホール１２０によって電気的に接続されている。このスルーホール１２０は、配線基板１００にドリル等で貫通孔を形成した後、貫通孔の内壁面に銅等の無電解めっきを施して金属薄膜を形成した後、この金属薄膜を給電層として電解めっきを施して貫通孔の内壁面に導体層を形成することによって形成できる。
更に、図１０（ａ）に示す配線基板１００の両面には、図１０（ｂ）に示す様に、ポリイミド系樹脂又はエポキシ系樹脂等の樹脂をコーティングして樹脂層１６０ａ，１６０ａを形成する。
この樹脂層１６０ａ，１６０ａには、図１０（ｃ）に示す様に、ＣＯ2レーザ又はエキシマレーザ等によるレーザ光を照射し、ヴィア用凹部１３０と配線パターンを形成するための配線パターン用溝１３２とを形成する。
【０００４】
この様に、樹脂層１６０ａ，１６０ａにヴィア用凹部１３０と配線パターン用溝１３２とが形成された配線基板１００には、図１０（ｄ）に示す様に、ヴィア用凹部１３０及び配線パターン用溝１３２の内壁面、及び樹脂層１６０ａの表面に、銅等の無電解めっきによって金属薄膜を形成した後、金属薄膜を給電層として電解めっきを施し、ヴィア用凹部１３０と配線パターン用溝１３２とにめっき金属１３４を充填する。その際に、樹脂層１６０ａの表面もめっき金属３４によって被覆される。
このため、樹脂層１６０ａの表面を被覆しているめっき金属１３４を研磨して除去し、図１０（ｅ）に示す様に、樹脂層１６０ａの表面を露出する。かかる研磨によって、ヴィア用凹部１３０にめっき金属１３４が充填されて形成されたヴィア１２０と配線パターン用溝１３２に充填されためっき金属１３４とから成る配線パターン１５０ａが、樹脂層１６０ａの表面と同一面に露出し、樹脂層１６０ａの表面に配線パターン１５０ａが形成される。
【０００５】
【発明が解決しようとする課題】
かかるダマシン法によれば、従来のサブトラクティブ法やセミアディティブ法によって形成された配線基板に比較して微細で高密度な配線パターンを形成できる。
しかしながら、配線基板１００の両面の各々に形成された配線パターン等は、ドリル等で形成した貫通孔の内壁面を利用して形成したスルーホール１２０によって電気的に接続されている。かかる配線パターンとスルーホール１２０とは別工程で形成されているため、配線基板１００の製造コストの低コスト化には限界が存在する。
また、樹脂層１６０ａ，１６０ａに形成するヴィア用凹部１３０及び配線パターン用溝１３２は、ＣＯ2レーザ又はエキシマレーザ等によるレーザ光を照射して形成するため、レーザ光照射のための設備を必要とする。更に、ヴィア用凹部１３０と配線パターン用溝１３２とは、その深さを異にするため、レーザ光の強さ及び照射時間等を微妙にコントロールすることを要する。このため、得られた配線基板の製造コストが高価となる。
そこで、本発明の課題は、めっき金属を充填するヴィア用凹部等を容易に形成でき、配線基板の製造コストの低コスト化を図ることのできる配線基板の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明者等は、前記課題を解決すべく検討を重ねた結果、プレス加工によってヴィア用凹部及び配線パターン用溝を形成することによって、レーザ光を照射してヴィア用凹部及び配線パターン用溝を形成する場合に比較して、配線パターン用溝及びヴィア用凹部を同時に容易に形成できることを見出し、本発明に到達した。
すなわち、本発明は、コア基板の両面側に配線パターンが樹脂層を介して多層に形成された配線基板を製造する際に、該コア基板の両面側に形成した樹脂層に成形型を用いたプレス加工を施し、配線パターンを形成する配線パターン用溝と底面にコア基板のパッドが露出するヴィア用凹部とを形成した後、前記樹脂層に電解めっきを施して、前記配線パターン用溝及びヴィア用凹部にめっき金属を充填して成る金属層を樹脂層の表面に形成し、次いで、前記樹脂層の表面と同一面に前記配線パターン及びヴィアの表面が露出するように、前記配線パターン用溝及びヴィア用凹部の内壁面を除く樹脂層の表面に被着した金属層を研磨によって除去することを特徴とする配線基板の製造方法にある。
かかる本発明において、電解めっきを、配線パターン用溝及びヴィア用凹部の内壁面を含む樹脂層の全面に形成した金属膜を給電層として行うことが好ましい。
【０００７】
本発明によれば、成形型を用いたプレス加工によりコア基板の樹脂層にヴィア用凹部及び配線パターン用溝を形成することによって、レーザ光を照射してヴィア用凹部及び配線パターン用溝を形成する場合に比較して、パターン用溝及びヴィア用凹部を同時に容易に形成できる。
【０００８】
【発明の実施の形態】
本発明に係る配線基板の製造方法の参考例を図１に示す。図１は、加工用樹脂板にプレス加工を施して配線基板を製造するものであり、先ず、図１（ａ）に示す加工用樹脂板１０に、図１（ｂ）に示す一対の成形型１４ａ，１４ｂによってプレス加工を施して樹脂板１２を形成する。この樹脂板１２には、成形型１４ａ，１４ｂによって配線パターン用溝１６，１６・・が形成されている共に、ヴィア用貫通孔１８，１８・・が穿設されている。
かかる加工用樹脂板１０としては、熱可塑性樹脂又は熱硬化性樹脂から成る加工用樹脂板１０を用いることができるが、熱可塑性樹脂から成る加工用樹脂板１０の場合は、プレス加工性が良好となる程度に加熱して軟化した加工用樹脂板１０を用いることが好ましい。また、熱硬化性樹脂から成る加工用樹脂板１０の場合は、プレス加工性が良好となる程度に適度な硬化がなされている加工用樹脂板１０を用いることが好ましい。
【０００９】
プレス加工によって形成された樹脂板１２には、図１（ｃ）に示す様に、その配線パターン用溝１６，１６・・及びヴィア用貫通孔１８，１８・・の内壁面を含む全面に薄膜状の金属膜２０を形成する。かかる金属膜２０は、蒸着やスパッタ等によって形成できるが、無電解めっきによって形成することが好ましく、特に、銅から成る金属膜２０を無電解銅めっきによって形成することが好ましい。
かかる金属膜２０によって全面が覆われた樹脂板１２には、金属膜２０を給電層として電解めっきを施し、図１（ｄ）に示す様に、配線パターン用溝１６，１６・・及びヴィア用貫通孔１８，１８・・にめっき金属を充填して金属層２２を形成する。この金属層２２は、配線パターン用溝１６やヴィア用貫通孔１８が形成されていない樹脂板１０の表面にも形成されている。かかる金属層２２は、ヴィア用貫通孔１８に相当する部分の表面が凹凸面となり易く、且つヴィア用貫通孔１８及び配線パターン用溝１６にめっき金属を充填して形成したヴィア及び配線パターンを電気的に短絡する。
このため、配線パターン用溝１６，１６・・及びヴィア用貫通孔１８，１８・・の内壁面を除く樹脂板１２の表面に被着した金属層２２を研磨し、図１（ｅ）に示す様に、樹脂板１２の表面と同一面にヴィア２６，２６・・及び配線パターン２４，２４・・の表面を露出して配線基板３０を形成する。
【００１０】
図１（ｅ）に示す配線基板３０は、樹脂板１２の両面に研磨が施されて平坦面に形成されており、図２に示す様に、半導体素子３６を搭載する半導体パッケージとすることができる。図２に示す半導体パッケージは、樹脂板１２の一面側に形成された配線パターン２４のパッドに、搭載される半導体素子３６の電極端子に接続される接続端子としてのはんだボール３４，３４・・が装着されていると共に、樹脂板１２の他面側に形成されたパッドに、外部接続端子としてのはんだボール３２，３２・・が装着されている。
尚、樹脂板１２の両面の各々には、各パッドに装着されたはんだボールの部分を除いてソルダレジスト３８，３８が塗布されている。
【００１１】
また、図１（ｅ）に示す配線基板３０をコア基板に用い、このコア基板の両面に配線パターンを多層に形成して多層配線基板を製造できる。配線基板３０を形成する樹脂板１２は、プレス加工によって形成したヴィア用貫通孔１８及び配線パターン用溝１６に、めっき金属を充填してヴィア２６及び配線パターン２４を形成したものである。このため、ドリル等でヴィア用貫通孔を形成する場合に比較して、ヴィア用貫通孔１８及び配線パターン用溝１６を一括して形成でき、複数個のヴィア２６が高密度に形成された高密度の多層配線基板を低コストで形成できる。
配線基板３０を用いたコア基板の両面に配線パターンを多層に形成するには、図３に示す様に、従来から知られているビルドアップ法を採用できる。
図３では、配線基板３０の一面側に形成する配線パターンの形成手順について示しており、同時に配線基板３０の他面側に形成する配線パターンの形成手順は、同一内容であるため省略した。
【００１２】
図３に示すビルドアップ法では、先ず、図３（ａ）に示す様に、コア基板としての配線基板３０の両面の各々に樹脂層４０を形成した後、図３（ｂ）に示す様に、樹脂層４０にヴィアを形成する個所にＣＯ2レーザ又はエキシマレーザ等によるレーザ光を照射し、ヴィア用凹部４２を形成する。このヴィア用凹部４２の底面には、パッド面が露出する。
次いで、図３（ｃ）に示す様に、ヴィア用凹部４２の内壁面を含む樹脂層４０の全面に、無電解めっき等によって形成した薄膜状の金属膜を給電層とする電解めっきを施して所定厚さの金属層４４を形成する。この金属層４４は、銅から成る金属層４４であることが好ましい。
更に、金属層４４には、図３（ｄ）に示す様に、パターニングを施して配線パターン４６及びヴィア４８を形成する。
【００１３】
その後、配線パターン４６及びヴィア４８を形成した樹脂層４０上に、再度、樹脂層４０を形成し，図３（ｂ）〜（ｄ）の工程を繰り返すことによって、図４に示す多層配線基板を形成できる。
図４に示す多層配線基板も、半導体素子３６を搭載する半導体パッケージであり、多層配線基板の一面側に形成された配線パターン４６のパッドに、搭載される半導体素子３６の電極端子に接続される接続端子としてのはんだボール３４，３４・・が装着されていると共に、多層配線基板の他面側に形成されたパッドに、外部接続端子としてのはんだボール３２，３２・・が装着されている。
尚、多層配線基板の両面の各々には、各パッドに装着されたはんだボールの部分を除いてソルダレジスト３８，３８が塗布されている。
【００１４】
図４に示す多層配線基板は、配線パターン４６及びヴィア４８を形成した樹脂層４０上に、再度、樹脂層４０を形成して配線パターン４６及びヴィア４８を形成するため、多層配線基板を形成する上層の樹脂層４０ほど、その表面が凹凸面となり易い。
この点、本発明に係る配線基板の製造方法の一例を説明する図５に示す様に、プレス加工によって多層配線基板を形成することによって、多層配線基板を形成する上層の樹脂層４０の表面も平坦面とすることができる。この図５でも、配線基板３０の一面側に形成する配線パターンの形成手順について示しており、同時に配線基板３０の他面側に形成する配線パターンの形成手順は、同一内容であるため省略した。
先ず、図５（ａ）に示す様に、配線基板３０の両面の各々に樹脂層４０を形成した後、図５（ｂ）に示す様に、一対の成形型５０，５０（図５では、成形型５０，５０の一方のみを示した）によって、ヴィア用凹部４２，４２・・及び配線パターン用溝１６，１６・・をプレス加工によって形成する。このヴィア用凹部４２の底面には、樹脂層４０を形成する樹脂膜が残留するおそれがあるため、エッチングによってヴィア用凹部４２の底面に残留する樹脂膜を除去し、パッド面がヴィア用凹部４２の底面に確実に露出させることが好ましい。
【００１５】
次いで、図５（ｃ）に示す様に、ヴィア用凹部４２及び配線パターン用溝１６の内壁面を含む樹脂層４０の全面に無電解めっき等によって形成した薄膜状の金属膜５２を形成す。
更に、金属膜５２を給電層とする電解めっきを施し、図５（ｄ）に示す様に、ヴィア用凹部４２及び配線パターン用溝１６にめっき金属を充填し、所定厚さの金属層５４を形成する。この金属層５４は、銅から成る金属層５４であることが好ましい。
かかる金属層５４は、ヴィア用凹部４２や配線パターン用溝１６が形成されていない樹脂層４０の表面にも形成される。この金属層５４は、ヴィア用凹部４２に相当する部分の表面が凹凸面となり易く、且つヴィア用凹部４２及び配線パターン用溝１６にめっき金属を充填して形成したヴィア及び配線パターンを電気的に短絡する。
このため、配線パターン用溝１６，１６・・及びヴィア用凹部４２，４２・・の内壁面を除く樹脂層４０の面に被着した金属層５２を研磨し、図５（ｅ）に示す様に、樹脂層４０の表面と同一面にヴィア５６，５６・・及び配線パターン２４，２４・・の表面を露出する。
その後、配線パターン２４及びヴィア５６を形成した樹脂層４０上に、再度、樹脂層４０を形成し，図５（ａ）〜（ｅ）の工程を繰り返すことによって多層配線基板を形成できる。
【００１６】
図１〜図５に示す配線基板３０には、配線パターン用溝１６，１６・・及びヴィア用貫通孔１８，１８・・をプレス加工によって形成した樹脂板１２を用いていたが、射出成形によっても樹脂板１２を形成できる。
図６に射出成形による樹脂板１２の形成方法を示す。かかる射出成形には、図６（ａ）に示す様に、配線パターン用溝１６を形成する突出部６４及びヴィア用貫通孔１８を形成する突出部６２が形成された一対の成形型６０ａ，６０ｂを用いる。この一対の成形型６０ａ，６０ｂは、電鋳法等によって形成できる。
次いで、図６（ｂ）に示す様に、一対の成形型６０ａ，６０ｂを型閉じした後、一対の成形型６０ａ，６０ｂ内に形成されたキャビティ内に樹脂６６を注入する。かかる樹脂６６は、一対の成形型６０ａ，６０ｂ内の突出部６２，６４によって形成された狭間隙に流入できる程度に流動性を有するものであれば、熱硬化性樹脂又は熱可塑性樹脂のいずれであってもよい。
但し、熱硬化性樹脂を樹脂６６と用いた場合には、キャビティ内に充填した後に加熱して硬化することが必要である。また、熱可塑性樹脂を樹脂６６に用いた場合には、加熱溶融した溶融樹脂をキャビティ内に充填した後、冷却して固化することが必要である。
一対の成形型６０ａ，６０ｂのキャビティ内に充填された樹脂６６を硬化又は固化した後、成形型６０ａ，６０ｂを型開きすることによって、図１（ｂ）に示す樹脂板１２を得ることができる。
その後、図１（ｃ）〜図１（ｅ）の工程によって、樹脂板１２を配線基板３０とすることができる。
【００１７】
かかる射出成形を用い、図７に示す様に、多層配線基板を形成できる。図７では、配線基板３０の一面側に形成する配線パターンの形成手順について示しており、同時に配線基板３０の他面側に形成する配線パターンの形成手順は、同一内容であるため省略した。
先ず、図７（ａ）に示す様に、配線基板３０の両面の各々に、配線パターン用溝１６を形成する突出部７２及びヴィア用凹部４２を形成する突出部７０が形成された一対の成形型６８，６８（図７では、成形型６８，６８の一方のみを示した）を用いる。この一対の成形型６８，６８は、電鋳法等により形成できる。
かかる一対の成形型６８，６８を型閉じして形成されたキャビティ７４内に配線基板３０が挿入され、ヴィア用凹部４２を形成する突出部７０の先端面が配線基板３０のパッド面に当接する。
次いで、キャビティ７４内に樹脂６６を充填し固化することによって、図５（ｂ）に示す様に、配線基板３０の両面の各々に形成した樹脂層４０にヴィア用凹部４２，４２・・及び配線パターン用溝１６，１６・・を形成できる。
更に、図５（ｃ）〜図５（ｅ）と同様の工程によって、樹脂層４０にヴィア５６，５６・・及び回路パターン２４，２４・・を形成できる。
その後、配線パターン２４及びヴィア５６が形成された樹脂層４０を具備する配線基板３０を、一対の成形型６８，６８のキャビティ７４内に挿入した後、キャビティ７４内に樹脂６６を充填し硬化又は固化する工程、及び図５（ａ）〜（ｅ）の工程を繰り返すことによって多層配線基板を形成できる。
【００１８】
図２に示す配線基板３０は、外部接続端子としてのはんだボール３２，３２・・が配線基板３０の他面側に装着されている。このため、配線基板３０の製造工程では、はんだボール３２，３２・・を装着する工程を必要とする。
この点、図８に示す工程で形成される配線基板では、予め外部接続端子用の突出部が形成されているため、外部接続端子としてのはんだボール３２，３２・・を装着する工程を不要とすることができる。
先ず、図８に示す工程では、図８（ａ）に示す様に、一対のプレス加工用の成形型８０ａ，８０ｂの各々には、配線パターン用溝１６を形成する突出部８２及びヴィア用貫通孔１８を形成する突出部８４が形成されている。更に、成形型８０ｂには、外部接続端子用の突出部を形成するための凹部８６，８６・・が形成されている。
かかる一対のプレス加工用の成形型８０ａ，８０ｂの間に、図１（ａ）に示す加工用樹脂板１０を挟み込んで型閉じすることによって、配線パターン用溝１６及びヴィア用貫通孔１８が形成されている共に、外部接続端子を形成する箇所に外部接続端子用の突出部８８が形成された樹脂板１２を形成することができる。
【００１９】
更に、配線パターン用溝１６及びヴィア用貫通孔１８の内壁面、及び外部接続端子用の突出部８８の外壁面を含む樹脂板１２の全面に、無電解めっきによって形成した薄膜状の金属膜を給電層とする電解めっきを施し、図８（ｂ）に示す様に、配線パターン用溝１６及びヴィア用貫通孔１８の内壁面をめっき金属で充填する金属層２２を形成する。かかる金属層２２は、ヴィア用貫通孔１８や配線パターン用溝１６が形成されていない樹脂板１２の表面にも形成される。
このため、図８（ｃ）に示す様に、外部接続端子用の突出部８８の外壁面に被着された金属層２２と、ヴィア用貫通孔１８にめっき金属が充填されて形成されたヴィア２６とを電気的に接続した状態で除去し、外部接続端子用の突出部８８が形成されていない樹脂板１２の一面側にヴィア２６及び配線パターン２４の表面が樹脂板１２の１面側に露出した配線基板３０を得ることができる。かかる金属層２２の除去は、樹脂板１２の一面側の金属層２２は研磨によって除去し、樹脂板１２の他面側の金属層２２は、レジストをパターニング形成して露光、現像した後、エッチングにより除去することが好ましい。
【００２０】
図８（ｃ）に示す配線基板３０では、樹脂板１２の他面側に、突出部８８の外壁面が金属層２２によって被覆された外部接続端子９０が形成されていると共に、外部接続端子９０は配線パターン９２によってヴィア２６と電気的に接続されている。
このため、図８（ｃ）に示す配線基板３０を半導体パッケージとして用いるためには、図９に示す様に、樹脂板１２ｂの一面側に形成された配線パターン２４のパッド等に、搭載される半導体素子３６の電極端子に接続される接続端子としてのはんだボール３４，３４・・を装着する。
尚、樹脂板１２の両面の各々には、各パッドに装着されたはんだボール３４，３４・・及び外部接続端子９０，９０・・の部分を除いてソルダレジスト３８，３８が塗布されている。
【００２１】
図８については、一対のプレス加工用の成形型８０ａ，８０ｂを用いて所定形状の樹脂板１２を形成したが、成形型８０ａ，８０ｂを射出成形用の成形型として形成し、両成形型が型閉じして形成されたキャビティ内に溶融樹脂を射出する射出成形によっても、図８（ａ）に示す所定形状の樹脂板１２を形成できる。
かかる射出成形によって形成した樹脂板１２に、図８（ｂ）に示す工程と同様に、配線パターン用溝１６及びヴィア用貫通孔１８の内壁面をめっき金属で充填する金属層２２を形成する。
その後、図８（ｃ）に示す工程と同様に、外部接続端子用の突出部８８の外壁面に被着された金属層２２と、ヴィア用貫通孔１８にめっき金属が充填されて形成されたヴィア２６とを電気的に接続した状態で除去し、外部接続端子用の突出部８８が形成されていない樹脂板１２の一面側にヴィア２６及び配線パターン２４の表面が樹脂板１２の１面側に露出した配線基板３０を得ることができる。
【００２２】
【発明の効果】
本発明によれば、いわゆるダマシン法によって配線基板を製造する際に、めっき金属を充填するヴィア用凹部及び配線パターン用溝を一括して形成できる。このため、微細で高密度な配線パターンが形成された配線基板を容易に形成でき、その製造コストの低コスト化も図ることができる。
【図面の簡単な説明】
【図１】 本発明に係る配線基板の製造方法の参考例を説明する工程図である。
【図２】 図１に示す製造方法で得られた配線基板を用いた半導体パッケージの一例を示す部分断面図である。
【図３】 図１に示す製造方法で得られた配線基板を用いて多層配線基板を製造する一例を説明する工程図である。
【図４】 図３に示す製造方法で得た多層配線基板の一例を示す部分断面図である。
【図５】 本発明に係る多層配線基板の一例を説明する工程図である。
【図６】 射出成形による配線基板の製造方法を説明する工程図である。
【図７】 図１に示す製造方法で得られた配線基板を用いて多層配線基板を製造する他の例を説明する工程図である。
【図８】 本発明に係る配線基板の製造方法の他の参考例を説明する工程図である。
【図９】 図８に示す製造方法で得られた配線基板を用いた半導体パッケージの一例を示す部分断面図である。
【図１０】 従来のダマシン法による配線基板の製造方法を説明する工程図である。
【符号の説明】
１０ 加工用樹脂板
１２ 樹脂板
１４ａ，１４ｂ，５０，６０ａ，６０ｂ，６８，８０ａ，８０ｂ 成形型
１６ 配線パターン用溝
１８ ヴィア用貫通孔
２０，５２ 金属膜
２２，５４ 金属層
２４，４６ 配線パターン
２６，４４，５６ ヴィア
３０ 配線基板
３２，３４ はんだボール
３６ 半導体素子
４０ 樹脂層
４２ ヴィア用凹部
４４ 金属層
８８ 外部接続端子用の突出部
９０ 外部接続端子
Claims (2)
- コア基板の両面側に配線パターンが樹脂層を介して多層に形成された配線基板を製造する際に、
該コア基板の両面側に形成した樹脂層に成形型を用いたプレス加工を施し、配線パターンを形成する配線パターン用溝と底面にコア基板のパッドが露出するヴィア用凹部とを形成した後、
前記樹脂層に電解めっきを施して、前記配線パターン用溝及びヴィア用凹部にめっき金属を充填して成る金属層を樹脂層の表面に形成し、
次いで、前記樹脂層の表面と同一面に前記配線パターン及びヴィアの表面が露出するように、前記配線パターン用溝及びヴィア用凹部の内壁面を除く樹脂層の表面に被着した金属層を研磨によって除去することを特徴とする配線基板の製造方法。 - 電解めっきを、配線パターン用溝及びヴィア用凹部の内壁面を含む樹脂層の全面に形成した金属膜を給電層として行う請求項１記載の配線基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000366796A JP4129971B2 (ja) | 2000-12-01 | 2000-12-01 | 配線基板の製造方法 |
| US09/997,665 US6783652B2 (en) | 2000-12-01 | 2001-11-26 | Process for manufacturing a wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000366796A JP4129971B2 (ja) | 2000-12-01 | 2000-12-01 | 配線基板の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005348336A Division JP4256870B2 (ja) | 2005-12-01 | 2005-12-01 | 配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002171048A JP2002171048A (ja) | 2002-06-14 |
| JP4129971B2 true JP4129971B2 (ja) | 2008-08-06 |
Family
ID=18837350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000366796A Expired - Fee Related JP4129971B2 (ja) | 2000-12-01 | 2000-12-01 | 配線基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6783652B2 (ja) |
| JP (1) | JP4129971B2 (ja) |
Families Citing this family (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7371975B2 (en) * | 2002-12-18 | 2008-05-13 | Intel Corporation | Electronic packages and components thereof formed by substrate-imprinting |
| US7637008B2 (en) * | 2002-12-18 | 2009-12-29 | Intel Corporation | Methods for manufacturing imprinted substrates |
| US20040126547A1 (en) * | 2002-12-31 | 2004-07-01 | Coomer Boyd L. | Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom |
| US7474741B2 (en) * | 2003-01-20 | 2009-01-06 | Avaya Inc. | Messaging advise in presence-aware networks |
| TW200503167A (en) * | 2003-06-20 | 2005-01-16 | Matsushita Electric Industrial Co Ltd | Manufacturing method of semiconductor device |
| JP2005026322A (ja) | 2003-06-30 | 2005-01-27 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
| WO2005027605A1 (ja) * | 2003-09-09 | 2005-03-24 | Hoya Corporation | 両面配線ガラス基板の製造方法 |
| US8021748B2 (en) | 2003-09-29 | 2011-09-20 | Ibiden Co., Ltd. | Interlayer insulating layer for printed wiring board, printed wiring board and method for manufacturing same |
| JP2005150263A (ja) * | 2003-11-13 | 2005-06-09 | Nitto Denko Corp | 両面配線回路基板 |
| JP2005197418A (ja) * | 2004-01-06 | 2005-07-21 | Shinko Electric Ind Co Ltd | 多層配線基板及びその製造方法 |
| EP1722613B1 (en) | 2004-03-04 | 2011-11-23 | Sankyo Kasei Co., Ltd. | Method for manufacturing a three-dimensional circuit board |
| KR100581221B1 (ko) * | 2004-06-30 | 2006-05-22 | 삼성전자주식회사 | 테이프 배선 기판 제조 방법 |
| JP2006100463A (ja) * | 2004-09-29 | 2006-04-13 | Ibiden Co Ltd | プリント配線板用層間絶縁層、プリント配線板およびその製造方法 |
| JP2006128309A (ja) * | 2004-10-27 | 2006-05-18 | Shinko Electric Ind Co Ltd | キャパシタ装置及びその製造方法 |
| US9929080B2 (en) * | 2004-11-15 | 2018-03-27 | Intel Corporation | Forming a stress compensation layer and structures formed thereby |
| JP4619223B2 (ja) * | 2004-12-16 | 2011-01-26 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法 |
| KR100632556B1 (ko) * | 2005-01-28 | 2006-10-11 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
| JP2007194476A (ja) * | 2006-01-20 | 2007-08-02 | Shinko Electric Ind Co Ltd | 多層配線基板の製造方法 |
| TWI278263B (en) * | 2006-02-15 | 2007-04-01 | Phoenix Prec Technology Corp | Circuit board structure and method for fabricating the same |
| KR100746361B1 (ko) * | 2006-07-11 | 2007-08-06 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
| JP2008034654A (ja) * | 2006-07-28 | 2008-02-14 | Mitsui Chemicals Inc | 配線基板の製造方法並びにその製造に用いられる配線構造体及びその製造方法 |
| JP2008034653A (ja) * | 2006-07-28 | 2008-02-14 | Mitsui Chemicals Inc | 配線構造体、配線基板の製造方法、及び配線基板 |
| KR100776248B1 (ko) * | 2006-11-21 | 2007-11-16 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
| JP4353263B2 (ja) * | 2007-03-16 | 2009-10-28 | セイコーエプソン株式会社 | 半導体装置の製造方法及び半導体装置 |
| KR100811768B1 (ko) * | 2007-04-23 | 2008-03-07 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
| KR20090003880A (ko) * | 2007-07-05 | 2009-01-12 | 삼성전기주식회사 | 매립패턴 기판 및 그 제조 방법 |
| KR100841987B1 (ko) * | 2007-07-10 | 2008-06-27 | 삼성전기주식회사 | 다층 인쇄회로기판 제조방법 |
| TWI347807B (en) * | 2008-05-13 | 2011-08-21 | Unimicron Technology Corp | Electrically interconnect structure and process thereof and circuit board structure |
| JP2010010500A (ja) * | 2008-06-30 | 2010-01-14 | Hitachi Ltd | 銅回路部品およびその製造方法 |
| KR101214746B1 (ko) * | 2008-09-03 | 2012-12-21 | 삼성전기주식회사 | 웨이퍼 레벨 패키지 및 그 제조방법 |
| WO2010073800A1 (ja) * | 2008-12-22 | 2010-07-01 | 富士通株式会社 | 電子部品とその製造方法 |
| JP2010171170A (ja) * | 2009-01-22 | 2010-08-05 | Hitachi Cable Ltd | 銅回路配線基板およびその製造方法 |
| KR101067207B1 (ko) * | 2009-04-16 | 2011-09-22 | 삼성전기주식회사 | 트렌치 기판 및 그 제조방법 |
| JP2010278379A (ja) * | 2009-06-01 | 2010-12-09 | Murata Mfg Co Ltd | 配線基板およびその製造方法 |
| TW201110839A (en) * | 2009-09-04 | 2011-03-16 | Advanced Semiconductor Eng | Substrate structure and method for manufacturing the same |
| KR20110037332A (ko) * | 2009-10-06 | 2011-04-13 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| KR101051551B1 (ko) * | 2009-10-30 | 2011-07-22 | 삼성전기주식회사 | 요철 패턴을 갖는 비아 패드를 포함하는 인쇄회로기판 및 그 제조방법 |
| JP2011159883A (ja) * | 2010-02-02 | 2011-08-18 | Fujikura Ltd | 配線板及びその製造方法 |
| JP5373971B2 (ja) * | 2010-07-16 | 2013-12-18 | 株式会社フジクラ | 配線板の製造方法 |
| JP2012164965A (ja) * | 2011-01-21 | 2012-08-30 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
| JP2012169591A (ja) * | 2011-01-24 | 2012-09-06 | Ngk Spark Plug Co Ltd | 多層配線基板 |
| JP5775747B2 (ja) | 2011-06-03 | 2015-09-09 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| KR101806806B1 (ko) * | 2011-12-20 | 2017-12-11 | 삼성전자주식회사 | 전자 소자 탑재용 기판의 제조방법 |
| KR101987374B1 (ko) * | 2012-10-04 | 2019-06-11 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
| SE537869C2 (sv) * | 2012-11-01 | 2015-11-03 | Silex Microsystems Ab | Substratgenomgående vior |
| JP5936570B2 (ja) * | 2013-03-21 | 2016-06-22 | シャープ株式会社 | 構造体および無線通信装置 |
| JP2014222718A (ja) * | 2013-05-14 | 2014-11-27 | 矢崎総業株式会社 | 成形回路部品 |
| CN104167366B (zh) * | 2013-05-17 | 2017-06-06 | 深南电路有限公司 | 一种带凹腔结构的封装基板的加工方法 |
| JP6418757B2 (ja) * | 2014-03-03 | 2018-11-07 | 新光電気工業株式会社 | 配線基板及びその製造方法と半導体装置 |
| JP6341714B2 (ja) | 2014-03-25 | 2018-06-13 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP6589301B2 (ja) * | 2015-03-10 | 2019-10-16 | セイコーエプソン株式会社 | 液体噴射ヘッド、及び液体噴射ヘッドの製造方法 |
| US11791281B2 (en) * | 2020-03-19 | 2023-10-17 | Advanced Semiconductor Engineering, Inc. | Package substrate and method for manufacturing the same |
| US20240215163A1 (en) * | 2022-12-27 | 2024-06-27 | Intel Corporation | Substrate glass core patterning for ctv improvement and layer count reduction |
| US20240334595A1 (en) * | 2023-03-28 | 2024-10-03 | Infinitum Electric Inc. | Printed circuit board dielectric molding or machining and electrolytic metallization |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4789648A (en) | 1985-10-28 | 1988-12-06 | International Business Machines Corporation | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias |
| JPS63187682A (ja) * | 1987-01-30 | 1988-08-03 | 旭化成株式会社 | プリント配線基板とその製造方法 |
| US5093279A (en) | 1991-02-01 | 1992-03-03 | International Business Machines Corporation | Laser ablation damascene process |
| JPH0779191B2 (ja) * | 1991-04-08 | 1995-08-23 | 株式会社東芝 | 立体配線板の製造方法 |
| EP0677985B1 (en) * | 1994-04-14 | 1999-05-26 | Hewlett-Packard GmbH | Method of manufacturing printed circuit boards |
| JPH0832183A (ja) * | 1994-05-12 | 1996-02-02 | Furukawa Electric Co Ltd:The | 半導体素子パッケージ |
| US5635423A (en) | 1994-10-11 | 1997-06-03 | Advanced Micro Devices, Inc. | Simplified dual damascene process for multi-level metallization and interconnection structure |
| JPH08167630A (ja) * | 1994-12-15 | 1996-06-25 | Hitachi Ltd | チップ接続構造 |
| JPH10126058A (ja) * | 1996-10-21 | 1998-05-15 | Nippon Avionics Co Ltd | 多層プリント配線板の製造方法 |
| US6254758B1 (en) * | 1998-02-02 | 2001-07-03 | Shinko Electric Industries Co., Ltd. | Method of forming conductor pattern on wiring board |
| JP2000124581A (ja) * | 1998-10-20 | 2000-04-28 | Yotaro Hatamura | 配線パターン形成方法及び積層配線基板の製造方法 |
| US6355153B1 (en) * | 1999-09-17 | 2002-03-12 | Nutool, Inc. | Chip interconnect and packaging deposition methods and structures |
-
2000
- 2000-12-01 JP JP2000366796A patent/JP4129971B2/ja not_active Expired - Fee Related
-
2001
- 2001-11-26 US US09/997,665 patent/US6783652B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6783652B2 (en) | 2004-08-31 |
| JP2002171048A (ja) | 2002-06-14 |
| US20020066672A1 (en) | 2002-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4129971B2 (ja) | 配線基板の製造方法 | |
| JP3629375B2 (ja) | 多層回路基板の製造方法 | |
| US6426011B1 (en) | Method of making a printed circuit board | |
| KR100990546B1 (ko) | 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법 | |
| US20090229875A1 (en) | Printed circuit board having fine pattern and manufacturing method thereof | |
| JP2006210866A (ja) | プリント基板の製造方法 | |
| US20020062987A1 (en) | Multilayer circuit board and method of manufacturing the same | |
| CN111863627A (zh) | 集成无源器件封装结构及其制作方法和基板 | |
| JP4256870B2 (ja) | 配線基板の製造方法 | |
| KR20050065289A (ko) | 동축 배선 구조를 갖는 반도체 다층 배선 기판과 그 제조방법 | |
| JP2006041029A (ja) | 配線基板及びその製造方法ならびに電子装置 | |
| JP2004146742A (ja) | 配線基板の製造方法 | |
| JPH1168288A (ja) | 回路基板の製造方法及び回路基板 | |
| JP3674662B2 (ja) | 配線基板の製造方法 | |
| EP1035581A2 (en) | Multilayer wiring board | |
| KR20040061410A (ko) | 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법 | |
| JP2001291956A (ja) | 多層プリント配線板、及び、多層プリント配線板の製造方法 | |
| JP2005161667A (ja) | 微細金型の製造方法 | |
| JP4491159B2 (ja) | 多層配線基板の製造方法 | |
| JPH04309287A (ja) | 立体配線板の製造方法 | |
| JPH09148698A (ja) | 両面プリント配線板およびその製造方法 | |
| JP7184679B2 (ja) | プリント配線板およびその製造方法 | |
| KR100752017B1 (ko) | 인쇄회로기판의 제조방법 | |
| KR20100052259A (ko) | 매립패턴을 갖는 인쇄회로기판 및 그 제조방법 | |
| JP2005026412A (ja) | 配線基板の圧印製造用金型及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050819 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051011 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051201 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051206 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060203 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080519 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4129971 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140530 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |