KR100990546B1

KR100990546B1 - 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법

Info

Publication number: KR100990546B1
Application number: KR1020080124153A
Authority: KR
Inventors: 안석환; 고영관
Original assignee: 삼성전기주식회사
Priority date: 2008-12-08
Filing date: 2008-12-08
Publication date: 2010-10-29
Also published as: US20100139960A1; US20120111609A1; US8604345B2; KR20100065690A; US8215011B2

Abstract

본 발명은 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 그의 제조방법에 관한 것으로서, 보다 상세하게는 도금패턴 형성용 음각패턴을 형성하기 때문에, 회로패턴을 형성하는 도금공정에서 발생하는 도금의 두께 편차를 현저하게 감소시킬 수 있는 인쇄회로기판의 제조방법 및 이에 따라 전기신호 전달 특성이 향상된 인쇄회로기판의 구조에 관한 것이다.

도금편차, 도금두께, 도금패턴, 비아단부, 회로밀도

Description

비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의 제조방법{A PRINTED CIRCUIT BOARD COMPRISING A PLATING-PATTERN BURIED IN VIA AND A METHOD OF MANUFACTURING THE SAME}

전자 산업의 발달에 따라 전자부품의 고기능화, 소형화에 대한 요구가 급증하고 있다. 이러한 추세에 대응하고자 인쇄회로기판 또한 회로 패턴의 고밀도화가 요구되고 있으며, 이에 다양한 미세 회로 패턴 구현 공법이 고안, 제시되어 적용되고 있다.

본 발명은 이러한 미세 회로 패턴(fine circuit pattern) 구현 방법들 중에서 회로패턴이 절연층 내부로 매립되어 회로 패턴의 고밀도화를 구현하는 보다 안정적인 구조 및 제조방법에 관하여 기술하고자 한다.

도 1은 종래기술에 따라 인쇄회로기판을 제조하는 방법을 도시하는 도면이다.

먼저, 도 1a에 도시된 바와 같이, 절연층(1)의 양면에 동박(3)이 적층된 양면동박적층판이 제공되면 도 1b에 도시된 바와 같이, CNC 드릴 등을 이용하여 비아홀(5)을 가공한다. 이후 도 1c에 도시된 바와 같이, 비아홀(5) 내벽에 무전해 도금층(7)을 형성하고, 도 1d에 도시된 바와 같이, 비아홀(5) 내부에 페이스트(9)를 충전한 다음, 도 1e에 도시된 바와 같이, 돌출된 페이스트(9)를 제거한다. 이후, 에칭 레지스트(미도시)를 적층하고 패터닝한 후 노출된 동박(3) 및 무전해 도금층(7)을 제거하여 도 1f에 도시된 바와 같은 양면인쇄회로기판을 제조할 수 있다.

이후, 도 1g에 도시된 바와 같이, 추가 빌드업층을 형성하기 위해 양면인쇄회로기판의 상부 및 하부에 추가 절연층(11)을 적층하고, 도 1h에 도시된 바와 같이, 하부 회로층을 노출하는 블라인드 비아홀(13)을 가공한다. 다음, 도 1i에 도시된 바와 같이, 추가 절연층(11)의 표면 및 블라인드 비아홀(13) 내벽에 무전해 도금층(15)을 형성하고, 도 1j에 도시된 바와 같이, 도금레지스트층(17)을 적층하고 패터닝한다. 이후 도 1k에 도시된 바와 같이, 무전해 도금층(15)을 인입선으로한 전해도금을 수행하여 도금 레지스트층(17)에 형성된 개구부에 회로패턴(21) 및 비아(19)를 형성하고, 도 1l에 도시된 바와 같이, 잔류한 도금 레지스트층(17)을 제거하고, 도 1m에 도시된 바와 같이 노출된 무전해 도금층(15)을 제거함으로써, 4층 인쇄회로기판을 제조할 수 있다.

상술한 4층 인쇄회로기판의 제조공정에서 초기 양면인쇄회로기판의 회로층을 형성할 때에는 서브트렉티브(subtractive) 공법으로 회로패턴을 형성하는 공정을 서술하였고, 추가 빌드업층은 종래의 SAP(Semi Additive Process) 방식으로 회로층을 형성하는 공정을 서술하였다.

그러나, 반도체용 기판 등 인쇄회로기판이 미세 회로화 되면서 더 이상 서브트렉티브 공법으로 미세 회로를 형성할 수 없게 되었다. 따라서, 미세회로를 구현하기 위하여 SAP 또는 MSAP(Modified Semi Additive Process) 공법을 사용하는 경향이 증가하고 있다.

그러나, SAP 또는 MSAP에 의해 회로층을 형성하는 경우 비아(19)의 패드 사이즈가 커지므로 미세회로를 구현하는데 장애가 된다는 문제점이 있었으며, 이를 해결하고자 비아(19)의 사이즈를 줄이면 미도금 또는 비아(19)의 디라미네이션(delamination) 문제가 발생하는 문제점이 있었다.

또한, 종래 기술에 따른 전해도금 방식으로 회로패턴(21)을 형성하는 경우 도금편차 즉, 두께의 두꺼운 부분과 얇은 부분이 발생하게 되고, 이에 따라, 저항이 균일하지 않기 때문에 전기신호의 전송에 악영향을 끼치는 문제점이 있었다.

도금편차가 발생하는 요인으로 인입선과의 거리 등의 요인이 있지만, 배선밀도가 낮은 개소에서는 전해도금 시에 전계가 분산되어 두께가 낮게 되고, 반대로 배선밀도가 높은 개소에서는 전계가 집중되어 신호선의 두께가 두껍게 되는 것으로 생각되어 진다.

본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 절연층 내부로 매립된 회로층을 도금방식으로 형성하는 경우에 도금편차의 발생을 최소화할 수 있는 인쇄회로기판의 구조 및 그 제조방법을 제안한다.

본 발명에 따른 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판의 제조방법은, (A) 절연재를 제공하고 상기 절연재에 비아홀을 형성하는 단계; (B) 상기 비아홀의 내벽에 금속층을 형성하는 단계; (C) 상기 비아홀의 내부에 충진재를 충전하는 단계; (D) 상기 절연재의 상부에 회로패턴 형성용 음각패턴을 형성하고, 상기 충진재의 단부에 선택적으로 도금패턴 형성용 음각패턴을 형성하는 단계; 및 (E) 상기 회로패턴 형성용 음각패턴 및 상기 도금패턴 형성용 음각패턴에 회로패턴 및 도금패턴을 형성하는 단계;를 포함하는 것을 특징으로 한다.

본 발명의 바람직한 한 특징으로서, 상기 (B) 단계는, (ⅰ) 상기 비아홀의 내벽을 포함하여 상기 절연재의 외층에 시드층을 형성하는 단계; 및 (ⅱ) 상기 시드층 상부에 전해도금을 수행하여 금속층을 형성하는 단계;를 포함하고, 상기 (C) 단계 이후에, 상기 절연재 상부에 형성된 금속층 및 충진재를 제거하는 단계를 더 포함하는 것에 있다.

본 발명의 바람직한 다른 특징으로서, 상기 (E) 단계는, (ⅰ) 상기 회로패턴 형성용 음각패턴 및 상기 도금패턴 형성용 음각패턴을 포함하여 상기 절연재의 상 부에 도금층을 형성하는 단계; 및 (ⅱ) 상기 절연재 상부에 형성된 도금층을 제거하는 단계;를 포함하는 것에 있다.

본 발명의 바람직한 또 다른 특징으로서, 상기 (D) 단계는, 레이저 드릴을 이용하여 수행되는 것에 있다.

본 발명의 바람직한 또 다른 특징으로서, 상기 (D) 단계 이전에, 상기 절연재에 상기 절연재 상에 형성될 회로패턴이 조밀하게 배치된 회로패턴 밀집영역을 정의하는 단계를 더 포함하고, 상기 (D) 단계의 도금패턴 형성용 음각패턴은 상기 회로패턴 밀집영역 내부에 포함된 충진재에 형성하는 것에 있다.

본 발명의 바람직한 또 다른 특징으로서, 상기 (D) 단계 이전에, (ⅰ) 상기 절연재에 상기 절연재 상에 형성될 회로패턴이 조밀하게 배치된 회로패턴 밀집영역을 정의하는 단계; 및 (ⅱ) 상기 회로패턴 밀집영역의 회로패턴 밀도를 고려하여 상기 충진재에 형성될 음각패턴의 폭 및 깊이를 정의하는 단계;를 더 포함하는 것에 있다.

본 발명에 따른 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판은, 전기절연 수지를 포함하는 절연재; 상기 절연재를 관통하는 비아홀; 상기 비아홀 내벽에 형성된 금속층 및 상기 비아홀 내부에 충진된 충진재를 포함하는 비아; 상기 절연재에 매립되며 전기신호를 전달하는 회로패턴을 포함하는 회로층; 및 상기 충진재의 단부에 매립된 도금패턴;을 포함하는 것을 특징으로 한다.

본 발명의 바람직한 한 특징으로서, 상기 인쇄회로기판은 상기 회로패턴이 조밀하게 형성된 회로패턴 밀집영역을 포함하고, 상기 도금패턴은 상기 회로패턴 밀집영역 내부에 형성된 비아에 형성된 것에 있다.

본 발명의 바람직한 다른 특징으로서, 상기 회로층은 상기 절연재 외부로 노출된 노출면을 포함하고, 상기 절연재의 두께방향 중심선을 기준으로한 상기 회로패턴의 노출면의 높이는 상기 절연재의 표면 높이와 동일하거나 또는 낮은 것에 있다.

본 발명의 바람직한 또 다른 특징으로서, 상기 충진재는 절연성 잉크 재질의 페이스트로 이루어진 플러깅 잉크인 것에 있다.

본 발명의 바람직한 또 다른 특징으로서, 상기 절연재는 유리섬유가 함침된 수지로 이루어진 코어기판과 상기 코어기판 상부에 적층된 절연층을 포함하는 것에 있다.

본 발명의 바람직한 또 다른 특징으로서, 상기 도금패턴은 상기 회로패턴 밀집영역의 회로패턴 밀도를 고려하여 정의된 폭 및 깊이를 갖는 것에 있다.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.

본 발명에 따른 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판은, 도금편차의 발생을 방지하는 도금패턴을 구비하기 때문에, 두께가 균일하고 저항이 일정한 회로패턴을 구비하여 향상된 전기신호 전달 성능을 가진다.

또한, 본 발명에 따른 인쇄회로기판의 제조공정에 의하면, 회로패턴을 형성하기 위한 도금공정 이전에 비아 상부에 도금편차 발생을 방지하는 도금패턴 형성용 음각패턴을 형성하기 때문에, 회로패턴을 형성하는 도금공정에서 발생하는 도금의 두께 편차를 현저하게 감소시킬 수 있는 장점이 있다.

이하, 본 발명에 따른 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생략한다. 본 명세서에서, 상부, 하부 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.

도 2 내지 도 9는 본 발명의 바람직한 실시예에 따른 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판의 제조방법을 공정순서대로 도시하는 도면이다.

먼저, 절연재(100)를 제공하고 절연재(100)에 비아홀(150)을 형성하는 단계이다.

도 1에 도시된 바와 같이, 절연재(100)가 제공된다. 본 실시예에서 사용하는 절연재(100)는 보강재로 유리섬유가 함침된 열경화성 수지로 이루어진 코어기판(110)과 코어기판(110) 상부에 적층된 절연층(130)으로 이루어진다. 절연층(130)은 열경화성 수지 등의 고분자 물질, 예를 들어, 프리프레그, 또는 통상의 수지 기판 자재로서 FR-4, BT(Bismaleimide Triazine), ABF(Ajinomoto Build up Film) 등의 에폭시계 수지가 사용될 수 있다. 그러나 절연재(100)의 구성이 특별히 이에 한정되는 것은 아니며, 절연재(100)는 예시하지 않은 전기절연성 고분자물질로 이루어질 수 있으며, 단일재료로 구성된 절연재(100)를 사용하는 것도 가능하다.

이후, 도 2에 도시된 바와 같이, 절연재(100)에 비아홀(150)을 형성한다. 비아홀(150)은 절삭날을 이용한 기계드릴 및 레이저를 이용한 레이저 드릴을 이용하여 형성할 수 있다. 본 실시예에서는 CNC 드릴을 이용하여 비아홀(150)을 형성한다.

다음, 도 4에 도시된 바와 같이, 비아홀(150)의 내벽에 금속층(300)을 형성하는 단계이다.

비아홀(150)의 내벽을 포함하여 절연재(100)의 외층에 시드층을 형성하고, 시드층 상부에 전해도금을 수행하여 금속층(300)을 형성한다. 먼저, 절연재(100)의 표면에 표면조도를 형성하고 전해 도금의 전처리 공정으로서 무전해 도금을 수행하여 비아홀(150) 내벽을 포함하여 절연재(100)의 외층에 시드층을 형성한다. 시드층은 예를 들면, 스퍼터링 금속 증착 방식으로 형성하는 것도 가능하다. 시드층이 형성되면 시드층을 인입선으로 하여 전해도금을 수행하여 금속층(300)을 형성한다. 금속층(300)은 예를 들면, 금, 은, 구리, 니켈 등의 전기 전도성 금속으로 이루어질 수 있다. 이때, 시드층을 이루는 금속과 전해도금을 수행하는 금속이 다른 것도 가능하다. 본 실시예에서는 구리로 이루어진 금속층(300)을 형성한다.

한편, 본 실시예에서는 비아홀(150) 내벽 이외에 절연재(100)의 표면 전체에 금속층(300)을 형성하는 공정을 예시적으로 서술하였지만, 이에 제한되는 것은 아니고, 절연재(100)의 표면에 도금레지스트(미도시)를 형성하고 비아홀(150) 내벽에만 금속층(300)을 형성하는 것도 가능하다.

다음, 도 5에 도시된 바와 같이, 비아홀(150)의 내부에 충진재(500)를 충전한다. 충진재(500)는 절연성 잉크 재질의 페이스트로 이루어진 플러깅 잉크(Plugging ink)를 사용하는 것이 일반적이나, 전도성 금속 분말이 함유된 도전성 페이스트를 사용하는 것도 가능하다.

다음, 도 6에 도시된 바와 같이, 절연재(100) 상부에 형성된 금속층(300) 및 충진재(500)를 제거한다. 비아홀(150)에 충진재(500)를 충전하는 공정에서 충진재(500)가 비아홀(150) 외부로 돌출하는 경우 절연재(100) 외부로 돌출된 충진재(500)를 제거한다. 본 실시예에서와 같이 절연재(100)의 상부에 금속층(300)을 형성한 경우에는 충진재(500)와 함께 절연재(100) 상부에 형성된 금속층(300)을 함께 제거할 수 있다. 본 공정은 예를 들면, 연마용 브러쉬 또는 버프(Buff)를 이용한 연마공정으로 수행될 수 있다.

다음, 도 7에 도시된 바와 같이, 절연재(100)의 상부에 회로패턴 형성용 음각패턴(710)을 형성하고, 충진재(500)의 단부에 선택적으로 도금패턴 형성용 음각 패턴(530)을 형성하는 단계이다. 예를 들면, YAG 레이저 또는 CO2 레이저를 이용한 레이저 드릴을 사용하여 펄스 및 샷수를 조절하면서 절연재(100)의 상부 및 충진재(500)의 단부에 설계된 바에 따라 음각패턴을 형성한다.

인쇄회로기판을 제조할 때에는 인쇄회로기판에 형성될 회로패턴(910)을 먼저 설계하고, 이에 따라 인쇄회로기판에 회로패턴(910)을 형성하게 된다. 이때, 회로패턴(910)은 인쇄회로기판 전체에 걸쳐 균일한 밀도로 분포하는 것이 아니며, 하나의 인쇄회로기판 내에도 그 용도 및 기능에 따라 회로패턴(910)이 조밀하게 형성되는 영역과 그렇지 않은 영역이 존재할 수 있다. 이러한 회로패턴(910)의 밀도차이는 전해 도금으로 회로패턴(910)을 형성하는 공정에서 도금의 두께 편차를 유발하는 한 요인으로 작용한다. 본 실시예에서는 이러한 회로패턴(910)의 밀도차를 극복하여 도금 두께 편차를 최소화하기 위해 회로패턴(910)에 비해 상대적으로 폭이 큰 비아에 도금패턴(930)을 형성하는 것이다.

따라서, 추후공정에서 회로패턴(910) 및 도금패턴(930)이 형성될 회로패턴 형성용 음각패턴(710) 및 도금패턴 형성용 음각패턴(530)을 절연재(100)에 형성하기 앞서, 회로패턴(910)의 설계도(도면 또는 컴퓨터 상의 이미지)를 참조하여, 절연재(100)에 절연재(100) 상에 형성될 회로패턴(910)이 조밀하게 배치된 회로패턴 밀집영역(A)을 정의하는 것이 바람직하다. 회로패턴 밀집영역(A)을 정의하고, 이 영역 내부에 형성된 충진재(500)에만 도금패턴 형성용 음각패턴(530)을 형성함으로써 회로패턴 밀집영역(A)과 그 이외의 영역 간의 회로패턴(910)의 밀도차를 극복하는 것이 가능해진다. 회로패턴 형성용 음각패턴(710)을 먼저 형성하고, 이를 기초 로 회로패턴 밀집영역(A)을 정의한 후 도금패턴 형성용 음각패턴(530)을 형성하는 것도 가능하다. 고밀도 인쇄회로기판일수록 단위면적당 형성되는 비아의 수가 많고 비아의 폭은 회로패턴(910)의 폭에 비해 상대적으로 크기 때문에 이러한 비아를 이용하면, 추후 수행될 전해 도금 공정에서 발생하는 도금의 두께 편차를 현저하게 감소시킬 수 있다.

이때, 도금패턴 형성용 음각패턴(530)은 회로패턴(910)과 동일한 깊이로 형성하는 것도 가능하지만, 경우에 따라 음각패턴의 폭(w) 및 깊이(h)를 조절하는 것이 보다 효과적일 수 있다. 즉, 도금패턴 형성용 음각패턴(530)을 형성하기 이전에 회로패턴 밀집영역(A)의 회로패턴(910) 밀도를 고려하여 충진재(500)에 형성될 음각패턴(530)의 폭(w) 및 깊이(h)를 정의하는 단계가 선행되는 것이 바람직하다.

한편, 본 실시예에서는 인쇄회로기판에 형성된 회로패턴(910)의 밀도차만을 고려하여 도금패턴(930)의 형성 위치, 폭, 및 깊이를 조절하는 것만을 예시하였으나, 이외의 요소를 고려하여 상술한 파라미터를 변경하는 것이 가능하다. 즉, 도금의 두께 편차를 유발하는 다른 요인인 전류인가 위치를 고려할 수 있으며, 또는 도금패턴(930) 없이 제조된 인쇄회로기판에 발생한 도금의 두께 편차를 측정한 데이터를 고려하여 도금의 두께 편차를 줄이는 방향으로 도금패턴(930)의 형성 위치, 폭, 및 깊이를 조절할 수 있음을 밝혀둔다.

다음, 회로패턴 형성용 음각패턴(710) 및 상기 도금패턴 형성용 음각패턴(530)에 회로패턴(910) 및 도금패턴(930)을 형성하는 단계이다.

도 8에 도시된 바와 같이, 회로패턴 형성용 음각패턴(710) 및 도금패턴 형성 용 음각패턴(530)을 포함하여 절연재(100)의 상부에 도금층(900)을 형성한다. 도금층(900)은 무전해 도금층 및 전해도금층으로 이루어질 수 있으며, 무전해 도금층이 형성되면 이를 인입선으로 하여 전해도금을 수행하여 도금층(900)을 형성한다. 상술한 공정에서 비아 상부에 도금편차 발생을 방지하는 도금패턴 형성용 음각패턴(530)을 형성하였기 때문에, 추후 공정을 수행하기에 바람직한 정도의 두께 편차만을 갖는 도금층(900)을 형성하는 것이 가능하다.

다음, 도 9에 도시된 바와 같이, 절연재(100) 상부에 형성된 도금층(900)을 제거한다. 본 공정은 연마용 브러쉬 또는 버프를 이용한 연마공정, 또는 화학적 에칭공정 또는 이들의 조합으로 수행될 수 있다. 도금층(900)의 두께 편차가 작기 때문에 도금층(900)을 두께방향으로 균일하게 제거하는 것으로 본 공정이 수행될 수 있다. 이에 따라, 회로패턴 형성용 음각패턴(710) 및 도금패턴 형성용 음각패턴(530) 내부에 회로패턴(910) 및 음각패턴을 형성할 수 있다.

상술한 인쇄회로기판의 제조공정에 의하면, 회로패턴(910)을 형성하기 위한 도금공정 이전에 비아 상부에 도금편차 발생을 방지하는 도금패턴 형성용 음각패턴(530)을 형성하기 때문에, 회로패턴(910)을 형성하는 도금공정에서 발생하는 도금의 두께 편차를 현저하게 감소시킬 수 있는 장점이 있다.

이에 따라, 균일한 두께를 갖는 회로패턴(910)을 형성하여 전기신호 전달 성능이 향상된 인쇄회로기판을 제조하는 것이 가능하다.

또한, 인쇄회로기판의 제조시 도금편차에 의해 발생하는 불량율을 줄여 생산성을 향상시킬 수 있다.

이하에서는 도 9를 참조하여, 본 발명의 바람직한 실시예에 따른 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판의 구조에 대해 서술한다. 여기에서는 상술한 것과 중복되는 서술은 생략한다.

도 9에 나타낸 바와 같이, 본 실시예에 따른 인쇄회로기판은, 전기절연 수지를 포함하는 절연재(100), 절연재(100)를 관통하는 비아홀(150), 비아홀(150) 내벽에 형성된 금속층(300) 및 비아홀(150) 내부에 충진된 충진재(500)를 포함하는 비아, 절연재(100)에 매립되며 전기신호를 전달하는 회로패턴(910)을 포함하는 회로층, 및 충진재(500)의 단부에 매립된 도금패턴(930)을 포함하는 구성이다.

회로층은 전기신호를 전달하는 전기 전도성 금속패턴으로서 예를 들면, 금, 은, 구리, 니켈 등의 금속으로 이루어질 수 있다. 회로층은 절연재(100)에 매립되어 있되 절연재(100) 외부로 노출된 노출면을 포함한다. 여기서 노출면이란 회로층이 매립된 절연재(100)에 의해 덮여있지 않은 면을 의미하는 것이며, 절연층(130) 외부에 형성될 수 있는 타 절연층(130)이나 솔더레지스트층 외부로 노출되는 것을 의미하는 것은 아니다. 이때, 절연재(100)의 두께방향 중심선을 기준으로한 상기 회로패턴(910)의 노출면의 높이는 상기 절연재(100)의 표면 높이와 동일하거나 또는 낮다.

비아는 절연층(130)의 상하부를 전기적으로 도통하도록 비아홀(150) 내벽에 형성된 금속층(300) 및 비아홀(150) 내부에 충전된 충진재(500)를 포함하는 구성이다. 금속층(300)은 예를 들면, 금, 은, 구리, 니켈 등의 금속으로 이루어질 수 있 다. 충진재(500)는 예를 들면, 절연성 잉크 재질의 페이스트로 이루어진 플러깅 잉크 또는 도전성 페이스트로 이루어진 플러깅 잉크가 될 수 있다.

절연재(100)는 보강재로 유리섬유가 함침된 열경화성 수지로 이루어진 코어기판(110)과 코어기판(110) 상부에 적층된 절연층(130)으로 이루어진다. 절연층(130)은 열경화성 수지 등의 고분자 물질, 예를 들어, 프리프레그, 또는 통상의 수지 기판 자재로서 FR-4, BT(Bismaleimide Triazine), ABF(Ajinomoto Build up Film) 등의 에폭시계 수지가 사용될 수 있다. 그러나 절연재(100)의 구성이 특별히 이에 한정되는 것은 아니며, 절연재(100)는 예시하지 않은 전기절연성 고분자물질로 이루어질 수 있으며, 단일재료로 구성된 절연재(100)를 사용하는 것도 가능하다.

도금패턴(930)은 상술한 비아의 단부에 매립된 금속패턴으로서, 회로패턴(910)과 유사한 재질로 이루어질 수 있다. 회로패턴 밀집영역(A)의 회로패턴(910) 밀도를 고려하여 정의된 폭 및 깊이를 갖는 것이 바람직하다.

여기서 회로패턴 밀집영역(A)이란, 인쇄회로기판에서 복수의 영역으로 구획할 때, 다른 영역보다 회로패턴(910)의 밀도가 높은 영역을 일컫는 용어로 정의될 수 있다. 도 9에는 하나의 회로패턴 밀집영역(A)만이 도시되었으나, 하나의 인쇄회로기판 내에도 복수의 회로패턴 밀집영역(A)이 존재할 수 있다.

이때, 상술한 도금패턴(930)은 회로패턴 밀집영역(A)에만 형성된 것이 바람직하다.

상술한 구성의 인쇄회로기판은, 도금편차의 발생을 방지하는 도금패턴을 구 비하기 때문에, 두께가 균일하고 저항이 일정한 회로패턴을 구비하여 향상된 전기신호 전달 성능을 가진다.

한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.

< 도면의 주요 부호에 대한 설명 >

100 절연재 110 코어기판

130 절연층 150 비아홀

300 금속층 500 충진재

530 도금패턴 형성용 음각패턴 710 회로패턴 형성용 음각패턴

900 도금층 910 회로패턴

930 도금패턴 A 회로패턴 밀집영역

Claims

(A) 절연재를 제공하고 상기 절연재에 비아홀을 형성하는 단계;

(B) 상기 비아홀의 내벽에 금속층을 형성하는 단계;

(C) 상기 비아홀의 내부에 충진재를 충전하는 단계;

(D) 상기 절연재의 상부에 회로패턴 형성용 음각패턴을 형성하고, 상기 충진재의 단부에 선택적으로 도금패턴 형성용 음각패턴을 형성하는 단계; 및

(E) 상기 회로패턴 형성용 음각패턴 및 상기 도금패턴 형성용 음각패턴에 회로패턴 및 도금패턴을 형성하는 단계;

를 포함하는 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판의 제조방법.
제1항에 있어서,

상기 (B) 단계는,

(ⅰ) 상기 비아홀의 내벽을 포함하여 상기 절연재의 외층에 시드층을 형성하는 단계; 및

(ⅱ) 상기 시드층 상부에 전해도금을 수행하여 금속층을 형성하는 단계;를 포함하고,

상기 (C) 단계 이후에, 상기 절연재 상부에 형성된 금속층 및 충진재를 제거하는 단계를 더 포함하는 것을 특징으로 하는 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판의 제조방법.
제1항에 있어서,

상기 (E) 단계는,

(ⅰ) 상기 회로패턴 형성용 음각패턴 및 상기 도금패턴 형성용 음각패턴을 포함하여 상기 절연재의 상부에 도금층을 형성하는 단계; 및

(ⅱ) 상기 절연재 상부에 형성된 도금층을 제거하는 단계;

를 포함하는 것을 특징으로 하는 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판의 제조방법.
제1항에 있어서,

상기 (D) 단계는,

레이저 드릴을 이용하여 수행되는 것을 특징으로 하는 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판의 제조방법.
제1항에 있어서,

상기 (D) 단계 이전에,

상기 절연재에 상기 절연재 상에 형성될 회로패턴이 조밀하게 배치된 회로패턴 밀집영역을 정의하는 단계를 더 포함하고,

상기 (D) 단계의 도금패턴 형성용 음각패턴은 상기 회로패턴 밀집영역 내부에 포함된 충진재에 형성하는 것을 특징으로 하는 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판의 제조방법.
제1항에 있어서,

상기 (D) 단계 이전에,

(ⅰ) 상기 절연재에 상기 절연재 상에 형성될 회로패턴이 조밀하게 배치된 회로패턴 밀집영역을 정의하는 단계; 및

(ⅱ) 상기 회로패턴 밀집영역의 회로패턴 밀도를 고려하여 상기 충진재에 형성될 음각패턴의 폭 및 깊이를 정의하는 단계;

를 더 포함하는 것을 특징으로 하는 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판의 제조방법.
전기절연 수지를 포함하는 절연재;

상기 절연재를 관통하는 비아홀;

상기 비아홀 내벽에 형성된 금속층 및 상기 비아홀 내부에 충진된 충진재를 포함하는 비아;

상기 절연재에 매립되며 전기신호를 전달하는 회로패턴을 포함하는 회로층; 및

상기 충진재의 단부에 매립된 도금패턴;

을 포함하는 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판.
제7항에 있어서,

상기 인쇄회로기판은 상기 회로패턴이 조밀하게 형성된 회로패턴 밀집영역을 포함하고, 상기 도금패턴은 상기 회로패턴 밀집영역 내부에 형성된 비아에 형성된 것을 특징으로 하는 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판.
제7항에 있어서,

상기 회로층은 상기 절연재 외부로 노출된 노출면을 포함하고,

상기 절연재의 두께방향 중심선을 기준으로한 상기 회로패턴의 노출면의 높이는 상기 절연재의 표면 높이와 동일하거나 또는 낮은 것을 특징으로 하는 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판.
제7항에 있어서,

상기 충진재는 절연성 잉크 재질의 페이스트로 이루어진 플러깅 잉크인 것을 특징으로 하는 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판.
제7항에 있어서,

상기 절연재는 유리섬유가 함침된 수지로 이루어진 코어기판과 상기 코어기판 상부에 적층된 절연층을 포함하는 것을 특징으로 하는 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판.
제8항에 있어서,

상기 도금패턴은 상기 회로패턴 밀집영역의 회로패턴 밀도를 고려하여 정의된 폭 및 깊이를 갖는 것을 특징으로 하는 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판.