KR100834591B1 - 양면 배선기판과, 양면 배선기판 제조방법 및 다층배선기판 - Google Patents

양면 배선기판과, 양면 배선기판 제조방법 및 다층배선기판 Download PDF

Info

Publication number
KR100834591B1
KR100834591B1 KR1020057020772A KR20057020772A KR100834591B1 KR 100834591 B1 KR100834591 B1 KR 100834591B1 KR 1020057020772 A KR1020057020772 A KR 1020057020772A KR 20057020772 A KR20057020772 A KR 20057020772A KR 100834591 B1 KR100834591 B1 KR 100834591B1
Authority
KR
South Korea
Prior art keywords
wiring board
hole
double
core substrate
sided wiring
Prior art date
Application number
KR1020057020772A
Other languages
English (en)
Other versions
KR20060009885A (ko
Inventor
가즈노리 오다
Original Assignee
다이니폰 인사츠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이니폰 인사츠 가부시키가이샤 filed Critical 다이니폰 인사츠 가부시키가이샤
Publication of KR20060009885A publication Critical patent/KR20060009885A/ko
Application granted granted Critical
Publication of KR100834591B1 publication Critical patent/KR100834591B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

코어 기재(110)의 양면의 조면화된 기재면(110S)에, 각각, 세미 애디티브법으로 배선층(191,192)을 1층만 설치한다. 코어 기재에 배열 설치한 스루홀(180)을 매개로 상기 코어 기재의 양측의 배선층의 배선이 전기적으로 접속되어 있다. 스루홀은, 코어 기재에 레이저로 형성된 관통구멍으로 이루어지고, 관통구멍 내부는 도금 형성된 도통부(193)로 충전되어 있다. 소정의 단부자부(170)를 노출시킨 상태에서, 코어 기재 양면이 솔더 레지스트(160)에 의해 덮여져 있다. 스루홀의 외표면 및 배선층의 배선부의 외표면 측은 기계적 연마, 화학기계적 연마 등으로 평탄화처리되어 있다.

Description

양면 배선기판과, 양면 배선기판 제조방법 및 다층배선기판{DOUBLE SIDED WIRING BOARD, DOUBLE SIDED WIRING BOARD MANUFACTURING METHOD, AND MULTILAYER WIRING BOARD}
본 발명은, 코어 기재의 양면에 배선층이 설치되고, 코어 기재에 배열 설치된 관통구멍을 매개로 양면의 배선층이 전기적으로 접속되며, 또 소정의 단자부가 노출된 상태에서, 그 양면을 덮는 솔더 레지스트가 배열 설치된 구조의 양면 배선기판 및 그 제조방법에 관한 것이다.
근래, 전자기기의 점차적인 소형화나 경량화에 대응하기 위해, 다층의 프린트기판(이하, 다층배선기판이라고 함)에서는, 종래의 첩합형(貼合型) 프린트기판에 비해 미세한 배선패턴을 고밀도로 수용할 수 있는 것으로, 코어 기재의 양면에 배선층을 배열 설치한 코어 기판을 이용해서, 당해 코어 기재의 양면에 순차로 절연층, 배선층으로 이루어진 빌드업 층을 더 적층 형성하여 가는 빌드업 방식의, 빌드업 형 다층배선기판(이하, 빌드업 기판이라고도 함)이 여러 가지 개발되어 있고, 그 제작법도 여러 가지이다.
또, 전자기기의 소형화에 대응하기 위해, 전자기기에 탑재되는 반도체 부품을 고밀도로 실장(實漿)하는 것이 요구되고 있고, 반도체장치의 성능향상에 수반하는 요구로서 반도체칩을 페이스다운 구조로 마더보드 등의 배선회로기판에 실장(mount)하는 플립칩 방식이 주목되고 있다.
이와 같은 것 중에서, 빌드업 몰드의 다층배선기판(빌드업 기판)을 인터포저로 이용해서, 당해 양면 배선기판에 반도체칩을 플립칩 방식 또는 와이어본딩 방식으로 실장하는 것도 행해지고 있다.
예컨대, 도 9에 도시된 것과 같이, 다층배선기판(10)의 솔더 레지스트(12) 상에 페이스 다운으로 반도체칩(20)을 플립칩 방식으로 납땜 범프(21)에다 접합해서 탑재하고서, 반도체칩(20)과 다층배선기판(10)의 솔더 레지스트(12) 사이의 공극에 언더 필(30)을 충전하고, 다시 밀봉용 수지(40)로 반도체칩(20)과 납땜 범프(21) 및 배선부재(11)를 밀봉하고 있다.
한편, 플립칩이라 함은 베어 칩(bare chip)에 Au나 납땜의 범프라는 접속 돌기를 붙인 것으로 이루어지고, 다핀(多pin)으로 고주파 특성이나 소형화의 요구로 인해, 단자는 통상 에리어 어레이 형상으로, 실장성도 좁은 피치인 것이 채용되고 있다.
플립칩 법은 IBM에 의해 1963년에 실용화된 방법으로, 플립칩의 범프를 매개로 회로기판의 배선전극과 접속하는 것으로, 칩 마운트와 전기적 접속을 한 번에 실행하기 위해, 칩의 핀 수가 증가하더라도 조립에 요하는 시간이 증가하지 않아, 다핀 대응에 뛰어난 접속방식이라 할 수 있다.
여기서, 1예로서 종래의 빌드업 기판에서의 코어 기판의 제조방법을, 도 7을 기초로 간단히 설명해 둔다.
먼저, 코어 재(711)의 양면에 동박(712)을 배열 설치한 동장(銅張) 적층판(710)에, 드릴머신을 이용해서 기계적으로 스루홀(715)을 형성한다(도 7a).
다음, 스루홀(715) 내를 세정하고, 무전해 도금으로 전체 면에 소정의 두께로 동 도금층(720)을 형성시켜, 스루홀(715; 도 7a) 내를 도전화(導電化)하고, 그 후 전해동 도금으로 전체 면에 소정의 두께로 동 도금의 동 도금층(730)을 형성해서 스루홀(715) 내를 전기적으로 접속시킨다(도 7b).
다음, 스루홀(715) 내에 도전성 금속재료 또는 비도전성 페이스트로 된 충전재료(740)를 충전(充塡)하고, 물리적 연마로 표면 평활처리를 실행한다(도 7c).
그 후, 드라이필름 레지스트 또는 액상 레지스트로 성막처리(成膜處理)를 실행하고, 소정 패턴으로 노광 및 현상(現像)을 실행하여 레지스트패턴을 형성한다. 다음, 이 레지스트패턴을 마스크로 해서 동 도금층(730), 무전해동(720) 및 동박(712)을 패턴에칭함으로써, 도금 스루홀부(750)와 소망하는 회로배선(도시되지 않음)을 형성시켜, 코어 기판(760)이 형성되도록 한다(도 7d).
그 후, 이와 같이 해서 제조된 코어 기판(760; 7d)의 양면에, 빌드업 법으로 고밀도 배선을 형성시켜, 빌드업 다층배선기판을 형성한다. 이 빌드업 다층배선기판은, 반도체 패키지용 인터포저로서, 예컨대 도 8에 도시된 것과 같이 해서 이용한다.
도 8에 도시된 다층배선기판(810)은, 이하와 같이 제조할 수가 있다.
즉, 코어 기판(760; 도 7d)의 양면에 유리 크로스 에폭시수지(프리프레그) 내지 수지의 절연층(851, 851a)을 형성하고, 탄산가스 레이저 또는 UV-YAG 레이저를 이용해서 코어 기판(760) 상의 도금 스루홀(750; 도 7d)이나 회로배선의 소망하는 곳이 노출되도록 작은 직경의 구멍부를 각 절연층(851, 851a)의 소정 위치에 형성한다.
그리고, 세정 후, 구멍부 내에 무전해도금으로 도전층을 형성하고, 드라이 필름 레지스트를 라미네이트 해서 소정 패턴을 마스크로 하여, 상기의 구멍부를 포함한 노출부에 전해도금으로 비어(871)를 형성시켜 1층째의 빌드업 층을 형성한다.
이 조작을 반복해서 복수의 빌드업 층(도시한 예에서는 양면에 각 2층)을 형성시키면 다층배선기판(810)이 제조된다.
그리고, 반도체칩 탑재 측의 빌드업 층에는, 필요한 배선과 함께 반도체칩 탑재용 접속 패드(865)가 형성되어 있다.
다음, 접속용 패드부(865, 855)를 개구시켜 솔더 레지스트(885)를 배열 설치해 놓는다.
이와 같은 다층배선기판(810)에서는, 반도체칩 탑재용 접속용 패드(865)에 납땜 등의 금속 펌프(891)를 매개로 반도체칩(890)을 탑재할 수가 있게 된다.
또, 다층배선기판(810)의 이면측 외부에 접속단자(880)가 설치되어 있어, 프린트 배선판(마더보드 등)에 탑재할 수가 있게 된다.
한편, 도 8은, 다층배선기판의 일부를 간략화 해서 나타낸 것이다.
물론, 도 8에 도시된 빌드업 다층배선기판에 반도체칩을 와이어본딩으로 접 속해서, 당해 다층배선기판을 반도체 패키지용 인터포저로 이용할 수도 있다.
도 7에 도시된 종래의 방법으로 형성된 코어 기판(760)은, 매커니컬 드릴로 스루홀을 형성하고, 서브 트랙티브법으로 배선을 형성하도록 되어 있기 때문에, 스루홀 직경/랜드 직경으로는 150㎛/350㎛ 레벨 보다 작게 하기가 어렵고, 또 서브 트랙티브법에 의한 라인 형성이기 때문에, 라인/스페이스로는 50㎛/50㎛ 이하의 것을 제조하기가 어렵다.
이와 같은 코어 기판(760)만으로는 배선의 밀도를 높일 수 없기 때문에, 현실적으로는 도 8에 도시된 것과 같은 빌드업 층 2층, 또는 1층을 설치한 빌드업 다층배선기판을 반도체 패키지용 인터포저로 이용함으로써, 고밀도 배선, 배선의 둘러침 한계에 대응하도록 되어 있다. 그러나, 이와 같은 빌드업 다층배선기판의 제작에는 공정 수가 많아, 비용 상승으로 직접적으로 이어지고 있다.
더구나, 도 8에 도시된 것과 같은 배선기판에서는, 스루홀에서 전력손실이 커 고주파를 필요로 하는 용도에는 적합하지 않았다(일본국 특허출원 제2002-299665호 참조).
상기와 같이, 종래의 서브 트랙티브법에 의해 형성된 코어 기판을 그대로 반도체 패키지용 배선기판으로 이용함에는, 배선밀도의 문제의 면과 배선의 둘러침의 면에서 문제가 있어 실용적이지 못하다. 현재의 상황에서는, 코어 기판의 양면에 빌드업 층을 형성한 빌드업 다층배선기판을 패키지용 배선기판으로 이용하고 있지만, 이와 같은 빌드업 다층배선기판을 제작함에는 공정이 길고, 번잡하며, 고비용으로도 되고, 또 스루홀에서 전력손실이 커서 고주파의 입출력을 필요로 하는 용도 에는 적합하지 않아, 대응이 요구되고 있다.
본 발명은 상기한 점을 감안하여 발명된 것으로, 고밀도 실장에 대응할 수 있고, 또 종래의 빌드업 다층배선기판 보다 생산성 면에서 뛰어나고, 또한 고주파 입출력의 전력손실 문제를 해결할 수 있는 패키지용 배선기판을 제공하는 것을 목적으로 한다.
특히, 반도체칩 조립에서의 와이어본딩이나 플립칩 접합을 할 때 가로로 미끄러지기 어려워, 충전형의 스루홀 상의 패임(덴트라고도 함)이 없는 구조이면서 배선 두께의 오차를 균일하게 할 수가 있는 패키지용 배선기판을 확실히 제공하는 것을 목적으로 한다.
동시에, 이와 같은 배선기판을 제조하기 위한 배선기판 제조방법을 제공하는 것을 목적으로 한다.
본 발명은, 양면에 조면화 기재면(基材面)을 가진 코어 기재와, 이 코어 기재의 각 기재면에 설치된 배선층을 갖추되, 각 배선층 끼리는 코어 기재에 설치된 관통구멍을 매개로 도통되어 있는 것을 특징으로 하는 양면 배선기판이다.
본 발명은, 관통구멍 내에 도통부가 충전(充塡)되어 있는 것을 특징으로 하는 양면 배선기판이다.
본 발명은, 코어 기재의 양면에 설치된 각 배선층에 단자부를 노출시킨 상태에서 솔더 레지스트가 설치된 것을 특징으로 하는 양면 배선기판이다.
본 발명은, 코어 기재의 양면에 설치된 각 배선층의 외면이, 관통구멍의 도통부 외면과 함께 평탄화처리가 되어 있는 것을 특징으로 하는 양면 배선기판이다.
본 발명은, 코어 기재의 양면의 기재면 표면거칠기는, 각각 10점 평균 거칠기(RzJIS)가 2㎛~10㎛의 범위 내에 있음을 특징으로 하는 양면 배선기판이다.
본 발명은, 양면 배선기판이, 반도체 패키지용 양면 배선기판임을 특징으로 하는 양면 배선기판이다.
본 발명은, 코어 기재의 일면 측의 단자부가, 반도체칩과 접속하기 위한 접속 패드로 되어 있고, 다른 면 측의 단자부는 외부회로와 접속하기 위한 외부접속단자로 되어 있는 것을 특징으로 하는 양면 배선기판이다.
본 발명은, 코어 기재의 양면에 설치된 단자부가, 안쪽에서 바깥쪽을 향해 순차로 배치된 Ni도금층과 Au도금층을 갖도록 된 것을 특징으로 하는 양면 배선기판이다.
한편, 여기서의 평탄화처리는, 관통구멍의 외표면을 포함해서 각 배선층의 배선부의 외표면 쪽이 모두 동일 평면상에 있고, 또 평탄면으로 되도록 하기 위한 것이다. 이 평탄화처리는, 기계적 연마 또는 화학기계적 연마로 행해진다. 패키지지용 배선기판인 경우, 기판 내에서 각 표면은 동일 평면에서 ±5㎛ 이내의 오차범위로 그 위치를 억제하도록 되어 있다.
또, 여기서의 10점 평균 거칠기(RzJIS)는, JIS B0601-2001에 의한 정의 내지 표시에 따른다.
이에 의하면, 거칠기 곡선으로부터 그 평균선의 방향으로 기준길이 만큼을 빼낸다. 이 빼내어진 부분의 평균선으로부터 종배율(縱倍率)방향으로 측정한, 가장 높은 산정에서 5번째까지의 산정의 표고의 절대치의 평균값과, 가장 낮은 골짜기 바닥에서 5번째 골짝기 바닥의 표고의 절대치의 평균값과의 합을 구해 이 값을 마이크로미터(㎛)로 나타낸 것을 10점 평균 거칠기(RzJIS)라 하는바, 여기서는 기준길이를 O.25mm로 하였다.
또, 상기에서, 코어 기판의 양면에 단자부를 노출시킨 상태에서, 솔더 레지스트를 설치함으로써, 소정의 단자부 영역만을 노출되도록 솔더 레지스트에 개구를 설치할 수가 있다. 또한, 소정의 단자부 영역을 노출시키고, 또 배선기판의 반도체칩 탑재영역 전체를 개구하도록 솔더 레지스트를 설치하여도 좋다.
본 발명은, 관통구멍 내면에 도전(導電) 도금층이 설치되고, 관통구멍 내에 레지스트가 충전되어 있는 것을 특징으로 하는 양면 배선기판이다.
본 발명은, 코어 기재의 양면에 설치된 각 배선층에, 단자부가 노출된 상태에서 솔더 레지스트가 설치된 것을 특징으로 하는 양면 배선기판이다.
본 발명은, 코어 기재의 양면의 기재면의 표면거칠기는, 각각 10점 평균 거칠기(RzJIS)가 2㎛~10㎛의 범위 내에 있음을 특징으로 하는 양면 배선기판이다.
본 발명은, 양면 배선기판이, 반도체 패키지용 양면 배선기판임을 특징으로 하는 양면 배선기판이다.
본 발명은, 코어 기재의 일면 측의 단자부가, 반도체칩과 접속하기 위한 접속 패드로 되어 있고, 다른 면 측의 단자부는 외부회로와 접속하기 위한 외부접속단자로 되어 있는 것을 특징으로 하는 양면 배선기판이다.
본 발명은, 코어 기재의 양면에 설치된 단자부가, 안쪽으로부터 바깥쪽을 향해 순차적으로 배치된 Ni도금층과 Au도금층을 갖도록 된 것을 특징으로 하는 양면 배선기판이다.
한편, 여기서의 10점 평균 거칠기(RzJIS)는, JIS B0601-2001에 의한 정의 내지 표시에 따른다.
이에 의하면, 거칠기 곡선으로부터 그 평균선의 방향으로 기준길이 만큼을 빼낸다. 이 빼내어진 부분의 평균선으로부터 종배율방향으로 측정한 가장 높은 산정에서 5번째까지의 산정의 표고의 절대치의 평균값과, 가장 낮은 골짜기 바닥에서 5번째의 골짝기 바닥의 표고의 절대치의 평균값과의 합을 구하고 이 값을 마이크로미터(㎛m)로 나타낸 것을 10점 평균 거칠기(RzJIS)라 하는바, 여기서는 기준길이를 O.25mm으로 하였다.
본 발명은, 코어 기재의 관통구멍의 단면이 대략 사다리꼴 형상을 하도록 된 것을 특징으로 하는 양면 배선기판이다.
본 발명은, 코어 기판의 관통구멍은 일단으로부터 내부를 향해 그 구멍직경이 감소하여 단면이 제1사다리꼴 형상을 가짐과 더불어, 내부로부터 타단을 향해 그 구멍직경이 증가하고 단면이 제2사다리꼴 형상을 갖는 것을 특징으로 하는 양면 배선기판이다.
본 발명은, 관통구멍의 제1사다리꼴 형상이, 제2사다리꼴 형상 보다 큰 형상으로 된 것을 특징으로 하는 양면 배선기판이다.
본 발명은, 양면에 조면화된 기재면을 가진 코어 기재와, 이 코어 기재의 각 기재면에 설치된 배선층을 갖추되, 각 배선층끼리 코어 기재에 설치된 관통구멍을 매개로 도통되어 있는 양면 배선기판을 제조하는 방법에서, 코어 기재용 절연성 수지필름의 양면에, 조면을 가진 Cu박(箔)을 이 조면이 절연성 수지필름 측을 향하도록 해서 압착 적층하는 공정과, 절연성 수지필름 상의 Cu박을 에칭으로 제거하고, Cu박의 조면을 절연성 수지필름의 양면에 전사함으로써 코어 기재를 만드는 공정과, 이 코어 기재에 관통구멍을 레이저로 형성하는 공정과, 코어 기재의 양면 및 관통구멍 내면에 무전해도금을 실시해서 무전해도금층을 형성하는 공정과, 코어 기재의 양면에 레지스트패턴을 형성하고, 무전해도금층을 통전층으로 해서 전해 Cu도금을 실시하여 전해 Cu도금층을 형성하는 공정과, 레지스트패턴을 제거한 후, 바깥으로 노출되는 불필요한 무전해도금층을 플래시 에칭으로 제거하는 공정을 구비한 것을 특징으로 하는 양면 배선기판 제조방법이다.
본 발명은, 전해 Cu도금층을 형성할 때, 전해도금층에 의해 관통구멍 내에 충전되는 도전부를 형성하도록 하는 것을 특징으로 하는 양면 배선기판 제조방법이다.
본 발명은, 무전해도금층을 형성하기 전에 관통구멍 내면에 디스미어처리를 실시하는 것을 특징으로 하는 양면 배선기판의 제조방법이다.
본 발명은, 전해 Cu도금층에 대해, 기계적 연마 또는 화학기계적 연마를 실행하여 전해 Cu도금층을 평탄화하는 것을 특징으로 하는 양면 배선기판 제조방법이다.
본 발명은, 무전해도금층을 플래시 에칭으로 제거한 후, 코어 기재의 양면의 전해 Cu도금층 상에 감광성의 솔더 레지스트를 도포해서 솔더 레지스트층을 형성하는 공정과, 솔더 레지스트층을 마스킹 노광하고 현상하여 전해 Cu도금층의 일부를 노출시켜 단자부를 형성하는 공정을 더 구비한 것을 특징으로 하는 양면 배선기판 제조방법이다.
본 발명은, 절연성 수지필름에 압착되는 Cu박의 조면이, 10점 평균 거칠기(RzJIS)가 2㎛~10㎛의 표면거칠기를 갖는 것임을 특징으로 하는 양면 배선기판 제조방법이다.
본 발명은, 코어 기재의 한쪽 면에 레이저를 과잉으로 반사하지 않는 덧댐판을 배치하고서, 코어 기재의 다른 쪽 면에서 레이저 조사를 실행하여 코어 기재에 관통구멍을 형성하도록 된 것을 특징으로 하는 양면 배선기판 제조방법이다.
본 발명은, 단자부 표면에, 순차로 Ni도금 및 Au도금을 실시하는 것을 특징으로 하는 양면 배선기판 제조방법이다.
본 발명은, 전해 Cu도금층을 형성할 때, 코어 기재의 양면에 드라이필름 레지스트를 설치하고서, 마스킹 노광을 실행하고 현상을 해서 레지스트패턴을 형성하는 것을 특징으로 하는 양면 배선기판 제조방법이다.
본 발명은, 무전해도금층을 플래시에칭으로 제거한 후, 코어 기재의 양면의 전해 Cu도금층 상에 감광성의 솔더 레지스트를 도포해서 솔더 레지스트층을 형성함과 더불어, 솔더 레지스트에 의해 관통구멍을 충전하는 공정과, 솔더 레지스트층을 마스킹 노광하고 현상을 해서 전해 Cu도금층의 일부를 노출시켜 단자부를 형성하는 공정을 더 구비한 것을 특징으로 하는 양면 배선기판 제조방법이다.
본 발명은, 절연성 수지필름에 압착되는 Cu박의 조면이, 10점 평균 거칠기(RzJIS)가 2㎛~10㎛의 표면거칠기를 갖도록 하는 것을 특징으로 하는 양면 배선기판 제조방법이다.
본 발명은, 코어 기재의 한쪽 면에 레이저를 과잉으로 반사하지 않는 덧댐판을 배치하고서, 코어 기재의 다른 쪽 면에서 레이저 조사를 실행하여 코어 기재에 관통구멍을 형성하는 것을 특징으로 하는 양면 배선기판 제조방법이다.
본 발명은, 단자부 표면에, 순차로 Ni도금 및 Au도금을 실시하는 것을 특징으로 하는 양면 배선기판 제조방법이다.
본 발명은, 전해 Cu도금층을 형성할 때, 코어 기재의 양면에 드라이필름 레지스트를 설치하고, 마스킹 노광을 실행하고 현상을 해서 레지스트패턴을 형성하는 것을 특징으로 하는 양면 배선기판 제조방법이다.
여기서는, 단자부, 랜드부 및 접속용 배선 등을 총칭해서 배선부라 한다. 배선부라 하는 경우, 접속용 배선 외에 단자부, 랜드부를 포함하는 경우도 있다.
전해 Cu도금층을 평탄화함으로써, 전해 Cu도금층의 표면측이 모두 동일 평면상에 있고, 또 평탄면으로 되도록 한다. 이와 같은 평탄화는, 기계적 연마 또는 화학기계적 연마로, 패키지용 배선기판의 경우, 기판 내에서 각 표면을 상기 동일 평면에서 ±5㎛ 이내의 오차범위로 그 위치를 억제함으로써 이루어지게 된다.
본 발명의 양면 배선기판은, 이와 같은 구성으로 됨으로써, 고밀도 실장에 대응할 수 있고, 또 종래의 빌드업 다층배선기판과 비교해서 생산성의 점 및 고주파 입출력의 전력손실의 점에서, 뛰어난 패키지용 배선기판의 제공을 가능하도록 한다.
상세히는, 스루홀은 레이저로 코어 기재에 형성된 관통구멍을 갖고, 관통구멍의 직경은 150㎛ 이하로 되어 있다.
물론, 150㎛ 보다도 큰 관통구멍을 형성할 수도 있다.
또, 레이저로 코어 기재에 관통구멍을 형성시킨 경우, 레이저 조사측 구멍의 직경을 크게, 레이저 조사측과는 반대 측의 구멍 직경을 작게 하는 단면 사다리꼴 형상으로 형성할 수가 있다. 도금으로 코어 기재의 관통구멍을 충전할 때, 충전을 하기가 쉽고, 도금에 의해 관통구멍 영역도 평탄상으로 되기 때문에, 관통구멍 영역도 평탄상으로 해서 솔더 레지스트를 양면에 배열 설치할 수가 있다. 결국, 레이저로 코어 기재에 관통구멍을 형성함으로써, 그 제작에서 작업성이 좋고, 또 뛰어난 품질로 된다.
또, 스루홀의 관통구멍은 도금 형성된 도통부에서 충전되어 관통구멍 영역도 평탄상으로 되기 때문에, 단자부(패드라고도 함)를 스루홀 영역에다 설치할 수 있게 된다.
즉, 패드 온 스루홀 설계가 가능해져, 설계의 자유도가 커지게 됨과 더불어, 배선밀도의 향상이 가능해진다.
종래 의 코어 기판에서는, 관통구멍을 만들기 위해 매커니컬 드릴을 이용하고 있어, 그 직경을 15㎛ 이하로 할 수가 없었다.
또, 코어 기재의 양면을 조면화해서 세미 애디티브법에 의한 배선형성이 가능해져, 배선이 세미 애디티브법으로 형성되어 있음에 따라, 미세한, 고밀도의 배선을 만들 수 있도록 한다.
그리고, 관통구멍 영역도 평탄상으로 되어, 솔더 레지스트를 도포하지 않고 배선층을 다층화하는 경우, 평탄한 스루홀 상에 빌드업 법에 의한 비어(바이어홀)의 배치를 확실히 실행할 수가 있게 된다. 또, 동박을 절연층을 매개로 코어 기재의 배선층 측에 적층하고, 동박을 포토에칭법으로 처리해서 배선층을 형성하면서 범프를 배선층 사이의 접속수단으로 하는 다층화 방법을 확실히 실행할 수가 있다.
이에 따라, 반도체 패키지용 양면 배선기판으로 이용한 경우, 도 7d에 도시된 것과 같은 코어 기판을 반도체 패키지용 인터포저로 한 경우에는 얻을 수 없는 배선의 둘러침이 가능해진다. 1층 이상의 빌드업 층을 배치한 빌드업 다층배선기판에 의한 패키지용 배선기판 대신, 본 발명의 양면 배선기판을 이용할 수가 있게 된다.
특히, 스루홀의 외표면을 포함해서 각 배선층의 배선부의 외표면 측은, 기계적 연마 또는 화학기계적 연마로 평탄화처리가 실시되도록 하고 있다. 이에 의해 반도체칩을 조립함에 있어 와이어본딩이나 플립칩 접합시에 가로로 미끄러지지 않아, 충전식의 스루홀 상의 패임(덴트)이 없는 구조로, 또 배선 두께의 오차를 균일하게 할 수가 있게 된다.
또, 코어 기재의 양측의 조면화된 코어 기재면의 10점 평균 거칠기(RzJIS)로는 2㎛~10㎛의 범위가 실용레벨로서는 바람직하다.
RzJIS가 2㎛ 보다 작은 경우는 배선과의 밀착강도가 충분하지 않게 되고, RzjJIS를 10㎛ 보다 크게 하면, 코어 기재면의 요철이 배선의 형상에 영향을 끼쳐, 배선의 미세화를 저해하는 요인으로 됨과 더불어, 전해 Cu박의 제조에 있어 부하도 커지게 된다.
본 발명의 양면 배선기판은, 빌드업 다층배선기판과 비교해서, 생산성 면에서 뛰어난 것이다.
본 발명의 양면 배선기판으로서, 한쪽 면에는 플립칩 방식 또는 와이어본딩방식으로 반도체칩을 탑재하기 위한 접속 패드를 갖고, 다른 쪽 면에는 외부회로와 접속하기 위한 외부접속단자를 가진 형태를 들 수 있다.
이 경우, 소정의 단자부 영역만이 노출되도록 솔더 레지스트에 개구를 형성한 것이나, 소정의 단자부 영역을 노출시키고, 또 배선기판의 반도체칩 탑재영역 전체를 개구시킨 형태로 된 것을 들 수 있다.
특히, 스루홀 영역이 평탄하고, 솔더 레지스트를 배치하지 않는 상태에서, 직접 칩을 탑재할 수가 있게 된다.
직접 칩을 탑재하는 경우, 칩 쪽 범프의 제약이 없어지기 때문에, 플립칩 접속에 유리하다. 칩 탑재시에, 스루홀 측에서 기포가 말려 들어가는 일이 일어나지 않게 된다.
통상, 단자부는 순차적으로, Ni도금층, Au도금층이 실시되고 있다.
또, 본 발명의 양면 배선기판에서, 그 양면에 솔더 레지스트를 설치하지 않은 상태로 된 것에 대해, 그 양면에 빌드업 층을 형성할 수가 있게 된다. 이에 따라, 코어 기판의 배선이 고밀도로 되고, 스루홀 상에도 배선이 가능하기 때문에, 종래보다 적은 층수로 고밀도의 배선기판을 구성할 수가 있게 된다.
본 발명에서는, 레이저로 코어 기재에 관통구멍을 형성한다. 레이저 가공기(加功機)는 위치정밀도가 좋기 때문에, 랜드와 스루홀의 위치 어긋남을 커버하기 위한 랜드 직경의 마진을 삭감할 수 있어, 스루홀의 작은 직경화와 아울러 랜드 직경을 250㎛ 이하로 하는 것을 가능하게 한다.
또, 수지층과 배선의 밀착강도를 확보하기 위한 구체적인 수법이 확실하게 되기 때문에, 세미 애디티브 공법의 채용이 가능하게 되었다.
코어 기재용 절연성 수지층의 양면에, 전해 Cu박의 조면의 형상을 전사 형성함으로써, 소망하는 조면(粗面)을 형성할 수가 있게 된다.
이에 따라, 본 발명의 양면 배선기판에서는, 최소 라인/스페이스로서, 20㎛/20㎛의 것이 형성될 수 있음을 확인할 수 있다.
본 발명의 양면 배선기판의 제조방법은, 이와 같은 구성이 되도록 함으로써, 구체적으로는 코어 기재의 양면에 배선을 설치하고, 코어 기재에 배열 설치한 도금층을 충전한 스루홀을 매개로 코어 기재의 양면의 배선을 전기적으로 접속하게 된다. 또한, 소정의 단자부를 노출시킨 상태에서 코어 기재의 양면을 덮는 솔더 레지스트를 배열 설치한다. 스루홀은, 레이저로 코어 기재에 형성시킨 관통구멍을 갖도록 하고서, 관통구멍 내에 스루홀 도금을 실시하고, 또한 도금으로 관통구멍을 충전하도록 되어 있다. 코어 기재에 배선이 세미 애디티브법으로 형성되게 된다.
이에 따라, 고밀도 실장에 대응할 수 있고, 또한 종래의 빌드업 다층배선기판과 비교해서, 생산성의 면 및 품질 면에서 뛰어난 패키지용 배선기판의 제조방법을 제공할 수 있도록 한다.
상세히는, 코어 기재용 절연성 수지층의 양면에, 전해 Cu박의 조면의 형상을 전사 형성함으로써, 소망하는 조면을 형성할 수가 있게 된다. 배선은 세미 애디티브법으로 코어 기재와의 밀착강도를 충분히 확보해서 형성된다.
또, 상기 코어 기재의 조면 형성방법은, 적용될 수 있는 재료의 제약이 적고, 코어 기재용 절연성 수지층으로서의 수지의 선택범위를 넓게 할 수가 있다.
또, 스루홀용 관통구멍은, 레이저에 의해 코어 기재에 형성된다. 관통구멍은 그 사다리꼴 형상의 단면형상에 의해, 관통구멍을 도금으로 충전할 때 충전하기가 쉽게 된다. 또한, 관통구멍 영역의 표면도 충분히 평탄하게 형성할 수가 있다.
특히, 선택 도금공정의 후이고, 레지스트패턴을 제거하기 전, 또는 레지스트패턴을 제거한 후이고, 불필요한 무전해도금층을 플래시에칭 제거하기 전, 또는 불필요한 무전해도금층을 플래시에칭 제거한 후에, 전해 Cu도금층을 기계적 연마 또는 화학기계적 연마로 평탄화한다. 이 평탄화처리에 의해 선택 도금공정에 의해 도금 형성된 배선부, 패드부, 스루홀부의 단면형상을 평탄화한다. 구체적으로는, 배선부, 패드부, 스루홀부의 바깥쪽 표면에 대해, 동일 평면에서 어긋난 오차를 ±5㎛ 내로 억제할 수 있다.
선택 도금공정으로 도금 형성된 배선부, 패드부는 바깥쪽에 어묵모양의 단면형상으로 되지만, 이를 대략 4각형으로 할 수가 있다. 또, 선택 도금공정에 의해 도금 형성된 충전형식의 스루홀부는 그 단면형상이 중앙부에서 기판측으로 오목하게 패이지만, 이를 평탄하게 할 수가 있다.
이와 같이, 기계적 연마 또는 화학기계적 연마를 실행함으로써, 반도체칩 조립에서의 와이어본딩이나 플립칩 접합을 할 때 가로로 미끄러지기 어려워, 충전형의 스루홀 상의 패임(덴트)을 없앨 수가 있다. 또한, 배선 두께의 오차를 균일하게 할 수가 있게 된다.
기계적 연마, 또는 화학기계적 연마를 실행하지 않는 경우, 도 10의 (a), 도 10의 (b) 및 도 10의 (c)에 각각 도시한 것과 같이, 접속용 배선(910), 단자부(패드라고도 함; 920)의 단면형상은, 외표면 측에서 어묵형상으로 된다. 이때 랜드부를 포함한 스루홀부(930)의 단면형상은, 중앙부가 기판측으로 오목하게 패이는 일이 있으나, 이들의 표면부를 기계적 연마 또는 화학기계적 연마를 함으로써, 도 10의 (a1), 도 10의 (b1), 도 10의 (c1)에 각각 도시된 것과 같이, 접속용 배선(910), 단자부(패드라고도 함;920), 스루홀부(930)의 외표면 측은 평탄화된다.
한편, 여기서는 단자부, 랜드부, 접속용 배선 등을 총칭해서 배선부라 하고, 배선이라 하는 경우 접속용 배선 외에 단자부, 랜드부를 포함한다.
또, 본 발명 양면 배선기판의 제조방법에서는, 스루홀 영역에서의 패임이 적고, 특히 기계적 연마 또는 화학기계적 연마를 실시할 경우에 스루홀 영역에서의 패임을 발생시키지 않아, 평탄하게 솔더 레지스트를 양면에 배열 설치할 수 있게 된다. 이와 같은 제조방법으로 제작된 양면 배선기판을 이용해서, 여기에 반도체칩을 탑재시키면, 칩과의 사이에 기포가 비집고 들어가 반도체장치의 신뢰성을 훼손한다고 하는 문제가 발생하지 않는다. 이 때문에 프로세스의 부가를 줄일 수가 있게 되었다.
본 발명의 양면 배선기판은, 이와 같은 구성으로 됨으로써, 고밀도 실장에 대응할 수 있고, 또한 종래의 빌드업 다층배선기판과 비교해서 생산성 면에서 뛰어난 패키지용 배선기판을 제공할 수가 있게 된다.
상세하게는, 스루홀은 레이저에서 코어 기재에 형성된 관통구멍을 갖고, 그 직경은 150㎛ 이하로 되어 있다.
물론, 150㎛ 보다도 큰 관통구멍을 형성할 수도 있다.
또, 레이저로 코어 기재에 관통구멍을 형성하는 경우, 관통구멍의 단면형상을 레이저조사 측 구멍직경을 크게, 레이저조사 측과는 반대 측 구멍직경을 작게 하는 사다리꼴 형상으로 형성시킬 수가 있다. 이 때문에 솔더 레지스트를 코어 기재의 관통구멍에 충전할 때 충전하기가 쉽게 된다. 또 관통구멍 영역에서도, 솔더 레지스트를, 패임이 적고, 충분히 평탄하게 배선기판의 양면에다 배열 설치할 수가 있다. 결국, 레이저로 코어 기재에 관통구멍을 형성할 수 있게 됨으로써, 제작시의 작업성이 좋고, 또 뛰어난 품질의 면으로 된다.
종래의 코어 기판에서는, 스루홀 제작에 매커니컬 드릴을 이용하고 있어서, 그 직경을 150㎛ 이하로 할 수 없었다.
또, 코어 기재의 양면을 조면화해서 세미 애디티브법에 의한 배선형성을 가능하도록 한다. 또 배선이 세미 애디티브법으로 형성되어 있어서, 미세한, 고밀도의 배선을 만들 수가 있게 된다.
이에 따라, 반도체 패키지용 양면 배선기판으로 이용한 경우, 도 7d에 도시된 것과 같은 코어 기판을 반도체 패키지용 인터포저로 한 경우에는 얻을 수 없는 배선의 둘러침을 가능하도록 한다. 또 1층 이상의 빌드업층을 배열 설치한 빌드업 다층배선기판에 의한 패키지용 배선기판 대신 본 발명의 양면 배선기판을 이용할 수 있도록 한다.
코어 기재의 양측의 조면화된 기재면의 10점 평균 거칠기(RzJIS)로는, 2㎛~10㎛의 범위가 실용레벨로서는 바람직하다.
RzJIS가 2㎛ 보다 작으면 배선과의 밀착강도가 충분치 않게 되고, RzJIS가 10㎛ 보다 크면 기재면의 요철이 배선의 형상에 영향을 끼쳐, 배선의 미세화를 저해하는 요인으로 됨과 더불어 전해 Cu박을 제조함에 있어 부하도 커지게 된다.
물론, 본 발명의 양면 배선기판은, 빌드업 다층배선기판 보다 생산성 면에서 뛰어난 것이다.
본 발명의 양면 배선기판으로, 한쪽 면에는 빌드업 칩 방식 또는 와이어본딩 방식으로 반도체칩과 접속하기 위한 접속패드를 갖고, 다른 쪽 면에는 외부회로와 접속하기 위한 외부접속단자를 가진 형태를 들 수 있다.
통상, 단자부는 순차적으로 Ni도금층, Au도금층이 실시되고 있다.
본 발명에서는, 레이저로 코어 기재에다 관통구멍을 형성하도록 되어 있는 것으로, 레이저 가공기는 위치정밀도가 좋기 때문에, 랜드와 스루홀의 위치 어긋남을 커버하기 위한 랜드직경의 마진을 삭감할 수 있어, 스루홀의 작은 직경화와 아울러 랜드 직경을 250㎛m 이하로 하는 것을 가능하게 한다.
또, 수지층과 배선의 밀착강도를 확보하기 위한 구체적인 수법이 분명하기 때문에, 세미 애디티브 공법의 채용이 가능하게 되었다.
코어 기재용 절연성 수지층의 양면에, 전해 Cu박의 조면의 형상을 전사 형성함으로써 소망하는 조면을 형성할 수가 있다.
이에 따라, 본 발명의 양면 배선기판에서는, 최소의 라인/스페이스로서 20㎛/20㎛ 인 것이 형성될 수 있다.
본 발명의 양면 배선기판의 제조방법은, 코어 기재의 양면에 배선을 설치하고, 코어 기재에 배열 설치한 스루홀을 매개로 양면의 배선을 전기적으로 접속하고, 또 소정의 단자부를 노출시킨 상태에서 그 양면을 덮는 솔더 레지스트를 배열 설치한 양면 배선기판을 만들 수가 있다. 스루홀은, 레이저로 코어 기재에 형성된 관통구멍을 갖고서, 관통구멍 내에 스루홀 도금이 실시되고, 더욱이 당해 관통구멍은 상기 절연수지부로 충전되게 된다. 배선은 세미 애디티브법으로 형성된다.
상세히는, 코어 기재용 절연성 수지층의 양면에 전해 Cu박의 조면형상을 전사 형성함으로써, 소망하는 조면을 형성할 수가 있고, 배선은 세미 애디티브법으로 형성된다.
또, 스루홀용 관통구멍은, 레이저로 코어 기재에 형성되고서, 그 사다리꼴 형상의 단면형상 때문에, 당해 관통구멍을 솔더 레지스트를 충전할 때 충전하기가 쉽게 되고, 또한 관통구멍 영역의 표면도 충분히 평탄하게 형성할 수 있게 된다.
또, 코어 기재용 절연성 수지층으로서의 수지의 선택범위를 넓게 할 수 있다.
이에 따라, 고밀도 실장에 대응할 수 있고, 또한, 종래의 빌드업 다층배선기판과 비교해서, 생산성 면에서 뛰어난 패키지용 배선기판의 제조방법을 제공할 수 있게 된다.
본 발명은, 양면에 조면화된 기재면을 가진 코어 기재와, 코어 기재의 각 기재면에 설치된 배선층을 갖되, 각 배선층 끼리는 코어 기재에 설치된 관통구멍을 매개로 도통되어 있는 양면 배선기판과, 이 양면 배선기판의 한쪽에 절연수지부를 매개로 설치된 추가배선기판을 갖추고, 이 추가배선기판은 양면에 기재면을 가진 추가 코어 기재와, 추가 코어 기재의 각 기재면에 설치된 추가배선층을 갖추되, 각 추가배선층 끼리는 추가 코어 기재에 설치된 추가 관통구멍을 매개로 도통되어 있는 것을 특징으로 하는 다층배선기판이다.
본 발명은, 양면 배선기판과 추가배선기판은 범프를 매개로 접속되어 있는 것을 특징으로 하는 다층배선기판이다.
본 발명은, 범프가 양면 배선기판의 관통구멍에 대응하는 위치에 설치되어 있는 것을 특징으로 하는 다층배선기판이다.
본 발명은, 양면 배선기판의 관통구멍에는 도통부가 충전되어 있는 것을 특징으로 하는 다층배선기판이다.
본 발명은, 양면에 조면화된 기재면을 가진 코어 기재와, 코어 기재의 각 기재면에 설치된 배선층을 갖추되, 각 배선층 끼리는 코어 기재에 설치된 관통구멍을 매개로 도통되어 있는 양면 배선기판과, 이 양면 배선기판의 양측으로 절연수지부를 매개로 설치된 추가배선층을 구비한 것을 특징으로 하는 다층배선기판이다.
본 발명은, 각 추가배선층에 추가 단자부를 노출시킨 상태에서 추가 절연수지부를 설치한 것을 특징으로 하는 다층배선기판이다.
도 1a는, 본 발명의 양면 배선기판의 제1실시예를 나타낸 일부 단면도,
도 1b는, 도 1a에 도시된 제1실시예의 변형예를 나타낸 도면,
도 2a~도 2g는, 도 1a에 도시된 제1실시예의 제조공정의 일부를 나타낸 공정 단면도,
도 3a~도 3d는 도 2a~g에 계속되는 공정을 나타낸 공정 단면도,
도 4a~도 4f는 비교예의 제조공정의 일부를 나타낸 공정 단면도,
도 5a~도 5g는 도 4a~도 4f에 계속되는 공정을 나타낸 공정 단면도,
도 6a~도 6d는 도 5a~ 도 5g에 계속되는 공정을 나타낸 공정 단면도,
도 7a~도 7d는 종래의 코어 기판의 제조방법의 공정 단면도,
도 8은, 종래의 다층배선기판의 개략단면도,
도 9는, 다층배선기판을 사용한 반도체 패키지를 나타낸 개략단면도,
도 10의 (a)~도 10의 (e)는, 기계적 연마 전의 단면형상을 나타낸 도면,
도 10의 (a1)~도 10의 (e1)은, 각각 대응하는 기계적 연마 후의 단면형상을 나타낸 도면,
도 11a는, 본 발명의 양면 배선기판의 제2실시예를 나타낸 일부 단면도,
도 11b는, 도 11a에 도시된 제2실시예 변형예를 나타낸 도면,
도 12a~도 12g는, 도 11a에 도시된 실시예의 제조공정의 일부를 나타낸 공정 단면도,
도 13a~도 13d는, 도 12a~도 12g에 계속되는 공정을 나타낸 공정 단면도,
도 14a~도 14f는, 비교예의 제조공정의 일부를 나타낸 공정 단면도,
도 15a~도 15d는, 도 14a~도 14f에 계속되는 공정을 나타낸 공정 단면도,
도 16은, 코어 기재에 설치된 관통구멍의 변형예를 나타낸 도면,
도 17은, 본 발명에 의한 다층배선기판을 나타낸 도면,
도 18은, 다른 다층배선기판을 나타낸 도면이다.
제1실시예
이하, 본 발명의 제1실시예를 도면을 기초로 설명한다.
도 1a는 본 발명의 양면 배선기판의 제1실시예의 일부 단면도이고, 도 1b는 도 1a에 도시된 제1실시예의 변형예이고, 도 2는 도 1a에 도시된 제1실시예의 제조공정의 일부를 나타낸 공정 단면도이고, 도 3은 도 2에 계속되는 공정을 나타낸 공정 단면도이고, 도 4는 비교예의 제조공정의 일부를 나타낸 공정 단면도이고, 도 5는 도 4f에 계속되는 공정을 나타내고, 다시 도 6은 도 5에 계속되는 공정을 나타낸 공정 단면도이고, 도 10은 기계적 연마 공정을 설명하기 위한 각 부의 단면형상을 나타낸 도면이고, 도 10의 (a), 도 10의 (b), 도 10의 (c)는 각각 기계적 연마 전의 단면형상을 나타내고, 도 10의 (a1), 도 10의 (b1), 도 10의 (c1)은 각각 대응하는 기계적 연마 후의 단면형상을 나타내고 있다.
도 1~도 6, 도 10 중, 참조부호 110은 코어 기재, 부호 110H는 스루홀의 관통구멍, 부호 110S는 기재면(基材面), 부호 115는 전해 Cu박, 부호 120은 레이저 광, 부호 130은 무전해도금층, 부호 140은 레지스트, 부호 145는 개구(開口), 부호 150은 전해 Cu도금층, 부호 160은 솔더 레지스트, 부호 165는 개구, 부호 170은 접속용 패드(단지 단자부라고도 함), 부호 170a는 외부접속 패드(단지 단자부라고도 함), 부호 171은 Ni도금층, 부호 172는 Au도금층, 부호 175 및 175a는 단자부, 부호 180은 스루홀, 부호 191 및 192는 배선, 부호 193은 (스루홀의)도통부, 부호 210은 코어 기재, 부호 211H는 (스루홀의)관통구멍, 부호 215a는 전해 Cu박, 부호 215는 에칭으로 두께가 얇아진 전해 Cu박, 부호 230 및 235는 무전해도금층, 부호 240 및 245는 전해 Cu도금층, 부호 250은 절연성 잉크경화물(수지 잉크경화물), 부호 260은 레지스트, 부호 265는 개구, 부호 270은 솔더 레지스트, 부호 275는 개구, 부호 280은 스루홀, 부호 291 및 292는 배선, 부호 293은 스루홀의 도통부, 부호 295 및 295a는 단자부, 부호 296는 Ni도금층, 부호 297은 Au도금층, 부호 910 및 910a는 접속용 배선, 부호 920 및 920a는 단자부(패드라고도 함), 부호 930 및 930a는 스루홀부, 부호 931은 패임(덴트라고도 함), 부호 932 및 932a는 랜드, 부호 935는 (스루홀의)도통부, 부호 950은 절연기재부이다.
먼저, 본 발명의 양면 배선기판의 제1실시예의 예를 도 1a를 기초로 설명한다.
본 발명에 의한 양면 배선기판은, 양면에 조면화된 기재면(110S)를 가진 코어 기재(110)와, 코어 기재(110)의 각 기재면(110S)에 설치된 배선층(191, 192)을 갖고 있다. 즉 양면 배선기판은 뒤에 설명하는 도 2~도 3에 도시된 공정으로 만들어지는 것으로, 코어 기재(110) 양측의 조면화된 기재면(110S)에 각각 세미 애디티 브법으로 형성된 배선층(191, 192)을 1층만 설치하고, 코어 기재(110)에 설치된 관통구멍(110H)으로 된 스루홀(180)을 매개로 상기 코어 기재(110)의 양면의 배선층(191, 192), 즉 배선(191)과 배선(192)을 전기적으로 접속해서 구성되어 있다. 또, 배선층(191, 192)에 소정의 단자부(170, 170a)가 접속되고, 코어 기재(110)의 양면에, 단자부(170, 170a)를 노출시킨 상태로 솔더 레지스트(160)가 설치되어 있다. 이와 같은 양면 배선기판은, 반도체 패키지용 양면 배선기판으로서, 도 9에 도시된 것과 같은 반도체 패키지에서, 인터포저로서의 다층배선기판(10) 대신 사용된다.
스루홀(180)은 레이저로 코어 기재(110)의 관통구멍(110H)으로 이루어지고, 관통구멍(110H) 내에 스루홀 도금을 실시하여, 이 스루홀 도금으로 관통구멍(110H)을 충전시켜 도통부(193)를 설치하도록 되어 있다. 또, 이 도통부(193)에 대응해서 솔더 레지스트(160)의 개구(165)가 형성되어 있다.
앞에서 설명한 바와 같이, 코어 기재(110)의 한쪽 면[배선(191) 측의 면]에는 납땜범프(21)를 매개로 플립칩 방식 또 와이어본딩 방식으로 반도체칩(20)을 탑재하기 위한 접속 패드(단자부; 170)가 설치되고, 다른쪽 면[배선(192) 측의 면]에는 외부회로와 접속하기 위한 외부접속단자(단자부; 170a)가 설치되어 있다.
물론, 접속 패드(170)와 외부접속단자(170a)를 코어 기재(110)의 어느 쪽의 면에 설치할 것인가는 자유롭게 선택할 수 있다.
접속 패드(단자부; 170) 및 외부접속단자(단자부; 170a)는 모두 무전해도금층(130) 상에 형성된 전해 Cu도금층(150)과, 이 전해 Cu도금층(150) 상에 설치되어 솔더 레지스트(160)의 개구를 매립하도록 순차로 형성된 Ni도금층(171) 및 Au도금 층(172)을 갖고 있다.
한편, 코어 기재(110)의 기재면(110S) 표면의 10점 평균 거칠기(RzJIS)는, 2㎛~10㎛의 범위로 되어 있다. 기재면(110S)의 RzJIS가 이 범위를 취함으로써, 기재면(110S)에 대해 배선(191, 192)의 밀착강도가 향상되어 배선의 미세화를 달성할 수 있게 된다. 이 때문에 그 제조의 면으로부터도 실용레벨이라 할 수가 있다.
코어 기재(110)로는, 내열성의 열경화형 절연성 수지층에, 적절히 유리 크로스, 아라미드 부직포, 액정폴리머 부직포, 다공질 폴리테트라플루오로에틸렌 포(예컨대, 상품명 고어텍스) 등이 혼입된 것이 쓰인다.
수지층으로는, 시아네이트계 수지, BT레진(비스마레이미드와 트리아딘으로 된 수지), 에폭시수지, PPE(폴리페닐렌에틸) 등을 들 수 있다.
시험에 의하면, 수지층으로서 일본국 히타치제 679F 시리즈(시아네이트계 수지)를 이용한 경우, 코어 기재(110)의 기재면(110S)의 Rz가 5㎛에서 필강도는 800g/cm(JISC 5012-1987 8. 1)이었다.
뒤에 설명되지만, 코어 기재(110)의 수지층의 표면(110S)은, 전해 Cu박 (115; 도 2)의 도금면 측을 코어 기재(110)에 열압착해서 경화시켜 형성되어 있다. 전해 Cu박(115) 도금면의 거칠기 형상이 코어 기재(110)의 기재면(110S)에 전사되어(뒤에 설명하는 도면 2~도 3의 공정 참조), 코어 기재(110)의 기재면(110S)과 배선(191, 192)의 밀착성이 양호해지도록 되어 있다.
스루홀(180)은, 레이저로 코어 기재(110)에 설치된 관통구멍(110H)으로 이루 어지고, 통상 CO22 레이저 또는 UV 레이저에 의해 코어 기재(110)에 스루홀 형성용 관통구멍(110H)이 형성되고, 이 관통구멍(110H)의 직경은 150nm 이하로 된다.
배선(191, 192)과 스루홀의 도전부(193) 등을 형성하는 전해 Cu도금층(150)은, 공지의 브라인드 비어 충전용 도금방법으로 형성된다.
배선부(191, 192)는, 도전성의 면에서는 두께 5㎛~30㎛ 정도가 바람직하지만, 그 제작을 할 때 도금 충전이 확실히 이루어지도록 하기 위해, 예컨대 코어 기재(110)의 두께가 100㎛이고, 관통구멍(110H)의 레이저 조사측 구멍직경이 100㎛, 반대측 구멍직경이 70㎛인 경우, 통상적으로는 배선(191, 192)의 두께는 10㎛~30㎛ 정도로 된다.
무전해도금층(130)은 무전해 Ni도금, 무전해 Cu도금 등 공지의 방법으로 형성되는 것으로, 배선(191, 192)과 스루홀의 도통부(193)를 형성하기 위한 전해 Cu도금(150)을 실시할 때의 통전층으로 되는 것이다. 무전해도금층(130)은 소정의 두께로서 플래시에칭으로 다른 것을 손상시키지 않고 쉽게 제거할 수 있는 두께이면 좋다.
도 1b에 도시된 양면 배선기판은, 도 1a에 도시된 양면 배선기판에서, 단자(170, 170a)에서의 Ni도금층(171)과 Au도금층(172)이 없는 상태인 것으로, 경우에 따라서는 이 상태로 출하가 된다.
각 구성부분에 대해서는, 도 1a에 도시된 양면 배선기판과 같아 설명은 생략한다.
다음에는, 도 1a에 도시된 제1실시예의 양면 배선기판의 제조방법을 도 2, 도 3을 기초로 설명한다.
한편, 이를 가지고, 본 발명에 양면 배선기판의 제조방법의 실시예의 설명에 대신한다.
먼저, 코어 기재용 절연성 수지층(절연성 수지필름; 110)의 양면에 각각 그 전해도금이 형성된 조면을 가진 전해 Cu박(115)을, 이 조면을 수지층(110) 측을 향해 압착해서 적층함으로써 3층 구조의 가공용 소재(110a)를 만들어 준비를 한다(도 2a).
여기서는, 절연성 수지필름(110)으로서 열경화형 수지층을 이용해서 수지필름(110)의 양면에 전해 Cu박(115)을 열압착(熱壓着)한다.
코어 기재(110)의 재료로는, 절연성 수지에 적절히 유리 크로스, 아라미드 부직포, 액정 폴리머 부직포, 다공질 폴리테트라플루오로에틸렌(예컨대, 상품명 고어텍스) 등이 혼입된 것이 쓰인다.
절연성 수지로는, 시아네이트계 수지, BT레진(비스마레이미드와 트리아딘으로 이루어진 수지), 에폭시수지, PPE(폴리페닐렌에텔) 등이 쓰인다.
다음, 절연성 수지 필름(110)의 양면의 전해 Cu박(115)을 에칭으로 제거하고, 전해 Cu박(115)의 표면상태가 전사 형성된 기재면(110S)을 가진 코어 기재(110)를 형성한다(도 2b).
전해 Cu박(115)에 대한 에칭은 염화제2철 용액 또는 염화제2동 용액 또는 알칼리에칭액으로 실행한다.
세정 후, 레이저광(120)을 선택적으로 조사하여 코어 기재(110)에 스루홀 형성용 관통구멍(110H)을 형성한다(도 2c).
레이저광(120)으로는 CO2 레이저 또는 UV 레이저가 코어 기재(110)의 재질에 합해져 쓰이게 된다.
코어 기재(110)의 한쪽 면에 레이저광(120)을 과잉으로 반사하지 않는 흑색 등의 덧댐판(120a)을 배치하고, 다른쪽 면에서부터 레이저광(120)을 조사하게 된다. 이에 의해, 레이저로 코어 기재(110)에 관통구멍(110H)이 형성된다. 이 경우, 레이저광(120)의 조사측의 관통구멍(110H)의 구멍직경을 크게 하고, 레이저광(120)의 조사측과는 반대 측 구멍직경을 작게 해서, 관통구멍(110H)의 단면을 사다리꼴 형상으로 형성할 수 있다.
예컨대, CO2 레이저를 이용한 경우, 100㎛ 두께의 시아네이트계 수지를 이용한 코어 기재(110)에, 조사측의 구멍직경을 100㎛, 레이저광(120)의 조사측과는 반대측 구멍직경을 70㎛으로 하는 관통구멍(110H)을 형성할 수가 있다.
이에 따라, 후에 실행하는 전해도금(150)을 코어 기재(110)의 관통구멍(110H)에 충전할 때, 전해도금(150)을 충전하기가 쉬워진다. 그리고, 코어 기재(110)의 양면에 솔더 레지스트(160)를 설치하는 때, 관통구멍(110H) 영역을 평탄상으로 해서 솔더 레지스트(160)를 설치하게 된다.
또, 종래의 코어 기판에서는, 스루홀 제작에 매커니컬 드릴을 이용하게 되어, 그 직경을 150㎛ 이하로 할 수가 없었으나, 본 발명에 의하면 레이저로 코어 기재(110)에 관통구멍(110H)을 형성하기 때문에, 150㎛ 이하 구멍직경의 관통구멍(110H)을 형성할 수가 있게 된다.
관통구멍(110H)의 최소 구멍직경은, 탄산가스 레이저로 80㎛, UV-YAG 레이저로 25㎛ 정도까지 가능하다.
다음, 코어 기재(110)의 관통구멍(110H) 내의 가공잔사(加工殘渣)를 제거하는 디스미어처리를 실행한 후, 관통구멍(110H)의 표면을 포함한 코어 기재(110)의 전면에 무전해도금을 실시하여 통전층으로서의 무전해도금층(130)을 형성한다(도 2d).
무전해도금으로는, 공지의 무전해 Cu도금, 무전해 Ni도금이 적용될 수 있다.
다음, 코어 기재(110)의 양면에, 배선(191, 192) 또는 스루홀(180)의 도통부(193)를 형성하기 위한 소정 영역이 노출되도록 개구(145)를 형성시켜 레지스트(140)를 형성한다(도 2e).
다음, 무전해도금층(130)을 통전층으로 해서 전해 Cu도금을 실시하고, 배선(191, 192) 및 관통구멍(110H)을 충전하는 도통부(193)을 전해 Cu도금층(150)으로 선택적으로 형성한다(도 2f).
무전해도금층(130)은, 무전해 Ni도금이나 무전해 Cu도금 등 공지의 방법으로 형성되는 것으로, 배선(191, 192)을 형성하기 위한 전해 Cu도금층(150)을 형성할 때의 통전층으로 되는 두께로서, 뒤에 실행하는 플래시에칭에서 다른 것을 손상시키지 않고 쉽게 제거할 수 있는 두께이면 된다.
레지스트(140)로는, 소망하는 해상성(解像性)을 갖고, 내도금성이 있고, 처 리성이 좋은 것이면 특히 한정되지는 않는다.
통상적으로는, 레지스트(140)로서는 드라이필름 레지스트가 취급하기 쉽기 때문에 흔히 쓰이고 있다.
다음, 레지스트(140)를 제거한(도 2g) 후, 노출되어 있는 불필요한 무전해도금층(130)을 플래시에칭으로 제거한다(도 3a).
무전해도금층(130)을 제거하기 위한 에칭액으로는, 과수황산, 과황산, 염산, 초산, 시안계, 유기계 에칭액을 들 수 있다.
다음, 코어 기재(110)의 양면에 감광성의 솔더 레지스트를 도포하고, 코어 기재(110)의 양면에 솔더 레지스트층(160)을 형성한다(도 3b).
다음, 솔더 레지스트층(160)을 소정의 포토마스크 등을 이용해서 마스크 마스킹 노광하고, 현상하고, 단자부(170, 170a)를 노출시킨다(도 3c).
다음, 단자부(170, 170a) 표면에 순차적으로, Ni도금층(171) 및 Au도금층(172)을 형성한다(도 3d). 이와 같이 해서, 본 예의 양면 배선기판이 형성된다.
한편, 다음에는 도 1a에 도시된 양면 배선기판의 비교예로서, 도 7에 도시된 종래의 코어 기판과 마찬가지로, 코어 기재의 양면에 배선을 1층만 배열 설치하고, 또 매커니컬 드릴로 코어 기재에 관통구멍을 형성하며, 스루홀 도금을 실시해서 양면의 배선을 전기적으로 접속시킨 양면 배선기판에 대해 설명한다. 이 경우, 절연성 잉크(수지 잉크)가 코어 기재의 스루홀 형성용 관통구멍에 충전되고서, 코어 기재의 양면의 배선이 솔더 레지스트로 덮여져 있다. 이와 같은 비교예로서의 패키지용 양면 배선기판을 도 4~도 6을 기초로 간단히 설명한다.
먼저, 코어 기재(210)의 양면에 전해 Cu박(215a)을 열압착 적층함으로써 3층 구조를 갖게 하고, 도 2a에 도시된 것과 같이 가공용 소재(210a)를 준비한다(도 4a). 코어 기재(210)의 양면에 설치된 전해 Cu박(215a)을 에칭으로 소망하는 두께로 박화(箔化)하고(도 4b), 다음에 매커니컬 드릴로 가공용 소재(210a)에 스루홀용 관통구멍(211H)을 열고(도 4e), 거스러미를 제거하기 위한 연마처리, 디스미어처리를 거쳐 무전해도금을 실시하여 무전해도금층(230)을 설치한다(도 4d). 다음 무전해도금층을 통전층(230)으로 해서 전해 Cu도금을 실시하여, 코어 기재(210)의 양면에 전해 Cu도금층(240)을 설치하고, 관통구멍(211H) 내에 도통부(293)를 형성한다(도 4e).
다음, 코어 기재(210)의 양면 측에서 또는 한쪽 면 측에서 스루홀용 관통구멍(211H)을 열경화성의 절연성 잉크(수지잉크)로 매립하고, 열을 가해 경화시키며, 스루홀 형성용 관통구멍(211H)을 절연성 잉크경화물(250)로 충전한다(도 4f).
다음, 절연성 잉크경화물(250)을 연마한(도 5a) 후, 코어 기재(210)의 양면에서부터 하프에칭을 해서, 코어 기재(210)의 표면부의 전해도금층(240), 무전해도금층(230)을 제거하고(도 5b), 다시 박화한 전해 Cu박(215)의 면에서 돌출한 절연성 잉크경화물(250)을 연마해서 평탄화한다(도 5e).
다음, 코어 기재(210)의 양면 전면에 무전해도금을 실시해서 무전해도금층(235)을 설치하고(도 5d), 다시 전해 Cu도금을 실시해서 전해 Cu도금층(245)을 설치함으로써, 이 전해Cu도금층을 배선을 형성하기 위한 소정의 두께가 되도록 한다(도 5e).
다음, 코어 기재(210)의 양면에 각각 소정 영역에다 개구(265)를 형성시켜 내에칭용 레지스트(260)을 형성한다(도 5f). 다음 레지스트(260)의 개구(265)로부터 노출된 전해도금층(245), 무전해도금층(235), 박화된 전해 Cu박(215)을 염화제2철 용액 등의 에칭액으로 에칭 제거한다(도 5g). 그 후 레지스트(260)를 제거하고서(도 6a), 코어 기재(210)의 양면에서부터 감광성의 솔더 레지스트(270)를 도포한다(도 6b).
그 후, 솔더 레지스트(270)의 단자형성영역(275)을, 포토리소그래피법으로 개구하고(도 6e), 노출된 전해 Cu도금층(245) 상에 Ni도금층(296) 및 Au도금층(297)을 순차로 설치하는바, 이와 같이 해서 비교예의 양면 배선기판을 얻을 수가 있다(도 6d).
그러나, 이 제조방법에서의 배선의 형성은, 미리 준비하여 박화시킨 전해 Cu박(215)과 무전해도금층(235), 전해 Cu도금층(245)을 에칭하여 배선을 형성시킨다. 이 때문에 이 제조방법은, 기본적으로는 배선부를 에칭 형성하는 서브 트랙티브법을 주로 한, 도 7f에 도시된 방법과 마찬가지 배선을 형성하는 것으로, 배선의 미세화, 고밀도화에는 대응할 수가 없다.
따라서, 양면 배선기판에서의 라인/스페이스로는, 50㎛/50㎛ 레벨 이하의 제조가 곤란하다.
또, 매커니컬 드릴로 코어 기재(210)에 스루홀 형성용 관통구멍(211H)을 형성하기 때문에, 그 직경이 커지게 된다. 이 때문에, 도 7d에 도시된 종래의 코어 기판과 마찬가지로 스루홀 직경/랜드 직경으로는 150㎛/350㎛ 레벨 보다 작게 할 수가 없다.
또, 빌드업 다층배선기판의 제작의 공정은 길고, 번잡하며, 고비용으로도 되고, 또 스루홀에서 전력손실이 커서 고주파의 입출력을 필요로 하는 용도에는 적합하지가 않다.
즉, 비교예의 양면 배선기판에서는, 상기 여러 가지의 문제를 갖고 있어서, 고밀도 실장의 팩키지용 기판으로는 대응할 수가 없다.
다음에는, 본 발명 양면 배선기판의 실시예의 변형예를 든다.
변형예에 의한 양면 배선기판은, 도 1 내지 도 3에서 코어 기재(110) 중 스루홀(110H)의 외표면 및 각 배선층의 배선부(191, 192)의 외표면이 기계적 연마 또는 화학기계적 연마에 의해 평탄화처리되어 있다.
즉, 기계적 연마 또는 화학기계적 연마에 의해 스루홀(110H)의 표면 및 각 배선층의 배선(191, 192)의 외표면 측이 평탄화되어 있다. 이와 같은 구조가 되도록 함으로써, 양면 배선기판은, 반도체칩을 조립함에 있어 와이어본딩이나 플립칩 접합을 할 때 가로로 미끄러지지 않아, 충전형식의 스루홀 상의 패임(덴트)이 없는 구조로, 또 배선 두께의 오차를 균일하게 할 수가 있게 된다.
특히, 패키지용 기판으로 쓰이는 경우에는 유효하다.
양면 배선기판의 제조방법의 변형예로는, 예컨대, 도 2 및 도 3에 도시된 양면 배선기판의 제조방법에서, 선택 도금공정의 후이고 레지스트패턴을 제거하기 전(도 2f의 상태에 상당), 또는 레지스트패턴을 제거한 후이고 불필요한 무전해도금속을 플래시에칭 제거하기 전(도 2g에 상당), 또는 불필요한 무전해도금층을 플래 시에칭 제거한 후(도 3a에 상당)에, 선택 도금공정으로 선택적으로 도금 형성하는 전해 Cu도금층(150)을 평탄화하기 위해 기계적 연마 또는 화학기계적 연마를 실행하는 것을 들 수 있는바, 연마 이외에는 앞에서 설명한 제조방법과 같아 여기서는 설명을 생략한다.
기계적 연마로는 버프 연마가 쓰이는바, 최근에는 화학기계적 연마(CMP라고도 함)가 각 처리에 이용되고 있다.
전해 Cu도금층(150)을 평탄화함으로써, 전해 Cu도금층(150)의 평탄성은 ±O.05~0.5㎛)의 오차범위로 억제할 수가 있다.
한편, 연마의 종점검출방식으로는, 회전토크에 의한 판정방식이나 정전용량에 의한 판정방식 등이 있다.
변형예로는, 도 1b에 도시된 양면 배선기판과 같이 단자부에 Ni도금층 및 Au도금층을 설치하지 않아도 좋다. 경우에 따라서는, 이 상태에서 양면 배선기판이 출하(出荷)되게 된다.
그 제조방법은, 도 1a에 도시된 양면 배선기판의 제조방법에서, 단자부(170, 170a)에 대해 도금을 실시하지 않는 방법이 취해진다.
본 발명은, 상기와 같이 고밀도 실장에 대응할 수 있고, 또 종래의 빌드업 다층배선기판 보다 생산성 면에서 뛰어나고, 또 고주파의 입출력의 전력손실 문제를 해결할 수 있는 패키지용 배선기판을 제공할 수 있게 하였다.
특히, 반도체칩 조립에서의 와이어본딩이나 플립칩 접합을 할 때 가로로 미끄러지지 않아, 충전형식의 스루홀 상의 패임(덴트)이 없는 구조로, 또 배선두께의 오차를 균일하게 할 수가 있는 패키지용 배선기판을 확실하게 제공할 수가 있었다.
동시에, 이와 같은 배선기판을 제조하는 배선기판 제조방법을 제공할 수 있게 되었다.
랜드의 작은 직경화 및 라인의 미세화에 의해, 종래 코어 기재의 양면에 각각 서브 트랙티브법으로 형성된 배선층 1층을 코어 기판으로 설치하고, 다시 각 배선층 상에 배선층을 도금 형성하는 애디티브법으로 배선층을 1층 형성하였다. 이와 같은 구조를 갖고서 CSP나 스택 패키지에 쓰이게 되었다. 또, 배선 4층 구조의 종래의 양면 배선기판을, 코어 기재의 양면에 각각 배선층을 1층만 배치한 배선 2층 구조의 본 발명의 양면 배선기판으로 대체할 수도 있게 되었다.
이와 같이 본 발명의 양면 배선기판은, 종래의 배선 4층 구조로 된 것에 비해, 구조가 간단하고, 제작 공정수도 줄어 들어, 생산성 면과 고주파 입출력의 전력손실 면에서 우수하다.
제2실시예
다음에는 본 발명의 제2실시예를 도면을 기초로 설명한다.
도 11a는 본 발명의 양면 배선기판의 제2실시예를 나타낸 일부 단면도이고, 도 11b는 도 11a에 도시된 실시예의 변형예이고, 도 12는 도 11a에 도시된 실시예의 제조공정의 일부를 나타낸 공정 단면도이고, 도 13은 도 12에 계속되는 공정을 나타낸 공정 단면도이고, 도 14는 비교예의 제조공정의 일부를 나타낸 공정 단면도이고, 도 15는 도 14에 계속되는 공정을 나타낸 공정 단면도이다.
도 11~도 15 중, 참조부호 110는 코어 기재, 부호 110H는 스루홀의 관통구 멍, 부호 110S는 기재면, 부호 115는 전해 Cu박, 부호 120은 레이저광, 부호 130은 무전해도금층, 부호 140은 레지스트, 부호 145는 개구, 부호 150은 전해 Cu도금층, 부호 160은 솔더 레지스트, 부호 165는 개구, 부호 170은 접속용 패드(단지 단자부라고도 함), 부호 170a는 외부접속 패드(단지 단자부라고도 함), 부호 171은 Ni도금층, 부호 172는 Au도금층, 부호 175 및 175a는 단자부, 부호 180은 스루홀, 부호 180a는 스루홀 형성영역, 부호 191 및 192는 배선, 부호 193a는 스루홀의 도통부, 부호 210은 코어 기재, 부호 211H는 스루홀의 관통구멍, 부호 215a는 전해 Cu박, 부호 215는 에칭으로 두께가 얇아진 전해 Cu박, 부호 230은 무전해도금층, 부호 240은 전해 Cu도금층, 부호 250은 레지스트, 부호 255는 개구, 부호 260은 솔더 레지스트, 부호 261은 오목부, 부호 265는 개구, 부호 270 및 270a는 단자부, 부호 271은 Ni도금층, 부호 272는 Au도금층, 부호 280은 스루홀, 부호 280a는 스루홀 형성영역, 부호 291 및 292는 배선, 부호 293은 스루홀의 도통부이다.
먼저, 본 발명 양면 배선기판의 제2실시예의 예를 도 11a를 기초로 설명한다.
본 발명에 따른 양면 배선기판은, 양면에 거칠게 고화된 기재면(110S)을 가진 코어 기재(110)와, 이 코어 기재(110)의 각 기재면(110S)에 설치된 배선층(191, 192)을 갖고 있다. 즉 양면 배선기판은, 뒤에 설명되는 도 12~도 13에 도시된 공정으로 만들어지는 것으로, 코어 기재(110)의 양측의 거칠게 고화된 기재면(110S)에 각각 세미 애디티브법으로 형성된 배선층(191, 192)을 1층만 설치하고, 코어 기재(110)에 설치된 관통구멍(110H)으로 된 스루홀(180)을 매개로 상기 코어 기재(110) 양측의 배선층(191, 192), 즉 배선(191)과 배선(192)이 전기적으로 접속되어 구성되어 있다. 또, 배선층(191, 192)에 소정의 단자부(170, 170a)가 접속되고, 코어 기재(110)의 양면에는 소정의 단자부(170, 170a)가 노출된 상태에서 솔더 레지스트(160)가 설치되어 있다. 이와 같은 양면 배선기판은 반도체 패키지용 양면 배선기판으로서, 도 9에 도시된 것과 같은 반도체 패키지에서 인터포저로서의 다층배선기판(10) 대신 사용되게 된다.
스루홀(180)은 레이저로 개공(開孔)된 코어 기재(110)의 관통구멍(110H)으로 이루어지되, 관통구멍(110H) 내에 스루홀 도금이 실시되어 도통부(193a)를 형성하고서 이 관통구멍(110H)이 솔더 레지스트(160)에 의해 충전되도록 되어 있다.
앞에서 설명한 바와 같이, 코어 기판의 한쪽 면[배선(191) 측의 면]에는 플립칩 방식 또는 와이어본딩방식으로 반도체칩과 접속하기 위한 접속패드(단자부; 170)가 설치되고, 다른쪽 면[배선(192) 측의 면]에는 외부회로와 접속하기 위한 외부 접속단자(단자부, 170a)가 설치되어 있다.
물론, 접속 패드(170)와 외부접속단자(170a)를 코어 기재(110)의 어느 쪽 면에 설치할 것인지는 자유롭게 선택할 수 있다.
접속 패드(단자부; 170)와 외부접속단자(단자부; 170a)는, 모두 무전해도금층(130) 상에 형성된 전해 Cu도금층(150)과, 이 전해 Cu도금층(150) 상에 설치되고서 솔더 레지스트(160)의 개구를 매립하도록 순차로 형성된 Ni도금층(171) 및 Au도금층(172)을 갖고 있다.
한편, 코어 기재(110)의 기재면(110S)의 표면의 10점 평균 거칠기(RzJIS)는, 2㎛~10㎛의 범위로 되어 있다. 기재면(110S)의 RzJIS가 이 범위를 취함으로써, 기재면(110S)에 대해 배선(191, 192)의 밀착강도가 향상되어 배선의 미세화를 달성할 수 있게 된다. 이 때문에 그 제조의 면에서도 실용레벨이라 할 수가 있다.
코어 기재(110)로는, 내열성의 열경화형의 절연성 수지층에, 적절히 유리 크로스, 아라미드 부직포, 액정 폴리머 부직포, 고어텍스 등이 혼입된 것이 이용되는 수지층으로는, 시아네이트계 수지, BT레진, 에폭시수지, PPE(폴리페닐렌에텔) 등을 들 수 있다.
시험에 의하면, 수지층으로 일본국 히타치제 679F 시리즈(시아네이트계 수지)를 이용한 경우, 코어 기재(110)의 기재면(110S)의 RzJIS가 5㎛이고, 필 강도는 800g/cm(JISC5012-1987 8. 1) 이었다.
뒤에 설명이 되지만, 코어 기재(110)의 수지층의 표면(110S)은 전해 Cu박(115; 도 12)이 도금면 측을 코어 기재(110)에 열압착해서 경화시켜 형성되도록 되어 있다. 전해 Cu박(115; 도 12)의 도금면의 거칠기 형상이 코어 기재(110)의 기재면(110S)에 전사되어(후에 설명하는 도 12~도 13의 공정 참조), 코어 기재(110)의 기재면(110S)과 배선(191, 192)의 밀착성이 양호해지게 되었다.
스루홀(180)은 레이저에 의해 코어 기재(110)에 설치된 관통구멍(110H)으로 이루어져 있는바, 통상 CO2 레이저 또는 UV 레이저로 코어 기재(110)에 스루홀 형성용 관통구멍(110H)이 형성되고서, 이 관통구멍(110H)의 직경은 150nm 이하로 되어 있다.
배선(191, 192) 및 스루홀의 도전부(193a) 등을 형성하는 전해 Cu도금층(150)은 공지의 전해 Cu도금방법으로 형성되고, 도전성의 면으로부터의 두께는 5㎛~30㎛ 정도로 되어 있다.
무전해도금층(130)은 무전해 Ni도금이나 무전해 Cu도금 등 공지의 방법으로 형성되는 것으로, 이는 배선(191, 192) 및 스루홀의 도통부(193a)를 형성하기 위해 전해 Cu도금을 실시할 때의 통전층으로 되는 것이다. 무전해도금층(130)은 소정의 두께로 되어야 하는바, 이는 플래시 에칭으로 다른 것을 손상시키지 않고 쉽게 제거할 수 있는 두께이면 좋다.
도 11b에 도시된 양면 배선기판은, 도 11a의 양면 배선기판에서 단자(170, 170a)에서의 Ni도금층(171) 및 Au도금층(172)이 없는 상태인 것으로, 경우에 따라서는 이 상태로 출하가 된다.
각 부에 대해서는, 도 11a의 양면 배선기판과 같아 설명은 생략한다.
다음에는, 도 11a에 도시된 양면 배선기판을 제조하는 방법에 대해 도 12 및 도 13을 기초로 설명한다.
한편, 이를 가지고 본 발명에 따른 양면 배선기판의 제조방법의 실시예의 설명을 대신하기로 한다.
먼저, 코어 기재용 절연성 수지층(절연성 수지필름; 110)의 양면에 각각 그 전해도금 형성된 조면을 가진 전해 Cu박을, 이 조면을 수지층 측을 향해 압착해서 적층함으로써 3층 구조의 가공용 소재(110a)를 만들어 준비를 한다(도 12a).
여기서는, 절연성 수지필름(110)으로서, 열경화형의 수지층을 이용해서, 수 지필름(110)의 양면에 전해 Cu박을 열압착한다.
코어 기재(110)의 재료로는, 절연성의 수지에 적절히 유리 크로스, 아라미드 부직포, 액정폴리머 부직포, 고어텍스 등이 혼입된 것이 쓰이게 된다.
절연성의 수지로는, 시아네이트계 수지, BT레진, 에폭시수지, PPE(폴리페닐렌에텔) 등이 쓰인다.
다음, 절연성 필름(110)의 양면의 전해 Cu박(115)을 에칭으로 제거하고, 전해 Cu박(115)의 표면상태가 전사 형성된 기재면(110S)을 가진 코어 기재(110)를 형성한다(도 12b).
전해 Cu박(115)에 대한 에칭은 염화제2철 용액, 또는 염화제2동 용액, 또는 알칼리 에칭액으로 실행한다.
세정 후, 레이저광(120)을 선택적으로 조사해서, 코어 기재(110)에 스루홀 형성용 관통구멍(110H)를 형성한다(도 12c).
레이저광(120)으로는, CO2 레이저 또는 UV 레이저가 코어 기재(110)의 재질에 맞춰 쓰이게 된다.
코어 기재(110)의 한쪽 면에 레이저광(120)을 과잉으로 반사하지 않는 흑색 등의 덧댐판(120a)을 설치하고, 다른 쪽 면으로부터 레이저광(120)의 조사를 실행함으로써, 레이저로 코어 기재(110)에다 관통구멍(110H)을 형성시킨다. 이 경우, 관통구멍(110H)의 단면형상은, 레이저광(120)의 조사측 구멍직경이 크고, 레이저광(120)의 조사측과 반대되는 측의 구멍직경이 작은 사다리꼴 형상으로 형성된다.
예컨대, CO2 레이저를 이용한 경우, 100㎛ 두께의 시아네이트계 수지를 이용한 코어 기재(110)에, 조사측 구멍직경을 100㎛, 레이저광(120)의 조사측과 반대되는 측의 구멍직경을 7O㎛로 하는 관통구멍(110H)을 형성할 수가 있다.
이에 따라, 후에 실행하는, 솔더 레지스트(160)에 의해 코어 기재(110)의 관통구멍(110H)을 충전할 때, 솔더 레지스트(160)를 충전하기가 쉬워진다. 또, 관통구멍(110H)의 영역이 평탄화되어, 솔더 레지스트(160)가 코어 기재(110)의 양면에 설치되게 된다.
또, 종래의 코어 기판에서는 스루홀을 형성할 때 매커니컬 드릴을 이용하고 있어 그 직경을 150㎛ 이하로 할 수가 없었지만, 본 발명에 의하면 레이저로 코어 기재(110)에 관통구멍(110H)을 형성하기 때문에, 150㎛ 이하의 구멍직경의 관통구멍(110H)을 형성할 수가 있게 된다.
관통구멍(110H)의 최소 구멍직경은, 탄산가스 레이저로 80㎛, UV-YAG 레이저로 25㎛ 정도까지가 가능하다.
다음, 코어 기재(110)의 관통구멍(110H)의 가공잔사를 제거하는 디스미어처리를 실행한 후, 관통구멍(110H)의 표면을 포함한 코어 기재(110)의 전체 면에 무전해도금을 실시해서, 통전층으로서의 무전해도금층(130)을 형성한다(도 12d).
무전해도금으로는, 공지의 무전해 Cu도금, 무전해 Ni도금이 적용될 수 있다.
다음, 코어 기재(110)의 양면에 배선(191, 192) 및, 스루홀(180)의 도통부(193a)를 형성하는 소정 영역을 노출하도록 개구(145)를 형성시켜 레지스트(140)를 형성한다(도 12e). 다음, 무전해도금층(130)을 통전층으로 해서 전해 Cu도금을 실시하여, 배선(191, 192) 및 관통구멍(110H) 내면의 도통부(193a)를 전해 Cu도금층(150)으로 선택적으로 형성한다(도 12f).
무전해도금층(130)은 무전해 Ni도금이나 무전해 Cu도금 등 공지의 방법으로 형성되는 것으로, 배선(191, 192)을 형성하기 위한 전해 Cu도금층(150)을 형성할 때의 통전층으로 되는 두께가 있는바, 후에 실행하는 플래시에칭으로 다른 것을 손상시키지 않고 쉽게 제거할 수 있는 두께이면 좋다.
레지스트(140)로는, 소망하는 해상성을 갖고, 내도금성이 있으며, 처리성이 좋은 것이면 특히 한정되지는 않는다.
통상적으로는, 레지스트(140)로서 드라이필름 레지스트가 취급하기 쉽기 때문에 쓰이고 있다.
다음, 레지스트(140)를 제거한(도 12g) 후, 노출되어 있는 불필요한 무전해도금층(130)을 플래시에칭으로 제거한다(도 13a).
무전해도금층(130)을 제거하기 위한 에칭액으로는, 과수황산, 과황산, 염산, 초산, 시안계, 유기계 에칭액을 들 수 있다.
다음, 코어 기재(110)의 양면에 감광성의 솔더 레지스트를 도포하고, 코어 기재(110)의 관통구멍(110H)을 매립하여, 코어 기재(110)의 양면에 솔더 레지스트층(160)을 형성한다(도 13b).
관통구멍(110H)의 구멍직경이 큰 배선(191) 측에서부터 코어 기재(110)에 대해 감광성의 솔더 레지스트를 도포한 경우, 솔더 레지스트는 관통구멍(110H)의 구 멍직경이 작은 배선(192) 쪽에서는 쉽게 통과하지 않아 충전하기가 쉽고, 또 스루홀(180)의 형성영역을 포함한 코어 기재(110) 양면에 평탄상으로 솔더 레지스트를 설치할 수가 있다.
다음, 솔더 레지스트층(160)을 소정의 포토마스크 등을 이용해서 마스크 마스킹 노광하고, 현상하여 단자부(170, 170a)를 노출시킨다(도 13c).
다음, 단자부(170, 170a) 표면에, 순차적으로 전해 Ni도금층(171) 및 Au도금층(172)을 형성한다(도 13d).
이와 같이 해서, 본 실시예의 양면 배선기판이 형성되게 된다.
다음에는, 도 11a에 도시된 양면 배선기판의 비교예로서, 도 17에 도시된 종래의 코어 기판과 마찬가지로, 코어 기재의 양면에 배선을 1층만 배열 설치하고, 또 매커니컬 드릴로 코어 기재에 관통구멍을 설치하며, 스루홀 도금을 실시해서 양면의 배선을 전기적으로 접속시킨 양면 배선기판에 대해 설명한다. 이 경우, 솔더 레지스트가 기재의 스루홀 형성용 관통구멍에 충전되고, 코어 기재(110) 양면의 배선이 솔더 레지스트로 덮여지게 된다. 이와 같은 비교예로서의 패키지용 양면 배선기판을 도 14 및 도 15에 의해 간단히 설명한다.
먼저, 코어 기재(210)의 양면에 전해 Cu박(215a)을 열압축으로 적층함으로써, 3층 구조를 가진 가공용 소재를 준비한다(도 14a). 코어 기재(210)의 양면에 설치된 전해 Cu박(215a)을 에칭으로 소망하는 두께로 박화한다(도 14b). 다음, 매커니컬 드릴로 가공용 소재(210a)에 스루홀용 관통구멍(211H)을 열고(도 14c), 거스러미를 제거하기 위한 연마처리 및 디스미어처리를 거쳐, 무전해도금을 실시하여 무전해도금층(230)을 설치한다(도 14d). 다음 무전해도금층(230)을 통전층으로 해서 전해 Cu도금을 실시하여 코어 기재(210)의 양면에 전해도금층(240)을 설치하고, 관통구멍(211H) 내에 도전부(293a)를 형성한다(도 14e).
다음, 코어 기재(210)의 양면에, 각각, 소정 영역(255)을 개구시켜, 내에칭용 레지스트(250)를 형성한다(도 14f). 그 후 레지스트(250)의 개구(255)로부터 노출된 전해도금층(240), 무전해도금층(230), 박화된 전해 Cu박(215)을 염화제2철 용액 등의 에칭액으로 에칭하여 제거한다(도 15a). 다음, 코어 기재(210)의 양면에서부터 감광성 솔더 레지스트(260)를 도포하는바, 이때 동시에 코어 기재(210)의 관통구멍(210H)을 솔더 레지스트(260)로 충전한다(도 15b).
그 후, 솔더 레지스트(260)의 단자부 형성영역(265)을, 포트리소그래피법으로 개구하고(도 15c), 노출된 전해 Cu도금층(240) 상에 전해 Ni도금층(271) 및 전해 Au도금층(272)을 형성시켜 비교예의 양면 배선기판을 얻을 수가 있다(도 15d).
그러나, 이 제조방법에서의 배선의 형성은, 미리 준비해놓은 전해 Cu박(215), 무전해도금층(230), 전해 Cu도금층(240)을 에칭해서 배선형성을 실행한다. 이 때문에 이 제조방법은, 기본적으로는 배선부를 에칭으로 형성하는 서브 트랙티브법을 주로 한, 도 7에 도시된 방법과 마찬가지의 배선을 형성하는 것으로, 배선의 미세화나 고밀도화에는 대응할 수가 없다.
따라서, 양면 배선기판에서의 라인/스페이스로서는 50㎛/50㎛ 레벨 이하의 제조가 곤란하다. 또, 매커니컬 드릴로 코어 기재(210)에 스루홀 형성용 관통구멍(211H)을 형성하기 때문에 직경이 커져, 도 7d에 도시된 종래의 코어 기판과 마찬 가지로 스루홀 직경/랜드 직경으로서 150㎛/350㎛ 레벨 보다 작게 할 수가 없게 된다.
또, 매커니컬 드릴로 스루홀 형성용 관통구멍을 형성하기 때문에, 그 직경은 커지게 된다. 이 때문에, 솔더 레지스트를 당해 관통구멍(211H)에다 충전하더라도 솔더 레지스트(260)에 오목부(261)가 발생하게 된다. 이와 같은 양면 배선기판을 이용한 경우, 이 오목부(261)와 탑재된 칩 사이에 기포가 비집고 들어가 반도체장치의 신뢰성을 훼손한다고 하는 문제가 생긴다거나, 고객의 반도체칩 조립공정에 부하가 걸리게 된다고 하는 문제가 발생하게 된다.
즉, 비교예의 양면 배선기판에서는, 고밀도 실장의 패키지용 기판으로는 상기 문제가 있어 대응을 할 수가 없게 된다.
본 발명은, 상기와 같이 고밀도 실장에 대응할 수 있고, 또 종래의 빌드업 다층배선기판 보다 생산성 면에서 뛰어난 패키지용 배선기판을 제공할 수 있도록 하였다. 동시에, 이와 같은 배선기판을 제조하기 위한 배선기판 제조방법을 제공할 수 있도록 하였다.
특히, 랜드의 작은 직경화 및 라인의 미세화에 의해, 종래 코어 기재의 양면에 서브 트랙티브법으로 형성된 배선층 1층으로 코어 기판을 설치하고, 다시 각 배선층 상에 배선층을 도금으로 형성하는 애디티브법으로 배선층 1층을 형성하였다. 이와 같은 구조를 가져, CSP나 스택 패키지에 쓰이고 있던 배선 4층 구조의 종래의 양면 배선기판을, 코어 기재의 양면에 각각 배선층을 1층만 배치한 배선 2층 구조의 본 발명에 따른 양면 배선기판으로 대신할 수가 있게 되었다.
본 발명의 양면 배선기판은, 종래의 배선 4층 구조로 된 것에 비해, 구조가 간단하고, 그 제작 공정수도 줄어들어, 생산성 면에서 우수하다.
또, 본 발명의 양면 배선기판에서는, 종래에 문제로 되어 있던 솔더 레지스트의 패임현상이 해소되기 때문에, 고객의 프로세스의 부가를 경감할 수가 있게 되었다.
본 발명의 변형예
다음에는 본 발명의 변형예에 대해 도 16~도 18에 의거 설명한다.
도 16에 도시된 변형예는, 코어 기재(110)에 설치된 관통구멍(110H)의 단면형상이 다를 뿐이고, 기타는 앞에서 설명한 제1실시예 및 제2실시예와 대체로 같게 되어 있다.
코어 기재(110)는 절연성 수지와, 이 절연성 수지 중에 혼입된 유리 크로스, 아라미드 부직포, 액정폴리머 부직포, 다공질 폴리테트라플루오로에틸렌 등을 갖고 있다. 그리고 레이저광(120)을 코어 기재(110)에 조사함으로써 관통구멍(110H) 이 얻어지게 된다. 이 경우, 레이저광(120)의 에너지를 조정함으로써, 관통구멍(110H)은 도 16에 도시된 것과 같은 단면형상을 갖게 된다.
즉 도 16에서, 관통구멍(110H)의 단면형상(305)은, 관통구멍(110H)의 일단(301)으로부터 내부를 향해 그 구멍직경이 감소하는 제1사다리꼴 형상(305a)과, 관통구멍(110H)의 내부로부터 타단(302)을 향해 그 구멍직경이 증가하는 제2사다리꼴 형상(305b)을 갖고 있다. 이 경우, 제1사다리꼴 형상(305a)과 제2사다리꼴 형상(305b)은, 관통구멍(110H)의 내부 지점(307)을 경계로 해서 일단(301) 측과 타단 (302) 측으로 구획되어 있다.
이와 같이 관통구멍(110H)의 단면형상(305)이, 일단(301) 측의 제1사다리꼴 형상(305a)과 타단(302) 측의 제2사다리꼴 형상(305b)으로 이루어지기 때문에, 일단(301) 측에서 전해도금을 충전해서 도전부(193)를 형성하는 경우(도 2f 참조), 전해도금이 제1사다리꼴 형상(305a)의 내부 지점(307)를 향해 좁아지면서 공급되기 때문에 확실히 제1사다리꼴 형상(305a) 내에 충전되게 된다. 그 후 내부 지점(307)으로부터 전해도금이 제2사다리꼴 형상(305b) 측으로 확장되면서 순조롭게 공급되기 때문에, 제2사다리꼴 형상(305b) 내에 전해도금이 확실히 충전되게 된다.
다음, 도 17에 의해 빌드업 형식의 다층배선기판(310)에 대해 설명한다. 도 17에 도시된 것과 같이 다층배선기판(310)은, 앞에서 설명한 양면 배선기판(300)과, 이 양면 배선기판(300)의 양측에 절연수지부(160)를 매개로 설치된 추가배선층(311, 312)을 갖고 있다.
이 중, 양면 배선기판(300)은 양면에 조면화된 기재면(110S)을 가진 코어 기재(110)와, 이 코어 기재(110)의 각 기재면(110S)에 설치된 배선층(191, 192)을 갖고 있다. 또 코어 기재(110)에는 스루홀(180)을 구성하는 관통구멍(110H)이 형성되고서, 배선층(191, 192)끼리는 관통구멍(110H) 내에 충전된 도통부(193)를 매개로 도통되어 있다. 또 코어 기재(110)의 기재면(110S) 및 관통구멍(110H)에는 무전해도금층(130)이 설치되어 있다.
또 배선층(191, 192)은 개구(165)를 가진 절연수지부(160)에 의해 덮여 있고, 추가배선층(311, 312)은 절연수지부(160)의 개구(165)를 매개로 배선층(191, 192)에 접속되어 있다. 그리고 추가배선층(311, 312) 상에는, 개구(313a)를 가진 추가 절연수지부(313)가 설치되어 있다. 여기서, 추가배선층(311, 312) 중 개구(313a)에 대응하는 부분이 추가 단자부(313a)로 된다.
도 17에 도시된 다층배선기판(310)에서는 4층의 배선층(311, 191, 192, 312)이 설치되어 있다.
다음에는, 도 18에 의해 범프 충돌 형식의 다층배선기판(320)에 대해 설명한다. 도 18에 도시된 것과 같이, 다층배선기판(320)은 앞에서 설명한 양면 배선기판(300)과, 이 양면 배선기판(300)의 위쪽에 절연수지부(160)를 매개로 설치된 추가배선기판(321)을 갖고 있다.
이 중, 양면 배선기판(300)은, 양면 조면화된 기판면(110S)을 가진 코어 기재(110)와, 코어 기재(110)의 각 기재면(110S)에 설치된 배선층(191, 192)을 갖고 있다. 또 코어 기재(110)에는 스루홀(180)을 구성하는 관통구멍(110H)이 형성되고, 배선층(191, 192)끼리는 관통구멍(110H) 내에 충전된 도통부(193)를 매개로 도통되어져 있다. 또 코어 기재(110)의 기재면(110S) 및 관통구멍(110H)에는 무전해도금층(130)이 설치되어 있다.
또, 배선층(191, 192)은 개구(165)를 가진 절연수지부(160)에 의해 덮여 지고, 절연수지부(160)의 개구(165) 내에는 도통부(193)에 연통하는 범프(328)가 설치되어 있다.
한편, 추가배선기판(321)는 양면에 기재면(322S)를 가진 추가 코어 기재 (322)와, 이 추가 코어 기재(322)의 각 기재면(322S)에 설치된 배선층(324, 326)을 갖고 있다. 그리고, 추가 코어 기재(322)에는 추가 관통구멍(323)이 설치되고, 이 추가 관통구멍(323) 내면에는 도통층(323a)이 형성됨과 더불어, 추가 관통구멍(323) 내부에는 레지스트(325)가 충전되어 있다.
또, 추가배선기판(321)의 배선층(324)은, 개구(330a)를 가진 추가 절연수지부(330)에 의해 덮여져 있다.
한편, 범프(328)는 양면 배선기판(300)의 관통구멍(110H) 내에 충전된 도전부(193) 상에 배치되어 이 도통부(193)에 연통되어져 있다. 또 추가배선기판(321)의 추가 관통구멍(323)도 범프(328)에 대응하는 위치에 설치되어 있다.
그리고 양면 배선기판(300)의 배선층(191) 및 도통부(193)는, 추가배선기판(321)의 배선층(326)에 범프(328)를 매개로 접속되어 있다. 또, 양면 배선기판(300)과 추가배선기판(321) 사이에는 배선(326) 및 범프(328)를 덮어주는 추가 절연수지부(331)가 설치되어 있다.
도 18에 도시된 다층배선기판(320)에는 4층의 배선층(324, 326, 191, 192)이 설치되어 있다.
이상 설명한 바와 같이 본 발명에 의하면, 코어 기재의 양면에 배선층이 설치되고, 코어 기재에 배열 설치된 관통구멍을 매개로 양면의 배선층이 전기적으로 접속되며, 또 소정의 단자부가 노출된 상태에서, 그 양면을 덮는 솔더 레지스트가 배열 설치된 구조의 양면 배선기판 및 그 제조방법을 제공할 수가 있다.
즉, 고밀도 실장에 대응할 수 있고, 또 종래의 빌드업 다층배선기판 보다 생산성 면에서 뛰어나고, 또한 고주파 입출력의 전력손실 문제를 해결할 수 있는 패키지용 배선기판을 제공할 수가 있고, 특히 반도체칩 조립에서의 와이어본딩이나 플립칩 접합을 할 때 가로로 미끄러지기 어려워, 충전형의 스루홀 상의 패임(덴트라고도 함)이 없는 구조로, 또 배선 두께의 오차를 균일하게 할 수가 있는 패키지용 배선기판을 확실히 제공할 수가 있게 된다.

Claims (37)

  1. 양면에 조면화된 기재면을 가진 코어 기재와,
    상기 코어 기재의 각 기재면에 설치된 배선층을 갖추되,
    상기 각 배선층 끼리가 코어 기재에 설치된 관통구멍을 매개로 도통되고,
    코어 기재의 관통구멍이, 코어 기재의 한쪽 면에 레이저를 과잉으로 반사하지 않는 덧댐판을 배치하고, 코어 기재의 다른 쪽 면에서 레이저를 조사하여 형성되며, 한쪽 끝에서부터 내부를 향해 그 구멍 직경이 감소하여 단면이 제1사다리꼴 형상을 이룸과 더불어, 내부에서부터 다른 쪽 끝을 향해 그 구멍 직경이 증가하여 단면이 제2사다리꼴 형상을 이루도록 된 것을 특징으로 하는 양면 배선기판.
  2. 제1항에 있어서, 상기 관통구멍 내에는 도통부가 충전되어 있는 것을 특징으로 하는 양면 배선기판.
  3. 제2항에 있어서, 상기 코어 기재의 양면에 설치된 각 배선층에, 단자부를 노출시킨 상태에서 솔더 레지스트를 설치한 것을 특징으로 하는 양면 배선기판.
  4. 제2항에 있어서, 상기 코어 기재의 양면에 설치된 각 배선층의 외면이, 상기 관통구멍의 도통부의 외면과 함께 평탄화처리되어 있는 것을 특징으로 하는 양면 배선기판.
  5. 제2항에 있어서, 상기 코어 기재 양면의 기재면 표면거칠기는, 각각 10점 평균 거칠기(RzJIS)가 2㎛~10㎛의 범위 내에 있음을 특징으로 하는 양면 배선기판.
  6. 제2항에 있어서, 상기 양면 배선기판이 반도체 패키지용 양면 배선기판임음 특징으로 하는 양면 배선기판.
  7. 제3항에 있어서, 코어 기재의 한쪽 면 측의 단자부가 반도체칩과 접속하기 위한 접속 패드로 되어 있고,
    다른 쪽 면 측의 단자부는 외부회로와 접속하기 위한 외부접속단자로 되어 있는 것을 특징으로 하는 양면 배선기판.
  8. 제3항에 있어서, 상기 코어 기재의 양면에 설치된 단자부가, 안쪽으로부터 바깥쪽을 향해 순차적으로 배치된 Ni도금층과, Au도금층을 갖도록 된 것을 특징으로 하는 양면 배선기판.
  9. 제1항에 있어서, 상기 관통구멍 내면에 도전도금층이 설치되고, 관통구멍 내에 레지스트가 충전되어 있는 것을 특징으로 하는 양면 배선기판.
  10. 제9항에 있어서, 상기 코어 기재의 양면에 설치된 각 배선층에, 단자부를 노출시킨 상태에서 솔더 레지스트를 설치한 것을 특징으로 하는 양면 배선기판.
  11. 제9항에 있어서, 상기 코어 기재 양면의 기재면 표면거칠기는, 각각 10점 평균 거칠기(RzJIS)가 2㎛~10㎛의 범위 내에 있음을 특징으로 하는 양면 배선기판.
  12. 제9항에 있어서, 상기 양면 배선기판이 반도체 패키지용 양면 배선기판임을 특징으로 하는 양면 배선기판.
  13. 제10항에 있어서, 상기 코어 기재의 한쪽 면 측의 단자부가, 반도체칩과 접속하기 위한 접속 패드로 되어 있고,
    다른 쪽 면 측의 단자부는 외부회로와 접속하기 위한 외부접속단자로 되어 있는 것을 특징으로 하는 양면 배선기판.
  14. 제10항에 있어서, 상기 코어 기재의 양면에 설치된 단자부가, 안쪽으로부터 바깥쪽을 향해 순차적으로 배치된 Ni도금층과 Au도금층을 갖도록 된 것을 특징으로 하는 양면 배선기판.
  15. 제1항에 있어서, 상기 코어 기재의 관통구멍의 단면이 대략 사다리꼴 형상으로 된 것을 특징으로 하는 양면 배선기판.
  16. 삭제
  17. 제1항에 있어서, 상기 관통구멍의 제1사다리꼴 형상이 제2사다리꼴 형상 보다 큰 형상을 이루도록 된 것을 특징으로 하는 양면 배선기판.
  18. 양면에 조면화된 기재면을 가진 코어 기재와, 이 코어 기재의 각 기재면에 설치된 배선층을 갖추되, 이들 각 배선층끼리가 코어 기재에 설치된 관통구멍을 매개로 도통되어 있는 양면 배선기판 제조방법에서,
    상기 코어 기재용 절연성 수지필름의 양면에, 조면을 가진 Cu박을 이 조면이 절연성 수지필름 쪽을 향하도록 해서 압착하여 적층하는 공정과,
    상기 절연성 수지필름 상의 Cu박을 에칭으로 제거해서, Cu박의 조면을 절연성 필름의 양면에 전사함으로써 코어 기재를 만드는 공정,
    이 코어 기재에 관통구멍을 레이저로 형성하는 공정,
    상기 코어 기재의 양면 및 관통구멍 내면에 무전해도금을 실시해서 무전해도금층을 형성하는 공정,
    상기 코어 기재의 양면에 레지스트패턴을 형성하고, 무전해도금층을 통전층으로 해서 전해 Cu도금을 실시하여 전해 Cu도금층을 형성하는 공정 및,
    상기 레지스트패턴을 제거한 후 바깥으로 노출되는 불필요한 무전해도금층을 플래시 에칭으로 제거하는 공정을 구비하고,
    코어 기재에 관통구멍을 형성하는 경우, 코어 기재의 한쪽 면에 레이저를 과잉으로 반사하지 않는 덧댐판을 배치하고, 코어 기재의 다른 쪽 면에서 레이저를 조사하여 코어 기재에 관통구멍을 형성하며, 관통구멍은 한쪽 끝에서부터 내부를 향해 그 구멍 직경이 감소하여 단면이 제1사다리꼴 형상을 이룸과 더불어, 내부에서부터 다른 쪽 끝을 향해 그 구멍 직경이 증가하여 단면이 제2사다리꼴 형상을 이루도록 된 것을 특징으로 하는 양면 배선기판 제조방법.
  19. 제18항에 있어서, 상기 전해 Cu도금층을 형성할 때, 전해도금층에 의해 관통 구멍 내에 충전되는 도전부를 형성하는 것을 특징으로 하는 양면 배선기판 제조방법.
  20. 제19항에 있어서, 상기 무전해도금층을 형성하기 전에 관통구멍 내면에 디스미어처리를 실시하는 것을 특징으로 하는 양면 배선기판 제조방법.
  21. 제19항에 있어서, 상기 전해 Cu도금층에 대해 기계적 연마 또는 화학기계적 연마를 실시해서 전해 Cu도금층을 평탄화하는 것을 특징으로 하는 양면 배선기판 제조방법.
  22. 제19항에 있어서, 상기 무전해도금층을 플래시 에칭으로 제거한 후, 코어 기재의 양면의 전해 Cu 도금층 상에 감광성의 솔더 레지스트를 도포해서 솔더 레지스트층을 형성하는 공정과,
    상기 솔더 레지스트층을 마스킹 노광하고 현상을 해서 전해 Cu도금층의 일부를 노출시켜 단자부를 형성하는 공정을 더 구비한 것을 특징으로 하는 양면 배선기판 제조방법.
  23. 제19항에 있어서, 상기 절연성 수지필름에 압착되는 Cu박의 조면이, 10점 평균 거칠기(RzJIS)가 2㎛~10㎛의 표면거칠기를 갖도록 하는 것을 특징으로 하는 양면 배선기판 제조방법.
  24. 삭제
  25. 제22항에 있어서, 상기 단자부 표면에 순차로 Ni도금 및 Au도금을 실시하는 것을 특징으로 하는 양면 배선기판 제조방법.
  26. 제19항에 있어서, 상기 전해 Cu도금층을 형성할 때, 코어 기재의 양면에 드라이필름레지스트를 설치하여, 마스킹 노광을 실행하고, 현상을 해서 레지스트패턴을 형성하는 것을 특징으로 하는 양면 배선기판 제조방법.
  27. 제18항에 있어서, 상기 무전해도금층을 플래시 에칭으로 제거한 후, 코어 기재 양면의 전해 Cu도금층 상에 감광성의 솔더 레지스트를 도포해서 솔더 레지스트층을 형성함과 더불어, 절연수지부로 관통구멍을 충전하는 공정과,
    솔더 레지스트층을 마스킹 노광하고, 현상을 해서 전해 Cu도금층의 일부를 노출시켜 단자부를 형성하는 공정을 더 구비한 것을 특징으로 하는 양면 배선기판 제조방법.
  28. 제27항에 있어서, 상기 절연성 수지필름에 압착되는 Cu박의 조면을, 10점 평균 거칠기(RzJIS)가 2㎛~10㎛의 표면거칠기를 갖도록 하는 것을 특징으로 하는 양면 배선기판 제조방법.
  29. 삭제
  30. 제27항에 있어서, 상기 단자부의 표면에 순차로 Ni도금 및 Au도금을 실시하는 것을 특징으로 하는 양면 배선기판 제조방법.
  31. 제27항에 있어서, 상기 전해 Cu도금층을 형성할 때, 코어 기재의 양면에 드라이필름 레지스트를 설치하여, 마스킹 노광을 실행하고, 현상을 해서 레지스트패턴을 형성하는 것을 특징으로 하는 양면 배선기판 제조방법.
  32. 양면에 조면화된 기재면을 가진 코어 기재와, 이 코어 기재의 각 기재면에 설치된 배선층을 갖추되, 이들 각 배선층끼리가 코어 기재에 설치된 관통구멍을 매개로 도통되어 있는 양면 배선기판과,
    이 양면 배선기판의 한쪽에 절연수지부를 매개로 설치된 추가배선기판을 갖추고서,
    이 추가배선기판은, 양면에 기재면을 가진 추가 코어 기재와, 이 추가 코어 기재의 각 기재면에 설치된 추가배선층을 갖추되, 이들 각 추가배선층 끼리가 추가 코어 기재에 설치된 추가 관통구멍을 매개로 도통되고,
    코어 기재의 관통구멍이, 코어 기재의 한쪽 면에 레이저를 과잉으로 반사하지 않는 덧댐판을 배치하고, 코어 기재의 다른 쪽 면에서 레이저를 조사하여 형성되며, 한쪽 끝에서부터 내부를 향해 그 구멍 직경이 감소하여 단면이 제1사다리꼴 형상을 이룸과 더불어, 내부에서부터 다른 쪽 끝을 향해 그 구멍 직경이 증가하여 단면이 제2사다리꼴 형상을 이루고,
    추가 코어 기재의 추가 관통구멍이, 추가 코어 기재의 한쪽 면에 레이저를 과잉으로 반사하지 않는 덧댐판을 배치하고, 추가 코어 기재의 다른 쪽 면에서 레이저를 조사하여 형성되며, 한쪽 끝에서부터 내부를 향해 그 구멍 직경이 감소하여 단면이 제1사다리꼴 형상을 이룸과 더불어, 내부에서부터 다른 쪽 끝을 향해 그 구멍 직경이 증가하여 단면이 제2사다리꼴 형상을 이루도록 된 것을 특징으로 하는 다층배선기판.
  33. 제32항에 있어서, 상기 양면 배선기판과 상기 추가배선기판이 범프를 매개로 접속되어 있는 것을 특징으로 하는 다층배선기판.
  34. 제33항에 있어서, 상기 범프가 양면 배선기판의 관통구멍에 대응하는 위치에 설치되어 있는 것을 특징으로 하는 다층배선기판.
  35. 제34항에 있어서, 상기 양면 배선기판의 관통구멍에는 도통부가 충전되어 있는 것을 특징으로 하는 다층배선기판.
  36. 양면에 조면화된 기재면을 가진 코어 기재와, 이 코어 기재의 각 기재면에 설치된 배선층을 갖추되, 이들 각 배선층끼리가 코어 기재에 설치된 관통구멍을 매개로 도통되어 있는 양면 배선기판과,
    이 양면 배선기판의 양측에 절연수지부를 매개로 설치된 추가배선층을 갖추고,
    코어 기재의 관통구멍이, 코어 기재의 한쪽 면에 레이저를 과잉으로 반사하지 않는 덧댐판을 배치하고, 코어 기재의 다른 쪽 면에서 레이저를 조사하여 형성되며, 한쪽 끝에서부터 내부를 향해 그 구멍 직경이 감소하여 단면이 제1사다리꼴 형상을 이룸과 더불어, 내부에서부터 다른 쪽 끝을 향해 그 구멍 직경이 증가하여 단면이 제2사다리꼴 형상을 이루도록 된 것을 특징으로 하는 다층배선기판.
  37. 제36항에 있어서, 상기 각 추가배선층에 추가 단자부를 노출시킨 상태에서 추가 절연수지부를 설치한 것을 특징으로 하는 다층배선기판.
KR1020057020772A 2003-05-19 2004-05-18 양면 배선기판과, 양면 배선기판 제조방법 및 다층배선기판 KR100834591B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2003140293 2003-05-19
JPJP-P-2003-00140293 2003-05-19
JP2003153645 2003-05-30
JPJP-P-2003-00153645 2003-05-30
JP2003424663 2003-12-22
JPJP-P-2003-00424663 2003-12-22

Publications (2)

Publication Number Publication Date
KR20060009885A KR20060009885A (ko) 2006-02-01
KR100834591B1 true KR100834591B1 (ko) 2008-06-02

Family

ID=33458365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057020772A KR100834591B1 (ko) 2003-05-19 2004-05-18 양면 배선기판과, 양면 배선기판 제조방법 및 다층배선기판

Country Status (5)

Country Link
US (1) US20060289203A1 (ko)
JP (1) JPWO2004103039A1 (ko)
KR (1) KR100834591B1 (ko)
TW (1) TWI233768B (ko)
WO (1) WO2004103039A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100957868B1 (ko) 2008-06-13 2010-05-14 (주)엠씨텍 의료용 침대의 접철장치
US10485105B2 (en) 2017-02-17 2019-11-19 Samsung Electro-Mechanics Co., Ltd. Substrate and method for manufacturing the same

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100499008B1 (ko) * 2002-12-30 2005-07-01 삼성전기주식회사 비아홀이 필요없는 양면 인쇄회로기판 및 그 제조방법
US20080067073A1 (en) * 2004-07-06 2008-03-20 Kenichi Kagawa Interposer And Manufacturing Method For The Same
KR100608610B1 (ko) * 2004-12-20 2006-08-08 삼성전자주식회사 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지
JP4291279B2 (ja) * 2005-01-26 2009-07-08 パナソニック株式会社 可撓性多層回路基板
KR100688864B1 (ko) * 2005-02-25 2007-03-02 삼성전기주식회사 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법
JP2006294725A (ja) * 2005-04-07 2006-10-26 Fujikura Ltd 配線基板、多層配線基板およびそれらの製造方法
KR100966774B1 (ko) * 2005-05-23 2010-06-29 이비덴 가부시키가이샤 프린트 배선판
JP4146864B2 (ja) * 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
CN101171895B (zh) * 2005-06-30 2010-06-23 揖斐电株式会社 印刷线路板
CN101171894B (zh) * 2005-06-30 2010-05-19 揖斐电株式会社 印刷线路板
GB0521269D0 (en) 2005-10-19 2005-11-30 Vodafone Plc Identifying communications between telecommunications networks
CN101313637B (zh) * 2005-12-12 2010-08-18 松下电器产业株式会社 用于制造电路基板的中间材以及使用其的电路基板的制造方法
KR100797704B1 (ko) 2006-01-25 2008-01-23 삼성전기주식회사 플립칩 패키지 기판 제조방법
JP2007208229A (ja) * 2006-01-31 2007-08-16 Taiyo Yuden Co Ltd 多層配線基板の製造方法
KR100728754B1 (ko) 2006-04-11 2007-06-19 삼성전기주식회사 범프를 이용한 인쇄회로기판 및 그 제조방법
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
JP4842167B2 (ja) * 2007-02-07 2011-12-21 新光電気工業株式会社 多層配線基板の製造方法
JP4856567B2 (ja) * 2007-02-28 2012-01-18 株式会社メイコー プリント配線板及び電子部品実装基板
WO2008112658A1 (en) * 2007-03-10 2008-09-18 Sanmina-Sci Corporation Embedded capacitive stack
US8238114B2 (en) * 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
KR100867148B1 (ko) 2007-09-28 2008-11-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN101453838A (zh) * 2007-11-29 2009-06-10 富葵精密组件(深圳)有限公司 电路板的制作方法
US7993940B2 (en) * 2007-12-05 2011-08-09 Luminus Devices, Inc. Component attach methods and related device structures
JP2009164153A (ja) * 2007-12-28 2009-07-23 Kyocera Kinseki Corp 電子部品用基板の貫通穴埋め方法
WO2009110095A1 (ja) * 2008-03-07 2009-09-11 富士通株式会社 導電材料、導電ペースト、回路基板、及び半導体装置
US8110752B2 (en) * 2008-04-08 2012-02-07 Ibiden Co., Ltd. Wiring substrate and method for manufacturing the same
EP2129199A1 (en) * 2008-05-28 2009-12-02 LG Electronics Inc. Method of manufactoring flexible film
JP2010043889A (ja) * 2008-08-11 2010-02-25 Ntn Corp 回転検出センサ
CN102119334A (zh) * 2008-08-11 2011-07-06 Ntn株式会社 旋转检测传感器
US8429016B2 (en) * 2008-10-31 2013-04-23 International Business Machines Corporation Generating an alert based on absence of a given person in a transaction
KR101011840B1 (ko) * 2008-11-14 2011-01-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그의 제조 방법
KR100990546B1 (ko) * 2008-12-08 2010-10-29 삼성전기주식회사 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
WO2010113539A1 (ja) * 2009-04-02 2010-10-07 株式会社村田製作所 回路基板
CN101873770B (zh) * 2009-04-21 2012-07-18 广东兴达鸿业电子有限公司 电路板的电镀铜塞孔工艺
TWI384906B (zh) * 2009-05-21 2013-02-01 Subtron Technology Co Ltd 具有通孔結構的基板
KR20110009790A (ko) * 2009-07-23 2011-01-31 엘지이노텍 주식회사 플렉서블 인쇄 회로 기판 및 그 제조 방법
US20110024898A1 (en) * 2009-07-31 2011-02-03 Ati Technologies Ulc Method of manufacturing substrates having asymmetric buildup layers
KR101070098B1 (ko) * 2009-09-15 2011-10-04 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
JP5432800B2 (ja) * 2010-03-31 2014-03-05 京セラＳｌｃテクノロジー株式会社 配線基板の製造方法
KR101097628B1 (ko) * 2010-06-21 2011-12-22 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
US20120012553A1 (en) * 2010-07-16 2012-01-19 Endicott Interconnect Technologies, Inc. Method of forming fibrous laminate chip carrier structures
US20150216051A1 (en) * 2011-12-21 2015-07-30 Lawrence Livermore National Security, Llc Method of fabricating electrical feedthroughs using extruded metal vias
TW201340807A (zh) * 2011-12-28 2013-10-01 Panasonic Corp 撓性配線基板與其製造方法、使用其之裝載製品、及撓性多層配線基板
TWI441585B (zh) * 2012-02-29 2014-06-11 Line laminating circuit structure
JP2013207006A (ja) * 2012-03-28 2013-10-07 Toppan Printing Co Ltd 貫通電極付き配線基板及びその製造方法
KR101388849B1 (ko) * 2012-05-31 2014-04-23 삼성전기주식회사 패키지 기판 및 패키지 기판 제조 방법
US8759961B2 (en) 2012-07-16 2014-06-24 International Business Machines Corporation Underfill material dispensing for stacked semiconductor chips
KR101758859B1 (ko) * 2012-12-04 2017-07-17 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
JP6161380B2 (ja) * 2013-04-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN104349609A (zh) * 2013-08-08 2015-02-11 北大方正集团有限公司 印刷线路板及其制作方法
JP2016058472A (ja) * 2014-09-08 2016-04-21 イビデン株式会社 電子部品内蔵配線板及びその製造方法
US10070227B2 (en) * 2014-10-24 2018-09-04 Ko-Chung Teng Diaphragm of sounding apparatus
CN104409364B (zh) * 2014-11-19 2017-12-01 清华大学 转接板及其制作方法、封装结构及用于转接板的键合方法
KR101753225B1 (ko) 2015-06-02 2017-07-19 에더트로닉스코리아 (주) Ｌｄｓ 공법을 이용한 적층 회로 제작 방법
TWI576033B (zh) * 2016-05-06 2017-03-21 旭德科技股份有限公司 線路基板及其製作方法
JP6762793B2 (ja) * 2016-07-29 2020-09-30 株式会社ジャパンディスプレイ 電子機器及びその製造方法
JP6779697B2 (ja) * 2016-07-29 2020-11-04 株式会社ジャパンディスプレイ 電子機器及びその製造方法
US10892671B2 (en) * 2017-07-25 2021-01-12 GM Global Technology Operations LLC Electrically conductive copper components and joining processes therefor
JP6943681B2 (ja) * 2017-08-24 2021-10-06 住友電気工業株式会社 プリント配線板
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
CN107770966A (zh) * 2017-10-31 2018-03-06 广东骏亚电子科技股份有限公司 一种pcb板外层制作方法
JP7063095B2 (ja) 2018-05-07 2022-05-09 住友電気工業株式会社 プリント配線板及びプリント配線板の製造方法
WO2020066074A1 (ja) * 2018-09-28 2020-04-02 三井金属鉱業株式会社 多層配線板の製造方法
JP2020088069A (ja) * 2018-11-20 2020-06-04 凸版印刷株式会社 半導体パッケージ基板およびその製造方法
CN111508923B (zh) * 2019-01-31 2024-03-26 奥特斯奥地利科技与系统技术有限公司 在部件承载件材料中制造具有低偏移的通孔
CN111508924B (zh) * 2019-01-31 2023-12-15 奥特斯奥地利科技与系统技术有限公司 部件承载件的通孔中的悬伸部补偿式环形镀层
US10653010B1 (en) * 2019-09-09 2020-05-12 Flex Ltd. Connection of multilayer printed conductive ink through filled microvias
US20230046603A1 (en) * 2020-10-30 2023-02-16 Eqcell Co., Ltd. Sensor mounted wafer
CN112802758B (zh) * 2020-12-28 2022-08-05 广东佛智芯微电子技术研究有限公司 基板制备方法及基板结构、芯片封装方法及芯片封装结构
JP2023043862A (ja) * 2021-09-16 2023-03-29 方略電子股▲ふん▼有限公司 電子装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216488A (ja) * 1993-01-19 1994-08-05 Canon Inc プリント配線板及びその加工方法
JPH1154927A (ja) 1997-06-03 1999-02-26 Toshiba Corp 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JPH11145592A (ja) 1997-11-11 1999-05-28 Sumitomo Metal Smi Electron Devices Inc 回路基板のスルーホール充填方法
JP2001203294A (ja) * 2000-01-18 2001-07-27 Dainippon Printing Co Ltd 半導体装置用多層配線基板
JP2001257474A (ja) * 2000-03-10 2001-09-21 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2002043752A (ja) * 2000-07-27 2002-02-08 Nec Kansai Ltd 配線基板，多層配線基板およびそれらの製造方法
JP2002359446A (ja) * 2001-05-31 2002-12-13 Hitachi Ltd 配線基板およびその製造方法
JP2003060341A (ja) * 2001-08-08 2003-02-28 Mitsubishi Gas Chem Co Inc 細密パターンを有するプリント配線板の製造方法。

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5413838A (en) * 1991-06-18 1995-05-09 Sumitomo Bakelite Company Limited Both-side roughened copper foil with protection film
JPH0575257A (ja) * 1991-09-11 1993-03-26 Fujitsu Ltd 多層プリント配線基板の製造方法
JPH07226575A (ja) * 1994-02-14 1995-08-22 Hitachi Chem Co Ltd プリント配線板の製造法
TW341022B (en) * 1995-11-29 1998-09-21 Nippon Electric Co Interconnection structures and method of making same
JP2000031639A (ja) * 1998-07-09 2000-01-28 Dainippon Printing Co Ltd 両面回路基板の製造方法と両面回路基板
JP2000138443A (ja) * 1998-10-29 2000-05-16 Kansai Paint Co Ltd 導体パターンの製造方法
TW584917B (en) * 2000-01-06 2004-04-21 Matsushita Electric Ind Co Ltd Method of forming interconnect
JP2005243911A (ja) * 2004-02-26 2005-09-08 Mitsui Mining & Smelting Co Ltd 多層積層配線板
JP2007129180A (ja) * 2005-10-03 2007-05-24 Cmk Corp プリント配線板、多層プリント配線板及びその製造方法
JP5105042B2 (ja) * 2006-03-23 2012-12-19 イビデン株式会社 多層プリント配線板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216488A (ja) * 1993-01-19 1994-08-05 Canon Inc プリント配線板及びその加工方法
JPH1154927A (ja) 1997-06-03 1999-02-26 Toshiba Corp 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JPH11145592A (ja) 1997-11-11 1999-05-28 Sumitomo Metal Smi Electron Devices Inc 回路基板のスルーホール充填方法
JP2001203294A (ja) * 2000-01-18 2001-07-27 Dainippon Printing Co Ltd 半導体装置用多層配線基板
JP2001257474A (ja) * 2000-03-10 2001-09-21 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2002043752A (ja) * 2000-07-27 2002-02-08 Nec Kansai Ltd 配線基板，多層配線基板およびそれらの製造方法
JP2002359446A (ja) * 2001-05-31 2002-12-13 Hitachi Ltd 配線基板およびその製造方法
JP2003060341A (ja) * 2001-08-08 2003-02-28 Mitsubishi Gas Chem Co Inc 細密パターンを有するプリント配線板の製造方法。

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100957868B1 (ko) 2008-06-13 2010-05-14 (주)엠씨텍 의료용 침대의 접철장치
US10485105B2 (en) 2017-02-17 2019-11-19 Samsung Electro-Mechanics Co., Ltd. Substrate and method for manufacturing the same

Also Published As

Publication number Publication date
JPWO2004103039A1 (ja) 2006-07-20
WO2004103039A1 (ja) 2004-11-25
TWI233768B (en) 2005-06-01
KR20060009885A (ko) 2006-02-01
US20060289203A1 (en) 2006-12-28
TW200427382A (en) 2004-12-01

Similar Documents

Publication Publication Date Title
KR100834591B1 (ko) 양면 배선기판과, 양면 배선기판 제조방법 및 다층배선기판
US7256495B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
JP4527045B2 (ja) ケーブル部を有する多層配線基板の製造方法
US20140116769A1 (en) Printed wiring board and method for manufacturing the same
US20060180344A1 (en) Multilayer printed wiring board and process for producing the same
JP2010283396A (ja) 多層プリント配線板
JP2003209366A (ja) フレキシブル多層配線基板およびその製造方法
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
JPH11186698A (ja) 回路基板の製造方法および回路基板
JP2008124247A (ja) 部品内蔵基板及びその製造方法
WO2004098257A1 (ja) 多層配線基板及びその製造方法
KR100722599B1 (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법
US20080209722A1 (en) Method for forming via hole having fine hole land
JP2005236220A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
KR100722605B1 (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법
KR20040061410A (ko) 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법
JP4279090B2 (ja) 部品内蔵配線板の製造方法、部品内蔵配線板
KR100630913B1 (ko) 인쇄회로기판의 제조방법
JP2004111578A (ja) ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板
KR100752956B1 (ko) 비아홀 통전을 위한 인쇄 회로기판 및 그 제조방법
KR100477258B1 (ko) 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
KR100771319B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
JP4451238B2 (ja) 部品内蔵基板の製造方法及び部品内蔵基板
US20230063719A1 (en) Method for manufacturing wiring substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130521

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140516

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150519

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160520

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170519

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee