KR100674305B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100674305B1
KR100674305B1 KR1020060007393A KR20060007393A KR100674305B1 KR 100674305 B1 KR100674305 B1 KR 100674305B1 KR 1020060007393 A KR1020060007393 A KR 1020060007393A KR 20060007393 A KR20060007393 A KR 20060007393A KR 100674305 B1 KR100674305 B1 KR 100674305B1
Authority
KR
South Korea
Prior art keywords
circuit pattern
insulating layer
circuit board
plating layer
printed circuit
Prior art date
Application number
KR1020060007393A
Other languages
English (en)
Inventor
김태귀
신영환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060007393A priority Critical patent/KR100674305B1/ko
Application granted granted Critical
Publication of KR100674305B1 publication Critical patent/KR100674305B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 상부 회로패턴 및 하부 회로패턴 중 어느 하나를 절연층 내부에 형성하여 기판의 두께를 줄이고, 절연층 내부에 본드 핑거를 형성하여 본드 핑거의 폭을 추가로 확보할 수 있는 인쇄회로기판 및 그 제조방법에 관한 것이다.
제 1 캐리어, 제 2 캐리어, 상부 회로패턴, 하부 회로패턴

Description

인쇄회로기판 및 그 제조방법{Printed Circuit Board and Manufacturing Method thereof}
도 1a 내지 도 1e는 종래의 인쇄회로기판의 제조방법을 나타내는 단면도.
도 2는 본 발명의 제 1 실시 예에 따른 인쇄회로기판을 나타내는 단면도.
도 3a 내지 도 3h는 도 2에 도시된 인쇄회로기판의 제조방법을 나타내는 단면도.
도 4는 본 발명의 제 2 실시 예에 따른 인쇄회로기판을 나타내는 단면도.
도 5a 내지 도 5h는 도 4에 도시된 인쇄회로기판의 제조방법을 나타내는 단면도.
<도면의 주요부분에 대한 부호의 간단한 설명>
10, 100, 200 : 원판 11, 104, 204 : 절연층
12, 101, 105, 201, 205 : 동박 12a, 105a, 201a : 상부 회로패턴
12b, 101a, 205a : 하부 회로패턴
13, 106, 206 : 비아홀
14, 107a, 107b, 207a, 207b : 솔더 레지스트
15, 108, 208 : 도금층 102a, 102b, 202a, 202b : 제 1 캐리어
103, 203 : 제 2 캐리어
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 보다 상세하게는 절연층 내부에 회로패턴을 형성하여 두께를 줄일 수 있는 인쇄회로기판 및 그 제조방법에 관한 것이다.
전자 제품의 경박단소화 및 다 기능화에 맞추어 전자 제품에 장착되는 패키지(Package)의 박형화가 필요하게 되었고 이에 패키지의 중요한 구성부품의 하나인 기판에 대해 박형화 및 고밀도화가 요구되고 있는 추세이다.
도 1a 내지 도 1e는 종래의 인쇄회로기판의 제조방법을 나타내는 단면도이다.
종래의 인쇄회로기판 제조방법은 먼저, 도 1a와 같이 절연층(11) 및 절연층(11)의 양면에 동박(12)을 포함하는 동박적층판인 원판(10)을 준비한다. 이때, 절연층(11)은 대략 60㎛ 정도의 두께를 갖다.
이후, 도 1b와 같이 레이저를 이용하여 원판(10)의 전기적인 도통을 위한 비아홀(13)을 형성한다. 이런 비아홀(13)은 인쇄회로기판의 사용 용도에 따라 도금 도통홀(Plated Through Hole; PTH) 또는 블라인드 비아홀(Blind Via Hole; BVH) 중 어느 하나의 형태로 형성된다. 여기서, 비아홀(13)을 형성한 후에는 디버링(Deburring) 및 디스미어(Desmear) 공정으로 비아홀(13) 가공 중 발생하는 각종 오염과 이물질을 제거한다.
이후, 전해 동도금 공정으로 도 1c와 같이 원판(10)이 전기적으로 도통되도록 비아홀(13) 내벽에 동도금층을 형성하고, 동도금층 형성 후 전해 동도금에 의한 방법(Semi additive process; 세미 어디티브법)으로 회로패턴(12a, 12b)을 형성한다.
회로패턴(12a, 12b)을 형성한 후에는 솔더 레지스트(Solder Resist)를 회로패턴(12a, 12b) 위에 도포한 후에는 노광, 현상 및 건조 공정을 거쳐 전원의 공급 및 신호의 교환을 위해 외부 단자와 연결되는 부분을 제외한 나머지 영역을 도 1d와 같이 형성한다. 이때, 솔더 레지스트(14)는 대략 20㎛ 정도의 두께를 갖도록 형성된다.
이후, 외부 단자와 연결되는 부분 즉, 와이어 본딩 패드(Wire Bonding Pad)와 솔더볼 패드(Solder Ball Pad)에는 도 1e에 도시된 바와 같이 금, 니켈, 로듐 등과 같이 경도가 높고 도전성이 좋은 금속으로 도금층(15)을 형성한다.
그러나, 이와 같은 종래의 인쇄회로기판의 제조방법은 절연층(11)의 양면에 회로패턴(12a, 12b)이 형성되므로 인쇄회로기판의 고밀도화 및 소형화 구현에 한계가 있을 뿐만 아니라 회로패턴(12a, 12b)을 둘러싸도록 형성된 도금층(15)으로 인해 본드 핑거(Bond Finger)의 폭을 줄이는데 한계가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 상부 회로패턴 또는 하부 회로패턴을 절연층 내부에 형성하여 인쇄회로기판의 두께를 줄일 수 있는 인쇄회로기판의 제조방법을 제공하는 것을 목적으로 한다.
또한, 절연층 내부에 본드 핑거를 형성하여 본드 핑거의 폭을 추가로 확보함으로써 고밀도화할 수 있는 인쇄회로기판의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 라미네이트는 절연층; 상기 절연층의 상면에 형성된 제 1 회로패턴; 및 상기 제 1 회로패턴과 전기적으로 연결되고, 상기 절연층의 하면 내부에 형성된 제 2 회로패턴을 포함하여 이루어진 것을 특징으로 한다.
본 발명의 실시 예에 따른 인쇄회로기판은 층간 절연을 위한 절연층; 상기 절연층의 상면에 형성된 제 1 회로패턴; 상기 절연층의 하면 내부에 형성된 제 2 회로패턴; 상기 절연층에 형성된 비아홀; 및 상기 비아홀 내벽에 형성되어 상기 제 1 회로패턴과 상기 제 2 회로패턴을 전기적으로 도통시키는 동도금층을 포함하여 이루어진 것을 특징으로 한다.
발명의 실시 예에 따른 인쇄회로기판의 제조방법은 제 1 회로패턴을 형성하는 제 1 단계; 상기 제 1 회로패턴 위에 절연층을 적층한 후 비아홀을 형성하는 제 2 단계; 상기 비아홀 내벽에 동도금층을 형성한 후 상기 절연층 위에 제 2 회로패턴을 형성하는 제 3 단계; 상기 제 1 회로패턴 및 제 2 회로패턴 위에 솔더 레지스트를 형성하는 제 4 단계; 및 상기 솔더 레지스트가 형성되지 않은 영역에 도금층을 형성하는 제 5 단계를 포함하여 이루어진 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명한다.
도 2는 본 발명의 실시 예에 따른 인쇄회로기판을 나타내는 단면도이다.
도 2를 참조하면, 본 발명의 실시 예에 따른 인쇄회로기판은 층간 절연을 위한 절연층(104), 절연층(104)의 하면 내부에 형성된 하부 회로패턴(101a), 절연층(104) 상면에 형성되며 도금층(108)을 포함하는 상부 회로패턴(105a) 및 상부 회로패턴(105a)의 적어도 일부가 노출되도록 형성된 솔더 레지스트(107a, 107b)를 포함한다.
여기서, 하부 회로패턴(101a)과 상부 회로패턴(105a)은 그 사이에 절연층(104)이 형성되어 있으므로 절연층(104)에 비아홀(106)을 형성하여 서로 전기적으로 연결되도록 한다.
절연층(104)은 층간 절연 즉, 하면과 상면에 형성되는 회로패턴(101a, 105a)의 절연을 위해 대략 30㎛ 정도의 두께로 형성된다.
하부 회로패턴(101a)은 그 하면이 절연층(104)의 하면과 일치되도록 절연층(104)의 하면 내부에 형성된다. 즉, 하부 회로패턴(101a)은 절연층(104) 하면 내부에 삽입된다. 이러한, 하부 회로패턴(101a)은 상부 회로패턴(105a)과 전기적으로 연결된다.
상부 회로패턴(105a)은 절연층(104)의 상면에 형성되고, 3면 즉, 좌면, 우면 및 상면에 도금층(108)이 형성된다.
이러한, 하부 회로패턴(101a) 및 상부 회로패턴(105a)은 전해 동도금에 의한 방법(Semi additive process; 세미 어디티브법)으로 대략 15㎛ 정도의 두께로 형성된다.
솔더 레지스트(107a, 107b)는 대략 20㎛ 정도의 두께로 외부 단자와 연결되는 상부 회로패턴(105a) 및 비아홀(106)의 일부를 제외하고 그 나머지 상부 회로패턴(105a) 및 하부 회로패턴(101a)을 보호하기 위해 나머지 상부 회로패턴(105a) 및 하부 회로패턴(101a) 위에 형성된 것으로, 절연 물질로 형성된다.
도 3a 내지 도 3h는 도 2에 도시된 인쇄회로기판의 제조방법을 나타내는 단면도이다.
먼저, 도 3a에 도시된 바와 같이 동박(101), 제 1 캐리어(Carrier)(102a) 및 제 2 캐리어(103)를 포함하는 원판(100)을 준비한다. 이때, 원판(100)은 제 2 캐리어(103), 제 1 캐리어(102a) 및 동박(101) 순으로 적층되고, 제 1 캐리어(102a) 및 제 2 캐리어(103)는 원판(100)의 두께를 늘이기 위해 사용된다. 여기서, 제 1 캐리어(102a) 및 제 2 캐리어(103)는 동일한 물질 예로, 동박(Cooper foil)이 사용되고, 제 1 캐리어(102a)가 충분한 두께를 갖을 경우 제 2 캐리어(103)는 사용되지 않을 수 있다.
이후, 세미 어디티브법으로 도 3b에 도시된 바와 같이 하부 회로패턴(101a) 을 형성한다. 이때, 하부 회로패턴(101a)은 대략 15㎛ 정도의 두께를 갖는다.
하부 회로패턴(101a)이 형성되면, 도 3c에 도시된 바와 같이 하부 회로패턴(101a) 위에 절연층(104), 동박(105) 및 제 1 캐리어(102b)를 순차적으로 적층한다. 이에 따라, 하부 회로패턴(101a)은 절연층(104)의 하면 내부에 형성된다.
이후, 도 3d에 도시된 바와 같이 제 2 캐리어(103) 및 제 1 캐리어(102a, 102b)를 순차적으로 분리하여 제거한다.
제 1 캐리어(102a, 102b)를 제거한 후 원판(100)의 전기적인 도통을 위해 도 3e에 도시된 바와 같이 레이저를 이용하여 비아홀(106)을 형성한다. 이때, 비아홀(106)은 도금 도통홀(Plated Through Hole; PTH) 또는 블라인드 비아홀(Blind Via Hole; BVH) 중 어느 하나의 형태로 형성된다. 본 발명에서는 블라인드 비아홀(BVH)로 형성하였다.
비아홀(106)이 형성되면, 디버링 및 디스미어 공정으로 비아홀(106) 가공 중 발생하는 각종 오염과 이물질을 제거한다. 이후, 세미 어디티브법으로 도 3f에 도시된 바와 같이 원판(100)이 전기적으로 도통되도록 비아홀(106) 내벽에 동도금층을 형성한 후 상부 회로패턴(105a)을 형성한다.
상부 회로패턴(105a)이 형성되면, 솔더 레지스트를 회로패턴(101a, 105a) 위에 도포한 후 노광, 현상 및 건조 공정을 거쳐 전원의 공급 및 신호의 교환을 위해 외부 단자와 연결되는 부분 즉, 와이어 본딩 패드(Wire Bonding Pad) 및 솔더볼 패드(Solder Ball Pad)로 사용되는 부분을 제외한 나머지 영역에 도 3g에 도시된 바와 같이 솔더 레지스트(107a, 107b)를 형성한다. 이때, 하부 회로패턴(101a) 위에 형성된 솔더 레지스트(107b)와 상부 회로패턴(105a) 위에 형성된 솔더 레지스트(107a)는 각각 대략 20㎛ 정도의 두께를 갖는다.
이후, 와이어 본딩 패드 및 솔더볼 패드로 사용되는 영역에 도 3h에 도시된 바와 같이 금, 니켈, 로듐 등과 같이 경도가 높고 도전성이 좋은 금속으로 도금층(108)을 형성한다. 이때, 도금층(108)은 상부 회로패턴(105a)의 3면 즉, 좌면, 우면 및 상면을 감싸도록 형성된다.
표 1은 종래의 인쇄회로기판의 제조방법으로 제조된 양면 인쇄회로기판의 두께와 본 발명의 제 1 실시 예에 따른 양면 인쇄회로기판의 두께를 나타낸 것이다.
양면 두께 종래 기술 본 발명
솔더 레지스트(상부) 20㎛ 20㎛
회로패턴(상부) 15㎛ 15㎛
절연층 60㎛ 30㎛
회로패턴(하부) 15㎛ 0㎛
솔더 레지스트(하부) 20㎛ 20㎛
전체 130㎛ 85㎛
표 1에서 알 수 있듯이, 본 발명의 제 1 실시 예에 따른 인쇄회로기판 및 그 제조방법은 캐리어(102a, 102b, 103)를 사용함으로써 종래의 인쇄회로기판에 비해 절연층(104)의 두께를 줄일 수 있을 뿐만 아니라 하부 회로패턴(101a)을 절연층(104) 내부에 형성함으로써 제조된 인쇄회로기판의 전체 두께를 줄일 수 있다.
도 4는 본 발명의 제 2 실시 예에 따른 인쇄회로기판을 나타내는 단면도이다.
도 4를 참조하면, 본 발명의 제 2 실시 예에 따른 인쇄회로기판은 층간 절연을 위한 절연층(204), 절연층(204)의 상면 내부에 형성되며 도금층(208)을 포함하는 상부 회로패턴(201a), 절연층(204) 하면에 형성된 하부 회로패턴(205a) 및 상부 회로패턴(201a)의 적어도 일부가 노출되도록 형성된 솔더 레지스트(207a, 207b)를 포함한다.
여기서, 상부 회로패턴(201a)과 하부 회로패턴(205a)은 그 사이에 절연층(204)이 형성되어 있으므로 절연층(204)에 비아홀(206)을 형성하여 서로 전기적으로 연결되도록 한다.
절연층(204)은 층간 절연 즉, 하면과 상면에 형성되는 회로패턴(201a, 205a)의 절연을 위해 대략 30㎛ 정도의 두께로 형성된다.
상부 회로패턴(201a)은 상면이 절연층(204)의 상면과 일치되도록 절연층(204)의 상면 내부에 형성된다. 즉, 상부 회로패턴(201a)은 절연층(204)의 상면 내부에 삽입된다. 이러한, 상부 회로패턴(201a)의 상면에는 도금층(208)이 형성된다.
하부 회로패턴(205a)은 상부 회로패턴(201a)과 전기적으로 연결되고, 절연층(204)의 하면에 형성된다.
이러한, 상부 회로패턴(201a) 및 하부 회로패턴(205a)은 세미 어디티브법으로 대략 15㎛ 정도의 두께로 형성된다.
솔더 레지스트(207a, 207b)은 대략 20㎛ 정도의 두께로 외부 단자와 연결되는 상부 회로패턴(201a) 및 비아홀(206)의 일부를 제외하고 그 나머지 상부 회로패턴(201a) 및 하부 회로패턴(205a)을 보호하기 위해 나머지 상부 회로패턴(201a) 및 하부 회로패턴(205a) 위에 형성된 것으로, 절연 물질로 형성된다.
도 5a 내지 도 5h는 본 발명의 제 2 실시 예에 따른 인쇄회로기판의 제조방법을 나타내는 단면도이다.
먼저, 도 5a에 도시된 바와 같이 동박(201), 제 1 캐리어(202a) 및 제 2 캐리어(203)를 포함하는 원판(200)을 준비한다. 이때, 원판(200)은 동박(201), 제 1 캐리어(202a) 및 제 2 캐리어(203) 순으로 적층 되고, 제 1 캐리어(202a) 및 제 2 캐리어(203)는 원판(200)의 두께를 늘이기 위해 사용된다. 여기서, 제 1 캐리어(202a) 및 제 2 캐리어(202a)는 동일한 물질 예로, 동박이 사용되고, 제 1 캐리어(202a)가 충분한 두께를 갖을 경우 제 2 캐리어(203)는 사용되지 않을 수 있다.
이후, 세미 어디티브법으로 도 5b에 도시된 바와 같이 상부 회로패턴(201a)을 형성한다. 이때, 상부 회로패턴(201a)은 대략 15㎛ 정도의 두께를 갖는다.
상부 회로패턴(201a)이 형성되면, 도 5c에 도시된 바와 같이 상부 회로패턴(201a) 하면에 절연층(204), 동박(205) 및 제 1 캐리어(202b)를 순차적으로 적층한다. 이에 따라, 상부 회로패턴(201a)은 절연층(204) 내부에 형성된다.
이후, 도 5d에 도시된 바와 같이 제 2 캐리어(203) 및 제 1 캐리어(202a, 202b)를 순차적으로 분리하여 제거한다.
제 1 캐리어(202a, 202b)를 제거한 후 원판(200)의 전기적인 도통을 위해 도 5e에 도시된 바와 같이 레이저를 이용하여 비아홀(206)을 형성한다. 이때, 비아홀(206)은 도금 도통홀(PTH) 또는 블라인드 비아홀(BVH) 중 어느 하나의 형태로 형성된다. 본 발명에서는 블라인드 비아홀(BVH)로 형성하였다.
비아홀(206)이 형성되면, 디버링 및 디스미어 공정으로 비아홀(206) 가공 중 발생하는 각종 오염과 이물질을 제거한다. 이후, 세미 어디티브법으로 도 5f에 도시된 바와 같이 원판(200)이 전기적으로 도통되도록 비아홀(206) 내벽에 동도금층을 형성한 후 하부 회로패턴(205a)을 형성한다. 이때, 하부 회로패턴(205a)은 절연층(204)의 하면에 형성된다.
하부 회로패턴(205a) 형성 후, 솔더 레지스트를 회로패턴(201a, 205a) 위에 도포한 후 노광, 현상 및 건조 공정을 거쳐 전원의 공급 및 신호의 교환을 위해 외부 단자와 연결되는 부분 즉, 와이어 본딩 패드 및 솔더볼 패드로 사용되는 부분을 제외한 나머지 영역에 도 5g에 도시된 바와 같이 솔더 레지스트(207a, 207b)를 형성한다. 이때, 상부 회로패턴(201a) 상면에 형성된 솔더 레지스트(207a)와 하부 회로패턴(205a) 하면에 형성된 솔더 레지스트(207b)는 각각 대략 20㎛ 정도의 두께를 갖는다.
이후, 와이어 본딩 패드 및 솔더볼 패드로 사용되는 상부 회로패턴(201a) 및 비아홀(206) 상면에 도 5h에 도시된 바와 같이 금, 니켈, 로듐 등과 같이 경도가 높고 도전성이 좋은 금속으로 도금층(208)을 형성한다. 이때, 상부 회로패턴(201a) 상면에 형성된 도금층(208)은 절연층(204) 내부에 형성된다.
표 2는 종래의 인쇄회로기판의 제조방법으로 제조된 양면 및 4층 인쇄회로기판의 두께와 본 발명의 제 1 실시 예 및 제 2 실시 예에 따른 양면 및 4층 인쇄회로기판의 두께를 나타낸 것이다.
종래 기술 제 1 실시 예 제 2 실시 예
2층 인쇄회로기판의 두께 130㎛ 85㎛ 85㎛
4층 인쇄회로기판의 두께 200㎛ 165㎛ 165㎛
70㎛ 본드 핑거 폭 확보를 위한 피치 130㎛ 130㎛ 100㎛
표 2에서 알 수 있듯이, 본 발명은 상부 회로패턴(201a)을 절연층(204) 내부에 형성함으로써 인쇄회로기판의 두께를 줄일 수 있다. 즉, 본 발명에 따른 인쇄회로기판은 종래의 인쇄회로기판과 대비하여 양면일 경우 대략 35%, 4층일 경우 대략 17% 정도 두께를 얇게 만들 수 있다.
또한, 본 발명의 제 2 실시 예에 따른 인쇄회로기판은 종래의 인쇄회로기판 및 본 발명의 제 1 실시 예에 따른 인쇄회로기판과 대비하여 도금층(208)이 상부 회로패턴(201a)을 둘러싸도록 형성되지 않기 때문에 상부 회로패턴(201a)을 둘러싸는 도금층 만큼 본드 핑거(Bond Finger)의 폭을 추가로 확보할 수 있다.
즉, 본 발명의 제 2 실시 예에 따른 인쇄회로기판 및 그 제조방법은 본드 핑거의 피치를 종래보다 대략 23% 정도 작게 설계할 수 있다. 이에 따라, 동일 면적에서 더 많은 본드 핑거를 설계하는 것이 가능하여 더 많은 입출력을 설계하는 게 가능하다. 이로 인해, 본 발명의 제 2 실시 예에 따른 인쇄회로기판 및 그 제조방법은 고밀도 인쇄회로기판을 제작할 수 있다.
상술한 바와 같이, 본 발명은 상부 회로패턴 및 하부 회로패턴 중 어느 하나를 절연층 내부에 형성함으로써 인쇄회로기판의 두께를 줄일 수 있다.
또한, 본 발명은 절연층 내부에 형성된 상부 회로패턴 위에 도금층을 형성함으로써 본드 핑거의 폭을 확보하여 인쇄회로기판을 고밀도화할 수 있다.

Claims (18)

  1. 절연층;
    상기 절연층의 상면에 형성된 제 1 회로패턴; 및
    상기 제 1 회로패턴과 전기적으로 연결되고, 상기 절연층의 하면 내부에 형성된 제 2 회로패턴을 포함하는 것을 특징으로 하는 라미네이트.
  2. 제 1 항에 있어서,
    상기 절연층에 형성된 비아홀 내벽에 형성되어 상기 제 1 회로패턴과 상기 제 2 회로패턴을 전기적으로 도통시키는 동도금층; 및
    상기 제 1 회로패턴의 좌면, 우면 및 상면과 상기 동도금층의 상면에 형성된 도금층을 더 포함하는 것을 특징으로 하는 라미네이트.
  3. 제 2 항에 있어서,
    상기 제 1 회로패턴은 상부 회로패턴이고, 상기 제 2 회로패턴은 하부 회로패턴인 것을 특징으로 하는 라미네이트.
  4. 제 1 항에 있어서,
    상기 절연층에 형성된 비아홀 내벽에 형성되어 상기 제 1 회로패턴과 상기 제 2 회로패턴을 전기적으로 도통시키는 동도금층; 및
    상기 제 1 회로패턴 및 동도금층의 상면에 형성된 도금층을 더 포함하는 것을 특징으로 하는 라미네이트.
  5. 제 4 항에 있어서,
    상기 제 1 회로패턴은 하부 회로패턴이고, 상기 제 2 회로패턴은 상부 회로패턴인 것을 특징으로 하는 라미네이트.
  6. 층간 절연을 위한 절연층;
    상기 절연층의 상면에 형성된 제 1 회로패턴;
    상기 절연층의 하면 내부에 형성된 제 2 회로패턴;
    상기 절연층에 형성된 비아홀; 및
    상기 비아홀 내벽에 형성되어 상기 제 1 회로패턴과 상기 제 2 회로패턴을 전기적으로 도통시키는 동도금층을 포함하는 것을 특징으로 하는 인쇄회로기판.
  7. 제 6 항에 있어서,
    상기 제 1 회로패턴의 일부가 노출되도록 상기 제 1 회로패턴 및 상기 제 2 회로패턴 위에 형성된 솔더 레지스트; 및
    상기 제 1 회로패턴의 좌면, 우면 및 상면에 형성된 도금층을 포함하는 것을 특징으로 하는 인쇄회로기판.
  8. 제 7 항에 있어서,
    상기 제 1 회로패턴은 상부 회로패턴이고, 상기 제 2 회로패턴은 하부 회로패턴인 것을 특징으로 하는 인쇄회로기판.
  9. 제 6 항에 있어서,
    상기 제 2 회로패턴의 일부가 노출되도록 상기 제 1 회로패턴 및 제 2 회로패턴 위에 형성된 솔더 레지스트; 및
    상기 제 2 회로패턴의 상면에 형성된 도금층을 포함하는 것을 특징으로 하는 인쇄회로기판.
  10. 제 9 항에 있어서,
    상기 제 1 회로패턴은 상부 회로패턴이고, 상기 제 2 회로패턴은 하부 회로패턴인 것을 특징으로 하는 인쇄회로기판.
  11. 제 1 회로패턴을 형성하는 제 1 단계;
    상기 제 1 회로패턴 위에 절연층을 적층한 후 비아홀을 형성하는 제 2 단계;
    상기 비아홀 내벽에 동도금층을 형성한 후 상기 절연층 위에 제 2 회로패턴을 형성하는 제 3 단계;
    상기 제 1 회로패턴 및 제 2 회로패턴 위에 솔더 레지스트를 형성하는 제 4 단계; 및
    상기 솔더 레지스트가 형성되지 않은 영역에 도금층을 형성하는 제 5 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  12. 제 11 항에 있어서,
    상기 제 1 단계는 동박, 제 1 캐리어 및 제 2 캐리어를 포함하는 원판을 준비하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  13. 제 11 항에 있어서,
    상기 제 3 단계는 상기 제 1 회로패턴 위에 상기 절연층, 동박 및 제 1 캐리어를 순차적으로 적층하는 단계; 및
    상기 제 2 캐리어 및 제 1 캐리어를 순차적으로 제거하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  14. 제 13 항에 있어서,
    상기 제 1 캐리어 및 제 2 캐리어는 동일 물질인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  15. 제 14 항에 있어서,
    상기 도금층은 상기 제 1 회로패턴의 좌면, 우면 및 상면과 상기 동도금층의 상면에 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  16. 제 15 항에 있어서,
    상기 제 1 회로패턴은 상부 회로패턴이고, 상기 제 2 회로패턴은 하부 회로패턴인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  17. 제 14 항에 있어서,
    상기 도금층은 상기 제 1 회로패턴 및 동도금층의 상면에 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  18. 제 17 항에 있어서,
    상기 제 1 회로패턴은 하부 회로패턴이고, 상기 제 2 회로패턴은 상부 회로패턴인 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020060007393A 2006-01-24 2006-01-24 인쇄회로기판 및 그 제조방법 KR100674305B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060007393A KR100674305B1 (ko) 2006-01-24 2006-01-24 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060007393A KR100674305B1 (ko) 2006-01-24 2006-01-24 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100674305B1 true KR100674305B1 (ko) 2007-01-24

Family

ID=38014872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060007393A KR100674305B1 (ko) 2006-01-24 2006-01-24 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100674305B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100990546B1 (ko) 2008-12-08 2010-10-29 삼성전기주식회사 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
US9078344B2 (en) 2011-11-23 2015-07-07 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and manufacturing method thereof
CN112074098A (zh) * 2015-07-15 2020-12-11 Lg伊诺特有限公司 印刷电路板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100990546B1 (ko) 2008-12-08 2010-10-29 삼성전기주식회사 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
US9078344B2 (en) 2011-11-23 2015-07-07 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and manufacturing method thereof
CN112074098A (zh) * 2015-07-15 2020-12-11 Lg伊诺特有限公司 印刷电路板
US11723153B2 (en) 2015-07-15 2023-08-08 Lg Innotek Co., Ltd. Printed circuit board and method of fabricating the same
CN112074098B (zh) * 2015-07-15 2023-12-15 Lg伊诺特有限公司 印刷电路板

Similar Documents

Publication Publication Date Title
KR100965339B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2009088469A (ja) 印刷回路基板及びその製造方法
US20090277673A1 (en) PCB having electronic components embedded therein and method of manufacturing the same
CN101272661B (zh) 多层印刷布线板及其制造方法
US7524429B2 (en) Method of manufacturing double-sided printed circuit board
JP2007096314A (ja) ワイヤボンディングパッド面とボールパッド面の回路層の厚さが異なる半導体パッケージ基板およびその製造方法
JP2005142178A (ja) 電子部品内蔵多層プリント配線板
JP2008124247A (ja) 部品内蔵基板及びその製造方法
JP2006310421A (ja) 部品内蔵型プリント配線板とその製造方法
US7807215B2 (en) Method of manufacturing copper-clad laminate for VOP application
JP2005079402A (ja) 回路基板およびその製造方法
KR100731819B1 (ko) 다층 연성인쇄회로기판의 제조방법
WO2014125567A1 (ja) 部品内蔵基板及びその製造方法
KR100674305B1 (ko) 인쇄회로기판 및 그 제조방법
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
JP2013106034A (ja) プリント回路基板の製造方法
KR100752017B1 (ko) 인쇄회로기판의 제조방법
JP3086332B2 (ja) 多層プリント配線板の製造方法
KR20110010427A (ko) 홀수 층 구조의 인쇄회로기판 및 그 제조방법
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
KR20100095742A (ko) 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조
KR100771320B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR100749141B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
KR101081153B1 (ko) 임베디드 미세회로 기판 제조 방법
JP5312831B2 (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 14