KR20110010427A - 홀수 층 구조의 인쇄회로기판 및 그 제조방법 - Google Patents

Abstract

홀수 층 구조의 인쇄회로기판 및 그 제조방법이 개시된다. 절연체와; 상기 절연체에 마련되는 회로패턴을 포함하되, 상기 회로패턴은 홀수 층으로 마련되는 것을 특징으로 하는 홀수 층 구조의 인쇄회로기판은, 고밀도 회로를 이용한 층 수 절감을 통해 인쇄회로기판의 박형화를 구현할 수 있으며 제조비용을 절감할 수 있다.

인쇄회로기판, 홀수 층

Description

홀수 층 구조의 인쇄회로기판 및 그 제조방법{Printed circuit board and manufacturing method thereof}

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.

전자 산업이 발달함에 따라서 전자 부품의 고기능화 및 소형화 요구가 발생되고 있으며, 특히 휴대용 전자제품의 많은 분야에서 기술적인 발달이 가장 급진적으로 이루어지고 있다.

기존의 IC와 메인보드를 연결하기 위한 인터포저로써 리드프레임이 사용되고 있었으나 IC의 I/O 수가 점점 더 증가함에 따라서 인터포저도 인쇄회로기판을 사용하게 되었는데 이것이 CSP(chip scale package)라고 하는 패키지로 초점이 맞춰지는 추세로 변화하고 있다.

그리하여 초기에는 몇 개의 IC만이 인터포저로 CSP를 사용하였으나 현재는 휴대기기의 소형화 추세가 가속됨에 따라서 거의 대부분의 인터포저가 CSP 기판을 적용하는 추세로 변화하고 있다.

이러한 추세로 변화하는 가운데 다층 기판의 수요가 늘어나고, 2층 이상의 기판에서 박판화 요구가 발생하고 있다. 종래기술에 따르면, 도 1에 도시된 바와 같이, 동박적층판을 이용하여 적층하는 방식으로 내외 층 모두 패턴이 절연층 위에 빌드업 되어 있으며, 각 층을 구성하는 회로패턴(L1, L2, L3, L4)이 짝수로 이루어져 있다.

본 발명은 고밀도 회로를 이용한 층 수 절감을 통해 박형화를 구현할 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.

본 발명의 일 측면에 따르면, 절연체와; 상기 절연체에 마련되는 회로패턴을 포함하되, 상기 회로패턴은 홀수 층으로 마련되는 것을 특징으로 하는 홀수 층 구조의 인쇄회로기판이 제공된다.

상기 회로패턴은 단층이며, 상기 절연체에 매립될 수 있으며, 상기 회로패턴은 3층 이상일 수도 있다. 이 때, 최외곽에 마련된 회로패턴은 상기 절연체에 매립될 수 있다. 뿐만 아니라, 상측 최외곽과 하측 최외곽에 마련된 회로패턴 중, 어느 하나만 상기 절연체에 매립될 수도 있다.

본 발명의 다른 측면에 따르면, 캐리어의 표면에 제1 회로패턴을 형성하는 단계; 절연체를 개재하여, 양면에 제2 회로패턴이 형성된 기판에 상기 캐리어를 압착하여, 상기 제1 회로패턴을 상기 절연체에 매립하는 단계; 상기 캐리어를 제거하는 단계; 및 상기 제1 회로패턴의 적어도 일부를 커버하는 솔더레지스트를 형성하는 단계를 포함하는 홀수 층 구조의 인쇄회로기판 제조방법이 제공된다.

상기 제2 회로패턴은 상기 기판에 매립될 수 있다.

본 발명의 바람직한 실시예에 따르면, 고밀도 회로를 이용한 층 수 절감을 통해 인쇄회로기판의 박형화를 구현할 수 있으며 제조비용을 절감할 수 있다.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

이하, 본 발명에 따른 홀수 층 구조의 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하 여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

본 실시예에 따른 인쇄회로기판은, 코어기판의 양면에 대해 레이업 공정이 이루어져 필연적으로 짝수 층을 갖는 종래기술과 비교하여, 홀수 층을 갖는 것에 그 특징이 있다. 이와 같이 짝수 층을 홀수 층으로 변경함으로써, 인쇄회로기판의 박형화 및 소형화를 이룰 수 있게 된다. 이 때, 홀수 층으로의 변경에도 불구하고 종래의 짝수 층과 동일한 기능을 구현하기 위해 각 층의 회로패턴이 고밀도화 될 필요가 있으므로, 회로패턴의 고밀도화를 구현하기 위해 회로패턴 중 적어도 일부를 절연체에 매립하는 방법을 이용할 수 있다.

도 2에는 본 발명의 일 실시예에 따른 단면 인쇄회로기판이 도시되어 있다. 도 2에 도시된 바와 같이, 절연체(10)의 상면에만 배선(12)과 패드(14)를 포함하는 회로패턴이 매립 형성되어 단면 기판을 형성하고 있으며, 절연체(10)의 표면에는 배선(12)을 보호하기 위한 솔더레지스트(20)가 형성된다. 외부와의 접속을 위한 패드 부분(14)은 개방되며, 그 표면에는 표면처리층(16)이 형성된다.

도 2에 도시된 고밀도 단면 인쇄회로기판을 제조하는 방법에 대해 도 3 내지 도 7을 참조하여 간략히 설명하면 다음과 같다.

우선, 도 3에 도시된 바와 같이, 캐리어(50)의 표면에 회로패턴(12, 14)을 형성한다. 이를 위해, 무전해 도금을 통해 캐리어(50)의 표면에 시드층(52)을 형성한 다음, 드라이필름 등을 이용한 포토리소그래피 공정을 통해 도금레지스트(미도 시)를 형성한 후, 시드층(52) 상에 전해도금을 수행하여 회로패턴(12, 14)을 도금하는 방법을 이용할 수 있다. 물론 이 외에도 금속잉크를 잉크젯 헤드로 직접 인쇄하는 방식 등을 통해 캐리어(50)의 표면에 회로패턴을 형성할 수도 있음은 물론이다.

그리고 나서, 도 4에 도시된 바와 같이 절연체(10)의 일면에 캐리어(50)를 압착한다. 이 때, 절연체(10)로는 반경화 상태의 프리프레그 등을 이용할 수 있다. 이렇게 회로패턴(12, 14)이 형성된 캐리어(50)의 일면을 절연체(10)에 압착하게 되면, 도 5에 도시된 바와 같이 회로패턴(12, 14)이 절연체(10)에 매립된다.

이 후, 캐리어(50)와 시드층(52)을 제거하게 되면 도 6에 도시된 바와 같이 일면에 회로패턴(12, 14)이 매립된 단면 기판이 얻어진다. 매립된 배선(12)의 상면은 도 7에 도시된 바와 같이, 솔더레지스트(20)에 의해 커버되며, 외부와의 접속을 위한 패드(12)는 노출되어 그 표면에 표면처리층(16)이 형성된다.

도 8에는 본 발명의 다른 실시예에 따른 3층 구조의 인쇄회로기판이 제시되어 있다. 본 실시예에 따른 인쇄회로기판은 회로패턴이 3층 구조를 가지며, 각 층간 접속은 비아(18)에 의해 구현된다. 이 때, 상하 최외곽의 회로패턴(12a, 12b)은 모두 절연체(10a, 10b)에 매립될 수 있다. 이와 같이 회로패턴(12a, 12b)이 절연체(10a, 10b)에 매립되면 회로패턴(12a, 12b) 간의 미세피치를 구현할 수 있어 인쇄회로기판의 고밀도화에 도움이 된다. 한편, 도 9에 도시된 바와 같이 상하 최외곽 회로패턴 중 어느 한쪽의 회로패턴(12b)만 절연체(10b)에 매립되도록 할 수도 있다.

도 8 및 도 9에는 3층 구조의 인쇄회로기판이 도시되어 있으나, 5층, 7층 및 그 이상의 홀수 층 구조 역시 적용될 수 있음은 물론이다.

이하에서는 도 8에 도시된 홀수 층 구조의 인쇄회로기판을 제조하는 방법에 대해 도 10 내지 도 20을 참조하여 설명하도록 한다.

먼저 양면에 회로패턴이 형성된 기판을 준비한다. 이 때, 기판 양면에 마련되는 회로패턴은 모두 기판에 매립될 수 있다. 이렇게 회로패턴이 기판에 매립되면, 회로패턴 간의 미세피치를 구현할 수 있어 인쇄회로기판의 고밀도화에 도움이 된다. 기판의 양면에 회로패턴을 매립하는 방법에 대해 간략히 설명하면 다음과 같다.

먼저, 도 3을 참조하여 설명한 방법을 이용하여, 캐리어(50)의 표면에 시드층(52)을 형성하고 그 위에 회로패턴(12a, 13)을 형성한 후, 절연체(10a)의 양면에서 캐리어(50)를 압착한다(도 10 및 도 11 참조). 이 후 캐리어(50)를 제거한다(도 12). 캐리어(50)가 금속막인 경우 캐리어(50)를 제거하기 위해 습식 에칭 방식을 이용할 수 있으며, 캐리어(50)가 박형의 접착 테이프인 경우에는 단순히 박리하는 방법을 이용하여 캐리어(50)를 제거할 수 있다.

그 다음, 상면에는 드라이필름 등을 이용한 에칭레지스트(70)를 형성한 후, 습식 에칭 등의 방식을 이용하여 하면의 시드층(52)을 제거한다(도 14). 그리고 나서 에칭레지스트(70)를 제거한다(도 15).

이와 별도로, 도 3을 참조하여 설명한 방법을 이용하여, 캐리어(50)의 표면 에 회로패턴(도 16의 12b)을 형성한다. 즉, 무전해 도금을 통해 캐리어(50)의 표면에 시드층(52)을 형성한 다음, 드라이필름 등을 이용한 포토리소그래피 공정을 통해 도금레지스트를 형성한 후, 시드층(52) 상에 전해도금을 수행하여 회로패턴을 도금하는 방법을 이용하는 것이다. 물론 이 외에도 금속잉크를 잉크젯 헤드로 직접 인쇄하는 방식 등을 통해 캐리어(50)의 표면에 회로패턴을 형성할 수도 있음은 물론이다.

그리고 나서, 도 16에 도시된 바와 같이 절연체(10b)를 개재하여 기 준비된 기판에 캐리어(50)를 압착한다. 이 때, 절연체(10b)로는 반경화 상태의 프리프레그 등을 이용할 수 있다. 이러한 공정을 거치게 되면, 도 17에 도시된 바와 같이 회로패턴(12b)이 절연체(10b)에 매립되는 3층 구조가 구현된다.

이 후, 캐리어(50)와 시드층(52)을 제거하고, 층간 도통을 위해 비아홀(18a)을 가공한 후(도 18), 비아홀(18a) 내부에 전도성 물질을 충전하여 비아(18)를 형성한다(도 19). 이로써 서로 다른 층에 존재하는 회로패턴 간에 전기적 도통이 구현된다.

마지막으로, 표면에 솔더레지스트(20)를 형성하게 되면 도 20에 도시된 3층 구조의 인쇄회로기판이 얻어진다. 외부와의 접속을 위한 패드는 솔더레지스트에 의해 커버되지 않고 노출되며, 그 표면에는 표면처리층(16)이 형성될 수 있음은 물론이다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.

도 1은 종래기술에 따른 인쇄회로기판을 나타내는 단면도.

도 2는 본 발명의 일 실시예에 따른 홀수 층 구조의 인쇄회로기판을 나타내는 단면도.

도 3 내지 도 7은 도 2에 도시된 홀수 층 구조의 인쇄회로기판을 제조하는 방법을 나타내는 도면.

도 8 및 도 9는 본 발명의 다른 실시예들에 따른 홀수 층 구조의 인쇄회로기판을 나타내는 단면도.

도 10 내지 도 20은 도 8에 도시된 홀수 층 구조의 인쇄회로기판을 제조하는 방법을 나타내는 도면.

<도면의 주요부분에 대한 부호의 설명>

10, 10a, 10b: 절연체

12: 배선 14: 패드

18: 비아 20: 솔더레지스트

50: 캐리어 52: 시드층

Claims (7)

1. 절연체와;

   상기 절연체에 마련되는 회로패턴을 포함하되,

   상기 회로패턴은 홀수 층으로 마련되는 것을 특징으로 하는 홀수 층 구조의 인쇄회로기판.
2. 제1항에 있어서,

   상기 회로패턴은 단층이며, 상기 절연체에 매립되는 것을 특징으로 하는 홀수 층 구조의 인쇄회로기판.
3. 제1항에 있어서,

   상기 회로패턴은 3층 이상인 것을 특징으로 하는 홀수 층 구조의 인쇄회로기판.
4. 제3항에 있어서,

   최외곽에 마련된 회로패턴은 상기 절연체에 매립되는 것을 특징으로 하는 홀 수 층 구조의 인쇄회로기판.
5. 제3항에 있어서,

   상측 최외곽과 하측 최외곽에 마련된 회로패턴 중, 어느 하나만 상기 절연체에 매립되는 것을 특징으로 하는 홀수 층 구조의 인쇄회로기판.
6. 캐리어의 표면에 제1 회로패턴을 형성하는 단계;

   절연체를 개재하여, 양면에 제2 회로패턴이 형성된 기판에 상기 캐리어를 압착하여, 상기 제1 회로패턴을 상기 절연체에 매립하는 단계;

   상기 캐리어를 제거하는 단계; 및

   상기 제1 회로패턴의 적어도 일부를 커버하는 솔더레지스트를 형성하는 단계를 포함하는 홀수 층 구조의 인쇄회로기판 제조방법.
7. 제6항에 있어서,

   상기 제2 회로패턴은 상기 기판에 매립되는 것을 특징으로 하는 홀수 층 구조의 인쇄회로기판 제조방법.

Images