JP2008124247A - 部品内蔵基板及びその製造方法 - Google Patents

Abstract

【課題】半導体素子を内蔵した部品内蔵基板の小型化と、配線長の短縮化を図る。
【解決手段】有機樹脂から成る第１の絶縁層２の上面に導体パターンから成る第１の導体層１を有し、前記第１の導体層１と前記第１の絶縁層２の上面に半導体素子７を埋め込む凹部を有する第２の絶縁層５ａを有し、前記凹部の側壁部に前記第１の導体層１と接続する導体パターンから成る壁面導体１５を有し、前記第２の絶縁層５ａの上面に前記壁面導体１５と接続する導体パターンから成る第２の導体層６ａを有し、前記凹部に埋設した半導体素子７を有し、前記半導体素子７の上面と前記第２の導体層６ａと前記第２の絶縁層５ａの上面に第３の絶縁層５ｂを有する部品内蔵基板を製造する。
【選択図】図１

Description

本発明は、多層プリント配線板に係り、ＬＳＩなど半導体素子を内蔵した部品内蔵基板とその製造方法に関する。

電子機器の小型化、高密度化に伴い、プリント配線板実装技術では小型化、高密度化が主要な課題となっている。そのため、プリント配線板の配線密度の増加、ＬＳＩなどの能動部品と抵抗やコンデンサなどの受動部品の小型化、また表面実装技術の改良による高密度実装化が進められている。そのなかでも能動部品や受動部品をプリント配線板内部に実装する部品内蔵基板は、プリント配線板の小型化を可能にするだけでなく、配線長の短縮を可能し、電気特性などの向上に寄与する技術として注目されている。また、配線長の短縮は、消費電力の低減による冷却部品の削減による小型化や高速化など高密度化には必須の技術である。

以下に従来の半導体素子の部品内蔵基板について例示する。特許文献１では、図１０のようにプリント配線板の内層基板４０１に作製したキャビティ内に、スタッドバンプの電極１１を形成した半導体素子７を設置し、内層基板４０１を上下から、導体パターンを形成した導体層４０３を有する外層基板で挟み、半導体素子７をフリップチップ実装して電極１１を導体層４０３に電気接続する構造が提案されている。また、特許文献２には、プリント配線板内部のキャビティ内に半導体素子７をフェイスアップで実装し、上部に絶縁層を形成する構造が記載されている。この半導体素子７の電極にあらかじめスタッドバンプの電極１１を形成しておくことで、上部絶縁層を貫通する層間接続導体が形成可能になる。また、特許文献３には、プリント配線板内部のキャビティ内に半導体をフェイスアップで実装し、上部に絶縁層を形成し微細なビアホール形成と配線をする方法が記載されている。この方法によると、導体層の配線密度が向上できるため半導体素子のパッドピッチに合わせて導体層の形成が可能となる。

以下に公知文献を記す。
特開平６−４５７６３号公報 特開平９−３２１４０８号公報 特開２００３−１８８３１４号公報

しかし、特許文献１の技術では、半導体素子のパッドピッチが実装する導体層の配線密度に制限される問題があった。また、特許文献２の技術では、スタッドバンプの電極１１と層間接続導体を形成するスタッドバンプの電極１１の大きさとピッチによって電極１１を設置できる密度が制限され、半導体素子の大きさの制限から半導体素子の電極１１の総数が制限される問題があった。また、特許文献３で半導体素子を内蔵した部品内蔵基板では、半導体素子が内蔵された絶縁層を貫通して、上部導体層と下部導体層間接続するビアホールを設置する必要がある。しかし、一般的にビアホールの直径や加工精度は、絶縁層の厚さによって規定される。半導体素子の厚さは１００ミクロン以上であることが多く、絶縁層の厚さは半導体素子以上の厚さであるため、１５０ミクロン以上である。この場合では１００ミクロン以下の微細なビアホールを形成することは困難であり、加工精度も考慮して半導体素子から離れた箇所に大きなビアホールを形成することになるため、部品内蔵基板の小型化が制限され、配線長が冗長になるという問題があった。

本発明は、上述の課題を解決するためになされたものであり、半導体素子を内蔵した部品内蔵基板の小型化と、配線長の短縮化を目的とする。

本発明は、この課題を解決するために、有機樹脂から成る第１の絶縁層の上面に導体パターンから成る第１の導体層を有し、前記第１の導体層と前記第１の絶縁層の上面に半導体素子を埋め込む凹部を有する第２の絶縁層を有し、前記凹部の側壁部に前記第１の導体層と接続する導体パターンから成る壁面導体を有し、前記第２の絶縁層の上面に前記壁面導体と接続する導体パターンから成る第２の導体層を有し、前記凹部に埋設した半導体素子を有し、前記半導体素子の上面と前記第２の導体層と前記第２の絶縁層の上面に第３の絶縁層を有することを特徴とする部品内蔵基板である。

また、本発明は、上記半導体素子側面と上記壁面導体との間に高熱伝導性の絶縁性樹脂を有することを特徴とする上記の部品内蔵基板である。

また、本発明は、上記壁面導体は一つの上記半導体素子の側面に沿って複数形成されていることを特徴とする上記の部品内蔵基板である。

また、本発明は、有機樹脂から成る第１の絶縁層の上面に導体パターンを有する第１の導体層を形成する第１の工程と、前記第１の導体層および前記第１の絶縁層の上面に、半導体素子を埋め込む凹部を有する第２の絶縁層を形成する第２の工程と、前記凹部の側壁部に前記第１の導体層と接続する導体パターンを有する壁面導体を形成し、かつ、前記第２の絶縁層の上面に前記壁面導体と接続する導体パターンを有する第２の導体層を形成する第３の工程と、前記凹部に半導体素子を設置する第４の工程と、前記半導体素子の上面及び前記半導体素子の側面と前記凹部の側壁部の間に第３の絶縁層を設置する第５の工程を有することを特徴とする部品内蔵基板の製造方法である。

また、本発明は、上記第２の工程が、上記第２の絶縁層に半硬化状態の熱硬化性の樹脂を用い、上記半導体素子より大きくかつ前記第２の絶縁層との密着性の低い型を前記第２の絶縁層に埋設した状態で前記第２の絶縁層を硬化し、硬化後に前記型を取り除くことを特徴とする上記の部品内蔵基板の製造方法である。

また、本発明は、上記第４の工程が、上記半導体素子の側面を上記壁面導体に触れないように配置することを特徴とする上記の部品内蔵基板の製造方法である。

また、本発明は、上記第５の工程が、上記半導体素子の側面と上記凹部の側壁部の間に高熱伝導性の絶縁性樹脂を設置することを特徴とする上記の部品内蔵基板の製造方法である。

また、本発明は、上記第５の工程の後に、更に、上記第３の絶縁層の表面から上記半導体素子の電極に達する穴を形成する第６の工程と、前記電極の上の前記穴にビアホールを形成するとともに前記第３の絶縁層の上に第３の導体層を形成する第７の工程を有することを特徴とする上記の部品内蔵基板の製造方法である。

本発明によれば、半導体素子を内蔵し配線長を短縮化し小型化した部品内蔵基板が得られる。また、本発明によれば、半導体素子側面に面状の導体パターンから成る壁面導体を形成したため、この壁面導体が、半導体素子７の発熱を吸収して伝達して放熱することで優れた放熱特性を持たせることができる効果がある。また、壁面導体が半導体素子を電磁遮蔽し半導体素子の放射ノイズ対策が優れた構造が得られる効果がある。

以下、本発明の実施形態を、図面を参照して説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態による部品内蔵基板の側断面図を示す。部品内蔵基板３０１は、有機樹脂の絶縁層２の両面に導体層１を有する両面板１０１と、それに順次ビルドアップした絶縁層５ａと導体層６ａと絶縁層５ｂと導体層６ｂを有し、更に、絶縁層５ａに形成した凹部２０１に設置され絶縁層５ｂの下に埋め込まれた半導体素子７で構成されている。特に、半導体素子７の側面の近隣の凹部２０１の側壁部２０２に銅の金属膜で面状の導体パターンで形成された壁面導体１５を有する。両面板１０１は三菱瓦斯化学株式会社製の両面銅張積層板ＣＣＬ−ＨＬ８３０を加工して導体層１の導体パターンが形成されている。絶縁層５ａと５ｂはガラスクロスとエポキシ樹脂からなる日立化成株式会社製ＧＨＰＬ−８３０ＨＳを積層して形成され、導体層６ａと導体層６ｂは、それぞれ、無電解銅めっきの上に電解銅めっきを重ねて形成されている。壁面導体１５は、導体層１と導体層６ａを電気接続する。この壁面導体１５は、一つの半導体素子７の側面に沿って導体層１と導体層６ａに接続する複数の導体パターンに形成しても良い。また、半導体素子７の側面を壁面導体１５に接して設置し、壁面導体１５を半導体素子７の側面と一体化させるようにしても良い。

埋め込む半導体素子７は、例えばロジックＬＳＩやＤＲＡＭなど公知の半導体素子であり、ベアチップ状態や、もしくはＣＳＰやＴＡＢなどで再配線化されている状態、あるいは複数の半導体素子からなるＳｉＰのようなマルチチップモジュールなどの状態の半導体素子７である。半導体素子７の電極１１と導体層１のランド１２は、鉛フリーはんだで形成した電極１１や、金スタッドバンプの電極１１の熱圧着接続、あるいは異方性導電樹脂で形成した電極１１を用いた電気接続などで電気接続する。また、絶縁層５ａの凹部２０１の側壁部２０２の壁面導体１５と半導体素子７の側面の間の空間に高熱伝導性の絶縁性樹脂で埋め込んでも良い。その場合は、半導体素子７が低い熱抵抗で壁面導体１５と接続され、半導体素子７の放熱性が高い部品内蔵基板３０１が得られる効果がある。

また、両面板の両面の導体層１および絶縁層５ａの外側の両面の導体層６ａと絶縁層５ｂの外側の両面の導体層６ｂは、フォトリソ法を用いて形成されたランド１２や配線の導体パターンから成り、両面板１０１の両面の導体層１はビアホール３で電気接続し、導体層１と導体層６ａは、層間接続ビアホール１３ａで電気接続し、導体層６ａと導体層６ｂは層間接続ビアホール１３ｂで接続し、半導体素子７の側面近隣の導体層１と導体層６ａを壁面導体１５で電気接続する。ここで、壁面導体１５は、絶縁層５ａに形成した凹部２０１の側壁部２０２に無電解銅めっきで面状の金属の導体膜を形成し、その導体膜をフォトリソ法で導体パターンを形成した壁面導体１５である。本実施形態は、このように半導体素子７の側面の近隣に面状の金属から成る壁面導体１５を形成したため、この壁面導体１５が、半導体素子７の発熱を吸収して伝達して放熱することで優れた放熱特性を持たせることができる効果がある。また、壁面導体１５が半導体素子７を電磁遮蔽し半導体素子７の放射ノイズへの耐性に優れた構造を形成することができる効果がある。

次に本発明の第１の実施形態による部品内蔵基板３０１の製造方法について、図２を参照して説明する。先ず、図２（ａ）に側断面図を示すように、絶縁層２の両面に厚さ１８ミクロン、厚さ０．４ｍｍの銅箔の層が設置された銅張積層板（三菱瓦斯化学株式会社製ＣＣＬ−ＨＬ８３０）の両面板１０１に貫通孔を形成し、次に、その貫通孔に銅めっきしてビアホール３を形成する。次に、両面板１０１の両面の銅箔からフォトリソ法で導体パターンを形成した導体層１を形成する。

次に、図２（ｂ）のように、両面板１０１の上面に半導体素子７より大きい型４とプリ
プレグなどの半硬化状態の絶縁層５ａを重ね、両面板１０１の下面に絶縁層５ａを重ね、加熱プレスで絶縁層５ａを硬化させる。ここで用いる型４は、エポキシ樹脂など、加熱プレス時に耐性があれば、樹脂、金属、ガラスなど任意に材料を用いることができる。また型４の表面には、例えばフッ素樹脂などの離型剤を塗布することで絶縁層５を硬化後に剥離し易いように絶縁層５ａとの密着性を低くする処理をしておくことが望ましい。次に、図２（ｃ）のように型４を剥離し、凹部２０１を形成する。このとき、必要に応じて、デスミア処理などにより凹部２０１内の導体層１の表面の樹脂による汚れや酸化膜を洗浄除去する。

次に、図２（ｄ）のように、絶縁層５ａ上に導体層６ａの導体パターンを形成し、同時に、導体層６ａと連結する凹部２０１の側壁部２０２と底部に壁面導体１５の導体パターンを形成する。これらの導体パターンの形成方法としては、無電解銅めっきとフォトリソ法を用いる。例えば、サブトラクティブ法のフォトリソ法を用いる場合には、凹部２０１内に無電解銅めっきを行った後、例えば東京応化工業株式会社製エッチングレジストＰＭＥＲを用いてレジストパターン形成し、次に、塩化第２鉄や塩化第２銅などのエッチング液によるエッチングで不要な銅を除去することで形成する。このとき、焦点深度が１００ミクロン以上と大きいウシオ電機株式会社製の投影型露光機ＵＸ−５２３８を用いることで、絶縁層５ａの上部に露光する画像の焦点を合わせるとともに、凹部２０１の底部に露光する画像の焦点を合わせることが可能となる。他に用いることができるフォトリソ法としては、微細なパターンが必要な場合にはセミアディティブ法を用いることができる。なお、図３のようにあらかじめ側壁部２０２を斜めに加工しておき、露光条件を均一化することで露光精度を向上させることができる。

次に、図４（ｅ）のように、半導体素子７をフリップチップ実装する。半導体素子７の電極１１と両面板１０１の導体層１のランド１２の電気接続の方法は、鉛フリーはんだによる電極１１や、金スタッドバンプの電極１１を熱圧着する接続、あるいは異方性導電樹脂の電極１１を用いて電気接続する。このとき電極１１と両面板１０１のランド１２には、あらかじめそれぞれの接続方法に合わせた表面処理を行っておく。

次に、図４（ｆ）のように、導体層６ａの外側の面と半導体素子７の上部に絶縁層５ｂを設置し、半導体素子７を埋め込む。次に、図１のように、絶縁層５ｂに穴を形成し、その穴に層間接続ビアホール１３ｂを形成し、絶縁層５ｂの外側面に導体パターンの導体層６ｂを形成し部品内蔵基板３０１を完成させる。

（第２の実施形態）
次に、本発明の第２の実施形態の部品内蔵基板３０１を説明する。図５は、本発明の第２の実施形態による部品内蔵基板３０１の側断面図を示している。部品内蔵基板３０１は、有機樹脂の絶縁層２の両面に導体層１を有する両面板１０１と、その両面に順次ビルドアップした絶縁層５ａとその外側に形成した導体層６ａと、絶縁層５ａに埋め込んだ半導体素子７と、それらの外側に形成した絶縁層５ｂと導体層６ｂから構成されている。半導体素子７は、電極１１の面を上面に向けたフェイスアップで絶縁層５ａの凹部２０１の導体層１の上に接着剤で接着する。両面板１０１は三菱瓦斯化学株式会社製両面銅張積層板ＣＣＬ−ＨＬ８３０を加工して製造し、ビルドアップした絶縁層５ａと５ｂはガラスクロスとエポキシ樹脂からなる日立化成株式会社製ＧＨＰＬ−８３０ＨＳで形成し、導体層６ａと６ｂは無電解銅めっきおよび電解銅めっきで形成する。

埋め込む半導体素子７は、例えばロジックＬＳＩやＤＲＡＭなど公知の半導体素子のベアチップ状態や、もしくはＣＳＰやＴＡＢなどで再配線化されている状態、あるいは複数の半導体素子からなるＳｉＰのようなマルチチップモジュールなどの状態で適用できる。半導体素子７の上面の電極１１には、鉛フリーはんだのバンプの電極１１や、金スタッド
バンプの電極１１を設置し、その電極１１の上に導電性ペーストや無電解銅めっきなどで形成したビアホール１３ｃで接続する。また、半導体素子７周辺は必要があれば高熱伝導性の絶縁性樹脂で埋め込まれる。半導体素子７は両面板２０１の導体層１の上に、例えば日立化成株式会社製ＤＦ−４０２などの接着剤で接着されている。

また、両面板の両面の導体層１および絶縁層５ａの外側の両面の導体層６ａと絶縁層５ｂの外側の両面の導体層６ｂは、フォトリソ法を用いて形成されたランド１２や配線の導体パターンから成り、両面板１０１の両面の導体層１はビアホール３で電気接続し、導体層１と導体層６ａは、層間接続ビアホール１３ａで電気接続し、導体層６ａと導体層６ｂは層間接続ビアホール１３ｂで接続し、半導体素子７の側面近隣の導体層１と導体層６ａを壁面導体１５で電気接続する。ここで、壁面導体１５は、絶縁層５ａに形成した凹部２０１の側壁部２０２に無電解銅めっきで面状の導体膜を形成し、その導体膜をフォトリソ法で銅の導体パターンに形成して成る壁面導体１５である。

次に本発明の第２の実施形態による部品内蔵基板３０１の製造方法について、図６を参照して説明する。先ず、図６（ａ）に側断面図を示すように、絶縁層２の両面に厚さ１８ミクロン、厚さ０．４ｍｍの銅箔の層が設置された銅張積層板（三菱瓦斯化学株式会社製ＣＣＬ−ＨＬ８３０）に貫通孔を形成し、次に、その貫通孔に銅めっきしてビアホール３を形成する。次に、両面板１０１の両面の銅箔をエッチングしてパターニングした導体層１からなる両面板１０１を形成する。

次に、図６（ｂ）のように、両面板１０１の上面に半導体素子７より大きい型４とプリプレグなどの半硬化状態の絶縁層５ａを重ね、両面板１０１の下面に絶縁層５ａを重ね、加熱プレスで絶縁層５ａを硬化させる。ここで用いる型４は、エポキシ樹脂など、加熱プレス時に耐性があれば、樹脂、金属、ガラスなど任意に材料を用いることができる。また型４の表面には、例えばフッ素樹脂などの離型剤を塗布し絶縁層５を硬化後に剥離し易い加工をしておくことが望ましい。次に、図６（ｃ）のように型４を剥離し、凹部２０１を形成する。このとき、必要に応じて、デスミア処理などにより凹部２０１内の導体層１の表面の樹脂による汚れや酸化膜を洗浄除去する。

次に、図６（ｄ）のように、絶縁層５ａ上に導体層６ａの導体パターンを形成し、同時に、導体層６ａと連結する凹部２０１の側壁部２０２と底部に壁面導体１５の導体パターンを形成する。これらの導体パターンの形成方法としては、無電解銅めっきとフォトリソ法を用いる。例えば、サブトラクティブ法のフォトリソ法を用いる場合には、凹部２０１内に無電解銅めっきを行った後、例えば東京応化工業株式会社製エッチングレジストＰＭＥＲを用いてレジストパターン形成し、次に、塩化第２鉄や塩化第２銅などのエッチング液によるエッチングで不要な銅を除去することで形成する。このとき、焦点深度が１００ミクロン以上と大きいウシオ電機株式会社製の投影型露光機ＵＸ−５２３８を用いることで、絶縁層５ａの上部に露光する画像の焦点を合わせるとともに、凹部２０１の底部に露光する画像の焦点を合わせることが可能となる。他に用いることができるフォトリソ法としては、微細なパターンが必要な場合にはセミアディティブ法を用いることができる。なお、図７のようにあらかじめ側壁部２０２を斜めに加工しておき、露光条件を均一化することで露光精度を向上させることができる。

次に、図８（ｅ）のように、半導体素子７をフェイスアップ実装する。半導体素子７の裏面には予め日立化成株式会社製ＤＦ−４０２などのダイボンディング用接着剤（図示略）を貼付しておき、導体層１に接着する。また、図９のように、必要により、高熱伝導性の接着剤で導体層１にダイボンディングし、導体層１と放熱ビアホール１４を接続し放熱性を向上することができる。

次に、図８（ｆ）のように、半導体素子７上部の絶縁層５を形成し、半導体素子の電極の直上にレーザビアホール穴２０３形成する。半導体素子の電極１１が大きい場合には、レーザは公知の技術であるＣＯ２レーザ、ＹＡＧレーザなどを用いることができる。また、電極１１が小さい場合には、公知のマイクロビアホール形成技術を用いることで接続する。すなわち、レーザ加工性の高い材料を絶縁層５ｂに用い、ＵＶレーザを用い微細なレーザビアホール穴２０３を形成する。

次に、図５のように、銅めっきにより、レーザビアホール穴２０３に層間接続ビアホール１３ｂを形成するとともに上下面の絶縁層５ｂに導体層６ｂのパターンを形成し部品内蔵基板３０１を完成させる。さらに導体層６ｂの外側に絶縁層を重ねその外側に導体層のパターンを重ねることで更に導体層の層数を増した部品内蔵基板３０１を製造することも可能である。

本発明の第１の実施形態による部品内蔵基板の側断面図である。 本発明の第１の実施形態による部品内蔵基板の製造工程図である。 本発明の第１の実施形態による部品内蔵基板の１形態である。 本発明の第１の実施形態による部品内蔵基板の製造工程図である。 本発明の第２の実施形態による部品内蔵基板の側断面図である。 本発明の第２の実施形態による部品内蔵基板の製造工程図である。 本発明の第２の実施形態による部品内蔵基板の１形態である。 本発明の第２の実施形態による部品内蔵基板の製造工程図である。 本発明の第２の実施形態による部品内蔵基板の１形態である。 従来の部品内蔵基板の側断面図である。

符号の説明

１・・・導体層
２・・・絶縁層
３・・・ビアホール
４・・・型
５ａ、５ｂ・・・絶縁層
６ａ、６ｂ・・・導体層
７・・・半導体素子
１１・・・電極
１２・・・ランド
１３ａ、１３ｂ・・・層間接続ビアホール
１３ｃ・・・ビアホール
１４・・・放熱ビアホール
１５・・・壁面導体
１０１・・・両面板
２０１・・・凹部
２０２・・・側壁部
２０３・・・レーザビアホール穴
３０１・・・部品内蔵基板
４０１・・・内層基板
４０２・・・外層基板
４０３・・・導体層

Claims (8)

1. 有機樹脂から成る第１の絶縁層の上面に導体パターンから成る第１の導体層を有し、前記第１の導体層と前記第１の絶縁層の上面に半導体素子を埋め込む凹部を有する第２の絶縁層を有し、前記凹部の側壁部に前記第１の導体層と接続する導体パターンから成る壁面導体を有し、前記第２の絶縁層の上面に前記壁面導体と接続する導体パターンから成る第２の導体層を有し、前記凹部に埋設した半導体素子を有し、前記半導体素子の上面と前記第２の導体層と前記第２の絶縁層の上面に第３の絶縁層を有することを特徴とする部品内蔵基板。
2. 前記半導体素子側面と前記壁面導体との間に高熱伝導性の絶縁性樹脂を有することを特徴とする請求項１記載の部品内蔵基板。
3. 前記壁面導体は一つの前記半導体素子の側面に沿って複数形成されていることを特徴とする請求項１又は２記載の部品内蔵基板。
4. 有機樹脂から成る第１の絶縁層の上面に導体パターンを有する第１の導体層を形成する第１の工程と、前記第１の導体層および前記第１の絶縁層の上面に、半導体素子を埋め込む凹部を有する第２の絶縁層を形成する第２の工程と、前記凹部の側壁部に前記第１の導体層と接続する導体パターンを有する壁面導体を形成し、かつ、前記第２の絶縁層の上面に前記壁面導体と接続する導体パターンを有する第２の導体層を形成する第３の工程と、前記凹部に半導体素子を設置する第４の工程と、前記半導体素子の上面及び前記半導体素子の側面と前記凹部の側壁部の間に第３の絶縁層を設置する第５の工程を有することを特徴とする部品内蔵基板の製造方法。
5. 前記第２の工程が、前記第２の絶縁層に半硬化状態の熱硬化性の樹脂を用い、前記半導体素子より大きくかつ前記第２の絶縁層との密着性の低い型を前記第２の絶縁層に埋設した状態で前記第２の絶縁層を硬化し、硬化後に前記型を取り除くことを特徴とする請求項４記載の部品内蔵基板の製造方法。
6. 前記第４の工程が、前記半導体素子の側面を前記壁面導体に触れないように配置することを特徴とする請求項４又は５に記載の部品内蔵基板の製造方法。
7. 前記第５の工程が、前記半導体素子の側面と前記凹部の側壁部の間に高熱伝導性の絶縁性樹脂を設置することを特徴とする請求項４乃至６の何れか一項記載の部品内蔵基板の製造方法。
8. 前記第５の工程の後に、更に、前記第３の絶縁層の表面から前記半導体素子の電極に達する穴を形成する第６の工程と、前記電極の上の前記穴にビアホールを形成するとともに前記第３の絶縁層の上に第３の導体層を形成する第７の工程を有することを特徴とする請求項４乃至７の何れか一項記載の部品内蔵基板の製造方法。

Images