JP2008028376A - 回路基板、半導体モジュールおよび回路基板の製造方法 - Google Patents

回路基板、半導体モジュールおよび回路基板の製造方法 Download PDF

Info

Publication number
JP2008028376A
JP2008028376A JP2007153292A JP2007153292A JP2008028376A JP 2008028376 A JP2008028376 A JP 2008028376A JP 2007153292 A JP2007153292 A JP 2007153292A JP 2007153292 A JP2007153292 A JP 2007153292A JP 2008028376 A JP2008028376 A JP 2008028376A
Authority
JP
Japan
Prior art keywords
opening
surface side
metal plate
circuit board
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007153292A
Other languages
English (en)
Inventor
Mayumi Nakazato
真弓 中里
Hideki Mizuhara
秀樹 水原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007153292A priority Critical patent/JP2008028376A/ja
Priority to US11/765,138 priority patent/US7759581B2/en
Priority to CN2007101701390A priority patent/CN101155469B/zh
Publication of JP2008028376A publication Critical patent/JP2008028376A/ja
Priority to US12/813,978 priority patent/US8378229B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0382—Continuously deformed conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0143—Using a roller; Specific shape thereof; Providing locally adhesive portions thereon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

【課題】金属板の開口部に起因する絶縁耐圧の劣化を抑制し、回路基板としての信頼性を向上させる。
【解決手段】回路基板は、コア部材として開口部２を有する金属板１が設けられ、開口部２は下面側から上面側に向かってその寸法が徐々に広がるように設けられる。この金属板１の両面側には絶縁層４，６を介してそれぞれ配線パターン５，７が設けられる。ここで、開口部２の上方領域の絶縁層４および配線パターン５はその上面が窪んで設けられる。また、各配線パターンを電気的に接続させるため、開口部２を介して金属板１を貫通し、配線パターン５と配線パターン７とを接続する導体部１０が設けられる。さらに、金属板１の上面側にＬＳＩチップ１１が半田ボール１２を介して直接接続される。
【選択図】図３

Description

本発明は、回路基板および半導体モジュールに関し、特に、金属板をコア部に備えた回路基板に関する。
近年、ＬＳＩ（Large Scale Integrated Circuit：大規模集積回路）のさらなる高性能化、高機能化にともない、その消費電力は増加の傾向にある。また、電子機器の小型化にともなって、実装基板にも小型化、高密度化、多層化が求められている。このため、回路基板の体積当たりの消費電力（熱密度）は上昇し、その放熱対策の必要性が高まっている。このため、回路基板として高い放熱性を有する金属板が用いられる（たとえば、特許文献１参照）。
図１０は上記特許文献１に開示された従来の回路基板の構造を概略的に示した断面図である。従来の回路基板（メタルコア基板）は、コア部材としての金属板（金属層）１０２と、金属板１０２の表裏を貫通して設けられた開口部（貫通孔）１０２ａと、金属板１０２の表裏面に絶縁層１０４を介して設けられた配線パターン１１４と、開口部１０２ａを介して金属板１０２を貫通し、表裏面の配線パターン１１４を電気的に接続させる導体部１１０とを備える。ここで、絶縁層１０４は、金属板１０２を中心としてその表裏面から絶縁樹脂シートを真空下または減圧下で熱圧着して形成される。この際、絶縁層１０４が両面から開口部１０２ａの内部に流動し、充填される。導体部１１０は、開口部１０２ａ内の絶縁層１０４にスルーホール１０４ａを設け、このスルーホール内面に銅めっきを施すことにより形成される。なお、導体部１１０が設けられたスルーホール１０４ａ内はさらに絶縁体１１２が埋め込まれている。
さらに近年では、回路基板の小型化・薄型化が強く求められている。これを実現するため、金属板１０２に設ける開口部１０２ａなどの微細化とともに、絶縁層１０４などの薄膜化を行っていく必要がある。
特開２００３−３０４０６３号公報
しかしながら、金属板１０２に設ける開口部１０２ａを微細化する場合には、絶縁層１０４を熱圧着で形成する際に開口部１０２ａ内に空隙（ボイド）が生じやすい。このため、このまま空隙が存在する状態でスルーホール１０４ａを設け、導体部１１０を形成しても、空隙が介在した部分で絶縁層１０４の膜厚が局所的に薄くなり、金属板１０２と導体部１１０との間の絶縁耐圧が確保できなくなる問題が生じる。さらに、絶縁層１０４を薄膜化する場合には、薄膜化した絶縁樹脂シートを熱圧着することになり、絶縁層１０４が開口部１０２ａ内に流動して開口部１０２ａの上方領域において絶縁層１０４に窪みが生じることになる。このため、金属板１０２の開口部１０２ａ近傍では絶縁層１０４の膜厚が相対的に薄くなり、金属板１０２と導体部１１０（配線パターン１１４）との間の絶縁耐圧が不十分となりやすくなる。特に、金属板１０２の角部（開口部端）には電界が集中しやすいので、絶縁耐圧の問題がより顕著となる。
本発明はこうした状況に鑑みてなされたものであり、その目的は、金属板の開口部に起因する絶縁耐圧の劣化を抑制し、回路基板の信頼性を向上させることにある。
本発明のある態様は回路基板である。当該回路基板は、金属を主体とする基板と、基板
に設けられた開口部と、基板の一方の面に第１の絶縁層を介して設けられた第１の配線層と、基板の他方の面に第２の絶縁層を介して設けられた第２の配線層と、開口部を介して基板を貫通し、第１の配線層と第２の配線層とを接続する導体部と、を備え、基板の一方の面側の開口部端は、その表層部分に少なくともテーパ形状を有していることを特徴とする。
この構成によれば、金属板の開口部端にテーパ形状をつけることにより、金属板の開口部内に空隙（ボイド）の発生を抑制しつつ絶縁層を充填することができるので、金属板と導体部との間に均一に絶縁層（第１の絶縁層および第２の絶縁層）が介在することとなり、金属板と導体部との間の絶縁耐圧が確保される。また、金属板の開口部端をテーパ形状とすることにより、金属板の開口部端で発生する電界が分散されるので、金属板と導体部（あるいは第１の配線層）との間の絶縁耐性が向上する。これらの結果、回路基板としての信頼性が向上する。
上記構成において、テーパ形状は、基板の他方の面側の開口部端から基板の一方の面側の開口部端に向かって開口部の寸法が大きくなるように設けられていることが好ましい。このようにすることで、第１の絶縁層がテーパ形状に沿って金属板の開口部内に流動しやすくなり、金属板の開口部内に空隙（ボイド）のない絶縁層（第１の絶縁層および第２の絶縁層）を容易に設けることができる。この結果、絶縁耐性の向上した回路基板を容易に得ることができる。
上記構成において、第１の絶縁層は、開口部の上方領域においてその上面が窪んで設けられていてもよい。この場合、金属板の開口部端をテーパ形状とすることにより、第１の絶縁層の開口部内への流動が、金属板上からテーパ形状部分を経て段階的になされるようになるので、従来のような金属板上から開口部上に掛けての第１の絶縁層の急激な流動を抑制することができる。このため、第１の絶縁層を薄膜化しても、金属板の開口部近傍において第１の絶縁層の膜厚を確保することができるようになる。この結果、金属板と導体部（第１の配線層）との間の絶縁耐性が確保され、回路基板としての信頼性が向上する。また、金属板の開口部内の絶縁層（第１の絶縁層および第２の絶縁層）の厚みが、第１の絶縁層の上面に窪みがない場合に比べて薄いので、導体部形成時の加工精度が向上する。このため、絶縁耐性の向上した回路基板を容易に形成することができる。
上記構成において、基板の他方の面側の開口部端は、その表層部分に少なくともテーパ形状を有していてもよい。また、基板の他方の面側の開口部端に設けられたテーパ形状は、基板の一方の面側の開口部端から基板の他方の面側の開口部端に向かって開口部の寸法が大きくなるように設けられていてもよい。また、第２の絶縁層は、開口部の下方領域においてその下面が窪んで設けられていてもよい。
本発明の他の態様は、半導体モジュールである。当該半導体モジュールは、上述したようないずれかの回路基板と、回路基板の上に実装された回路素子と、を備えることを特徴とする。
本発明のさらに他の態様は、回路基板の製造方法である。当該回路基板の製造方法は、下面側から上面側に向けて開口寸法が徐々に広がるような開口部を金属板に形成する工程と、金属板の上面側および下面側からそれぞれ金属膜付きの絶縁層を熱圧着して、開口部に絶縁層を埋め込む工程と、開口部に埋め込まれた絶縁層に貫通孔を形成する工程と、貫通孔に導体を形成する工程と、金属板の上面側および下面側にそれぞれ設けられた金属膜をパターニングすることにより、金属板の上面側および下面側にそれぞれ配線層を形成する工程と、を備えることを特徴とする。
本発明のさらに他の態様は、回路基板の製造方法である。当該回路基板の製造方法は、中心部から上面側に向けて開口寸法が徐々に広がるとともに、中心部から下面側に向けて開口寸法が徐々に広がるような開口部を金属板に形成する工程と、金属板の上面側および下面側からそれぞれ金属膜付きの絶縁層を熱圧着して、開口部に絶縁層を埋め込む工程と、 開口部に埋め込まれた絶縁層に貫通孔を形成する工程と、貫通孔に導体を形成する工程と、金属板の上面側および下面側にそれぞれ設けられた金属膜をパターニングすることにより、金属板の上面側および下面側にそれぞれ配線層を形成する工程と、を備えることを特徴とする。
本発明によれば、金属板の開口部に起因する絶縁耐圧の劣化を抑制し、回路基板としての信頼性を向上させることができる。
以下、本発明を具現化した実施形態について図面に基づいて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。また、本明細書において、「上」方向とは、金属板に対してＬＳＩチップが存在する方向が上であると規定している。
（第１実施形態）
図１は、本発明の第１実施形態に係る金属板を備えた回路基板を用いた半導体モジュールの全体構成を示す平面図である。図２は、図１の点線で囲った部分の要部拡大図である。図３は、本発明の第１実施形態に係る金属板を備えた回路基板の構成を示す概略断面図であり、図２のＡ−Ａ’線上の断面図を表す。図１に示すように、第１実施形態の半導体モジュールは、回路基板を構成する絶縁層４の上方に複数のＬＳＩチップ１１および抵抗、コンデンサなどの複数の受動部品７０が搭載された構造を有する、いわゆるマルチチップモジュール（ＭＣＭ）である。図２に示すように、絶縁層４の上面に配線パターン５が形成されている。配線パターン５の所定箇所の下方には、金属板を貫通するスルーホール９が形成されている。スルーホール９についての詳細については後述する。
図３に示すように、第１実施形態の回路基板では、コア部材として開口部２を有する金属板１が設けられ、開口部２は下面側から上面側に向かってその寸法が徐々に広がるように設けられている。この金属板１の両面側には絶縁層４，６を介してそれぞれ配線パターン５，７が設けられている。ここで、開口部２の上方領域の絶縁層４はその上面が窪んで設けられている。また、各配線パターンを電気的に接続させるため、開口部２を介して金属板１を貫通し、配線パターン５と配線パターン７とを接続する導体部１０が設けられている。さらに、金属板１の上面側においてＬＳＩチップ１１が半田ボール１２を介して直接接続されている。なお、絶縁層４は本発明の「第１の絶縁層」、絶縁層６は本発明の「第２の絶縁層」、配線パターン５は本発明の「第１の配線層」、及び配線パターン７は本発明の「第２の配線層」の一例である。
具体的には、本発明の第１実施形態による回路基板では、コア部材として約５０μｍ〜約１ｍｍ（たとえば、約１５０μｍ）の厚みを有する金属板１を用いる。例えば、この金属板１は銅板が採用される。なお、金属板１は、銅からなる下層金属層と、下層金属層上に形成されたＦｅ−Ｎｉ系合金（いわゆるインバー合金）からなる中間金属層と、中間金属層上に形成された銅からなる上層金属層とが積層されたクラッド材によって構成されてもよい。
金属板１には、ウェットエッチング処理によって金属板１を貫通する開口部２（上面側開口寸法Ａ：約４５０μｍ／下面側開口寸法Ｂ：約３００μｍ）が所定の箇所に形成されている。ここで、開口部２は下面側から上面側に向かってその寸法が徐々に広がっていくように設けられている。また、上面側の開口部端には従来よりも角度の緩やかな角部３が形成されている。
金属板１の上面側および下面側には約６０μｍ〜約１６０μｍ（例えば、約７５μｍ）の厚みを有するエポキシ樹脂を主成分とする絶縁層４，６が形成されている。この際、金属板１の開口部２は金属板の開口部内に空隙（ボイド）を生じることなく絶縁層４，６によって完全に埋め込まれる。ここで、開口部２の上方領域の絶縁層４はその上面が深さ（窪み量）Ｈだけ窪んで設けられている。なお、エポキシ樹脂を主成分とする絶縁層４，６には約２μｍ〜１０μｍ程度の直径を有するフィラーが添加されていてもよい。このフィラーとしては、アルミナ（Ａｌ２Ｏ３）、シリカ（ＳｉＯ２）、窒化アルミニウム（ＡｌＮ）、窒化シリコン（ＳｉＮ）および窒化ホウ素（ＢＮ）などがある。また、フィラーの重量充填率は約３０％〜約８０％である。
絶縁層４，６上には約３０μｍの厚みを有する銅からなる配線パターン５，７がそれぞれ形成され、導体部１０（直径約１５０μｍ）によって各配線パターンとの導通を得ている。さらに配線パターン５上には半導体チップとしてＬＳＩチップ１１が半田ボール１２を介して接続されている。なお、開口部２の上方領域の配線パターン５は、先の絶縁層４に沿うように窪んで設けられている。
（製造方法）
図４および図５は、図１に示した本発明の第１実施形態に係る回路基板の製造プロセスを説明するための概略断面図である。
まず、図４（Ａ）に示すように、約５０μｍ〜約１ｍｍ（例えば、約１５０μｍ）の厚みを有する金属板１を用意する。たとえば、この金属板１は銅板が採用される。なお、金属板１は、銅からなる下層金属層と、下層金属層上に形成されたＦｅ−Ｎｉ系合金（いわゆるインバー合金）からなる中間金属層と、中間金属層上に形成された銅からなる上層金属層とが積層されたクラッド材によって構成されてもよい。
図４（Ｂ）に示すように、金属板１の上にレジストパターン（図示せず）を設け、ウェットエッチング処理によって金属板１を貫通する開口部２（上面側開口寸法Ａ：約４５０μｍ／下面側開口寸法Ｂ：約３００μｍ）を所定の箇所に形成する。ここで、ウェットエッチング処理により金属板１は等方的に除去されるので、開口部２は下面側から上面側に向かってその寸法が徐々に広がっていくように設けられる。また、上面側の開口部端には
従来よりも角度の緩やかな角部３が形成される。
図４（Ｃ）に示すように、銅箔５ａ付きの絶縁層４を金属板１の上面側から、銅箔７ａ付きの絶縁層６を金属板１の下面側から真空下または減圧下で熱圧着する。ここで、絶縁層４，６の厚さは、たとえば、７５μｍ程度とし、銅箔５ａ，７ａの厚さは、たとえば、１０μｍ程度とする。絶縁層４，６としては先に示した材料が採用される。
銅箔付き絶縁層を圧着することにより、図４（Ｄ）に示すように、金属板１の開口部２は金属板の開口部内に空隙（ボイド）を生じることなく絶縁層４，６によって完全に埋め込まれる。なお、絶縁層４および絶縁層６の熱圧着プロセスでは、具体的には、対向する圧着ローラ３０と圧着ローラ３２との間に金属板１を狭持し、金属板１の上面側から圧着ローラ３０で絶縁層４を押圧するとともに、金属板１の下面側から圧着ローラ３２で絶縁層６を押圧する。なお、圧着ローラ３０、３２は回転可能であることが好ましい。金属板１の開口端部にテーパ形状が設けられている状態で圧着ローラ３０、３２を用いた熱圧着プロセスを行うと、上から下へ向けての加圧が開口部内側へのベクトル５０の加圧に変化するため、開口部内のボイドの生成が抑制される。
ここで、開口部２の上方領域の絶縁層４（または銅箔５ａ）の上面には窪み（凹部）８が生じる。絶縁層４，６を熱圧着する際には、金属板１に対して垂直方向（上下方向）に加圧するが、金属板１の開口部２の上面側がテーパ形状を有しているので、開口部２内で平行方向の力が生じ、この力によって開口部２内への絶縁層４の流動が加速される。これにより、開口部２内への絶縁層の流動は開口部２の上面側から選択的に起こり、開口部２の上面側に形成される絶縁層４が窪むことになる。なお、この窪み８の深さ（窪み量）Ｈは約２０μｍである。
次に、図５（Ａ）に示すように、金属板１の開口部２内に埋め込まれた絶縁層４，６にレーザ照射またはドリル加工を行うことによって、この絶縁層４，６を貫通して両面の銅箔を接続するためのスルーホール９（直径約１５０μｍ）を開口部２に対応する箇所に形成する。
図５（Ｂ）に示すように、無電解めっき法を用いて、銅箔５ａの上面、スルーホール９の内面上、及び銅箔７ａの上面に、銅を約０．５μｍの厚みでめっきする。続いて、電解めっき法を用いて、銅箔５ａの上面、スルーホール９の内面上、及び銅箔７ａの上面に、めっきする。なお、本実施形態では、めっき液中に抑制剤および促進剤を添加することによって、抑制剤を銅箔５ａ，７ａの上面上に吸着させるとともに、促進剤をスルーホール９の内面上に吸着させる。これにより、スルーホール９の内面上の銅めっきの厚みを大きくすることができるので、スルーホール９内に銅を埋め込むことができる。その結果、絶縁層４，６上に、約３０μｍの厚みを有する銅からなる配線層５ｂ，７ｂがそれぞれ形成されるとともに、スルーホール９内に銅からなる導体部１０が埋め込まれる。
図５（Ｃ）に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、配線層５ｂ，７ｂをそれぞれパターニングする。これにより、配線パターン５および配線パターン７を形成する。
最後に、図３に示したように、配線パターン５の上にＬＳＩチップ１１を、半田ボール１２を介して電気的に接続させるように搭載し、樹脂層（図示せず）で固定する。
これらの工程により、第１実施形態の金属板１を備えた回路基板が製造される。
以上説明した第１実施形態の回路基板によれば、以下のような効果を得ることができるようになる。
（１）金属板１の開口部端にテーパ形状をつけたことにより、金属板１の開口部内に空隙（ボイド）の発生を抑制しつつ絶縁層４，６を充填することができるので、金属板１と導体部１０との間に均一に絶縁層４，６が介在することとなる。この結果、金属板１と導体部１０との間の絶縁耐圧が確保され、回路基板としての信頼性が向上する。
（２）金属板１の開口部端をテーパ形状としたことにより、金属板１の開口部端（角部３）で発生する電界が分散されるので、金属板１と導体部１０（あるいは配線パターン５）との間の絶縁耐性が向上する。この結果、回路基板としての信頼性が向上する。
（３）開口部２のテーパ形状を、金属板１の下面側の開口部端から上面側の開口部端に向かって開口部２の寸法が大きくなるように設けたことで、熱圧着時に絶縁層４がテーパ形状に沿って金属板１の開口部２内に流動しやすくなり、金属板１の開口部２内に空隙（ボイド）のない絶縁層を容易に設けることができる。この結果、絶縁耐性の向上した回路基板を容易に得ることができる。
（４）開口部２の上方領域において絶縁層４の上面を窪ませるように設ける場合、金属板１の開口部端をテーパ形状としたことにより、絶縁層４の開口部内への流動が、金属板１上からテーパ形状部分を経て段階的になされるようになるので、従来のような金属板１上から開口部２上に掛けての絶縁層４の急激な流動を抑制することができる。このため、絶縁層４を薄膜化しても、金属板１の開口部２近傍において絶縁層４の膜厚を確保することができるようになる。この結果、金属板１と導体部１０（配線パターン５）との間の絶縁耐性が確保され、回路基板としての信頼性が向上する。
（５）開口部２の上方領域において絶縁層４の上面を窪ませるように設ける場合、金属板１の開口部２内の絶縁層４，６の厚みが、絶縁層４の上面に窪み８がない場合に比べて薄いので、導体部１０（またはスルーホール９）の形成時の加工精度が向上する。このため、絶縁耐性の向上した回路基板を容易に形成することができる。
（第２実施形態）
図６は本発明の第２実施形態に係る金属板を備えた回路基板の構成を示す概略断面図である。第１実施形態と異なる箇所は、金属板１ａの開口部２ａが、開口部２ａの上面側の端にはへたり（丸みを帯びた角部）３ａを有し、下面側の端には突起３ｂを有するように設けていることである。それ以外については、第１実施形態と同様である。
上記開口部２は、金属板１ａの上面側からレーザ照射またはドリル加工を行うことによって形成される。これにより、開口部２ａの上面側の端に沿うようにへたり３ａを形成し、開口部２の下面側の端に沿うように突起３ｂ（約１０μｍ）を形成する。金属板１ａを貫通する開口部２の寸法は約３００μｍである。
この第２実施形態の回路基板によれば、先の第１実施形態に示した上記（１）および（２）の効果に加え、以下のような効果を得ることができるようになる。
（６）金属板１ａの開口部２の上面部分において、金属板１ａの下面側から上面側に向かって開口部２の寸法が大きくなるように丸みを帯びて設けたことで、熱圧着時に絶縁層４がテーパ形状に沿って金属板１の開口部２内に流動しやすくなり、金属板１ａの開口部２内に空隙（ボイド）のない絶縁層を容易に設けることができる。この結果、絶縁耐性の向上した回路基板を容易に得ることができる。
（第３実施形態）
図７は本発明の第３実施形態に係る金属板を備えた回路基板の構成を示す概略断面図である。
第３実施形態の回路基板では、金属板１に設けられた開口部２は、金属板１の厚み方向における中心部４０において、寸法（開口径）が最も小さくなっている。開口部２は、中心部４０から上面側に向かってその寸法が徐々に広がるように、かつ中心部４０から下面側に向かってその寸法が徐々に広がるように設けられている。すなわち、上面側開口寸法Ａは中心部開口寸法Ｂより大きく、かつ、下面側開口寸法Ｃは中心部開口寸法Ｂより大きい。
開口部２の上方領域の絶縁層４はその上面が窪んで設けられている。また、開口部２の下方領域の絶縁層６はその下面が窪んで設けられている。開口部２の上方領域の配線パターン５は、先の絶縁層４に沿うように窪んで設けられている。また、開口部２の下方領域の配線パターン７は、先の絶縁層６に沿うように窪んで設けられている。
（製造方法）
図８は、図７に示した本発明の第３実施形態に係る回路基板の製造プロセスを説明するための概略断面図である。
まず、図８（Ａ）に示すように、金属板１を用意する。金属板１の詳細は、図４（Ａ）に関連して記載したとおりである。
次に、図８（Ｂ）に示すように、金属板１の上および下にそれぞれレジストパターン（ともに図示せず）を設け、ウェットエッチング処理によって金属板１を貫通する開口部２（上面側開口寸法Ａ：約３５０μｍ／中心部開口寸法Ｂ：約３００μｍ／下面側開口寸法Ｃ：約３５０μｍ）を所定の箇所に形成する。なお、金属板１の上および下にそれぞれ設けられたレジストパターンは、所定の箇所において対向する開口を有する。ここで、ウェットエッチング処理により、金属板１の上および下にそれぞれ設けられたレジストパターンの開口部分において、金属板１は等方的に除去される。このため、開口部２は、中心部４０から上面側に向かってその寸法が徐々に広がるとともに、中心部４０から下面側に向かってその寸法が徐々に広がるように設けられている。また、金属板１の上面側および下面側の開口部端には従来よりも角度が緩やかな角部３がそれぞれ形成される。
次に、図８（Ｃ）に示すように、銅箔５ａ付きの絶縁層４を金属板１の上面側から、銅箔７ａ付きの絶縁層６を金属板１の下面側から真空下または減圧下で熱圧着する。ここで、絶縁層４，６の厚さは、たとえば、７５μｍ程度とし、銅箔５ａ，７ａの厚さは、たとえば、１０μｍ程度とする。絶縁層４，６としては先に示した材料が採用される。
銅箔付き絶縁層を圧着することにより、図８（Ｄ）に示すように、金属板１の開口部２は金属板の開口部内に空隙（ボイド）を生じることなく絶縁層４，６によって完全に埋め込まれる。絶縁層４および絶縁層６の熱圧着プロセスでは、具体的には、対向する圧着ローラ３０と圧着ローラ３２との間に金属板１を狭持し、金属板１の上面側から圧着ローラ３０で絶縁層４を押圧するとともに、金属板１の下面側から圧着ローラ３２で絶縁層６を押圧する。なお、圧着ローラ３０、３２は回転可能であることが好ましい。金属板１の開口端部にテーパ形状が設けられている状態で圧着ローラ３０、３２を用いた熱圧着プロセスを行うと、金属板１の上面側では上から下へ向けての加圧が開口部内側へのベクトル５０の加圧に変化し、金属板１の下面側では上から下へ向けての加圧が開口部内側へのベクトル５２の加圧に変化するため、開口部内のボイドの生成が抑制される。
ここで、開口部２の上方領域の絶縁層４（または銅箔５ａ）の上面には窪み（凹部）８ａが生じる。また、開口部２の下方領域の絶縁層６（または銅箔７ａ）の下面には窪み（凹部）８ｂが生じる。絶縁層４，６を熱圧着する際には、金属板１に対して垂直方向（上下方向）に加圧するが、金属板１の開口部２の上面側および下面側がテーパ形状を有しているので、金属板１の開口部２の上面側および下面側においてそれぞれ開口部２内で平行方向（開口部２の中心軸に向かう方向）の力が生じる。この力によって開口部２内への絶縁層４の流動が加速される。これにより、開口部２内への絶縁層の流動は開口部２の上面側および下面側から選択的に起こり、開口部２の上面側、下面側にそれぞれ形成される絶縁層４、６が窪むことになる。なお、この窪み８ａ、８ｂの深さ（窪み量）Ｈは約２０μｍである。
次に、図５（Ａ）〜図５（Ｃ）に示した製造プロセスと同様なプロセスを施すことにより、スルーホール９の形成、導体部１０の埋め込み、配線層５ｂ，７ｂのパターニングを順次実施する。最後に、図７に示したように、配線パターン５の上にＬＳＩチップ１１を、半田ボール１２を介して電気的に接続させるように搭載し、樹脂層（図示せず）で固定する。これらの工程により、第３実施形態の金属板１を備えた回路基板が製造される。
以上説明した第３実施形態の回路基板によれば、以下のような効果を得ることができる。
（７）金属板１の開口部端を上面側および下面側においてそれぞれテーパ形状としたことにより、上述した（１）〜（６）の効果を、金属板１の上面側および下面側の両面において、それぞれ享受することができる。特に、金属板１の開口部端を上面側および下面側においてそれぞれテーパ形状とすることにより、金属板１の開口部端で発生する電界が上面側および下面側で分散されるので、金属板１と導体部１０（あるいは配線パターン５、７）との間の絶縁耐性が向上する。
（８）金属板１の開口部端を片面側においてテーパ形状にした場合に比べて、開口寸法の最小寸法と最大寸法との差が小さいため、金属板１が形状的に安定となる。
（９）中心部開口寸法Ｂの貫通孔を開口する場合に、開口を片側から行う第１実施形態に比べて、第３実施形態のように開口を両側から行うことにより、上面側開口寸法Ａを小さくすることができる。これにより、回路基板のさらなる微細化が可能となる。
なお、上記実施形態では、ＬＳＩチップ１１が装着された回路基板に本発明を適用したが、本発明はこれに限らず、ＬＳＩチップ以外の回路素子が装着された回路基板にも適用可能である。たとえば、キャパシタや抵抗などの受動素子であってもよい。
上記実施形態では、ＬＳＩチップ１１を搭載した回路基板の例を示したが、本発明はこれに限らず、図５（Ｄ）にように、ＬＳＩチップ１１を搭載していない状態の回路基板であってもよい。この場合にも上記効果を享受することができる。
上記実施形態では、ＬＳＩチップ１１が露出しているが、図９に示すようにＬＳＩチップ１１を封止する封止樹脂６０が形成されたパッケージ構造への応用が可能である。封止樹脂６０の形成方法としては、トランスファーモールド法などが挙げられる。これによれば、上述した効果に加え、ＬＳＩチップ１１を外界の影響から保護することができる。
上記第１実施形態では、絶縁層４の上面に窪み８を有する回路基板の例を示したが、本発明はこれに限らず、たとえば、窪み８を設けず、絶縁層４の上面が平坦になるように設けていてもよい。この場合、金属板１の開口部２近傍における絶縁層４の膜厚がより厚くなるので、金属板１と導体部１０との間の絶縁耐圧が十分確保され、回路基板としての信頼性がさらに向上する。
上記第２実施形態では、金属板１の開口部２の上面側にへたり３ａ（反対側は突起３ｂ）を設けた例を示したが、本発明はこれに限らず、下面側を含めた両面にへたり３ａを設けるようにしてもよい。この場合、回路基板の両面側において上記効果を享受できるようになる。
第１実施形態に係る金属板を備えた回路基板を用いた半導体モジュールの全体構成を示す平面図である。 図１の点線で囲った部分の要部拡大図である。 第１実施形態に係る金属板を備えた回路基板の概略断面図であり、図２のＡ−Ａ’線上の断面図を表す。 図４（Ａ）〜（Ｄ）は、図１に示した第１実施形態による回路基板の製造プロセスを説明するための概略断面図である。 図５（Ａ）〜（Ｃ）は、図１に示した第１実施形態による回路基板の製造プロセスを説明するための概略断面図である。 第２実施形態に係る金属板を備えた回路基板の概略断面図である。 第３実施形態に係る金属板を備えた回路基板の概略断面図である。 図８（Ａ）〜（Ｄ）は、図７に示した第３実施形態による回路基板の製造プロセスを説明するための概略断面図である。 第１実施形態に係る回路基板に封止樹脂が形成された構造を示す概略断面図である。 従来の回路基板の構造を概略的に示した断面図である。
符号の説明
１・・・金属板、２・・・開口部、３・・・角部、４・・・絶縁層、５・・・配線パターン、６・・・絶縁層、７・・・配線パターン、９・・・スルーホール、１０・・・導体部、１１・・・ＬＳＩチップ、１２・・・半田ボール

Claims (9)

  1. 金属を主体とする基板と、
    前記基板に設けられた開口部と、
    前記基板の一方の面に第１の絶縁層を介して設けられた第１の配線層と、
    前記基板の他方の面に第２の絶縁層を介して設けられた第２の配線層と、
    前記開口部を介して前記基板を貫通し、前記第１の配線層と前記第２の配線層とを接続する導体部と、
    を備え、
    前記基板の一方の面側の開口部端は、その表層部分に少なくともテーパ形状を有している、回路基板。
  2. 前記テーパ形状は、前記基板の他方の面側の開口部端から前記基板の一方の面側の開口部端に向かって前記開口部の寸法が大きくなるように設けられている請求項１に記載の回路基板。
  3. 前記第１の絶縁層は、前記開口部の上方領域においてその上面が窪んで設けられている請求項１または２に記載の回路基板。
  4. 前記基板の他方の面側の開口部端は、その表層部分に少なくともテーパ形状を有している請求項１乃至３のいずれか１項に記載の回路基板。
  5. 前記基板の他方の面側の開口部端に設けられたテーパ形状は、前記基板の一方の面側の開口部端から前記基板の他方の面側の開口部端に向かって前記開口部の寸法が大きくなるように設けられている請求項４に記載の回路基板。
  6. 前記第２の絶縁層は、前記開口部の下方領域においてその下面が窪んで設けられている請求項４または５に記載の回路基板。
  7. 請求項１乃至６のいずれか１項に記載の回路基板と、
    前記回路基板の上に実装された回路素子と、
    を備えることを特徴とする半導体モジュール。
  8. 下面側から上面側に向けて開口寸法が徐々に広がるような開口部を金属板に形成する工程と、
    前記金属板の上面側および下面側からそれぞれ金属膜付きの絶縁層を熱圧着して、前記開口部に絶縁層を埋め込む工程と、
    前記開口部に埋め込まれた絶縁層に貫通孔を形成する工程と、
    前記貫通孔に導体を形成する工程と、
    前記金属板の上面側および下面側にそれぞれ設けられた金属膜をパターニングすることにより、前記金属板の上面側および下面側にそれぞれ配線層を形成する工程と、
    を備えることを特徴とする回路基板の製造方法。
  9. 中心部から上面側に向けて開口寸法が徐々に広がるとともに、中心部から下面側に向けて開口寸法が徐々に広がるような開口部を金属板に形成する工程と、
    前記金属板の上面側および下面側からそれぞれ金属膜付きの絶縁層を熱圧着して、前記開口部に絶縁層を埋め込む工程と、
    前記開口部に埋め込まれた絶縁層に貫通孔を形成する工程と、
    前記貫通孔に導体を形成する工程と、
    前記金属板の上面側および下面側にそれぞれ設けられた金属膜をパターニングすることにより、前記金属板の上面側および下面側にそれぞれ配線層を形成する工程と、
    を備えることを特徴とする回路基板の製造方法。
JP2007153292A 2006-06-20 2007-06-08 回路基板、半導体モジュールおよび回路基板の製造方法 Pending JP2008028376A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007153292A JP2008028376A (ja) 2006-06-20 2007-06-08 回路基板、半導体モジュールおよび回路基板の製造方法
US11/765,138 US7759581B2 (en) 2006-06-20 2007-06-19 Circuit board and method for manufacturing semiconductor modules and circuit boards
CN2007101701390A CN101155469B (zh) 2006-06-20 2007-06-20 电路基板、半导体组件及电路基板的制造方法
US12/813,978 US8378229B2 (en) 2006-06-20 2010-06-11 Circuit board and method for manufacturing semiconductor modules and circuit boards

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006169641 2006-06-20
JP2007153292A JP2008028376A (ja) 2006-06-20 2007-06-08 回路基板、半導体モジュールおよび回路基板の製造方法

Publications (1)

Publication Number Publication Date
JP2008028376A true JP2008028376A (ja) 2008-02-07

Family

ID=38860730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007153292A Pending JP2008028376A (ja) 2006-06-20 2007-06-08 回路基板、半導体モジュールおよび回路基板の製造方法

Country Status (3)

Country Link
US (2) US7759581B2 (ja)
JP (1) JP2008028376A (ja)
CN (1) CN101155469B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079748A (ja) * 2010-09-30 2012-04-19 Fujifilm Corp 絶縁基板およびその製造方法ならびにそれを用いた光源モジュールおよび液晶表示装置
WO2022158118A1 (ja) * 2021-01-19 2022-07-28 日東電工株式会社 配線回路基板
JP2022111045A (ja) * 2021-01-19 2022-07-29 日東電工株式会社 配線回路基板
WO2023157502A1 (ja) * 2022-02-16 2023-08-24 日東電工株式会社 配線回路基板およびその製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028376A (ja) * 2006-06-20 2008-02-07 Sanyo Electric Co Ltd 回路基板、半導体モジュールおよび回路基板の製造方法
US8125064B1 (en) * 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US20100188825A1 (en) * 2009-01-28 2010-07-29 Honeywell International Inc. Apparatus for isolating multiple circuit boards from vibration
TWI414050B (zh) * 2010-10-19 2013-11-01 Unistars 封裝板與其製造方法
US20120229990A1 (en) * 2011-03-08 2012-09-13 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
US20120247818A1 (en) * 2011-03-29 2012-10-04 Ibiden Co., Ltd. Printed wiring board
US8772646B2 (en) * 2011-03-29 2014-07-08 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
KR20130064477A (ko) * 2011-12-08 2013-06-18 삼성전자주식회사 단층 배선 패턴을 포함하는 인쇄회로기판
KR20150033979A (ko) * 2013-09-25 2015-04-02 삼성전기주식회사 인터포저 기판 및 인터포저 기판 제조 방법
JP2015170769A (ja) * 2014-03-07 2015-09-28 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2016096297A (ja) * 2014-11-17 2016-05-26 イビデン株式会社 金属塊内蔵配線板及びその製造方法
DE102015226712A1 (de) * 2014-12-26 2016-06-30 Omron Automotive Electronics Co., Ltd. Leiterplatte
JP6333215B2 (ja) * 2015-05-19 2018-05-30 オムロンオートモーティブエレクトロニクス株式会社 プリント基板、電子装置
US10396235B2 (en) * 2015-10-16 2019-08-27 Sunpower Corporation Indentation approaches for foil-based metallization of solar cells
JP2018026392A (ja) * 2016-08-08 2018-02-15 イビデン株式会社 配線板及びその製造方法
WO2018207055A1 (en) * 2017-05-10 2018-11-15 3M Innovative Properties Company Multilayer construction having electrically continuous conductor
DE102018131954A1 (de) * 2018-12-12 2020-06-18 Osram Opto Semiconductors Gmbh Träger, anordnung mit einem träger und verfahren zum herstellen eines trägers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02310997A (ja) * 1989-05-25 1990-12-26 Matsushita Electric Works Ltd 電気積層板とその製造方法
JPH04192547A (ja) * 1990-11-27 1992-07-10 Mitsubishi Plastics Ind Ltd 半導体搭載用基板の製造方法
JP2003101183A (ja) * 2001-09-20 2003-04-04 Matsushita Electric Ind Co Ltd 回路基板と電力変換モジュールおよびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3241605B2 (ja) * 1996-09-06 2001-12-25 松下電器産業株式会社 配線基板の製造方法並びに配線基板
TW410534B (en) * 1997-07-16 2000-11-01 Matsushita Electric Ind Co Ltd Wiring board and production process for the same
US6492201B1 (en) * 1998-07-10 2002-12-10 Tessera, Inc. Forming microelectronic connection components by electrophoretic deposition
JP2003304063A (ja) 2002-04-09 2003-10-24 Shinko Electric Ind Co Ltd メタルコア基板の製造方法
CN1316861C (zh) * 2004-03-31 2007-05-16 全懋精密科技股份有限公司 多层电路板及其制法
JP2008028376A (ja) * 2006-06-20 2008-02-07 Sanyo Electric Co Ltd 回路基板、半導体モジュールおよび回路基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02310997A (ja) * 1989-05-25 1990-12-26 Matsushita Electric Works Ltd 電気積層板とその製造方法
JPH04192547A (ja) * 1990-11-27 1992-07-10 Mitsubishi Plastics Ind Ltd 半導体搭載用基板の製造方法
JP2003101183A (ja) * 2001-09-20 2003-04-04 Matsushita Electric Ind Co Ltd 回路基板と電力変換モジュールおよびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079748A (ja) * 2010-09-30 2012-04-19 Fujifilm Corp 絶縁基板およびその製造方法ならびにそれを用いた光源モジュールおよび液晶表示装置
WO2022158118A1 (ja) * 2021-01-19 2022-07-28 日東電工株式会社 配線回路基板
JP2022111045A (ja) * 2021-01-19 2022-07-29 日東電工株式会社 配線回路基板
JP7204856B2 (ja) 2021-01-19 2023-01-16 日東電工株式会社 配線回路基板
WO2023157502A1 (ja) * 2022-02-16 2023-08-24 日東電工株式会社 配線回路基板およびその製造方法

Also Published As

Publication number Publication date
US7759581B2 (en) 2010-07-20
US20100246140A1 (en) 2010-09-30
US8378229B2 (en) 2013-02-19
US20070290327A1 (en) 2007-12-20
CN101155469B (zh) 2010-11-03
CN101155469A (zh) 2008-04-02

Similar Documents

Publication Publication Date Title
JP2008028376A (ja) 回路基板、半導体モジュールおよび回路基板の製造方法
JP4298559B2 (ja) 電子部品実装構造及びその製造方法
JP4716819B2 (ja) インターポーザの製造方法
JP4055717B2 (ja) 半導体装置およびその製造方法
JP4361826B2 (ja) 半導体装置
JP4467489B2 (ja) 回路基板およびそれを用いた回路装置
JP5219276B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP2001217337A (ja) 半導体装置及びその製造方法
JP4730426B2 (ja) 実装基板及び半導体モジュール
JP6559743B2 (ja) 半導体モジュール
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2015159270A (ja) 印刷回路基板及びその製造方法
US20150257261A1 (en) Printed wiring board
JP2010092943A (ja) 配線基板及びその製造方法
JPWO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP4900624B2 (ja) 回路装置
JP5183045B2 (ja) 回路装置
JP2008124247A (ja) 部品内蔵基板及びその製造方法
JP2010062199A (ja) 回路基板
JP5660462B2 (ja) プリント配線板
JP2007115809A (ja) 配線基板
JP4467540B2 (ja) 回路装置
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121120