CN101155469B - 电路基板、半导体组件及电路基板的制造方法 - Google Patents

电路基板、半导体组件及电路基板的制造方法 Download PDF

Info

Publication number
CN101155469B
CN101155469B CN2007101701390A CN200710170139A CN101155469B CN 101155469 B CN101155469 B CN 101155469B CN 2007101701390 A CN2007101701390 A CN 2007101701390A CN 200710170139 A CN200710170139 A CN 200710170139A CN 101155469 B CN101155469 B CN 101155469B
Authority
CN
China
Prior art keywords
peristome
metallic plate
insulating barrier
mentioned
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101701390A
Other languages
English (en)
Other versions
CN101155469A (zh
Inventor
中里真弓
水原秀树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101155469A publication Critical patent/CN101155469A/zh
Application granted granted Critical
Publication of CN101155469B publication Critical patent/CN101155469B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0382—Continuously deformed conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0143—Using a roller; Specific shape thereof; Providing locally adhesive portions thereon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

一种电路基板，抑制由金属板开口部引起的绝缘强度劣化，提高电路基板的可靠性。在电路基板中，作为核心材料设置具有开口部(2)的金属板(1)、开口部(2)设置为从下侧面到上侧面其尺寸渐渐扩大。在该金属板(1)的两侧面通过绝缘层(4、6)分别设置布线图案(5、7)。在此，在开口部(2)的上方区域的绝缘层(4)和布线图案(5)的上面设置凹部。另外，为了使各布线图案电连接，通过开口部(2)贯通金属板(1)、设置连接布线图案(5)和布线图案(7)的导体部(10)。并且，在金属板(1)的上侧面通过焊锡球(12)与LSI芯片(11)直接相连。

Description

电路基板、半导体组件及电路基板的制造方法
技术领域
本发明涉及一种电路基板及半导体组件，特别地涉及一种在核心部分包含金属板的电路基板。
背景技术
近年来，LSI(Large Scale Integrated Circuit大规模集成电路)变得高性能化、高功能化，其消耗电力有增加的倾向。而且，电子器件变得小型化，安装基板也要求小型化、高密度化、多层化。因此，与电路基板体积相当的消耗电力(热密度)上升，其散热策略的必要性更高了。因此，作为电路基板使用具有高散热性的金属板(例如，参见专利文献1)。
图10概略地示出在上述专利文献1中公开的现有的电路基板的结构的剖面图。现有的电路基板(金属核心基板)，包括：作为金属核心部分的金属板(金属层)102和贯通金属板102正反面设置的开口部(贯通孔)102a和通过金属板102的正反面的绝缘层104设置的布线图案114和经由开口部102a贯通的金属板102、电地连接正反面的布线图案114的导体部110。在此，以金属板102为中心，从其正反面在真空下或减压下通过热压接绝缘树脂片形成绝缘层104。此时，绝缘层104由从两面流动并填充向开口部102a的内部。导电部110，在开口部102a内的绝缘层104中设置通孔104a，在该通孔的内表面实施镀铜而形成。另外，设置有导体部110的通孔104a内部还填充了绝缘体112。
而且近年来，强烈要求电路基板的小型化和薄形化。为了实现此目的，必须进行在金属板102中设置的开口部102a等的微细化和绝缘层104等的薄膜化。
专利文献1：特开2003-304063号公报
然而，细微化设置在金属板102中的开口部102a的情况下，通过热压接形成绝缘层104时容易在开口部102a内产生空隙。因此，即使在存在原有空隙的状态下设置通孔104a，形成导体部110，空隙存在的部分绝缘层104的膜厚在局部也会变薄，因而产生不能确保金属板102和导体部110之间的绝缘耐压的问题。而且，在薄膜化绝缘层104的情况下，热压接薄膜化的绝缘树脂片，对于绝缘层104，开口部102a内流动的绝缘层104在开口部102a的上方区域生成凹部。因此，在金属板102的开口部102a附近的绝缘层104的膜厚相对的变薄，金属板102和导体部110(布线图案114)之间的绝缘耐性容易变得不充分。特别地，由于金属板102的拐角部(开口部端)的容易集中电场，因此绝缘耐性的问题比较显著。
发明内容
针对上述情况，本发明的目的在于：抑制在金属板的开口部引起的绝缘强度的恶化，提高电路基板的可靠性。
本发明的一个例子是电路基板，该电路基板的特征在于：包括将金属作为主体的基板，在上述基板上设置的开口部，在上述基板的一面上通过第1绝缘层设置的第1布线层，在上述基板的另一面上通过第2绝缘层设置的第2布线层，经由上述开口部贯通上述基板、连接上述第1布线层和上述第2布线层的导体部，上述基板的一侧面的开口部端，其表层部分至少具有锥体形状。
根据该结构，通过在金属板的开口部形成锥体形状，可以在抑制金属板内的开口部的空隙的发生同时填充绝缘层，因此可以在金属板和导体部之间均匀地插入绝缘层(第1绝缘层和第2绝缘层)。由此，确保了金属板和导体部之间的绝缘强度。另外，由于通过在金属板的开口端部形成锥体形状，分散在金属板的开口端部产生的电场，因此可以改善金属板和导体部(或第1布线层)之间的绝缘强度。由此，提高了作为电路基板的可靠性。
在上述结构中，锥体形状的设置优选从基板的另一侧面的开口端部向基板的一侧面的开口部端开口部的尺寸变大。由此，第1绝缘层很容易沿着锥体形状在金属板的开口部内流动，可以很容易地在金属板的开口部中设置没有空隙的绝缘层(第1绝缘层和第2绝缘层)。由此，可以容易获得绝缘强度提高的电路基板。
在上述结构中，第1绝缘层可以为在开口部的上方区域中其上面凹陷设置。这种情况下，把金属板的开口端部形成锥体形状，向第1绝缘层开口部内流动，变为从金属板上经过锥体形状部分的台阶，可以抑制现有的从金属板的开口部上向第1绝缘层的急速的流动。因此，即使薄膜化第1绝缘层，也可以确保金属板的开口部附近的第1绝缘层的厚度。由此，确保了金属板和导体部(第1布线层)之间的绝缘强度，提高了电路基板的可靠性。另外，由于金属板的开口部内的绝缘层(第1绝缘层和第2绝缘层)的厚度比第1绝缘层上面没有凹部的情况下要薄，因此提高了导体部形成时的加工精度。因此，可以容易形成绝缘强度提高的电路基板。
在上述结构中，在基板的另一侧面的开口端部，也可以在其表层部分至少具有锥体形状。另外，设置为在基板的另一侧面的开口部端设置的锥体形状，也可以从基板的一侧面的开口部端向基板的另一侧面的开口部端开口部的尺寸变大。另外，在第2绝缘层，开口部的下方区域中其下面凹陷设置。
本发明的其它的例子是半导体组件。该半导体组件特征在于：具有上述的任一个电路基板和电路基板上安装的电路元件。
本发明的另一其它的例子是一种电路基板的制造方法。该电路基板的制造方法特征在于，包括：在金属板中形成从下侧面向上侧面尺寸逐渐扩大的开口部的工序；在上述金属板的上侧面和下侧面分别热压结合附着有金属膜的绝缘层，在上述开口部中埋入绝缘层的工序；在上述开口部中埋入的绝缘层中形成贯通孔的工序；在上述贯通孔中形成导体的工序；和通过图案化分别在上述金属板的上侧面和下侧面设置的金属膜，在上述金属板的上侧面和下侧面分别形成布线层的工序。
本发明的另一其它的例子。是一种电路基板的制造方法。该电路基板的制造方法特征在于，包括：在金属板中形成从中心部向上侧面开口尺寸逐渐扩大并且从中心部向下侧面开口尺寸逐渐扩大的开口部的工序；在上述金属板的上侧面和下侧面分别热压结合附着有金属膜的绝缘层，在上述开口部中埋入绝缘层的工序；在上述开口部中埋入的绝缘层中形成贯通孔的工序；在上述贯通孔中形成导体的工序；和通过图案化分别在上述金属板的上侧面和下侧面设置的金属膜，在上述金属板的上侧面和下侧面分别形成布线层的工序。
根据本发明，可以抑制由金属板开口部引起的绝缘强度的恶化，提高作为电路基板的可靠性。
附图说明
图1是示出使用具备第1实施例中的金属板的电路基板的半导体组件的整体结构的平面图；
图2是图1中的虚线包围部分的主要部分放大图；
图3是示出第1实施例中的具备金属板的电路基板的概略剖面图，表示图2的A-A’线上的剖面图；
图4中图4(A)～(D)是为了说明在图1中示出的第1实施例的电路基板的制造工艺的概略剖面图；
图5中图5(A)～(C)是为了说明在图1中示出的第1实施例的电路基板的制造工艺的概略剖面图；
图6是具有第2实施例中的金属板的电路基板的概略剖面图；
图7是具有第3实施例中的金属板的电路基板的概略剖面图；
图8中图8(A)～(D)是用于说明在图7中示出的第3实施例的电路基板的制造工艺的概略剖面图；
图9是示出第1实施例的电路基板中形成封装树脂的结构的概略剖面图；
图10是概略地示出现有的电路基板的结构的剖面图。
符号说明
1…金属板
2…开口部
3…拐角部
4…绝缘层
5…布线图案
6…绝缘层
7…布线图案
9…通孔
10…导体部
11…LSI芯片
12…焊锡球
具体实施方式
下面，基于具体实施例的附图说明本发明。另外，在全部的附图中，同样的结构元件附有同样的附图标记，省略适当的说明。另外，在本发明的说明书中，所谓上方向规定为相对于金属板的LSI芯片存在的方向为上。
图1是示出使用本发明的第1实施例的具备金属板的电路基板的半导体组件的整体结构的平面图。图2是图1中的虚线包围部分的主要部分放大图。图3表示具有第1实施例中的金属板的电路基板结构的概略剖面图，表示图2的A-A’线上的剖面图。如图1所示，第1实施例的半导体组件中，具有在构成电路基板的绝缘层4上方搭载的多个LSI芯片11及电阻、电容等的多个无源部件70的结构、所谓的多芯片组件(MCM)。如图2所示，在绝缘层4的上面形成布线图案5。布线图案5所限定的位置的下方形成贯通金属板的通孔9。关于通孔9在后面进行详细描述。
如图3所示，在第1实施例的电路基板中，作为核心部件设置具有开口部2的金属板1、开口部2从下侧面向上侧面其尺寸渐渐地扩大。在该金属板1的两侧面分别通过绝缘层4、6设置布线图案5、7。在此，在开口部2的上方区域的绝缘层4的上面设置凹部。另外，为了将各布线图案电连接，通过开口部2贯通金属板1、设置连接布线图案5和布线图案7的导体部10。而且，在金属板1的上侧面通过焊锡球12直接连接LSI芯片11。另外，绝缘层4是本发明的“第1绝缘层”、绝缘层6是本发明的“第2绝缘层”、布线图案5是本发明的“第1布线层”、以及布线图案7是本发明的“第2布线层”的一个例子。
具体地，在本发明的第1实施例例中的电路基板，作为核心部件使用了具有约50μm～约1mm(例如，约150μm)厚的金属板1。例如，该金属板1采用铜板。而且，金属板1，由铜构成下层金属层、在下层金属层上形成的Fe-Ni系合金(所谓的铁镍合金)构成的中间金属层、在中间金属层上形成的铜构成的上层金属层层叠的包层材料构成。
在金属板1中，通过湿法蚀刻处理将贯通金属板1的开口部2(上侧面的开口的尺寸A：约450μm/下侧面的开口尺寸B：约300μm)形成在所规定的位置。在此，开口部2从下侧面向上侧面的尺寸渐渐扩大那样设置。另外，上侧面的开口部端形成比现有角度更缓和的拐角部3。
在金属板的上侧面和下侧面，形成由具有约60μm～约160μm(例如，75μm)厚的环氧树脂作为主要成分的绝缘层4、6。此时，金属板1的开口部2，没有在金属板的开口部内生成空隙，通过绝缘层4、6将其完全地埋入。在此，开口部2的上方区域的绝缘层4以其上面下凹深度H(凹部量)而设置。另外，也可以在以环氧树脂作为主要成分的绝缘层4、6中添加约2μm～10μm直径的填充物。作为这种填充物的有氧化铝(Al2O3)、氧化硅(SiO2)、氮化铝(AlN)、氮化硅(SiN)和氮化硼素(BN)等。另外，填充物的重量填充率为约30％～约80％。
绝缘层4、6上分别形成由具有约30μm厚的铜构成的布线图案5、7，通过导体部10(直径约150μm)获得各布线图案的导通。而且，在布线图案5上通过焊锡球12将作为半导体芯片的LSI芯片11相连。另外，在开口部2上方区域的布线图案5上设置沿着前面的绝缘层4的凹部。
(制造方法)
图4和图5是为了说明图1中示出的本发明的第1实施例的电路基板的制造工艺的概略剖面图。
首先，如图4(A)所示，准备具有约50μm～约1mm(例如，约150μm)厚的金属板1。例如，该金属板1采用铜板。另外，金属板1，由铜构成下层金属层、在下层金属层上形成由Fe-Ni系合金(所谓的铁镍合金)构成的中间金属层、在中间金属层上形成的由铜构成的上层金属层层叠的包层材料构成。
如图4(B)所示，在金属板1上面设置抗蚀剂图案(图未示出)，通过湿法蚀刻处理在规定的位置形成贯通金属板1的开口部2(上侧面的开口的尺寸A：约450μm/下侧面的开口尺寸B：约300μm)。在此，由于通过湿法蚀刻处理金属板1被各向同性的去除，所以开口部2被设置成从下侧面到上侧面的尺寸渐渐的扩大。另外，上侧面的开口部端形成比现有的角度缓和的拐角部3。
如图4(C)所示，在真空下或减压下铜箔5a附着的绝缘层4从金属板1的上侧面热压接，铜箔7a附着的绝缘层6从金属板1的下侧面热压接。在此，绝缘层4、6的厚度例如约为75μm，铜箔5a、7a的厚度例如约为10μm。作为绝缘层4、6采用前面示出的材料。
通过压接铜箔附着的绝缘层，如图4(D)所示，金属板1的开口部2中，没有在金属板的开口部内生成空隙，而通过绝缘层4、6完全地埋入。而且，在绝缘层4和绝缘层6的热压接的工艺中，具体地，在相对的压接辊子30和压接辊子32之间夹持金属板1，通过压接辊子30从金属板1的上侧面挤压绝缘层4，同时利用压接辊子32从金属板1的下侧面挤压绝缘层6。另外，优选压接辊子30、32可以旋转。在利用金属板1的开口端部设置有锥体形状的状态下使用压接辊子30、32进行热压接工艺时，由于从上向下的加压，朝向开口部内侧面的矢量50的加压存在变化，因此抑制了开口部内的空隙的生成。
在此，在开口部2的上方区域的绝缘层4(或铜箔5a)的上面生成凹部8。在热压接绝缘层4、6时，对金属板1进行垂直方向(上下方向)的加压，由于金属板1的开口部2的上侧面具有锥体形状，因此在开口部2内的平行方向产生力，通过该力加速开口部2内的绝缘层4的流动。因此，由于向开口部2内的绝缘层的流动是从开口部2的上侧面选择开始的，因此开口部2的上侧面形成的绝缘层4凹陷。而且，此凹部8的深度(凹陷量)H约20μm。
其次，如图5(A)所示，另外，通过对金属板1的开口部2内填充的绝缘层4、6激光照射，进行钻入加工，在与开口部2相对应的位置形成用于贯通该绝缘层4、6并连接两面的铜箔的通孔9(直径约150μm)。
如图5(B)所示，使用无电解的电镀方法，在铜箔5a的上面、通孔9的内面上以及铜箔7a的上面电镀上约0.5μm厚的铜。接着，利用电解电镀的方法，在铜箔5a上面、通孔9的内面上以及铜箔7a的上面进行电镀。另外，在本发明的实施例中，通过在电镀液体中添加抑制剂和促进剂，在铜箔5a、7a的上面吸附抑制剂的同时在通孔9的内表面上吸附促进剂。由此，由于可以扩大通孔9的内表面上的镀铜的厚度，所以可以在通孔9的内部埋入铜。其结果，在绝缘层4、6上，分别形成具有约30μm厚的由铜构成的布线层5b、7b，同时在通孔9内埋入由铜构成的导体部10。
如图5(C)所示，利用光刻技术和蚀刻技术，分别图案化布线层5b、7b。由此，形成布线图案5和布线图案7。
最后，如图3所示，在布线图案5上通过焊锡球12电连接以搭载LSI芯片11，用树脂层(附图没有示出)进行固定。
通过这些流程，制造了具备第1实施例的金属板1的电路基板。
根据以上说明的第1实施例的电路基板，可以获得以下的效果。(1)由于通过在金属板1的开口端部形成锥体形状，可以抑制金属板1的开口部内的空隙的发生同时填充绝缘层4、6，因此可以在金属板1和导体部10之间均匀地插入绝缘层4、6。由此，确保了金属板1和导体部10之间的绝缘耐压，提高了电路基板的可靠性。
(2)由于通过在金属板1的开口端部形成锥体形状，在金属板1的开口端部(拐角部3)产生的电场被分散，因此可以提高金属板1和导体部10(或布线图案)之间的绝缘强度。由此，提高了电路基板的可靠性。
(3)为了从金属1的下侧面的开口端部向上侧面的开口部端，开口部2的尺寸变大地设置开口部2的锥体形状，在热压接时，绝缘层4很容易沿着锥体形状在金属板1的开口部2内流动，可以很容易地在金属板1的开口部2中设置没有空隙的绝缘层。其后果，可以容易获得绝缘强度提高的电路基板。
(4)在使开口部2的上方区域的绝缘层4的上面凹陷而设置的情况下，通过把金属板1的开口端部当作锥体形状，由此绝缘层4向开口部的流动，变得从金属板1经过锥体形状部分的台阶，可以抑制现有的从金属板1的开口部上向开口部2上的绝缘层4的急速的流动。因此，即使薄膜化绝缘层4，也可以确保金属板1的开口部2附近的绝缘层4的厚度。由此，确保了金属板1和导体部10(布线图案5)之间的绝缘强度，提高了电路基板的可靠性。
(5)在使开口部2的上方区域的绝缘层4的上面凹陷而设置的情况下，由于金属板1的开口部2的绝缘层4、6的厚度比绝缘层4上面没有凹部8的情况下要薄，因此提高了导体部10(或通孔9)形成时的加工精度。因此，可以容易形成绝缘强度提高的电路基板。
(第2实施例)
图6是示出第2实施例中的具备金属板的电路基板的结构的概略剖面图。与第1实施例的差别在于：金属板1a的开口部2a，在开口部2a的上侧面的端部设置有倒角(ヘたり)(带有圆的拐角部)3a，在下侧面的端部设置有突起3b。除此以外，与第1实施例相同。
另外，上述的开口部2通过从金属板1a的上侧面进行激光照射或钻孔进行加工而成。因此，沿着开口部2a的上侧面的端部形成倒角3a，沿着开口部2的下侧面的端部形成突起3b(约10μm)。贯通金属板1a的开口部2的尺寸为约300μm。
根据第2实施例的电路基板，除了前面的第1实施例中示出的上述(1)和(2)的效果，可以获得以下的效果。
(6)在金属板1的开口部2的上面部分，从金属板1a的下侧面向上侧面的开口部2的尺寸变大地设置带有圆，由此在热压接时绝缘层4很容易沿着锥体形状在金属板1a的开口部2内流动，可以很容易地在金属板1a的开口部2中设置没有空隙的绝缘层。其结果，可以容易获得提高绝缘强度的电路基板。
(第3实施例)
图7是示出具有本发明第3实施例的金属板的电路基板的结构的概略剖面图。
在第3实施例的电路基板中，在金属板1中设置的开口部2在金属板1的厚度方向的中心部40，尺寸(开口径)变得最小。开口部2设置为从中心部40朝着上侧面尺寸渐渐变大，从中心部40朝着下侧面尺寸渐渐变大。即，上侧面的开口尺寸A比中心部开口尺寸B要大，并且下侧面的开口尺寸C比中心部开口尺寸B要大。
开口部2的上方区域的绝缘层4在上面设置凹部。另外开口部2的下方区域的绝缘层6在上面设置凹部。开口部2上方区域的布线图案5沿着前面的绝缘层4设置凹部。另外，开口部2下方区域的布线图案7沿着前面的绝缘层6设置凹部。
(制造方法)
图8是用于说明在图7中示出的本发明的第3实施例的电路基板的制造工艺的概略剖面图。
首先，如图8(A)所示，准备金属板1。金属板1的详细情况如根据图4(A)的记载。
接着，如图8(B)所示，分别在金属板1的上面和下面设置抗蚀剂图案(同时在图中未示出)，通过湿法蚀刻处理在规定的位置形成贯通金属板1的开口部2(上侧面的开口尺寸A：约350μm/中心部开口尺寸B：约300μm/下侧面开口尺寸C：约350μm)。并且，金属板1的上面和下面分别设置的抗蚀剂图案具有与所限定的位置相对的开口。在此，通过湿法蚀刻处理，在金属板1的上面和下面分别设置的抗蚀剂图案的开口部分，各向同性地除去金属板1。因此，开口部2设置为从中心部40朝着上侧面尺寸渐渐变大的同时从中心部40朝着下侧面尺寸渐渐变大。另外，金属板1的上侧面和下侧面的开口部的端部分别形成比现有的角度还缓的拐角3a、3b。
接着，如图8(C)所示，在真空下或减压下铜箔5a附着的绝缘层4从金属板1的上侧面热压接，铜箔7a附着绝缘层6从金属板1的下侧面热压接。在此，绝缘层4、6的厚度例如约为75μm，铜箔5a、7a的厚度例如约为10μm。作为绝缘层4、6，采用前面示出的材料。
通过压接铜箔附着的绝缘层，如图8(D)所示，金属板1的开口部2中，没有在金属板的开口部内生成空隙，而将绝缘层4、6完全地埋入。绝缘层4和绝缘层6的热压接的工艺，具体地，在相对的压接辊子30和压接辊子32之间夹持金属板1，在通过压接辊子30从金属板1的上侧面挤压绝缘层4的同时，利用压接辊子32从金属板1的下侧面挤压绝缘层6。另外，压接辊子30、32优选可以旋转。在利用金属板1的开口端部设置有锥体形状的状态下使用压接辊子30、32进行热压接工艺时，由于在金属板1的上侧面从上向下的加压，朝向开口部内侧面的矢量50的加压存在变化，从金属板1的下侧面从上向下的加压，朝向开口部内侧面的矢量52的加压存在变化，因此抑制了开口部内的空隙的生成。
在此，在开口部2的上方区域的绝缘层4(或铜箔5a)的上面生成(凹部)8a。另外，在开口部2的下方区域的绝缘层6(或铜箔7a)的下面生成(凹部)8b。在热压接绝缘层4、6时，对金属板1进行垂直方向(上下方向)的加压，由于金属板1的开口部2的上侧面和下侧面具有锥体形状，因此在金属板1的开口部2的上侧面和下侧面各自的开口部2内产生平行方向(朝向开口部2中心轴的方向)的力。通过该力加速向开口部2内的绝缘层4的流动。因此，由于向开口部2内的绝缘层的流动是从开口部2的上侧面和下侧面选择地开始，因此开口部2的上侧面和下侧面分别形成的绝缘层4、6向下凹陷。另外，此凹部8a、8b的深度(凹陷量)H约20μm。
接着，通过采用与图5(A)～图5(C)示出的制造工艺相同的工艺，依次实施通孔9的形成、导体部10的埋入、布线层5b、7b的图案化。最后，如图7所示，通过焊锡球12电连接地搭载布线图案5上的LSI芯片11，用树脂层(未图示)固定。通过这些流程，制造了具有第3实施例的金属板1的电路基板。
根据以上说明的第3实施例的电路基板，可以获得以下的效果。
(7)通过将金属板1的开口部的端部的上侧面和下侧面分别形成为锥体形状，可以分别在金属板1的上侧面和下侧面的两面获得上述的效果(1)～(6)。特别地，通过将金属板1的开口部的端部的上侧面和下侧面分别形成为锥体形状，在金属板1的开口端部产生的电场在上侧面和下侧面被分散，因此可以提高金属板1和导体部10(或者布线图案5、7)之间的绝缘强度。
(8)比起金属板1的开口部的端部的一侧面具有锥体形状的情况，开口尺寸的最小尺寸和最大尺寸相差很小，所以金属板1的形状稳定。
(9)中心部开口尺寸B的贯通孔开口的情况下，与从单侧开口的第一实施例相比，两侧面开口的第3实施例中的上侧面的开口尺寸A小，因此，可以细微化。
另外，在上述的实施例中，安装有LSI芯片11的电路基板适用于本发明，但本发明不限于此。可以适用安装有LSI芯片以外的电路元件的电路基板。例如，也可以有电容或电阻等无源元件。
上述实施例中，示出了搭载有LSI芯片11的电路基板的例子，但是本发明不限于此，如图5(D)所示，不搭载LSI芯片11的电路基板也可以。这种情况也可以获得上述效果。
上述实施例中，LSI芯片11露出来，也可以应用如图9所示用封装LSI芯片11的封装树脂60形成的封装结构。作为封装树脂60的形成方法，例如，传递模制法等。如果这样的化，除了上述的效果，可以保护LSI芯片11不受外界的影响。
上述第1实施例中，示出了在绝缘层4的上面具有凹部8的电路基板的例子，但是本发明不限于此。例如，不设置凹部8，绝缘层4的上面设计为平坦化。这时，在金属板1的开口部2附近的绝缘层4的膜厚变厚，因此充分地确保了金属板1和导体部10之间的绝缘强度，提高了作为电路基板的可靠性。
上述第2实施例中，示出了在金属板1的开口部2的上侧面设置倒角3a(相反侧面是突起3b)的例子，但是本发明不限于此，包含下侧面的两面也可以设置倒角3a。此时，在电路基板的两侧面可以获得上述的效果。

Claims (8)

1.一种电路基板，其特征在于，包括：
将金属作为主体的基板；
在上述基板上设置的开口部；
在上述基板的一面上通过第1绝缘层设置的第1布线层；
在上述基板的另一面上通过第2绝缘层设置的第2布线层；
通过上述开口部贯通上述基板、连接上述第1布线层和上述第2布线层的导体部，
上述基板的一侧面的开口部端部，其表层部分至少具有锥体形状，在上述基板的另一面的开口部端部，以沿着该基板的另一面的开口部端部方式形成有突起部。
2.如权利要求1所述的电路基板，其中，
上述锥体形状的设置为，从上述基板的另一侧面的开口部端到上述基板的一侧面的开口部端上述开口部的尺寸变大。
3.如权利要求1或2所述的电路基板，其中，
上述第1绝缘层为在上述开口部的上方区域中其上面凹陷设置。
4.如权利要求1至3中的任一项所述的电路基板，其中，
上述基板的另一侧面的开口部端在其表层部分中至少具有锥体形状。
5.如权利要求4所述的电路基板，其中，
上述基板的另一侧面的开口部端设置的锥体形状设置为，从上述基板的一侧面的开口部端到上述基板的另一侧面的开口部端上述开口部的尺寸变大。
6.如权利要求4或5所述的电路基板，其中，
上述第2绝缘层在上述开口部的下方区域中其下面凹陷设置。
7.一种半导体组件，其特征在于，包括：
权利要求1至6中的任一项所述的电路基板，和
在上述电路基板上安装的电路元件。
8.一种电路基板的制造方法，其特征在于，包括：
在金属板中形成开口部的工序，该开口部在基板的一个面侧的开口部端部的表层部分具有锥形，在基板的另一个面侧的开口部端部具有以沿着该基板的另一面的开口部端部的方式形成的突起部；
在上述金属板的上侧面和下侧面分别热压结合附着有金属膜的绝缘层，在上述开口部中填充绝缘层的工序；
在上述开口部中填充的绝缘层中形成贯通孔的工序；
在上述贯通孔中形成导体的工序，和
通过图案化分别设置在上述金属板的上侧面和下侧面的金属膜，分别在上述金属板的上侧面和下侧面形成布线层的工序。
CN2007101701390A 2006-06-20 2007-06-20 电路基板、半导体组件及电路基板的制造方法 Expired - Fee Related CN101155469B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP169641/06 2006-06-20
JP2006169641 2006-06-20
JP153292/07 2007-06-08
JP2007153292A JP2008028376A (ja) 2006-06-20 2007-06-08 回路基板、半導体モジュールおよび回路基板の製造方法

Publications (2)

Publication Number Publication Date
CN101155469A CN101155469A (zh) 2008-04-02
CN101155469B true CN101155469B (zh) 2010-11-03

Family

ID=38860730

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101701390A Expired - Fee Related CN101155469B (zh) 2006-06-20 2007-06-20 电路基板、半导体组件及电路基板的制造方法

Country Status (3)

Country Link
US (2) US7759581B2 (zh)
JP (1) JP2008028376A (zh)
CN (1) CN101155469B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028376A (ja) * 2006-06-20 2008-02-07 Sanyo Electric Co Ltd 回路基板、半導体モジュールおよび回路基板の製造方法
US8125064B1 (en) * 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US20100188825A1 (en) * 2009-01-28 2010-07-29 Honeywell International Inc. Apparatus for isolating multiple circuit boards from vibration
JP5416674B2 (ja) * 2010-09-30 2014-02-12 富士フイルム株式会社 絶縁基板およびその製造方法ならびにそれを用いた光源モジュールおよび液晶表示装置
TWI414050B (zh) * 2010-10-19 2013-11-01 Unistars 封裝板與其製造方法
US20120229990A1 (en) * 2011-03-08 2012-09-13 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
US20120247818A1 (en) * 2011-03-29 2012-10-04 Ibiden Co., Ltd. Printed wiring board
US8772646B2 (en) * 2011-03-29 2014-07-08 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
KR20130064477A (ko) * 2011-12-08 2013-06-18 삼성전자주식회사 단층 배선 패턴을 포함하는 인쇄회로기판
KR20150033979A (ko) * 2013-09-25 2015-04-02 삼성전기주식회사 인터포저 기판 및 인터포저 기판 제조 방법
JP2015170769A (ja) * 2014-03-07 2015-09-28 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2016096297A (ja) * 2014-11-17 2016-05-26 イビデン株式会社 金属塊内蔵配線板及びその製造方法
DE102015226712A1 (de) * 2014-12-26 2016-06-30 Omron Automotive Electronics Co., Ltd. Leiterplatte
JP6333215B2 (ja) * 2015-05-19 2018-05-30 オムロンオートモーティブエレクトロニクス株式会社 プリント基板、電子装置
US10396235B2 (en) * 2015-10-16 2019-08-27 Sunpower Corporation Indentation approaches for foil-based metallization of solar cells
JP2018026392A (ja) * 2016-08-08 2018-02-15 イビデン株式会社 配線板及びその製造方法
WO2018207055A1 (en) * 2017-05-10 2018-11-15 3M Innovative Properties Company Multilayer construction having electrically continuous conductor
DE102018131954A1 (de) * 2018-12-12 2020-06-18 Osram Opto Semiconductors Gmbh Träger, anordnung mit einem träger und verfahren zum herstellen eines trägers
US20240090128A1 (en) * 2021-01-19 2024-03-14 Nitto Denko Corporation Wiring circuit board
JP7204856B2 (ja) * 2021-01-19 2023-01-16 日東電工株式会社 配線回路基板
WO2023157502A1 (ja) * 2022-02-16 2023-08-24 日東電工株式会社 配線回路基板およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1177901A (zh) * 1996-09-06 1998-04-01 松下电器产业株式会社 印制布线基板的制造方法和印制布线板
CN1211160A (zh) * 1997-07-16 1999-03-17 松下电器产业株式会社 布线板及其制造方法
US6492201B1 (en) * 1998-07-10 2002-12-10 Tessera, Inc. Forming microelectronic connection components by electrophoretic deposition
CN1678167A (zh) * 2004-03-31 2005-10-05 全懋精密科技股份有限公司 多层电路板及其制法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770836B2 (ja) * 1989-05-25 1995-07-31 松下電工株式会社 電気積層板とその製造方法
JPH04192547A (ja) * 1990-11-27 1992-07-10 Mitsubishi Plastics Ind Ltd 半導体搭載用基板の製造方法
JP2003101183A (ja) * 2001-09-20 2003-04-04 Matsushita Electric Ind Co Ltd 回路基板と電力変換モジュールおよびその製造方法
JP2003304063A (ja) 2002-04-09 2003-10-24 Shinko Electric Ind Co Ltd メタルコア基板の製造方法
JP2008028376A (ja) * 2006-06-20 2008-02-07 Sanyo Electric Co Ltd 回路基板、半導体モジュールおよび回路基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1177901A (zh) * 1996-09-06 1998-04-01 松下电器产业株式会社 印制布线基板的制造方法和印制布线板
CN1211160A (zh) * 1997-07-16 1999-03-17 松下电器产业株式会社 布线板及其制造方法
US6492201B1 (en) * 1998-07-10 2002-12-10 Tessera, Inc. Forming microelectronic connection components by electrophoretic deposition
CN1678167A (zh) * 2004-03-31 2005-10-05 全懋精密科技股份有限公司 多层电路板及其制法

Also Published As

Publication number Publication date
US7759581B2 (en) 2010-07-20
US20070290327A1 (en) 2007-12-20
US8378229B2 (en) 2013-02-19
JP2008028376A (ja) 2008-02-07
CN101155469A (zh) 2008-04-02
US20100246140A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
CN101155469B (zh) 电路基板、半导体组件及电路基板的制造方法
EP2822369B1 (en) Multilayer circuit board and production method thereof and communication device
US10121768B2 (en) Thermally enhanced face-to-face semiconductor assembly with built-in heat spreader and method of making the same
US6876088B2 (en) Flex-based IC package construction employing a balanced lamination
US9913385B2 (en) Methods of making stackable wiring board having electronic component in dielectric recess
US7839649B2 (en) Circuit board structure having embedded semiconductor element and fabrication method thereof
CN101515554B (zh) 半导体器件的制造方法、半导体器件以及配线基板
US6930257B1 (en) Integrated circuit substrate having laminated laser-embedded circuit layers
CN101742813B (zh) 安装板和半导体模块
EP1387403A2 (en) Semiconductor packaging
US20160205778A1 (en) Wiring board with embedded interposer integrated with stiffener and method of making the same
US10062663B2 (en) Semiconductor assembly with built-in stiffener and integrated dual routing circuitries and method of making the same
CN105323951B (zh) 印刷电路板及其制造方法
US20170194300A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
US20060186537A1 (en) Delamination reduction between vias and conductive pads
TWI513379B (zh) 內埋元件的基板結構與其製造方法
CN104269384A (zh) 嵌入式芯片
US20140048313A1 (en) Thermally enhanced wiring board with thermal pad and electrical post
US10187971B2 (en) Wiring board and method of manufacturing wiring board
US20160204056A1 (en) Wiring board with interposer and dual wiring structures integrated together and method of making the same
TW201507556A (zh) 具有散熱墊及電性突柱之散熱增益型線路板
US20090008766A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
US20050258533A1 (en) Semiconductor device mounting structure
CN100481416C (zh) 半导体装置和层叠型半导体装置以及它们的制造方法
KR20110135075A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101103

Termination date: 20140620

EXPY Termination of patent right or utility model