TWI414050B - 封裝板與其製造方法 - Google Patents

封裝板與其製造方法 Download PDF

Info

Publication number
TWI414050B
TWI414050B TW099135494A TW99135494A TWI414050B TW I414050 B TWI414050 B TW I414050B TW 099135494 A TW099135494 A TW 099135494A TW 99135494 A TW99135494 A TW 99135494A TW I414050 B TWI414050 B TW I414050B
Authority
TW
Taiwan
Prior art keywords
film pattern
conductive
package board
substrate
conductive film
Prior art date
Application number
TW099135494A
Other languages
English (en)
Other versions
TW201218338A (en
Inventor
Wen Cheng Chien
Chia Lun Tsai
Original Assignee
Unistars
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unistars filed Critical Unistars
Priority to TW099135494A priority Critical patent/TWI414050B/zh
Priority to CN2010206476165U priority patent/CN202084524U/zh
Priority to CN2010105785490A priority patent/CN102456634A/zh
Priority to JP2011068063A priority patent/JP5640281B2/ja
Priority to US13/150,034 priority patent/US8723214B2/en
Publication of TW201218338A publication Critical patent/TW201218338A/zh
Priority to US14/058,321 priority patent/US20140045302A1/en
Application granted granted Critical
Publication of TWI414050B publication Critical patent/TWI414050B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Description

封裝板與其製造方法
本發明是關於一種封裝板與其製造方法，且特別是一種用於半導體封裝的封裝板與其製造方法。
隨著技術發展的日新月異，半導體的應用領域愈來愈廣，除了邏輯運算(如：CPU)與資料儲存(如：DRAM)外，發光二極體(Light Emitting Diode，俗稱：LED)的應用也愈來愈普遍。然而，隨著半導體的功效愈來愈強大，其發熱量也隨之增加，故散熱技術也愈來愈重要。
就以發光二極體為例，發光二極體的發光效率與亮度已達到可被大眾接受的水平，因此目前發光二極體已被應用在背光模組、汽車燈頭與路燈等上。然而，隨著發光二極體之亮度的提高，其龐大的發熱量也困擾著本領域的技術人員。若無法將熱量有效地排除，則發光二極體之亮度將會降低且使用壽命也會變短。
目前，於發光二極體裝置中，其所使用的封裝板主要可分為四種：印刷電路板(Print Circuit Board，簡稱PCB)、金屬基印刷電路板(Metal Core Print Circuit Board，簡稱MCPCB)、陶瓷基板(Ceramic Substrate)、與矽基板(Silicon Substrate)。在這四種封裝板中以印刷電路板的成本最低，然而其散熱能力並不佳。另外，由於技術與成本上的限制，矽基板上的絕緣薄膜往往較薄，這樣容易造成介電崩潰(Dielectrical Breakdown)。此外，目前市面上之陶瓷基板主要為Al2 O3 基板，Al2 O3 基板的散熱能力較差。另外，同屬於陶瓷基板的AlN基板雖然散熱能力較佳，但卻有成本較高的缺點。
MCPCB基板雖然比PCB基板有較高的散熱能力，但在金屬層與發光二極體晶粒之間仍有介電層的存在，故在散熱能力的提升上仍是相當有限。
請參照圖1，圖1所繪示為習知的發光二極體裝置之側視圖。此發光二極體裝置100是安裝在一電路載板10上，發光二極體裝置100包括一發光二極體110與一封裝板102，其中封裝板102包括一基板120、一反射件130與一絕緣體140，其中基板120則為MCPCB基板。發光二極體110與反射件130皆設置在基板120上，反射件130則構成一杯狀的凹穴132，發光二極體110是位於凹穴132中。該凹穴132的壁面為光滑的反射面，可將發光二極體110所發出的光進行反射，以增加光線的指向性。然而，由於反射件130與基板120是屬於二個不同的個體，故隨著使用時間的增長，反射件130與基板120間可能會產生異位或脫離的現象。
另外，發光二極體110上還連接有接線112與接線114，其中接線112是連接到基板120的正導電區121，而接線114則是連接到基板120的負導電區122，而發光二極體110則是位於基板120的固晶區123上，其中正導電區121、負導電區122、與固晶區123是藉由絕緣體140而相隔離。由於絕緣體140是以灌膠的方式而形成於基板120的開孔中，故該開孔需具有一定的寬度大小，否則膠體便不易流入，但這樣一來除了增加基板120的寬度外，還分別增加了正導電區121及負導電區122與發光二極體110的距離，也因此接線112,114的長度需較長。而且，當發光二極體裝置100安裝到電路載板10上時，其也是利用打線接合(wire bonding)的方式與電路載板10電性連接，這會增加發光二極體裝置100在電路載板10上所佔據的面積。
因此，如何設計出一種用於發光二極體裝置或其他半導體裝置的封裝板，其具有較佳的散熱效果、較長的使用壽命、且所佔據的面積較小，已成為本領域具有通常知識者值得去思量的問題。
本發明的主要目的在於提供一種封裝板及其製造方法，該封裝板具有較佳的散熱效果、較長的使用壽命、與所佔據的面積較小等優點。
根據上述目的與其他目的，本發明提供一種封裝板，此封裝板安裝於一電路載板上，且於封裝板上安裝有至少一半導體晶粒，該封裝板包括：一基板、多個導電薄膜圖案、與一絕緣薄膜圖案。基板主要是由導電材質或半導體材質所構成，而其表面包括一固晶區與多個導電區。每個導電薄膜圖案是分別分佈在不同的導電區上，而絕緣薄膜圖案是位於導電薄膜圖案與基板之間，但絕緣薄膜圖案並未設置於固晶區上。其中，半導體晶粒是安裝於固晶區上且與導電薄膜圖案電性連接。
於上述之封裝板中，半導體晶粒為發光二極體，而導電區則包括一第一導電區與一第二導電區。導電薄膜圖案包括一第一導電薄膜圖案與一第二導電薄膜圖案，該第一導電薄膜圖案與該第二導電薄膜圖案是分別位於第一導電區與第二導電區上，且第一導電薄膜圖案與第二導電薄膜圖案彼此並不相接觸。
於上述之封裝板中，於基板上設置有多個穿孔，這些穿孔是貫穿基板且分別位於不同的導電區上，且這些穿孔的孔壁上分佈有導電薄膜。
於上述之封裝板中，更包括一凹穴，該凹穴是位於固晶區且是一體成形於基板上，且半導體晶粒是位於凹穴內。
於上述之封裝板中，導電薄膜圖案更包括一第三導電薄膜圖案，第三導電薄膜圖案是塗佈在固晶區，且第三導電薄膜圖案是直接與基板相接觸。此外，第三導電薄膜圖案例如是與第二導電薄膜圖案電性連接，且半導體晶粒的其中一電極是與第三導電薄膜圖案直接接觸，而半導體晶粒的另外一電極則是藉由一第一接線而與第一導電薄膜圖案相接觸。
於上述之封裝板中，基板的材質為銅或鋁，或含銅與鋁之任一成份的合金。或者也可為半導體材質，例如：矽。另外，導電薄膜圖案的材質主要為銅，但也可包括其他的材質，例如：鎳、金、或銀，或者是含以上任一成份的合金。
於上述之封裝板中，絕緣薄膜圖案的材質為聚合物，此聚合物例如為環氧樹脂(Epoxy)、矽膠(Silicone)、聚亞醯胺(Polyimide)、或防銲漆等，且其厚度較佳是大於2μm。
上述之封裝板中，該封裝板例如是利用表面黏著技術與母板進行電性連接。
根據上述目的與其他目的，本發明提供一種封裝板的製造方法，該製造方法包括以下(a)~(e)所述之步驟：
(a)　提供一基板，該基板主要是由導電材質或半導體材質所構成。而且，基板上具有多個穿孔，且基板被分成一固晶區與多個導電區。
(b)　於基板上形成一絕緣薄膜圖案，該絕緣薄膜圖案未形成於固晶區上，此絕緣薄膜圖案是利用電鍍法(Electrolytic deposition)、電泳法(Electrophoretic deposition)、或電化學沈積法(Electrical Chemical Deposition)而形成於基板上。
(c)　形成多個導電薄膜圖案，這些導電薄膜圖案是分佈在不同的導電區上。
(d)　安裝一半導體晶粒於固晶區內。
(e)　使半導體晶粒與導電薄膜圖案電性連接。
由於封裝板的固晶區未塗佈有絕緣薄膜圖案，故藉由封裝板可增加半導體封裝結構的散熱效果。
為讓本發明之上述目的、特徵和優點更能明顯易懂，下文將以實施例並配合所附圖式，作詳細說明如下。
請參照圖2A~圖2E，圖2A~圖2E所繪示為本發明之發光二極體裝置的製造方法之實施例。首先，如圖2A所示，提供一基板220，此基板220的材質為銅。於基板220上設置有一凹穴221與多個穿孔222(於本實施例中為二個)，其中凹穴221是一體成型於基板220上，且穿孔222是貫穿基板220。此外，基板220的表面被分成一固晶區223、一第一導電區224、與一第二導電區225，其中凹穴221是位於固晶區223，而二個穿孔222則分別位於第一導電區224與第二導電區225。關於固晶區223、第一導電區224、與第二導電區225如何劃分，於下文中將有較詳細的說明。
再來，如圖2B所示，利用電鍍法、電泳法、或電化學沈積法於基板220上形成有一絕緣薄膜圖案240。其中，基板220的固晶區223並未被絕緣薄膜圖案240所覆蓋。所謂電鍍法、電泳法、或電化學沈積法是指在基板220上施加一電壓，讓基板220本身帶有正電或負電，而使帶有相反電荷的粒子或離子沉積於基板220上。由於電鍍法與電泳法是本領域具有通常知識者所孰悉的技術，故在此便不再詳述。相較於習知的濺鍍、陽極氧化、或熱氧化法，本實施例之製造方法所採用之電鍍法、電泳法、或電化學沈積法具有較高的成形速率，故能於較短的時間內形成厚度較厚的絕緣薄膜圖案240。在本實施例中，絕緣薄膜圖案240的厚度是大於2μm，較佳則是大於5μm。也因為絕緣薄膜圖案240有較大的厚度，故其之後在使用時較不容易產生介電崩潰的現象。
接著，如圖2C所示，於基板220上形成導電薄膜圖案230，其中導電薄膜圖案230包括：一第一導電薄膜圖案231、一第二導電薄膜圖案232、與一第三導電薄膜圖案233。其中，第一導電薄膜圖案231與第二導電薄膜圖案232是分別塗佈在基板220的第一導電區224與第二導電區225上，而第三導電薄膜圖案233則是塗佈在固晶區223。由圖2C可知，第一導電薄膜圖案231與第二導電薄膜圖案232是覆蓋在絕緣薄膜圖案240上。而且，第一導電薄膜圖案231、第二導電薄膜圖案232、與第三導電薄膜圖案233並不互相接觸。如此一來，便完成封裝板202的製作。
請同時參照圖2A與圖2C，本領域具有通常知識者應可了解，基板220上的第一導電區224是指被第一導電薄膜圖案231所覆蓋的區域，而基板220上的第二導電區225則是指被第二導電薄膜圖案232所覆蓋的區域，而固晶區223則是位於第一導電區224與第二導電區225之間。而且，在本實施例中，固晶區223上未塗佈有絕緣薄膜圖案240。
再來，請參照圖2D，將一發光二極體210安裝於凹穴221內，此發光二極體210為發光二極體(Light Emitting Diode)。之後，連接一第一接線211於發光二極體210與第一導電薄膜圖案231間，同時也連接一第二接線212於發光二極體210與第二導電薄膜圖案232間。此外，於發光二極體210上還塗佈有一螢光粉層260。接著，請參照圖2E，將透鏡270安裝在發光二極體210上方，此透鏡270是藉由注膠成型的方式所製成。如此一來，便完成了發光二極體裝置200的製作。
接下來，將對絕緣薄膜圖案240的形成方式作較詳細的介紹。請參照圖3A~圖3C，圖3A~圖3C所繪示為絕緣薄膜圖案的形成過程。首先，請參照圖3A，利用電鍍法、電泳法、或電化學沈積法於基板220上形成一絕緣薄膜240’，在本實施例中，絕緣薄膜240’的材質為聚合物，例如為環氧樹脂、矽膠、聚亞醯胺、或防銲漆。接著，請參照圖3B，於絕緣薄膜240’上塗佈一光阻層50，其中於固晶區223上的絕緣薄膜240’並未被光阻層50所覆蓋。之後，進行蝕刻的製程，將未被光阻層50覆蓋的絕緣薄膜240’清除。再來，如圖3C所示，將光阻層50除去，便形成絕緣薄膜圖案240。
或者，也可如圖4A~圖4C所示，先於不欲形成絕緣薄膜圖案的地方(在圖4A中為固晶區223)形成光阻層50。之後如圖4B所示，利用電鍍法、電泳法、或電化學沈積法於基板220上進行絕緣薄膜240’的沉積，由於絕緣薄膜240’不會形成在光阻層50上，故將光阻層50除去後，便形成絕緣薄膜圖案240(如圖4C所示)。
以下，將對導電薄膜圖案230的製造過程作較詳細地介紹。請參照圖5A~圖5D，圖5A~圖5D所繪示為導電薄膜圖案的製造過程。首先，如圖5A所示，於基板220上形成一晶種層230”，此晶種層230”的材質為銅，其分佈在整個基板220上且覆蓋整個絕緣薄膜圖案240。於本實施例中，是利用浸鍍法(immersion plating)或濺鍍法而形成晶種層230”，此晶種層230”的材質例如為銅。再來，如圖5B所示，於晶種層230”上塗佈一光阻層50’，其中有部分的晶種層230”未被光阻層50’所覆蓋。之後，進行蝕刻的製程，將未被光阻層50’覆蓋的晶種層230”清除，便形成如圖5C所示之晶種層圖案230’。將光阻層50’去除後，便可利用電鍍法、電泳法、或電化學沈積法，於晶種層圖案230’上繼續進行銅的沉積，以形成如圖5D所示之導電薄膜圖案230。另外，本領域具有通常知識者，也可於沉積銅後，另外沉積其他種類的金屬，如：鎳、金、和銀或含以上任一成分之合金等，以增進導電薄膜圖案230的物理性質。
另外，導電薄膜圖案230的形成方式也不限於圖5A~圖5D所繪示的製造過程。請參照圖6A~圖6D，圖6A~圖6D所繪示為導電薄膜圖案的另一種製造過程。首先，如圖6A所示，於基板220上形成一晶種層230”，此晶種層230”的材質為銅，其覆蓋整個絕緣薄膜圖案240。再來，如圖6B所示，於晶種層230”上塗佈一光阻層50’，其中有部分的晶種層230”未被光阻層50’所覆蓋。之後，利用電鍍法或電泳法，於未被光阻層50”所覆蓋的晶種層230”上繼續進行銅及其他種類金屬(如：鎳和金)的沉積，使其增厚，而增厚的部份即為導電薄膜圖案230。接著，將光阻層50’去除後，便可進行蝕刻製程，以將殘餘的晶種層230”移除，便形成如圖6D所示的導電薄膜圖案230。
需注意的是，圖5A~圖5D與圖6A~圖6D皆僅是示意，並未按照真實的比例尺進行繪製，例如導電薄膜圖案230實際上就比晶種層圖案230’或晶種層230”還要厚上許多。一般來說，晶種層圖案230’或晶種層230”是小於1μm，而導電薄膜圖案230則是大於10μm。此外，本領域具有通常知識者也可於晶種層230”上直接以電鍍、電泳、或電化學沈積的方式形成一導電薄膜，之後在於導電薄膜上塗佈光阻層並進行蝕刻，以形成導電薄膜圖案230。
圖7A與圖7B所繪示為本發明之發光二極體裝置的第一實施例之示意圖，圖7A所繪示為剖面圖，圖7B所繪示為上視圖。此發光二極體裝置200是藉由圖2A~圖2D所繪示的製造方法所製成，且其是安裝在一電路載板20上。此電路載板20例如為印刷電路板，於電路載板20上除了安裝有發光二極體裝置200外，還可安裝其他的電子零件(未繪示)，或安裝更多的發光二極體裝置200。
由圖7A可知，發光二極體210的正下方並未塗佈任何的絕緣薄膜圖案240，由於第三導電薄膜圖案233為銅、鎳、金、或銀等金屬所構成，而基板220的材質為銅，故發光二極體210所產生的熱量可輕易地由第三導電薄膜圖案233與基板220傳導出去，而使發光二極體210較不會有過熱的情形產生。另外，塗佈於發光二極體210上的螢光粉層260則是用於控制發光二極體裝置200所發出的色光，例如當發光二極體210所發出的光為藍光，而螢光粉層260是由黃色螢光粉所製成，則發光二極體裝置200即可產生出白光。
由於凹穴221是一體成型在基板220上，故不會發生如圖1之發光二極體裝置100所會產生的問題，即：當使用時間增長後，反射件130與基板120間可能會產生脫離的現象。因此，相較於發光二極體裝置100，發光二極體裝置200可具有較長的使用壽命。此外，凹穴221的孔壁上塗佈有第三導電薄膜圖案233，其表面具有反射的效果，故發光二極體210所發出的光線會被其反射，且透鏡270也具有聚光的作用，這些都能使發光二極體裝置200的發光品質提高。
請參照圖1、圖7A及圖7B，由於在封裝板202上無需如封裝板102般設置絕緣體140，故其基板220的面積較小，且第一接線211及第二接線212的長度會比接線112與接線114還要短，故發光二極體裝置200可有較小的面積。此外，封裝板102是利用打線接合的方式與電路載板10相連接，而封裝板202則是利用表面黏著技術(surface mount technology)與電路載板20電性連接，因此比較圖1與圖7A可清楚地看出：發光二極體裝置200於電路載板20上所佔據的面積會小於發光二極體裝置100於電路載板10上所佔據的面積。也因為發光二極體裝置200於電路載板20上所佔據的面積較小，故於電路載板20上可安裝更多其他的電子零件或更多的發光二極體裝置200。
在上述的實施例中，固晶區223是位於基板220表面的中央處，但本領域具有通常知識者應可明白固晶區223並不限設置在中央處。另外，基板220的材質為銅，但本領域具有通常知識者也可以使用其他的材質製作基板220，例如鋁，或含銅與鋁之任一成份的合金。此外，基板220的材質也可為半導體材質，例如矽，只要使基板220具有導電的性質即可。此外，固晶區223上也可不需設置凹穴221，而呈一平面狀。
請參照圖8A，圖8A所繪示為本發明之發光二極體裝置的第二實施例之示意圖。相較於圖7A之發光二極體裝置200，圖8A之發光二極體裝置200’並未設置第三導電薄膜圖案233，也就是說發光二極體210是直接與基板220相接觸。
此外，在圖7A中，第一導電薄膜圖案231、第二導電薄膜圖案232、與第三導電薄膜圖案233彼此並不互相接觸，且發光二極體210是以打線的方式分別與第一導電薄膜圖案231及第二導電薄膜圖案232電性連接。然而，請參照圖8B，圖8B所繪示為本發明之發光二極體裝置的第三實施例之示意圖。在本實施例中，第二導電薄膜圖案232與第三導電薄膜圖案233是一體成形，也就是說彼此是互相連接在一起。此外，發光二極體裝置200”之發光二極體210的其中一電極(在本實施例為正極)是與第三導電薄膜圖案直接接觸，而發光二極體210的另外一電極(在本實施例為負極)則是藉由第一接線211而與第一導電薄膜圖案231相接觸。
請參照圖9，圖9所繪示為本發明之發光二極體裝置的第四實施例之示意圖，發光二極體裝置300的封裝板302是安裝在一電路載板30上。相較於圖7A，封裝板302的基板310並未設置凹穴221與任何穿孔222，且發光二極體裝置300更包括一第三接線303與一第四接線304。第三接線303是連接於一第一導電薄膜圖案331與電路載板30之間，而第四接線304則是連接於一第二導電層圖案332與電路載板30之間。
由於於基板310上並未設置任何凹穴221與穿孔222，其表面為一平坦的表面，故在本實施例中，除了可使用電泳法、電鍍法、或電化學沈積法外，還可使用印刷塗佈法、濺鍍法、或噴霧法等方式，而於基板310上形成絕緣薄膜圖案340及導電薄膜圖案330。
請參照圖10，圖10所繪示為本發明之發光二極體裝置的第五實施例之示意圖，發光二極體裝置400的封裝板402是安裝在電路載板20上。相較於圖7A，發光二極體裝置400的基板410並未設置任何穿孔，其第一導電薄膜圖案431與第二導電薄膜圖案432除了分佈於基板410的上表面與下表面外，還分佈在基板410的側壁上。因此，位於基板410上表面的導電薄膜430是藉由位於側壁上的導電薄膜430，而與位於下表面的導電薄膜430相導通。在本實施例中，封裝板402是利用表面黏著技術(surface mount technology)與電路載板20電性連接。
在上述之實施例中，所有的發光二極體裝置皆只有安裝一發光二極體，但本領域具有通常知識者也可依情況安裝更多的發光二極體，這些發光二極體可利用並聯的方式連接在一起。
而且，除了上述之發光二極體外，封裝板還可應用在其他半導體封裝結構上。也就是說，於封裝板的固晶區上，除了可安裝發光二極體外，還可安裝其他型態的半導體晶粒，例如：邏輯IC、記憶體IC、類比IC、或CMOS影像感測元件。此外，隨著所安裝之半導體晶粒的不同，導電薄膜圖案的個數也會不同，其主要是取決於半導體晶粒的接腳數，例如接腳的數目若為10個，則導電薄膜圖案的個數則為10個。由於封裝板的固晶區未塗佈有絕緣薄膜圖案，故藉由封裝板可增加半導體封裝結構的散熱效果。
本發明以實施例說明如上，然其並非用以限定本發明所主張之專利權利範圍。其專利保護範圍當視後附之申請專利範圍及其等同領域而定。凡本領域具有通常知識者，在不脫離本專利精神或範圍內，所作之更動或潤飾，均屬於本發明所揭示精神下所完成之等效改變或設計，且應包含在下述之申請專利範圍內。
 <先前技術>
10．．．母板
100．．．發光二極體裝置
102．．．封裝板
110．．．發光二極體
112、114．．．接線
120．．．基板
121．．．正導電區
122．．．負導電區
123．．．固晶區
130．．．反射件
132．．．凹穴
140．．．絕緣體
<實施方式>
200、200’、200’．．．發光二極體裝置
202．．．封裝板
220．．．基板
221．．．凹穴
222．．．穿孔
223．．．固晶區
224．．．第一導電區
225．．．第二導電區
230．．．導電薄膜圖案
231．．．第一導電薄膜圖案
232．．．第二導電薄膜圖案
233．．．第三導電薄膜圖案
230’．．．晶種層圖案
230”．．．晶種層
240．．．絕緣薄膜圖案
240’．．．絕緣薄膜
260．．．螢光粉層
270．．．透鏡
20．．．電路載板
50、50’、50”．．．光阻層
300．．．發光二極體裝置
302．．．封裝板
303．．．第三接線
304．．．第四接線
330．．．導電薄膜圖案
340．．．絕緣薄膜圖案
331．．．第一導電薄膜圖案
332．．．第二導電層圖案
30．．．電路載板
400．．．發光二極體裝置
402．．．封裝板
410．．．基板
430．．．導電薄膜圖案
圖1所繪示為習知的發光二極體裝置的側視圖。
圖2A~圖2E所繪示為本發明之發光二極體裝置的製造方法之實施例。
圖3A~圖3C所繪示為絕緣薄膜圖案的其中一種製造過程。
圖4A~圖4C所繪示為絕緣薄膜圖案的另一種製造過程。
圖5A~圖5D所繪示為導電薄膜圖案的其中一種製造過程。
圖6A~圖6D所繪示為導電薄膜圖案的另一種製造過程。
圖7A與圖7B所繪示為本發明之發光二極體裝置的第一實施例之示意圖，圖7A所繪示為剖面圖，圖7B所繪示為上視圖。
圖8A所繪示為本發明之發光二極體裝置的第二實施例之示意圖。
圖8B所繪示為本發明之發光二極體裝置的第三實施例之示意圖。
圖9所繪示為本發明之發光二極體裝置的第四實施例之示意圖。
圖10所繪示為本發明之發光二極體裝置的第五實施例之示意圖。
200．．．發光二極體裝置
202．．．封裝板
220．．．基板
221．．．凹穴
222．．．穿孔
230．．．導電薄膜圖案
231．．．第一導電薄膜圖案
232．．．第二導電薄膜圖案
233．．．第三導電薄膜圖案
240．．．絕緣薄膜圖案
260．．．螢光粉層
270．．．透鏡
20．．．母板

Claims (30)

  1. 一種封裝板，安裝於一電路載板上，於該封裝板上安裝有至少一半導體晶粒，該封裝板包括：一基板，該基板主要是由導電材質或半導體材質所構成，該基板的表面包括一固晶區與多個導電區；多個導電薄膜圖案，這些導電薄膜圖案是分別分佈在不同的導電區上；及一絕緣薄膜圖案，該絕緣薄膜圖案是位於該導電薄膜圖案與該基板之間，但該絕緣薄膜圖案並未設置於該固晶區上；其中，該半導體晶粒是安裝於該固晶區上且與該導電薄膜圖案電性連接。
  2. 如申請專利範圍第1項所述之封裝板，其中該半導體晶粒為發光二極體，該導電區包括一第一導電區與一第二導電區，而該導電薄膜圖案包括一第一導電薄膜圖案與一第二導電薄膜圖案，該第一導電薄膜圖案與該第二導電薄膜圖案是分別位於該第一導電區與該第二導電區上，且該第一導電薄膜圖案與該第二導電薄膜圖案彼此並不相接觸。
  3. 如申請專利範圍第1項或第2項所述之封裝板，其中於該基板上設置有多個穿孔，這些穿孔是貫穿該基板且分別位於不同的導電區上，且該穿孔的孔壁上分佈有該導電薄膜。
  4. 如申請專利範圍第2項所述之封裝板，其中該基板更包括一凹穴，該凹穴位於該固晶區且是一體成形於該基板上，且該半導體晶粒是位於該凹穴內。
  5. 如申請專利範圍第2項所述之封裝板，其中該導電薄膜圖案更包括一第三導電薄膜圖案，該第三導電薄膜圖案是位於該固晶區上，且該第三導電薄膜圖案是直接與該基板相接觸。
  6. 如申請專利範圍第5項所述之封裝板，其中該第三導電薄膜圖案是與該第二導電薄膜圖案電性連接，且該半導體晶粒的其中一電極是與該第三導電薄膜圖案直接接觸，而該半導體晶粒的另外一電極則是藉由一第一接線而與該第一導電薄膜圖案相接觸。
  7. 如申請專利範圍第1項或第2項所述之封裝板，其中該基板的材質為銅或鋁或含以上任一成分之合金。
  8. 如申請專利範圍第1項或第2項所述之封裝板，其中該基板的材質為矽。
  9. 如申請專利範圍第1項或第2項所述之封裝板，其中該導電薄膜圖案的材質主要含有銅、鎳、金、銀、或含以上任一成分之合金。
  10. 如申請專利範圍第1項或第2項所述之封裝板，其中該絕緣薄膜圖案的材質為聚合物。
  11. 如申請專利範圍第10項所述之封裝板，其中該絕緣薄膜圖案的材質為環氧樹脂、矽膠、聚亞醯胺、或防銲漆。
  12. 如申請專利範圍第1項或第2項所述之封裝板，其中該絕緣薄膜圖案的厚度大於2μm。
  13. 如申請專利範圍第1項或第2項所述之封裝板，其中該封裝板是利用表面黏著技術與該電路載板進行電性連接。
  14. 如申請專利範圍第2項所述之封裝板，其中於該半導體晶粒上連接有一第一接線與一第二接線，該第一接線是連接於該第一導電層圖案與該半導體晶粒之間，而該第二接線則是連接於該第二導電層圖案與該半導體晶粒之間。
  15. 如申請專利範圍第2項所述之封裝板，更包括一第三接線與一第四接線，該第三接線是連接於該第一導電層圖案與該電路載板之間，而該第四接線則是連接於該第二導電層圖案與該電路載板之間。
  16. 一種封裝板的製造方法，包括：(a)　提供一基板，該基板主要是由導電材質或半導體材質所構成，該基板的表面被分成一固晶區與多個導電區；(b)　於該基板上形成一絕緣薄膜圖案，該絕緣薄膜圖案未形成於該固晶區上；(c)　形成多個導電薄膜圖案，這些導電薄膜圖案是分佈在不同的導電區上；(d)　安裝一半導體晶粒於該固晶區內；及(e)　使該半導體晶粒與該導電薄膜圖案電性連接。
  17. 如申請專利範圍第16項所述之封裝板的製造方法，其中在(b)步驟中，該絕緣薄膜圖案是利用電鍍法、電泳法、或電化學沈積法而形成於該基板上。
  18. 如申請專利範圍第16項所述之封裝板的製造方法，其中該導電區包括一第一導電區與一第二導電區，該導電薄膜圖案包括一第一導電薄膜圖案與一第二導電薄膜圖案，該第一導電薄膜圖案與該第二導電薄膜圖案是分別分佈於該第一導電區與該第二導電區上，而該半導體晶粒為發光二極體。
  19. 如申請專利範圍第16項至第18項中任一項所述之封裝板的製造方法，其中該基板包括多個穿孔，這些穿孔是貫穿該基板且分別位於不同的導電區上，且該穿孔的孔壁上分佈有該導電薄膜。
  20. 如申請專利範圍第16項至第18項中任一項所述之封裝板的製造方法，其中該基板更包括一凹穴，該凹穴位於該固晶區且是一體成形於該基板上，且該半導體晶粒是位於該凹穴內。
  21. 如申請專利範圍第18項所述之封裝板的製造方法，其中在(d)步驟前更包括下述的步驟：形成一第三導電薄膜圖案於該固晶區。
  22. 如申請專利範圍第16項至第18項中任一項所述之封裝板的製造方法，其中於該(c)步驟中包括下述的步驟：(c1)　形成一晶種層；(c2)　以該晶種層為基底，並利用電鍍法或電泳法以形成一導電薄膜圖案。
  23. 如申請專利範圍第22項所述之封裝板的製造方法，其中於該(c1)步驟中，該晶種層是以浸鍍法或濺鍍法而形成。
  24. 如申請專利範圍第16項至第18項中任一項所述之封裝板的製造方法，其中該基板的材質為銅或鋁或含以上任一成分之合金。
  25. 如申請專利範圍第16項至第18項中任一項所述之封裝板的製造方法，其中該基板的材質為矽。
  26. 如申請專利範圍第16項至第18項中任一項所述之封裝板的製造方法，其中該導電薄膜圖案的材質為銅、鎳、金、或銀或含以上任一成分之合金。
  27. 如申請專利範圍第16項至第18項中任一項所述之封裝板的製造方法，其中該絕緣薄膜圖案的材質為聚合物。
  28. 如申請專利範圍第27項所述之封裝板的製造方法，其中該絕緣薄膜圖案的材質為環氧樹脂、矽膠、聚亞醯胺、或防銲漆。
  29. 如申請專利範圍第16項至第18項中任一項所述之封裝板的製造方法，其中該絕緣薄膜圖案的厚度大於2μm。
  30. 如申請專利範圍第16項所述之封裝板的製造方法，其中於該(b)步驟中，形成該絕緣薄膜圖案的方法包括：印刷塗佈法、濺鍍法、或噴霧法。
TW099135494A 2010-10-19 2010-10-19 封裝板與其製造方法 TWI414050B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
TW099135494A TWI414050B (zh) 2010-10-19 2010-10-19 封裝板與其製造方法
CN2010206476165U CN202084524U (zh) 2010-10-19 2010-12-08 封装板
CN2010105785490A CN102456634A (zh) 2010-10-19 2010-12-08 封装板与其制造方法
JP2011068063A JP5640281B2 (ja) 2010-10-19 2011-03-25 パッケージ基板及びその製造方法
US13/150,034 US8723214B2 (en) 2010-10-19 2011-06-01 Submount and manufacturing method thereof
US14/058,321 US20140045302A1 (en) 2010-10-19 2013-10-21 Manufacturing Method of Submount

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099135494A TWI414050B (zh) 2010-10-19 2010-10-19 封裝板與其製造方法

Publications (2)

Publication Number Publication Date
TW201218338A TW201218338A (en) 2012-05-01
TWI414050B true TWI414050B (zh) 2013-11-01

Family

ID=45345146

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099135494A TWI414050B (zh) 2010-10-19 2010-10-19 封裝板與其製造方法

Country Status (4)

Country Link
US (2) US8723214B2 (zh)
JP (1) JP5640281B2 (zh)
CN (2) CN202084524U (zh)
TW (1) TWI414050B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666762B2 (en) 2007-10-31 2017-05-30 Cree, Inc. Multi-chip light emitter packages and related methods
US9172012B2 (en) 2007-10-31 2015-10-27 Cree, Inc. Multi-chip light emitter packages and related methods
US9082921B2 (en) * 2007-10-31 2015-07-14 Cree, Inc. Multi-die LED package
CN102606937B (zh) * 2012-03-13 2014-03-26 深圳市华星光电技术有限公司 一种发光二极管灯条及背光模块
FR2988910B1 (fr) 2012-03-28 2014-12-26 Commissariat Energie Atomique Composant led a faible rth avec chemins electrique et thermique dissocies
DE102012207519A1 (de) * 2012-05-07 2013-11-07 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines bauelementträgers, einer elektronischen anordnung und einer strahlungsanordnung und bauelementträger, elektronische anordnung und strahlungsanordnung
KR101348405B1 (ko) * 2012-06-01 2014-01-10 주식회사 마이크로이즈 실리콘 기판을 이용한 발광다이오드 패키징 및 그 제조방법
KR20140081193A (ko) * 2012-12-21 2014-07-01 삼성전기주식회사 고밀도 및 저밀도 기판 영역을 구비한 하이브리드 기판 및 그 제조방법
CN103915394B (zh) * 2012-12-31 2016-12-28 佳邦科技股份有限公司 半导体封装结构及其制作方法
CN103077899A (zh) * 2013-01-21 2013-05-01 鹤山东力电子科技有限公司 一种芯片载板的复合方法及根据该方法制得的芯片载板
US20160014878A1 (en) * 2014-04-25 2016-01-14 Rogers Corporation Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom
DE102015000063A1 (de) * 2015-01-12 2016-07-14 Micronas Gmbh IC-Gehäuse
KR102163662B1 (ko) * 2018-12-05 2020-10-08 현대오트론 주식회사 양면 냉각 파워 모듈 및 이의 제조방법
JP7349303B2 (ja) * 2019-09-20 2023-09-22 株式会社ジャパンディスプレイ Ｌｅｄモジュール及び表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070200133A1 (en) * 2005-04-01 2007-08-30 Akira Hashimoto Led assembly and manufacturing method

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835598A (en) * 1985-06-13 1989-05-30 Matsushita Electric Works, Ltd. Wiring board
JPS62196878A (ja) * 1986-02-25 1987-08-31 Koito Mfg Co Ltd 照明装置
JP2000200857A (ja) * 1999-01-07 2000-07-18 Fuji Denka:Kk 気密封着用端子およびその製造方法
JP4286965B2 (ja) * 1999-05-11 2009-07-01 大日本印刷株式会社 配線部材の製造方法
JP4139634B2 (ja) * 2002-06-28 2008-08-27 松下電器産業株式会社 Ｌｅｄ照明装置およびその製造方法
JP4001169B2 (ja) * 2003-03-14 2007-10-31 住友電気工業株式会社 半導体装置
JP4085917B2 (ja) * 2003-07-16 2008-05-14 松下電工株式会社 高熱伝導性発光素子用回路部品及び高放熱モジュール
JP4572312B2 (ja) * 2004-02-23 2010-11-04 スタンレー電気株式会社 Ｌｅｄ及びその製造方法
JP4127220B2 (ja) * 2004-02-24 2008-07-30 松下電工株式会社 Ｌｅｄ実装用プリント基板及びその製造方法
JP2006245032A (ja) * 2005-02-28 2006-09-14 Toyoda Gosei Co Ltd 発光装置およびｌｅｄランプ
US20070092998A1 (en) * 2005-10-20 2007-04-26 Ruey-Feng Tai Semiconductor heat-transfer method
KR100735310B1 (ko) * 2006-04-21 2007-07-04 삼성전기주식회사 다층 반사 면 구조를 갖는 엘이디 패키지 및 그 제조방법
JP2008028376A (ja) * 2006-06-20 2008-02-07 Sanyo Electric Co Ltd 回路基板、半導体モジュールおよび回路基板の製造方法
TWI351085B (en) * 2006-08-08 2011-10-21 Silicon Base Dev Inc Structure and manufacturing method of package base for power semiconductor device
JP4846506B2 (ja) * 2006-10-10 2011-12-28 株式会社フジクラ 発光装置およびその製造方法
JP2008147203A (ja) * 2006-12-05 2008-06-26 Sanken Electric Co Ltd 半導体発光装置
JP2008205395A (ja) * 2007-02-22 2008-09-04 Sharp Corp 表面実装型発光ダイオードおよびその製造方法
US8329510B2 (en) * 2008-03-25 2012-12-11 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a post/base heat spreader with an ESD protection layer
JP5589271B2 (ja) * 2008-09-26 2014-09-17 ソニー株式会社 半導体薄膜の形成方法及び電子デバイスの製造方法
JP5320169B2 (ja) * 2009-05-29 2013-10-23 パナソニック株式会社 発光装置
JP5758592B2 (ja) * 2010-06-16 2015-08-05 株式会社メムス・コア 露光による実装体及び多品種実装体の露光による製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070200133A1 (en) * 2005-04-01 2007-08-30 Akira Hashimoto Led assembly and manufacturing method

Also Published As

Publication number Publication date
JP2012089816A (ja) 2012-05-10
JP5640281B2 (ja) 2014-12-17
US20120091496A1 (en) 2012-04-19
CN102456634A (zh) 2012-05-16
TW201218338A (en) 2012-05-01
CN202084524U (zh) 2011-12-21
US20140045302A1 (en) 2014-02-13
US8723214B2 (en) 2014-05-13

Similar Documents

Publication Publication Date Title
TWI414050B (zh) 封裝板與其製造方法
TWI434443B (zh) 發光裝置封裝件
KR100735310B1 (ko) 다층 반사 면 구조를 갖는 엘이디 패키지 및 그 제조방법
TWI420695B (zh) 化合物半導體元件之封裝模組結構及其製造方法
US20090001405A1 (en) Light emitting device package and manufacturing method thereof
US20090273004A1 (en) Chip package structure and method of making the same
US20140113392A1 (en) Package substrate for optical element and method of manufacturing the same
US20170250333A1 (en) Substrate for Optical Device
KR20090072644A (ko) 고출력 엘이디 패키지 및 그 제조방법
US8866268B2 (en) Semiconductor package structure and manufacturing method thereof
KR100917712B1 (ko) 알루미늄 금속 기판을 이용한 ｌｅｄ 어레이 모듈
CN101546737B (zh) 化合物半导体元件的封装结构及其制造方法
TWI473308B (zh) Ｌｅｄ模組及製造其之方法
KR101363980B1 (ko) 광 모듈 및 그 제조 방법
TWM446414U (zh) 封裝板
TWI660225B (zh) 製作在可佈線襯底上的顯示面板
US9865777B2 (en) Semicondcutor light-emitting device and fabricating method thereof
TWM405052U (en) Package board
KR101321887B1 (ko) 조명용 엘이디모듈의 리드프레임
KR20120064161A (ko) 엘이디 패키지용 리드 프레임 기판 및 그의 제조 방법
TWI288978B (en) Manufacturing method of electronic light emitting device
TWI580084B (zh) 發光組件及其製作方法
TWI542031B (zh) 光學封裝及其製造方法
KR101164971B1 (ko) 세라믹 입자층을 갖는 필름 타입의 광소자 패키지 및 그 제조 방법
KR101250405B1 (ko) 광패키지 및 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees