KR20150033979A - 인터포저 기판 및 인터포저 기판 제조 방법 - Google Patents

인터포저 기판 및 인터포저 기판 제조 방법 Download PDF

Info

Publication number
KR20150033979A
KR20150033979A KR20130113967A KR20130113967A KR20150033979A KR 20150033979 A KR20150033979 A KR 20150033979A KR 20130113967 A KR20130113967 A KR 20130113967A KR 20130113967 A KR20130113967 A KR 20130113967A KR 20150033979 A KR20150033979 A KR 20150033979A
Authority
KR
South Korea
Prior art keywords
layer
filler
vias
build
base substrate
Prior art date
Application number
KR20130113967A
Other languages
English (en)
Inventor
문선희
박승욱
이창배
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20130113967A priority Critical patent/KR20150033979A/ko
Priority to US14/143,536 priority patent/US20150083480A1/en
Publication of KR20150033979A publication Critical patent/KR20150033979A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인터포저 기판 및 인터포저 기판 제조 방법에 관한 것이다.
본 발명의 실시 예에 따른 인터포저 기판은 베이스 기판, 베이스 기판에 형성된 회로 패턴, 베이스 기판을 관통하며, 회로 패턴보다 낮은 높이를 갖도록 형성된 관통 비아를 포함할 수 있다.

Description

인터포저 기판 및 인터포저 기판 제조 방법{INTERPOSER BOARD AND METHOD OF MANUFACTURING THE SAME}
본 발명은 인터포저 기판 및 인터포저 기판 제조 방법에 관한 것이다.
반도체 기술의 급속한 발전으로 인하여 반도체 소자가 괄목할만한 성장을 이루고 있다. 이와 함께 반도체 소자 등의 전자 소자를 인쇄회로기판에 미리 실장하여 패키지로 구성하는 SIP(System In Package), CSP(Chip Sized Package), FCP(Flip Chip Package) 등의 반도체 패키지에 대한 개발이 활발히 이루어지고 있다.
전자소자의 미세화, 고집적화에 따라 전자소자의 I/O수가 증가되어 전자소자가 실장되는 패키지 기판의 패드수가 증가하게 된다. 이에 따라 패키지 기판의 파인 피치(fine pitch)화가 요구된다. 이러한 패키지 기판의 파인 피치화는 패키지 기판의 제조비용을 증가시키게 되므로, 전자소자와 패키지 기판 사이에 인터포저(interposer)를 개재시켜 패키지 기판의 파인 피치화의 문제점을 극복하고 있다.(미국 등록특허 제 6861288호)
본 발명의 일측면은 관통 비아와 빌드업 회로층 간의 단락을 방지할 수 있는 인터포저 기판 및 인터포저 기판 제조 방법을 제공하는 데 있다.
본 발명의 실시 예에 따르면 베이스 기판, 베이스 기판에 형성된 회로 패턴, 베이스 기판을 관통하며, 회로 패턴보다 낮은 높이를 갖도록 형성된 관통 비아를 포함하는 인터포저 기판이 제공된다.
관통 비아의 내부는 충진재로 충전되며, 측벽보다 낮은 높이를 갖도록 형성될 수 있다.
관통 비아의 내부는 가장자리가 중심보다 낮은 높이를 갖도록 형성될 수 있다.
관통 비아의 내부는 전도성 물질 또는 비전도성 물질로 형성될 수 있다.
관통 비아의 내부는 감광성 절연재로 형성될 수 있다.
베이스 기판 및 회로 패턴에 빌드업 절연층 및 빌드업 회로층을 포함하는 빌드업층이 더 형성될 수 있다.
빌드업 절연층과 관통 비아의 내부는 동일한 재질로 형성될 수 있다.
빌드업 절연층은 감광성 절연재로 형성될 수 있다.
관통 비아의 내부에 형성된 회로층과 측벽에 형성된 회로층이 동일한 높이를 갖도록 형성될 수 있다.
본 발명의 다른 실시 예에 따르면 관통홀이 형성된 베이스 기판을 준비하는 단계, 베이스 기판 및 관통홀 내벽에 제1 도금층을 형성하는 단계, 관통홀에 관통홀 내벽보다 낮은 높이를 갖도록 충진재를 충진하는 단계, 제1 도금층 및 충진재에 제2 도금층을 형성하는 단계 및 제1 도금층 및 제2 도금층을 패터닝하여 회로 패턴 및 관통 비아를 형성하는 단계를 포함하는 인터포저 기판 제조 방법이 제공된다.
제1 도금층 및 제2 도금층은 전도성 물질로 형성될 수 있다.
충진재를 충진하는 단계에서, 충전재는 전도성 물질 또는 비전도성 물질일 수 있다.
충진재를 충진하는 단계에서, 충전재는 감광성 절연재일 수 있다.
충진재를 충진하는 단계는, 관통홀에 충진재를 충진하는 단계 및 충진재를 제1 도금층보다 낮은 높이를 갖도록 에칭하는 단계를 포함할 수 있다.
충진재를 제1 도금층보다 낮은 높이를 갖도록 에칭하는 단계는, 플라즈마 에칭법, 화학적 에칭법 또는 노광 및 현상으로 수행될 수 있다.
충진재를 충진하는 단계에서, 충진재는 가장자리가 중심보다 낮은 높이를 갖도록 충진될 수 있다.
회로 패턴 및 관통 비아를 형성하는 단계에서, 관통 비아는 회로 패턴과 동일하거나 낮은 높이를 갖도록 형성될 수 있다.
회로 패턴 및 관통 비아를 형성하는 단계 이후에, 회로 패턴 및 관통 비아에 빌드업 절연층 및 빌드업 회로층을 포함하는 빌드업층을 형성하는 단계를 더 포함할 수 있다.
빌드업층을 형성하는 단계에서, 빌드업 절연층과 관통 비아의 내부는 동일한 재질로 형성될 수 있다.
빌드업층을 형성하는 단계에서, 빌드업 절연층은 감광성 절연재로 형성될 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 실시 예에 따른 인터포저 기판 및 인터포저 기판 제조 방법은 관통 비아의 내부 충진재를 과에칭하여 관통 비아와 빌드업 회로층 간의 단락을 방지할 수 있다.
도 1은 본 발명의 실시 예에 따른 인터포저 기판을 나타낸 예시도이다.
도 2 내지 도 11은 본 발명의 실시 예에 따른 인터포저 기판 제조 방법을 나타낸 예시도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 인터포저 기판을 나타낸 예시도이다.
도 1을 참조하면, 인터포저 기판(100)은 베이스 기판(110), 회로 패턴(161), 관통 비아(162) 및 빌드업층(170)을 포함할 수 있다.
베이스 기판(110)은 베이스 기판(110)은 베이스 기판(110)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지일 수 있다. 예를 들어, 베이스 기판(110)은 프리프레그를 채용하여 인쇄회로기판을 더 얇게 제작할 수 있다. 또는 베이스 기판(110)은 ABF(Ajinomoto Build up Film)를 채용하여 미세회로를 용이하게 구현 가능할 수 있다. 이외에도, 베이스 기판(110)은 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지를 사용할 수 있으나, 특별히 이에 한정되는 것은 아니다. 또한, 베이스 기판(110)은 동박적층판(CCL)을 이용하여 형성될 수 있다. 본 발명의 실시 예에서 베이스 기판(110)이 단일의 절연층으로 구성된 것을 도시하였으나, 본 발명은 이에 한정되지 않는다. 즉, 베이스 기판(110)은 한층 이상의 절연층과 회로층 및 비아로 구성된 빌드업층일 수도 있다.
회로 패턴(161)은 베이스 기판(110)에 형성될 수 있다. 회로 패턴(161)은 구리와 같은 전도성 물질로 형성될 수 있다. 본 발명의 실시 예에서 회로 패턴(161)은 제1 도금층(120), 시드층(140) 및 제2 도금층(150)으로 형성될 수 있다. 이는 본 발명의 실시 예로, 회로 패턴(161)의 이루는 구성은 이에 한정되는 것은 아니다. 즉, 회로 패턴(161)을 형성하는 방법 및 물질에 따라 회로 패턴(161)을 이루는 구성은 변경될 수 있다.
관통 비아(162)는 베이스 기판(110)을 관통하도록 형성될 수 있다. 즉, 관통 비아(162)는 베이스 기판(110)을 관통하는 관통홀(111)에 형성될 수 있다. 관통 비아(162)는 제1 도금층(120), 시드층(140), 제2 도금층(150) 및 충전재(130)로 형성될 수 있다. 관통 비아(162)의 제1 도금층(120), 시드층(140) 및 제2 도금층(150)은 구리와 같은 전도성 물질로 형성될 수 있다. 관통 비아(162)의 충전재(130)는 전도성 물질 또는 전도성 물질일 수 있다. 본 발명의 실시 예에서, 충전재(130)는 감광성 재료로 형성될 수 있다. 그러나 충전재(130)가 감광성 절연재로 형성되는 것은 실시 예일 뿐, 이에 한정되는 것은 아니다.
관통홀(111)의 내벽에 관통 비아(162)의 측벽인 제1 도금층(120)이 형성될 수 있다. 제1 도금층(120)이 형성된 관통홀(111)에 관통 비아(162)의 내부인 충전재(130)가 충전될 수 있다. 본 발명의 실시 예에서, 충전재(130)는 베이스 기판(110)에 형성된 제1 도금층(120)보다 낮은 높이를 갖도록 형성될 수 있다. 즉, 관통 비아(162)의 내부는 측벽보다 낮은 높이를 갖도록 형성될 수 있다. 이때, 관통홀(111)에 충전재(130)를 충전한 후, 플라즈마를 이용하여 에칭하는 경우, 충전재(130)의 가장자리가 중심보다 더 많이 에칭될 수 있다. 즉, 관통 비아(162)의 내부는 가장 자리가 중심보다 낮은 높이를 갖도록 형성되어, 단면이 링(Ring)과 같은 형상이 될 수 있다.
관통 비아(162)의 시드층(140) 및 제2 도금층(150)은 제1 도금층(120) 및 충전재(130)에 형성되어, 비아 패드의 역할을 수행할 수 있다. 충전재(130)가 제1 도금층(120)보다 낮게 형성되므로, 시드층(140) 및 제2 도금층(150)은 역시 단차를 갖도록 형성될 수 있다. 즉, 시드층(140) 및 제2 도금층(150)은 제1 도금층(120)보다 충전재(130)에 형성된 부분이 낮아질 수 있다.
빌드업층(170)은 회로 패턴(161) 및 관통 비아(162)에 형성될 수 있다. 또한, 빌드업층(170)은 빌드업 절연층(171) 및 빌드업 회로층(172)을 포함할 수 있다.
빌드업 절연층(171)은 회로 패턴(161) 및 관통 비아(162)를 매립하도록 형성될 수 있다. 빌드업 절연층(171)은 감광성 절연재로 형성될 수 있다. 그러나 빌드업 절연층(171)은 감광성 절연재로 한정되는 것은 아니며, 기판 분야에서 사용되는 절연재 중 어느 것도 적용될 수 있다.
빌드업 회로층(172)은 빌드업 절연층(171)에 형성될 수 있다. 빌드업 회로층(172)은 구리와 같은 전도성 물질로 형성될 수 있다.
본 발명의 실시 예에서, 관통 비아(162)는 주변의 회로 패턴(161)과 동일하거나 낮은 높이를 갖도록 형성될 수 있다. 이와 같은 관통 비아(162)는 상부에 형성되는 빌드업 회로층(172)과 충분히 이격되도록 형성될 수 있다. 따라서, 본 발명의 실시 예에 따른 인터포저 기판(100)은 관통 비아(162)와 빌드업 회로층(172) 간의 절연 거리를 충분히 확보할 수 있으므로 단락이 발생하는 것을 방지할 수 있다.
도 2 내지 도 11 은 본 발명의 실시 예에 따른 인터포저 기판 제조 방법을 나타낸 예시도이다.
도 2를 참조하면, 베이스 기판(110)을 준비할 수 있다.
베이스 기판(110)은 베이스 기판(110)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지일 수 있다. 예를 들어, 베이스 기판(110)은 프리프레그를 채용하여 인쇄회로기판을 더 얇게 제작할 수 있다. 또는 베이스 기판(110)은 ABF(Ajinomoto Build up Film)를 채용하여 미세회로를 용이하게 구현 가능할 수 있다. 이외에도, 베이스 기판(110)은 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지를 사용할 수 있으나, 특별히 이에 한정되는 것은 아니다. 또한, 베이스 기판(110)은 동박적층판(CCL)을 이용하여 형성될 수 있다. 본 발명의 실시 예에서 베이스 기판(110)이 단일의 절연층으로 구성된 것을 도시하였으나, 본 발명은 이에 한정되지 않는다. 즉, 베이스 기판(110)은 한층 이상의 절연층과 회로층 및 비아로 구성된 빌드업층일 수도 있다.
베이스 기판(110)에 관통홀(111)이 형성될 수 있다. 관통홀(111)은 베이스 기판(110)의 양면을 관통하도록 형성될 수 있다. 관통홀(111)은 CNC 드릴 또는 레이저 드릴 등으로 형성될 수 있다.
도 3을 참조하면, 제1 도금층(120)을 형성할 수 있다.
제1 도금층(120)은 베이스 기판(110) 및 관통홀(111) 내벽에 형성될 수 있다. 예를 들어, 제1 도금층(120)은 무전해 도금법 및 전해 도금법을 이용하여 형성될 수 있다. 또한, 제1 도금층(120)은 구리와 같은 전도성 물질로 형성될 수 있다. 관통홀(111)의 내벽에 형성된 제1 도금층(120)은 추후 관통 비아(미도시)의 측벽이 될 수 있다.
도 4를 참조하면, 관통홀(111) 내부를 충전재(130)로 충전할 수 있다. 본 발명의 실시 예에서 충전재(130)는 감광성 절연재일 수 있다. 그러나 충전재(130)의 재료는 감광성 절연재로 한정되는 것은 아니며, 기판 분야에서 적용되는 전도성 물질과 비전도성 물질 중 어느 것도 될 수 있다. 관통홀(111) 내부에 충전된 충전재(130)는 베이스 기판(110)에 형성된 제1 도금층(120)과 동일한 높이를 갖거나, 더 높게 충전될 수 있다.
도 5를 참조하면, 충전재(130)를 에칭할 수 있다.
관통홀(111) 내부에 충전된 충전재(130)는 베이스 기판(110)에 형성된 제1 도금층(120)보다 낮은 높이를 갖도록 에칭될 수 있다. 예를 들어, 충전재(130)는 플라즈마 에칭법, 화학적 에칭법 또는 노광 및 현상으로 에칭될 수 있다. 여기서, 플라즈마 에칭법으로 충전재(130)를 에칭하는 경우, 플라즈마 특성상 충전재(130)의 가장자리 부분이 중심 부분보다 과에칭될 수 있다. 따라서, 플라즈마 에칭법으로 에칭된 충전재(130)는 도 5에 도시된 바와 같이 단면이 링과 같은 형태가 될 수 있다. 이때, 충전재(130)의 가장 높은 부분이 제1 도금층(120)보다 낮은 높이를 가질 수 있다. 즉, 에칭된 충전재(130)의 중심 부분이 제1 도금층(120)보다 높이가 낮을 수 있다. 또한, 관통홀(111) 내부에 충전된 충전재(130)를 에칭할 때, 제1 도금층(120) 상에 형성된 충전재(130) 역시 에칭으로 제거될 수 있다.
도 6을 참조하면, 시드층(140)이 형성될 수 있다.
시드층(140)은 제1 도금층(120) 및 충전재(130)에 형성될 수 있다. 시드층(140)은 무전해 도금법으로 형성될 수 있다. 또한, 시드층(140)은 구리와 같은 전도성 물질로 형성될 수 있다. 여기서, 충전재(130)와 제1 도금층(120)의 높이 차이로 충전재(130)에 형성된 시드층(140)의 높이가 제1 도금층(120)에 형성된 시드층(140)의 높이보다 낮을 수 있다.
도 7을 참조하면, 도금 레지스트(200)를 형성할 수 있다.
도금 레지스트(200)는 개구부가 패터닝될 수 있다. 도금 레지스트(200)의 개구부는 회로 패턴(161)이 형성될 영역의 시드층(140)을 노출할 수 있다.
도 8을 참조하면, 제2 도금층(150)이 형성될 수 있다.
제2 도금층(150)은 도금 레지스트(200)의 개구부에 형성될 수 있다. 제2 도금층(150)은 전해 도금법으로 형성될 수 있다. 또한, 제2 도금층(150)은 구리와 같은 전도성 물질로 형성될 수 있다. 여기서, 제1 도금층(120)과 충전재(130)의 높이 차이로 충전재(130) 상부에 형성된 제2 도금층(150)이 제1 도금층(120) 상부에 형성된 제2 도금층(150)의 높이보다 낮을 수 있다.
도 9를 참조하면, 도금 레지스트(도 7의 200)를 제거할 수 있다.
도 10을 참조하면, 회로 패턴(161) 및 관통 비아(162)를 형성할 수 있다.
도금 레지스트(도 7의 200)가 제거되어 노출된 시드층(140)을 제거할 수 있다. 노출된 시드층(140)을 제거함에 따라 베이스 기판(110)에는 제1 도금층(120), 시드층(140) 및 제2 도금층(150)으로 구성된 회로 패턴(161)이 형성될 수 있다. 또한, 관통홀(111)에는 제1 도금층(120), 시드층(140), 제2 도금층(150) 및 충전재(130)로 형성된 관통 비아(162)가 형성될 수 있다. 여기서, 관통 비아(162)의 제2 도금층(150)의 높이는 회로 패턴(161)의 제2 도금층(150)의 높이와 동일하거나 낮을 수 있다.
도 11을 참조하면, 빌드업층(170)이 형성될 수 있다.
빌드업층(170)은 빌드업 회로층(172) 및 빌드업 절연층(171)을 포함할 수 있다. 빌드업층(170)은 회로 패턴(161) 및 관통 비아(162) 상에 형성될 수 있다. 빌드업 절연층(171)은 감광성 절연재일 수 있다. 그러나 빌드업 절연층(171)은 감광성 절연재로 한정되는 것은 아니며, 기판 분야에서 사용되는 절연재 중 어느 것도 적용될 수 있다. 빌드업 회로층(172)은 빌드업 절연층(171)에 형성될 수 있다. 빌드업 회로층(172)은 구리와 같은 전도성 물질로 형성될 수 있다.
이때, 관통 비아(162)의 상면(제2 도금층의 상면)의 높이가 회로 패턴(161)의 높이와 동일하거나 낮기 때문에, 빌드업 절연층(171)의 두께가 얇아도 빌드업 회로층(172)과 관통 비아(162) 간의 단락(Short)을 방지할 수 있다.
종래는 관통 비아의 내부를 충전재로 충전한 후 평탄화 공정을 수행하여도 베이스 기판과의 충전재의 완전한 평탄화가 되지 않고 과충전될 수 있다. 충전재가 과충전되는 경우 추후 형성된 관통 비아의 상면이 평탄하지 않고 주변 회로 패턴보다 높은 높이를 가질 수 있다. 이와 같이 형성된 관통 비아와 그 상부에 형성된 빌드업 회로층은 충분한 절연 거리를 확보할 수 없어 단락이 발생할 수 있다. 그러나 본 발명의 실시 예에서의 관통 비아는 충전재를 충전한 후 관통 비아의 내부(충전재)를 과에칭할 수 있다. 따라서 관통 비아가 주변 회로 패턴과 동일하거나 낮은 높이를 갖도록 할 수 있다. 이와 같이 관통 비아를 형성함으로써, 추후 상부에 형성되는 빌드업 회로층과의 절연거리를 충분히 확보하여 단락이 발생하는 것을 방지할 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100: 인터포저 기판
110: 베이스 기판
111: 관통홀
120: 제1 도금층
130: 충전재
140: 시드층
150: 제2 도금층
161: 회로 패턴
162: 관통 비아
170: 빌드업층
172: 빌드업 회로층
171: 빌드업 절연층
200: 도금 레지스트

Claims (20)

  1. 베이스 기판;
    상기 베이스 기판에 형성된 회로 패턴;
    상기 베이스 기판을 관통하며, 상기 회로 패턴보다 낮은 높이를 갖도록 형성된 관통 비아;
    를 포함하는 인터포저 기판.
  2. 청구항 1에 있어서,
    상기 관통 비아의 내부는 충진재로 충전되며, 측벽보다 낮은 높이를 갖도록 형성된 인터포저 기판.
  3. 청구항 1에 있어서,
    상기 관통 비아의 내부는 가장자리가 중심보다 낮은 높이를 갖도록 형성된 인터포저 기판.
  4. 청구항 1에 있어서,
    상기 관통 비아의 내부는 전도성 물질 또는 비전도성 물질로 형성된 인터포저 기판.
  5. 청구항 1에 있어서,
    상기 관통 비아의 내부는 감광성 절연재로 형성된 인터포저 기판.
  6. 청구항 1에 있어서,
    상기 베이스 기판 및 상기 회로 패턴에 빌드업 절연층 및 빌드업 회로층을 포함하는 빌드업층이 더 형성된 인터포저 기판.
  7. 청구항 6에 있어서,
    상기 빌드업 절연층과 상기 관통 비아의 내부는 동일한 재질로 형성된 인터포저 기판.
  8. 청구항 6에 있어서,
    상기 빌드업 절연층은 감광성 절연재로 형성된 인터포저 기판.
  9. 청구항 1에 있어서,
    상기 관통 비아의 내부에 형성된 회로층과 상기 측벽에 형성된 회로층이 동일한 높이를 갖도록 형성된 인터포저 기판.
  10. 관통홀이 형성된 베이스 기판을 준비하는 단계;
    상기 베이스 기판 및 관통홀 내벽에 제1 도금층을 형성하는 단계;
    상기 관통홀에 상기 관통홀 내벽보다 낮은 높이를 갖도록 충진재를 충진하는 단계;
    상기 제1 도금층 및 상기 충진재에 제2 도금층을 형성하는 단계; 및
    상기 제1 도금층 및 제2 도금층을 패터닝하여 회로 패턴 및 관통 비아를 형성하는 단계;
    를 포함하는 인터포저 기판 제조 방법.
  11. 청구항 10에 있어서,
    상기 제1 도금층 및 제2 도금층은 전도성 물질로 형성된 인터포저 기판 제조 방법.
  12. 청구항 10에 있어서,
    상기 충진재를 충진하는 단계에서,
    상기 충전재는 전도성 물질 또는 비전도성 물질인 인터포저 기판 제조 방법.
  13. 청구항 10에 있어서,
    상기 충진재를 충진하는 단계에서,
    상기 충전재는 감광성 절연재인 인터포저 기판 제조 방법.
  14. 청구항 10에 있어서,
    상기 충진재를 충진하는 단계는,
    상기 관통홀에 상기 충진재를 충진하는 단계; 및
    상기 충진재를 상기 제1 도금층보다 낮은 높이를 갖도록 에칭하는 단계;
    를 포함하는 인터포저 기판 제조 방법.
  15. 청구항 10에 있어서,
    상기 충진재를 상기 제1 도금층보다 낮은 높이를 갖도록 에칭하는 단계는,
    플라즈마 에칭법, 화학적 에칭법 또는 노광 및 현상으로 수행되는 인터포저 기판 제조 방법.
  16. 청구항 10에 있어서,
    상기 충진재를 충진하는 단계에서,
    상기 충진재는 가장자리가 중심보다 낮은 높이를 갖도록 충진되는 인터포저 기판 제조 방법.
  17. 청구항 10에 있어서,
    상기 회로 패턴 및 관통 비아를 형성하는 단계에서,
    상기 관통 비아는 상기 회로 패턴과 동일하거나 낮은 높이를 갖도록 형성된 인터포저 기판 제조 방법.
  18. 청구항 10에 있어서,
    상기 회로 패턴 및 관통 비아를 형성하는 단계 이후에,
    상기 회로 패턴 및 관통 비아에 빌드업 절연층 및 빌드업 회로층을 포함하는 빌드업층을 형성하는 단계를 더 포함하는 인터포저 기판 제조 방법.
  19. 청구항 18에 있어서,
    상기 빌드업층을 형성하는 단계에서,
    상기 빌드업 절연층과 상기 관통 비아의 내부는 동일한 재질로 형성되는 인터포저 기판 제조 방법.
  20. 청구항 18에 있어서,
    상기 빌드업층을 형성하는 단계에서,
    상기 빌드업 절연층은 감광성 절연재로 형성되는 인터포저 기판 제조 방법.
KR20130113967A 2013-09-25 2013-09-25 인터포저 기판 및 인터포저 기판 제조 방법 KR20150033979A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130113967A KR20150033979A (ko) 2013-09-25 2013-09-25 인터포저 기판 및 인터포저 기판 제조 방법
US14/143,536 US20150083480A1 (en) 2013-09-25 2013-12-30 Interposer board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130113967A KR20150033979A (ko) 2013-09-25 2013-09-25 인터포저 기판 및 인터포저 기판 제조 방법

Publications (1)

Publication Number Publication Date
KR20150033979A true KR20150033979A (ko) 2015-04-02

Family

ID=52689967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130113967A KR20150033979A (ko) 2013-09-25 2013-09-25 인터포저 기판 및 인터포저 기판 제조 방법

Country Status (2)

Country Link
US (1) US20150083480A1 (ko)
KR (1) KR20150033979A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116982A (ko) * 2017-02-14 2019-10-15 가부시끼가이샤니혼세이부쯔세이자이 기억 개선용 펩티드

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170002179A (ko) * 2015-06-29 2017-01-06 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218618A (ja) * 1992-01-30 1993-08-27 Cmk Corp プリント配線板の製造方法
EP0805614B1 (en) * 1995-11-17 2005-04-13 Kabushiki Kaisha Toshiba Multilayered wiring board, prefabricated material for multilayered wiring board, process of manufacturing multilayered wiring board, electronic parts package, and method for forming conductive pillar
EP1843650B1 (en) * 1998-09-03 2012-03-07 Ibiden Co., Ltd. Method of manufacturing a multilayered printed circuit board
TWI310670B (en) * 2003-08-28 2009-06-01 Ibm Printed wiring board manufacturing method and printed wiring board
EP1633175A4 (en) * 2003-09-29 2009-11-11 Ibiden Co Ltd INSULATION INTERIOR FOR PRINTED CONNECTION CARD, PRINTED CONNECTION CARD, AND METHOD OF MANUFACTURING THE SAME
CN101189921A (zh) * 2005-06-01 2008-05-28 松下电器产业株式会社 电路基板和其制造方法以及使用该电路基板的电子部件
JP2008028376A (ja) * 2006-06-20 2008-02-07 Sanyo Electric Co Ltd 回路基板、半導体モジュールおよび回路基板の製造方法
SG149710A1 (en) * 2007-07-12 2009-02-27 Micron Technology Inc Interconnects for packaged semiconductor devices and methods for manufacturing such devices
JP5089336B2 (ja) * 2007-10-29 2012-12-05 新光電気工業株式会社 パッケージ用シリコン基板
JP2009283739A (ja) * 2008-05-23 2009-12-03 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
KR101458958B1 (ko) * 2008-06-10 2014-11-13 삼성전자주식회사 반도체 칩, 반도체 패키지 및 반도체 칩의 제조 방법
JP5471987B2 (ja) * 2010-09-07 2014-04-16 株式会社大真空 電子部品パッケージ用封止部材、電子部品パッケージ、及び電子部品パッケージ用封止部材の製造方法
JP5447316B2 (ja) * 2010-09-21 2014-03-19 株式会社大真空 電子部品パッケージ用封止部材、及び電子部品パッケージ
CN103392229B (zh) * 2011-03-18 2016-06-22 株式会社大真空 电子器件封装体、电子器件、及电子器件封装体的制造方法
WO2013047807A1 (ja) * 2011-09-30 2013-04-04 株式会社大真空 電子部品パッケージ、電子部品パッケージ用封止部材、および前記電子部品パッケージ用封止部材の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116982A (ko) * 2017-02-14 2019-10-15 가부시끼가이샤니혼세이부쯔세이자이 기억 개선용 펩티드

Also Published As

Publication number Publication date
US20150083480A1 (en) 2015-03-26

Similar Documents

Publication Publication Date Title
KR102425753B1 (ko) 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지
KR102472945B1 (ko) 인쇄회로기판, 반도체 패키지 및 그 제조방법
KR102333091B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR20160013706A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR20150146287A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR20150093032A (ko) 임베디드 기판, 인쇄회로기판 및 그 제조 방법
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR20160007455A (ko) 인쇄회로기판
KR20150006686A (ko) 반도체 패키지 및 그 제조 방법
KR101474642B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR102254874B1 (ko) 패키지 기판 및 패키지 기판 제조 방법
KR20140018027A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR20170041020A (ko) 인쇄회로기판 및 그 제조방법
KR20150033979A (ko) 인터포저 기판 및 인터포저 기판 제조 방법
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
US20140042122A1 (en) Method of manufacturing printed circuit board
KR20150024093A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR20150024161A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
US20150195902A1 (en) Printed circuit board and method of manufacturing the same
KR20160008848A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 이용한 적층형 패키지
KR20160010996A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR101516083B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR102023729B1 (ko) 인쇄회로기판 및 그 제조 방법
KR101397303B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR20150022560A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application