KR20170002179A - 인쇄회로기판 및 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판 및 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR20170002179A
KR20170002179A KR1020150092321A KR20150092321A KR20170002179A KR 20170002179 A KR20170002179 A KR 20170002179A KR 1020150092321 A KR1020150092321 A KR 1020150092321A KR 20150092321 A KR20150092321 A KR 20150092321A KR 20170002179 A KR20170002179 A KR 20170002179A
Authority
KR
South Korea
Prior art keywords
layer
core
metal layer
metal
thickness
Prior art date
Application number
KR1020150092321A
Other languages
English (en)
Inventor
목지수
고영관
박정현
이재언
고영국
김굉식
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150092321A priority Critical patent/KR20170002179A/ko
Priority to CN201610084790.5A priority patent/CN106304612A/zh
Priority to US15/174,563 priority patent/US20160381792A1/en
Publication of KR20170002179A publication Critical patent/KR20170002179A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 코어 보강재층과 상기 코어 보강재층의 상면에 형성되는 제 1 금속층 및 상기 코어 보강재층의 하면에 형성되는 제 2 금속층을 포함하는 코어층, 상기 코어층의 상면과 하면을 관통하여 형성되는 관통 비아, 상기 코어층의 상면과 하면 및 상기 관통 비아에 형성되는 감광성 절연재층 및 상기 감광성 절연재층상에 형성된 내층 회로층을 포함하는 인쇄회로기판을 제공하므로, 고방열, 고강도, 고밀도 인쇄회로기판을 제공할 수 있으며, 공정의 단순화를 통하여 생산성 향상에도 기여할 수 있다.

Description

인쇄회로기판 및 인쇄회로기판의 제조방법{Printed Circuit Board and Method of the Same}
본 발명은 인쇄회로기판 및 인쇄회로기판의 제조방법에 관한 것이다.
최근 전자기기의 급속한 발전에 의해 전자기기는 점차 고기능화되고 있다. 이와 더불어 전자부품에서도 경박단소화가 이뤄지고 있으며, 이에 따라 인쇄회로기판도 더욱더 고기능화, 고밀도화, 슬림화가 요구되고 있다.
기본의 휴대기기용 메인 기판의 경우, 코어 동박적층판(CCL, Copper Clad Laminate)을 투입하고, 상기 투입된 코어 동박적층판에 회로형성공정을 통하여 내층 회로를 형성한 뒤, 내층 코어 양면에 열경화성 절연재인 프리프레그(prepreg)와 동박을 적층하고 회로 형성공정을 진행하여 1차 빌드업층을 형성한다.
이후, 상기 1차 빌드업층의 형성 과정을 반복하여 2차, 3차 빌드업층을 형성하고 솔더 레지스트 형성 및 후공정을 진행하여 다층의 빌드업 메인 기판을 제조한다.
여기서 사용된 층간 절연재인 프리프레그는 유리섬유(glass fabric)를 열경화성 에폭시 수지에 함침시켜 반 경화(B-stage) 형태로 제작한 절연재로서 적층 공정에서 가압, 가열 과정을 통하여 완전 경화(C-stage)상태로 변화시켜 층간 접착제 및 절연층의 역할을 수행하게 된다.
이렇게 형성된 절연재는 메인 기판의 강도(stiffness)를 유지시켜주는 역할을 하게 된다.
그런데, 상기의 방법으로 제조된 내층 코어의 경우, 서브트랙티브(subtractive) 공법으로 회로를 형성하기 때문에 고밀도 회로를 구현하는데 한계가 있어 인쇄회로기판의 빌드업층이 증가할 수 있다.
대한민국 공개특허공보 제2015-0042042호
본 발명은 종래의 인쇄회로기판에서 제기되는 상기 제반 단점과 문제점을 해결하기 위하여 창안된 것으로서, 인쇄회로기판의 코어층으로 사용되는 동박적층판 상에 감광성 절연재료(PID, Photo Imagable Dielectric)를 적층한 뒤, 상기 감광성 절연재료(PID, Photo Imagable Dielectric)상에 내층 회로를 세미애디티브법(SAP, Semi Additive Plating) 방법에 의하여 미세회로를 형성하여 고밀도 인쇄회로기판을 제공하는데 목적이 있다.
본 발명의 상기 목적은 코어 보강재층과 상기 코어 보강재층의 상면에 형성되는 제 1 금속층 및 상기 코어 보강재층의 하면에 형성되는 제 2 금속층을 포함하는 코어층, 상기 코어층의 상면과 하면을 관통하여 형성되는 관통 비아, 상기 코어층의 상면과 하면 및 상기 관통 비아에 형성되는 감광성 절연재층 및 상기 감광성 절연재층상에 형성된 내층 회로층을 포함하는 인쇄회로기판이 제공됨에 의해서 달성된다.
상기 내층 회로층과 상기 제 1 금속층 또는 상기 제 2 금속층을 연결하는 방열 비아를 더 포함할 수 있고, 상기 내층 회로층과 상기 제 1 금속층 및 상기 제 2 금속층을 연결하는 방열 비아를 더 포함할 수 있으며, 상기 내층 회로층과 상기 제 1 금속층 또는 상기 제 2 금속층을 연결하는 그라운드 비아를 더 포함할 수 있고,상기 내층 회로층과 상기 제 1 금속층 및 상기 제 2 금속층을 연결하는 그라운드 비아를 더 포함할 수 있다.
또한, 상기 코어층의 상기 코어 보강재층의 두께가 상기 제 1 금속층 및 상기 제 2 금속층의 두께의 합보다 두꺼울 수 있고, 상기 코어층의 상기 제 1 금속층 및 상기 제 2 금속층의 두께의 합이 상기 코어 보강재층의 두께보다 두꺼울 수 있으며, 상기 제 1 금속층의 두께와 상기 제 2 금속층의 두께는 서로 다를 수 있다.
이때, 상기 코어 보강재층은 무기 보강재에 수지가 함침된 것일 수 있으며,상기 코어 보강재층은 무기필러 또는 유기필러을 더 포함할 수 있고, 상기 내층 회로층은 세미 애디티브법에 의해 형성된 것일 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 인쇄회로기판은 동박 적층판의 금속층을 내층 회로로 사용하지 않고 감광성 절연재층 상에 세미 애디티브법에 의하여 미세 회로패턴으로 내층 회로층을 형성하기 때문에 고밀도 인쇄회로기판을 제공할 수 있다.
또한, 동박 적층판의 금속층을 방열 부재로 사용하는 경우, 고방열 기판을 제공할 수 있으며, 동박 적층판의 금속층을 그라운드 부재로 사용하는 경우, 그라운드 특성을 유지하면서도 구조가 단순한 인쇄회로기판을 제공할 수 있다.
또한, 외층에 프리프레그층을 형성하여 휨 불량을 줄일 수 있는 고강도 인쇄회로기판을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도.
도 2a는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법 중 코어층을 준비하는 단계의 코어층의 단면도.
도 2b는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법 중 관통홀을 형성한 후의 단면도.
도 2c는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법 중 감광성 절연재층을 형성한 후의 단면도.
도 2d는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법 중 관통 비아홀과 방열 비아홀 또는 그라운드 비아홀을 형성한 후의 단면도.
도 2e는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법 중 관통 비아와 내부 회로층을 형성한 후의 단면도.
도 2f는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법 중 추가적인 빌드업층을 형성한 후의 단면도.
도 2g는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법 중 추가적인 빌드업층을 형성한 후의 단면도.
도 2h는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법 중 상부 프리프레그층과 하부 프리프레그층을 형성한 후의 단면도.
도 2i는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법 중 솔더 레지스트층을 형성한 후의 단면도.
도 3a는 본 발명에 따른 인쇄회로기판의 코어층 중 제 1 금속층 및 제 2 금속층의 두께의 합이 코어 보강재층의 두께보다 두꺼운 경우의 단면도.
도 3b는 본 발명에 따른 인쇄회로기판의 코어층 중 코어 보강재층의 두께가 제 1 금속층 및 제 2 금속층의 두께의 합보다 두꺼운 경우의 단면도.
도 3c는 본 발명에 따른 인쇄회로기판의 코어층 중 제 1 금속층과 제 2 금속층의 두께가 서로 다른 경우의 단면도.
도 4는 본 발명에 따른 인쇄회로기판 중 상면과 하면에 방열 비아 또는 그라운드 비아가 형성된 경우의 단면도.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다.
이하, 도면을 참조하여 본 발명의 구성을 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도이고, 도 3a는 본 발명에 따른 인쇄회로기판의 코어층 중 제 1 금속층 및 제 2 금속층의 두께의 합이 코어 보강재층의 두께보다 두꺼운 경우의 단면도이며, 도 3b는 본 발명에 따른 인쇄회로기판의 코어층 중 코어 보강재층의 두께가 제 1 금속층 및 제 2 금속층의 두께의 합보다 두꺼운 경우의 단면도이고. 도 3c는 본 발명에 따른 인쇄회로기판의 코어층 중 제 1 금속층과 제 2 금속층의 두께가 서로 다른 경우의 단면도이며, 도 4는 본 발명에 따른 인쇄회로기판 중 상면과 하면에 방열 비아 또는 그라운드 비아가 형성된 경우의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판(100)은 코어 보강재층(210)과 상기 코어 보강재층(210)의 상면에 형성되는 제 1 금속층(220) 및 상기 코어 보강재층(210)의 하면에 형성되는 제 2 금속층(230)을 포함하는 코어층(200),상기 코어층(200)의 상면과 하면을 관통하여 형성되는 관통 비아(312), 상기 코어층(200)의 상면과 하면 및 상기 관통 비아(312)에 형성되는 감광성 절연재층(400) 및 상기 감광성 절연재층(400)상에 형성된 내부 회로층(510)을 포함할 수 있다.
본 실시예의 인쇄회로기판(100)은 상기 내부 회로층(510)과 상기 제 1 금속층(220) 및/또는 상기 제 2 금속층(230)을 연결하는 방열 비아(322)를 더 포함할 수 있으며, 상기 내부 회로층(510)과 상기 제 1 금속층(220) 및/또는 상기 제 2 금속층(230)을 연결하는 그라운드 비아(322)를 더 포함할 수 있다.
상기 제 1 금속층(220) 또는 상기 제 2 금속층(230)을 연결하는 비아(322)를 인쇄회로기판의 용도에 따라 열 방출을 위한 방열 비아(322)와 그라운드를 위한 그라운드 비아(322)로 활용할 수 있다.
종래에는 본원발명의 코어층(200)에 해당하는 동박적층판의 금속층(220, 230)을 서브트랙티브법에 의하여 패터닝하여 내층 회로를 형성하는데, 서브트랙티브법은 미세 회로를 구현함에 있어서 어려움이 있다.
그러나, 본 실시예의 인쇄회로기판은 동박적층판의 금속층을 내층 회로층으로 사용하지 않고, 후술할 감광성 절연재층 상에 세미 애디티브법에 의하여 내층 회로(510)를 형성하기 때문에 미세회로 패턴의 구현이 용이할 수 있다.
도 3a을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 코어층(200)은 상기 제 1 금속층(220) 및 상기 제 2 금속층(230)의 두께의 합이 상기 코어 보강재층(210)의 두께보다 두껍게 형성될 수 있다. 이 경우, 방열 비아(322)의 열 전달통로 또는 그라운드 비아(322)의 그라운드 통로로 사용되는 제 1 금속층(220)과 제 2 금속층(230)의 두께가 상대적으로 두껍기 때문에 인쇄회로기판의 방열성능 또는 그라운드 성능이 향상될 수 있다.
도 3b를 참조하면, 본 발명의 다른 실시예에 따른 인쇄회로기판의 코어층(200)은 코어 보강재층(210)의 두께가 상기 제 1 금속층(220) 및 상기 제 2 금속층(230)의 두께의 합보다 두껍게 형성될 수 있다. 이 경우, 방열 비아(322)의 열 전달통로 또는 그라운드 비아(322)의 그라운드 통로로 사용되는 제 1 금속층(220)과 제 2 금속층(230)의 두께가 얇은 대신 코어 보강재층(210)의 두께가 두껍기 때문에 인쇄회로기판의 휨을 억제할 수 있어 신뢰성 향상에 도움을 줄 수 있다.
도 3c를 참조하면, 본 발명의 다른 실시예에 따른 인쇄회로기판의 코어층(200)은 상기 제 1 금속층(220)과 상기 제 2 금속층(230)의 두께가 서로 다르게 형성될 수 있다. 이 경우, 인쇄회로기판의 상면과 하면 중 상대적으로 배선밀도가 낮은 면의 금속층의 두께를 두껍게 형성하여 전체적인 인쇄회로기판의 휨을 개선할 수 있다. 예를 들어, 인쇄회로기판의 상면의 배선밀도가 하면에 비해 상대적으로 높은 경우, 하면에 해당하는 제 2 금속층(230)의 두께를 제 1 금속층(220)의 두께에 비하여 두껍게 형성하면 인쇄회로기판의 상면과 하면의 전체적인 배선밀도를 맞춰줄 수 있으며, 이를 통하여 인쇄회로기판의 휨을 개선할 수 있다.
도 4를 참조하면, 본 실시예의 인쇄회로기판은 상면뿐 아니라 하면에도 방열 비아(323) 또는 그라운드 비아(323)를 형성할 수 있다. 이를 통하여, 하면에서 발생한 열 방출 또는 인쇄회로기판의 하면 회로의 그라운드 통로로 사용될 수 있다.
본 발명의 실시예에 따른 인쇄회로기판은 추가적인 빌드업층이 적층될 수 있는데, 추가적인 감광성 절연재층(410, 420)과 내층 회로층(520, 530)을 형성하여 다층 인쇄회로기판을 제조할 수 있다.
추가적인 빌드업층 중 외곽층에는 프리프레그를 사용할 수 있는데, 보강재와 필러를 포함하는 제 1 프리프레그층(610) 및 제 2 프리프레그층(620)을 적층하여 인쇄회로기판의 강성을 증가시킬 수 있다.
상기 제 1 프리프레그층(610)과 상기 제 2 프리프레그층(620) 외층에는 개구부(711)가 형성된 솔더 레지스트층(710)을 형성하여 인쇄회로기판의 보호층으로 사용할 수 있다.
이하, 도면을 참조하여 본 발명에 따른 인쇄회로기판의 제조방법을 상세하게 설명한다.
도 2a는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법 중 코어층을 준비하는 단계의 코어층의 단면도이고, 도 2b는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법 중 관통홀을 형성한 후의 단면도이며, 도 2c는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법 중 감광성 절연재층을 형성한 후의 단면도이고, 도 2d는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법 중 관통 비아홀과 방열 비아홀 또는 그라운드 비아홀을 형성한 후의 단면도이며, 도 2e는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법 중 관통 비아와 내부 회로층을 형성한 후의 단면도이고, 도 2f는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법 중 추가적인 빌드업층을 형성한 후의 단면도이며, 도 2g는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법 중 추가적인 빌드업층을 형성한 후의 단면도이고, 도 2h는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법 중 상부 프리프레그층과 하부 프리프레그층을 형성한 후의 단면도이며, 도 2i는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법 중 솔더 레지스트층을 형성한 후의 단면도이다.
도 2a 내지 도 2i를 참조하면, 본 발명의 실시예에 따른 인쇄회로기판(100)은 코어 보강재층(210), 상기 코어 보강재층(210)의 상면에 형성되는 제 1 금속층(220) 및 상기 코어 보강재층(210)의 하면에 형성되는 제 2 금속층(230)을 포함하는 코어층(200)을 준비하는 단계, 상기 코어층(200)에 관통홀(310)을 형성하는 단계, 상기 관통홀(310)이 형성된 코어층(200)의 상면과 하면에 감광성 절연재층(400)을 적층하는 단계, 노광·현상을 통하여 상기 관통홀(310) 부위에 관통 비아홀(311)을 형성하는 단계 및 상기 감광성 절연층상(400)에 세미 애디티브법을 사용하여 내층 회로층(510) 및 관통 비아(312)를 형성하는 단계를 포함할 수 있다.
상기 코어층(200)을 준비하는 단계에서는 코어 보강재층(210), 상기 코어 보강재층(210)의 상면에 형성되는 제 1 금속층(220) 및 상기 코어 보강재층(210)의 하면에 형성되는 제 2 금속층(230)을 포함하는 코어층을 준비한다.
상기 코어 보강재층(210)은 유리 섬유(202)와 무기필러 또는 유기필러등의 필러(201)를 포함할 수 있다.
상기 제 1 금속층(220)과 제 1 금속층(230)의 두께를 그라인딩 등의 방법으로 조절할 수 있는데, 이를 통하여 상기 코어 보강재층(210)의 두께가 상기 제 1 금속층(220) 및 상기 제 2 금속층(230)의 두께의 합보다 두꺼운 코어층(도3b, 200), 상기 제 1 금속층(220) 및 상기 제 2 금속층(230)의 두께의 합이 상기 코어 보강재층(210)의 두께보다 두꺼운 코어층(도 3a, 200), 상기 제 1 금속층(220)의 두께와 상기 제 2 금속층(230)의 두께는 서로 다른 코어층(도 3c, 200)등 다양한 코어층을 준비할 수 있다.
상기 코어층(200)에 관통홀(310)을 형성하는 단계에서는 드릴링 공정을 통하여 관통홀(310)을 가공한다.
상기 감광성 절연재층(400)을 적층하는 단계에서는 상기 관통홀(310)이 형성된 코어층(200)의 상면과 하면에 감광성 절연재층(400)을 적층한다.
상기 감광성 절연층재(400)은 감광성 에폭시가 사용될 수 있으나, 이에 한정되는 것은 아니다.
상기 감광성 절연재층(400)은 감광성 절연재료를 적층하는 방법에 의하여 형성할 수 있으며, 열과 압력에 의해 압착하는 과정에서 상기 코어층(200)의 상면과 하면뿐 아니라 상기 관통홀(310)의 내부까지 감광성 절연재층(400)이 형성될 수 있다.
상기 관통 비아홀(311)을 형성하는 단계에서는 노광, 현상 공정을 통하여 상기 관통홀(310) 부위에 관통 비아홀(311)을 형성한다.
이때, 감광성 절연재층(400)이 레이저 등에 의하여 경화될 수 있기 때문에 마스크 등으로 관통 비아홀(311)이 형성될 부위를 보호하고 레이저에 의한 노광을 진행하고 현상하여 상기 관통 비아홀(311)을 형성할 수 있다.
또한, 제 1 금속층 및/또는 제 2 금속층과 내층 회로층을 연결하는 방열 비아(322) 또는 그라운드 비아(322)를 형성하기 위한 방열 비아홀(320) 또는 그라운드 비아홀(320)을 함께 형성할 수 있다.
상기 감광성 절연재층(400)상에 세미 애디티브법(Semi-Additive Plating)을 사용하여 내층 회로층(510) 및 관통 비아(312)를 형성하는 단계에서는 세미 애디티브법(Semi-Additive Plating)을 사용하여 감광성 절연재층(400)상에 미세 회로패턴을 형성하여 내층 회로층(510)으로 사용할 수 있다.
종래의 동박 적층판의 금속층을 서브트랙티브법에 의하여 내층 회로층을 형성하는 경우 회로 식각 공정에서 에칭액을 사용하기 때문에 회로 패턴 단면의 종횡비가 좋지 못하여 미세 회로패턴의 형성에 어려움이 있는데 반하여, 동박 적층판의 금속층을 내층 회로층으로 사용하지 않고 감광성 절연재층을 적층 후 상기 감광성 절연재층 상에 세미 애디티브법(Semi-Additive Plating)을 사용하여 내층 회로층(510)을 형성하는 본원발명의 경우, 회로 패턴 단면의 종횡비가 우수한 미세회로 패턴의 형성이 용이할 수 있다.
상기 관통 비아홀(311)은 상기 세미 애디티브법에 의한 도금 진행 시 내부에 도금층이 채워져 관통 비아(312)가 형성될 수 있으며, 방열 비아홀(320) 또는 그라운드 비아홀(320)도 상기 도금 진행을 통하여 방열 비아(322) 또는 그라운드 비아(322)로 형성될 수 있다.
상기 감광성 절연층을 적층하는 단계와 세미 애디티브법을 형성하는 단계를 반복하여 추가적인 감광성 절연재층(410, 420)을 형성할 수 있으며, 이를 통하여 추가적인 내층 회로층(520, 530)과 내층 회로층 간의 신호 및 전기 전달을 위한 층간 비아(322)를 형성할 수 있다.
상기 추가적인 감광성 절연재층(410, 420)과 추가적인 내층 회로층(520, 530)을 형성한 후에 제 1 프리프레그층(610)과 제 2 프리프레그층(620)을 형성할 수 있는데, 상기 제 1 프리프레그층(610)과 제 2 프리프레그층(620)은 보강재와 필러를 포함할 수 있어 인쇄회로기판의 강성을 유지하는데 도움을 줄 수 있다.
이후, 솔더 레지스트층(710)을 형성하여 보호층으로 사용할 수 있으며, 상기 솔더 레지스트층(710)은 외부 전자부품과의 전기적 연결을 위한 개구부(711)를 구비할 수 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
100 : 인쇄회로기판
200 : 코어층
201 : 필러
202 : 무기 보강재
210 : 코어 보강재층
220 : 제 1 금속층
230 : 제 2 금속층
310 : 관통 홀
311 : 관통 비아홀
312 : 관통 비아
320 : 방열 비아홀 또는 그라운드 비아홀
322, 323 : 방열 비아 또는 그라운드 비아
332 : 층간 비아
400, 410, 420 : 감광성 절연재층
510, 520, 530 : 내층 회로층
610 : 상부 프리프레그층
620 : 하부 프리프레그층
710 : 솔더 레지스트층
711 : 솔더 레지스트 개구부

Claims (28)

  1. 코어 보강재층과 상기 코어 보강재층의 상면에 형성되는 제 1 금속층 및 상기 코어 보강재층의 하면에 형성되는 제 2 금속층을 포함하는 코어층;
    상기 코어층의 상면과 하면을 관통하여 형성되는 관통 비아;
    상기 코어층의 상면과 하면 및 상기 관통 비아에 형성되는 감광성 절연재층; 및
    상기 감광성 절연재층상에 형성된 내층 회로층을 포함하는 인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 내층 회로층과 상기 제 1 금속층 또는 상기 제 2 금속층을 연결하는 방열 비아를 더 포함하는 인쇄회로기판.
  3. 제 1 항에 있어서,
    상기 내층 회로층과 상기 제 1 금속층 및 상기 제 2 금속층을 연결하는 방열 비아를 더 포함하는 인쇄회로기판.
  4. 제 1 항에 있어서,
    상기 내층 회로층과 상기 제 1 금속층 또는 상기 제 2 금속층을 연결하는 그라운드 비아를 더 포함하는 인쇄회로기판.
  5. 제 1 항에 있어서,
    상기 내층 회로층과 상기 제 1 금속층 및 상기 제 2 금속층을 연결하는 그라운드 비아를 더 포함하는 인쇄회로기판.
  6. 제 1 항에 있어서,
    상기 코어층의 상기 코어 보강재층의 두께가 상기 제 1 금속층 및 상기 제 2 금속층의 두께의 합보다 두꺼운 인쇄회로기판.
  7. 제 1 항에 있어서,
    상기 코어층의 상기 제 1 금속층 및 상기 제 2 금속층의 두께의 합이 상기 코어 보강재층의 두께보다 두꺼운 인쇄회로기판.
  8. 제 1 항에 있어서,
    상기 제 1 금속층의 두께와 상기 제 2 금속층의 두께는 서로 다른 인쇄회로기판.
  9. 제 1 항에 있어서,
    상기 코어 보강재층은 무기 보강재에 수지가 함침된 것인 인쇄회로기판.
  10. 제 1 항에 있어서,
    상기 코어 보강재층은 무기필러 또는 유기필러을 더 포함하는 인쇄회로기판.
  11. 제 1 항에 있어서,
    상기 내층 회로층은 세미 애디티브법에 의해 형성된 것인 인쇄회로기판.
  12. 코어 보강재층, 상기 코어 보강재층의 상면에 형성되는 제 1 금속층 및 상기 코어 보강재층의 하면에 형성되는 제 2 금속층을 포함하는 코어층;
    상기 코어층의 상면과 하면을 관통하여 형성되는 관통 비아;
    상기 코어층의 상면과 하면 및 상기 관통 비아에 형성되는 감광성 절연재층;
    상기 감광성 절연재층상에 형성된 내층 회로층;
    상기 감광성 절연재층의 상부에 형성되는 제 1 프리프레그층; 및
    상기 감광성 절연재층재의 하부에 형성되는 제 2 프리프레그층을 포함하는 인쇄회로기판.
  13. 제 12 항에 있어서,
    상기 내층 회로층과 상기 제 1 금속층 또는 상기 제 2 금속층을 연결하는 방열 비아를 더 포함하는 인쇄회로기판.
  14. 제 12 항에 있어서,
    상기 내층 회로층과 상기 제 1 금속층 및 상기 제 2 금속층을 연결하는 방열 비아를 더 포함하는 인쇄회로기판.
  15. 제 12 항에 있어서,
    상기 내층 회로층과 상기 제 1 금속층 또는 상기 제 2 금속층을 연결하는 그라운드 비아를 더 포함하는 인쇄회로기판.
  16. 제 12 항에 있어서,
    상기 내층 회로층과 상기 제 1 금속층 및 상기 제 2 금속층을 연결하는 그라운드 비아를 더 포함하는 인쇄회로기판.
  17. 제 12 항에 있어서,
    상기 코어층의 상기 코어 보강재층의 두께가 상기 제 1 금속층 및 상기 제 2 금속층의 두께의 합보다 두꺼운 인쇄회로기판.
  18. 제 12 항에 있어서,
    상기 코어층의 상기 제 1 금속층 및 상기 제 2 금속층의 두께의 합이 상기 코어 보강재층의 두께보다 두꺼운 인쇄회로기판.
  19. 제 12 항에 있어서,
    상기 제 1 금속층의 두께와 상기 제 2 금속층의 두께는 서로 다른 인쇄회로기판.
  20. 제 12 항에 있어서,
    상기 코어 보강재층은 무기 보강재에 수지가 함침된 것인 인쇄회로기판.
  21. 제 12 항에 있어서,
    상기 코어 보강재층은 무기필러 또는 유기필러을 더 포함하는 인쇄회로기판.
  22. 제 12 항에 있어서,
    상기 내층 회로층은 세미 애디티브법에 의해 형성된 것인 인쇄회로기판.
  23. 제 12 항에 있어서,
    상기 제 1 프리프레그층과 상기 제 2 프리프레그층 상에 솔더 레지스트가 더 형성되는 인쇄회로기판.
  24. 코어 보강재층, 상기 코어 보강재층의 상면에 형성되는 제 1 금속층 및 상기 코어 보강재층의 하면에 형성되는 제 2 금속층을 포함하는 코어층을 준비하는 단계;
    상기 코어층에 관통홀을 형성하는 단계;
    상기 관통홀이 형성된 코어층의 상면과 하면에 감광성 절연재층을 적층하는 단계;
    노광, 현상을 통하여 상기 관통홀 부위에 관통 비아홀을 형성하는 단계; 및
    상기 감광성 절연재층상에 세미 애디티브법을 사용하여 내층 회로층 및 관통 비아를 형성하는 단계를 포함하는 인쇄회로기판의 제조방법.
  25. 제 24 항에 있어서,
    상기 감광성 절연재층의 상면에 제 1 프리프레그층을 형성하고, 상기 감광성 절연재층의 하면에 제 2 프리프레그층을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조방법.
  26. 제 24 항에 있어서,
    상기 코어층을 준비하는 단계에서, 상기 코어 보강재층의 두께가 상기 제 1 금속층 및 상기 제 2 금속층의 두께의 합보다 두꺼운 코어층을 사용하는 인쇄회로기판의 제조방법.
  27. 제 24 항에 있어서,
    상기 코어층을 준비하는 단계에서, 상기 제 1 금속층 및 상기 제 2 금속층의 두께의 합이 상기 코어 보강재층의 두께보다 두꺼운 코어층을 사용하는 인쇄회로기판의 제조방법.
  28. 제 24 항에 있어서,
    상기 코어층을 준비하는 단계에서, 상기 제 1 금속층의 두께와 상기 제 2 금속층의 두께는 서로 다른 코어층을 사용하는 인쇄회로기판의 제조방법.


KR1020150092321A 2015-06-29 2015-06-29 인쇄회로기판 및 인쇄회로기판의 제조방법 KR20170002179A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150092321A KR20170002179A (ko) 2015-06-29 2015-06-29 인쇄회로기판 및 인쇄회로기판의 제조방법
CN201610084790.5A CN106304612A (zh) 2015-06-29 2016-02-14 印刷电路板及其制造方法
US15/174,563 US20160381792A1 (en) 2015-06-29 2016-06-06 Printed circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150092321A KR20170002179A (ko) 2015-06-29 2015-06-29 인쇄회로기판 및 인쇄회로기판의 제조방법

Publications (1)

Publication Number Publication Date
KR20170002179A true KR20170002179A (ko) 2017-01-06

Family

ID=57603338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150092321A KR20170002179A (ko) 2015-06-29 2015-06-29 인쇄회로기판 및 인쇄회로기판의 제조방법

Country Status (3)

Country Link
US (1) US20160381792A1 (ko)
KR (1) KR20170002179A (ko)
CN (1) CN106304612A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180177045A1 (en) * 2016-12-21 2018-06-21 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding Component in Component Carrier by Component Fixation Structure
CN108347820B (zh) * 2017-01-25 2020-09-15 奥特斯(中国)有限公司 容纳部件的基底结构上的高导热涂层
EP3373714B1 (en) * 2017-03-08 2023-08-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Hybrid component carrier and method for manufacturing the same
US10506712B1 (en) * 2018-07-31 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Printed circuit board
CN110858576B (zh) * 2018-08-24 2022-05-06 芯舟科技(厦门)有限公司 覆晶封装基板及其制法
TWI739027B (zh) * 2018-08-30 2021-09-11 恆勁科技股份有限公司 覆晶封裝基板之核心結構及其製法
TWI746415B (zh) * 2018-08-30 2021-11-11 恆勁科技股份有限公司 覆晶封裝基板之核心結構及其製法
DE102019108870A1 (de) * 2019-04-04 2020-10-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Träger mit verkleinerter Durchkontaktierung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150042042A (ko) 2013-10-10 2015-04-20 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4446188A (en) * 1979-12-20 1984-05-01 The Mica Corporation Multi-layered circuit board
DE60027141T2 (de) * 1999-10-26 2006-12-28 Ibiden Co., Ltd., Ogaki Gedruckte mehrschichtleiterplatte und herstellungsverfahren für gedruckte mehrschichtleiterplatte
JP2001177253A (ja) * 1999-12-21 2001-06-29 Hitachi Ltd 多層プリント基板の製造方法
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
US20070230150A1 (en) * 2005-11-29 2007-10-04 International Business Machines Corporation Power supply structure for high power circuit packages
CN101507058B (zh) * 2006-07-14 2013-05-01 斯塔布科尔技术公司 具有构成电路一部分的核心层的增层印刷线路板衬底
US8158891B2 (en) * 2007-09-10 2012-04-17 Unimicron Technology Corp. Circuit board structure and method for manufacturing the same
US20120111621A1 (en) * 2009-07-24 2012-05-10 Sumitomo Bakelite Company, Ltd. Resin composition, resin sheet, prepreg, metal-clad laminate, printed wiring board and semiconductor device
JP2013157366A (ja) * 2012-01-27 2013-08-15 Kyocer Slc Technologies Corp 配線基板およびそれを用いた実装構造体
KR101472633B1 (ko) * 2012-10-16 2014-12-15 삼성전기주식회사 하이브리드 적층기판, 그 제조방법 및 패키지 기판
KR20150024161A (ko) * 2013-08-26 2015-03-06 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
KR20150033979A (ko) * 2013-09-25 2015-04-02 삼성전기주식회사 인터포저 기판 및 인터포저 기판 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150042042A (ko) 2013-10-10 2015-04-20 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
CN106304612A (zh) 2017-01-04
US20160381792A1 (en) 2016-12-29

Similar Documents

Publication Publication Date Title
KR20170002179A (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
KR100722635B1 (ko) 와이어 본딩 패드면과 볼패드면의 회로층이 다른 두께를갖는 반도체 패키지 기판 및 그 제조방법
CN106304613B (zh) 电路板及其制造方法
US11812556B2 (en) Printed circuit board and manufacturing method thereof
KR100843368B1 (ko) 다층 인쇄회로기판의 제조방법
KR20120064126A (ko) 배선판 및 그 제조 방법
JP2011018948A (ja) 多層印刷回路基板及びその製造方法
KR100861619B1 (ko) 방열 인쇄회로기판 및 그 제조방법
KR102356809B1 (ko) 인쇄회로기판 및 그 제조방법
JP2015185828A (ja) 電子部品内蔵多層配線板およびその製造方法
JP6643956B2 (ja) 印刷配線板およびその製造方法
KR100861620B1 (ko) 인쇄회로기판의 제조방법
US20160095231A1 (en) Multi-layer circuit board having cavity and manufacturing method thereof
KR102442389B1 (ko) 인쇄회로기판 및 그 제조방법
KR20080030366A (ko) 다층복합 열전도성 알루미늄 인쇄회로기판 및 이의제조방법
KR20090123032A (ko) 반도체 칩 내장형 인쇄회로기판 제조 방법
KR20100005816A (ko) 인쇄회로기판 제조방법
KR20090074837A (ko) 능동 소자 내장을 위한 레이저 캐비티 형성 방법 및 이를적용한 인쇄 회로 기판
KR20140119517A (ko) 인쇄회로기판 제조방법
KR101055455B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR100888562B1 (ko) 능동소자 내장형 인쇄회로기판 제조 방법
JP2005072184A (ja) メタルコアと多層基板の複合基板
KR101205431B1 (ko) 구리 코어 구조의 방열 인쇄회로기판 제조방법
KR102160657B1 (ko) 열경화성 절연재를 이용한 초박형 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application