TWI746415B - 覆晶封裝基板之核心結構及其製法 - Google Patents

覆晶封裝基板之核心結構及其製法 Download PDF

Info

Publication number
TWI746415B
TWI746415B TW110121710A TW110121710A TWI746415B TW I746415 B TWI746415 B TW I746415B TW 110121710 A TW110121710 A TW 110121710A TW 110121710 A TW110121710 A TW 110121710A TW I746415 B TWI746415 B TW I746415B
Authority
TW
Taiwan
Prior art keywords
conductive
layer
insulating
core
pillar
Prior art date
Application number
TW110121710A
Other languages
English (en)
Other versions
TW202139395A (zh
Inventor
周保宏
余俊賢
許詩濱
Original Assignee
恆勁科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 恆勁科技股份有限公司 filed Critical 恆勁科技股份有限公司
Priority to TW110121710A priority Critical patent/TWI746415B/zh
Publication of TW202139395A publication Critical patent/TW202139395A/zh
Application granted granted Critical
Publication of TWI746415B publication Critical patent/TWI746415B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種覆晶封裝基板之核心結構及其製法，係於核心層之相對兩側上分別疊設強化層，以增加該覆晶封裝基板之剛性強度，促使本發明的核心層能朝薄型化設計，且其中導電部之端面尺寸又可依需求朝微小化設計，因而能增加單位面積內電性連接點之數量，以及製作出細線路間距及高佈線密度之線路部，進而能滿足高集積晶片/大尺寸基板之封裝需求，以及更可避免電子封裝件發生彎翹者。

Description

覆晶封裝基板之核心結構及其製法
本發明係有關一種覆晶封裝基板，尤指一種半導體封裝製程用之覆晶封裝基板之核心結構及其製法。
隨著產業應用的發展，近年來逐漸朝向5G高頻通訊、AR、VR等發展，因此更需要研發高階半導體的封裝技術，以應用於如人工智慧(AI)晶片、高階晶片、多晶片等之半導體覆晶封裝或多晶片封裝，而在此封裝需求之下，封裝尺寸勢必越來越大，疊層數也越來越高，導致線路設計更是朝高密度、細線路間距、高電性連接點數等方向設計，藉以滿足上揭晶片之封裝需求。
目前在高階晶片封裝及應用的缺點是現有的覆晶封裝基板，因為要配合高集積尺寸晶片(如AI晶片等)之封裝，為了滿足更多的電性連接點數量、大量且複雜的線路需求，以及避免板翹現象之發生，所以勢必要加厚核心層尺寸，但也因而造成其穿孔(Through hole)之斷面尺寸變大，致使其電性連接點之間距也變大，故導致在單位面積內之電性連接點數量變少、線路密度變低、線路間距變大，而為了 滿足上揭需求，只好將覆晶封裝基板的尺寸變得更大、更厚，因而造成封裝作業變得更加的困難。
因此，現有業界是使用大尺寸的覆晶封裝基板，如45x45mm2、70x70mm2或80x80mm2等大尺寸覆晶封裝基板結構，以承載如人工智慧(AI)晶片、高階晶片或多晶片等高積集尺寸晶片來進行封裝。如第1A圖所示，該電子裝置1係包括：一電路板18、一設於該電路板18上之大尺寸版面覆晶封裝基板1a、以及一結合於該覆晶封裝基板1a上之高集積尺寸半導體晶片19。具體地，如第1B圖所示，該覆晶封裝基板1a係包括一核心層10、設於該核心層10上、下兩側面上之增層(Build up)結構11、及設於該增層結構11上之防焊層12，其中，該核心層10具有導電通孔100以電性連接該增層結構11之線路層110，且該增層結構11復包含至少一包覆該些線路層110之介電層111，並令該防焊層12外露出該增層結構11最外側之線路層110，俾供作為電性連接點112，以藉由焊錫材料13結合該電路板18及該半導體晶片19。
習知核心層10之製作中，係採用玻纖配合環氧樹酯所組成之基材，如BT(Bismaleimide Triazine)或FR5等，再於其上進行導電通孔100製程，如機械鑽孔、雷射鑽孔或雙錐狀盲孔(如第1C圖所示之導電通孔100’)等成孔步驟，再於孔中電鍍導電層(如第1B及1C圖所示之全部導電通孔100,100’)或再填入填充材(如第1D圖所示之導電材100a與絕緣材100b)。
然而，習知應用於高集積/大尺寸的覆晶封裝基板1a會產生明顯缺點，例如：該核心層10係採用玻纖配合環氧樹酯所組成之基材，因該覆晶封裝基板1a於各層間材料之熱膨脹係數(Coefficient of thermal expansion，簡稱CTE)不一致，因而於封裝時易產生板翹，致使其與該半導體晶片19之間連接不良(如第1A圖所示之上方焊錫材料13’未接合或斷裂)、或於焊接時，其與該電路板18之間會發生連接不良(如第1A圖所示之下方焊錫材料13”未接合或斷裂)，更嚴重的是可能因為應力關係，會造成該半導體晶片19本身的破裂、或該半導體晶片19的電性失效。
因此，業界遂有將該核心層10之厚度h加厚，如厚度h從原本0.8公厘(mm)搭配0.1mm的孔徑w，增加厚度h至1.2mm而搭配0.2mm以上的孔徑w，以增加該覆晶封裝基板1a之剛性強度，俾改善板翹問題，但卻因而產生更多的缺點，如下：
第一、加厚該核心層10之方式，不符合朝薄型化或微小化的封裝設計之需求。
第二、單位面積內之電性連接點112的數量無法增加。具體地，加厚該核心層10之結果，造成在傳統技術之下勢必讓該些導電通孔100,100’的端面尺寸變大(即該孔徑w變大)，進而造成該些導電通孔100,100’的間距變大，故導致單位面積內電性連接點112的數量變少。
第三、線路間距變大及線路密度變低。具體地，加厚該核心層10之結果，造成在傳統技術之下勢必讓該些導電 通孔100,100’的端面尺寸變大而佔用佈線面積，導致其上方線路層110之線路佈線面積縮減，進而難以製作細線路間距或高密度線路之線路層110。
第四、該導電通孔100,100’內更難完成電鍍及順利填入填充材。具體地，加厚該核心層10之結果，將導致該些導電通孔100,100’變深，因而更難以在變深的導電通孔100,100’內完成電鍍甚至產生包孔現象，亦難以將填充材(如絕緣材100b)順利的填入變深的導電通孔100,100’內。
第五、該導電通孔100,100’之加工成本與難度隨著該核心層10加厚而變高。具體地，茲因習知核心層10是採用含玻纖布之介電材來加厚該核心層10以改善板翹之問題，但是於該材質上以雷射或機械鑽孔進行較深的導電通孔100,100’加工時，不但難以製造出細小端面尺寸之導電通孔100,100’，更因而致使製作成本居高不下。
第六、導電阻值變高，且電性變差。具體地，由於增加該核心層10的厚度h，使該覆晶封裝基板1a之整體厚度變厚，勢必導電路徑(如該導電通孔100,100’)變長而使電阻值變高，導致電性變差。
第七、散熱性變差。具體地，增加核心層10的厚度，促使整個覆晶封裝基板1a變厚，勢必增加該覆晶封裝基板1a的散熱難度，導致散熱性變差而影響整體效能與壽命。
因此，如何克服習知技術中之種種問題，實已成為目前亟欲解決的課題。
鑑於上述習知技術之缺失，本發明提供一種覆晶封裝基板之核心結構，係包括：核心層，係由導電材所形成者，且具有相對之第一側與第二側，且該核心層內設有複數貫通該核心層之第一導電柱，又各該第一導電柱之相對二端分別外露於該核心層的第一側與第二側，其中，該核心層與該複數第一導電柱間形成有彼此電性隔離之環狀開孔；複數強化層，係藉由第一絕緣層分別結合於該核心層之第一側與第二側上，該強化層上對應於該核心層之該複數第一導電柱處係形成有複數開口，且該強化層及其開口上係包覆有第二絕緣層，其中，該第一絕緣層及第二絕緣層作為絕緣部；複數第二導電柱，係分別設於各該開口內，且該第二導電柱之其中一端連接至該第一導電柱，而另一端係外露出該絕緣部之表面，其中，該第一導電柱與該第二導電柱係作為導電部；以及線路部，係形成於該絕緣部上且連接該導電部之第二導電柱。
本發明亦提供一種覆晶封裝基板之核心結構之製法，係包括：提供一具有相對之第一側與第二側的導電材核心層(如鋁、鋁合金、不鏽鋼、銅、銅合金、鎳鐵合金或其它導電材料)，且該核心層之第二側係藉由第一絕緣層結合至一強化層上；於該核心層上形成複數環狀開孔，且該些開孔係框圍出複數第一導電柱；於該核心層之第一側上藉由另一第一絕緣層結合另一強化層，且藉由該第一絕緣層填入該些開孔中以電性隔絕該核心層與該些第一導電柱； 於該些強化層對應該些第一導電柱之處形成開口；形成第二絕緣層於該強化層上及該些開口中，以令該些第一與第二絕緣層作為絕緣部，使該些絕緣部包覆該些強化層；於該些絕緣部對應的各該開口處之中形成第二導電柱，且該第二導電柱之其中一端連接該第一導電柱，而另一端連通該絕緣部之表面，以令該第二導電柱與該第一導電柱作為導電部；以及於該些絕緣部上形成線路部，且該些線路部連接該些導電部之第二導電柱。
前述之核心結構之製法中，該核心層中的第一導電柱係由單一柱體構成。
前述之核心結構之製法中，該強化層係由導電材或絕緣材所形成者。
前述之核心結構之製法中，該第一導電柱與該第二導電柱之端面尺寸係不相同或相同。
前述之核心結構之製法中，該第二導電柱係以電鍍、沉積或填充導電材之方式形成。
前述之核心結構之製法中，該線路部係以單層線路型式形成者。
前述之核心結構之製法中，該線路部係以增層線路型式形成者。
由上可知，本發明之核心結構及其製法，主要藉由將該強化層設於該核心層之第一側與第二側上，以增加該覆晶封裝基板之剛性強度，而無需增加該核心層之厚度，所以相較於習知技術，本發明之覆晶封裝基板不僅能避免於 半導體封裝製程中發生板翹，且該導電部之端面尺寸又可依需求朝微小化設計，因而能增加單位面積內電性連接點之數量，以及製作出細線路間距及高佈線密度之線路部，進而能滿足高集積晶片之封裝需求者。
1:電子裝置
1a:封裝基板
10,21,31:核心層
100,100’:導電通孔
100a:導電材
100b:絕緣材
11:增層結構
110,261:線路層
111,260:介電層
112:電性連接點
12:防焊層
13,13’,13”,280:焊錫材料
18:電路板
19:半導體晶片
2,2’,3,3’:覆晶封裝基板
2a,3a:核心結構
2”,3”:電子封裝件
20,30:導電部
20a,20a’,20a”,30a,40a,40b,40c:第一導電柱
20b:第二導電柱
20c:連續面
200:柱體
21a,31a:第一側
21b,31b:第二側
22,23:強化層
220,230:開口
24:絕緣部
24a:第一絕緣層
24b:第二絕緣層
240:通孔
25,26:線路部
262,263:電性接觸墊
27:絕緣保護層
28,38,99:導電元件
280:焊錫材料
281:金屬凸塊
30c,50c,50c’:周身
310:開孔
90:電子元件
91:導電凸塊
92:底膠
H,h,D:厚度
L:端面交界處
S:凹凸狀
t:端面尺寸
w:孔徑
第1A圖係為習知電子裝置之剖視示意圖；
第1B圖係為習知覆晶封裝基板之剖視示意圖；
第1C及1D圖係為各種習知導電通孔之剖視示意圖；
第2A至2E圖係為本發明之覆晶封裝基板之製法之第一實施例的剖視示意圖；其中，第2A’及2A”圖係為第2A圖之其它態樣，第2D’圖係為第2D圖之局部立體圖；
第2F圖係為第2E圖之應用之剖視示意圖；
第3A至3E圖係為本發明之覆晶封裝基板之製法之第二實施例的剖視示意圖；其中，第3A’圖係為第3A圖之局部上視圖，第3D’圖係為第3D圖之局部立體圖；
第3F圖係為第3E圖之應用之剖視示意圖；
第4A至4C圖係為本發明之覆晶封裝基板之核心層之不同實施例的剖視示意圖；以及
第5A及5B圖係為本發明之覆晶封裝基板之核心層之其它實施例的剖視示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“第一”、“第二”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2E圖係為本發明之覆晶封裝基板2之製法之第一實施例的剖視示意圖。
如第2A圖所示，提供一具有相對之第一側21a與第二側21b的核心層21，且該核心層21中係嵌埋有複數第一導電柱20a，其中，該第一導電柱20a之相對兩端面分別連通及外露於該第一側21a與第二側21b，又該第一導電柱20a可由電鍍、沉積或填充導電材(如錫膏、導電膠等)等方式形成。
於本實施例中，形成該核心層21之材質係為如介電材之絕緣材，該介電材可為不包含玻纖布之有機樹酯材或含有填充材(如SiO2或玻纖粉等)之有機樹酯，具體地，該有機介電材之種類更包含鑄模化合物(Molding Compound)、環氧模壓樹脂(Epoxy Molding Compound，簡稱EMC)或底 層塗料(Primer)；該介電材亦或可為絕緣無機材(如絕緣氧化物、氮化物、鋁化物或陶瓷類等)。
再者，該第一導電柱20a之周身未延伸有線路，且該第一導電柱20a係由複數相互接續堆疊之柱體200所組成，且各該柱體200之端面尺寸係不相同(如第2A圖所示)或相同(如第2A’圖所示之第一導電柱20a’)，使各該柱體200的端面交界處L呈階梯狀(如第2A圖所示)或呈平直狀(如第2A’圖所示)。應可理解地，該第一導電柱20a亦可一體成形製作，且該第一導電柱20a的周身亦可為連續面20c(如弧面、如第2A’圖所示之第一導電柱20a’之平直面、或第2A”圖所示之第一導電柱20a”之雙錐面)。因此，有關該第一導電柱20a之輪廓形狀並無特別限制。
另外，該第一導電柱20a之柱體200接續堆疊層數或周身形式均可依需求設計，如第4A至4C圖所示，該第一導電柱40a,40b,40c係包含三層相互接續堆疊之柱體200。
如第2B圖所示，於該核心層21之第一側21a與第二側21b上分別藉由第一絕緣層24a設置結合一強化層22,23，且藉由圖案化製程，於該強化層22,23上對應於該些第一導電柱20a之處形成複數開口220,230。
於本實施例中，形成該強化層22,23之材質係為導電材，如鋁、鋁合金、不鏽鋼、銅、銅合金、鎳鐵合金或其它導電材料。或者，該強化層22,23之材質可為絕緣材，如高剛性之陶瓷材(如Al2O3或AlN)、塑鋼、碳纖維或其它。因此，有關該強化層22,23之材質可依需求設計，並 不限於上述。
再者，該第一絕緣層24a係為有機介電材，且該有機介電材係例如為有機黏著材；具體地，該有機介電材之種類更包含鑄模化合物(Molding Compound)、環氧模壓樹脂(Epoxy Molding Compound，簡稱EMC)、底層塗料(Primer)或高比例充填材(SiO2-75%以上)。
如第2C圖所示，於該強化層22,23上及該些開口220,230中形成第二絕緣層24b，以令該第一與第二絕緣層24a,24b作為絕緣部24，使該絕緣部24包覆該強化層22,23，且藉由圖案化製程，於該絕緣部24上以雷射方式形成複數對應各該些開口220,230之通孔240，使各該通孔240對應外露出各該第一導電柱20a之兩端面。
於本實施例中，該第二絕緣層24b係以塗佈方式或壓合方式形成於該強化層22,23上及該開口220,230中，且該第二絕緣層24b係為有機介電材，該有機介電材可為不包含玻纖布之有機樹酯材或含有填充材(如SiO2或玻纖粉等)之有機樹酯，具體地，該有機介電材之種類更包含ABF(Ajinomoto Build-up Film)、FR5、RCC、鑄模化合物(Molding Compound)、環氧模壓樹脂(Epoxy Molding Compound，簡稱EMC)、底層塗料(Primer)或高比例充填材(SiO2-75%以上)等；應可理解地，該第一絕緣層24a與第二絕緣層24b係可相同或不相同。
再者，於該絕緣部24之選擇中，該鑄模化合物或底層塗料具抗翹曲之功效。
如第2D圖所示，於該些絕緣部24之該些通孔240中以電鍍、沉積或填充導電材(如錫膏、導電膠等)等方式形成複數第二導電柱20b，以令各該第二導電柱20b堆疊接觸及電性連接各該第一導電柱20a，且於該絕緣部24之最外側之兩表面上同時或分次各電鍍形成一單層線路型式之線路部25，以令該線路部25電性連接該些第二導電柱20b。
於本實施例中，相互對應連接之一個該第一導電柱20a與兩個該第二導電柱20b係作為單一堆疊柱狀導電部20，且該導電部20之周身(或外觀輪廓)係呈凹凸狀S(如第2D’圖所示)，例如，該第一導電柱20a之端面尺寸t(如第2D’圖所示)與該些第二導電柱20b之端面尺寸係不相同。應可理解地，該導電部20之周身(或外觀輪廓)亦可為平直面或平斜面。因此，有關該導電部20之輪廓形狀並無特別限制。
再者，該核心層21與兩該強化層22,23係構成核心結構2a。
又，該線路部26亦可為增層型式，即依需求設計佈設線路之層數。具體地，如第2E圖所示，於該絕緣部24之最外側之兩表面上同時或分次各形成一增層線路型式之線路部26，其包括至少一介電層260及結合該介電層260之線路層261，且該線路部26上可形成一絕緣保護層27，以令該絕緣保護層27外露出最外側線路層261，俾供作為結合導電元件28或焊球(圖略)之電性接觸墊262,263。具 體地，該介電層260可為環氧樹脂，如ABF、預浸材或環氧模壓樹脂(EMC)，且該絕緣保護層27可為防焊材，如感光型油墨、ABF或非感光型介電材(如EMC)等，而該導電元件28係可包含焊錫材料280及/或金屬凸塊281(如銅凸塊)。
另外，於後續製程中，如第2F圖所示之電子封裝件2”之結構中，可於該覆晶封裝基板2之其中一側之線路部25或該覆晶封裝基板2’之其中一側之電性接觸墊262上藉由導電元件28接置至少一電子元件90(如第2F圖所示)。另一方面，於該覆晶封裝基板2之另一側之線路部26或該覆晶封裝基板2’之另一側之電性接觸墊263上接置如焊球之導電元件99，俾供外接一電路板(圖略)。
所述之電子元件90係為主動元件、被動元件或其二者組合，其中，該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容及電感。例如，該電子元件係以覆晶方式電性連接線路部。具體地，該電子元件90藉由複數導電凸塊91及/或該些導電元件28設於該覆晶封裝基板2,2’上，再以底膠92包覆該些導電凸塊91及/或該些導電元件28、或以封裝層(圖略)包覆該電子元件90。
所述之封裝層可為壓合製程用之薄膜、模壓製程用之封裝膠體或印刷製程用之膠材等，且形成該封裝層之材質係為聚醯亞胺(PI)、乾膜(dry film)、環氧樹脂(epoxy)或封裝材，並無特別限制。
第3A至3E圖係為本發明之覆晶封裝基板3之製法之 第二實施例的剖視示意圖。本實施例與第一實施例之主要差異在於核心層之材質，其它構形大致相同，故以下不再贅述相同處。
如第3A圖所示，提供一具有相對之第一側31a與第二側31b的導電材核心層31(如鋁、鋁合金、不鏽鋼、銅、銅合金、鎳鐵合金或其它導電材料等)，且該核心層31以其第二側31b藉由第一絕緣層24a結合於一強化層23上；又該核心層31上形成複數環狀開孔310，且該些開孔310係框圍出複數第一導電柱30a，其中，該第一導電柱30a之相對二端面分別對應於該核心層31之第一側31a與第二側31b。
於本實施例中，該第一導電柱30a之周身30c未延伸有線路，且該第一導電柱30a係一體成形製作。具體地，如第3A及3A’圖所示，蝕刻該核心層31以形成複數呈上寬下窄狀之環狀開孔310，使該些環狀開孔310框圍出該些第一導電柱30a。
另外，該第一導電柱30a之周身30c形狀可依需求設計，如第5A圖所示錐弧形周身50c(上窄下寬狀)、或如第5B圖所示之雙錐弧形周身50c’(分次蝕刻製作)。
如第3B圖所示，於該核心層31之第一側31a上亦藉由另一第一絕緣層24a結合設置另一強化層22，且該第一絕緣層24a復填入該些開孔310內以電性隔絕該核心層31與該些第一導電柱30a。接著，藉由圖案化製程，於該強化層22,23對應於該些第一導電柱30a之處形成複數開口 220,230。
於本實施例中，形成該強化層22,23之材質係為導電材，如鋁、鋁合金、不鏽鋼、銅、銅合金、鎳鐵合金或其它導電材料。或者，該強化層22,23之材質可為絕緣材，如高剛性之陶瓷材(如Al2O3或AlN)、塑鋼、碳纖維或其它。因此，有關該強化層22,23之材質可依需求設計，並不限於上述。
如第3C圖所示，於該強化層22,23上及該些開口220,230中形成第二絕緣層24b，以令該第一與第二絕緣層24a,24b作為絕緣部24，使該絕緣部24包覆該強化層22,23與該核心層31，且藉由圖案化製程，於該絕緣部24上以雷射方式形成對應各該些開口220,230之通孔240，使各該通孔240對應外露出各該第一導電柱30a的兩端面。
如第3D圖所示，於該絕緣部24之複數通孔240中以電鍍、沉積或填充導電材(如錫膏、導電膠等)等方式形成複數第二導電柱20b，以令各該第二導電柱20b電性連接各該第一導電柱30a，且於該絕緣部24的二外側面上同時或分次各以電鍍形成一單層線路型式之線路部25，以令該線路部25電性連接該些第二導電柱20b。
於本實施例中，該第二導電柱20b之其中一端連接該第一導電柱30a，而另一端連通該絕緣部24之表面，以令該第一導電柱30a與該些第二導電柱20b作為堆疊柱狀導電部30，且該導電部30之周身(或外觀輪廓)呈凹凸狀S(如第3D’圖所示)，例如，該第一導電柱30a之端面尺 寸t與該些第二導電柱20b之端面尺寸係不相同。應可理解地，該導電部30之周身(或外觀輪廓)亦可為平面。因此，有關該導電部30之輪廓形狀並無特別限制。
再者，該核心層31與該兩強化層22,23係構成一核心結構3a。
又，該線路部26亦可為增層形式，即依需求設計佈設線路之層數。具體地，如第3E圖所示之覆晶封裝基板3’，該線路部26可包含於該絕緣部24之二外側面上同時或分次各以增層線路型式形成的線路結構，其包括至少一介電層260及結合該介電層260之線路層261，且該線路部26上可形成一絕緣保護層27，以令該絕緣保護層27外露出最外側線路層261，俾供作為結合導電元件38或焊球(圖略)之電性接觸墊262,263。具體地，該介電層260可為環氧樹脂，如ABF、預浸材或環氧模壓樹脂(EMC)，且該絕緣保護層27可為防焊材，如感光型油墨、ABF或非感光型介電材(如EMC)等，而該導電元件38可為焊錫材料。
另外，於後續製程中，如第3F圖所示之電子封裝件3”之結構中，可於該覆晶封裝基板3之其中一側之線路部25或該覆晶封裝基板3’之其中一側之電性接觸墊262上藉由導電元件38接置至少一電子元件90(如第3F圖所示)。另一方面，於該覆晶封裝基板3之另一側之線路部25或該覆晶封裝基板3’之另一側之電性接觸墊263上接置如焊球之導電元件99，俾供外接一電路板(圖略)。
所述之電子元件90係為主動元件、被動元件或其二者 組合，其中，該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容及電感。例如，該電子元件係以覆晶方式電性連接線路層。具體地，該電子元件90藉由複數導電凸塊91及/或該些導電元件38設於該覆晶封裝基板3,3’上，再以底膠92包覆該些導電凸塊91及/或該些導電元件38、或以封裝層(圖略)包覆該電子元件90。
所述之封裝層可為壓合製程用之薄膜、模壓製程用之封裝膠體或印刷製程用之膠材等，且形成該封裝層之材質係為聚醯亞胺(PI)、乾膜(dry film)、環氧樹脂(epoxy)或封裝材，並無特別限制。
本發明之製法係藉由將該強化層22,23分別設於該核心層21,31之第一側21a,31a與第二側21b,31b而形成該複合強化型核心結構2a,3a，以增加該覆晶封裝基板2,2’,3,3’之剛性強度，故相較於習知技術，當本發明之覆晶封裝基板2,2’,3,3’應用於半導體之高集積/大尺寸封裝製程時，其良好的剛性特質，因而能確保於封裝高溫製程時不會發生板翹，進而能避免其與半導體晶片或電路板之間發生連接不良之問題。
因此，利用該複合強化型核心結構2a,3a之設計以提高該覆晶封裝基板2,2’,3,3’之剛性，因而可避免半導體封裝製程之板翹問題，故相較於習知技術，本發明之製法更利於該覆晶封裝基板2,2’,3,3’朝薄化設計。
再者，若欲增加該覆晶封裝基板2,2’,3,3’之剛性強度時，僅需依強度需求來微量調整該強化層22,23的厚度 D(如第2B或3B圖所示)，因而無需大幅增厚該核心層21,31，故該導電部20,30之端面可依需求朝微小化設計，因而能增加其上方線路部25,26之線路佈線面積，進而能增加該電性接觸墊262,263之數量。
本發明復提供一種覆晶封裝基板2,2’,3,3’，係包括：一核心層21,31、兩強化層22,23、絕緣部24、複數第二導電柱20b以及至少一線路部25,26。
所述之核心層21,31係具有相對之第一側21a,31a與第二側21b,31b，且該核心層21,31內設有複數第一導電柱20a,30a，又該第一導電柱20a,30a之相對二端分別連通該核心層21,31的第一側21a,31a與第二側21b,31b，而該核心層21,31與該些第一導電柱20a,30a係相互絕緣。
所述之強化層22,23係藉由第一絕緣層24a分別疊設結合於該核心層21,31之第一側21a,31a與第二側21b,31b上，且該強化層22,23上對應於該些第一導電柱20a,30a處係設有複數開口220,230，又該強化層22,23及開口220,230上包覆有第二絕緣層24b，其中，該第一絕緣層24a及第二絕緣層24b作為絕緣部24。
所述之第二導電柱20b係設於該開口220,230內，且該第二導電柱20b之其中一端連接該第一導電柱20a,30a，而另一端連通該絕緣部24之表面，其中，該第一導電柱20a,30a與該第二導電柱20b係作為導電部20,30。
所述之線路部25,26係以單層線路型式或增層線路型式同時或分次各自形成於該絕緣部24之最外側之兩表面 上，且電性連接該些導電部20,30之第二導電柱20b。
於一實施例中，該核心層21係為絕緣材，如不包含玻纖布之有機樹酯、含有填充材(如SiO2或玻纖粉等)之有機樹酯、或絕緣之無機材(如絕緣氧化物、氮化物、鋁化物或陶瓷類等)；其中，設於該絕緣材核心層21中之該第一導電柱20a，係由單一柱體200構成、或由複數柱體200接續堆疊而形成(如第4A、4B、4C圖所示)，且該些接續堆疊之柱體200之端面尺寸係可相同或不相同。
於一實施例中，該核心層31係為導電材，如鋁、鋁合金、不鏽鋼、銅、銅合金、鎳鐵合金或其它導電材料，且該核心層31與該些第一導電柱30a間係形成有隔離彼此電性的環狀開孔310，又該開孔310中充滿該第一絕緣層24a。
於一實施例中，該強化層22,23係為導電材，如鋁、鋁合金、不鏽鋼、銅、銅合金、鎳鐵合金或其它導電材料。
於一實施例中，該強化層22,23係為絕緣材，如高剛性之陶瓷材(如Al2O3或AlN)、塑鋼、碳纖維或其它。
於一實施例中，各該導電部20,30係具有一第一導電柱20a,30a與複數第二導電柱20b，且該第一導電柱20a,30a之端面尺寸與該第二導電柱20b之端面尺寸係相同或不相同。例如，該導電部20,30之周身呈凹凸狀S(如第2D’及3D’圖所示)。應可理解地，該導電部20,30之周身(或外觀輪廓)亦可為平面。因此，有關該導電部20,30之輪廓形狀並無特別限制。
綜上所述，本發明之覆晶封裝基板及其製法，係藉由複合強化型核心結構之設計，以增加該覆晶封裝基板之剛性強度，故當本發明之覆晶封裝基板應用於高集積/大尺寸半導體封裝製程時，可避免封裝件發生板翹之問題。
因此，茲將藉由本發明特徵所產生之功效說明如下：
第一、因本發明之覆晶封裝基板2,2’,3,3’具有強化的高剛性核心結構2a,3a的支撐作用，促使該覆晶封裝基板2,2’,3,3’於進行電子封裝件2”,3”之高集積/大尺寸封裝作業時，即使是各層間材料之熱膨脹係數(Coefficient of thermal expansion，簡稱CTE)不一致，亦不會因而發生彎翹(warpage)、或與電子元件90(習知半導體晶片19)間之連接不良(如導電凸塊91、導電元件28,38或焊錫材料13’未接合)、或與電路板間之連接不良(如習知焊錫材料13”未接合)、或因為熱應力關係而造成該電子元件90(習知半導體晶片19)本身之破裂或電性失效者。
第二、因本發明之覆晶封裝基板2,2’,3,3’具有強化的高剛性核心結構2a,3a的支撐作用，促使該覆晶封裝基板2,2’,3,3’及藉其完成之電子封裝件2”,3”可以進行高集積/大尺寸之封裝作業及朝薄型化設計。
第三、因本發明之核心層21,31能維持薄型化設計，故本發明之導電部20,30之端面可依需求朝微小化設計，因而達到該導電部20,30細間距化之目的。
第四、因本發明之導電部20,30能細間距化設計，故能降低該線路部25,26之線路佈線限制，進而易於製作高 密度之線路配置。
第五、因本發明之核心層21,31能維持薄型化設計，故不會增加該導電部20,30的高度，因而能降低導電阻值，進而提昇電性功效。
第六、因本發明之核心層21,31能維持薄型化設計，故能大幅降低該核心層21,31內之導通孔的加工難度與成本。
第七、因本發明之覆晶封裝基板2,2’,3,3’具有強化的高剛性核心結構2a,3a的支撐作用，促使該覆晶封裝基板2,2’,3,3’及藉其完成之電子封裝件2”,3”可以朝薄型化設計，所以可有效提升該電子封裝件2”,3”的散熱性，因而能能確保應用端的效能穩定性。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
3:覆晶封裝基板
3a:核心結構
30:導電部
30a:第一導電柱
20b:第二導電柱
31:核心層
31a:第一側
31b:第二側
22,23:強化層
24:絕緣部
240:通孔
25:線路部

Claims (14)

  1. 一種覆晶封裝基板之核心結構，係包括：核心層，係由導電材所形成者，且具有相對之第一側與第二側，且該核心層內設有複數貫通該核心層之第一導電柱，又各該第一導電柱之相對二端分別外露於該核心層的第一側與第二側，其中，該核心層與該複數第一導電柱間形成有彼此電性隔離之環狀開孔；複數強化層，係藉由第一絕緣層分別結合於該核心層之第一側與第二側上，該強化層上對應於該核心層之該複數第一導電柱處係形成有複數開口，且該強化層及其開口上係包覆有第二絕緣層，其中，該第一絕緣層及第二絕緣層作為絕緣部；複數第二導電柱，係分別設於各該開口內，且該第二導電柱之其中一端連接至該第一導電柱，而另一端係外露出該絕緣部之表面，其中，該第一導電柱與該第二導電柱係作為導電部；以及線路部，係形成於該絕緣部上且連接該導電部之第二導電柱。
  2. 如申請專利範圍第1項所述之核心結構，其中，該核心層中的第一導電柱係由單一柱體構成。
  3. 如申請專利範圍第1項所述之核心結構，其中，該核心層與該複數第一導電柱之間的開孔內係形成有該第一絕緣層。
  4. 如申請專利範圍第1項所述之核心結構，其中，該強化 層係由導電材或絕緣材所形成者。
  5. 如申請專利範圍第1項所述之核心結構，其中，該第一導電柱與第二導電柱之端面尺寸係不相同或相同。
  6. 如申請專利範圍第1項所述之核心結構，其中，該線路部係為單層線路型式者。
  7. 如申請專利範圍第1項所述之核心結構，其中，該線路部係為增層線路型式者。
  8. 一種覆晶封裝基板之核心結構之製法，係包括：提供一具有相對之第一側與第二側的導電材核心層，且該核心層之第二側係藉由第一絕緣層結合至一強化層上；於該核心層中形成複數環狀開孔，以於各該開孔中框圍出第一導電柱；將另一強化層藉由另一第一絕緣層結合於該核心層之第一側上，且令該另一第一絕緣層填入該複數開孔中以電性隔絕該核心層與複數該第一導電柱；於該些強化層對應該些第一導電柱之處形成複數開口；形成第二絕緣層於該強化層與該另一強化層上及該複數開口中，以令該第一絕緣層、該另一第一絕緣層與第二絕緣層作為絕緣部，使該絕緣部包覆該強化層與該另一強化層；於該絕緣部對應各該開口處之中形成第二導電柱，其中，該第二導電柱之其中一端係連接至該第一導電柱， 而另一端係外露出該絕緣部之表面，且該第二導電柱與該第一導電柱係作為導電部；以及於該絕緣部上形成線路部，並使該線路部電性連接該導電部之第二導電柱。
  9. 如申請專利範圍第8項所述之核心結構之製法，其中，該核心層中的第一導電柱係由單一柱體構成。
  10. 如申請專利範圍第8項所述之核心結構之製法，其中，該強化層係由導電材或絕緣材所形成者。
  11. 如申請專利範圍第8項所述之核心結構之製法，其中，該第一導電柱與該第二導電柱之端面尺寸係不相同或相同。
  12. 如申請專利範圍第8項所述之核心結構之製法，其中，該第二導電柱係以電鍍、沉積或填充導電材之方式形成。
  13. 如申請專利範圍第8項所述之核心結構之製法，其中，該線路部係以單層線路型式形成者。
  14. 如申請專利範圍第8項所述之核心結構之製法，其中，該線路部係以增層線路型式形成者。
TW110121710A 2018-08-30 2018-08-30 覆晶封裝基板之核心結構及其製法 TWI746415B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW110121710A TWI746415B (zh) 2018-08-30 2018-08-30 覆晶封裝基板之核心結構及其製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110121710A TWI746415B (zh) 2018-08-30 2018-08-30 覆晶封裝基板之核心結構及其製法

Publications (2)

Publication Number Publication Date
TW202139395A TW202139395A (zh) 2021-10-16
TWI746415B true TWI746415B (zh) 2021-11-11

Family

ID=79601104

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110121710A TWI746415B (zh) 2018-08-30 2018-08-30 覆晶封裝基板之核心結構及其製法

Country Status (1)

Country Link
TW (1) TWI746415B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI798958B (zh) * 2021-11-24 2023-04-11 創意電子股份有限公司 Ic晶片測試用的無探針式測試裝置與ic晶片測試方法
TWI776747B (zh) * 2021-12-03 2022-09-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI794034B (zh) * 2022-03-04 2023-02-21 大陸商芯愛科技（南京）有限公司 基板結構

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150181703A1 (en) * 2013-12-20 2015-06-25 Shinko Electric Industries Co., Ltd. Wiring Substrate and Semiconductor Device
US20160381792A1 (en) * 2015-06-29 2016-12-29 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
US20170170155A1 (en) * 2015-12-14 2017-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method
US20180122694A1 (en) * 2016-11-01 2018-05-03 Industrial Technology Research Institute Package structure and manufacturing method thereof
US20180130730A1 (en) * 2016-09-19 2018-05-10 Nanya Technology Corporation Method for forming semiconductor package
US20180145036A1 (en) * 2016-11-23 2018-05-24 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US20180226333A1 (en) * 2017-02-08 2018-08-09 Micron Technology, Inc. Semiconductor package and method for fabricating the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150181703A1 (en) * 2013-12-20 2015-06-25 Shinko Electric Industries Co., Ltd. Wiring Substrate and Semiconductor Device
US20160381792A1 (en) * 2015-06-29 2016-12-29 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
US20170170155A1 (en) * 2015-12-14 2017-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method
US20180130730A1 (en) * 2016-09-19 2018-05-10 Nanya Technology Corporation Method for forming semiconductor package
US20180122694A1 (en) * 2016-11-01 2018-05-03 Industrial Technology Research Institute Package structure and manufacturing method thereof
US20180145036A1 (en) * 2016-11-23 2018-05-24 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US20180226333A1 (en) * 2017-02-08 2018-08-09 Micron Technology, Inc. Semiconductor package and method for fabricating the same

Also Published As

Publication number Publication date
TW202139395A (zh) 2021-10-16

Similar Documents

Publication Publication Date Title
TWI713842B (zh) 覆晶封裝基板之製法及其結構
US20120021541A1 (en) Light emitting device and method of fabricating the same
TWI555166B (zh) 層疊式封裝件及其製法
TWI746415B (zh) 覆晶封裝基板之核心結構及其製法
JP4730426B2 (ja) 実装基板及び半導体モジュール
US20080284017A1 (en) Methods of fabricating circuit board and semiconductor package, and circuit board and semiconductor package fabricated using the methods
TW201349397A (zh) 半導體封裝結構之多層基板
US10896882B2 (en) Electronic package having heat dissipating element and method for fabricating the same
CN110459521B (zh) 覆晶封装基板和电子封装件
US11139230B2 (en) Flip-chip package substrate and method for preparing the same
TWI738069B (zh) 覆晶封裝基板及其製法
JP5128180B2 (ja) チップ内蔵基板
TW201009963A (en) Flip-chip package and method thereof
TWI739027B (zh) 覆晶封裝基板之核心結構及其製法
US11276660B2 (en) Semiconductor device package having a core substrate and an embedded component in the core substrate
TWI550732B (zh) 晶片封裝結構的製作方法
TWI631684B (zh) 中介基板及其製法
TWI842404B (zh) 電子封裝件之製法及其承載結構
TWI608579B (zh) 半導體結構及其製法
TWI839931B (zh) 內埋感測晶片之封裝結構及其製法
US20240096838A1 (en) Component-embedded packaging structure
TW202414700A (zh) 電子封裝件及其製法
TW202327010A (zh) 半導體封裝載板及其製法
TW202414703A (zh) 內埋元件之封裝結構
TW202036821A (zh) 半導體封裝基板及其製法與電子封裝件及其製法