DE60027141T2 - Gedruckte mehrschichtleiterplatte und herstellungsverfahren für gedruckte mehrschichtleiterplatte - Google Patents

Gedruckte mehrschichtleiterplatte und herstellungsverfahren für gedruckte mehrschichtleiterplatte Download PDF

Info

Publication number
DE60027141T2
DE60027141T2 DE60027141T DE60027141T DE60027141T2 DE 60027141 T2 DE60027141 T2 DE 60027141T2 DE 60027141 T DE60027141 T DE 60027141T DE 60027141 T DE60027141 T DE 60027141T DE 60027141 T2 DE60027141 T2 DE 60027141T2
Authority
DE
Germany
Prior art keywords
resin
holes
layers
die
der
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60027141T
Other languages
English (en)
Other versions
DE60027141D1 (de
Inventor
Ltd. Yogo Ogaki-kojou Ibiden Co. KAWASAKI
Ltd. Hiroaki Aoyagi-kojou Ibiden Co. SATAKE
Ltd. Yutaka Aoyagi-kojou Ibiden Co. IWATA
Ltd. Tetsuya Aoyagi-kojou Ibiden Co. Ogaki-shi TANABE
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP30330599A external-priority patent/JP4832621B2/ja
Priority claimed from JP30330799A external-priority patent/JP2001127436A/ja
Priority claimed from JP30330699A external-priority patent/JP2001127435A/ja
Priority claimed from JP2000029988A external-priority patent/JP2001223466A/ja
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Application granted granted Critical
Publication of DE60027141D1 publication Critical patent/DE60027141D1/de
Publication of DE60027141T2 publication Critical patent/DE60027141T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0796—Oxidant in aqueous solution, e.g. permanganate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Description

  • Technischer Bereich
  • Die vorliegende Erfindung betrifft eine mehrschichtige Leiterplatte mit zusammengesetzten oder Aufbauschichten, die auf beiden Seiten eines Kernsubstrats ausgebildet sind, wobei die zusammengesetzten Schichten jeweils Zwischenlagen-Harzisolierschichten und Leiterschichten aufweisen, die alternierend angeordnet sind, wobei die Leiterschichten über Durchkontaktierungslöcher miteinander verbunden sind. Die vorliegende Erfindung betrifft insbesondere eine mehrschichtige Leiterplatte und ein Verfahren zum Herstellen einer mehrschichtigen Leiterplatte, die als Bestückungssubstrat verwendbar ist, auf dem IC-Chips montiert werden können.
  • Hinterggrundtechnik
  • Bisher ist eine zusammengesetzte mehrschichtige Leiterplatte durch ein Verfahren hergestellt worden, das beispielsweise im offengelegten japanischen Patent Nr. 9-130050 beschrieben ist.
  • Eine rauhe Schicht wird auf der Oberfläche der Leiterschaltung einer Leiterplatte durch stromloses Metallisieren (Electroless Plating) oder Ätzen ausgebildet. Dann wird durch Walzenbeschichten oder Drucken eine Zwischenlagen-Isolierharz aufgebracht, belichtet und entwickelt, werden Durchkontaktierungslochabschnitte ausgebildet, um Schichten durchgehend zu machen, und wird durch UV-Aushärten, tatsächliches Härten oder ein ähnliches Verfahren eine Zwischenlagen-Harzisolierschicht ausgebildet. Außerdem wird auf die Zwischenlagen-Harzisolier schicht ein Katalysator, wie beispielsweise Palladium, auf der rauhen Oberfläche aufgebracht, die einem Aufrauhungsprozess durch eine Säure oder ein Oxidationsmittel unterzogen worden ist. Durch stromloses Metallisieren wird eine dünne Schicht aufgebracht, auf der metallisierten Schicht wird durch eine Trockenschicht ein Muster ausgebildet, und die Dicke des Musters wird durch Galvanisieren vergrößert. Daraufhin wird die Trockenschicht durch ein Alkali abgetrennt und entfernt und geätzt, um eine Leiterschaltung auszubilden. Durch Wiederholen der vorstehenden Prozesse wird eine zusammengesetzte mehrschichtige Leiterplatte erhalten.
  • Gegenwärtig nimmt mit immer weiter zunehmenden Frequenzen von IC-Chips die Nachfrage nach einer Erhöhung der Übertragungsgeschwindigkeit einer mehrschichtigen Leiterplatte zu. Um dieser Nachfrage nachzukommen, hat der Anmelder der vorliegenden Patentanmeldung das offengelegte japanische Patent Nr. 10-334499 vorgeschlagen, gemäß dem geradlinige Verdrahtungen bereitgestellt werden, indem Durchkontaktierungslöcher 346 einer unteren Zwischenlagen-Harzisolierschicht 350 und Durchkontaktierungslöcher 366 einer oberen Zwischenlagen-Harzisolierschicht 360 durch Löcher 336 unmittelbar übereinander angeordnet werden, wodurch Verdrahtungslängen verkürzt und die Signalübertragungsgeschwindigkeit erhöht wird.
  • Es hat sich jedoch gezeigt, dass mit der vorstehend dargestellten Anordnung die Durchkontaktierungslöcher 346 der unteren Zwischenlagen-Harzisolierschicht 350 und die Durchkontaktierungslöcher 366 der oberen Zwischenlagen-Harzisolierschicht 360 sich unter Wärmezyklusbedingungen voneinander trennen. Der Anmelder der vorliegenden Erfindung untersuchte die Ursache der Trennung und stellte fest, dass die Durchkontaktierungslöcher 366 in der oberen Schicht durch die Oberflächenformen der Durchkontaktierungslöcher 346 der unteren Schicht beeinflusst werden, so dass die Qualität der Verbindung der Durchkontak tierungslöcher 366 abnimmt. Außerdem wird angenommen, dass, weil die Zwischenlagen-Harzisolierschichten 350 und 360 nicht durch Kernmaterialien, wie beispielsweise Glasgewebe, verstärkt sind, diese Schichten sich in einem Wärmezyklus tendenziell eher trennen als ein Kernsubstrat mit einem Kernmaterial.
  • Die vorliegenden Erfindung wurde entwickelt, um die vorstehend erwähnten Probleme zu lösen, und es ist eine Aufgabe der vorliegenden Erfindung, eine mehrschichtige Leiterplatte und ein Verfahren zum Herstellen einer mehrschichtigen Leiterplatte bereitzustellen, wobei die internen Verdrahtungslängen verkürzt sind und eine hochgradig zuverlässige Verbindung bereitgestellt wird.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Herstellungsverfahren bereitzustellen, das dazu geeignet ist, eine mehrschichtige Leiterplatte kostengünstig herzustellen.
  • Ein Harz wird in Durchgangslöcher eingefüllt, um die Zuverlässigkeit einer zusammengesetzten mehrschichtigen Leiterplatte zu erhöhen. Wenn das Harz eingefüllt wird, werden Schwärzungs-Reduktionsprozesse bezüglich den Oberflächen der Durchgangslöcher ausgeführt, und es werden rauhe Schichten darauf ausgebildet, um das Haftvermögen zu verbessern. Außerdem werden, weil die Dichte der mehrschichtigen Leiterplatte zunimmt, die Durchgangslöcher kleiner ausgebildet. Daraufhin wird ein Harzfüllstoff mit einer geringen Viskosität in die Durchgangslöcher eingefüllt.
  • Ein herkömmliches Verfahren zum Ausbilden einer rauhen Schicht auf einem Durchgangsloch und zum Einfüllen eines Harzfüllstoffs in das Durchgangsloch ist in der offengelegten japanischen Patentanmeldung Nr. 9-181415 beschrieben, wobei eine Kupferoxidschicht in einem Durchgangsloch ausgebildet, das Durchgangsloch mit Harzfüllstoff verfüllt und anschließend ei ne Zwischenlagen-Isolierschicht ausgebildet wird. Außerdem ist in der offengelegten japanischen Patentanmeldung Nr. 9-260849 beschrieben, dass nach der Ausbildung einer rauhen Schicht in einem Durchgangsloch durch Ätzen das Durchgangsloch mit einem Harzfüllstoff gefüllt und daraufhin eine Zwischenlagen-Isolierschicht ausgebildet wird.
  • Wenn ein Harzfüllstoff mit einer geringen Viskosität verwendet wird, beult der Harzfüllstoff jedoch im Durchgangsloch aus und verursacht während der Ausbildung von Verdrahtungen auf einer oberen Schicht eine Verbindungsunterbrechung. Der Erfinder der vorliegenden Erfindung untersuchte die Ursache der Verbindungsunterbrechung und stellte fest, dass diese auftritt, weil der Harzfüllstoff entlang einer rauhen Schicht (sehr kleinen Verankerungen) fließt, die auf dem Kontaktrand des Durchgangslochs ausgebildet ist. Infolgedessen wird der Füllstoff im Durchgangsloch ausgebeult, so dass es unmöglich ist, das Kernsubstrat abzuflachen und zu glätten. Daher wurde festgestellt, dass bei der Herstellung einer mehrschichtigen Leiterplatte durch Ausbilden einer Zwischenlagen-Harzisolierschicht und von Verdrahtungen auf einem Kernsubstrat die erhaltene mehrschichtige Harzisolierschicht anfällig ist für eine Verbindungsunterbrechung, so dass die Wahrscheinlichkeit für die Entstehung von Defekten zunimmt.
  • Die vorliegende Erfindung wurde entwickelt, um die vorstehenden Probleme zu lösen, und es ist eine noch andere Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen einer mehrschichtigen Leiterplatte mit einer zuverlässigeren Verdrahtung bereitzustellen.
  • Ein Substrat, auf dem eine Harzschicht für die Zwischenlagen-Harzisolierschicht eines als Kernmaterial dienenden Harzsubstrats aufgebracht ist, wird als Kernsubstrat verwendet. Sich durch das Substrat erstreckende Durchgangslöcher werden mit einem Harzfüllstoff ausgegossen bzw. verfüllt. Außerdem wird eine Zwischenlagen-Harzisolierschicht ausgebildet, und darin werden Durchkontaktierungslöcher ausgebildet. Der vorstehend erwähnte Harzfüllstoff hat jedoch einige Nachteile.
  • Erstens brechen in einem Zuverlässigkeitstest, z.B. in einem Wärmezyklus, für eine mit einem Füllstoff verfüllte Leiterplatte manchmal Leiter in der Nähe der Grenze zwischen dem Harzsubstrat und der Harzschicht. Zweitens reißt, nachdem der Füllstoff eingefüllt wurde, eine als Zwischenlagen-Harzisolierchicht dienende Harzschicht in einem Polierschritt, der ausgeführt wird, um die Leiterplatte zu glätten. Drittens kann, wenn eine metallisierte Abdeckung unmittelbar auf dem Durchgangsloch ausgebildet wird, die Reaktion bei der Ausbildung der metallisierten Schicht unterbrochen werden. Dadurch kann, auch wenn Durchkontaktierungslöcher unmittelbar über den Durchgangslöchern ausgebildet werden, keine elektrische Verbindung hergestellt werden.
  • Als Ergebnis dieser drei Nachteile wird eine Leiterplatte mit einer verminderten Zuverlässigkeit und verminderten elektrischen Verbindungseigenschaften erhalten.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Leiterplatte und ein Verfahren zum Herstellen einer Leiterplatte bereitzustellen, durch die diese Nachteile gelöst werden. Die Aufgaben der Erfindung werden durch die Merkmale der Patentansprüche gelöst.
  • Kurze Beschreibung der Erfindung
  • Um die vorstehend erwähnten Probleme zu lösen, wird gemäß einem ersten Aspekt eine mehrschichtige Leiterplatte mit zusammengesetzten Schichten bereitgestellt, die auf beiden Seiten eines Kernsubstrats ausgebildet sind, das aus einer verkupferten oder kupferüberzogenen Laminatplatte besteht, wobei die zusammengesetzten Schichten jeweils untere und obere Zwischenlagen-Harzisolierschichten und Leiterschichten aufweisen, die alternierend angeordnet sind, wobei die Leiterschichten über Durchkontaktierungslöcher miteinander verbunden sind; wobei
    Durchgangslöcher derart ausgebildet sind, dass sie sich durch das Kernsubstrat und die auf beiden Seiten des Kernsubstrats ausgebildeten unteren Zwischenlagen-Harzisolierschichten erstrecken;
    ein Harzfüllstoff in die Durchgangslöcher eingefüllt ist, und die Leiterschichten derart ausgebildet sind, dass sie an den Durchgangslöchern freiliegende Oberflächen des Harzfüllstoffs abdecken; und
    die Durchkontaktierungslöcher direkt auf den Leiterschichten der Durchgangslöcher in den oberen Zwischenlagen-Harzisolierschichten ausgebildet und mit externen Verbindungsanschlüssen verbunden sind.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer mehrschichtigen Leiterplatte bereitgestellt, wobei das Verfahren mindestens die folgenden Schritte (a) bis (e) aufweist:
    • (a) Ausbilden unterer Zwischenlagen-Harzisolierschichten auf beiden Seiten eines Kernsubstrats;
    • (b) Ausbilden von Durchgangslöchern, die sich durch das Kernsubstrat und die unteren Zwischenlagen-Harzisolierschichten erstrecken, und Einfüllen eines Harzfüllstoffs in die Durchgangslöcher;
    • (c) Ausbilden jeweiliger oberer Zwischenlagen-Harzisolierschichten jeweils auf den entsprechenden unteren Zwischenlagen-Harzisolierschichten;
    • (d) Ausbilden von Leiterschichten zum Abdecken der an den Durchgangslöchern freiliegenden Oberflächen des Harzfüllstoffs; und
    • (e) Ausbilden von Durchkontaktierungslöchern auf den Leiterschichten der Durchgangslöcher in den oberen Zwischenlagen- Harzisolierschichten, wobei die Durchkontaktierungslöcher direkt auf einem Teil der Durchgangslöcher ausgebildet und mit externen Verbindungsanschlüssen verbunden sind.
  • In der mehrschichtigen Leiterplatte gemäß dem ersten Aspekt und im Verfahren zum Herstellen der mehrschichtigen Leiterplatte gemäß dem zweiten Aspekt werden die Durchgangslöcher derart ausgebildet, dass sie sich durch das Kernsubstrat und die auf beiden Seiten des Kernsubstrats ausgebildeten Zwischenlagen-Harzisolierschichten erstrecken und die mit externen Verbindungsanschlüssen verbundenen Durchkontaktierungslöcher jeweils direkt auf den Durchgangslöchern ausgebildet sind. Dadurch sind die Durchgangslöcher und die Durchkontaktierungslöcher geradlinig angeordnet, wodurch die Verdrahtungslänge verkürzt und die Signalübertragungsgeschwindigkeit erhöht werden kann. Außerdem wird, weil die Durchgangslöcher und die mit den externen Verbindungsanschlüssen verbundenen Durchkontaktierungslöcher direkt miteinander verbunden sind, eine hochgradig zuverlässige Verbindung erzielt.
  • In der mehrschichtigen Leiterplatte gemäß dem ersten Aspekt und im Verfahren zum Herstellen der mehrschichtigen Leiterplatte gemäß dem zweiten Aspekt werden die Durchgangslöcher derart ausgebildet, dass sie sich durch das Kernsubstrat und die auf beiden Seiten des Kernsubstrats ausgebildeten Zwischenlagen-Harzisolierschichten erstrecken und die Durchkontaktierungslöcher jeweils direkt auf den Durchgangslöchern ausgebildet sind. Dadurch sind die Durchgangslöcher und die Durchkontaktierungslöcher geradlinig angeordnet, wodurch die Verdrahtungslänge verkürzt und die Signalübertragungsgeschwindigkeit erhöht werden kann. Außerdem wird, weil die Durchgangslöcher und die mit den externen Verbindungsanschlüssen verbundenen Durchkontaktierungslöcher direkt miteinander verbunden sind und die Durchkontaktierungslöcher auf jeweiligen Leiterschichten ausgebildet sind, die den Harzfüllstoff in den Durchgangslöchern abdecken, wobei der Füllstoff durch Polieren abgeflacht worden ist, eine hochgradig zuverlässige Verbindung erzielt.
  • Gemäß einem weiteren Aspekt wird eine mehrschichtige Leiterplatte mit Zwischenlagen-Harzisolierschichten auf beiden Seiten eines Kernsubstrats und mit einem Harzfüllstoff verfüllten Durchgangslöchern bereitgestellt, die sich durch das Kernsubstrat, die Zwischenlagen-Harzisolierschichten und Leiterschaltungen erstrecken, wobei der Harzfüllstoff ein Epoxidharz, ein Aushärtungsmittel und 10 bis 50% anorganische Partikel enthält.
  • Gemäß einem weiteren Aspekt wird eine mehrschichtige Leiterplatte bereitgestellt, mit: auf beiden Seiten eines Kernsubstrats ausgebildeten Zwischenlagen-Harzisolierschichten, mit einem Harzfüllstoff verfüllten Durchgangslöchern, die sich durch das Kernsubstrat, die Zwischenlagen-Harzisolierschichten und Leiterschaltungen erstrecken und metallisierten Abdeckungen, wobei der Harzfüllstoff ein Epoxidharz, ein Aushärtungsmittel und 10 bis 50% anorganische Partikel enthält.
  • Gemäß einem weiteren Aspekt enthalten die anorganischen Partikel eine oder mehrere Komponenten, die aus Aluminiumverbindungen, Kalziumverbindungen, Kaliumverbindungen, Magnesiumverbindungen und Siliziumverbindungen ausgewählt werden.
  • Erstens sind, weil die Menge der gemischten anorganischen Partikel geeignet festgelegt wird, die Wärmeausdehnungskoeffizienten des Harzfüllstoffs, des das Kernsubstrat bildenden Harzsubstrats und der Harzschichten für die Zwischenlagen-Harzisolierschichten einander angepasst. Dadurch tritt auch unter Wärmezyklusbedingungen keine durch Wärmekontraktion verursachte Belastung auf. Dadurch tritt keine Rissbildung auf. Außerdem sind die Harzschichten mit lösbaren Partikeln zum Ausbilden rauher Oberflächen durch einen Aufrauhungsprozess imprägniert. Infolgedessen wurde festgestellt, dass, wenn die Menge der gemischten organischen Partikel größer ist als 50%, keine geeignete Anpassung gewährleistet werden kann.
  • Zweitens wurde festgestellt, dass im Polierschritt, der ausgeführt wird, um den Füllstoff zu glätten, nachdem der Füllstoff eingefüllt wurde, der Füllstoff leicht poliert werden kann. Es hat sich gezeigt, dass, wenn die Menge der beigemischten anorganischen Partikel größer ist als 50%, der Füllstoff nur durch mechanisches Polieren unter Verwendung von Schleifpapier geglättet werden kann. Die Harzschichten auf den Oberflächen des Kernsubstrats werden nicht mit einem Verstärkungsmaterial imprägniert, wie beispielsweise Glasepoxid, so dass sie eine geringere Festigkeit haben als das Harzsubstrat. Dadurch können, wenn ein mechanischer Poliervorgang mit Schleifpapier ausgeführt wird (wie beispielsweise durch eine Poliervorgang mit einer Bandschleifmaschine), die Harzschichten dem Poliervorgang nicht widerstehen. Infolgedessen reißen die Harzschichten. D.h., die Harzschichten werden beschädigt, wodurch lösliche Partikel abgetrennt werden. Daher haben, selbst wenn rauhe Oberflächen ausgebildet werden, diese nicht die gewünschte Struktur. Diesbezüglich werden, wenn ein Polierprozess ausgeführt wird, die Oberflächenschichten des Kernsubstrats mit einem Vliesstoff nachbearbeitet, z.B. durch eine Polier- oder Schwabbelscheibe, um Harzfüllstoff zu entfernen und zu glätten.
  • Drittens hat sich gezeigt, dass bei der Ausbildung der metallisierten Abdeckungen unmittelbar auf den jeweiligen Durchgangslöchern, wenn die Menge organischer Partikel größer ist als 50%, die Menge des beigemischten Katalysators vermindert ist und die Reaktion zum Ausbilden der metallisierten Schichten unterbrochen wird. Die koordinative Bindung zwischen den anorganischen Partikeln und dem Katalysator findet nicht statt. Dadurch nimmt die Menge des beigemischten Katalysators ab. Außerdem bildet bei der Ausbildung der metallisierten Schichten, wenn die Menge der anorganischen Partikel übermäßig groß ist, eine Metallisierungslösung tendenziell keinen Kontakt, wodurch die Reaktion bei der Ausbildung der metallisierten Schichten unterbrochen wird.
  • Wenn die Menge der beigemischten anorganischen Partikel kleiner ist als 10%, kann keine Anpassung der Wärmeausdehnungskoeffizienten erwartet werden. Dadurch verbleibt, wenn der Harzfüllstoff eingefüllt wird, der Harzfüllstoff nicht in den Durchgangslöchern, sondern fließt aus der anderen Seite heraus.
  • Der Anteil der anorganischen Partikel beträgt bevorzugter 20 bis 40%. In diesem Bereich können, auch wenn Partikel ausflocken, die vorstehend erwähnten Nachteile vermieden werden.
  • Gemäß einem weiteren Aspekt ist die Form der anorganischen Partikel eine Kugelform, eine Kreisform, eine Ellipsoidform, eine pulverisierte Form oder eine Polygonform.
  • Vorzugsweise haben die Partikel eine Kreisform, eine Ellipsoidform oder eine ähnliche Form ohne winklige Oberflächen. Dies ist der Fall, weil durch derartige Partikel keine Risse verursacht werden. Außerdem liegt der Durchmesser der anorganischen Partikel vorzugsweise im Bereich von 0,01 bis 5 μm. Wenn der Partikeldurchmesser kleiner ist als 0,01 μm, werden die Partikel voneinander versetzt, wenn der Harzfüllstoff eingefüllt wird. Wenn er größer ist als 5 μm, ist es häufig schwierig, den Anteil der anorganischen Partikel im Harz geeignet einzustellen.
  • Gemäß einem weiteren Aspekt werden jeweils rauhe Schichten auf den Leitungsschichten der Durchgangslöcher bereitgestellt. Vorzugsweise werden die rauhen Schichten jeweils auf den Leitungsschichten der Durchgangslöcher ausgebildet. Dadurch kann verhindert werden, dass sich der Harzfüllstoff ausdehnt und zusammenzieht, so dass die auf den jeweiligen Durchgangslöchern ausgebildeten Zwischenlagen-Harzisolierschichten und die metallisierten Abdeckungen nicht nach oben gedrückt werden. Die rauhen Schichten werden durch einen Oxidations-Reduktionsprozess, einen Schwärzungsprozess oder einen Metallisierungsprozess sowie durch einen Ätzprozess ausgebildet.
  • Gemäß einem noch anderen Aspekt wird ein Verfahren zum Herstellen einer mehrschichtigen Leiterplatte mit auf beiden Seiten eines Kernsubstrats ausgebildeten Zwischenlagen-Harzisolierschichten bereitgestellt, wobei die Zwischenlagen-Harzisolierschichten durch die folgenden Schritte (a) bis (e) ausgebildet werden:
    • (a) einen Schritt zum Ausbilden von Durchgangslöchern, die sich durch beide Seiten der Leiterplatte erstrecken;
    • (b) einen Schritt zum Einfüllen eines Harzfüllstoffs, der ein Epoxidharz und 10 bis 50% anorganische Partikel enthält;
    • (c) einen Trocknungsschritt und einen Polierschritt;
    • (d) einen Aushärtungsschritt; und
    • (e) einen Abdeckungsmetallisierungsschritt.
  • Gemäß einem weiteren Aspekt wird im Polierschritt (c) ein Schwabbelschritt mindestens einmal oder mehrmals ausgeführt.
  • Gemäß einem weiteren Aspekt wird in Schritt (a) ein Schritt zum Ausbilden rauher Schichten ausgeführt.
  • Um die vorstehend erwähnten Probleme zu lösen, wird eine mehrschichtige Leiterplatte mit zusammengesetzten Schichten auf beiden Seiten eines Kernsubstrats bereitgestellt, wobei die zusammengesetzten Schichten Zwischenlagen-Harzisolierschichten und Leiterschichten aufweisen, die alternierend angeordnet sind, und wobei die Leiterschichten über Durchkontaktierungslöcher miteinander verbunden sind, wobei mit einem Harzfüllstoff verfüllte Durchgangslöcher derart ausgebildet sind, dass sie sich durch das Kernsubstrat und die auf beiden Seiten des Kernsubstrats ausgebildeten Zwischenlagen-Harzisolierschichten erstrecken, und wobei mit dem Harzfüll stoff verfüllte Durchkontaktierungslöcher in den unteren Zwischenlagen-Harzisolierschichten ausgebildet sind.
  • Im Fall der vorstehend erwähnten mehrschichtigen Leiterplatte sind die Durchgangslöcher und die Durchkontaktierungslöcher mit dem gleichen Harzfüllstoff verfüllt. Dadurch kann die mehrschichtige Leiterplatte kostengünstig hergestellt werden, und die Festigkeit innerhalb der Durchgangslöcher und innerhalb der Durchkontaktierungslöcher kann gleich gemacht werden, so dass die Zuverlässigkeit der mehrschichtigen Leiterplatte erhöht werden kann.
  • Das Harz kann ein wärmeaushärtendes Harz sein, z.B. ein Epoxidharz, ein Phenolharz, ein Fluorkohlenstoffharz, ein Triazinharz, ein Polyolefinharz, ein Polyphenylenetherharz, usw., ein Thermoplastharz oder ein Komplex davon. Im Harz kann ein anorganischer Füllstoff, wie beispielsweise Silika oder Aluminiumoxid, enthalten sein, um den Wärmeausdehnungskoeffizienten des Harzes einzustellen. Es kann eine Paste verwendet werden, die hauptsächlich aus einem Metallfüllstoff, z.B. aus einem leitfähigen Harz, Gold oder Silber besteht. Es können ebenso gut Komplexe davon verwendet werden.
  • Gemäß einem weiteren Aspekt werden die Leitungsschichten derart ausgebildet, dass sie freiliegende Oberflächen des in die Durchkontaktierungslöcher der unteren Zwischenlagen-Harzisolierschichten eingefüllten Harzfüllstoffs abdecken, und die Durchkontaktierungslöcher werden jeweils auf den sich durch die Leitungsschichten erstreckenden Durchkontaktierungslöchern ausgebildet.
  • Gemäß einem weiteren Aspekt werden die Leitungsschichten, die die freiliegenden Oberflächen des in die Durchkontaktierungslöcher der unteren Zwischenlagen-Harzisolierschichten eingefüllten Füllstoffs abdecken, ausgebildet, und Durchkontaktierungslöcher werden jeweils direkt auf den sich durch die Leitungsschichten erstreckenden Durchkontaktierungslöchern ausgebildet. Dadurch können die unteren Durchkontaktierungslöcher flach ausgebildet werden, und das Haftvermögen zwischen den unteren Durchkontaktierungslöchern und den auf den entsprechenden Durchkontaktierungslöchern ausgebildeten Durchkontaktierungslöchern kann erhöht werden, wodurch die Zuverlässigkeit der mehrschichtigen Leiterplatte erhöht werden kann.
  • Gemäß einem weiteren Aspekt wird ein Verfahren zum Herstellen einer mehrschichtigen Leiterplatte bereitgestellt, wobei das Verfahren mindestens die folgenden Schritte (a) bis (g) aufweist:
    • (a) Ausbilden unterer Zwischenlagen-Harzisolierschichten jeweils auf beiden Seiten eines Kernsubstrats;
    • (b) Ausbilden durchgehender Löcher im Kernsubstrat und in den unteren Zwischenlagen-Harzisolierschichten, wobei die durchgehenden Löcher Durchgangslöcher werden;
    • (c) Ausbilden von Öffnungen in den unteren Zwischenlagen-Harzisolierschichten, wobei die Öffnungen Durchkontaktierungslöcher werden;
    • (d) Ausbilden leitfähiger Filme in den durchgehenden Löchern und in den Öffnungen, um die Durchgangslöcher bzw. die Durchkontaktierungslöcher auszubilden;
    • (e) Einfüllen eines Harzfüllstoffs in die Durchgangslöcher und die Durchkontaktierungslöcher;
    • (f) Polieren und Glätten des aus den Durchgangslöchern und den Durchkontaktierungslöchern herausfließenden Harzfüllstoffs; und
    • (g) Ausbilden von Leitungsschichten, die die freiliegenden Oberflächen des Harzfüllstoffs in den Durchgangslöchern bzw. den Durchkontaktierungslöchern abdecken.
  • Gemäß einem weiteren Aspekt wird ein Verfahren zum Herstellen einer mehrschichtigen Leiterplatte bereitgestellt, wobei das Verfahren mindestens die folgenden Schritte (a) bis (i) aufweist:
    • (a) Ausbilden unterer Zwischenlagen-Harzisolierschichten jeweils auf beiden Seiten eines Kernsubstrats;
    • (b) Ausbilden durchgehender Löcher im Kernsubstrat und in den unteren Zwischenlagen-Harzisolierschichten, wobei die durchgehenden Löcher Durchgangslöcher werden;
    • (c) Ausbilden von Öffnungen in den unteren Zwischenlagen-Harzisolierschichten, wobei die Öffnungen Durchkontaktierungslöcher werden;
    • (d) Ausbilden leitfähiger Filme in den durchgehenden Löchern und in den Öffnungen, um die Durchgangslöcher bzw. die Durchkontaktierungslöcher auszubilden;
    • (e) Einfüllen eines Harzfüllstoffs in die Durchgangslöcher und die Durchkontaktierungslöcher;
    • (f) Polieren und Glätten des aus den Durchgangslöchern und den Durchkontaktierungslöchern herausfließenden Harzfüllstoffs;
    • (g) Ausbilden von Leitungsschichten, die die freiliegenden Oberflächen des Harzfüllstoffs in den Durchgangslöchern bzw. den Durchkontaktierungslöchern abdecken;
    • (h) Ausbilden oberer Zwischenlagen-Harzisolierschichten auf den jeweiligen unteren Zwischenlagen-Harzisolierschichten; und
    • (i) Ausbilden von Durchkontaktierungsöffnungen in den oberen Zwischenlagen-Harzisolierschichten und direkt auf einem Teil der Durchkontaktierungsöffnungen.
  • Im Verfahren zum Herstellen der mehrschichtigen Leiterplatte gemäß den letzten beiden Aspekten wird in die Durchgangsöffnungen und in die Durchkontaktierungsöffnungen der gleiche Harzfüllstoff eingefüllt und gleichzeitig poliert. Dadurch kann die mehrschichtige Leiterplatte kostengünstig hergestellt werden, und die Festigkeit innerhalb der Durchgangslöcher und innerhalb der Durchkontaktierungslöcher kann gleich gemacht werden, so dass die Zuverlässigkeit der mehrschichti gen Leiterplatte erhöht werden kann. Außerdem wird, weil die oberen Durchkontaktierungslöcher auf den den Füllstoff in den Durchkontaktierungslöchern abdeckenden Leitungsschichten ausgebildet sind, wobei der Füllstoff poliert und dadurch geglättet worden ist, eine hochgradig zuverlässige Verbindung erzielt werden.
  • Um die vorstehenden Probleme zu lösen, wird ein Verfahren zum Herstellen einer mehrschichtigen Leiterplatte bereitgestellt, wobei das Verfahren mindestens die folgenden Schritte (a) bis (e) aufweist:
    • (a) Ausbilden unterer Zwischenlagen-Harzisolierschichten jeweils auf beiden Seiten eines Kernsubstrats;
    • (b) Ausbilden durchgehender Löcher im Kernsubstrat und in den unteren Zwischenlagen-Harzisolierschichten, wobei die durchgehenden Löcher Durchgangslöcher werden;
    • (c) Ausbilden von Öffnungen in den unteren Zwischenlagen-Harzisolierschichten, wobei die Öffnungen Durchkontaktierungslöcher werden;
    • (d) Ausführen eines Lochwandreinigungsprozesses bezüglich der durchgehenden Löcher durch eine Säure oder ein Oxidationsmittel und Ausführen eines Aufrauhungsprozesses bezüglich Oberflächen der unteren Zwischenlagen-Harzisolierschichten; und
    • (e) Ausbilden leitfähiger Schichten auf den durchgehenden Löchern und den Öffnungen, um die Durchgangslöcher bzw. die Durchkontaktierungslöcher auszubilden.
  • Im Verfahren zum Herstellen der mehrschichtigen Leiterplatte gemäß dem vorstehenden Aspekt werden der Lochwandreinigungsprozess für die durchgehenden Löcher unter Verwendung eines Oxidationsmittels und der Aufrauhungsprozess für die Oberflächen der unteren Zwischenlagen-Harzisolierschichten gleichzeitig ausgeführt. Dadurch kann die Anzahl der Fertigungsschritte vermindert und eine kostengünstige mehrschichtige leiterplatte hergestellt werden.
  • Gemäß einem noch anderen Aspekt besteht das Kernsubstrat aus einem Glasepoxidharz, einem FR4-Harz, einem FR5-Harz oder einem BT-Harz; enthält jede der Zwischenlagen-Harzisolierschichten mindestens eine der folgenden Komponenten: ein Epoxidharz, ein Phenolharz, ein Polyimidharz, ein Polyphenylenharz, ein Polyolefinharz und ein Fluorkohlenstoffharz; und enthält das Oxidationsmittel eine Chromsäure oder Permanganat.
  • Gemäß diesem Aspekt besteht das Kernsubstrat aus einem Glasepoxidharz, einem FR4-Harz, einem FR5-Harz oder einem BT-Harz und enthält jede der Zwischenlagen-Harzisolierschichten mindestens eine der folgenden Komponenten: ein Epoxidharz, ein Phenolharz, ein Polyimidharz, ein Polyphenylenharz, ein Polyolefinharz und ein Fluorkohlenstoffharz. Das Oxidationsmittel enthält eine Chromsäure oder Permanganat. Dadurch können der Lochwandreinigungsprozess für die durchgehenden Löcher zum Ausbilden der unteren Zwischenlagen-Harzisolierschichten auf dem Kernsubstrat und der Aufrauhungsprozess für die unteren Zwischenlagen-Harzisolierschichten gleichzeitig ausgeführt werden.
  • Um die vorstehenden Probleme zu lösen, wird ein Verfahren zum Herstellen einer mehrschichtigen Leiterplatte bereitgestellt, wobei das Verfahren mindestens die folgenden Schritte (a) bis (d) aufweist:
    • (a) Ausbilden von Durchgangslöchern in einem Kernsubstrat;
    • (b) Ausbilden rauher Schichten auf den jeweiligen Durchgangslöchern;
    • (c) Polieren und Glätten von Oberflächen von Kontakträndern der Durchgangslöcher; und
    • (d) Einfüllen eines Harzfüllstoffs in die Durchgangslöcher und Ausbilden von Harzschichten.
  • Gemäß einem weiteren Aspekt werden nach dem Ausbilden der rauhen Schichten auf den jeweiligen Durchgangslöchern die Oberflächen der Kontaktränder der Durchgangslöcher poliert und geglättet. Dadurch kann verhindert werden, dass der Harzfüllstoff entlang der rauhen Schichten (Verankerungen) herausfließt, die auf den Kontakträndern der Durchgangslöcher ausgebildet werden, wenn der Harzfüllstoff in die Durchgangslöcher eingefüllt wird. Dadurch kann der Füllstoff in den Durchgangslöchern glatt ausgebildet werden und kann die Zuverlässigkeit der über den Durchgangslöchern ausgebildeten Verdrahtungen verbessert werden.
  • Gemäß einem weiteren Aspekt sind die rauhen Schichten Kupferoxidschichten.
  • Gemäß einem weiteren Aspekt werden die rauhen Schichten durch Ätzen ausgebildet.
  • Gemäß einem weiteren Aspekt sind die rauhen Schichten Nadellegierungsschichten aus Kupfer-Nickel-Phosphor.
  • Gemäß einem weiteren Aspekt werden die auf jedem Durchgangsloch ausgebildeten rauhen Schichten vorzugsweise durch Ausbilden einer Kupferoxidschicht durch einen Schwärzungs-Reduktionsprozess, Ausbilden einer aus Kupfer-Nickel-Phosphor bestehenden Nadellegierungsschicht und Ätzen hergestellt. Dadurch kann das Haftvermögen zwischen den Leitungsschichten auf den Innenwänden der Durchgangslöcher und dem Harzfüllstoff erhöht werden.
  • Gemäß einem weiteren Aspekt wird der Harzfüllstoff ausgewählt aus einem Gemisch aus einem Epoxidharz und einem organischen Füllstoff, einem Gemisch aus einem Epoxidharz und einem anorganischen Füllstoff und einem Gemisch aus einem Epoxidharz und anorganischen Fasern.
  • Gemäß einem weiteren Aspekt wird der zu verwendende Harzfüllstoff vorzugsweise aus einem Gemisch aus einem Epoxidharz und einem organischen Füllstoff, einem Gemisch aus einem Epoxidharz und einem anorganischen Füllstoff und einem Gemisch aus einem Epoxidharz und anorganischen Fasern ausgewählt. Da durch können die Wärmeausdehnungskoeffizienten zwischen dem Harzfüllstoff und dem Kernsubstrat geeignet eingestellt werden.
  • Kurzbeschreibung der Zeichnungen
  • 1 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen einer ersten Ausführungsform einer erfindungsgemäßen mehrschichtigen Leiterplatte;
  • 2 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen der ersten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte;
  • 3 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen der ersten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte;
  • 4 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen der ersten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte;
  • 5 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen der ersten Ausführungsform des erfindungsgemäßen mehrschichtigen Leiterplatte;
  • 6 zeigt eine Querschnittansicht der ersten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte;
  • 7 zeigt eine Tabelle zum Darstellen von Auswertungsergebnissen für die erste Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte und ein Vergleichsbeispiel;
  • 8 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen einer zweiten Ausführungsform einer erfindungsgemäßen mehrschichtigen Leiterplatte;
  • 9 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen der zweiten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte;
  • 10 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen der zweiten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte;
  • 11 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen der zweiten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte;
  • 12 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen der zweiten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte;
  • 13 zeigt eine Querschnittansicht der zweiten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte;
  • 14 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen einer ersten Modifikation der zweiten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte;
  • 15 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen der ersten Modifikation der zweiten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte;
  • 16 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen der ersten Modifikation der zweiten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte;
  • 17 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen der ersten Modifikation der zweiten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte;
  • 18 zeigt ein Diagramm zum Darstellen eines Verfahrens zum Herstellen der ersten Modifikation der zweiten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte;
  • 19 zeigt eine Querschnittansicht der ersten Modifikation der zweiten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte;
  • 20 zeigt eine Querschnittansicht einer zweiten Modifikation der zweiten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte;
  • 21 zeigt eine Tabelle zum Darstellen eines Schätzergebnisses für die Ausführungsformen der vorliegenden Erfindung und für Vergleichsbeispiele; und
  • 22 zeigt eine Querschnittansicht einer herkömmlichen mehrschichtigen Leiterplatte.
  • Beste Technik zum Implementieren der Erfindung
  • [Erste Ausführungsform]
  • Nachstehend werden die Ausführungsformen der vorliegenden Erfindung unter Bezug auf die beigefügten Zeichnungen beschrieben.
  • Zunächst wird die Konfiguration der ersten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte unter Bezug auf 6 beschrieben, die eine Längsschnittansicht zeigt.
  • Wie in 6 dargestellt ist, weist eine mehrschichtige Leiterplatte 10 ein Kernsubstrat 30 mit einer Vorder- und einer Rückseite auf, auf denen aufgebaute Verdrahtungsschichten 80U bzw. 80D ausgebildet sind. Jede der aufgebauten Verdrahtungsschichten 80U und 80D besteht aus einer unteren Zwischenlagen-Harzisolierschicht 50, in der Durchkontaktierungslöcher 46 ausgebildet sind, einer oberen Zwischenlagen-Harzisolierschicht 60, in der obere Durchkontaktierungslöcher 66 ausgebildet sind, und einer auf der oberen Zwischenlagen-Harzisolierschicht 60 ausgebildeten Lötstopplackschicht 70. Ein Lotbump (externer Verbindungsanschluss) 76 zum Verbinden der Leiterplatte 10 mit einem (nicht dargestellten) IC-Chip ist auf jedem der oberen Durchkontaktierungslöcher 66 über einen Öffnungsabschnitt 71 der Lötstopplackschicht 70 ausgebildet. Ein leitfähiger Verbindungsstift (externer Verbindungsanschluss) 18 zum Verbinden der Leiterplatte 10 mit einer (nicht dargestellten) Tochterleiterplatte ist mit jedem der unteren Durchkontaktierungslöcher 66 verbunden.
  • In der ersten Ausführungsform sind die Durchgangslöcher 36, die die aufgebauten Verdrahtungsschichten 80U und 80D miteinander verbinden, derart ausgebildet, dass sie sich durch das Kernsubstrat 30 und die unteren Zwischenlagen-Harzisolierschichten 50 erstrecken. Ein Harzfüllstoff 54 ist in die Durchgangslöcher 36 eingefüllt, und metallisierte Abdeckungen. 58 sind auf den Öffnungsabschnitten der Löcher 36 angeordnet. Ähnlicherweise ist Harzfüllstoff 54 in die in der unteren Zwischenlagen-Harzisolierschicht 50 ausgebildeten Durchkontaktierungslöcher 46 eingefüllt, und metallisierte Abdeckungen 58 sind auf den Öffnungsabschnitten der Durchkontaktierungslöcher 46 ausgebildet.
  • In der ersten Ausführungsform sind die Durchgangslöcher 36 derart ausgebildet, dass sie sich durch das Kernsubstrat 30 und die unteren Zwischenlagen-Harzisolierschichten 50 erstrecken, und die Durchkontaktierungslöcher 66 sind jeweils direkt auf den Durchgangslöchern 36 ausgebildet. Dadurch sind jedes Durchgangsloch 36 und das entsprechende Durchkontaktierungsloch 66 geradlinig angeordnet, so dass die Verdrahtungslänge verkürzt und die Signalübertragungsgeschwindigkeit erhöht werden kann. Außerdem wird, weil die Durchgangslöcher 36 direkt mit den mit den externen Verbindungsanschlüssen (Lotbumps 76, leitfähigen Verbindungsstiften 78) verbundenen Durchkontaktierungslöchern 66 verbunden sind, eine hochgradig zuverlässige Verbindung erhalten. In der ersten Ausführungsform wird, wie später beschrieben wird, der in die Durchgangslöcher 36 eingefüllte Füllstoff 54 durch Polieren geglättet, und dann werden die den Füllstoff 54 abdeckenden metallisierten Abdeckungen (leitfähigen Schichten) 58 ausgebildet, und darauf werden die Durchkontaktierungslöcher 66 ausgebildet. Dadurch sind die Oberflächen der Durchgangslöcher 36 hochgradig flach und wird eine hochgradig zuverlässige Verbindung zwischen den Durch gangslöchern 36 und den entsprechenden Durchkontaktierungslöchern 66 erhalten.
  • Außerdem werden in der ersten Ausführungsform der erfindungsgemäßen Leiterplatte die Durchgangslöcher 36 und die unteren Durchkontaktierungslöcher 46 mit dem gleichen Harzfüllstoff 54 verfüllt, und der Harzfüllstoff 54 wird gleichzeitig poliert und geglättet, wie später beschrieben wird. Dadurch kann die mehrschichtige Leiterplatte kostengünstig hergestellt werden, und die Festigkeit der Innenräume der Durchgangslöcher und der Innenräume der Durchkontaktierungslöcher kann gleich gemacht werden, so dass die Zuverlässigkeit der mehrschichtigen Leiterplatte erhöht werden kann. Außerdem wird, wie später beschrieben wird, der in die Durchkontaktierungslöcher 47 eingefüllte Füllstoff 54 durch Polieren geglättet, und dann werden die den Füllstoff 54 abdeckenden plattierten Abdeckungen (leitfähigen Schichten) 58 ausgebildet, und darauf werden die oberen Durchkontaktierungslöcher 66 ausgebildet. Dadurch sind die Oberflächen der unteren Durchkontaktierungslöcher 46 hochgradig flach und es wird eine hochgradig zuverlässig Verbindung zwischen den unteren Durchkontaktierungslöchern 46 und den oberen Durchkontaktierungslöchern 66 erhalten.
  • Wie später beschrieben wird, werden in der ersten Ausführungsform der erfindungsgemäßen mehrschichtigen Leiterplatte außerdem ein Lochwandreinigungsprozess für die durchgehenden Löcher 35, aus denen die Durchgangslöcher 36 hergestellt werden, und ein Aufrauhungsprozess für die Oberfläche der unteren Zwischenlagen-Harzisolierschichten 40 gleichzeitig unter Verwendung eines Oxidationsmittels ausgeführt, so dass die Anzahl der Fertigungsschritte vermindert und die mehrschichtige Leiterplatte kostengünstiger hergestellt werden kann.
  • Nachstehend wird ein Verfahren zum Herstellen der mehrschichtigen Leiterplatte unter Bezug auf die 1 bis 5 beschrieben.
    • (1) eine verkupferte Laminatplatte 30A mit Kupferschichten 32, die jeweils eine Dicke von 18 μm haben und auf beiden Seiten eines Substrats 30 mit einer Dicke von 0,8 mm aus einem Glasepoxidharz, FR4-, FR5- oder BT- (Bismaleimid-Triazin) Harz auflaminiert sind, wird als Ausgangsmaterial verwendet (1(A)). Diese verkupferte Laminatplatte wird zunächst in einem Muster geätzt, wodurch Innere-Kupferschichtmuster 34 auf beiden Seiten des Substrats ausgebildet werden (1(B)).
    • (2) Nachdem das Substrat 30, auf dem die inneren Kupferschichtmuster 34 ausgebildet sind, gewaschen wurde, wird eine Ätzlösung, die einen Cuprikomplex und eine organische Säure enthält, unter Sauerstoffkoexistenzbedingungen z.B. durch Sprühen oder Blasenerzeugung, zur Reaktion gebracht. Der Kupferleiter einer Leiterschaltung wird gelöst, um Leerstellen zu bilden. Durch diese Prozesse wird eine rauhe Schicht 38 auf der Oberfläche jedes inneren Kupferschichtmusters 34 ausgebildet (1(C)).
  • Alternativ kann die rauhe Schicht durch einen Oxidations-Reduktionsprozess oder unter Verwendung einer stromlos metallisierten Legierung hergestellt werden. Die derart ausgebildete rauhe Schicht hat vorzugsweise eine Dicke im Bereich von 0,1 bis 5 μm. In diesem Bereich tritt eine Trennung zwischen der Leiterschaltung und der Zwischenlagen-Harzisolierschicht weniger wahrscheinlich auf.
  • Der Cuprikomplex ist vorzugsweise ein Cuprikomplex von Azolen. Der Cuprikomplex von Azolen wirkt als Oxidationsmittel zum Oxidieren von metallischem Kupfer oder ähnlichen Materialien. Bevorzugte Azole sind Diazol, Triazol und Tetrazol. Besonders bevorzugt sind Imidazol, 2-Methylimidazol, 2-Ethylimidazol, 2-Ethyl-4-Methylimidazol, 2-Phenylimidazol, 2-Undecylimidazol und ähnliche. Die Menge der hinzugefügten Cuprikomplexe von Azolen beträgt vorzugsweise 1 bis 15 Gew.-%.
  • Dies ist der Fall, weil ein Cuprikomplex in einer derartigen Menge ausgezeichnet lösbar und hochgradig stabil ist.
  • Außerdem wird, um das Kupferoxid zu lösen, eine organische Säure mit dem Cuprikomplex von Azolen gemischt. D.h., die organische Säure wird vorzugsweise ausgewählt aus: Ameisensäure, Essigsäure, Propionsäure, Buttersäure, Valeriansäure, Capronsäure, Acrylsäure, Crotonsäure, Oxalsäure, Malonsäure, Bernsteinsäure, Glutarsäure, Maleinsäure, Benzoesäure, Glykolsäure, Milchsäure, Apfelsäure und Sulfamidsäure. Der Anteil der organischen Säure beträgt vorzugsweise 0,1 bis 30 Gew.-%. Mit einem derartigen Anteil kann die Löslichkeit des oxidierten Kupfers aufrechterhalten und eine stabile Löslichkeit gewährleistet werden.
  • Der erzeugte Cuprokomplex wird durch die Säure gelöst und mit Sauerstoff zu einem Cuprikomplex kombiniert, was erneut zur Oxidation von Kupfer beiträgt.
  • Außerdem können zum Unterstützen der Auflösung von Kupfer und der Oxidation von Azolen der Ätzlösung Halogenionen, z.B. Fluorionen, Chlorionen und Bromionen, beigemischt werden. In der vorliegenen Erfindung können Halogenionen durch Hinzufügen von Chlorwasserstoff, Natriumchlorid oder ähnlichen Substanzen zugeführt werden. Die Menge der Halogenionen beträgt vorzugsweise 0,01 bis 20 Gew.-%. Durch eine derartige Menge von Halogenionen wird ein ausgezeichnetes Haftvermögen zwischen der erzeugten rauhen Oberfläche und der Zwischenlagen-Harzisolierschicht gewährleistet.
  • Der Cuprikomplex von Azolen und die organische Säure (oder gegebenenfalls Halogenionen) werden in Wasser gelöst, um die Ätzlösung einzustellen. Außerdem kann erfindungsgemäß eine kommerziell erhältliche Ätzlösung, z.B. mit der Produktbezeichnung "MEC etch BOND", hergestellt von Mec Co., Ltd., verwendet werden, um eine rauhe Oberfläche herzustellen.
    • (3) Eine Harzschicht 50a, aus der die untere Zwischenlagen-Harzisolierschicht hergestellt wird, wird durch Vakuum-Crimp-Laminieren bei einem Druck von 5 kgf/cm2 auf jeder Oberfläche des Substrats 30 ausgebildet, während die Temperatur von 50 auf 150°C erhöht wird (1(D)).
  • Die Harzschicht enthält beständiges Harz, lösbare Partikel, ein Aushärtungsmittel und andere Komponenten. Die Materialien werden nachstehend beschrieben.
  • Das im erfindungsgemäßen Herstellungsverfahren zur Verwendung in der Harzisolierschicht vorgesehene Harz hat eine Struktur, gemäß der Partikel, die in Säure oder einem Oxidationsmittel lösbar sind (nachstehend als "lösliche Partikel" bezeichnet) in einem Harz dispergiert sind, das bezüglich der Säure oder eines Oxidationsmittels beständig ist (nachstehend als "beständiges Harz" bezeichnet).
  • Die Ausdrücke "beständig" und "löslich" bzw. "lösbar" werden nachstehend beschrieben. Wenn Materialien für die gleiche Zeit in eine Lösung eingetaucht werden, die aus der gleichen Säure oder dem gleichen Oxidationsmittel besteht, wird ein Material, das mit einer relativ hohen Lösungsrate gelöst wird, zur Vereinfachung als "lösliches" Material bezeichnet. Ein Material, das mit einer relativ langsamen Lösungsrate gelöst wird, wird zur Vereinfachung als "beständiges" Material bezeichnet.
  • Die löslichen Partikel sind beispielsweise Harzpartikel, die in einer Säure oder einem Oxidationsmittel löslich sind (nachstehend als "lösliche Harzpartikel" bezeichnet), anorganische Partikel, die in einer Säure oder einem Oxidationsmittel löslich sind (nachstehend als "anorganische lösliche Partikel" bezeichnet) und Metallpartikel, die in einer Säure oder einem Oxidationsmittel löslich sind (nachstehend als "lösliche Metallpartikel" bezeichnet). Die vorstehend erwähnten lösli chen Partikel können alleine oder als Kombination von zwei oder mehr Partikeltypen verwendet werden.
  • Die Form jedes der löslichen Partikel ist nicht eingeschränkt. Die Form kann eine Kugelform oder eine pulverisierte Form sein. Vorzugsweise haben die Partikel die gleiche Form. Der Grund hierfür ist, dass hierdurch eine rauhe Oberfläche mit gleichmäßigen rauhen Vertiefungen und Vorsprüngen hergestellt werden kann.
  • Vorzugsweise beträgt die mittlere Partikelgröße der löslichen Partikel 0,1 μm bis 10 μm. Wenn die Partikel einen Durchmesser innerhalb dieses Bereichs haben, können Partikel mit zwei oder mehr Partikelgrößen verwendet werden. D.h., lösliche Partikel mit einer mittleren Größe von 0,1 μm bis 0,5 μm und lösliche Partikel mit einer mittleren Partikelgröße von 1 μm bis 3 μm können gemischt werden. Dadurch kann eine kompliziertere rauhe Oberfläche ausgebildet werden. Darüber hinaus kann das Haftvermögen bezüglich der Leiterschaltung verbessert werden. In der vorliegenden Erfindung bezeichnet die Partikelgröße der löslichen Partikel die Länge des längsten Abschnitts jedes der löslichen Partikel.
  • Die löslichen Harzpartikel können Partikel aus einem wärmeaushärtenden Harz oder einem Thermoplastharz sein. Wenn die Partikel in eine Lösung eingetaucht werden, die aus einer Säure oder einem Oxidationsmittel besteht, müssen die Partikel eine Lösungsrate aufweisen, die höher ist als diejenige des vorstehend erwähnten beständigen Harzes.
  • Beispiele löslicher Harzpartikel sind Partikel aus Epoxidharz, Phenolharz, Polyimidharz, Polyphenylenharz, Polyolefinharz oder Fluorharz. Das vorstehend erwähnte Material kann alleine oder als Kombination von zwei oder mehr Materialien verwendet werden.
  • Die löslichen Harzpartikel können Harzpartikel aus Gummi sein, wie beispielsweise Polybutadiengummi, verschiedene dena turierte Polybutadiengummiarten, wie beispielsweise denaturiertes Epoxidgummi, denaturiertes Urethangummi oder denaturiertes (Metha)acrylnitrilgummi, und (Metha)acrylnitrilbutadiengummi, das eine Carboxylgruppe enthält. Wenn das vorstehend erwähnte Gummimaterial verwendet wird, können die löslichen Harzpartikel leicht in einer Säure oder einem Oxidationsmittel gelöst werden. D.h., wenn die löslichen Harzpartikel durch eine Säure gelöst werden, kann eine Lösung in einer Säure, mit Ausnahme einer starken Säure, zulässig sein. Wenn die löslichen Harzpartikel gelöst werden, ist ein Lösung durch Permanganat zulässig, das ein relativ schwaches Oxidationsvermögen aufweist. Wenn Chromsäure verwendet wird, ist eine Lösung schon bei einer geringen Konzentration zulässig. Dadurch kann verhindert werden, dass die Säure oder das Oxidationsmittel auf der Oberfläche des Harzes zurückbleibt. Wenn ein Katalysator, z.B. Palladiumchlorid, zugeführt wird, nachdem die rauhe Oberfläche ausgebildet worden ist, wie später beschrieben wird, kann eine Unterbrechung der Zufuhr des Katalysators und die Oxidation des Katalysators verhindert werden.
  • Die anorganischen löslichen Partikel sind beispielsweise Partikel, die mindestens eines der folgenden Materialien aufweisen: einer Aluminiumverbindung, einer Kalziumverbindung, einer Kaliumverbindung, einer Magnesiumverbindung und einer Siliziumverbindung.
  • Die Aluminiumverbindung ist beispielsweise Aluminiumoxid oder Aluminiumhydroxid. Die Kalziumverbindung ist beispielsweise Kalziumkarbonat oder Kalziumhydroxid. Die Kaliumverbindung ist beispielsweise Kaliumkarbonat. Die Magnesiumverbindung ist beispielsweise Magnesia, Dolomit und basisches Magnesiumkarbonat. Die Siliziumverbindung ist beispielsweise Silika oder Zeolit. Das vorstehend erwähnte Material kann alleine oder als Kombination von zwei oder mehr Materialien verwendet werden.
  • Die löslichen Metallpartikel sind beispielsweise Partikel, die aus mindestens einem der folgenden Materialien bestehen: Kupfer, Nickel, Eisen, Zink, Blei, Gold, Silber, Aluminium, Magnesium, Kalium und Silizium. Die löslichen Partikel können mit Harz oder einem ähnlichen Material beschichtete Oberflächen aufweisen, um Isoliereigenschaften bereitzustellen.
  • Wenn zwei oder mehr Typen löslicher Partikel gemischt werden, ist die Kombination von zwei Typen löslicher Partikel vorzugsweise eine Kombination aus Harzpartikeln und anorganischen Partikeln. Weil jeder der Partikeltypen eine niedrige Leitfähigkeit aufweist, kann eine Isolierung bezüglich der Harzschicht erhalten werden. Außerdem kann die Wärmeausdehnung bezüglich des beständigen Harzes leicht eingestellt werden. Dadurch kann das Auftreten von Rissen in der durch die Harzschicht gebildeten Zwischenlagen-Harzisolierschicht verhindert werden. Dadurch kann eine Trennung zwischen der Zwischenlagen-Harzisolierschicht und der Leiterschaltung verhindert werden.
  • Das beständige Harz ist nicht eingeschränkt, insofern das Harz dazu geeignet ist, die Form der rauhen Oberfläche aufrechtzuerhalten, wenn die rauhe Oberfläche unter Verwendung einer Säure oder eines Oxidationsmittels auf der Zwischenlagen-Harzisolierschicht ausgebildet wird. Das beständige Harz ist beispielsweise ein wärmeaushärtendes Harz, ein Thermoplastharz oder ein daraus hergestelltes Verbundmaterial. Alternativ kann das vorstehend erwähnte lichtempfindliche Harz mit einer lichtempfindlichen Eigenschaft verwendet werden. Wenn das lichtempfindliche Harz verwendet wird, können ein Belichtungs- und ein Entwicklungsprozess der Zwischenlagen-Harzisolierschichten ausgeführt werden, um die Öffnungen für die Durchkontaktierungslöcher auszubilden.
  • Insbesondere ist es vorteilhaft, wenn ein ein wärmehärtendes Harz enthaltendes Harz verwendet wird. Im vorstehend erwähnten Fall kann die Form der rauhen Oberfläche bezüglich ei ner Metallisierungslösung und während verschiedenartige Erwärmungsprozesse ausgeführt werden beibehalten werden.
  • Das beständige Harz ist beispielsweise ein Epoxidharz, ein Phenolharz, ein Phenoxyharz, ein Polyimidharz, ein Polyphenylenharz, ein Polyolefinharz oder ein Fluorharz. Das vorstehend erwähnte Material kann alleine oder als Kombination von zwei oder mehr Materialtypen verwendet werden.
  • Vorzugsweise wird ein Epoxidharz mit zwei oder mehr Epoxidgruppen in einem Molekül davon verwendet. Der Grund hierfür ist, dass die vorstehend erwähnte rauhe Oberfläche ausgebildet werden kann. Außerdem können eine ausgezeichnete Wärmebeständigkeit und ähnliche Eigenschaften erhalten werden. Dadurch kann eine Belastungskonzentration auf die Metallschicht auch unter einer Wärmezyklusbedingung verhindert werden. Dadurch kann eine Abtrennung der Metallschicht verhindert werden.
  • Das Epoxidharz ist beispielsweise ein Cresol-Novolac-Epoxidharz, ein Bisphenol-A-Epoxidharz, ein Bisphenol-F-Epoxidharz, ein Phenol-Novolac-Epoxidharz, ein Alkylphenol-Novolyc-Epoxidharz, ein Biphenol-F-Epoxidharz, ein Naphthalen-Epoxidharz, ein Dicyclopentadien-Epoxidharz und ein Epoxidmaterial, das aus einem Kondensationsmaterial von Phenol und einem aromatischen Aldehyd mit einer Phenolhydroxylgruppe, Triglycidylisocyanat und alicyklischem Epoxidharz besteht. Das vorstehend erwähnte Material kann alleine oder als Kombination aus zwei oder mehr Materialien verwendet werden. Dadurch kann eine ausgezeichnete Wärmebständigkeit erhalten werden.
  • Vorzugsweise sind die löslichen Partikel in der Harzschicht erfindungsgemäß gleichmäßig im beständigen Harz verteilt. Der Grund hierfür ist, dass eine rauhe Oberfläche mit gleichmäßigen Vertiefungen und Vorsprüngen ausgebildet werden kann. Wenn Durchkontaktierungslöcher und Durchgangslöcher in der Harzschicht ausgebildet werden, kann das Haftvermögen bezüglich der Metallschicht der Leiterschaltung aufrechterhalten werden. Alternativ kann eine Harzschicht verwendet werden, die nur in der Oberfläche, auf der die rauhe Oberfläche ausgebildet wird, lösliche Partikel enthält. Daher werden die von der Oberfläche verschiedenen Abschnitte der Harzschicht nicht der Säure oder dem Oxidationsmittel ausgesetzt. Dadurch kann die Isoliereigenschaft zwischen den Leiterschaltungen durch die Zwischenlagen-Harzisolierschicht zuverlässig aufrechterhalten werden.
  • Vorzugsweise beträgt die Menge der im beständigen Harz dispergierten löslichen Partikel bezüglich der Harzschicht 3 Gew.-% bis 40 Gew.-%. Wenn die Menge des Gemischs löslicher Partikel kleiner ist als 3 Gew.-%, kann die rauhe Oberfläche mit den erforderlichen Vertiefungen und Vorsprüngen nicht ausgebildet werden. Wenn die Menge größer ist als 40 Gew.-%, werden tiefe Abschnitte der Harzschicht unerwünscht gelöst; wenn die löslichen Partikel unter Verwendung einer Säure oder eines Oxidationsmittels gelöst werden. Dadurch kann die Isoliereigenschaft zwischen den Leiterschaltungen durch die durch die Harzschicht gebildeten Zwischenlagen-Harzisolierschicht nicht aufrechterhalten werden. Infolgedessen tritt manchmal ein Kurzschluss auf.
  • Vorzugsweise enthält die Harzschicht ein Aushärtungsmittel und andere Komponenten sowie ein beständiges Harz.
  • Das Aushärtungsmittel ist beispielsweise ein Imidazol-Aushärtungsmittel, ein Amin-Aushärtungsmittel, ein Guanidin-Aushärtungsmittel, ein Epoxidaddukt jedes der vorstehend erwähnten Aushärtungsmittel, Mikrokapseln jedes der vorstehend erwähnten Aushärtungsmittel und eine organische Phosphinverbindung, wie beispielsweise Triphenylphosphin- oder Tetraphenylphosphonium-Tetraphenylborat.
  • Vorzugsweise beträgt die Menge des Aushärtungsmittels bezüglich der Harzschicht 0,05 Gew.-% bis 10 Gew.-%. Wenn die Menge kleiner ist als 0,05 Gew.-%, kann die Harzschicht nicht ausreichend ausgehärtet werden. Daher tritt eine große Menge Säure und Oxidationsmittel in die Harzschicht ein. Im vorstehenden Fall wird die Isoliereigenschaft der Harzschicht manchmal schlechter. Wenn die Menge größer ist als 10 Gew.-%, wird die Zusammensetzung des Harzes durch eine übermäßig große Menge der Aushärtungsmittelkomponente manchmal denaturiert. Im vorstehenden Fall wird die Zuverlässigkeit manchmal vermindert.
  • Die anderen Komponenten sind beispielsweise eine anorganische Verbindung, die keinen Einfluss auf die Ausbildung der rauhen Oberfläche hat, und ein durch Harz gebildeter Füllstoff. Die anorganische Verbindung ist beispielsweise Silika, Aluminiumoxid und Dolomit. Das Harz ist beispielsweise Polyimidharz, Polyacrylharz, Polyamidimidharz, Polyphenylenharz, Melaninharz und Olefinharz. Wenn einer der vorstehend erwähnten Füllstoffe enthalten ist, kann eine Übereinstimmung der Wärmeausdehnungskoeffizienten erreicht werden. Außerdem können die Wärmebeständigkeit und die chemische Beständigkeit verbessert werden. Dadurch können die Eigenschaften der Leiterplatte verbessert werden.
  • Die Harzschicht kann ein Lösungsmittel enthalten. Das Lösungsmittel ist beispielsweise Keton,. z.B. Aceton, Methylethylketon oder Cyclohexan; ein aromatischer Kohlenwasserstoff, z.B. Ethylacetat, Butylacetat, Cellosolve-Acetat, Toluol oder Xylol. Das vorstehend erwähnte Material kann alleine oder als Kombination von zwei oder mehr Materialien verwendet werden.
    • (4) Daraufhin werden die durchgehenden Löcher 35, die jeweils einen Durchmesser von 300 μm haben, im Kernsubstrat 30 ausgebildet, mit dem die Harzschichten 50α verbunden worden sind, um die Durchgangslöcher auszubilden (1(E)).
    • (5) Durchkontaktierungsöffnungen 52 mit jeweils einem Durchmesser von 80 μm werden durch Anwenden eines Kohlendi oxid-, Excimer-, YAG oder UV-Lasers in den Harzschichten 50α ausgebildet (2(A)). Anschließend werden die Harzschichten 50α thermisch ausgehärtet, um die unteren Zwischenlagen-Harzisolierschichten 50 herzustellen. Die Durchkontaktierungslöcher können durch einen Flächenprozess unter Verwendung eines Lasers oder einen Flächenprozess unter Verwendung eines Lasers mit montierten Masken ausgeführt werden. Alternativ kann ein Mischlaser (d.h. eine Kombination z.B. aus einem Kohlendioxid-Laser und einem Excimer-Laser) verwendet werden. Alternativ können sowohl die Durchgangslöcher als auch die Durchkontaktierungslöcher unter Verwendung eines Lasers ausgebildet werden.
    • (6) Daraufhin wird ein Oxidationsmittel, das aus einer Chromsäure oder einem Permanganat besteht (z.B. Kaliumpermanganat oder Natriumpermanganat) verwendet, um die durchgehenden Löcher 35 zum Ausbilden der Durchgangslöcher im Kernsubstrat 30 und in den unteren Zwischenlagen-Harzisolierschichten 50 einem Lochwandreinigungsprozess zu unterziehen, und gleichzeitig werden die Oberflächen der unteren Zwischenlagen-Harzisolierschichten 50 aufgerauht (2(B)). Obwohl die Temperatur zum Ausführen dieser Prozesse hierin auf 65°C festgelegt ist, können die Prozesse bei einer Temperatur im Bereich von 40 bis 70°C ausgeführt werden. Die rauhen Oberflächen der Zwischenlagen-Harzisolierschichten werden in einer Dicke im Bereich von 0,5 bis 5 mm ausgebildet. Durch Dicken in diesem Bereich kann ein geeignetes Haftvermögen gewährleistet und können die Zwischenlagen-Harzisolierschichten in einem späteren Schritt entfernt werden. Die erste Ausführungsform der mehrschichtigen Leiterplatte weist das Kernsubstrat 30, das aus einem FR4-Harz, einem FR5-Harz oder einem BT-Harz besteht, und die unteren Zwischenlagen-Harzisolierschichten 50 auf, die mindestens eines der fol genden Harzmaterialien aufweisen: Epoxidharz, Phenolharz, Polyimidharz, Polyphenylenharz, Polyolefinharz und Fluorkohlenstoffharz. Dadurch können der Lochwandreinigungsprozess unter Verwendung eines Oxidationsmittels, das aus einer Chromsäure und einem Permanganat besteht, für die Durchgangslöcher 35 und der Aufrauhungsprozess für die unteren Zwischenlagen-Harzisolierschichten 50 gleichzeitig ausgeführt werden. Dadurch wird die Anzahl von Fertigungsschritten vermindert, so dass die mehrschichtige Leiterplatte kostengünstig herstellbar ist. Eine stromlos metallisierte Schicht wird in einer Dicke im Bereich von 0,1 bis 5 μm ausgebildet. Wenn die Dicke innerhalb dieses Bereichs liegt, kann die stromlos metallisierte Schicht vollständig ausgebildet und leicht weggeätzt werden.
    • (7) Ein Palladiumkatalysator wird auf die rauhen Oberflächen der Zwischenlagen-Harzisolierschichten 50 aufgebracht, um stromlos metallisierte Kupferschichten 42 in einer Metallisierungslösung auszubilden (2(C)). Obwohl hierin stromlos metallisierte Kupferschichten ausgebildet werden, können auch Kupfer- oder Nickelbeschichtungen durch Sputtern ausgebildet werden. Alternativ können die Oberflächenschichten einem Plasma-, UV- oder Koronaentladungsprozess als Trocknungsprozess unterzogen werden. Durch den Prozess werden die Oberflächen der Schichten 50 umgeformt.
    • (8) Nach Waschen des Substrats, auf dem die stromlos metallisierten Kupferschichten 42 ausgebildet worden sind, werden Galvano-Resists (Plating Resists) 43 jeweils in einem vorgegebenen Muster ausgebildet (2(D)).
    • (9) Das Substrat wird in eine Galvanisierungslösung eingetaucht, um ihm über die stromlos metallisierten Kupferschichten 42 einen elektrischen Strom zuzuführen und galvanisierte Kupferschichten 44 auszubilden (2(E)).
    • (10) Die Galvano-Resists 43 werden durch KOH abgetrennt und entfernt, und die stromlos metallisierten Kupferschichten 42 unter den Galvano-Resists werden durch leichtes Ätzen weggeätzt, um die Durchkontaktierungslöcher 46 und die Durchgangslöcher 36 auszubilden, die jeweils aus der stromlos metallisierten Kupferschicht 42 und der galvanisch aufgebrachten Kupferschicht 44 bestehen (3(A)).
    • (11) Eine rauhe Schicht (aus einer aus Cu-Ni-P bestehenden Legierung) 47 wird in jedem der Durchkontaktierungslöcher 46 und der Durchgangslöcher 36 durch stromloses Metallisieren ausgebildet (3(B)). An Stelle einer stromlosen Kupfermetallisierung oder Verkupferung kann die rauhe Schicht durch Ätzen (z.B. Ätzen durch Besprühen oder Eintauchen der Löcher durch bzw. in eine Lösung eines Gemischs aus einem Cuprikomplex und eines organischen Säuresalzes) oder durch einen Oxidations-Reduktions-Prozess ausgebildet werden.
    • (12) Es wird ein Harzfüllstoff 54 mit einer Viskosität von 50 Pa·S bei 23°C vorbereitet, es werden Masken montiert, deren Öffnungen den Durchmessern der Durchgangslöcher 36 bzw. der Durchkontaktierungslöcher 46 entsprechen, und der Harzfüllstoff 54 wird durch Drucken eingefüllt und in einem Trocknungsofen bei 100°C für 20 Minuten getrocknet (3(C)). In der ersten Ausführungsform wird der gleiche Füllstoff gleichzeitig in die Durchgangslöcher 36 und die Durchkontaktierungslöcher 46 eingefüllt, so dass die Anzahl der Fertigungsschritte vermindert werden kann.
  • Hierin können als Harzfüllstoff die folgenden Materialzusammensetzungen verwendet werden.
  • [Harzzusammensetzung]
  • 100 Gewichtsteile eines Bisphenol-F-Epoxidmonomers (YL983U mit einem Molekulargewicht von 310, hergestellt von Yuka Shell), 72 Gewichtsteile von sphärischen SiO2-Partikeln mit einer mit einem Silan-Haftvermittler beschichteten Oberfläche und einem mittleren Partikeldurchmesser von 1,6 μm (CRS 101-1- CE, hergestellt von Admatec, wobei die maximale Partikelgröße nicht größer ist als die Dicke (15 μm) eines später beschriebenen inneren Kupferschichtmusters), 6,5 Gewichtsteile eines Imidazol-Aushärtungsmittels (2E4MZ-CN, hergestellt von Shikoku Chemicals) und 1,5 Gewichtsteile eines Nivellierungs- oder Ausgleichsmittels (PERENOL S4, hergestellt von SANNOPCO), werden gerührt und gemischt, um die Viskosität des erhaltenen Gemischs auf 36000 bis 49000 cps bei 23 ±1°C einzustellen.
    • (13) Eine Seite des Substrats 30, für das der Prozess von Punkt (12) abgeschlossen worden ist, wird poliert, um die Oberfläche des von den Durchkontaktierungslöchern 46 und den Durchgangslöchern 36 hervorstehenden Harzfüllstoffs 54 zu glätten. Dann wird ein Schwabbelprozess mindestens einmal ausgeführt, um durch das Polieren verursachte Defekte zu beseitigen. Die Folge von Polierprozessen wird auch für die andere Seite des Substrats ausgeführt (3(D)).
  • Der hervorstehende Harzfüllstoff kann nur durch Schwabbeln entfernt und geglättet werden.
  • Die Schwabbelbearbeitung ist vorteilhaft, weil in den Zwischenlagen-Harzisolierschichten verschiedenartige Partikel enthalten sind, die durch den Poliervorgang nicht abgerieben werden.
  • Dann wird der Harzfüllstoff 54 durch eine Wärmebehandlung bei 100°C für eine Stunde und bei 150°C für eine Stunde ausgehärtet.
  • Dadurch wird in jedem Durchgangsloch eine Harzfüllstoffschicht mit dem ausgehärteten Harzfüllstoff ausgebildet, das das Epoxidharz, das Aushärtungsmittel und die anorganischen Partikel enthält.
  • Obwohl das Epoxidharz nicht auf ein bestimmtes Harz beschränkt ist, ist es vorzugsweise mindestens ein Harz, das aus Bisphenol-Epoxidharzen und Novolac-Harzen ausgewählt wird. Dies ist der Fall, weil, wenn ein Bisphenol-A- oder ein Bisphenol-F-Harz ausgewählt wird, die Viskosität des erhaltenen Gemischs ohne Verwendung eines Verdünnungslösungsmittels eingestellt werden kann. Außerdem haben Novolac-Epoxidharze eine ausgezeichnete Festigkeit, Wärmebeständigkeit und chemische Beständigkeit, werden auch in einer starken basischen Lösung nicht zersetzt, wie beispielsweise in der -Lösung für die stromlose Metallisierung, und auch thermisch nicht zersetzt.
  • Als Bisphenol-Epoxidharz ist ein Bisphenol-A-Epoxidharz oder ein Bisphenol-F-Epoxidharz bevorzugt. Das Bisphenol-F-Epoxidharz ist bevorzugter, weil es mit einer niedrigen Viskosität und ohne Verwendung eines Lösungsmittels verwendet werden kann.
  • Außerdem ist als Novolac-Epoxidharz mindestens ein aus Phenol-Novolac-Epoxidharzen und Cresol-Novolac-Epoxidharzen ausgewähltes Epoxidharz bevorzugt.
  • Alternativ kann ein Gemisch aus einem Bisphenol-Epoxidharz und einem Novolac-Epoxidharz verwendet werden.
  • Im letztgenannten Fall ist beispielsweise ein Mischungsverhältnis zwischen dem Bisphenol-Epoxidharz und dem Cresol-Novolac-Epoxidharz von 1:1 bis 1:100 bevorzugt. Durch Mischen des Bisphenol-Epoxidharzes und des Cresol-Novolac-Epoxidharzes miteinander in diesem Bereich kann verhindert werden, dass die Viskosität des erhaltenen Gemischs zunimmt.
  • Das im Harzfüllstoff enthaltene Aushärtungsmittel ist nicht auf ein spezifisches Mittel beschränkt, sondern es kann ein bekanntes Aushärtungsmittel verwendet werden; ein Imidazol-Aushärtungsmitel oder ein Amin-Aushärtungsmittel ist jedoch bevorzugt. Wenn ein Aushärtungsmittel verwendet wird, ist der Kontraktionsgrad des Füllstoffs, wenn der Füllstoff ausgehärtet ist, klein, und das Haftvermögen zwischen der die Durchgangslöcher bildenden Leitungsschicht und der Harzfüllstoffschicht ist besonders gut.
  • Außerdem können die im Harzfüllstoff enthaltenen anorganischen Partikel beispielsweise aus Aluminiumverbindungen, Kalziumverbindungen, Kaliumverbindungen, Magnesiumverbindungen, Siliziumverbindungen und ähnlichen bestehen. Sie können alleine oder als Kombination von zwei oder mehr Verbindungen verwendet werden.
  • Aluminiumverbindungen sind beispielsweise Aluminiumoxid, Aluminiumhydroxid und ähnliche. Kalziumverbindungen sind beispielsweise Kalziumkarbonat, Kalziumhydroxid und ähnliche. Magnesiumverbindungen sind beispielsweise Magnesia, Dolomit, basisches Magnesiumkarbonat, Talk und ähnliche. Siliziumverbindungen sind beispielsweise Silika, Zeolit und ähnliche.
  • Der Harzfüllstoff enthält 10 bis 50 Gew.-% anorganische Partikel. Durch den Anteil anorganischer Partikel in diesem Bereich können die Wärmeausdehnungskoeffizienten zwischen den Zwischenlagen-Harzisolierschichten angepasst werden. Der Harzfüllstoffs enthält bevorzugter 20 bis 40 Gew.-% anorganische Partikel.
  • Die Formen der anorganischen Partikel sind beispielsweise eine Kugelform, eine Kreisform, eine Ellipsoidform, eine pulverisierte Form oder eine Polygonform. Unter diesen Formen sind die Kugelform, die Kreisform und die Ellipsoidform bevorzugt. Dies ist der Fall, weil durch diese Formen das Auftreten von Rissen und ähnlichen Defekten verhindert werden kann, die aufgrund der Partikelformen verursacht werden. Außerdem können die Partikel mit einem Silika-Haftvermittler beschichtet sein. Dadurch wird das Haftvermögen zwischen den anorganischen Partikeln und dem Epoxidharz verbessert.
  • Außerdem ist bevorzugt, wenn eine rauhe Oberfläche auf mindestens einem Teil der Oberfläche der die Durchgangslöcher bildenden Leitungsschichten ausgebildet wird. In diesem Fall wird das Haftvermögen zwischen den Leitungsschichten und dem Harzfüllstoff weiter verbessert, und die Ausdehnung und Kon traktion in einem Temperaturverlauf kann unterdrückt werden, so dass es schwieriger ist, die Leitungsschichten von den Harzfüllstoffschichten zu trennen. Die mittlere Rauhigkeit der rauhen Oberfläche beträgt vorzugsweise 0,05 bis 5 μm. Wenn die mittlere Rauhigkeit kleiner ist als 0,05 μm, wird die Wirkung des Aufrauhens der Oberflächen der Leitungsschichten kaum erhalten. Wenn die mittlere Rauhigkeit größer ist als 5 μm, können Signalverzögerungen und Signalfehler auftreten, die durch einen Skin-Effekt zum Zeitpunkt der Signalübertragung verursacht werden.
  • Der Harzfüllstoff kann nicht nur das Epoxidharz, sondern auch wärmeaushärtbare Harze, Thermoplastharze, lichtempfindliche Harze, Komplexe davon und ähnliche enthalten.
  • Wärmeaushärtende Harze sind beispielsweise ein Polyimidharz und ein Phenolharz. Thermoplastharze sind z.B. ein Fluorkohlenstoffharz, wie beispielsweise Polytetrafluorethylen (PTFE), Tetrafluorethylen/Hexafluorpropylen-Copolymer (fluoriertes Ethylenpropylen) (FEP) und Tetrafluorethylen/Perphloralkoxy-Copolymer (PFA), Polyethylenterepthalat (PET), Polysulfon (PSF), Polyphenylensulfid (PPS), thermoplastisches Polyphenylenether (PPE), Polyethersulfon (PES), Polyetherimid (PEI), Polyphenylensulfon (PPES), Polyethylennaphthalat (PEN), Poly(etheretherketon) (PEEK), Polyolefin- und Phenoxyharze. Lichtempfindliche Harze sind beispielsweise Acrylharze, wobei einem Teil von wärmeaushärtenden Harzen eine (Meta)acrylsäure mit lichtempfindlichen Gruppen hinzugefügt ist. Diese Harze können alleine oder als Kombination von zwei oder mehr Harzen verwendet werden. An Stelle der Epoxidharze können diese Harze oder Komplexe davon verwendet werden (d.h. ein Komplex eines wärmeaushärtenden Harzes und eines Thermoplastharzes oder ein Komplex eines lichtempfindlichen Harzes und eines Thermoplastharzes).
  • Außerdem können von anorganischen Partikeln verschiedene Harzpartikel, Metallpartikel und ähnliche mit dem Harzfüllstoff gemischt werden. Die Harzpartikel sind durch Abrunden von wärmeaushärtenden Harzen, Thermoplastharzen, usw. erhaltene Partikel. Die Metallpartikel sind beispielsweise leitfähige Partikel, z.B. Gold-, Silber-, Kupferpartikel und ähnliche. Sie können alleine oder als Kombination von einem oder mehreren Partikeltypen verwendet werden. Alternativ können sie an Stelle der anorganischen Partikel verwendet werden.
  • Der Harzfüllstoff kann ein Lösungsmittel enthalten, wie beispielsweise NMP (N-Methylpyrrolidon), DMDG (Diethylenglykoldimethylether), Glycerin, Cyclohexanol, Cyclohexanon, Methylcellosolve, Methylcellosolveacetat, Methanol, Ethanol, Butanol oder Propanol (lösungsmittelimprägniert); der Harzfüllstoff enthält jedoch bevorzugter kein Lösungsmittel. Dies ist der Fall, weil nach dem Härten des Harzfüllstoffs z.B. weniger Luftblasen in den Durchgangslöchern verbleiben, wenn der Harzfüllstoff kein Lösungsmittel enthält. Wenn Luftblasen verbleiben, nimmt die Zuverlässigkeit der Verbindung ab.
    • (14) Ein Palladiumkatalysator wird auf die Oberflächen der Harzisolierschichten 50 aufgebracht, um stromlos metallisierte Kupferschichten 56 in einer Metallisierungslösung auszubilden (4(A)). Obwohl hierin stromlos metallisierte Kupferschichten ausgebildet werden, können auch Kupfer- oder Nickelbeschichtungen durch Sputtern ausgebildet werden. In einigen Fällen kann direkt eine Galvanisierung bezüglich den Zwischenlagen-Harzisolierschichten 50 ausgeführt werden.
    • (15) Nachdem Galvano-Resists (nicht dargestellt) jeweils in einem vorgegebenen Muster ausgebildet wurden, werden die galvanisierten Kupferschichten 57 ausgebildet. Dann werden die Galvano-Resists abgetrennt und entfernt, und die stromlos metallisierten Kupferschichten 56 unter den Galvano-Resists werden durch leichtes Ätzen abgetrennt, wodurch metallisierte Ab deckungen 58 ausgebildet werden, die jeweils aus der stromlos metallisierten Kupferschicht 56 und der galvanisierten Kupferschicht 57 in den Öffnungsabschnitten der Durchkontaktierungsöffnungen 46 bzw. der Durchgangsöffnungen 36 ausgebildet werden (4(B)).
    • (16) Rauhe Schichten (Cu-Ni-P) werden auf den auf den Öffnungen der Durchkontaktierungsöffnungen 46 bzw. der Durchgangsöffnungen 36 angeordneten metallisierten Abdeckungen 58 durch stromloses Metallisieren ausgebildet (4(C)). Die rauhen Schichten können anstatt durch stromloses Verkupfern durch Ätzen oder einen Oxidations-Reduktionsprozess ausgebildet werden.
    • (17) Durch Wiederholen der vorstehend beschriebenen Schritte (3) bis (11) werden die oberen Zwischenlagen-Harzisolierschichten 60 und die Durchkontaktierungslöcher 66 ausgebildet, die jeweils aus der stromlos metallisierten Kupferschicht 62 und der galvanisierten Kupferschicht 64 auf den oberen Zwischenlagen-Harzisolierschichten 60 bestehen (4(D)).
    • (18) Daraufhin werden Lötstopplackschichten und Lotbumps ausgebildet. Die Materialzusammensetzung der Lötstopplackschicht ist folgende.
  • 46,67 g eines Oligomers (mit einem Molekulargewicht von 4000), das durch Ausbilden von 50% Epoxidgruppen aus 60 Gew.-% Cresol-Novolac-Epoxidharz (hergestellt von Nippon Kayaku), das in DMDG gelöst ist, in eine Acrylstruktur erhalten wird, und eine lichtempfindliche Eigenschaft aufweist, 15,0 g von 80 Gew.-% Bisphenol-A-Epoxidharz (Epicoat 1001, hergestellt von Yuka Shell), das in Methylketon gelöst ist, 1,6 g eines Imidazol-Aushärtungsmittels (2E4MZ-CN, hergestellt von Shikoku Chemicals), 3 g eines polyhydrischen Acrylmonomers, das ein lichtempfindliches Monomer ist (R604, hergestellt von Nippon Kayaku), 1,5 g eines polyhydrischen Acrylmonomers (DPE6A, her gestellt von Kyoei Chemical) und 0,71 g eines Dispergierumformungsmittels (S-65, hergestellt von SANNOPCO) werden miteinander vermischt. Dann werden dem erhaltenen Gemisch 2 g Benzophenon (hergestellt von Kanto Chemical), das als Photoinitiator dient, und 2,0 g Michlers Keton (hergestellt von Kanto Chemical), das als Photosensitizer dient, beigemischt, wodurch eine Lötstopplackzusammensetzung mit einer bei 25°C auf 2,0 Pa·s eingestellten Viskosität erhalten wird.
  • Für die Lötstopplackschichten können verschiedenartige Harze verwendet werden. Beispielsweise kann ein Harz verwendet werden, das durch Aushärten eines Bisphenol-A-Epoxidharzes, eines Bisphenol-A-Epoxidacrylatharzes, eines Novolac-Epoxidharzes oder eines Novolac-Epoxidacrylatharzes durch ein Aminaushärtungsmittel, ein Imidazolaushärtungsmittel oder ein ähnliches Aushärtungsmittel erhalten wird.
  • Wenn Lotbumps durch Ausbilden einer Öffnung in der Lötstopplackschicht ausgebildet werden, ist es insbesondere vorteilhaft, ein Harz, das "ein Novolac-Epoxidharz oder ein Novolac-Epoxidacrylatharz" enthält, und "ein Imidazol-Aushärtungsmittel" als Aushärtungsmittel zu verwenden.
  • Die vorstehend erwähnte Lötstopplackzusammensetzung 70α wird auf jede Seite der in Schritt (17) erhaltenen mehrschichtigen Leiterplatte in einer Dicke von 40 μm aufgebracht (5(A)).
    • (19) Dann wird ein Trocknungsprozess bei 70°C für 20 Minuten und bei 80°C für 30 Minuten ausgeführt. Daraufhin wird eine Fotomaskenschicht mit einer Dicke von 5 mm, auf der ein kreisförmiges Muster (Maskenmuster) ausgebildet ist, mit beiden Seiten der erhaltenen mehrschichtigen Leiterplatte in hermetischen Kontakt gebracht und darauf montiert, mit Ultraviolettstrahlen mit 1000 mJ/cm2 belichtet und einem DMTG-Entwicklungsprozess unterzogen. Außerdem wird ein Erwärmungsprozess bei 80°C für eine Stunde, 100°C für eine Stunde, 120°C für ei ne Stunde und 150°C für drei Stunden ausgeführt, um Lötstopplackschichten 70 (mit einer Dicke von 20 μm) auszubilden, die jeweils Öffnungsabschnitte 71 (mit einem Öffnungsdurchmesser von 200 μm) aufweisen (5(B)).
    • (20) Daraufhin wird die mehrschichtige Leiterplatte für 20 Minuten in eine stromlose Nickelmetallisierungslösung eingetaucht, die aus 2,3 × 10–1 Mol/1 Natriumhypophosphit und 1,6 × 10–1 Mol/l Natriumcitrat besteht und einen pH-Wert von 4,5 aufweist. Dadurch wird eine vernickelte Schicht 72 mit einer Dicke von 5 μm in jedem Öffnungsabschnitt 71 ausgebildet. Dann wird die mehrschichtige Leiterplatte für 7,5 Minuten bei 80°C in eine stromlose Goldmetallisierungslösung eingetaucht, die aus 7,6 × 10–3 Mol/l Gold-Kalium-Cyanid, 1,9 × 10–1 Mol/l Ammoniakchlorid, 1,2 × 10–1 Mol/l Natriumcitrat und 1,7 × 10–1 Mol/l Natriumhypophosphit besteht. Dadurch werden jeweils vergoldete Schichten 74 mit einer Dicke von 0,03 μm auf den vernickelten Schichten 72 ausgebildet (5(C)). Im vorstehend erwähnten Fall wird die Zwischenschicht aus Nickel und die Edelmetallschicht aus Gold hergestellt. Alternativ kann die Zwischenschicht anstatt aus Nickel aus Palladium, Zinn oder Titan und die Edelmetallschicht aus Silber, Platin oder einem anderen von Gold verschiedenen Material hergestellt werden. Es können zwei oder mehr Edelmetallschichten ausgebildet werden. Als Oberflächenprozesse können ein Trocknungsprozess, ein Plasmaprozess, ein UV-Prozess und ein Koronaprozess ausgeführt werden. Dadurch kann die Fülleffizienz des Unterfüllstoffs für den IC-Chip verbessert werden.
    • (23) Dann wird eine Lötpaste auf jede Öffnung 71 der Lötstopplackschicht 70 aufgedruckt, und es wird ein Reflow-Prozess ausgeführt, um einen Lotbump (Lötstelle) 76 in jeder der oberseitigen Durchkontaktierungsöffnungen auszubilden. Außerdem wird ein leitfähiger Anschlussstift 78 über die Lötstelle 77 an jeder der unterseitigen Durchkontaktierungslöcher 66 angebracht (vgl. 6). Außerdem kann an Stelle des leitfähigen Anschlussstifts ein BGA (Ball grid Array) ausgebildet werden.
  • Als Lötmittel kann Sn/Pb, Sn/Sb, Sn/Ag, Sn/Sb/Pb, Sn/Ag/Cu, usw. verwendet werden.
  • Der Schmelzpunkt des Lötmittels beträgt vorzugsweise 180 bis 280°C. Durch ein Lötmittel mit einem Schmelzpunkt in diesem Bereich kann gewährleistet werden, dass der leitfähige Anschlussstift eine Festigkeit von 2,0 kg/Stift oder mehr hat. Wenn der Schmelzpunkt niedriger ist als dieser Bereich, nimmt die Festigkeit des Stifts ab. Wenn er höher ist als dieser Bereich, kann die Lötstopplackschicht möglicherweise gelöst werden. Der Schmelzpunkt des Lötmittels liegt besonders bevorzugt im Bereich von 200 bis 260°C.
  • Noch bevorzugter ist der Schmelzpunkt des Lötmittels an der Seite des leitfähigen Anschlussstiftes höher als an der Lotbumpseite. Dadurch werden die leitfähigen Anschlussstifte während des Reflow-Prozesses nicht geneigt oder abgelöst, wenn ein IC-Chip, wie beispielsweise ein Flip-Chip, montiert wird. Ein Beispiel einer Kombination von Lötmitteln ist Sn/Pb an der Lotbumpseite und Sn/Sb an der Anschlussstiftseite.
  • [Vergleichsbeispiel 1]
  • Als Vergleichsbeispiel 1 wurde eine mehrschichtige Leiterplatte verwendet, die die gleiche Konfiguration hat wie die in 1 dargestellte erste Ausführungsform der mehrschichtigen Leiterplatte, und deren untere Durchkontaktierungslöcher mit einer verkupferten Schicht gefüllt waren. Die Auswertungsergebnisse für die erste Ausführungsform der mehrschichtigen Leiterplatte und das Vergleichsbeispiel 1 sind in 7 dargestellt.
  • Die elektrischen Verbindungseigenschaften wurden durch Prüfen des Durchgangs durch ein Prüfgerät ausgewertet. Wenn ein Kurzschluss und eine Unterbrechung auftraten, wurde die mehrschichtige Leiterplatte mit "fehlerhaft" und ansonsten mit "OK" bewertet. Ihre Trennung und ihre Dehnung wurden untersucht durch Schneiden der mehrschichtigen Leiterplatten im Querschnitt nach einem Wärmezyklustest (in dem 1000 Zyklen wiederholt wurden, wobei ein Zyklus aus 3 Minuten bei –65°C und 3 Minuten bei +130°C bestand), und anschließendes visuelles Untersuchen der Trennung und der Dehnung der Zwischenlagen-Harzisolierschichten und der Durchkontaktierungslöcher unter Verwendung eines Mikroskops (bei 100- bis 400-facher Vergrößerung).
  • Im Vergleichsbeispiel 1 waren auf den Oberflächen der unteren Durchkontaktierungslöcher Vertiefungen ausgebildet, die nicht vollständig mit dem Metallisierungsmaterial gefüllt waren, und die Verbindungseigenschaften zwischen den oberen und den unteren Durchkontaktierungslöchern waren verschlechtert. Dadurch waren einige Durchkontaktierungslöcher vorhanden, die nicht elektrisch miteinander verbunden waren.
  • Außerdem wurde nach dem Wärmezyklustest beobachtet, dass aufgrund der Trennung zwischen den Durchkontaktierungslöchern eine Trennung und Dehnung bezüglich den Zwischenlagen-Harzisolierschichten auftraten. In der ersten Ausführungsform der mehrschichtigen Leiterplatte waren die Verbindungseigenschaften nicht verschlechtert und wurde keine Trennung und keine Dehnung beobachtet.
  • [Vergleichsbeispiel 2]
  • Als Vergleichsbeispiel 2 wurde eine mehrschichtige Leiterplatte verwendet, die die gleiche Konfiguration hat wie die in 6 dargestellte erste Ausführungsform der mehrschichtigen Leiterplatte, und die den in der ersten Ausführungsform verwendeten, in die Durchgangslöcher gefüllten Harzfüllstoff und eine hauptsächlich aus einer Silberpaste bestehende Metallpas te aufwies, die in die Durchkontaktierungslöcher eingefüllt war. In der mehrschichtigen Leiterplatte des Vergleichsbeispiels 2 unterschied sich der Wärmeausdehnungskoeffizient der mit der Metallpaste verfüllten Durchkontaktierungslöcher 66 wesentlich von demjenigen der mit dem Harzfüllstoff verfüllten Durchgangslöcher 26. Dadurch ändert sich eine von der lateralen Richtung zu den unteren Zwischenlagen-Harzisolierschichten 50 übertragene Kraft, und die Zwischenlagen-Harzisolierschichten 50 dehnten sich oder trennten sich von einem Kernsubstrat 30. In der vorstehend beschriebenen Ausführungsform trat dagegen keine Trennung der unteren Zwischenlagen-Harzisolierschichten 50 auf.
  • Wenn ein Wärmezyklus ausgeführt wurde (in dem 1000 Zyklen wiederholt wurden, wobei ein Zyklus aus 3 Minuten bei -65°C und 3 Minuten bei +130°C bestand), verschlechterten sich in dieser Ausführungsform die Verbindungseigenschaften und das Haftvermögen nicht. Im Vergleichsbeispiel 2 wurde aufgrund des unterschiedlichen Füllstoffmaterials beobachtet, dass das Haftvermögen einiger Teile verschlechtert war und eine Trennung der Zwischenlagen-Harzisolierschichten auftrat.
  • [Vergleichsbeispiel 3]
  • Vergleichsbeispiel 3 entspricht im wesentlichen der ersten Ausführungsform, außer dass die Menge des gemischten Silika 271 Gewichtsteile und das Mischungsverhältnis der anorganischen Partikel zum Harzfüllstoff 71,5 Gew.-% betrug.
  • [Vergleichsbeispiel 4]
  • Vergleichsbeispiel 4 entspricht im wesentlichen der ersten Ausführungsform, außer dass die Menge des gemischten Silika 5,7 Gewichtsteile und das Mischungsverhältnis der anorganischen Partikel zum Harzfüllstoff 5 Gew.-% betrug.
  • Im Vergleichsbeispiel 3 wurde beobachtet, dass unter Wärmezyklusbedingungen Risse im Harzfüllstoff auftraten. Im Vergleichsbeispiel 4 war der Oberflächenabschnitt des Harzfüllstoffs nicht flach poliert, und es wurden unzureichend polierte Abschnitte und vertiefte Abschnitte beobachtet, die durch die Abtrennung anorganischer Partikel verursacht wurden. Außerdem wurde beobachtet, dass die Dicke der metallisierten Schichten auf dem Harzfüllstoff uneben waren oder die metallisierten Schichten teilweise nicht aufgebracht waren.
  • [Zweite Ausführuagsform]
  • Nachstehend wird die Konfiguration einer zweiten Ausführungsform einer erfindungsgemäßen Leiterplatte unter Bezug auf 13 beschrieben, die eine Querschnittansicht einer Leiterplatte 110 zeigt.
  • Die Leiterplatte 110 besteht aus einem Kernsubstrat 130 und aufgebauten Verdrahtungsschichten 180A und 180B. Jede der aufgebauten Verdrahtungsschichten 180A und 180B besteht aus Zwischenlagen-Harzisolierschichten 150 und 160. Auf den Zwischenlagen-Harzisolierschichten 150 sind Durchkontaktierungslöcher 146 und Leiterschaltungen 145 ausgebildet. Auf den Zwischenlagen-Harzisolierschichten 160 sind Durchkontaktierungslöcher 166 und Leiterschaltungen 165 ausgebildet. Auf den jeweiligen Zwischenlagen-Harzisolierschichten 160 sind Lötstopplackschichten 170 ausgebildet.
  • Nachstehend wird ein Verfahren zum Herstellen der zweiten Ausführungsform der erfindungsgemäßen Leiterplatte beschrieben. Hierbei werden unter A Zwischenlagen-Harzisolierschichten beschrieben, die zum Herstellen der zweiten Ausführungsform der Leiterplatte verwendet werden, während unter B der Harzfüllstoff nicht näher beschrieben wird, weil der Harzfüllstoff die gleiche Materialzusammensetzung hat wie der in der ersten Ausführungsform verwendete Harzfüllstoff.
  • A. Herstellung einer Harzschicht zum Ausbilden der Zwischenlagen-Harzisolierschichten:
  • 30 Gewichtsteile eines Bisphenol-A-Harzes (Epicoat 1001 mit einem Epoxidäquivalent von 469, hergestellt von Yuka Shell), 40 Gewichtsteile eines Cresol-Novolac-Epoxidharzes (E-pichron N-673 mit einem Epoxidäquivalent von 215, hergestellt von Dainippon Ink & Chemicals) und 30 Gewichtsteile eines Phenol-Novolac-Harzes, das eine Triazinstruktur aufweist (Phenolight KA-7052 mit einem Phenolhydroxylgruppenäquivalent von 120, hergestellt von Dainippon Ink & Chemicals) wurden erwärmt und unter Rühren in 20 Gewichtsteilen Ethyldiglycolacetat und 20 Gewichtsteilen Lösungsmittelnaptha gelöst. Dann wurden 15 Gewichtsteile Polybutadiengummi mit einem Epoxidabschluss (Denalex R-45EPT, hergestellt von Nagase Chemicals), 1,5 Gewichtsteile pulverförmiges 2-Phenyl-4,5-bis(hydroxymethyl)imidazol, 2 Gewichtsteile von auf Partikelgröße verkleinertem Silika und 0,5 Gewichtsteile eines Silizium-Rntischaummittels hinzugefügt, um eine Epoxidharzlösung herzustellen. Die erhaltene Epoxidharzzusammensetzung wurde unter Verwendung einer Walzenbeschichtungsvorrichtung auf einen PET-Film mit einer Dicke von 38 μm aufgebracht, so dass die Filmdicke 50 μm betrug, nachdem der Film getrocknet war, und bei 80 bis 120°C für 10 Minuten getrocknet, um die Harzzschicht zum Ausbilden der Zwischenlagen-Harzisolierschicht herzustellen.
  • Nachstehend wird die Beschreibung des vorstehend unter Bezug auf 13 beschriebenen Verfahrens zum Herstellen einer Leiterplatte unter Bezug auf die 8 bis 13 fortgesetzt.
    • (1) Eine verkupferte bzw. kupferüberzogene Laminatplate 130A mit Kupferschichten 132 mit jeweils einer Dicke von 18 μm, die auf beiden Seiten eines Substrats 130 mit einer Dicke von 0,8 mm aus einem Glasepoxidharz oder einem BT- (Bismalei midtriazin) Harz auflaminiert ist, wird als Ausgangsmaterial verwendet (8(A)). Zunächst wird diese kupferüberzogene Laminatplatte 130A gebohrt, einem stromlosen Metallisierungsprozess unterzogen und musterförmig geätzt, um untere Leiterschaltungen 134 und Durchgangslöcher 136 auf beiden Seiten des Substrats 130 auszubilden (8(B)).
    • (2) Nach dem Waschen und Trocknen des Substrats 130, auf dem die Durchgangslöcher 136 und die unteren Leiterschaltungen 134 ausgebildet worden sind, werden ein Schwärzungsprozess unter Verwendung einer Lösung, die NaOH (10 g/l), NaClO2 (40g/l) und Na3PO4 (6g/l) enthält, als Schwärzungsbad (Oxidationsbad) und ein Reduktionsprozess unter Verwendung einer Lösung, die NaOH (10 g/l) und NaBH4 (6 g/l) enthält, als Reduktionsbad ausgeführt, um rauhe Schichten 134α und 136α auf den gesamten Oberflächen der unteren Leiterschaltungen 134, einschließlich der Durchgangslöcher 136, auszubilden (8(C)). Der Aufrauhungsprozess kann ein Oberflächenaufrauhungsprozess oder ein ähnlicher Prozess sein, in dem ein leichter Ätzprozesses durch Ausbilden eines nadelförmigen Legierungsmetallisierungsmaterials ausgeführt wird, das aus Kupfer-Nickel-Phosphor (Interplate, hergestellt von EBARA UDYLITE Co., Ltd.) besteht, oder in dem eine Ätzlösung, wie beispielsweise "MEC etch BOND", hergestellt von Mec Co., Ltd., verwendet wird.
    • (3) Dann werden die Oberflächen der Kontaktränder 136a der Durchgangslöcher 136, auf denen jeweils die rauhen Schichten 136a ausgebildet sind, durch Schwabbeln poliert, und die rauhen Schichten 136α der Kontaktränder 136a werden abgetrennt, um die Oberflächen der Kontaktränder 136a zu glätten (8(D)).
    • (4) Der vorstehend unter B beschriebene Harzfüllstoff wird vorbereitet, eine Maske 139 mit den jeweiligen Durchgangsöffnungen 36 entsprechenden Öffnungsabschnitten 139a wird innerhalb von 24 Stunden seit der Herstellung des Harzfüll stoffs auf dem Substrat 130 montiert, und der Harzfüllstoff 154 wird unter Verwendung einer Quetschwalze in die Durchgangslöcher 136 gedrückt und für 20 Minuten bei 100°C getrocknet (9(A)). Im vorstehend beschriebenen Schritt (3) werden die Oberflächen der Kontaktränder 136a der Durchgangslöcher 136 nach der Ausbildung der rauhen Schichten 136α der Durchgangslöcher 136 poliert und geglättet. Dadurch kann, wenn der Harzfüllstoff in die Durchgangslöcher 136 eingefüllt wird, verhindert werden, dass der Harzfüllstoff 154 entlang den auf den Kontakträndern 136a der Durchgangslöcher 136 ausgebildeten rauhen Schichten (Verankerungen) herausfließt. Dadurch kann der Füllstoff 154 in den Durchgangslöchern flach ausgebildet und die Zuverlässigkeit der Verdrahtungen über den in einem später beschriebenen Schritt ausgebildeten Durchgangslöchern erhöht werden. Außerdem werden die Schichten des Harzfüllstoffs 154 auf Abschnitten, auf denen die unteren Leiterschaltungen 134 nicht ausgebildet sind, unter Verwendung einer Quetschwalze ausgebildet und bei 100°C für 20 Minuten getrocknet (9(B)). Als Harzfüllstoff 154 wird vorzugsweise ein Gemisch aus einem Epoxidharz und einem organischen Füllstoff, ein Gemisch aus einem Epoxidharz und einem anorganischen Füllstoff oder ein Gemisch aus einem Epoxidharz und anorganischen Fasern verwendet. Alternativ kann der in der ersten Ausführungsform verwendete Harzfüllstoff verwendet werden.
    • (5) Eine Seite des Substrats 130, für das die unter Punkt (4) beschriebene Verarbeitung abgeschlossen worden ist, wird durch eine Bandschleifmaschine unter Verwendung von Bandschleifpapier der Körnung #600 (hergestellt von Sankyo) derart poliert, dass der Harzfüllstoff 154 nicht auf den Oberflächen der unteren Leiterschaltungen 134 und den Oberflächen der Kontaktränder 136a der Durchgangslöcher 136 verbleibt. Dann wird eine Schwabbelbearbeitung ausgeführt, um durch den Band schleifpolierprozess verursachte Defekte zu beseitigen. Diese Folge von Poliervorgängen wird auch bezüglich der anderen Seite des Substrats 130 ausgeführt (9(C)). Dann wird der Harzfüllstoff 154 durch einen Erwärmungsprozess bei 100°C für eine Stunde und 150°C für eine Stunde ausgehärtet. Dadurch werden der Oberflächenabschnitt des zwischen die unteren Leiterschaltungen 134 und in die Durchgangslöcher 136 eingefüllten Harzfüllstoffs 154 und die rauhen Oberflächen 134α auf den Oberseiten der unteren Leiterschaltungen 134 entfernt, wodurch beide Seiten des Substrats geglättet werden. Dadurch kann ein Verdrahtungssubstrat erhalten werden, in dem der Harzfüllstoff 154 und die unteren Leiterschaltungen 134 und die Durchgangslöcher 136 durch die rauhen Schichten 134α und 136a fest verbunden sind.
    • (6) Nach Waschen des Substrats 130 und Entfetten des Substrats 130 wird das Substrat einem leichten Ätzvorgang unterzogen, wobei eine Ätzlösung auf beide Seiten des Substrats 130 gesprüht wird, um die Oberflächen der unteren Leiterschaltungen 134 und die Oberflächen der Kontaktränder 136a der Durchgangslöcher 136 zu ätzen, um rauhe Oberflächen 134β auf den gesamten Oberflächen der Kontaktränder 136a der Durchgangslöcher 136 und der unteren Leiterschaltungen 134 auszubilden (9(D)). Als Ätzlösung wird eine Ätzlösung verwendet, die 10 Gewichtsteile Imidazolkupfer(II)komplex, 7 Gewichtsteile Glycolsäure und 5 Gewichtsteile Kaliumchlorid enthält (MEC etch BOND, hergestellt von Mec Co., Ltd.) Jede der derart ausgebildeten rauhen Schichten hat vorzugsweise eine Dicke im Bereich von 0,1 bis 5 μm. In diesem Bereich tritt eine Trennung zwischen den Leiterschaltungen und den Zwischenlagen-Harzisolierschichten weniger wahrscheinlich auf.
    • (7) Harzschichten zum Ausbilden der Zwischenlagen-Harzisolierschichten, die etwas größer sind als das unter Punkt A hergestellte Substrat 130, werden auf beiden Seiten des Substrats 130 angeordnet, vorübergehend bei einem Druck von 4 kgf/cm2, einer Temperatur von 80°C und einer Pressdauer von 10 Sekunden gepresst und geschnitten. Dann werden die Harzschichten unter Verwendung einer Vakuumlaminiereinrichtung durch das nachstehend beschriebene Verfahren verbunden, um die Zwischenlagen-Harzisolierschichten 150 auf beiden Seiten des Substrats 130 auszubilden (10(A)). D.h., die Harzschichten zum Ausbilden der Zwischenlagen-Harzisolierschichten werden tatsächlich auf beiden Seiten des Substrats bei einem Vakuumgrad von 0,5 Torr, einem Druck von 4 kgf/cm2, einer Temperatur von 80°C und einer Pressdauer von 60 Sekunden gepresst und dann bei 170°C für 30 Minuten ausgehärtet.
    • (8) Durchkontaktierungslochöffnungen 152 mit einem Durchmesser von jeweils 80 μm werden auf den Zwischenlagen-Harzisolierschichten 150 durch Masken 151 mit einer Dicke von jeweils 1,2 mm und mit darin ausgebildeten durchgehenden Löchern 151a unter Verwendung eines CO2-Gaslasers mit einer Wellenlänge von 10,4 μm mit einem Strahldurchmesser von 4,0 mm in einem Top-Heat-Modus bei einer Pulsbreite von 8,0 μs mit einem Shot ausgebildet, wobei der Durchmesser jedes durchgehenden Lochs 151a der Masken 151 1,0 mm betrug (10(B)).
    • (9) Das Substrat 130 mit den darin ausgebildeten Durchkontaktierungslochöffnungen 152 wird in eine Lösung eingetaucht, die 60 g/l einer Permanganatsäure bei einer Temperatur von 80°C enthält, so dass auf den Oberflächen der Zwischenlagen-Harzisolierschichten 150 vorhandene Epoxidharzpartikel gelöst und entfernt werden, wodurch rauhe Oberflächen 150α auf den Oberflächen der Zwischenlagen-Harzisolierschichten 150, einschließlich der Innenwände der Durchkontaktierungslochöffnungen 152, ausgebildet werden (10(C)). Die rauhen Oberflächen der Zwischenlagen-Harzisolierschichten werden in einer Dicke im Bereich von 0,5 bis 5 μm ausgebildet. In diesem Bereich kann ein geeignetes Haftvermögen gewährleistet werden, und die Leiterschichten können in einem späteren Schritt entfernt werden.
    • (10) Dann wird das Substrat 130, für das die vorstehend beschriebenen Prozesse abgeschlossen worden sind, in eine neutrale Lösung (hergestellt von Siplay) eingetaucht und gewaschen. Ein Palladiumkatalysator wird auf die Oberflächen des Substrats 130 aufgebracht, dessen Oberflächen aufgerauht worden sind (mit einer Rauhigkeitstiefe von 3 μm), wodurch Katalysatorkerne an den Oberflächen der Zwischenlagen-Harzisolierschichten 150 und an den Innenflächen der Durchkontaktierungslochöffnungen 152 anhaften.
    • (11) Dann wird das Substrat 130 in eine stromlose Kupfermetallisierungslösung mit der nachstehenden Zusammensetzung eingetaucht, um stromlos metallisierte Kupferschichten 156 mit jeweils einer Dicke von 0,5 bis 5,0 μm auf den gesamten rauhen Oberflächen 150α auszubilden (Fig. 10(D)).

    [Stromlose Matellisierungslösung]
    NiSO4 0,003 Mol/l
    Weinsäure 0,200 Mol/l
    Kupfersulfat 0,030 Mol/l
    HCHO 0,050 Mol/l
    NaOH 0,100 Mol/l
    α,α-Bipyridyl 40 mg/l
    Polyethylenglykol (PEG) 0,10 g/l

    [Stromlose Metallisierungsbedingungen]
    40 Minuten bei einer Lösungstemperatur von 35°C.
    • (12) Kommerziell erhältliche lichtempfindliche Trockenfilme werden auf den stromlos metallisierten Kupferschichten 156 aufgebracht. Masken werden jeweils auf den Filmen montiert, und die Filme werden mit 100 mJ/cm2 belichtet und mit einer 0,8%-igen Natriumcarbonatlösung entwickelt, um Galvano-Resists 155 mit einer Dicke von jeweils 30 μm auszubilden. Dann wird das Substrat 130 mit Wasser bei einer Temperatur von 50°C gewaschen und entfettet, mit Wasser bei einer Temperatur von 25°C und mit einer Schwefelsäure gewaschen und unter den nachstehenden Bedingungen einem Kupfer-Galvanisierungsprozess unterzogen, um galvanisch aufgebrachte Kupferschichten 157 mit einer Dicke von jeweils 20 μm auszubilden (11(A)).

    [Galvanisierungslösung]
    Schwefelsäure 2,24 Mol/l
    Kupfersulfat 0,26 Mol/l
    Additiv 19,5 Mol/l
    (Kaparacid HL, hergestellt von Atotech Japan)

    [Galvanisierungsbedingungen]
    Stromdichte 1 A/dm2
    Dauer 65 Minuten
    Temperatur 22 ± 2°C
    • (13) Nach dem Trennen und Entfernen des Galvano-Resists 155 durch 5%-iges NaOH wurden die stromlos metallisierten Schichten 156 unter den Galvano-Resists 155 durch ein Lösungsgemisch aus einer Schwefelsäure und Wasserstoffperoxid geätzt, um die Schichten 156 zu entfernen und zu lösen, wodurch Leiterschaltungen 145 (einschließlich der Durchkontaktierungslöcher 146) ausgebildet wurden, die jeweils aus der stromlos metallisierten Kupferschicht 156 und der galvanisch aufgebrachten Kupferschicht 157 bestehen und eine Dicke von 18 μm haben (11(B)).
    • (14) Es wird der gleiche Prozess wie unter Punkt (6) ausgeführt, d.h. rauhe Oberflächen 145a werden auf den entspre chenden Leiterschaltungen 145 unter Verwendung einer Ätzlösung ausgebildet, die einen Cuprikomplex und eine organische Säure enthält (11(C)).
    • (15) Die Schritte (7) bis (14) werden wiederholt, wodurch Zwischenlagen-Harzisolierschichten 160 und Leiterschaltungen 165 (einschließlich der Durchkontaktierungslöcher 166) ausgebildet werden (11(D)).
    • (16) Dann wird ein Lötstopplack auf die gleiche Weise wie in der ersten Ausführungsform bereitgestellt.
    • (17) Der Lötstopplack wird auf jede Seite des Substrats 130 in einer Dicke von 20 μm aufgebracht und getrocknet. Dann wird eine Fotomaske an jeder Lötstopplackschicht 170 dicht angebracht, UV-Strahlen ausgesetzt und mit einer DMTG-Lösung entwickelt, um Öffnungen 171U und 171D mit einem Durchmesser von jeweils 200 μm auszubilden. Daraufhin wird ein Erwärmungsprozess ausgeführt, um die Lötsstopplackschichten 170 auszuhärten und die Lötstopplackschichten 170 bereitzustellen, die jeweils Öffnungen 171U und 171D und eine Dicke von 20 μm aufweisen (12(A)). Der Lötstopplack kann ein kommerziell erhältlicher Lötstopplack sein.
    • (18) Das Substrat 130 mit den darauf ausgebildeten Lötstopplackschichten 170 wird in die gleiche stromlose Nickelmetallisierungslösung eingetaucht, die in der ersten Ausführungsform verwendet wurde, und dann in eine stromlose Goldmetallisierungslösung eingetaucht, um eine vernickelte Schicht 172 und eine vergoldete Schicht 174 in jeder der Öffnungen 171U und 171D auszubilden (12(B)).
    • (19) Daraufhin wird eine Zinn-Blei enthaltende Lötpaste auf jede Öffnung 171U der Lötstopplackschichten 170 des Substrats 130 aufgedruckt. Außerdem wird eine Lötpaste als ein leitfähiger Klebstoff 197 auf jede Öffnung 171 an der anderen Seite des Substrats aufgedruckt. Daraufhin werden leitfähige Stifte 178 an einer geeigneten Stifthaltevorrichtung ange bracht und durch die Stifthaltevorrichtung gehalten, und die fixierten Abschnitte 198 der jeweiligen leitfähigen Stifte 178 werden mit dem leitfähigen Klebstoff 197 in den Öffnungen 171D in Kontakt gebracht. Daraufhin wird ein Reflow-Prozess ausgeführt, um jeden der leitfähigen Verbindungsstifte 178 mit dem leitfähigen Klebstoff 197 zu verbinden. Alternativ kann, um die leitfähigen Verbindungsstifte 178 anzubringen, der leitfähige Klebstoff 197 kugelförmig oder in einer ähnlichen Form ausgebildet sein und in die Öffnungen 171D eingefüllt werden, oder der leitfähige Klebstoff 197 kann mit den fixierten Abschnitten 198 verbunden werden, um die leitfähigen Verbindungsstifte 178 anzubringen, woraufhin ein Reflow-Prozess ausgeführt wird. Dadurch kann eine Leiterplatte 110 mit den Lotbumps 176 und den leitfähigen Verbindungsstiften 178 erhalten werden (13).
  • [Erste Modifikation der zweiten Ausführungsform]
  • Nachstehend wird unter Bezug auf 19 eine erste Modifikation der zweiten Ausführungsform der erfindungsgemäßen Leiterplatte 120 beschrieben. In der vorstehend beschriebenen zweiten Ausführungsform ist ein PGA-Verfahren zum Herstellen einer Verbindung durch die leitfähigen Verbindungsstifte 178 beschrieben worden, wie in 13 dargestellt ist. Die erste Modifikation der zweiten Ausführungsform hat im wesentlichen die gleiche Konfiguration wie die zweite Ausführungsform, außer dass die Lotbumps 176 an der Seite einer Tochterplatine durch ein BGA-Verfahren mit der Tochterplatine verbunden werden.
  • Nachstehend wird unter Bezug auf die 14 bis 19 ein Verfahren zum Herstellen der ersten Modifikation der zweiten Ausführungsform der Leiterplatte beschrieben.
    • (1) Eine kupferüberzogene Laminatplatte 130A mit Kupferfolien 132 mit jeweils einer Dicke von 18 μm, die auf beiden Seiten eines Substrats 130 mit einer Dicke von 1 mm aus einem Glasepoxidharz oder einem BT- (Bismaleimid-Triazin) Harz ausgebildet sind, wird als Ausgangsmaterial verwendet (14(A)). Zunächst wird diese kupferüberzogene Laminatplatte 130A gebohrt, und dann wird ein Galvano-Resist ausgebildet. Daraufhin wird das Substrat 130 einem stromlosen Verkupferungs- oder Kupfermetallisierungsprozess unterzogen, um Durchgangslöcher 136 auszubilden, und die Kupferfolien 132 werden gemäß einem herkömmlichen Verfahren musterförmig geätzt, um untere Leiterschaltungen 134 auf beiden Seiten des Substrats 130 auszubilden (14(B)).
    • (2) Nach dem Waschen und Trocknen des Substrats 130, auf dem die unteren Leiterschaltungen 134 ausgebildet worden sind, wird eine Ätzlösung auf beide Seiten des Substrats 130 aufgesprüht, und die Oberflächen der unteren Leiterschaltungen 134, die Innenwände der Durchgangslöcher 136 und die Oberflächen der Kontaktränder 136a werden geätzt, um die rauhen Schichten 134α und 136α auf den gesamten Oberflächen der unteren Leiterschaltungen 134, einschließlich der Durchgangslöcher 136, auszubilden (14(C)). Als Ätzlösung wird ein Lösungsgemisch aus 10 Gewichtsteilen Imidazolkupfer(II)komplex, 7 Gewichtsteilen Glykolsäure, 5 Gewichtsteilen Kaliumchlorid und 78 Gewichtsteilen Ionenaustauschwasser verwendet. Der Aufrauhungsprozess kann durch einen leichten Ätzprozesses, durch Ausführen eines Schwärzungs- (Oxidations) Reduktionsprozesses oder durch Ausbilden eines aus Kupfer-Nickel-Phosphor oder einem ähnlichen Material bestehenden nadelförmigen Legierungsmetallisierungsmaterials (Interplate, hergestellt von EBARA UDY-LITE Co., Ltd.) ausgeführt werden.
    • (3) Dann werden die Oberflächen der Kontaktränder 136a der Durchgangslöcher 136, auf denen jeweils die rauhen Schichten 136α ausgebildet sind, durch Schwabbeln poliert, um die Oberflächen der Kontaktränder 136a zu glätten (14(D)).
    • (4) Dann wird eine Maske 139 mit den jeweiligen Durchgangslöchern 136 entsprechenden Öffnungsabschnitten 139a auf dem Substrat 130 montiert, und ein hauptsächlich aus einem Epoxidharz bestehender Harzfüllstoff 154 wird unter Verwendung einer Druckvorrichtung (15(A)) aufgebracht. In Schritt (3) werden, nachdem die rauhen Schichten 136α auf den Durchgangslöchern 136 ausgebildet worden sind, die Oberflächen der Kontaktränder 136a der Durchgangslöcher 136 poliert und geglättet. Dadurch kann, wenn der Harzfüllstoff in die Durchgangslöcher 136 eingefüllt wird, verhindert werden, dass der Harzfüllstoff 154 entlang den auf den Kontakträndern 136a der Durchgangslöcher 136 ausgebildeten rauhen Schichten (Verankerungen) herausfließt. Dadurch kann der Füllstoff 154 in den Durchgangslöchern flach ausgebildet werden, und die Zuverlässigkeit der in einem später beschriebenen Schritt auszubildenden Verdrahtungen über den Durchgangslöchern kann erhöht werden. Anschließend wird der Harzfüllstoff 154, der hauptsächlich aus einem Epoxidharz besteht, unter Verwendung einer Druckvorrichtung auf beide Seiten des Substrats 130 aufgebracht und getrocknet. D.h., durch diesen Schritt wird der Harzfüllstoff 154 zwischen die unteren Leiterschaltungen 134 eingefüllt (15(B)). Der Harzfüllstoff 154 wird vorzugsweise aus einem Gemisch aus einem Epoxidharz und einem organischen Füllstoff, einem Gemisch aus einem Epoxidharz und einem anorganischen Füllstoff und einem Gemisch aus einem Epoxidharz und anorganischen Fasern ausgewählt. Alternativ kann der in der ersten Ausführungsform verwendete Harzfüllstoff verwendet werden.
    • (5) Eine Seite des Substrats 130, für das der unter Punkt (4) beschriebene Prozess abgeschlossen worden ist, wird durch eine Bandschleifmaschine unter Verwendung eines Bandschleifpapiers (hergestellt von Sankyo) derart poliert, dass der Harz füllstoff 154 nicht auf den Oberflächen der unteren Leiterschaltungen 134 und der Kontaktränder 136a der Durchgangslöcher 136 verbleibt. Dann wird ein Schwabbelprozess ausgeführt, um durch den Bandschleifpoliervorgang verursachte Defekte zu beseitigen. Diese Folge von Polierprozessen wird auch für die andere Seite des Substrats 130 ausgeführt. Der derart eingefüllte Harzfüllstoff wird thermisch ausgehärtet (15(C)).
    • (6) Dann wird die gleiche Ätzlösung wie in Punkt (2) auf beide Seiten des Substrats 130 aufgesprüht, für das der unter punkt (5) beschriebene Prozess abgeschlossen worden ist, und die Oberflächen der unteren Leiterschaltungen 134 und der Kontaktränder 136a der Durchgangsöffnungen 136, die einmal geglättet worden sind, werden geätzt, um die rauhen Oberflächen 134α auf den gesamten Oberflächen der unteren Leiterschaltungen 134 auszubilden (15(D)).
    • (7) Dann werden wärmeaushärtende Cycloolefinharzlagen mit einer Dicke von jeweils 50 μm bei einem Druck von 5 kgf/cm2 durch Vakuumpressen auflaminiert, während die Temperatur auf 50 bis 150° erhöht wird, um Zwischenlagen-Harzisolierschichten 150 herzustellen, die jeweils aus einem Cycloolefinharz bestehen (16(A)). Der Vakuumgrad während der Vakuumpressverarbeitung beträgt 10 mmHg. Alternativ können an Stelle der vorstehend erwähnten Harzschichten die in der zweiten Ausführungsform verwendeten Harzschichten verwendet werden.
    • (8) Dann werden Durchkontaktierungsöffnungen 152, die jeweils einen Durchmesser von 80 μm haben, durch Masken 151 mit einer Dicke von jeweils 1,2 mm und mit darin ausgebildeten durchgehenden Löchern 151a durch einen CO2-Laser mit einer Wellenlänge von 10,4 μm und einem Strahldurchmesser von 5 mm in einem Top-Heat-Modus bei einer Pulsbreite von 50 μs mit drei Shots auf den Zwischenlagen-Harzisolierschichten 150 ausgebildet, wobei der Durchmesser jedes Lochs in den Masken 0,5 mm betrug (16(B)). Dann wurde ein Lochwandreinigungsprozess unter Verwendung eines Sauerstoffplasmas ausgeführt.
    • (9) Dann wird unter Verwendung eines Geräts des Typs SV-4540, hergestellt von ULVRC JAPAN, Ltd. ein Plasmaprozess ausgeführt, um die Oberflächen der Zwischenlagen-Harzisolierschichten 150 aufzurauhen und die rauhen Oberflächen 150α auszubilden (16(C)). Der Plasmaprozess wird für zwei Minuten unter Verwendung von Argongas als Inertgas bei einer Leistung von 200 W, einem Gasdruck von 0,6 Pa und einer Temperatur von 70°C ausgeführt. Alternativ können die rauhen Oberflächen unter Verwendung einer Säure oder eines Oxidationsmittels ausgebildet werden.
    • (10) Unter Verwendung des gleichen Geräts wird das im Inneren angeordnete Argongas ausgetauscht, und es wird ein Sputterprozess mit Ni und Cu als Targets bei einem Atmosphärendruck von 0,6 Pa, einer Temperatur von 80°C und einer Leistung von 200 W für eine Dauer von 5 Minuten ausgeführt, um Ni/Cu-Metallschichten 148 auf den Oberflächen der jeweiligen Zwischenlagen-Harzisolierschichten 150 auszubilden. Zu diesem Zeitpunkt beträgt die Dicke jeder der Ni/Cu-Schichten 148 0,2 μm (16(D)). An Stelle des Sputterprozesses können jeweils stromlos metallisierte Kupferschichten auf den Schichten 148 ausgebildet werden.
    • (11) Dann werden kommerziell erhältliche lichtempfindliche Trockenfilme auf beiden Seiten des Substrats 130 aufgebracht, für das der vorstehend beschriebene Prozess abgeschlossen worden ist. Es werden Fotomaskenfilme montiert, mit 100 mJ/cm2 belichtet und mit einer 0,8%-igen Natriumcarbonatlösung entwickelt, um Galvano-Resists 155 mit jeweils einer Dicke von 15 μm auszubilden. Dann wird das Substrat 130 unter den folgenden Bedingungen einem Galvanisierungsprozess unterzogen, um galvanisierte Schichten 157 mit einer Dicke von jeweils 15 μm aus zubilden (17(A). Ein Additiv in der Galvanisierungslösung ist Kaparacid, HL, hergestellt von Atotech Japan.

    [Galvanisierungslösung]
    Schwefelsäure 2,24 Mol/l
    Kupfersulfat 0,26 Mol/l
    Additiv 19,5 Mol/l

    [Galvanisierungsbedingungen]
    Stromdichte 1 A/dm2
    Dauer 65 Minuten
    Temperatur 22 ± 2°C
    • (14) Nach dem Trennen und Entfernen des Galvano-Resists 155 durch 5%-iges NaOH wurden die Ni/Cu-Metallschichten 148 unter den Galvano-Resists 155 durch Ausführen eines Ätzvorgangs mit einem Lösungsgemisch aus einer Salpetersäure, einer Schwefelsäure und Wasserstoffperoxid gelöst und entfernt, um die Leiterschaltungen 145 (einschließlich der Durchkontaktierungslöcher 146) auszubilden, die jeweils aus der galvanisch aufgebrachten Kupferschicht 157 und ähnlichen Strukturen bestehen und eine Dicke von 16 μm haben (17(B)).
    • (13) Es wird der gleiche Ätzprozess wie unter Punkt (6) ausgeführt, um rauhe Oberflächen 145a auf den jeweiligen Leiterschaltungen 145 auszubilden (17(C)).
    • (14) Durch Wiederholen der Schritte (7) bis (13) werden die Zwischenlagen-Harzisolierschichten 160 und Leiterschaltungen 165 (einschließlich der Durchkontaktierungslöcher 166) ausgebildet (17(D)).
    • (15) Dann wird ein Lötstopplack (organisches Harzisoliermaterial) bereitgestellt, das auf die gleiche Weise wie in der ersten Ausführungsform vorbereitet wird.
    • (16) Der Lötstopplack wird auf jede Seite des Substrats 130 in einer Dicke von 20 μm aufgebracht und getrocknet. Dann wird eine Fotomaske an jeder Lötstopplackschicht 170 dicht angebracht, UV-Strahlen ausgesetzt und mit einer DMTG-Lösung entwickelt, um Öffnungen 171 mit einem Durchmesser von jeweils 200 μm auszubilden. Daraufhin wird ein Erwärmungsprozess ausgeführt, um die Lötsstopplackschichten 170 auszuhärten und Lötstopplackschichten 170 bereitzustellen, die jeweils Öffnungen 171 und eine Dicke von 20 μm aufweisen (18(A)).
    • (17) Das Substrat 130 mit den darauf ausgebildeten Lötstopplackschichten 170 wird in eine stromlose Nickelmetallisierungslösung eingetaucht, um vernickelte Schichten 172 mit einer Dicke von jeweils 5 μm in den jeweiligen Öffnungen 171 auszubilden. Außerdem wird das Substrat 130 in eine stromlose Metallisierungslösung eingetaucht, um vergoldete Schichten 174 mit einer Dicke von 0,03 μm auf den jeweiligen vernickelten Schichten 172 auszubilden (18(B)).
    • (18) Daraufhin wird eine Lötpaste auf jede Öffnung 171 in den Lötstopplackschichten 170 aufgedruckt, und es wird ein Reflow-Prozess bei 200°C ausgeführt, um Lotbumps 176 auszubilden und dadurch eine Leiterplatte 120 mit den Lotbumps 176 herzustellen (19).
  • [Zweite Modifikation der zweiten Ausführungsform]
  • Nachstehend wird eine zweite Modifikation der Leiterplatte beschrieben, die der vorstehend unter Bezug auf die 1 bis 6 beschriebenen ersten Ausführungsform der Leiterplatte im wesentlichen gleicht. In der zweiten Modifikation werden jedoch, wie in 20(A) dargestellt ist, nachdem durch stromloses Metallisieren rauhe Schichten (aus einer Legierung aus Cu-Ni-P) 47 auf den Durchkontaktierungslöchern 46 bzw. den Durchgangslöchern 36 ausgebildet worden sind, die Kontaktränder 136a der Durchgangslöcher 36, auf denen die rauhen Schich ten 47 ausgebildet worden sind, durch einen Schwabbelprozess poliert und geglättet (20(B)). Daraufhin wird Harzfüllstoff 54 durch Masken in die Durchgangslöcher 36 und die Durchkontaktierungslöcher 46 eingefüllt und getrocknet (20(C)). Dadurch kann verhindert werden, dass der Harzfüllstoff 54 entlang den rauhen Schichten 47 herausfließt.
  • [Vergleichsbeispiel 5]
  • Eine Leiterplatte eines Vergleichsbeispiels 5 ist grundsätzlich die gleiche wie die zweite Ausführungsform der Leiterplatte, außer dass die Kontaktränder der Durchgangsöffnungen, auf denen jeweils rauhe Schichten ausgebildet sind, weder poliert noch geglättet sind, aber Harzmaterial in die Durchgangsöffnungen eingefüllt ist. Die übrigen Bedingungen sind die gleichen wie in der zweiten Ausführungsform.
  • [Vergleichsbeispiel 6]
  • Eine Leiterplatte eines Vergleichsbeispiels 6 ist grundsätzlich die gleiche wie die erste Modifikation der zweiten Ausführungsform der Leiterplatte, außer dass die Kontaktrandoberflächen der Durchgangsöffnungen, auf denen jeweils rauhe Schichten ausgebildet sind, weder poliert noch geglättet sind, aber Harzmaterial in die Durchgangsöffnungen eingefüllt ist. Die übrigen Bedingungen sind die gleichen wie in der ersten Modifikation der zweiten Ausführungsform.
  • [Vergleichsbeispiel 7]
  • Eine Leiterplatte eines Vergleichsbeispiels 7 ist grundsätzlich die gleiche wie die zweite Modifikation der zweiten Ausführungsform der Leiterplatte, außer dass die Kontaktrandoberflächen der Durchgangsöffnungen, auf denen jeweils rauhe Schichten ausgebildet sind, weder poliert noch geglättet sind, aber Harzmaterial in die Durchgangsöffnungen eingefüllt ist.
  • Die übrigen Bedingungen sind die gleichen wie in der zweiten Modifikation der zweiten Ausführungsform.
  • Die Leiterplatten der zweiten Ausführungsform, der ersten Modifikation der zweiten Ausführungsform und der zweiten Modifikation der zweiten Ausführungsform wurden mit den gedruckten Leiterplatten der Vergleichsbeispiele hinsichtlich dreier Punkte verglichen, d.h. des Aufrauhungsverfahrens, des Oberflächenpolierprozesses der Kontaktränder der Durchgangslöcher und des Herausfließens des Harzfüllstoffs aus den Durchgangslöchern. Die Vergleichsergebnisse sind in 21 dargestellt. Anhand des in 21 dargestellten Ergebnisses ist ersichtlich, dass in den Leiterplatten der Vergleichsbeispiele 5, 6 und 7 der Harzfüllstoff entlang den auf den Kontakträndern der Durchgangslöcher ausgebildeten rauhen Schichten herausfließt, wenn der Harzfüllstoff in die Durchgangslöcher eingefüllt wird, weil die Oberflächen der Kontaktränder der Durchgangslöcher mit den darauf ausgebildeten rauhen Schichten nicht poliert wurden.

Claims (9)

  1. Mehrschichtige Leiterplatte mit zusammengesetzten Schichten, die auf beiden Seiten eines Kernsubstrats (30) ausgebildet sind, das aus einer kupferüberzogenen laminierten Platte besteht, wobei die zusammengesetzten Schichten jeweils untere und obere Zwischenlagen-Harzisolierschichten (50, 60) und Leiterschichten (58, 66) aufweisen, die alternierend angeordnet sind, wobei die Leiterschichten über Durchkontaktierungslöcher (46, 66) miteinander verbunden sind; wobei Durchgangslöcher (36) derart ausgebildet sind, dass sie sich durch das Kernsubstrat und die auf beiden Seiten des Kernsubstrats (30) ausgebildeten unteren Zwischenlagen-Harzisolierschichten erstrecken; ein Harzfüllstoff (54) in die Durchgangslöcher (36) eingefüllt ist, und die Leiterschichten (58) derart ausgebildet sind, dass sie an den Durchgangslöchern (36) freiliegende Oberflächen des Harzfüllstoffs abdecken; und die Durchkontaktierungslöcher (66) direkt auf den Leiterschichten (58) der Durchgangslöcher (36) in den oberen Zwischenlagen-Harzisolierschichten (60) ausgebildet und mit externen Verbindungsanschlüssen (76) verbunden sind.
  2. Leiterplatte nach Anspruch 1, wobei die externen Verbindungsanschlüsse (76), die Durchkontaktierungslöcher (66) auf beiden Seiten des Kernsubstrats (30) und die Durchgangslöcher (36) linear angeordnet und miteinander verbunden sind.
  3. Leiterplatte nach Anspruch 1 oder 2, wobei die externen Verbindungsanschlüsse (76) auf den Durchkontaktierungslöchern (66) in den oberen Zwischenlagen-Harzisolierschichten angeordnet sind.
  4. Leiterplatte nach Anspruch 1, 2 oder 3, wobei die unteren und die oberen Zwischenlagen-Harzisolierschichten ein Harz und Partikel enthalten.
  5. Leiterplatte nach Anspruch 1, 2, 3 oder 4, wobei der Harzfüllstoff (54) ein Epoxidharz, ein Aushärtungsmittel und 10 bis 50% anorganische Partikel enthält.
  6. Verfahren zum Herstellen einer mehrschichtigen Leiterplatte mit mindestens den folgenden Schritten (a) bis (e): (a) Ausbilden von unteren Zwischenschicht-Harzisolierschichten auf beiden Seiten eines Kernsubstrats; (b) Ausbilden von Durchgangslöchern, die sich durch das Kernsubstrat und die unteren Zwischenschicht-Harzisolierschichten erstrecken, und Einfüllen eines Harzfüllstoffs (54) in die Durchgangslöcher (36); (c) Ausbilden von oberen Zwischenschicht-Harzisolierschichten jeweils auf den unteren Zwischenschicht-Harzisolierschichten; (d) Ausbilden von Leiterschichten (58) zum Abdecken der an den Durchgangslöchern (36) freiliegenden Oberflächen des Harzfüllstoffs; und (e) Ausbilden von Durchkontaktierungslöchern (66) auf den Leiterschichten (58) der Durchgangslöcher (36) in den oberen Zwischenschicht-Harzisolierschichten, wobei die Durchkontaktierungslöcher direkt auf einem Teil der Durch gangslöcher ausgebildet und mit externen Verbindungsanschlüssen verbunden sind.
  7. Verfahren nach Anspruch 6, wobei der Harzfüllstoff (54) ein Epoxidharz, ein Aushärtungsmittel und 10 bis 50% anorganische Partikel enthält.
  8. Verfahren nach Anspruch 6 oder 7, wobei die externen Verbindungsanschlüsse (76), die Durchkontaktierungslöcher (66) auf beiden Seiten des Kernsubstrats (30) und die Durchgangslöcher (36) linear angeordnet und miteinander verbunden sind.
  9. Verfahren nach Anspruch 6, 7 oder 8, wobei die unteren und die oberen Zwischenschicht-Harzisolierschichten ein Harz und Partikel enthalten.
DE60027141T 1999-10-26 2000-10-10 Gedruckte mehrschichtleiterplatte und herstellungsverfahren für gedruckte mehrschichtleiterplatte Expired - Lifetime DE60027141T2 (de)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP30330599A JP4832621B2 (ja) 1999-10-26 1999-10-26 多層プリント配線板
JP30330599 1999-10-26
JP30330699 1999-10-26
JP30330799A JP2001127436A (ja) 1999-10-26 1999-10-26 多層プリント配線板の製造方法
JP30330699A JP2001127435A (ja) 1999-10-26 1999-10-26 多層プリント配線板及び多層プリント配線板の製造方法
JP30330799 1999-10-26
JP2000029988 2000-02-08
JP2000029988A JP2001223466A (ja) 2000-02-08 2000-02-08 プリント配線板の製造方法
PCT/JP2000/007037 WO2001031984A1 (fr) 1999-10-26 2000-10-10 Panneau de cablage realise en carte imprimee multicouche et procede de production

Publications (2)

Publication Number Publication Date
DE60027141D1 DE60027141D1 (de) 2006-05-18
DE60027141T2 true DE60027141T2 (de) 2006-12-28

Family

ID=27479844

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60027141T Expired - Lifetime DE60027141T2 (de) 1999-10-26 2000-10-10 Gedruckte mehrschichtleiterplatte und herstellungsverfahren für gedruckte mehrschichtleiterplatte

Country Status (8)

Country Link
US (6) US6930258B1 (de)
EP (2) EP1162867B1 (de)
KR (1) KR100833723B1 (de)
CN (2) CN100521868C (de)
DE (1) DE60027141T2 (de)
MY (2) MY129285A (de)
TW (1) TWI252723B (de)
WO (1) WO2001031984A1 (de)

Families Citing this family (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100521868C (zh) 1999-10-26 2009-07-29 伊比登株式会社 多层印刷配线板及多层印刷配线板的制造方法
AUPR090300A0 (en) * 2000-10-20 2000-11-16 AMC Technologies Pty Limited An electrical lead
US6861757B2 (en) * 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
JPWO2003023745A1 (ja) * 2001-09-07 2004-12-24 松下電器産業株式会社 表示装置及びその製造方法
EP1915040A3 (de) * 2001-09-28 2008-04-30 Ibiden Co., Ltd. Gedruckte Leiterplatte und Verfahren zur Herstellung einer gedruckten Leiterplatte
WO2003041271A2 (en) * 2001-11-02 2003-05-15 Fred Bassali Circuit board microwave filters
JP4062907B2 (ja) * 2001-11-12 2008-03-19 松下電器産業株式会社 回路基板およびその製造方法
AUPS226402A0 (en) * 2002-05-13 2002-06-13 Advanced Metal Coatings Pty Limited An ablation catheter
AUPS226502A0 (en) * 2002-05-13 2002-06-13 Advanced Metal Coatings Pty Limited A multi-electrode lead
AU2002952318A0 (en) * 2002-10-29 2002-11-14 Advanced Metal Coatings Pty Limited Production of lesions in a body
EP1439689A1 (de) * 2003-01-15 2004-07-21 Siemens Aktiengesellschaft Mobiltelefon mit einer Scan-Hilfe
JP2004282033A (ja) * 2003-02-28 2004-10-07 Ngk Spark Plug Co Ltd 樹脂製配線基板
TWI310670B (en) * 2003-08-28 2009-06-01 Ibm Printed wiring board manufacturing method and printed wiring board
JP4198566B2 (ja) * 2003-09-29 2008-12-17 新光電気工業株式会社 電子部品内蔵基板の製造方法
CA2545419A1 (en) 2003-11-25 2005-06-09 Cathrx Ltd A modular catheter
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
AU2005207078B2 (en) 2004-01-26 2011-03-17 Cathrx Ltd A catheter assembly with an adjustable loop
KR100971104B1 (ko) * 2004-02-24 2010-07-20 이비덴 가부시키가이샤 반도체 탑재용 기판
US20080319418A1 (en) * 2004-03-30 2008-12-25 Cathrx Pty Ltd Catheter Steering Device
DE102004032706A1 (de) * 2004-07-06 2006-02-02 Epcos Ag Verfahren zur Herstellung eines elektrischen Bauelements und das Bauelement
US7202419B2 (en) * 2004-07-20 2007-04-10 Dragonwave Inc. Multi-layer integrated RF/IF circuit board including a central non-conductive layer
US7196274B2 (en) * 2004-07-20 2007-03-27 Dragonwave Inc. Multi-layer integrated RF/IF circuit board
EP1781363B1 (de) * 2004-08-05 2019-06-05 Cathrx Ltd Lenkbarer katheter
AU2005269248B2 (en) * 2004-08-05 2011-08-25 Cathrx Ltd A process of manufacturing an electrical lead
TW200618705A (en) 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
JP4079927B2 (ja) * 2004-09-16 2008-04-23 Ｔｄｋ株式会社 多層基板及びその製造方法
TWI301656B (en) * 2004-11-26 2008-10-01 Via Tech Inc Circuit board and process thereof
US7528006B2 (en) * 2005-06-30 2009-05-05 Intel Corporation Integrated circuit die containing particle-filled through-silicon metal vias with reduced thermal expansion
TWI294757B (en) * 2005-07-06 2008-03-11 Delta Electronics Inc Circuit board with a through hole wire, and forming method thereof
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
TWI288591B (en) * 2005-10-17 2007-10-11 Phoenix Prec Technology Corp Circuit board structure and dielectric structure thereof
US20070206364A1 (en) * 2006-03-02 2007-09-06 Saint-Gobain Performance Plastics Corporation Methods of forming a flexible circuit board
US20080030030A1 (en) * 2006-08-02 2008-02-07 Taiwan Fu Hsing Industrial Co., Ltd. Door lever and door lever assembly
KR100771467B1 (ko) * 2006-10-30 2007-10-30 삼성전기주식회사 회로기판 및 그 제조방법
TW200830961A (en) * 2007-01-02 2008-07-16 Unimicron Technology Corp Circuit substrate and surface treatment process thereof
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
KR100922810B1 (ko) * 2007-12-11 2009-10-21 주식회사 잉크테크 흑화 전도성 패턴의 제조방법
KR20090067249A (ko) * 2007-12-21 2009-06-25 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US20090188710A1 (en) * 2008-01-30 2009-07-30 Cisco Technology, Inc. System and method for forming filled vias and plated through holes
JP2009218545A (ja) * 2008-03-12 2009-09-24 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JP5138459B2 (ja) * 2008-05-15 2013-02-06 新光電気工業株式会社 配線基板の製造方法
WO2011067623A1 (en) 2009-12-01 2011-06-09 Kyma Medical Technologies Ltd Locating features in the heart using radio frequency imaging
US8989837B2 (en) 2009-12-01 2015-03-24 Kyma Medical Technologies Ltd. Methods and systems for determining fluid content of tissue
FR2933975B1 (fr) * 2008-07-17 2011-02-18 Servier Lab Nouveau procede de preparation de benzocyclobutenes fonctionnalises,et application a la synthese de l'ivabradine et de ses sels d'addition a un acide pharmaceutiquement acceptable.
JPWO2010024233A1 (ja) 2008-08-27 2012-01-26 日本電気株式会社 機能素子を内蔵可能な配線基板及びその製造方法
JP5715747B2 (ja) * 2008-09-30 2015-05-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
EP2345933A4 (de) * 2008-10-20 2013-01-23 Sumitomo Bakelite Co Positive lichtsensitive harzzusammensetzung für sprühbeschichtung und verfahren zur herstellung einer durchgangselektrode damit
TWI402173B (zh) * 2008-11-17 2013-07-21 Fujitsu Ltd 電路板及其製造方法（一）
JP5142967B2 (ja) * 2008-12-10 2013-02-13 ルネサスエレクトロニクス株式会社 半導体装置
KR101019706B1 (ko) * 2008-12-30 2011-03-07 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
KR101060862B1 (ko) * 2009-09-14 2011-08-31 삼성전기주식회사 인터포저 및 그의 제조방법
CN102026498B (zh) * 2009-09-21 2012-11-28 日月光半导体制造股份有限公司 线路板的制作方法、线路板及晶片封装结构
US20110114372A1 (en) * 2009-10-30 2011-05-19 Ibiden Co., Ltd. Printed wiring board
KR101737478B1 (ko) * 2009-12-14 2017-05-19 엘지이노텍 주식회사 카메라 모듈 및 그 제조 방법
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
CN102149255B (zh) * 2010-02-04 2013-07-24 日月光半导体制造股份有限公司 多引线通孔的形成方法
EP2543065A4 (de) * 2010-03-03 2018-01-24 Georgia Tech Research Corporation Tpv-strukturen auf einem anorganischen interposer und herstellungsverfahren dafür
WO2012011065A1 (en) 2010-07-21 2012-01-26 Kyma Medical Technologies Ltd. Implantable radio-frequency sensor
JP5592808B2 (ja) * 2010-09-15 2014-09-17 日東電工株式会社 配線回路基板
WO2012137548A1 (ja) * 2011-04-04 2012-10-11 株式会社村田製作所 チップ部品内蔵樹脂多層基板およびその製造方法
JP2013008880A (ja) * 2011-06-24 2013-01-10 Fujitsu Ltd 積層回路基板の製造方法及び積層回路基板
KR101310256B1 (ko) 2011-06-28 2013-09-23 삼성전기주식회사 인쇄회로기판의 무전해 표면처리 도금층 및 이의 제조방법
KR20130007022A (ko) * 2011-06-28 2013-01-18 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
KR20140070609A (ko) * 2011-09-19 2014-06-10 시마 나노 테크 이스라엘 리미티드 투명 도전성 코팅의 제조 방법
US8895873B2 (en) 2011-09-28 2014-11-25 Ibiden Co., Ltd. Printed wiring board
US8969732B2 (en) * 2011-09-28 2015-03-03 Ibiden Co., Ltd. Printed wiring board
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
KR20130089475A (ko) * 2012-02-02 2013-08-12 삼성전자주식회사 회로 기판 및 이의 제조 방법과 이를 이용한 반도체 패키지
US9445496B2 (en) 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
US8961550B2 (en) 2012-04-17 2015-02-24 Indian Wells Medical, Inc. Steerable endoluminal punch
JP6003194B2 (ja) * 2012-04-27 2016-10-05 セイコーエプソン株式会社 ベース基板、電子デバイスおよびベース基板の製造方法
CN102723306B (zh) * 2012-06-28 2014-10-08 中国科学院上海微系统与信息技术研究所 一种利用穿硅通孔的微波多芯片封装结构及其制作方法
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
KR20140071561A (ko) * 2012-11-27 2014-06-12 삼성전자주식회사 회로 기판과 이를 구비하는 반도체 패키지
JP6013960B2 (ja) * 2013-03-28 2016-10-25 京セラ株式会社 配線基板
JP6266907B2 (ja) * 2013-07-03 2018-01-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
EP3063832B1 (de) 2013-10-29 2022-07-06 Zoll Medical Israel Ltd. Antennensysteme und vorrichtungen sowie verfahren zur herstellung davon
US9288917B2 (en) * 2013-11-07 2016-03-15 Unimicron Technology Corp. Manufacturing method for multi-layer circuit board
WO2015118544A1 (en) 2014-02-05 2015-08-13 Kyma Medical Technologies Ltd. Systems, apparatuses and methods for determining blood pressure
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
CN105225976A (zh) * 2014-06-25 2016-01-06 中芯国际集成电路制造(上海)有限公司 焊盘的制作方法及半导体器件
JP2016051847A (ja) * 2014-09-01 2016-04-11 イビデン株式会社 プリント配線板、その製造方法及び半導体装置
US11259715B2 (en) 2014-09-08 2022-03-01 Zoll Medical Israel Ltd. Monitoring and diagnostics systems and methods
CN107112664B (zh) * 2014-09-16 2020-05-19 安费诺富加宜（亚洲）私人有限公司 气密性密封的电连接器组件
US9818682B2 (en) * 2014-12-03 2017-11-14 International Business Machines Corporation Laminate substrates having radial cut metallic planes
WO2016115175A1 (en) 2015-01-12 2016-07-21 KYMA Medical Technologies, Inc. Systems, apparatuses and methods for radio frequency-based attachment sensing
KR101795480B1 (ko) * 2015-04-06 2017-11-10 코닝정밀소재 주식회사 집적회로 패키지용 기판
KR20170002179A (ko) * 2015-06-29 2017-01-06 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
WO2017006391A1 (ja) * 2015-07-03 2017-01-12 ルネサスエレクトロニクス株式会社 半導体装置
US9780052B2 (en) * 2015-09-14 2017-10-03 Micron Technology, Inc. Collars for under-bump metal structures and associated systems and methods
US9639734B1 (en) * 2015-11-13 2017-05-02 Cypress Semiconductor Corporation Fingerprint sensor-compatible overlay material
US10282585B2 (en) 2015-11-13 2019-05-07 Cypress Semiconductor Corporation Sensor-compatible overlay
US10832029B2 (en) 2015-11-13 2020-11-10 Cypress Semiconductor Corporation Sensor-compatible overlay
CN105744722A (zh) * 2016-02-19 2016-07-06 罗嘉妤 一种计算机散热pcb板
CN105575938B (zh) * 2016-02-26 2018-10-26 中国科学院微电子研究所 一种硅基转接板及其制备方法
US9922951B1 (en) * 2016-11-12 2018-03-20 Sierra Circuits, Inc. Integrated circuit wafer integration with catalytic laminate or adhesive
CN110366761B (zh) 2017-03-16 2022-04-29 旭化成株式会社 分散体以及使用其的带导电性图案的结构体的制造方法和带导电性图案的结构体
US11328835B2 (en) 2017-03-16 2022-05-10 Asahi Kasei Kabushiki Kaisha Dispersing element, method for manufacturing structure with conductive pattern using the same, and structure with conductive pattern
CN110870392B (zh) * 2017-07-18 2023-04-14 旭化成株式会社 具有导电性图案区域的结构体及其制造方法、层积体及其制造方法、以及铜布线
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
KR102559500B1 (ko) 2017-07-27 2023-07-24 아사히 가세이 가부시키가이샤 산화구리 잉크 및 이것을 이용한 도전성 기판의 제조 방법, 도막을 포함하는 제품 및 이것을 이용한 제품의 제조 방법, 도전성 패턴을 갖는 제품의 제조 방법, 및 도전성 패턴을 갖는 제품
WO2019030746A1 (en) 2017-08-10 2019-02-14 Zoll Medical Israel Ltd. SYSTEMS, DEVICES AND METHODS FOR PHYSIOLOGICAL MONITORING OF PATIENTS
CN109673112B (zh) * 2017-10-13 2021-08-20 鹏鼎控股(深圳)股份有限公司 柔性电路板以及柔性电路板的制作方法
US10602622B2 (en) * 2017-10-27 2020-03-24 Kyocera Corporation Wiring board
US11523518B2 (en) * 2017-11-28 2022-12-06 Sumitomo Electric Printed Circuits, Inc. Method of making flexible printed circuit board and flexible printed circuit board
JP7089453B2 (ja) * 2018-10-10 2022-06-22 新光電気工業株式会社 配線基板及びその製造方法
EP3709779A1 (de) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Komponententräger und verfahren zur herstellung davon
CN113035834B (zh) * 2021-05-28 2021-07-30 浙江集迈科微电子有限公司 转接板及其制备方法

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US557844A (en) * 1896-04-07 maloney
US4496475A (en) 1980-09-15 1985-01-29 Potters Industries, Inc. Conductive paste, electroconductive body and fabrication of same
JPS6366993A (ja) * 1986-09-08 1988-03-25 日本電気株式会社 多層配線基板
JP2570866B2 (ja) 1989-08-29 1997-01-16 日本電気株式会社 パタン正規化装置
JPH0651010Y2 (ja) 1989-12-22 1994-12-21 富士通株式会社 プリント配線板構造
US5004639A (en) * 1990-01-23 1991-04-02 Sheldahl, Inc. Rigid flex printed circuit configuration
US5118385A (en) * 1991-05-28 1992-06-02 Microelectronics And Computer Technology Corporation Multilayer electrical interconnect fabrication with few process steps
US5153986A (en) * 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
US5450290A (en) * 1993-02-01 1995-09-12 International Business Machines Corporation Printed circuit board with aligned connections and method of making same
JPH06283847A (ja) * 1993-03-29 1994-10-07 Hitachi Chem Co Ltd プリント配線板
JPH07283538A (ja) 1994-04-14 1995-10-27 Ibiden Co Ltd 多層プリント配線板の製造方法
JPH07283539A (ja) 1994-04-14 1995-10-27 Sony Corp ビルドアップ多層プリント配線板
US5590460A (en) * 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
US5557884A (en) * 1994-07-27 1996-09-24 Deppe; Gregory Spraying and level control for aero-hydroponic system
US5487218A (en) * 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes
WO1996017503A1 (fr) 1994-12-01 1996-06-06 Ibiden Co., Ltd. Carte a circuit imprime multicouche et son procede de production
JP3101197B2 (ja) 1994-12-01 2000-10-23 イビデン株式会社 多層プリント配線板およびその製造方法
TW323432B (de) 1995-04-28 1997-12-21 Victor Company Of Japan
US5890460A (en) * 1995-05-08 1999-04-06 Ball; Ronald C. Electrical generator set
US6195883B1 (en) 1998-03-25 2001-03-06 International Business Machines Corporation Full additive process with filled plated through holes
AUPN416395A0 (en) * 1995-07-14 1995-08-03 Matchplay Ltd Ball hitting sports implement and/or sports balls
JP3084352B2 (ja) * 1995-08-28 2000-09-04 太陽インキ製造株式会社 銅箔ラミネート方式ビルドアップ用絶縁樹脂組成物とこれを用いた多層プリント配線板の製造方法
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
CN1090891C (zh) * 1995-10-23 2002-09-11 揖斐电株式会社 多层印刷电路板的制造方法及其制成的多层印刷电路板
JP3172456B2 (ja) 1995-10-23 2001-06-04 イビデン株式会社 プリント配線板
US6010768A (en) * 1995-11-10 2000-01-04 Ibiden Co., Ltd. Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler
JPH09148748A (ja) 1995-11-20 1997-06-06 Taiyo Ink Mfg Ltd 多層プリント配線板及びその製造方法並びにそれに用いる樹脂絶縁層形成用組成物
JP3266778B2 (ja) 1995-11-30 2002-03-18 シャープ株式会社 多層フレキシブルリジットプリント配線板の製造方法
JP3229923B2 (ja) * 1996-03-01 2001-11-19 イビデン株式会社 多層プリント配線板およびその製造方法
JPH09260849A (ja) 1996-03-19 1997-10-03 Matsushita Electric Works Ltd 内層用回路板の製造方法、及び、多層プリント配線板の製造方法
JP3580638B2 (ja) 1996-05-29 2004-10-27 京セラ株式会社 配線基板及びその製造方法
JPH09331152A (ja) * 1996-06-11 1997-12-22 Tokuyama Corp 回路基板の製造方法
TW331698B (en) * 1996-06-18 1998-05-11 Hitachi Chemical Co Ltd Multi-layered printed circuit board
JP3050807B2 (ja) 1996-06-19 2000-06-12 イビデン株式会社 多層プリント配線板
JP3050812B2 (ja) 1996-08-05 2000-06-12 イビデン株式会社 多層プリント配線板
JPH10107449A (ja) 1996-09-27 1998-04-24 Ibiden Co Ltd 多層プリント配線板の製造方法
US5891606A (en) * 1996-10-07 1999-04-06 Motorola, Inc. Method for forming a high-density circuit structure with interlayer electrical connections method for forming
US6103992A (en) * 1996-11-08 2000-08-15 W. L. Gore & Associates, Inc. Multiple frequency processing to minimize manufacturing variability of high aspect ratio micro through-vias
US6217987B1 (en) 1996-11-20 2001-04-17 Ibiden Co. Ltd. Solder resist composition and printed circuit boards
JPH10200265A (ja) 1997-01-06 1998-07-31 Ibiden Co Ltd 多層プリント配線板
JPH10261868A (ja) 1997-03-19 1998-09-29 Nec Toyama Ltd 多層印刷配線板の製造方法
US5827804A (en) * 1997-04-04 1998-10-27 Harris; Phillip C. Borate cross-linked well treating fluids and methods
JPH10322024A (ja) 1997-05-16 1998-12-04 Hitachi Ltd 非貫通ビアホールを有するビルドアップ多層プリント配線板及びその製造方法
JPH10334499A (ja) 1997-05-29 1998-12-18 Nec Gumma Ltd 光学式ピックアップ装置
JPH1140949A (ja) 1997-07-23 1999-02-12 Hitachi Aic Inc 多層配線板と面付部品の実装構造
JPH1187930A (ja) * 1997-09-11 1999-03-30 Hitachi Aic Inc 多層印刷配線板の製造方法
JPH11186729A (ja) 1997-10-14 1999-07-09 Ibiden Co Ltd 多層プリント配線板
JP3408417B2 (ja) * 1998-03-17 2003-05-19 イビデン株式会社 スルーホール充填用樹脂組成物および多層プリント配線板
US6376049B1 (en) * 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
JP3415430B2 (ja) 1997-11-11 2003-06-09 日本特殊陶業株式会社 プリント配線板用穴埋め材及びそれを用いたプリント配線板
JPH11177237A (ja) 1997-12-16 1999-07-02 Hitachi Chem Co Ltd ビルドアップ多層プリント配線板とその製造方法
JPH11204944A (ja) 1998-01-12 1999-07-30 Hitachi Chem Co Ltd 多層印刷配線板の製造方法
JPH11214846A (ja) 1998-01-28 1999-08-06 Ibiden Co Ltd 多層プリント配線板
JP4082776B2 (ja) * 1998-03-09 2008-04-30 イビデン株式会社 プリント配線板の製造方法
JPH11266079A (ja) * 1998-03-18 1999-09-28 Hitachi Ltd ビルドアップ多層配線基板及びその製造方法
JP3421240B2 (ja) 1998-03-26 2003-06-30 イビデン株式会社 多層プリント配線板の製造方法
JP2000165046A (ja) 1998-09-24 2000-06-16 Ibiden Co Ltd 多層ビルドアップ配線板
JP2000101245A (ja) * 1998-09-24 2000-04-07 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
JP2000244129A (ja) 1998-12-25 2000-09-08 Ngk Spark Plug Co Ltd 配線基板、コア基板及びその製造方法
JP4442832B2 (ja) 1999-04-13 2010-03-31 イビデン株式会社 多層プリント配線板
US6373717B1 (en) * 1999-07-02 2002-04-16 International Business Machines Corporation Electronic package with high density interconnect layer
US6452117B2 (en) * 1999-08-26 2002-09-17 International Business Machines Corporation Method for filling high aspect ratio via holes in electronic substrates and the resulting holes
CN100521868C (zh) 1999-10-26 2009-07-29 伊比登株式会社 多层印刷配线板及多层印刷配线板的制造方法
US6729019B2 (en) * 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
US6826830B2 (en) * 2002-02-05 2004-12-07 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric

Also Published As

Publication number Publication date
EP1162867A4 (de) 2004-03-24
KR20010089702A (ko) 2001-10-08
US6930258B1 (en) 2005-08-16
CN1652662A (zh) 2005-08-10
US8106310B2 (en) 2012-01-31
CN1327710A (zh) 2001-12-19
US20120067633A1 (en) 2012-03-22
MY129285A (en) 2007-03-30
TWI252723B (en) 2006-04-01
EP1672970A3 (de) 2007-08-01
KR100833723B1 (ko) 2008-05-29
DE60027141D1 (de) 2006-05-18
US8822839B2 (en) 2014-09-02
WO2001031984A1 (fr) 2001-05-03
CN1199536C (zh) 2005-04-27
US7795542B2 (en) 2010-09-14
CN100521868C (zh) 2009-07-29
US20100006328A1 (en) 2010-01-14
US20060191708A1 (en) 2006-08-31
US7999194B2 (en) 2011-08-16
EP1672970B1 (de) 2011-06-08
EP1162867B1 (de) 2006-04-05
US20050189136A1 (en) 2005-09-01
EP1672970A2 (de) 2006-06-21
MY148600A (en) 2013-05-15
EP1162867A1 (de) 2001-12-12
US7178234B2 (en) 2007-02-20
US20080283282A1 (en) 2008-11-20

Similar Documents

Publication Publication Date Title
DE60027141T2 (de) Gedruckte mehrschichtleiterplatte und herstellungsverfahren für gedruckte mehrschichtleiterplatte
DE60031680T2 (de) Mehrschichtige, gedruckte leiterplatte und herstellungsmethode für eine mehrschichtige, gedruckte leiterplatte
DE69938182T2 (de) Mehrschichtige leiterplatte und verfahren zu deren herstellung
DE60031949T2 (de) Gedruckte Leiterplatte und ihre Herstellung
DE69936235T2 (de) Mehrschichtige Leiterplatte mit gefüllten Kontaktlöchern
DE69837110T2 (de) Mehrschichtige leiterplatte
DE69936319T2 (de) Leitender verbindungsstift und baugruppenplatte
DE69934981T2 (de) Gedruckte leiterplatte und verfahren zur herstellung
DE69636010T2 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE69931272T2 (de) Gedruckte leiterplatte und verfahren zu deren herstellung
DE60128656T2 (de) Mehrschichtige leiterplatte und verfahren zu ihrer herstellung
DE60215518T2 (de) Verdrahtungsmodul mit reduzierter versorgungsverteilungsimpedanz
DE69930970T2 (de) Mehrschichtige gedruckte leiterplatte und ihre herstellungsmethode
DE69933480T2 (de) Mehrschichtige leiterplatte
DE3006117C2 (de) Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen
JP4094143B2 (ja) 多層プリント配線板の製造方法
JP4748889B2 (ja) 多層プリント配線板の製造方法
DE60031948T2 (de) Leiterplatte, verfahren zu ihrer herstellung und kondensator zur integration in der leiterplatte
DE60132306T2 (de) Unbestückte mehrschichtige Leiterplatte zum ermöglichen einer höheren Verdrahtungsdichte und Verfahren zu deren Herstellung
DE69934832T2 (de) Mehrschichtige gedruckte Leiterplatte und ihr Herstellungsverfahren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition