JP2013008880A - 積層回路基板の製造方法及び積層回路基板 - Google Patents

積層回路基板の製造方法及び積層回路基板 Download PDF

Info

Publication number
JP2013008880A
JP2013008880A JP2011141232A JP2011141232A JP2013008880A JP 2013008880 A JP2013008880 A JP 2013008880A JP 2011141232 A JP2011141232 A JP 2011141232A JP 2011141232 A JP2011141232 A JP 2011141232A JP 2013008880 A JP2013008880 A JP 2013008880A
Authority
JP
Japan
Prior art keywords
circuit board
prepreg
hole
land
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011141232A
Other languages
English (en)
Other versions
JP2013008880A5 (ja
Inventor
Hideaki Yoshimura
英明 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011141232A priority Critical patent/JP2013008880A/ja
Priority to US13/453,211 priority patent/US20120325533A1/en
Priority to TW101114514A priority patent/TW201301967A/zh
Priority to CN201210143582XA priority patent/CN102843876A/zh
Priority to KR1020120049609A priority patent/KR20130007415A/ko
Publication of JP2013008880A publication Critical patent/JP2013008880A/ja
Publication of JP2013008880A5 publication Critical patent/JP2013008880A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0305Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Abstract

【課題】複数の配線基板を、プリプレグをはさんで貼り合わせる積層回路基板の製造方法に於いて、それぞれの配線基板のランド間の接続信頼性を高めること。
【解決手段】鍍金スルーホール及びベタパターンが形成された第1の回路基板の表面に、前記鍍金スルーホールに到達する第1の孔及び前記ベタパターンに到達する第2の孔を有するプリプレグを形成する工程と、前記第1の孔内に導電性ペーストを充填する工程と、前記プリプレグを介して前記第1の回路基板に第2の回路基板を加圧する工程と、を有することを特徴とする積層回路基板の製造方法。
【選択図】図7

Description

開示の技術は、積層回路基板の製造方法及び積層回路基板に関する。
近年、半導体テスタなどの試験装置に搭載されるプリント配線板は、試験される半導体素子の端子の増加に付随して、配線収容量の増加が要求されている。又、通信機器やサーバに使用されるプリント配線板も同様に、搭載される電子部品の端子の増加に付随して、配線収容量の増加が要求されている。
プリント配線板の配線収容量を増加させる技術として、別個に製造された複数の配線基板を貼り合わせて、1枚のプリント配線板とする多層化技術が提案されている。
以上の多層化技術を採用したプリント配線板の製造方法では、先ず、複数の配線基板間に、接着層としてのプリプレグをはさみ込む。続いて、該プリプレグを加熱及び加圧することで、複数の配線基板を接合する。プリプレグは、配線基板のランドに対応する位置に貫通孔を備え、該貫通孔には、導電性ペーストが充填されている。このため、プリプレグの加熱及び加圧に付随して、該貫通孔に充填された半田ペーストの金属粒子が溶融すると、導電性ペーストの金属粒子が凝集して、相互に対向する配線基板のランド同士が電気的に接続される。
特開2000−252595号公報
ところで、導電性ペーストの供給法として、例えば印刷法が用いられることがある。このため、導電性ペーストは、印刷法に適した粘度になるように、多量の液状樹脂が添加されている。それゆえ、プリプレグの加熱に付随して、金属粒子が溶融及び凝集すると、相互に対向する配線基板のランド間に、金属の途切れ(不連続)が発生して、ランド間の接続不良となることがある。
金属の途切れを解消するためには、複数の配線基板を貼り合わせるときに、プリプレグの貫通孔に供給された導電性ペーストを圧縮して、金属粒子の粒子間隔を小さくすればよい。しかし、プリプレグの特性上、導電性ペーストを圧縮して、金属粒子の粒子間隔を小さくすることは困難である。以下、簡単に説明する。
図10は、所定荷重をかけたときの残銅率及びパターン間隔の関係を示すグラフである。
図10に於いて、横軸の残銅率は、単位面積あたりのパターン密度を示している。例えばベタパターンであれば、残銅率が100%となり、均等幅のライン&スペースのパターンであれば、残銅率が50%となる。縦軸のパターン間隔は、相互に対向する配線基板のパターン間の距離である。
図10に示すように、パターン間隔(配線基板の間隔)は、残銅率(パターン密度)に依存する。このため、例えば電源パターンや接地パターンなどのベタパターンの配置領域と、ランドパターンや配線パターンなどの非ベタパターンの配置領域と、が存在する場合、配線基板間の距離を均一化することは難しい。
例えば、ベタパターンの配置領域は、非ベタパターンの配置領域よりも配線基板間の距離が大きくなる。それゆえ、非ベタパターンの配置領域では、プリプレグが充分に加圧されないことがある。
以上のように、現在のプリント配線板の製造方法では、プリプレグの貫通孔に供給された導電性ペーストを充分に圧縮できないことから、ランド間の接続不良を完全に解消するには至っていない。
開示の技術は、複数の配線基板を、プリプレグをはさんで貼り合わせる積層回路基板の製造方法に於いて、それぞれの配線基板のランド間の接続信頼性を高めることを目的とする。
開示の技術の一観点によれば、鍍金スルーホール及びベタパターンが形成された第1の回路基板の表面に、前記鍍金スルーホールに到達する第1の孔及び前記ベタパターンに到達する第2の孔を有するプリプレグを形成する工程と、前記第1の孔内に導電性ペーストを充填する工程と、前記プリプレグを介して前記第1の回路基板に第2の回路基板を加圧する工程と、を有することを特徴とする積層回路基板の製造方法が提供される。
開示の技術によれば、複数の配線基板を、プリプレグをはさんで貼り合わせる積層回路基板の製造方法に於いて、それぞれの配線基板のランド間の接続信頼性を高めることができる。
一実施形態にかかる積層回路基板の断面図である。 一実施形態にかかる第1の回路基板の平面図である。 一実施形態にかかるランド接続部及びガラス切断部の断面図である。 一実施形態にかかる積層回路基板の製造工程を説明する説明図である。 一実施形態にかかる積層回路基板の製造工程を説明する説明図である。 一実施形態にかかる積層回路基板の製造工程を説明する説明図である。 一実施形態にかかる積層回路基板の製造工程を説明する説明図である。 一実施形態にかかるガラス切断部の変化を説明する説明図である。 一実施形態にかかるランド接続部の変化を説明する説明図である。 残銅率及びパターン間隔の関係を示すグラフである。
(積層回路基板)
図1−図3を参照して、積層回路基板の構成を説明する。
図1は、一実施形態にかかる積層回路基板の断面図である。図2は、一実施形態にかかる第1の回路基板10の平面図であり、図1中の第1の回路基板10に於ける、中間絶縁層30が貼り付けられる第2の表面10Bを示している。なお、図1は、図2中のA−A線に対応する断面を示している。
図1、図2に示すように、積層回路基板は、第1の回路基板10と、第2の回路基板20と、第1、第2の回路基板10、20を接合する中間絶縁層30と、第1、第2の回路基板10、20の第2のランド13b間を電気的に接続するランド接続部40と、ガラス切断部50を備える。なお、第1、第2の回路基板10、20は、基本的に同等の構成を有するので、第1の回路基板10のみを説明することとする。
第1の回路基板10は、配線層11及び絶縁層12を交互に積層させた、いわゆる多層配線板である。本実施形態では、配線層11を3層、絶縁層12を3層としているが、これに限定されるものではない。絶縁層12の材料は、特に限定されるものではないが、本実施形態では、例えばシリカフィラーが添加されたFR4(Flame Retardant Type 4)系の液状樹脂を、ガラスクロスに含浸させたものを用いている。ガラスクロスとしては、例えばIPC(Institute For Interconncting and Packaging Electronics Circuits)規格♯1078を用いる。
第1の回路基板10は、複数の鍍金スルーホール13を有する。鍍金スルーホール13は、それぞれ3層の絶縁層12を貫通して、第1の回路基板10の第1の表面10A及び第2の表面10Bに到達している。
鍍金スルーホール13は、第1の表面10Aに形成される第1のランド13aと、第2の表面10Bに形成される第2のランド13bと、3層の絶縁層12を貫通して、第1、第2のランド13a、13bを電気的に接続するビア13cと、ビア13cの内側に充填される樹脂部13dと、を備える。
第1のランド13aは、積層回路基板の外部接続用電極であって、例えば半導体素子などの電子部品の端子が接続される。第2のランド13bは、後述するランド接続部40を介して、第2の回路基板20の第2のランド13bに電気的に接続されている。第1、第2のランド13a、13bは、何れも平面視円形に形成されている。第1、第2のランド13a、13bの厚さは、配線層11の厚さと同等、本実施形態では、約40μm〜80μmとする。
第1のランド13a、第2のランド13b、及びビア13cは、例えば鍍金法により連続的に形成されている。第1のランド13a、第2のランド13b及びビア13cの材料は、特に限定されるものではないが、本実施形態では、例えばCuなどの金属材料を用いている。
ビア13cは、3層の絶縁層12を貫通する孔部の内面に形成されている。樹脂部13dは、第1、第2のランド13a、13bの双方に到達している。樹脂部13dの材料は、特に限定されるものではないが、例えばエポキシ系の樹脂を用いても良い。
さらに、第1の回路基板10の第2の表面10Bには、ベタパターン14が配置されている。ベタパターン14は、例えば電源パターン、接地パターン、ダミーパターンなどの総称であって、少なくとも第1、第2のランド13a、13bよりも大きな面積を有する。ベタパターン14の厚さは、第2のランド13bの厚さと同等、本実施形態では、約40μm〜80μmとしている。
以下、第1の回路基板10に於ける、ベタパターン14の配置領域を第1の領域R1とし、第2のランド13bの配置領域を第2の領域R2とする。
中間絶縁層30は、樹脂部材31と、樹脂部材31に埋め込まれたガラスクロス32と、を備える。樹脂部材31の材料は、低フロー性の熱硬化性樹脂であれば、特に限定されるものではないが、本実施形態では、絶縁層12と同等の樹脂、即ちFR4系の液状樹脂にシリカフィラー(図示しない)を添加したものを用いている。ガラスクロス32は、複数のガラス繊維を布状に織り込んだものである。ガラスクロス32の厚さは、特に限定されるものではないが、本実施形態では、約45μmとしている。
第1の領域R1に於ける中間絶縁層30の厚さは、第1、第2の回路基板10、20の板面方向、即ち第2の表面10Bと平行な方向に均一である。第2の領域R2に於ける中間絶縁層30の厚さは、第2のランド13bが形成された位置と、第2のランド13bが形成されていない位置とで異なる。即ち、第2のランド13bが形成された位置の中間絶縁層30の厚さは、第2のランド13bが形成されていない位置の中間絶縁層30の厚さよりも、第2のランド13bの厚さの2枚分だけ小さくなる。但し、中間絶縁層30の密度(g/mm3)は、第1、第2の領域R1、R2の何れに於いても、第1、第2の回路基板10、20の板面方向に均一である。
図3は、一実施形態にかかるランド接続部40及びガラス切断部50の断面図である。
図3(a)に示すように、ランド接続部40は、第1の回路基板10の第2のランド13bと、第2の回路基板20の第2のランド13bと、を機械的及び電気的に接続している。ランド接続部40は、それぞれ円柱型に形成され、中間絶縁層30に形成された後述する接続用孔H1の内面に密着している。ランド接続部40は、第2のランド13bよりも細径であり、第2のランド13bの表面中央に接合している。ランド接続部40の材料は、特に限定されるものではないが、本実施形態では、例えば半田などの低融点金属を用いている。半田の材料は、特に限定されるものではないが、本実施形態では、例えば錫とビスマスと銅の合金を使用している。
図3(b)に示すように、ガラス切断部50は、中間絶縁層30のガラスクロス32に形成された切欠き32aに、中間絶縁層30の樹脂部材31が埋め込まれたものである。なお、ガラス切断部50は、後述する調整用孔H2が形成される部位に対応する。
以上のような第1、第2の回路基板10、20は、それぞれの第2のランド13bがランド接続部40により機械的・電気的に接続されることで、1枚の積層回路基板を構成している。
(積層回路基板の製造工程)
図4−図10を参照して、積層回路基板の製造工程を説明する。
図4−図7は、第1の実施形態にかかる積層回路基板の製造工程を説明する説明図である。
図4(a)に示すように、接着シート60を用意する。接着シート60は、シート状のプリプレグ61と、プリプレグ61の両面に貼り付けられた第1、第2のフィルム62a、62bと、を有する。続いて、矢印で示すように、接着シート60の第1のフィルム62aを剥離して、プリプレグ61を露出させる。
プリプレグ61は、積層回路基板の中間絶縁層30となるものである。プリプレグ61の材料は、特に限定されるものではないが、本実施形態では、絶縁層12と同等の材料、即ちシリカフィラーが添加されたFR4系の液状樹脂を、IPC番号♯1078のガラスクロス63に含浸させたものを用いている。なお、ガラスクロス63は、積層回路基板のガラスクロス32となるものである。
プリプレグ61の厚さは、特に限定されるものではないが、本実施形態では、約85μmとしている。ガラスクロス63の厚さは、特に限定されるものではないが、本実施形態では、約45μmとしている。
なお、接着シート60は、第1の回路基板10に形成された位置決めマーク(図示しない)を露出させるための孔部を有しても良い。位置決めマークを露出させるための孔部の形成方法は、特に限定されるものではないが、例えばドリル加工を用いても良い。
第1、第2のフィルム62a、62bは、プリプレグ61を保護する保護膜として機能すると共に、後述する印刷用ステンシル板としても機能する。第1、第2のフィルム62a、62bの材料は、特に限定されるものではないが、本実施形態では、例えばPET(Polyethylene Terephthalate)を用いる。フィルム62の厚さは、特に限定されるものではないが、本実施形態では約38μmとする。
次に、図4(b)に示すように、第1の回路基板10の第2の表面10Bに、第1のフィルム62aが剥離された接着シート60を、プリプレグ61が第2の表面10Bに接触するように載置する。
続いて、第1の回路基板10及び接着シート60を圧着チャンバ内に搬入して、該チャンバを減圧する。圧着チャンバ内が所定の真空度に到達したら、加熱及び加圧により、第1の回路基板10の第2の表面10Bに接着シート60を圧着する。
このとき、第2のランド13bと第2のランド13bとの隙間15にプリプレグ61の液状樹脂が流入する。これにより、第2の領域R2に於けるプリプレグ61の厚さは、隙間15に流入した液状樹脂の体積分だけ小さくなる。結果、第2の領域R2に於けるプリプレグ61の厚さは、第1の領域R1に於けるプリプレグ61の厚さよりも小さくなる。第2のランド13bの形状に応じて、プリプレグ61の表面が波打つこともある。貼付条件は、特に限定されるものではないが、例えば圧力を0.5MPa、温度を100℃、加圧時間を180秒とする。
次に、図5(a)に示すように、第2の領域R2に於ける接着シート60に、複数の接続用孔H1を形成する。接続用孔H1は、それぞれ第2のランド13bに到達していて、接続用孔H1からは、第2のランド部13bが露出している。接続用孔H1の形状は、特に限定されるものではないが、本実施形態では、平面視円形とする。接続用孔H1の直径は、第2のランド13bの直径よりも小さければ、特に限定されるものではない。
接続用孔H1の形成方法は、特に限定されるものではないが、本実施形態では、レーザ加工によるトレパニング法を用いる。レーザとしては、例えば炭酸ガスレーザを用いても良い。レーザ加工条件は、レーザ光のスポット径をφ200μm、レーザ出力を4mJとする。
なお、レーザ加工では、レーザ光の照射位置を決定するために、第1の回路基板10に形成された位置決めマーク(図示しない)を用いても良い。又、接続用孔H1にスミアが生じた場合、例えばプラズマに暴露することにより、スミアを除去しても良い。
次に、図5(b)に示すように、接続用孔H1に半田ペースト70を充填する。充填法としては、例えば印刷法を用いても良い。本実施形態では、接着シート60の第2のフィルム62bをステンシル板として、スキージSにより接続用孔H1に半田ペースト70を埋め込む。なお、半田ペースト70の供給量を増加する場合、さらにメタルマスクを用いても良い。印刷法に代えて、例えばディスペンス法を使用しても良い。
半田ペースト70は、図9(a)に示すように、複数の半田粒子71及び液状樹脂72を混練してペースト状としたものである。半田粒子71及び液状樹脂72は、体積比率が約1:1となるように調合されている。半田ペースト70の粘度は、特に限定されるものではないが、本実施形態では、液状樹脂72の最適化により、印刷法で要求される粘度、即ち約200Pa・Sとしている。
半田粒子71の材料は、特に限定されるものではないが、本実施形態では、錫、ビスマス、及び銅を含有する低融点金属を用いる。液状樹脂72の材料は、特に限定されるものではないが、プリプレグ61の液状樹脂と同等のものを用いれば良い。
次に、図6に示すように、第1の領域R1に於ける接着シート60に、複数の調整用孔H2を形成する。調整用孔H2は、第1の領域R1の全域にわたり、均一な密度で配置される。調整用孔H2は、ベタパターン14に到達していて、調整用孔H2からは、該ベタパターン14が露出している。又、調整用孔H2の内面には、図8(a)に示すように、接着シート60のガラスクロス63が露出している。調整用孔H2の形状は、特に限定されるものではないが、本実施形態では、平面視円形とする。調整用孔H2の個数及びサイズは、第1の回路基板10の第2のランド13bの面積、個数、及び密度により算出されるものであるが、本実施形態では、調整用孔H2の直径を、接着シート60の表面側で700μm、接着シート60の第1の回路基板10側で600μmとしている。
調整用孔H2の形成方法は、特に限定されるものではないが、本実施形態では、レーザ加工によるトレパニング法を用いる。レーザとしては、例えば炭酸ガスレーザを用いても良い。レーザ加工条件は、レーザ光のスポット径をφ200μm、レーザ出力を4mJとする。
なお、レーザ加工では、レーザ光の照射位置を決定するために、第1の回路基板10に形成された位置決めマーク(図示しない)を用いても良い。又、調整用孔H2にスミアが生じた場合、例えばプラズマに暴露することにより、スミアを除去しても良い。
次に、図7に示すように、接着シート60の第2のフィルム62bを剥離して、プリプレグ61を露出させる。第2のフィルム62bを剥離すると、印刷法により接続用孔H1に埋め込まれた半田ペースト70は、プリプレグ61の表面から第2のフィルム62の厚分だけ突出する。
続いて、接着シート60のプリプレグ61に、第1の回路基板10と同等の構成の第2の回路基板20を、第2の表面10Bがプリプレグ61に接触するように載置する。続いて、第1、第2の回路基板10、20及びプリプレグ61を圧着チャンバに搬入して、該チャンバを減圧する。圧着チャンバ内が所定の真空度に到達したら、加熱及び加圧により、プリプレグ61に第2の回路基板20を圧着する。こうして、第1、第2の回路基板10、20が接合される。
このとき、第1の領域R1に於けるプリプレグ61は、第1、第2の回路基板10、20により加圧され、プリプレグ61の液状樹脂が調整用孔H2に流入する。これにより、調整用孔H2は、図8(b)に示すように、プリプレグ61から流入する液状樹脂で満たされると共に、第1の領域R1に於けるプリプレグ61の厚さが調整用孔H2の体積分だけ減少する。調整用孔H2の寸法及び密度は、第1の領域R1の単位面積あたりの調整用孔H2の体積が、第2の領域R2の単位面積あたりの隙間15の体積と同等となるように決定されている。このため、第1の領域R1に於けるプリプレグ61の厚さは、第2の領域R2に於けるプリプレグ61の厚さと同等となる。これにより、第2の領域R2に於けるプリプレグ61は、第1の領域R1に於けるプリプレグ61と同等の圧力で加圧される。
第2の領域R2に於けるプリプレグ61が加圧されると、半田ペースト70の液状樹脂は、接続用孔H1の内面からプリプレグ61内に拡散する。ところが、半田ペースト70の半田粒子71は、プリプレグ61に添加されたシリカフィラーにより拡散を阻害され、接続用孔H1に残留する。
このため、図9(b)に示すように、接続用孔H1に於ける半田粒子71の密度(個/mm3)が高まり、半田粒子71の間隔が小さくなる。したがって、第1、第2の回路基板10、20の加熱及び加圧により、複数の半田粒子71を溶融させると、より多くの半田粒子71が凝集して、図9(c)に示すように、第1の回路基板10の第2のランド13bから第2の回路基板20の第2のランド13bまで途切れないランド接合部40が形成される。こうして、第1の回路基板10の第2のランド13bと、第2の回路基板20の第2のランド13bは、ランド接合部40により機械的・電気的に接続される。以上で、積層回路基板が完成する。
なお、第1、第2の回路基板10、20の圧着条件は、特に限定されるものではないが、本実施形態では、圧力を3〜5MPa、加熱温度を180℃〜200℃、加圧時間を2〜3時間とする。なお、加熱温度は、例えば3℃/分のペースで昇温させても良い。
(実施例)
以下、調整用孔を有する第1のプリプレグS1と、調整用孔を有していない第2のプリプレグS2と、を使用した場合の、第1、第2の回路基板の接合前後に於ける、ランド間隔の変化を比較する。本実施例では、第1の回路基板の表面に第1、第2のプリプレグS1、S2の何れかをラミネートした後、第1、第2のプリプレグS1、S2をはさんで、第1の回路基板に第2の回路基板を接合することとする。
なお、第1、第2のプリプレグS1、S2の平面寸法を510mm×610mmとし、第1の回路基板にラミネートした直後の第1、第2のプリプレグS1、S2の厚さを110μmとする。又、第1のプリプレグS1に形成される調整用孔の直径をφ600μm〜φ700μmとし、調整用孔の個数を10万個とする。第1、第2の回路基板の接合時の圧力を3MPaとする。
以上の条件で実験したところ、第1のプリプレグS1を使用した場合のランド間隔は約60μmとなり、第2のプリプレグS2を使用した場合のランド厚さは約70μmとなった。このように、プリプレグに複数の調整用孔を形成することで、ランド間隔を小さくできることが実証された。
(本実施形態による作用効果)
本実施形態によれば、ベタパターン14が配置された第1の領域R1に於けるプリプレグ61に、複数の調整用孔H2を形成している。このため、第1の領域R1に於けるプリプレグ61が加圧されると、該プリプレグ61の液状樹脂が調整用孔H2に流入して、プリプレグ61の厚さが充分に減少する。
結果として、第1の領域R1に於けるプリプレグ61の厚さを、第2の領域R2に於けるプリプレグ61の厚さと同等にすることができる。これにより、第2の領域R2に於けるプリプレグ61が充分に加圧され、接続用孔H1に充填された半田ペースト70を圧縮することができる。
このため、接続用孔H1に充填された半田ペースト70の液状樹脂がプリプレグ61に拡散して、接続用孔H1に於ける半田粒子71の密度(個/mm3)が高まるので、半田粒子71を溶融させたときに、1つの金属塊(ランド接続部40)になりやすい。即ち、半田粒子71の粒子間隔が大きいことに起因する凝集不良が防止される。以上より、第1の回路基板10の第2のランド13bと、第2の回路基板20の第2のランド13bとの接続信頼性を高めることができる。さらに、ランド接続部40の断面が拡大するので、ランド接続部40に流せる許容電流を増大することができる。
さらに、ベタパターン14が加工停止膜となるため、調整用孔H2の形成方法として、レーザ加工を用いても、第1の回路基板10を損傷することもない。
また、本実施形態によれば、第1の回路基板10に接着シート60を貼り付けた後に、接着シート60に接続用孔H1及び調整用孔H2を形成している。このため、第1の回路基板10に接着シート60を貼り付けるときに、接着シート60の形状が変化しても、接続用孔H1及び調整用孔H2の位置がずれることがない。
なお、本実施形態では、第1の回路基板10に貼り付けられた接着シート60に複数の接続用孔H1及び調整用孔H2を形成している。しかし、接着シート60をベーク板に挟み込んで、接着シート60にベーク板ごと接続用孔H1及び調整用孔H2を形成した後、第1の回路基板10に貼り付けても良い。接続用孔H1及び調整用孔H2の加工法として、ドリル加工を採用する場合、複数の接着シート60を重ね合わせて、同時に複数の接着シート60に接続用孔H1及び調整用孔H2を形成しても良い。
10:第1の回路基板
10A:第1の表面
10B:第2の表面
11:配線層
12:絶縁層
13:鍍金スルーホール
13a:第1のランド
13b:第2のランド
13c:ビア
14:ベタパターン
15:隙間
20:第2の回路基板
30:中間絶縁層
31:液状樹脂
32:ガラスクロス
40:ランド接続部
60:接着シート
61:プリプレグ
62a:第1のフィルム
62b:第2のフィルム
70:半田ペースト
71:半田粒子
72:液状樹脂
H1:接続用孔
H2:調整用孔
R1:第1の領域
R2:第2の領域

Claims (7)

  1. 鍍金スルーホール及びベタパターンが形成された第1の回路基板の表面に、前記鍍金スルーホールに到達する第1の孔及び前記ベタパターンに到達する第2の孔を有するプリプレグを形成する工程と、
    前記第1の孔内に導電性ペーストを充填する工程と、
    前記プリプレグを介して前記第1の回路基板に第2の回路基板を加圧する工程と、
    を有することを特徴とする積層回路基板の製造方法。
  2. 請求項1に記載の積層回路基板の製造方法に於いて、
    前記プリプレグを形成する工程は、
    前記第1の回路基板の表面に前記プリプレグを貼り付ける工程と、
    前記プリプレグを貼り付けた後、前記第1の孔を形成する工程と、
    前記第1の孔内に前記導電性ペーストを充填した後、前記プリプレグに前記第2の孔を形成する工程と、
    を有することを特徴とする積層回路基板の製造方法。
  3. 請求項1に記載の積層回路基板の製造方法に於いて、
    前記プリプレグを配置する工程は、
    前記第1の回路基板の表面に前記プリプレグを貼り付ける工程と、
    前記プリプレグを貼り付けた後、前記プリプレグに前記第1の孔及び前記第2の孔を形成する工程と、
    を有することを特徴とする積層回路基板の製造方法。
  4. 請求項1に記載の積層回路基板の製造方法に於いて、
    前記プリプレグは、前記第2の孔の内面に到達する絶縁性繊維を有することを特徴とする積層回路基板の製造方法。
  5. 請求項2又は3に記載の積層回路基板の製造方法に於いて、
    前記プリプレグは、樹脂部材と、前記樹脂部材に埋め込まれた絶縁性繊維と、を備え、
    前記第2の孔を形成する工程は、前記絶縁性繊維を切断することを特徴とする積層回路基板の製造方法。
  6. 請求項1乃至5の何れかに記載の積層回路基板の製造方法に於いて、
    前記鍍金スルーホールは、前記第1の回路基板の表面に形成される、前記ベタパターンよりも小さい露出パターン部を備えることを特徴とする積層回路基板の製造方法。
  7. 鍍金スルーホール及びベタパターンが形成された第1の回路基板と、
    前記第1の回路基板上に配置され、前記鍍金スルーホールに到達する孔を有する絶縁層と、
    前記絶縁層上に配置される第2の回路基板と、
    前記孔内に配置され、前記第1の回路基板及び前記第2の回路基板を電気的に接続する導電部材と、を備え、
    前記絶縁層は、樹脂部材と、前記樹脂部材に埋め込まれ、前記ベタパターンの上方に孔を有する絶縁性繊維と、を有することを特徴とする積層回路基板。
JP2011141232A 2011-06-24 2011-06-24 積層回路基板の製造方法及び積層回路基板 Withdrawn JP2013008880A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011141232A JP2013008880A (ja) 2011-06-24 2011-06-24 積層回路基板の製造方法及び積層回路基板
US13/453,211 US20120325533A1 (en) 2011-06-24 2012-04-23 Method of manufacturing multilayer circuit board and multilayer circuit board
TW101114514A TW201301967A (zh) 2011-06-24 2012-04-24 製造多層電路板的方法及多層電路板
CN201210143582XA CN102843876A (zh) 2011-06-24 2012-05-09 制造多层电路板的方法和多层电路板
KR1020120049609A KR20130007415A (ko) 2011-06-24 2012-05-10 적층 회로 기판의 제조 방법 및 적층 회로 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011141232A JP2013008880A (ja) 2011-06-24 2011-06-24 積層回路基板の製造方法及び積層回路基板

Publications (2)

Publication Number Publication Date
JP2013008880A true JP2013008880A (ja) 2013-01-10
JP2013008880A5 JP2013008880A5 (ja) 2014-04-10

Family

ID=47360763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011141232A Withdrawn JP2013008880A (ja) 2011-06-24 2011-06-24 積層回路基板の製造方法及び積層回路基板

Country Status (5)

Country Link
US (1) US20120325533A1 (ja)
JP (1) JP2013008880A (ja)
KR (1) KR20130007415A (ja)
CN (1) CN102843876A (ja)
TW (1) TW201301967A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538314A (zh) * 2014-12-29 2015-04-22 华进半导体封装先导技术研发中心有限公司 三层封装基板及封装芯片的制作方法及三层封装基板
KR101858186B1 (ko) * 2016-12-26 2018-05-15 주식회사 카펙발레오 차량용 토크 컨버터

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6088724B2 (ja) * 2010-08-31 2017-03-01 ユニ・チャーム株式会社 吸収体の製造装置、及び通気性部材の製造方法
US9288917B2 (en) * 2013-11-07 2016-03-15 Unimicron Technology Corp. Manufacturing method for multi-layer circuit board
JP6383252B2 (ja) * 2014-10-30 2018-08-29 ルネサスエレクトロニクス株式会社 電子装置およびその製造方法
CN104768326B (zh) * 2015-03-31 2017-11-24 华为技术有限公司 印刷电路板及印刷电路板制造方法
TWI608779B (zh) * 2016-04-20 2017-12-11 中華精測科技股份有限公司 高密度互連多層電路板及其製造方法
US10002839B2 (en) * 2016-08-29 2018-06-19 Via Alliance Semiconductor Co., Ltd. Electronic structure, and electronic structure array
CN107257603B (zh) 2017-06-20 2019-11-08 广州兴森快捷电路科技有限公司 孔连接层的制作方法、线路板的制作方法及线路板
CN107155266B (zh) * 2017-06-20 2020-10-23 广州兴森快捷电路科技有限公司 Z向互连线路板及其制作方法
CN107864555B (zh) * 2017-12-09 2024-02-09 中国电子科技集团公司第四十三研究所 一种柔性电路板
CN110165442B (zh) * 2018-02-12 2020-11-03 泰达电子股份有限公司 金属块焊接柱组合及其应用的电源模块
TWI706705B (zh) * 2019-06-21 2020-10-01 唐虞企業股份有限公司 電路板及其製造方法
US11950378B2 (en) * 2021-08-13 2024-04-02 Harbor Electronics, Inc. Via bond attachment

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4043115B2 (ja) * 1998-09-24 2008-02-06 イビデン株式会社 多数個取り多層プリント配線板
WO2001031984A1 (fr) * 1999-10-26 2001-05-03 Ibiden Co., Ltd. Panneau de cablage realise en carte imprimee multicouche et procede de production
JP4742485B2 (ja) * 2003-03-24 2011-08-10 富士通株式会社 多層プリント配線板及びその製造方法
JP4536430B2 (ja) * 2004-06-10 2010-09-01 イビデン株式会社 フレックスリジッド配線板
WO2006040942A1 (ja) * 2004-10-08 2006-04-20 Matsushita Electric Industrial Co., Ltd. 多層回路基板の製造方法
JP4797742B2 (ja) * 2006-03-28 2011-10-19 パナソニック株式会社 多層配線基板とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538314A (zh) * 2014-12-29 2015-04-22 华进半导体封装先导技术研发中心有限公司 三层封装基板及封装芯片的制作方法及三层封装基板
KR101858186B1 (ko) * 2016-12-26 2018-05-15 주식회사 카펙발레오 차량용 토크 컨버터

Also Published As

Publication number Publication date
US20120325533A1 (en) 2012-12-27
TW201301967A (zh) 2013-01-01
KR20130007415A (ko) 2013-01-18
CN102843876A (zh) 2012-12-26

Similar Documents

Publication Publication Date Title
JP2013008880A (ja) 積層回路基板の製造方法及び積層回路基板
JP5743038B2 (ja) 樹脂多層基板およびその製造方法
KR20020053002A (ko) 인쇄배선기판 및 그의 제조방법
JP2007324550A (ja) 多層基板
US20090294160A1 (en) Method of making printed wiring board and electrically-conductive binder
JP2014232760A (ja) 層間接続基板およびその製造方法
JP2010232249A (ja) 多層プリント配線板とその製造方法
JP2020182007A (ja) 多層配線板の製造方法
JP2014146650A (ja) 配線基板およびその製造方法
KR20190015228A (ko) 다층 배선판의 제조 방법
TW201401941A (zh) 多層電路板及其製作方法
JP5581828B2 (ja) 積層回路基板および基板製造方法
JP2012089568A (ja) 有機多層基板及びその製造方法
US20120132464A1 (en) Method for manufacturing printed wiring board, printed wiring board, and electronic device
JP2010028028A (ja) 多層プリント配線板とその製造方法
JP2008016651A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法。
WO2022259760A1 (ja) 積層基板及び積層基板の製造方法
JP4968616B2 (ja) 多層プリント配線板の製造方法
JP2007115952A (ja) インターポーザ基板及びその製造方法
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
TW202339570A (zh) 多層基板、多層基板的製造方法及電子機器
JP4003556B2 (ja) プリント基板の製造方法
JP2014130919A (ja) 多層プリント配線基板及びその製造方法
JP2007115951A (ja) インターポーザ基板及びその製造方法
JP2012209588A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140220

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20140808