WO2006040942A1 - 多層回路基板の製造方法 - Google Patents

多層回路基板の製造方法 Download PDF

Info

Publication number
WO2006040942A1
WO2006040942A1 PCT/JP2005/018109 JP2005018109W WO2006040942A1 WO 2006040942 A1 WO2006040942 A1 WO 2006040942A1 JP 2005018109 W JP2005018109 W JP 2005018109W WO 2006040942 A1 WO2006040942 A1 WO 2006040942A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
thermal expansion
expansion coefficient
multilayer circuit
laminate
Prior art date
Application number
PCT/JP2005/018109
Other languages
English (en)
French (fr)
Inventor
Toshiaki Takenaka
Yoshihiro Kawakita
Tadashi Tojyo
Yuichiro Sugita
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to US10/595,157 priority Critical patent/US8007629B2/en
Priority to EP05788243A priority patent/EP1753279B1/en
Priority to JP2006522821A priority patent/JP4297163B2/ja
Publication of WO2006040942A1 publication Critical patent/WO2006040942A1/ja

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/068Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases

Definitions

  • the present invention relates to a method for manufacturing a multilayer circuit board in which a plurality of layers of circuit patterns are connected to inner via holes with a conductive paste.
  • Japanese Patent Publication No. Hei 6-268345 proposes a method for manufacturing a high-density circuit board having a novel configuration in which inner via holes are connected by a conductive paste.
  • FIGS. 5A to 5F are diagrams for explaining a conventional method for manufacturing a double-sided circuit board, and each step up to the completion of the double-sided circuit board is shown in cross-sectional views.
  • the pre-predder sheet 21 is 250 mm square and about 150 ⁇ m thick.
  • a base material made of a composite material in which a non-woven aromatic polyamide fiber is impregnated with a thermosetting epoxy resin is used.
  • polyethylene terephthalate is used for the release film 22 having a thickness of about 10 m and having a Si-type release agent coated on one side.
  • the through-holes 23 provided in the pre-prepared sheet 21 are filled with a conductive paste 24 electrically connected to a metal foil 25a, 25b of 12 ⁇ m thick Cu or the like to be attached to both surfaces of the pre-predder sheet 21. Yes.
  • a through hole 23 is formed at a predetermined location of the sheet 21 using a laser processing method or the like.
  • the through-hole 23 is filled with a conductive paste 24.
  • the method of filling the conductive base 24 is to place a pre-prepared sheet 21 having a through-hole 23 on a table of a printing machine (not shown), and directly print the conductive paste 24 with the upper force of the release film 22.
  • the release film 22 on the upper surface plays a role of a printing mask and a role of preventing contamination of the surface of the pre-preda sheet 21.
  • the release film 22 is peeled from both surfaces of the pre-preder sheet 21.
  • a metal foil 25b such as copper, a pre-predder sheet 21, a metal foil 25a, and a laminate plate 26a are positioned and stacked in this order on the laminate plate 26b, and in this state by a heat press Heat and pressurize.
  • 25b is electrically connected by a conductive paste 24 filled in a through hole 23 provided at a predetermined position.
  • a circuit pattern is formed by selectively etching the metal foils 25a and 25b on both sides (not shown), and the double-sided circuit board shown in FIG. 5F is obtained.
  • 6A to 6D show sectional views of a conventional method for manufacturing a multilayer circuit board, using a four-layer board as an example.
  • the double-sided circuit board 30 having the circuit patterns 31a and 31b manufactured according to FIGS. 5A to 5F as the core circuit board and the through holes manufactured in FIGS. 5A to 5D
  • Prepredder sheets 21a and 21b filled with the conductive paste 24 are prepared.
  • a material having a linear expansion coefficient equivalent to the linear expansion coefficient of the metal foils 25a and 25b (for example, 18 X 10 _6 Z ° C in the case of copper) is used.
  • a four-layer substrate is obtained by selectively etching the metal foils 25a and 25b on both sides to form circuit patterns 32a and 32b.
  • the core circuit board is replaced with the double-sided circuit board 30, and the core circuit board having 4 or more layers is used.
  • a multilayer circuit board can be obtained.
  • One aspect of the present invention is a method of manufacturing a multilayer circuit board by laminating a core circuit board having a circuit pattern and a pre-preder sheet having a through hole filled with a conductive paste. And a step of forming a laminate formed by laminating a core circuit board and a pre-preder sheet between a pair of plates and heating and pressurizing them, and using the thermal expansion coefficient of the plate for the core. This is a method of manufacturing a multilayer circuit board having the same thermal expansion coefficient as that of the circuit board.
  • the epoxy resin component in the pre-prepared sheet melts in particular, making the extension of the laminated plate and the core circuit board the same in the region where the grip force is small, making it conductive. If the high-quality multilayer circuit board with stable connection resistance can be realized without causing the adhesive paste to collapse, it has the effect.
  • Another aspect of the present invention includes a step of preparing a core circuit board having a circuit pattern, a step of measuring a thermal expansion coefficient of the core circuit board, and a measured thermal expansion of the core circuit board. And a step of selecting a plate having a thermal expansion coefficient equivalent to the tension coefficient.
  • FIG. 1A is a cross-sectional view showing a method for manufacturing a multilayer circuit board in an embodiment of the present invention.
  • FIG. IB is a cross-sectional view showing a method for manufacturing a multilayer circuit board in an embodiment of the present invention.
  • FIG. 1C is a cross-sectional view showing the method for manufacturing the multilayer circuit board in accordance with the exemplary embodiment of the present invention.
  • FIG. 1D is a cross-sectional view showing the method for manufacturing the multilayer circuit board in accordance with the exemplary embodiment of the present invention.
  • FIG. 2A is a cross-sectional view showing a method for manufacturing a multilayer circuit board in an embodiment of the present invention.
  • FIG. 2B is a cross-sectional view showing the method for manufacturing the multilayer circuit board in the embodiment of the present invention.
  • FIG. 2C is a cross-sectional view showing the method of manufacturing the multilayer circuit board in the embodiment of the present invention.
  • FIG. 2D is a cross-sectional view showing the method for manufacturing the multilayer circuit board in accordance with the exemplary embodiment of the present invention.
  • FIG. 2E is a cross-sectional view showing the method for manufacturing the multilayer circuit board in the embodiment of the present invention.
  • FIG. 2F is a cross-sectional view showing the method for manufacturing the multilayer circuit board in the embodiment of the present invention.
  • FIG. 3 is a schematic cross-sectional view of a pre-predder sheet in an embodiment of the present invention.
  • FIG. 4 is a cross-sectional view showing the conductive paste in the embodiment of the present invention.
  • FIG. 5A is a cross-sectional view showing a conventional method of manufacturing a multilayer circuit board.
  • FIG. 5B is a cross-sectional view showing a conventional method of manufacturing a multilayer circuit board.
  • FIG. 5C is a cross-sectional view showing a conventional method of manufacturing a multilayer circuit board.
  • FIG. 5D is a cross-sectional view showing a conventional method of manufacturing a multilayer circuit board.
  • FIG. 5E is a cross-sectional view showing a conventional method of manufacturing a multilayer circuit board.
  • FIG. 5F is a cross-sectional view showing a conventional method of manufacturing a multilayer circuit board.
  • FIG. 6A is a cross-sectional view showing a conventional method of manufacturing a multilayer circuit board.
  • FIG. 6B is a cross-sectional view showing a conventional method of manufacturing a multilayer circuit board.
  • FIG. 6C is a cross-sectional view showing a conventional method of manufacturing a multilayer circuit board.
  • FIG. 6D is a cross-sectional view showing a conventional method of manufacturing a multilayer circuit board.
  • FIG. 7 is a schematic cross-sectional view of a pre-preder sheet in a method for manufacturing a multilayer circuit board as a comparative example.
  • FIG. 8 is a cross-sectional view showing a conductive paste in a method for manufacturing a multilayer circuit board as a comparative example.
  • the metal foil of the core circuit board (double-sided circuit board 30 in the conventional example) at the time of multilayering is used.
  • the amount of epoxy resin used to fill the recesses in 25a and 25b must be the same as in the case of a prepreader sheet with a thickness of 100 ⁇ m.
  • the schematic configuration of the pre-predder sheet 41 having a thickness of 60 ⁇ m is as shown in FIG. 7, in which a thermosetting epoxy resin layer 28 is formed on the front and back of the aromatic polyamide fiber 27 of the center. It will be in the state where it was done. Also, the epoxy resin layer 28 on the front and back surfaces has a resin amount necessary for bonding the circuit pattern of the core circuit board to the metal foil.
  • the inventor of the present application has found the following problems in the method of manufacturing a multilayer circuit board as a comparative example shown in FIG.
  • a relatively thick prepreg sheet used in a conventional method for producing a multilayer circuit board is a state in which an epoxy resin is impregnated in an aromatic polyamide fiber. Since the surface of the resin layer is thin, the degree of freedom of resin is small (ie, the flow resistance is large) even in the melting region of epoxy resin by heating with a hot press, and the double-sided circuit board 30 and metal foil 25a, 25b The expansion of the difference in thermal expansion coefficient that occurred during the period was absorbed.
  • the epoxy resin layer on the front and back of the pre-predated sheet 21 is formed on the outer side of the aromatic polyamide fiber. Therefore, the degree of freedom in the melting region of the epoxy resin by heating in the hot press increases (that is, the flow resistance decreases), and the thermal expansion that occurs between the metal foils 25a and 25b with the double-sided circuit board 30 It is considered that the expansion of the coefficient difference cannot be absorbed.
  • the conductive paste 24 falls to the outside and deforms when the core circuit board is used as a reference, and the connection resistance becomes unstable. Is heading. As shown schematically in Fig. 8, the “falling” of the conductive paste 24 is The electric paste 24 is deformed so as to be inclined with respect to the double-sided circuit board 30 from a right angle direction in the direction of arrow F. In particular, as the thickness of the core circuit board force layer board and the 6-layer board increases, the rigidity of the core circuit board increases and the difference in thermal expansion coefficient increases, so that the deformation of the via filled with the conductive base becomes zero. When the tendency to loosen or via collapse occurred, the tendency was confirmed.
  • the present inventor found the following facts. That is, while the linear expansion coefficient of the laminated plates 26a, 26b and the metal foils 25a, 25b is about 18 ⁇ 10_6 Z ° C, the linear expansion coefficient of the double-sided circuit board 30 that also has aromatic polyamide fiber force is Although it varies depending on the residual rate of the metal, it is 10 X 10 _6 to 12 X 10 _6 / ° C, so there is a difference in thermal expansion between the laminated plates 26a and 26b and the metal foils 25a and 25b and the double-sided circuit board 30. It was confirmed. In the present embodiment, the linear expansion coefficient is measured and compared as the thermal expansion coefficient, but it can also be compared using the body expansion coefficient.
  • the inventor selects and uses a plate having a thermal expansion coefficient equivalent to the thermal expansion coefficient of the core circuit board as the laminated plate used during the hot press, and thereby using the conductive paste.
  • a manufacturing method that can provide a high-quality multilayer circuit board that eliminates deformation and has stable connection resistance.
  • One aspect of the present invention is a method for producing a multilayer circuit board from a core circuit board having a circuit pattern and a pre-predder sheet in which through holes are filled with a conductive bed, and the heat of the laminated plate
  • the expansion coefficient is equal to the thermal expansion coefficient of the core circuit board.
  • One aspect of the present invention is a method for producing a multilayer circuit board, wherein the total thickness of the resin layers formed on the front and back of the substrate is 20 ⁇ m or more.
  • the total thickness of the resin layer is 20 m or more, it is possible to adopt a pre-preder sheet of 60 m or less, and a multilayer board can be realized.
  • One embodiment of the present invention is a method for producing a multilayer circuit board comprising a multilayer circuit board having four or more layers. Is the law. Even if it is a multilayer circuit board with a core circuit board strength layer or more, by making the thermal expansion coefficient of the laminated plate equal to the thermal expansion coefficient of the core circuit board, the deformation of the conductive base is eliminated, In addition to providing a high-quality multilayer circuit board with stable connection resistance, it is possible to realize a higher multilayer.
  • One embodiment of the present invention is a method for manufacturing a multilayer circuit board, wherein the thickness of the core circuit board is at least one times the thickness of the pre-preder sheet. As a result, a thin plate sheet can be used, and a thin board of a multilayer circuit board can be realized.
  • the thickness of the pre-predder is 150 m
  • the thickness of the double-sided core circuit board is 124 m
  • the thickness of the double-sided core circuit board is equal to the thickness of the pre-predder sheet. Less than 1 time.
  • the present invention can employ a pre-prepared sheet having a thickness of 70 m for a core circuit board having a thickness of 84 / z m on both sides. That is, a high-quality multilayer circuit board with stable connection resistance can be realized even when the thickness of the core circuit board is more than 1 times the thickness of the pre-preda sheet.
  • One aspect of the present invention is a method for manufacturing a multilayer circuit board in which metal foils are further stacked on the front and back of a laminated member.
  • a multilayer circuit board having a circuit pattern on the surface layer can be easily realized in multi-layers, and by making the thermal expansion coefficient of the laminated plate equal to the thermal expansion coefficient of the core circuit board, metal foils having different thermal expansion coefficients can be obtained. Even when laminated, the rigidity of the metal foil is small and it is possible to prevent wrinkling of the metal foil due to the difference in thermal expansion coefficient by following the laminated plate.
  • One aspect of the present invention is a method for manufacturing a multilayer circuit board, including alternately stacking a plurality of core circuit boards having a circuit pattern and a plurality of pre-predder sheets filled with a conductive bed in through holes. is there. It is possible to adopt a method in which a plurality of pre-prepared sheets and core circuit boards are stacked and stacked at the same time, realizing a high multi-layer structure and a high-quality multi-layer circuit board with stable connection resistance.
  • a cushioning material is disposed on the outside of the laminate, and they are disposed on the transport plate, so that the thermal expansion coefficient of the transport plate is equal to the thermal expansion coefficient of the multilayer plate. It is a manufacturing method of a circuit board. As a result, high-quality multilayer circuits with stable connection resistance and small dimensional changes due to thermal expansion of the laminated plate even when the laminate is configured in multiple stages. A substrate can be realized and productivity can be improved.
  • One aspect of the present invention includes that cushion materials are disposed on the outside of the laminate, and that the cushion materials are disposed on the transport plate, and the cushion material includes the thermal expansion of the laminate plate and the transport plate.
  • a method for producing a multilayer circuit board characterized in that the multilayer circuit board is made of a material capable of absorbing the difference in thermal expansion.
  • the material that can absorb the difference in thermal expansion is a material that can relieve the stress generated based on the difference in thermal expansion between the laminated plate and the transport plate.
  • a material having a low elastic modulus can be used.
  • One aspect of the present invention is a method for producing a multilayer circuit board, wherein the pre-predator sheet is a B-stage shape in which a base material of a woven fabric is impregnated with a thermosetting resin.
  • the pre-predator sheet is a B-stage shape in which a base material of a woven fabric is impregnated with a thermosetting resin.
  • One aspect of the present invention is to prepare a core circuit board having a predetermined circuit pattern, measure the thermal expansion coefficient of the core circuit board, and calculate the calculated thermal expansion coefficient of the core circuit board. And a step of preparing a laminated plate having an equivalent thermal expansion coefficient. This makes it easy to select a laminated plate that has a thermal expansion coefficient that approximates the thermal expansion coefficient of the core circuit board, which has different copper ratios (area ratio of copper foil remaining on the surface layer of the board) due to differences in circuit patterns. Therefore, it is possible to prepare a high-quality multilayer circuit board with stable connection resistance.
  • the step of measuring the thermal expansion coefficient of the core circuit board is performed by using a thermomechanical measurement apparatus (TMA) in the circuit pattern of the core circuit board in a room temperature to press temperature range.
  • TMA thermomechanical measurement apparatus
  • the thermal expansion coefficient of the laminated plate is the same as the thermal expansion coefficient of the core circuit board.
  • the thermal expansion coefficient of the laminated plate is a plus based on the thermal expansion coefficient of the core circuit board. 'It means that it is within the range of minus about 20%.
  • the method for manufacturing a multilayer circuit board according to the present invention is such that the thermal expansion coefficient of the laminated plate used during pressing is equivalent to the thermal expansion coefficient of the core circuit board.
  • the epoxy resin component in the pre-preder sheet melts, and the grip strength and the elongation of the laminated circuit board and core circuit board in the narrow region are the same, making the conductive paste A high-quality multilayer circuit board with stable connection resistance can be realized without deformation such as collapse.
  • a method for manufacturing a multilayer circuit board, here a four-layer board, in the embodiment of the present invention will be described below with reference to FIGS.
  • the components may be enlarged in the vertical direction in order to clarify the description of the components.
  • LD is a process cross-sectional view illustrating a method for manufacturing a four-layer substrate. Also, Figures 2A-2F are
  • FIG. 4 is a process cross-sectional view showing a method for manufacturing a core circuit board used for manufacturing a four-layer board of the present invention.
  • the pre-preder sheet 1 As the pre-preder sheet 1, a B-stage base material, which is a composite material in which a non-woven aromatic polyamide fiber was impregnated with a thermosetting epoxy resin, was used. The size of the pre-predder sheet is 250mm square and the thickness (tl) is about 70m. As shown in FIG. 3, the pre-predder sheet 1 has epoxy resin layers 8 each having a thickness of about 10 m on the front and back of the aromatic polyamide fiber 7. That is, the total thickness of the epoxy resin layer 8 is about 20 m on both sides. In addition, a conductive paste 4 is filled in a through hole provided at a predetermined position of the pre-preder sheet 1. [0053] As shown in FIGS. 2A and 2B, through-holes 3 are formed by using a laser processing method or the like at a predetermined position of the pre-predder sheet 1 having the release film 2 bonded on both sides.
  • the through-hole 3 is filled with the conductive paste 4.
  • a pre-preder sheet 1 having through holes 3 is placed on a table of a printing machine (not shown), and the conductive paste 4 is marked from above the release film 2. Printed. At this time, the release film 2 on the upper surface plays a role of a printing mask and a role of preventing contamination of the surface of the pre-preder sheet 1.
  • the double-sided force release film 2 of the pre-preder sheet 1 is peeled off.
  • the metal foil 5b such as copper
  • the pre-preda sheet 1 the metal foil 5a
  • the laminated plate 6a are positioned and stacked in this order on the laminated plate 6b. And heated and pressurized.
  • Fig. 2F shows a state where the pressure is released and the laminated plates 6a and 6b are removed.
  • a circuit pattern is formed by selectively etching the metal foils 5a and 5b on both sides (not shown), and a double-sided circuit board that can be used as a core circuit board is obtained.
  • a double-sided circuit board 10 (thickness of about 84 m) as a core circuit board having circuit patterns 11a and l ib manufactured according to FIGS. 2A to 2F, and FIGS.
  • a pre-preda sheet la, lb (thickness: about 7 O / zm) in which the through-hole 3 manufactured in step 1 is filled with the conductive paste 4 is prepared. That is, the thickness of the double-sided circuit board 10 is not less than 1 times the thickness of the pre-preder sheet la or 1b.
  • the laminated member 100 is produced by stacking the pre-preder sheets la and lb on both sides of the double-sided circuit board 10.
  • a metal foil 5b such as copper, pre-predacy on the laminated plate 6b.
  • Mb, double-sided circuit board 10, pre-prepared sheet la, metal foil 5a, and laminated plate 6a are positioned and stacked in this order to form laminate 110.
  • the laminate 110 may not include the metal foil 5a or 5b.
  • the coefficient of linear expansion of the double-sided circuit board 10 is 10 ⁇ 10 _6 to 12 ⁇ 10 _6 Z ° C. Therefore, stainless steel with a linear expansion coefficient of 10 X 10 _6 / ° C was selected and used as the laminated plates 6a and 6b.
  • the size of the laminated plates 6a and 6b is 300 X 300mm and the thickness is about 1 mm.
  • a linear expansion coefficient is used as the thermal expansion coefficient.
  • the body expansion coefficient can be used.
  • the laminate may be put into the hot press while being placed on the transport plate (not shown).
  • both the transport plate and the laminated plate are plates having a thermal expansion coefficient equivalent to the thermal expansion coefficient of the core circuit board.
  • only the thermal expansion coefficient of the laminated plate may be made equal to that of the core circuit board.
  • Step 1 Step of preparing a double-sided circuit board 10 having circuit patterns 11a and l ib.
  • Step 2 A step of measuring the thermal expansion coefficient of the double-sided circuit board 10 in the range from room temperature to pressing temperature (for example, 20 ° C force is also 200 ° C) using a thermomechanical measuring apparatus (TMA) or the like.
  • TMA thermomechanical measuring apparatus
  • the part where the metal foil 5a, 5b constituting the circuit pattern of the double-sided circuit board 10 exists fin forming part: remaining copper ratio 100%
  • the part where the metal foil 5a, 5b does not exist Part: residual copper ratio 0%
  • Step 3 Calculate the thermal expansion coefficient of the intermediate value between the metal foil 5a, 5b forming part and the non-foil forming part of the double-sided circuit board 10 to obtain the average thermal expansion coefficient of the double-sided circuit board 10, and The step of selecting laminated plates having the same coefficient of thermal expansion.
  • steps 1 to steps are used.
  • the laminated plate can be selected.
  • a laminated plate having a thermal expansion coefficient equivalent to the average value of the thermal expansion coefficients of the core circuit board to be used may be used.
  • the coefficient of thermal expansion of each core circuit board may be measured once for each material. Even if the product pattern is changed, the laminated plate selected in the above selection step can be used.
  • the thicker the circuit board for the core is, the thicker the four-layer board and the six-layer board, the stronger the rigidity, and the larger the difference in thermal expansion coefficient from the stacked plate. Therefore, it was confirmed that the present invention is particularly effective in such a case.
  • a pre-preda sheet having a thickness of about 70 ⁇ m which is a composite material in which a non-woven aromatic polyamide fiber is impregnated with a thermosetting epoxy resin, is used. It is also possible to use a pre-preder sheet with a thickness of 60 m or less, and it is possible to realize a thinner multilayer circuit board.
  • the present invention makes the thermal expansion coefficient of the laminated plate used at the time of pressing equal to the thermal expansion coefficient of the core circuit board.
  • the epoxy resin component melts and the elongation of the laminated circuit board and the core circuit board is the same in the area where the grip force is small, the conductive paste will not be deformed and the connection resistance will be stable and high.
  • a quality multilayer circuit board can be realized.
  • a non-woven aromatic polyamide fiber is impregnated with a thermosetting epoxy resin
  • a pre-predder sheet that is also a composite material and a core circuit board are used.
  • a woven pre-preder sheet and a core circuit board may be used.
  • a prepreg sheet made of a composite material in which an aromatic polyamide fiber is impregnated with a thermosetting epoxy resin and a prepreg sheet in which a non-woven fabric or a woven fabric mainly made of an inorganic material is impregnated with a thermosetting epoxy resin.
  • a glass epoxy sheet and a core circuit board may be combined.
  • the thermal expansion coefficient of the laminated plate can be determined by the thermal expansion coefficient of the core circuit board, even if it is a combination of an organic base film or a pre-predder sheet with a thermosetting epoxy resin layer on both sides of the base sheet. By making it equal to the expansion coefficient, the same effect as in the present embodiment can be obtained.
  • the woven fabric is more likely to form a resin layer on the surface layer of the pre-preda sheet as compared with the non-woven fabric, the effect of the present invention can be remarkably exhibited. In other words, it is possible to eliminate the deformation of the conductive paste, provide a high-quality multilayer circuit board with stable connection resistance, and achieve high multi-layering.
  • the core circuit board and the pre-predder sheet are made of the same material.
  • different materials are used. The same effect can be obtained.
  • the thermal expansion coefficient of the laminated plate is used for the core. The same effect can be obtained by making it equivalent to a circuit board.
  • the method for manufacturing a multilayer circuit board according to the present invention eliminates the collapse (that is, deformation) of the conductive base during hot pressing and can stabilize the connection quality. It can be used for general multilayer circuit boards with inner via hole connection with conductive paste.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

 回路パターンを有するコア用回路基板と貫通孔に導電性ペーストを充填したプリプレグシートを重ね、それを積層プレートで挟んだ積層物を構成し、その積層物を加熱加圧する多層回路基板の製造方法であって、積層プレートの熱膨張係数をコア用回路基板の熱膨張係数と同等にする多層回路基板の製造方法である。導電性ペーストの変形を解消し、接続抵抗が安定した高品質な多層回路基板を提供することが出来る。

Description

明 細 書
多層回路基板の製造方法
技術分野
[0001] 本発明は、複数層の回路パターンを導電性ペーストでインナービアホール接続し てなる多層回路基板の製造方法に関するものである。
背景技術
[0002] 近年、電子機器の小型化、高密度化に伴い、産業用にとどまらず民生用の分野に おいても多層回路基板が強く要望されるようになってきた。
[0003] 多層回路基板の高密度化のために、回路パターンの微細化が進み、かつ、より複 数層の回路パターンが形成される一方で、基板の薄板ィ匕が望まれている。
[0004] このような多層回路基板では、複数層の回路パターンの間をインナービアホール接 続する接続方法および信頼度の高 、構造の新規開発が不可欠なものになって 、る 。例えば、 日本特許公開公報平 6— 268345号には、導電性ペーストによりインナー ビアホール接続した新規な構成の高密度の回路基板製造方法が提案されている。
[0005] 以下、従来の多層回路基板の製造方法について、特に、 4層基板の製造方法につ いて説明する。
[0006] 最初に、 4層基板のベースとなる両面回路基板の製造方法を説明する。
[0007] 図 5A〜5Fは、従来の両面回路基板の製造方法を説明する図であり、両面回路基 板の完成までの各工程を断面図で示して 、る。
[0008] プリプレダシート 21は、 250mm角で厚さ約 150 μ mである。プリプレダシート 21に は、例えば、不織布の芳香族ポリアミド繊維に熱硬化性エポキシ榭脂を含浸させた 複合材からなる基材が用いられる。片面に Si系の離型剤を塗布した厚さ約 10 mの 離型フィルム 22には、例えば、ポリエチレンテレフタレートが用いられる。プリプレダシ ート 21に設けられる貫通孔 23には、プリプレダシート 21の両面に貼り付ける厚さ 12 μ mの Cuなどの金属箔 25a、 25bと電気的に接続する導電性ペースト 24が充填され ている。
[0009] まず、図 5Aおよび 5Bに示すように、両面に離型フィルム 22が接着されたプリプレ グシート 21の所定の箇所にレーザ加工法などを利用して貫通孔 23を形成する。
[0010] 次に図 5Cに示すように、貫通孔 23に導電性ペースト 24が充填される。導電性べ一 スト 24を充填する方法は、貫通孔 23を有するプリプレダシート 21を印刷機(図示せ ず)のテーブル上に置き、離型フィルム 22の上力も導電性ペースト 24を直接印刷す る。このとき、上面の離型フィルム 22は印刷マスクの役割と、プリプレダシート 21の表 面の汚染防止の役割を果たして 、る。
[0011] 次に、図 5Dに示すように、プリプレダシート 21の両面から離型フィルム 22を剥離す る。
[0012] そして、図 5Eに示すように、積層プレート 26b上に銅などの金属箔 25b、プリプレダ シート 21、金属箔 25a、積層プレート 26aの順に位置決めして重ね、この状態で熱プ レスにて加熱加圧する。これにより、図 5Fに示すように、プリプレダシート 21の厚みが 圧縮される(t2=約 100 m)とともにプリプレダシート 21と金属箔 25a, 25bと力接 着され、両面の金属箔 25a, 25bは所定位置に設けた貫通孔 23に充填された導電 性ペースト 24により電気的に接続される。
[0013] 次に、両面の金属箔 25a、 25bを選択的にエッチングすることで回路パターンが形 成され (図示せず)、図 5Fに示す両面回路基板が得られる。
[0014] 次に、従来の多層回路基板の製造方法を説明する。図 6A〜6Dには、 4層基板を 例として、従来の多層回路基板の製造方法を断面図で示している。
[0015] まず、図 6Aに示すように、コア用回路基板として図 5A〜5Fによって製造された回 路パターン 31a, 31bを有する両面回路基板 30と、図 5A〜5Dで製造された貫通孔 に導電性ペースト 24を充填したプリプレダシート 21a, 21bが準備される。
[0016] 次に、図 6Bに示すように、積層プレート 26b上に銅などの金属箔 25b、プリプレダ シート 21b、両面回路基板 30、プリプレダシート 21a、金属箔 25a、積層プレート 26a の順に位置決めして重ね、クッション材(図面省略)などを介して熱プレス熱板(図面 省略)の所定位置に配置して、加熱加圧する。加熱加圧により、図 6Cに示すように、 プリプレダシート 21a, 21bの厚みが圧縮(t2=約 100 m)され、両面回路基板 30 と金属箔 25a, 25bとが接着されるとともに、回路パターン 31a, 31bは導電性ペース ト 24により金属箔 25a, 25bとインナービアホール接続される。 [0017] 一般的には、プレス時に用いられる積層プレート 26a, 26bは、プレス時の金属箔 2
5a, 25bのしわの発生を防ぐため、金属箔 25a, 25bの線膨張係数 (たとえば銅の場 合は 18 X 10_6Z°C)と同等の線膨張係数を有する材料が用いられている。
[0018] そして図 6Dに示すように、両面の金属箔 25a, 25bを選択的にエッチングして回路 パターン 32a, 32bを形成することで 4層基板が得られる。
[0019] 6層以上の多層回路基板を製造するには、コア用回路基板を両面回路基板 30の 替わりに 4層以上のコア用回路基板を用いて図 6A〜6Dを繰り返すことで 6層以上の 多層回路基板を得ることが出来る。
[0020] 以上、プレス後の基材厚みが 100 μ mのプリプレダシート 21について説明した。
[0021] し力しながら、基板の薄型化への要求の高まりに応じて、薄型基板であって、かつ、 接続抵抗が安定した高品質な多層回路基板が強く求められるようになった。
発明の開示
[0022] 本発明の一態様は、回路パターンを有するコア用回路基板と、導電性ペーストが充 填された貫通孔を有するプリプレダシートを、積層して多層回路基板を製造する方法 であって、コア用回路基板とプリプレダシートを積層してなる積層部材を、一対のプレ ートで挟んでなる積層物を構成して加熱加圧する工程を有し、プレートの熱膨張係 数をコア用回路基板の熱膨張係数と同等にする多層回路基板の製造方法である。こ れにより、熱プレス時の加熱時、特にプリプレダシート中のエポキシ榭脂成分が溶融 し、グリップ力が小さい領域での積層プレートとコア用回路基板の伸び量を同一にす ることで導電性ペーストの倒れがなくなり、接続抵抗が安定した高品質の多層回路基 板が実現できると 、う効果を有する。
[0023] 本発明の他の態様は、回路パターンを有するコア用回路基板を準備する工程と、コ ァ用回路基板の熱膨張係数を測定する工程と、測定されたコア用回路基板の熱膨 張係数と同等の熱膨張係数を有するプレートを選択する工程とを備えた多層回路基 板の製造方法である。
図面の簡単な説明
[0024] [図 1A]図 1Aは本発明の実施の形態における多層回路基板の製造方法を示す断面 図である。 [図 IB]図 IBは本発明の実施の形態における多層回路基板の製造方法を示す断面 図である。
圆 1C]図 1Cは本発明の実施の形態における多層回路基板の製造方法を示す断面 図である。
圆 1D]図 1Dは本発明の実施の形態における多層回路基板の製造方法を示す断面 図である。
圆 2A]図 2Aは本発明の実施の形態における多層回路基板の製造方法を示す断面 図である。
圆 2B]図 2Bは本発明の実施の形態における多層回路基板の製造方法を示す断面 図である。
圆 2C]図 2Cは本発明の実施の形態における多層回路基板の製造方法を示す断面 図である。
圆 2D]図 2Dは本発明の実施の形態における多層回路基板の製造方法を示す断面 図である。
圆 2E]図 2Eは本発明の実施の形態における多層回路基板の製造方法を示す断面 図である。
圆 2F]図 2Fは本発明の実施の形態における多層回路基板の製造方法を示す断面 図である。
[図 3]図 3は本発明の実施の形態におけるプリプレダシートの概略断面図である。 圆 4]図 4は本発明の実施の形態における導電性ペーストを示す断面図である。 圆 5A]図 5Aは従来の多層回路基板の製造方法を示す断面図である。
圆 5B]図 5Bは従来の多層回路基板の製造方法を示す断面図である。
圆 5C]図 5Cは従来の多層回路基板の製造方法を示す断面図である。
圆 5D]図 5Dは従来の多層回路基板の製造方法を示す断面図である。
圆 5E]図 5Eは従来の多層回路基板の製造方法を示す断面図である。
圆 5F]図 5Fは従来の多層回路基板の製造方法を示す断面図である。
圆 6A]図 6Aは従来の多層回路基板の製造方法を示す断面図である。
圆 6B]図 6Bは従来の多層回路基板の製造方法を示す断面図である。 圆 6C]図 6Cは従来の多層回路基板の製造方法を示す断面図である。
圆 6D]図 6Dは従来の多層回路基板の製造方法を示す断面図である。
圆 7]図 7は比較例となる多層回路基板の製造方法におけるプリプレダシートの概略 断面図である。
圆 8]図 8は比較例となる多層回路基板の製造方法における導電性ペーストを示す 断面図である。
符号の説明
la, lb プリプレダシート
2 離型フィルム
3 貫通孔
4 導電性ペースト
5a, 5b 金属箔
6a, 6b 積層プレート
7 ポリアミド繊維
8 エポキシ榭脂
10 両面回路基板
11a, l ib, 12a, 12b 回路ノ《ターン
21 , 21a, 21b プリプレダシート
22 離型フィルム
23 貫通孔
24 導電性ペースト
25a, 25b 金属箔
26a, 26b 積層プレート
27 芳香族ポリアミド繊維
28 エポキシ榭脂層
30 両面回路基板
31a, 31b 回路パターン
32a, 32b 回路パターン 100 積層部材
110 積層物
発明を実施するための最良の形態
[0026] 昨今は、薄板化が進み、プレス後 60 μ m以下となるプリプレダシートが要望されて いる。
[0027] たとえ、プリプレダシートを薄板ィ匕し、 60 μ m以下の厚みのものを用いる場合であつ ても、多層化時のコア用回路基板 (従来例では両面回路基板 30)の金属箔 25a, 25 bの凹部を埋め込むためのエポキシ榭脂量は、厚みが 100 μ mのプリプレダシートの 場合と同量が必要となる。
[0028] このため、厚みが 60 μ mのプリプレダシート 41の概略構成は、図 7に示すように、セ ンターの芳香族ポリアミド繊維 27の表裏に熱硬化性のエポキシ榭脂層 28が形成さ れた状態となる。また、表裏のエポキシ榭脂層 28は、コア用回路基板の回路パター ンゃ金属箔との接着を図るために必要な榭脂量を備えたものである。
[0029] 本願発明者は、図 7に示す比較例となる多層回路基板の製造方法において、以下 のような課題を見出した。
[0030] 従来の多層回路基板の製造方法にお!、て用いて!/、た比較的厚手のプリプレダシ ートは、芳香族ポリアミド繊維内にエポキシ榭脂が含浸された状態であり、プリプレダ シート表層の榭脂層が薄いことから、熱プレスでの加熱によるエポキシ榭脂の溶融領 域でも榭脂の自由度が小さく(すなわち、流動抵抗が大)、両面回路基板 30と金属 箔 25a, 25bの間に生じる熱膨張係数差の伸びを吸収していた。
[0031] しかし、薄板用のプリプレダシートを使用した場合、図 8に示すように、プリプレダシ ート 21表裏のエポキシ榭脂層が芳香族ポリアミド繊維の外側に形成される。そのため 、熱プレスでの加熱によるエポキシ榭脂の溶融領域での自由度が大きくなり(すなわ ち、流動抵抗が小さくなり)、両面回路基板 30との金属箔 25a, 25bの間に生じる熱 膨張係数差の伸びを吸収できなくなるものと考えられる。
[0032] 本願発明者は、薄板用のプリプレダシートを使用した場合、導電性ペースト 24が、 コア用回路基板を基準とした場合、外側に倒れて変形し、接続抵抗が不安定になる ことを見出している。図 8に模式的に示すように、導電性ペースト 24の「倒れ」とは、導 電性ペースト 24が、両面回路基板 30に対して、直角方向から、矢印 F方向に傾斜す るように変形することを言う。特にコア用回路基板力 層基板、 6層基板と厚くなるほど 、コア用回路基板の剛性が強くなり熱膨張係数の差が大きくなることで、導電性べ一 ストを充填したビアの変形 0、わゆる、ビア倒れ)が発生しやすくなると 、う傾向を把握 した。
[0033] さらに、実験を繰り返すことにより、本願発明者は以下の事実を見出した。すなわち 、積層プレート 26a, 26bと金属箔 25a, 25bの線膨張係数が約 18 X 10_6Z°Cであ るのに対し芳香族ポリアミド繊維力もなる両面回路基板 30の線膨張係数は、金属箔 の残存率によって異なるものの、 10 X 10_6〜12 X 10_6/°Cであることから、積層プ レート 26a, 26bおよび金属箔 25a, 25bと両面回路基板 30間に熱膨張差が生じるこ とを確認した。なお、本実施の形態では、熱膨張係数として線膨張係数を測定して比 較したが、体膨張係数を用いて比較することも出来る。
[0034] 発明者は、上記の知見を基にして、熱プレス時に使用する積層プレートとして、コア 用回路基板の熱膨張係数同等の熱膨張係数のプレートを選択して用いることで導電 性ペーストの変形を解消し、接続抵抗が安定した高品質な多層回路基板を提供する ことが出来る製造方法を発明した。
[0035] 本発明の一態様は、回路パターンを有するコア用回路基板と貫通孔に導電性べ一 ストを充填したプリプレダシートから多層回路基板を製造する方法あって、積層プレ ートの熱膨張係数をコア用回路基板の熱膨張係数と同等にすることを特徴とする。こ れにより、熱プレス時の加熱時、特にプリプレダシート中のエポキシ榭脂成分が溶融 し、グリップ力(コア用回路基板の伸びなどを抑え込む力)が小さい領域での積層プ レートとコア用回路基板の伸び量を同一にすることで導電性ペーストの倒れ (変形) 力 くなり、接続抵抗が安定した高品質の多層回路基板が実現できる。
[0036] 本発明の一態様は、基材の表裏に形成された榭脂層の厚みの総和が 20 μ m以上 である多層回路基板の製造方法である。榭脂層の厚みの総和が 20 m以上の場合 は、 60 m以下のプリプレダシートを採用することが可能となり、多層回路基板の薄 板ィ匕を実現できる。
[0037] 本発明の一態様は、 4層以上の多層の回路基板からなる多層回路基板の製造方 法である。コア用回路基板力 層以上の多層の回路基板であっても、積層プレートの 熱膨張係数をコア用回路基板の熱膨張係数を同等とすることによって、導電性べ一 ストの変形を解消し、接続抵抗が安定した高品質な多層回路基板を提供するとともに 、高多層化を実現できる。
[0038] 本発明の一態様は、コア用回路基板の厚みは、プリプレダシートの厚みの 1倍以上 とする多層回路基板の製造方法である。これにより、薄手のプレートシートを採用する ことが可能となり、多層回路基板の薄板ィ匕を実現できる。
[0039] 具体的には、従来の製造方法においては、プリプレダの厚み 150 m、両面のコア 用回路基板の厚みは 124 mであり、両面のコア用回路基板の厚みは、プリプレダ シートの厚みの 1倍以下である。これに対し本発明は、後述するように、厚み 84 /z m の両面のコア用回路基板に対し、厚み 70 mのプリプレダシートを採用することが可 能である。すなわち、コア用回路基板の厚み力 プリプレダシートの厚みの 1倍以上 の場合においても接続抵抗が安定した高品質の多層回路基板が実現できる。
[0040] 本発明の一態様は、積層部材の表裏にさらに金属箔を重ねてなる多層回路基板 の製造方法である。表層に回路パターンを有する多層回路基板の多層化を容易に 実現するとともに、積層プレートの熱膨張係数をコア用回路基板の熱膨張係数と同 等にすることにより、熱膨張係数が異なる金属箔を積層した場合であっても、剛性が 小さく積層プレートに追従させることによって熱膨張係数差による金属箔のしわの発 生を防止することが出来る。
[0041] 本発明の一態様は、回路パターンを有するコア用回路基板と貫通孔に導電性べ一 ストを充填したプリプレダシートを複数枚交互に重ねることを含む多層回路基板の製 造方法である。プリプレダシートとコア用回路基板を複数枚重ねて一括積層する方式 を採用することが可能となり、高多層化を実現するとともに、接続抵抗が安定した高 品質の多層回路基板が実現できる。
[0042] 本発明の一態様は、積層物の外側にクッション材が配置され、それらが搬送プレー ト上に配置され、搬送プレートの熱膨張係数を、積層プレートの熱膨張係数と同等に する多層回路基板の製造方法である。これにより、積層物を多段に構成しても積層 プレートの熱膨張による寸法変化が小さぐ接続抵抗が安定した高品質の多層回路 基板が実現できるとともに、生産性の向上をも実現できる。
[0043] 本発明の一態様は、積層物の外側にクッション材が配置され、それらが搬送プレー ト上に配置されていることを含み、クッション材が、積層プレートの熱膨張と搬送プレ 一トの熱膨張の差を吸収可能な材料で構成されていることを特徴とする多層回路基 板の製造方法である。これにより、積層物を多段に構成しても、クッション材が熱膨張 の差を吸収し、結果として積層プレートの熱膨張による寸法変化を小さくすることが可 能となるため、接続抵抗が安定した高品質の多層回路基板が実現できるとともに、生 産性の向上をも実現できる。ここで、熱膨張の差を吸収可能な材料とは、積層プレー トと搬送プレート間の熱膨張の差に基づいて発生する応力を緩和することが出来る 材料のことである。例えば、低弾性率の材料を用いることが出来る。また、シリコンゴム 、フッ素ゴム、ポリエステル材料などのプレス成形用として市販されているクッション材 を用いてもよい。
[0044] 本発明の一態様は、プリプレダシートは、織布の基材に熱硬化性榭脂が含浸され た Bステージ状のものである多層回路基板の製造方法である。これにより、ガラス繊 維織布等の基材を用いたプリプレダシートを採用することが可能となり、物理的強度 を備えた多層回路基板を実現できる。また織布は、不織布に比較してプリプレダシー トの表層に榭脂層が形成されやすいため、本発明の効果を顕著に発現することがで きる。すなわち、導電性ペーストの変形を解消し、接続抵抗が安定した高品質な多層 回路基板を提供するとともに、高多層化を実現できる。
[0045] 本発明の一態様は、所定の回路パターンを有するコア用回路基板を準備し、コア 用回路基板の熱膨張係数を測定する工程と、算出したコア用回路基板の熱膨張係 数と同等の熱膨張係数を有する積層プレートを準備する工程とを備える多層回路基 板の製造方法である。これにより、回路パターンの違いによる残銅率 (基板の表層に 残って 、る銅箔の面積比率)の異なるコア用回路基板の熱膨張係数に近似する熱 膨張係数を有する積層プレートを容易に選択し、準備することが可能となり、接続抵 抗が安定した高品質の多層回路基板を製造することができる。
[0046] 本発明の一態様は、コア用回路基板の熱膨張係数を測定する工程は、熱機械測 定装置 (TMA)を用いて常温〜プレス温度領域のコア用回路基板の回路パターン の少なくとも 2点における熱膨張係数を測定するものであることを特徴とする多層回 路基板の製造方法である。これにより、残銅率の異なるコア用回路基板の熱膨張係 数を容易に測定することができ、生産の効率ィ匕を図るとともに、接続抵抗が安定した 高品質の多層回路基板を製造することができる。
[0047] なお、本発明で、積層プレートの熱膨張係数がコア用回路基板の熱膨張係数と同 等とは、コア用回路基板の熱膨張係数を基準として、積層プレートの熱膨張係数が プラス'マイナス約 20%以内の範囲にあることをいう。
[0048] 以上のように、本発明の多層回路基板の製造方法は、プレス時に使用する積層プ レートの熱膨張係数をコア用回路基板の熱膨張係数と同等にするものである。熱プ レス時の加熱時、特にプリプレダシート中のエポキシ榭脂成分が溶融し、グリップ力 力 、さい領域での積層プレートとコア用回路基板の伸び量を同一にすることで導電 性ペーストの倒れなどの変形がなくなり、接続抵抗が安定した高品質の多層回路基 板が実現できる。
[0049] (実施の形態)
以下本発明の実施の形態における多層回路基板、ここでは 4層基板の製造方法に ついて、図 1〜2を用いて説明する。なお、図面では、構成要素の説明を明確にする ため、縦方向に拡大している場合がある。
[0050] 図 1A〜: LDは、 4層基板の製造方法を示す工程断面図である。また、図 2A〜2Fは
、本発明の 4層基板の製造に用いるコア用回路基板の製造方法を示す工程断面図 である。
[0051] まず、コア用回路基板として用いる両面回路基板の製造方法について図 2A〜2F および図 3を用いて説明する。
[0052] プリプレダシート 1には、不織布の芳香族ポリアミド繊維に熱硬化性エポキシ榭脂を 含浸させた複合材カもなる Bステージ状の基材を用いた。プリプレダシートのサイズ は、 250mm角で、厚さ(tl)は約 70 mである。図 3に示すように、プリプレダシート 1 は、芳香族ポリアミド繊維 7の表裏にそれぞれ約 10 mの厚さのエポキシ榭脂層 8を 有する。つまり、エポキシ榭脂層 8の厚さの総和は、両面で約 20 mである。また、プ リプレダシート 1の所定位置に設けた貫通孔には導電性ペースト 4が充填されている [0053] 図 2A, 2Bに示すように、両面に離型フィルム 2が接着されたプリプレダシート 1の所 定の箇所にレーザ加工法などを利用して貫通孔 3が形成される。
[0054] 次に図 2Cに示すように、貫通孔 3に導電性ペースト 4が充填される。
[0055] 導電性ペースト 4を充填する方法としては、貫通孔 3を有するプリプレダシート 1を印 刷機(図示せず)のテーブル上に置き、導電性ペースト 4が離型フィルム 2の上から印 刷される。このとき、上面の離型フィルム 2は印刷マスクの役割と、プリプレダシート 1 の表面の汚染防止の役割を果たして 、る。
[0056] 次に図 2Dに示すように、プリプレダシート 1の両面力 離型フィルム 2が剥離される
[0057] そして、図 2Eに示すように、積層プレート 6b上に、銅などの金属箔 5b、プリプレダ シート 1、金属箔 5a、積層プレート 6aの順に位置決めして重ねられ、この状態で熱プ レスにて加熱加圧される。
[0058] 加圧を解除し、積層プレート 6a、 6bを除去した状態を、図 2Fに示す。プリプレダシ ート 1の厚みが、圧縮される (t2 =約 60 m)とともにプリプレダシート 1と金属箔 5a, 5bとが接着され、両面の金属箔 5a, 5b (金属箔厚 12 m)は所定位置に設けた貫 通孔 3に充填された導電性ペースト 4により電気的に接続される。
[0059] 次に、両面の金属箔 5a, 5bを選択的にエッチングすることで回路パターンが形成さ れ(図示せず)、コア用回路基板として用いることが出来る両面回路基板が得られる。
[0060] 次に 4層の多層回路基板の製造方法について説明する。
[0061] まず図 1Aに示すように、図 2A〜2Fによって製造された回路パターン 11a, l ibを 有するコア用回路基板としての両面回路基板 10 (厚みが約 84 m)と、図 2A〜2D で製造した貫通孔 3に導電性ペースト 4を充填したプリプレダシート la, lb (厚み約 7 O /z m)を準備する。つまり、両面回路基板 10の厚みは、プリプレダシート laまたは 1 bの厚みの 1倍以上である。
[0062] 次に、両面回路基板 10の両面にプリプレダシート la, lbを重ねて、積層部材 100 を作製する。
[0063] 次に、図 1Bに示すように、積層プレート 6b上に銅などの金属箔 5b、プリプレダシー Mb,両面回路基板 10、プリプレダシート la、金属箔 5a、積層プレート 6aの順に位 置決めして重ね、積層物 110を構成する。なお、積層物 110は、金属箔 5aまたは 5b を含まなくてもよい。
[0064] 本実施の形態では両面回路基板 10の線膨張係数は 10 X 10_6〜12 X 10_6Z°C であった。そこで積層プレート 6a, 6bとして線膨張係数 10 X 10_6/°Cのステンレス 鋼を選択して用いた。積層プレート 6a, 6bのサイズは、 300 X 300mm、厚み約 lm mである。なお、本実施の形態では、熱膨張係数として線膨張係数を用いている。こ れに代えて体膨張係数を用いることも出来る。
[0065] 次に、図 1Cに示すように、積層プレート 6a, 6bの外側にクッション材(図面せず)な どを配置して熱プレス熱板(図面せず)の所定位置に配置し、加熱加圧した。加熱加 圧により、プリプレダシート la, lbの厚みが圧縮 (t2=約 60 m)され、両面回路基 板 10と金属箔 5a, 5bとが接着されるとともに、回路パターン 11a, l ibは導電性べ一 スト 4により金属箔 5a, 5bとインナービアホール接続される。
[0066] 熱プレス工程においては、積層物を搬送プレート上(図面省略)に配置した状態の ままで、熱プレスに投入される場合がある。この場合には、搬送プレートと積層プレー トの双方を、コア用回路基板の熱膨張係数と同等の熱膨張率のプレートにすることが 望ましい。但し、クッション材で熱膨張係数差を吸収することが可能であれば、積層プ レートの熱膨張係数のみをコア用回路基板と同等にすればよい。
[0067] なお、本実施の形態で用いた積層プレートの選定のステップは以下の通りである。
[0068] ステップ 1.回路パターン 11a, l ibを有する両面回路基板 10を準備するステップ。
[0069] ステップ 2.熱機械測定装置 (TMA)などを用いて常温〜プレス温度(例えば 20°C 力も 200°C)領域の両面回路基板 10の熱膨張係数を測定するステップ。ここでは、 両面回路基板 10の回路パターンを構成する金属箔 5a, 5bが存在する部分 (箔形成 部:残銅率 100%)と、金属箔 5a, 5bが存在していない部分 (箔非形成部:残銅率 0 %)について各 2点の熱膨張係数を測定する。
[0070] ステップ 3.両面回路基板 10の金属箔 5a, 5b形成部と箔非形成部の中間の値の 熱膨張係数を算出して、両面回路基板 10の平均の熱膨張係数を求め、それと同等 の熱膨張係数を有する積層プレートを選定するステップ。 [0071] なお、本実施の形態では、コア用回路基板として両面回路基板を用いている力 4 層以上の回路基板をコア用回路基板として用いる場合にっ 、ても、ステップ 1〜ステ ップ 3と同様のステップを実行することで、積層プレートを選定することが出来る。また 、積層プレートとして、使用するコア用回路基板の熱膨張係数の平均値と同等の熱 膨張係数の積層プレートを用いても良い。また、各コア用回路基板の熱膨張係数測 定は、 1材料について 1回でよい。製品パターンが変更しても上記選定ステップで選 定した積層プレートを用いることが出来る。
[0072] 本発明の実施の形態の製造方法で 100枚の 4層基板を製造した。積層プレートの 熱膨張係数を両面回路基板と同等にすることで、熱プレス過程において、プリプレダ シートのエポキシ榭脂成分が溶融した時点での積層プレートと両面回路基板の伸び の差が小さくなり、図 4に示すように導電性ペースト 4の倒れ (変形)がないことを断面 観察して発明者は確認した。
[0073] そして、導電性ペーストの倒れがなくなったことにより接続抵抗の異常の発生がなく なったことを確認した。また、熱膨張係数が異なる金属箔の場合、積層プレートに追 従する状態となってしわが生じやすいが、本願発明の製造方法を用いることで熱膨 張係数差に起因して発生する金属箔のしわの問題がないことを確認することが出来 た。
[0074] さらに、導電性ペーストの変形がなくなり、接続抵抗が安定したことで、エポキシ榭 脂量の増量が可能となり、コア用回路基板の回路パターンの埋め込み性も確実にな ることを確認できた。
[0075] 本発明の製造方法において、コア用回路基板として、 4層基板や 6層基板を用いた 場合にも、両面回路基板を用 ヽて得られたのと同様の効果が得られることを確認した
[0076] 特にコア用回路基板が 4層基板、 6層基板と厚くなるほど、その剛性が強くなり、積 層プレートとの熱膨張係数差が大きくなる。従って、本発明はこのような場合、特に有 効であることが確認された。
[0077] さらに、ポリアミド繊維の表裏にそれぞれ 10 μ m以上、総和として 20 μ m以上の榭 脂層が形成されたプリプレダシートを用いる場合に、特に有効であることが確認され た。
[0078] 本発明の実施の形態においては、不織布の芳香族ポリアミド繊維に熱硬化性ェポ キシ榭脂を含浸させた複合材カもなる厚さ約 70 μ mのプリプレダシートを用いたが、 厚さ 60 m以下のプリプレダシートを用いることも可能となり、多層回路基板の薄板 化を実現することが可能となる。
[0079] 以上述べたように、本発明はプレス時に使用する積層プレートの熱膨張係数をコア 用回路基板の熱膨張係数と同等にすることで、熱プレス時の加熱時、特にプリプレダ シート中のエポキシ榭脂成分が溶融し、グリップ力が小さい領域での積層プレートと コア用回路基板の伸び量を同一にすることで導電性ペーストの倒れなどの変形がな くなり、接続抵抗が安定した高品質の多層回路基板が実現できる。
[0080] なお、実施の形態では不織布の芳香族ポリアミド繊維に熱硬化性エポキシ榭脂を 含浸させた複合材カもなるプリプレダシートとコア用回路基板を用いて 、る。これらに 代えて、織布のプリプレダシートとコア用回路基板を用いてもよい。また、芳香族ポリ アミド繊維に熱硬化性エポキシ榭脂を含浸させた複合材カ なるプリプレダシートや 無機材料を主材とした不織布や織布に熱硬化性エポキシ榭脂を含浸させたプリプレ グシート (例えば、ガラスエポキシシート)とコア用回路基板の組み合わせであっても よい。あるいは有機系のベースフィルムやベースシートの表裏に熱硬化性エポキシ 榭脂層を形成したプリプレダシートとコア用回路基板の組み合わせであっても、積層 プレートの熱膨張係数をコア用回路基板の熱膨張係数と同等とすることで、本実施 の形態と同様の効果が得られる。
[0081] 特に、ガラス繊維織布等の基材を用いた Bステージ状のプリプレダシートを採用す ることが可能となり、物理的強度を備えた多層回路基板を実現できる。
[0082] また織布は、不織布に比較してプリプレダシートの表層に榭脂層が形成されやす ヽ ため、本発明の効果を顕著に発現することができる。すなわち、導電性ペーストの変 形を解消し、接続抵抗が安定した高品質な多層回路基板を提供するとともに、高多 層化を実現できると 、う効果を有するものである。
[0083] また、実施の形態ではコア用回路基板とプリプレダシートを同一材料としているが、 積層プレートの熱膨張係数をコア用回路基板と同等とすることで、異種材料であって も、同様の効果が得られる。
[0084] また、実施の形態ではセンターコアのビルドアップ構造とした力 プリプレダシートと コア用回路基板を複数枚重ねて一括積層する方式であっても、積層プレートの熱膨 張係数をコア用回路基板と同等とすることで同様の効果が得られる。
産業上の利用可能性
[0085] 以上のように本発明にかかる多層回路基板の製造方法は、熱プレス時の導電性べ 一ストの倒れ (すなわち、変形)を解消して接続品質の安定ィ匕が図れるもので、導電 性ペーストでインナービアホール接続を備えた多層回路基板全般に利用することが 出来る。

Claims

請求の範囲
[1] 回路パターンを有するコア用回路基板と、導電性ペーストが充填された貫通孔を有 するプリプレダシートを、積層して多層回路基板を製造する方法であって、 前記コア用回路基板と前記プリプレダシートを積層してなる積層部材を、一対の積層 プレートで挟んでなる積層物を構成し、前記積層物を加熱加圧する工程を有し、 前記工程において、前記コア用回路基板の熱膨張係数と同等の熱膨張係数を有す る前記積層プレートを用いる、ことを特徴とする多層回路基板の製造方法。
[2] 前記プリプレダシートは、基材と前記基材に含浸される榭脂層を有し、前記基材の表 裏に形成される前記榭脂層の厚みの総和が 20 m以上である、ことを特徴とする請 求項 1に記載の多層回路基板の製造方法。
[3] 前記コア用回路基板が、 4層以上の多層の回路基板である、ことを特徴とする請求項
1に記載の多層回路基板の製造方法。
[4] 前記コア用回路基板の厚みは、前記プリプレダシートの厚みの 1倍以上である、こと を特徴とする請求項 1に記載の多層回路基板の製造方法。
[5] 前記積層部材の表裏にさらに金属箔を有する、ことを特徴とする請求項 1に記載の 多層回路基板の製造方法。
[6] 前記積層部材は、前記コア用回路基板と前記プリプレダシートが交互に複数積層さ れてなる積層部材である、ことを特徴とする請求項 1に記載の多層回路基板の製造 方法。
[7] 前記積層物が外側にさらにクッション材を有し、前記積層物が、搬送プレート上に載 置され、前記積層物が、前記クッション材および前記搬送プレートを介して加熱加圧 され、前記搬送プレートの熱膨張係数は、前記積層プレートの熱膨張係数と同等で ある、ことを特徴とする請求項 1に記載の多層回路基板の製造方法。
[8] 前記積層物が外側にさらにクッション材を有し、
前記積層物が搬送プレート上に載置され、
前記積層物が前記クッション材および前記搬送プレートを介して加熱加圧され、 前記クッション材は前記積層プレートの熱膨張と前記搬送プレートの熱膨張の差を吸 収可能な材料で構成されて ヽる、 ことを特徴とする請求項 1に記載の多層回路基板の製造方法。
[9] 前記プリプレダシートは、榭脂が含浸された基材と、前記基材の表裏に形成された前 記榭脂層を有する、ことを特徴とする請求項 1に記載の多層回路基板の製造方法。
[10] 前記プリプレダシートは、織布の基材に熱硬化性榭脂が含浸された Bステージ状の プリプレダである、ことを特徴とする請求項 1に記載の多層回路基板の製造方法。
[11] さら〖こ、前記コア用回路基板の熱膨張係数を測定する工程と、測定された前記コア 用回路基板の熱膨張係数と同等の熱膨張係数を有する前記積層プレートを選択す る工程を有する、ことを特徴とする請求項 1に記載の多層回路基板の製造方法。
[12] 所定の回路パターンを有するコア用回路基板の熱膨張係数を測定する工程と、測定 された前記コア用回路基板の熱膨張係数と同等の熱膨張係数を有する積層プレート を選択する工程と、を備えた多層回路基板の製造方法。
[13] 前記熱膨張係数を測定する前記工程は、熱機械測定装置を用いて、前記コア用回 路基板の熱膨張係数を測定する工程であり、前記熱膨張係数を測定する工程は、 前記コア用回路基板の回路パターンの少なくとも 2点で、常温力 プレス加熱温度ま での温度領域で、前記コア用回路基板の熱膨張係数を測定する工程である、ことを 特徴とする請求項 12に記載の多層回路基板の製造方法。
[14] 前記コア用回路基板の複数の位置で熱膨張係数を測定する前記工程は、複数の位 置で熱膨張係数を測定する工程であり、
複数の位置で測定された前記熱膨張係数に基づき前記コア用回路基板の平均の熱 膨張係数を算出する工程をさらに有し、
算出された前記平均の熱膨張係数と同等の熱膨張係数を有する積層プレートを選 択する工程と、を備えた請求項 12に記載の多層回路基板の製造方法。
PCT/JP2005/018109 2004-10-08 2005-09-30 多層回路基板の製造方法 WO2006040942A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/595,157 US8007629B2 (en) 2004-10-08 2005-09-30 Method of manufacturing multi-layer circuit board
EP05788243A EP1753279B1 (en) 2004-10-08 2005-09-30 Multilayer circuit board manufacturing method
JP2006522821A JP4297163B2 (ja) 2004-10-08 2005-09-30 多層回路基板の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-295923 2004-10-08
JP2004295923 2004-10-08

Publications (1)

Publication Number Publication Date
WO2006040942A1 true WO2006040942A1 (ja) 2006-04-20

Family

ID=36148239

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/018109 WO2006040942A1 (ja) 2004-10-08 2005-09-30 多層回路基板の製造方法

Country Status (7)

Country Link
US (1) US8007629B2 (ja)
EP (1) EP1753279B1 (ja)
JP (1) JP4297163B2 (ja)
KR (1) KR100755795B1 (ja)
CN (1) CN100551212C (ja)
TW (1) TW200616523A (ja)
WO (1) WO2006040942A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014128974A (ja) * 2012-12-28 2014-07-10 Samsung Electro-Mechanics Co Ltd 基板加圧用二重プレートおよび基板加圧方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2007355605B2 (en) * 2007-06-25 2012-04-26 Second Sight Medical Products, Inc. Method for providing hermetic electrical feedthrough
KR100885900B1 (ko) * 2007-08-24 2009-02-26 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
KR20090077425A (ko) 2008-01-11 2009-07-15 엘지이노텍 주식회사 질화물계 발광 소자 및 그 제조방법
KR101109230B1 (ko) * 2009-10-20 2012-01-30 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2013008880A (ja) * 2011-06-24 2013-01-10 Fujitsu Ltd 積層回路基板の製造方法及び積層回路基板
CN103037640B (zh) * 2012-06-05 2015-07-22 北京凯迪思电路板有限公司 一种使用普通设备和物料制作hdi积层板的工艺
CN105357864A (zh) * 2015-11-30 2016-02-24 珠海方正科技多层电路板有限公司 多层线路板及其制作方法
CN107529292A (zh) * 2017-08-25 2017-12-29 深南电路股份有限公司 一种任意层互联pcb的制作方法
US20210396987A1 (en) * 2018-10-30 2021-12-23 Magic Leap, Inc. Polymer eyepiece assemblies for augmented and mixed reality systems

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06169172A (ja) * 1992-12-01 1994-06-14 Fujitsu Ltd 多層プリント基板の製造方法
JPH11251703A (ja) * 1998-02-27 1999-09-17 Matsushita Electric Ind Co Ltd 回路基板、両面回路基板、多層回路基板及び回路基板の製造方法
JP2001326458A (ja) * 2000-05-16 2001-11-22 Matsushita Electric Ind Co Ltd プリント配線基板およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4081600A (en) * 1976-07-28 1978-03-28 Buss Systems, Inc. High density thick foil circuitry laminated package
US4180608A (en) * 1977-01-07 1979-12-25 Del Joseph A Process for making multi-layer printed circuit boards, and the article resulting therefrom
JPS5711026A (en) * 1980-06-24 1982-01-20 Mitsubishi Gas Chem Co Inc Manufacture of laminate
JPS60134496A (ja) * 1983-12-23 1985-07-17 株式会社日立製作所 多層印刷配線板の製造方法
CN87200404U (zh) 1987-01-14 1988-02-24 东北工学院 霍尔膨胀仪
US5160567A (en) * 1991-04-15 1992-11-03 Allied-Signal Inc. System and method for manufacturing copper clad glass epoxy laminates
JP2601128B2 (ja) 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
US5350621A (en) * 1992-11-30 1994-09-27 Allied-Signal Inc. System of electronic laminates with improved registration properties
US5986217A (en) 1997-10-22 1999-11-16 Hewlett-Packard Company Printed circuit board for mitigating thermally-induced mechanical damage of solder joints connecting electronic components
US6492030B1 (en) * 1999-02-03 2002-12-10 Tomoegawa Paper Co., Ltd. Thermoplastic resin composition having low permittivity, prepreg, laminated plate and laminated material for circuit using the same
US6245696B1 (en) 1999-06-25 2001-06-12 Honeywell International Inc. Lasable bond-ply materials for high density printed wiring boards
US6560844B1 (en) 2000-02-24 2003-05-13 Honeywell International Inc. Alignment plate with matched thermal coefficient of expansion
GB0104611D0 (en) 2001-02-23 2001-04-11 Koninkl Philips Electronics Nv Printing plates
JP3855997B2 (ja) 2001-10-12 2006-12-13 松下電器産業株式会社 回路形成基板の製造方法
US20050230072A1 (en) * 2004-04-16 2005-10-20 Levit Mikhail R Aramid paper blend

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06169172A (ja) * 1992-12-01 1994-06-14 Fujitsu Ltd 多層プリント基板の製造方法
JPH11251703A (ja) * 1998-02-27 1999-09-17 Matsushita Electric Ind Co Ltd 回路基板、両面回路基板、多層回路基板及び回路基板の製造方法
JP2001326458A (ja) * 2000-05-16 2001-11-22 Matsushita Electric Ind Co Ltd プリント配線基板およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1753279A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014128974A (ja) * 2012-12-28 2014-07-10 Samsung Electro-Mechanics Co Ltd 基板加圧用二重プレートおよび基板加圧方法

Also Published As

Publication number Publication date
CN100551212C (zh) 2009-10-14
CN1906985A (zh) 2007-01-31
KR100755795B1 (ko) 2007-09-05
TWI366426B (ja) 2012-06-11
JP4297163B2 (ja) 2009-07-15
KR20060061402A (ko) 2006-06-07
JPWO2006040942A1 (ja) 2008-05-15
EP1753279A1 (en) 2007-02-14
EP1753279B1 (en) 2013-02-20
TW200616523A (en) 2006-05-16
US20080251193A1 (en) 2008-10-16
EP1753279A4 (en) 2010-12-22
US8007629B2 (en) 2011-08-30

Similar Documents

Publication Publication Date Title
JP4297163B2 (ja) 多層回路基板の製造方法
KR101116079B1 (ko) 다층 프린트 배선판의 제조방법 및 다층 프린트 배선판
US20020016018A1 (en) Method of manufacturing multi-layer printed wiring board
JP3903701B2 (ja) 多層回路基板とその製造方法
JP2002064270A (ja) 回路基板とその製造方法
US7281325B2 (en) Method of manufacturing circuit board
JP2006313932A (ja) 多層回路基板とその製造方法
WO2004064465A1 (ja) 回路基板およびその製造方法
JPWO2004054337A1 (ja) プリント配線基板の製造方法
KR20100030769A (ko) 다층 인쇄회로기판 및 그 제조방법
JP2011187854A (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP3956667B2 (ja) 回路基板およびその製造方法
JP2009246146A (ja) 回路基板の製造方法
JP2006176677A (ja) 複合体、これを用いたプリプレグ、金属箔張積層板、プリント配線基板及びプリント配線基板の製造方法
JP3738536B2 (ja) プリント配線基板の製造方法
JP3982417B2 (ja) 回路基板の製造方法
JP3168934B2 (ja) 多層プリント基板の製造方法
JP4622939B2 (ja) 回路基板の製造方法
JP3982418B2 (ja) 回路基板の製造方法
JPH05167250A (ja) 多層プリント配線板の製造方法
JP4196125B2 (ja) 回路基板の製造方法
JP4196126B2 (ja) 回路基板の製造方法
JP3928560B2 (ja) 回路基板
JP2008235640A (ja) 回路基板と回路基板の製造方法
JP5353027B2 (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200580001662.X

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2006522821

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 10595157

Country of ref document: US

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 2005788243

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020067008277

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020067008277

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2005788243

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE