JPH11251703A - 回路基板、両面回路基板、多層回路基板及び回路基板の製造方法 - Google Patents

回路基板、両面回路基板、多層回路基板及び回路基板の製造方法

Info

Publication number
JPH11251703A
JPH11251703A JP4822098A JP4822098A JPH11251703A JP H11251703 A JPH11251703 A JP H11251703A JP 4822098 A JP4822098 A JP 4822098A JP 4822098 A JP4822098 A JP 4822098A JP H11251703 A JPH11251703 A JP H11251703A
Authority
JP
Japan
Prior art keywords
circuit board
conductive
buffer layer
wiring pattern
board according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4822098A
Other languages
English (en)
Inventor
Takeshi Suzuki
武 鈴木
Shozo Ochi
正三 越智
Osamu Noda
修 野田
Tosaku Nishiyama
東作 西山
Yasuhiro Nakaya
安広 仲谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4822098A priority Critical patent/JPH11251703A/ja
Publication of JPH11251703A publication Critical patent/JPH11251703A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 IVH接続の信頼性を高くすることができる
回路基板及びその製造方法を提供する。 【解決手段】 導電性組成物103によって充填された
貫通孔を有する絶縁体層と、導電性組成物103の一方
または両方の面の上に形成された導電性のバッファー層
101と、導電性のバッファー層101上に形成された
配線パターン102とを備え、導電性のバッファー層1
01は、導電性組成物103、配線パターン102のい
ずれか一方または両方と合金または金属間化合物を形成
している回路基板である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、回路基板、両面回
路基板、多層回路基板及び回路基板の製造方法に関する
ものである。
【0002】
【従来の技術】近年、電子機器の高性能化、小型化に伴
い、回路基板には高多層、高密度化が求められている。
IC間や部品間を最短距離で結合できる基板の層間の接
続方式としてインナーバイアホール(IVH)接続によ
って高密度化が図れられている。
【0003】IVH接続の多層基板は、導電性樹脂組成
物(たとえは、ペースト状のもの、すなわち、導電性ペ
ースト)をバイアに充填したプリプレグ等の回路基板接
続材をパターン形成のための銅箔、或いは、あらかじめ
パターン形成されたコア材により挟持し、熱プレス等の
方法で加熱/加圧することにより製造される。
【0004】導電性ペーストは、エポキシ樹脂等の合成
樹脂バインダーに、銅紛等の導電性フィラーを分散させ
たものが用いられ、離型性フィルムを両面に備えたプリ
プレグの所望の位置に形成した貫通孔に印刷等の方法で
充填される。
【0005】前記加熱/加圧工程で、導電ペースト中の
バインダーが導電フィラーと回路形成用の銅箔を接着し
機械的強度を発現させ、導電フィラーと銅箔の機械的接
触によりIVH接続を得ている。
【0006】
【発明が解決しようとする課題】前述した従来のIVH
接続技術では、導電フィラーと銅箔は、単に点接触して
いるだけなので、電気的な接続に関する信頼性の点で不
十分であった。具体的には、LSI等の半導体パッケー
ジ或いはモジュール用途(MCM,CSPなど)の回路
基板に要求される信頼性、たとえば、プレッシャークッ
カーテスト(PCT試験)を行うと、バイア中の導電性
樹脂組成物/銅箔の界面で、接続抵抗が高くなり、最悪
の場合には断線が発生するといった問題点があった。
【0007】IVH接続の信頼性は、多層回路基板の性
能の中で最も重要なものであり、高密度化が図れ、しか
も軽量化できるIVH接続樹脂多層基板を半導体パッケ
ージ或いはモジュール用途に用いるために、その向上が
強く望まれていた。
【0008】本発明は、従来の回路基板及びその製造方
法においてIVH接続の信頼性を高くすることが難しい
という課題を考慮し、IVH接続の信頼性を高くするこ
とができる回路基板、両面回路基板、多層回路基板及び
その製造方法を提供することを目的とするものである。
【0009】
【課題を解決するための手段】請求項1の本発明は、導
電性組成物によって充填された貫通孔を有する絶縁体層
と、前記導電性組成物の一方または両方の面の上に形成
された導電性のバッファー層と、前記導電性のバッファ
ー層上に形成された配線パターンとを備え、前記導電性
のバッファー層は、前記導電性組成物、前記配線パター
ンのいずれか一方または両方と合金または金属間化合物
を形成していることを特徴とする回路基板である。本発
明によれば、導電性組成物と、配線パターンが導電性バ
ッファー層を通して強固に金属結合することによって、
高い信頼性を有する回路基板を提供することができる。
【0010】請求項2の本発明は、導電性組成物によっ
て充填された貫通孔を有する絶縁体層と、前記導電性組
成物の一方または両方の面の上に形成された導電性のバ
ッファー層と、前記導電性のバッファー層上に形成され
た配線パターンとを備え、前記導電性のバッファー層
は、前記導電性組成物、前記配線パターンのいずれか一
方または両方の凹凸に沿って変形していることを特徴と
する回路基板である。本発明によれば、導電性組成物
と、配線パターンは導電性バッファー層を通して大きな
接触面積と、多数の接触点で接続することによって、高
い信頼性を有する回路基板を提供することができる。
【0011】請求項12の本発明は、請求項1〜11の
いずれかに記載の回路基板であって、前記配線パターン
が、前記絶縁体層の両面に形成されていることを特徴と
する両面回路基板である。本発明によれば、高い信頼性
を有する両面回路基板を提供することができる。
【0012】請求項13の本発明は、2枚の、請求項1
〜11のいずれかに記載の回路基板、または、請求項1
2に記載の両面回路基板と、その2枚の回路基板の間に
挟持された、導電部を有する回路板とを備え、前記回路
基板上の前記それぞれの配線パターンは、前記回路板が
有する前記導電部を介して、互いに電気的に接続されて
いることを特徴とする多層回路基板である。本発明によ
れば、導電性組成物と、配線パターンが導電性バッファ
ー層を通して強固に金属結合することによって、高い信
頼性を有する多層回路基板を提供することができる。
【0013】請求項18の本発明は、導電性組成物が充
填された貫通孔を有するプリプレグの片面または両面
に、少なくとも片面に導電性のバッファー層を有する金
属箔を、前記導電性のバッファー層が前記導電性組成物
と接するように重ねた後、加熱加圧し、その後、前記金
属箔を加工して配線パターンを形成する工程を含むこと
を特徴とする回路基板の製造方法である。本発明によれ
ば、高い信頼性を有する回路基板を容易かつ歩留まりよ
く製造する製造方法を提供することができる。
【0014】請求項19の本発明は、導電性組成物が充
填された貫通孔を有するプリプレグの片面または両面
に、導電性のバッファー層を形成し、その上に金属箔を
重ねた後、加熱加圧し、その後、前記金属箔を加工して
配線パターンを形成する工程を含むことを特徴とする回
路基板の製造方法である。本発明によれば、高い信頼性
を有する回路基板を容易かつ歩留まりよく製造する製造
方法を提供することができる。
【0015】
【発明の実施の形態】以下に、本発明の実施の形態を図
面を参照して説明する。
【0016】(第1の実施の形態)まず、本発明の第1
の実施の形態を図面を参照して説明する。
【0017】図1は、本発明の第1の実施の形態におけ
る回路基板のIVH接続部分を示す断面模式図である。
【0018】図1において、両面回路基板の絶縁層の所
望の位置に設けられた貫通孔に充填された導電性組成物
103と最上層の配線パターン102とが導電性バッフ
ァー層101を介して接合している。導電性バッファー
層101は、配線パターン102及び導電性組成物10
3と強固な金属結合しており、優れた信頼性を有する両
面回路基板が実現できている。
【0019】このような構成の導電性バッファー層10
1を形成する方法としては、第3および第4の実施の形
態で説明するように、配線パターン形成用の金属箔全面
にあらかじめ導電性バッファー層を形成しておき、不必
要な部分を配線パターン形成と同時に除去して実現して
よい。また、バイアホールを形成する導電性組成物の上
に公知の薄膜形成法(たとえばスパッタリング法、真空
蒸着法、湿式メッキ法など)により直接形成してよい。
【0020】なお、導電性組成物103は、一般的にバ
イアホールに充填される組成物であってよく、たとえ
ば、平均粒径が、0.5〜20μmの金、銀、ニッケ
ル、銅、パラジウム及びこれらの合金から選ばれる少な
くとも1つの金属粉末80〜95重量%、並びにバイン
ダー(主成分としてエポキシ樹脂、フェノール樹脂、ポ
リイミド樹脂及びアクリル樹脂から選ばれる少なくとも
1つの合成樹脂)5〜20重量%を含むものを用いるこ
とができる。導電性組成物としては、そのような特定の
導電性樹脂組成物に限らず、バイアホールに充填可能な
ものであれば、所定の電気特性を具備したいかなる導電
性組成物を用いることができる。また、導電性組成物に
限らず、たとえば抵抗体組成物或いは熱伝導性組成物な
ども必要に応じて用いることができる。熱伝導性組成物
を用いた場合は、バイアホールは、基板両面間の熱伝導
を確保するための機能を有するものとして機能する。
【0021】また、回路基板接続材用として用いられて
いるプリプレグは、一般に用いられているものを使用す
ることができる。具体的には、芳香族ポリアミド等(ア
ラミド)繊維、ポリイミド繊維または芳香族ポリエステ
ル繊維等の高耐熱性有機合成繊維に、あるいはガラス繊
維等の高耐熱性無機繊維の織布或いは不織布に、未硬化
状態の熱硬化性樹脂、たとえばエポキシ樹脂、フェノー
ル樹脂、ポリブタジエン樹脂、ポリエステル樹脂、ポリ
イミド樹脂等を1種または複数種組み合わせた樹脂を含
浸させたものを乾燥、熱処理することにより前記樹脂を
半硬化状態にさせたものをプリプレグとして用いること
ができる。また、ポリイミドシートなどの合成樹脂シー
ト、或いはセラミック基板、紙フェノールシートのよう
に、単独では回路基板の層間の接着に用いることができ
ない場合は、シートの表面に熱可塑性樹脂或いは熱硬化
性樹脂を塗布することにより、本発明の回路基板接続材
用部材に用いるプリプレグとすることができる。プリプ
レグの厚さは、通常、20〜600μm、好ましくは4
0〜150μmであってよい。
【0022】配線パターン102を形成するために用い
られる金属箔は、通常銅を箔状にした状態のものを使用
する。銅箔の厚さは、9〜70ミクロン厚みのものが汎
用的であり、電解銅箔が一般的であるが、特に限定され
るものではない。また配線パターン102の形成は、フ
ォトリソグラフィー法などの公知の方法で形成してよ
い。
【0023】導電性バッファー層101は、銀、錫、
鉛、インジウム、パラジウム等の金属層とすることによ
って、前述した導電性組成物、前述した配線パターンの
いずれか一方または両方と合金または金属間化合物を形
成する。ただし、上記に限らず、前述した導電性組成
物、前述した配線パターンのいずれか一方または両方と
合金または金属間化合物を形成する材質のものでありさ
えすればよい。
【0024】なお、導電性バッファー層101は、図2
に示すように、配線パターン102及び導電性組成物1
03の凹凸に追随して変形し、大きな接触面積と多数の
接触点数で接触するような材質のものであっても、優れ
た信頼性を有する両面回路基板を実現できる。
【0025】本実施の形態において、導電性バッファー
層は好ましくは0.01〜20μmの範囲であり、更に
好ましくは0.1〜5μmである。導電性バッファー層
の厚みは、0.01μmより薄いとその機能を果たさな
い場合が多く、また、逆に20μmより厚いと配線パタ
ーンが厚くなる、或いは、エッチング等で余分な部分を
除去するのにコストがかかるなどの問題がある。しか
し、20μmより厚い場合でも配線パターンが厚くなる
ことが不利益にならない場合や、コストの問題が無視で
きる場合は特に限定はされない。
【0026】なお、本発明の導電性のバッファー層は、
本実施の形態において、図1に示すように、導電性組成
物の面よりはみ出して、導電性組成物の面を覆っている
として説明したが、これに限るものではなく、例えば、
図8に示すように、導電性のバッファー層101が導電
性組成物103の面上にのみ形成されているとしてもよ
い。要するに、本発明の導電性のバッファー層は、導電
性組成物の一方または両方の面の上に形成されておれば
よい。
【0027】また、本発明の配線パターンは、本実施の
形態において、図1に示すように、導電性のバッファー
層上にのみ形成されているとして説明したが、これに限
るものではなく、例えば、図9に示すように、配線パタ
ーン102が導電性のバッファー層101を覆っている
としてもよい。また、図1の表裏面いずれか側の配線パ
ターン102が導電性のバッファー層101を介さず
に、直接導電性組成物103の面上に形成されていると
してもよい。要するに、本発明の配線パターンは、少な
くとも導電性のバッファー層上に形成されておればよ
い。
【0028】なお、前述したように、バイアホール内の
充填物として熱伝導性組成物を用いる場合は、導電性バ
ッファー層の替わりに、熱伝導性のバッファー層であっ
て、導電性組成物、配線パターンのいずれか一方または
両方と合金または金属間化合物を形成するバッファー
層、あるいは、導電性組成物、配線パターンのいずれか
一方または両方の凹凸に沿って変形するバッファー層を
用いれば、表裏面間の熱伝導性の良い回路基板を実現で
きる。
【0029】(第2の実施の形態)次に、本発明の第2
の実施の形態を図面を参照して説明する。本実施の形態
が上述した第1の実施の形態と異なる点は、第1の実施
の形態が両面回路基板に関するものであったのに対し、
本実施の形態は多層回路基板に関するものである点であ
る。したがって、本実施の形態において、第1の実施の
形態と同様の物については、同一符号を付与し、説明を
省略する。また、特に説明のないものについては、第1
の実施の形態と同じとする。
【0030】図3は、本発明の第2の実施の形態におけ
る回路基板のIVH接続部分を示す断面模式図である。
【0031】図3において、多層回路基板の各々の絶縁
層の所望の位置に設けられたバイアホールに充填された
導電性組成物103と各層の配線パターン102とが導
電性バッファー層101を介して接合している。導電性
バッファー層101は、配線パターン102及び導電性
組成物103と強固な金属結合しており、優れた信頼性
を有する多層回路基板が実現できている。なお、導電性
バッファー層101は、配線パターン102及び導電性
組成物103の凹凸に追随して変形し、大きな接触面積
と多数の接触点で接触するような材質のものであって
も、優れた信頼性を有する多層回路基板を実現できる。
【0032】なお、本実施の形態における多層回路基板
は、全ての層の配線パターンと導電性組成物との間に、
導電性バッファー層が形成されているとして説明した
が、これに限るものではない。例えば、製造コストを抑
えて、信頼性を確保したいような場合には、最も外部環
境変化の影響を受けやすい最外層の配線パターンと導電
性組成物の界面のみに、導電性バッファー層を形成する
としてもよい。このときの回路基板のIVH接続部分の
断面を図4に示す。
【0033】この場合、内層配線(最外層配線以外の配
線パターン)とバイアホールの界面には、導電性バッフ
ァー層が配置しないことになる(図4で内層配線を含む
部分を104として表示)。通常、信頼性試験或いは、
実使用の状態で内層配線は、回路基板の内部に存在し外
部の環境変化の影響を受けにくいのに対して、最外層配
線は最も過酷な環境におかれ信頼性が不十分になる場合
がある。最外層のみに導電性バッファー層を形成し、実
用上十分な信頼性を実現することで、多層基板全体とし
て十分な信頼性と、安価な製造コストの両立を容易に実
現できる。
【0034】(第3の実施の形態)次に、本発明の第3
の実施の形態を図面を参照して説明する。本実施の形態
は、第1の実施の形態における回路基板を、製造する製
造方法に関するものである。したがって、本実施の形態
において、特に説明のないものについては、第1の実施
の形態と同じとし、第1の実施の形態と同じ呼称の構成
部材については、特に説明のない限り、第1の実施の形
態と同様の機能を持つものとする。
【0035】図5は、本発明の第3の実施の形態におけ
る回路基板の製造過程を示す断面模式図である。以下
に、図5を参照して、本実施の形態における回路基板の
製造方法を説明する。
【0036】最初に、上述のプリプレグの両面に離型フ
ィルムを張り付け、所定の位置に公知の方法(たとえば
炭酸ガスレーザー、エキシマレーザー等のレーザー孔明
け法、ドリルによる孔明け法)によりバイアホールとし
て貫通孔を形成し、そこに導電性組成物を(印刷、ダイ
塗工等の方法などにより)充填した回路基板接続材用部
材を準備する。
【0037】次に、接続用部材201の両面から離型フ
ィルムを剥離除去して(図5(a)の中央部201参
照:以下、回路基板接続材用プリプレグという)、露出
したプリプレグ202の両側に配線パターン用として、
導電性バッファー層203がメッキ法によって片面に形
成された金属箔204を導電性バッファー層を形成した
面が導電性組成物に接するように配置する。
【0038】その後、これらを加熱加圧してプリプレグ
202及びバイアホール内の導電性組成物206を硬化
させるとともに導電性バッファー層を具備した金属箔
(203+204:以下単に金属箔という)との接着を
行う(図5(b)参照)。
【0039】その後、金属箔(203+204)を適当
な方法で所定の配線パターン205に形成する(図5
(c)参照)。この最上層の配線パターンは、フォトリ
ソグラフィー法、湿式エッチングなど公知の方法で形成
してよい。
【0040】以上のようにして製造された両面回路基板
は、導電性組成物と銅箔の界面が、導電性バッファー層
により強固に接合されている、または、これらの凹凸に
追随して変形し、大きな面積と多数の接触点で接触して
いるので、優れた接続信頼性と高い歩留まりを容易に実
現できる。
【0041】なお、本実施の形態においては、導電性バ
ッファー層はメッキ法にて金属箔に製膜したものを用い
るとして説明したが、これに限らず、スパッタ法、真空
蒸着法或いは厚膜印刷法等公知の製膜方法を用いて金属
箔に製膜し形成するとしてもよい。また、金属箔に製膜
し形成する以外にも、例えば、バイア上に直接製膜する
としてもよい。 (第4の実施の形態)次に、本発明の第4の実施の形態
を図面を参照して説明する。本実施の形態は、第2の実
施の形態における回路基板を、製造する製造方法に関す
るものである。したがって、本実施の形態において、特
に説明のないものについては、第2の実施の形態と同じ
とし、第2の実施の形態と同じ呼称の構成部材について
は、特に説明のない限り、第2の実施の形態と同様の機
能を持つものとする。
【0042】図6は、本発明の第4の実施の形態におけ
る回路基板の製造過程を示す断面模式図である。
【0043】図6において、それぞれの絶縁体301
(第3の実施の形態を同様に導電性組成物が貫通孔に充
填されている)の片側にはパターン形成された金属箔3
02が、反対の側には少なくとも2層の配線パターンを
有する回路基板303が位置して一体の多層回路基板が
形成されている。このとき、最外層パターンを形成する
金属箔と、貫通孔に充填された導電性組成物304の界
面には導電性バッファー層305が配置されている。
【0044】本実施の形態において、少なくとも2層以
上の配線パターンを有する回路基板303は、通常の公
知の方法で形成されるものでよい。具体的には、たとえ
ばガラスエポキシ回路基板、アラミドエポキシ回路基
板、紙フェノール回路基板等の樹脂系回路基板、セラミ
ック回路基板、或いは、ポリイミドフィルム等の合成樹
脂フィルムを用いたフィルム系回路基板等の一般的な両
面または多層回路基板を用いることができる。もちろ
ん、本発明の回路基板、両面回路基板または多層回路基
板を用いれば、より優れた信頼性を有する多層回路基板
を実現できる。
【0045】次に、本実施の形態における回路基板の製
造方法を説明する。
【0046】第3の実施の形態と同様に、所望の位置に
配置された貫通孔に導電性組成物の充填されたプリプレ
グの離型フィルムを剥離した露出したプリプレグを準備
する。
【0047】この露出したプリプレグ301を、少なく
とも2層の配線パターンを有する回路基板303の両側
に重ね、更に、プリプレグの反対側の表面に配線パター
ン用として導電性バッファー層305がメッキ法によっ
て片面に形成された金属箔302を導電性バッファー層
を形成した面が導電性組成物に接するように配置する。
【0048】これらを、第3の実施の形態と同様に加熱
加圧して、表層の金属箔302に配線パターンを形成す
ることで多層回路基板を得ることができる。
【0049】また、更に積層数の多い多層回路基板を製
造するには、前記の行程を必要な回数繰り返し行うこと
でより多くの配線層を有する多層回路基板を作製するこ
とができる。また、多層回路基板と露出したプリプレグ
をそれぞれ所定の枚数用意し、所定のように重ねて一括
して積層を行うことでもより多くの配線層を有する多層
回路基板が得られる。
【0050】なお、本実施の形態においても、第3の実
施の形態と同様に、導電性バッファー層はメッキ法にて
金属箔に製膜したものを用いるとして説明したが、これ
に限らず、スパッタ法、真空蒸着法或いは厚膜印刷法等
公知の製膜方法を用いて金属箔に製膜し形成するとして
もよい。また、金属箔に製膜し形成する以外にも、例え
ば、バイア上に直接製膜するとしてもよい。
【0051】
【実施例】以下に、本発明の回路基板及びその製造方法
の実施例について説明する。
【0052】本発明の回路基板または、本発明の回路基
板の製造方法によって製造された回路基板の信頼性を確
認するために、第3または第4の実施の形態における回
路基板の製造方法にしたがって、以下の条件で回路基板
を製造して各実施例とし、後述する比較例とともに、プ
レッシャークッカーテスト(PCT)による加速試験を
実施した後、電気導通試験を行った。
【0053】(A)導電性組成物 銅粉、銀紛または銅−錫混合紛(混合比銅90重量%、
錫10重量%)87.5重量%、ビスフェノールF3.
0重量%、ダイマー酸をグリシジルエステル化したエポ
キシ樹脂7.0重量%およびアミンアダクト型硬化剤
2.5重量%からなる導電性組成物を用いた。
【0054】(B)プリプレグ デュポン社製”ケブラー”を用いた不織布(繊維強度:
2.2デニール、繊維長:6mm,湿式法により不織布
を作製し、抄紙後、温度:300℃圧力:200kg/
cm2の条件でカレンダ処理を行った後、250℃で1
0分間加熱処理し、目付:70g/m2、厚さ:100
μmの不織布)にエポキシ樹脂を含浸させたアラミド
(芳香族アラミド)エポキシ不織布シートを用いた。
【0055】(C)金属箔 通常銅を箔状にした状態のものを使用した。銅箔の厚さ
は、35ミクロンとした。
【0056】(D)導電性バッファー層 銅箔に銀、錫、鉛、インジウム、パラジウム層をメッキ
にて製膜したものを用いた。
【0057】(実施例1〜9、比較例1)実施例1で
は、銅粉(平均粒径5μm):87.5重量部、ビスフ
ェノールFエポキシ樹脂:3.0重量部、ダイマー酸を
グリシジルエステル化したエポキシ樹脂:7.0重量
部、アミンアダクト型硬化剤:2.5重量部をシンプソ
ンミルで15分予備混合後に、3本ロールにて5パス混
練して導電性組成物を作製した。
【0058】縦240mm,横240mmの上記プリプ
レグに、片面にSi系離型剤を塗布した離型フィルムを
熱ローラーにて張り付け、炭酸ガスレーザーを用いて直
径約150μmのバイアを明け前記導電性組成物を印刷
法にて充填し導電性組成物の充填された回路基板接続材
用部材を得た。
【0059】両面回路基板の作製は以下の方法で行っ
た。なお、金属箔は、片面に約1μm電解銀メッキを施
した厚さ約35μmの銅箔を用いた。
【0060】次に前記回路基板接続材用部材の離型フィ
ルムを剥離し、銅箔204の銀メッキした面203がプ
リプレグの側になる様に金属箔で侠持し(図5(a))
熱プレスにより真空中にて200℃の温度で約1時間加
熱加圧(50kg/cm2 )してプリプレグの硬化と銅
箔の接着を行った。積層後の構成を図5(b)に示す。
【0061】次に最上層配線205を形成するためフォ
トリソグラフィー法にて配線パターンを形成した。詳細
には、前記積層基板の両面にドライフィルムを熱ロール
にて張り合わせ、パターンを紫外線露光して銅箔を残す
部分だけ硬化させた。次に未硬化部分を現像処理で取り
除き、その後銅箔をエッチングした。さらに余分なドラ
イフィルムを剥離して配線パターンを形成した。図5
(c)に本実施例の両面回路基板の完成図を示す。
【0062】実施例2、3では、実施例1の銅紛をそれ
ぞれ銀紛(平均粒径5μm)と銅−錫混合紛(混合比銅
90重量%、錫10重量%)に変えた以外は同様に両面
回路基板を得た。また実施例4、5では金属箔に施す銀
メッキをそれぞれ0.1μmと5μmとした以外は実施
例1と同様に両面回路基板を得た。また実施例6〜9で
は金属箔に施す銀メッキをそれぞれ錫、鉛、インジウ
ム、パラジウムメッキとした以外は実施例1と同様に両
面回路基板を得た。
【0063】比較のために、金属箔としてバッファー層
のない銅箔(厚さ35μm)を用いた以外は実施例1と
同様にして作製した両面回路基板を同様に評価した(比
較例1)。
【0064】本実施例のサンプルのバイア部分の断面を
電子顕微鏡で観察、同時に組成分析を行ったところ、い
ずれも導電性バッファー層がバイア部分の導電性フィラ
ーと銅箔と金属結合しており、また、銅箔の凹凸と導電
フィラーの凹凸に伴って変形していたが、比較例では、
銅紛と銅箔が点接触しているにすぎなかった。
【0065】このようにして、作製された両面回路基板
の実施例1〜9および比較例1に対して、電気導通信頼
性試験を行った。信頼性の確認には、評価用パターンを
作製して、加速試験として、プレッシャークッカーテス
ト(PCT)を実施した後、500穴の接続抵抗を測定
して、断線の有無を確認した。PCTは、121℃、2
気圧の飽和水蒸気中で170時間放置するという試験条
件で実施した。この結果を表1に示す。
【0066】
【表1】
【0067】表1より、比較例では50サンプル中29
サンプルで断線が生じていたのに対して、本発明の実施
例は、すべて優れた接続信頼性を有することが確認でき
た。
【0068】(実施例10〜18、比較例2)実施例1
0では実施例1と同様にして回路基板接続材用部材2枚
を作製し、ガラスエポキシ基材による4層基板と組み合
わせて多層基板を作製した。作製方法を具体的に示す。
【0069】ガラスエポキシ4層基板の作製条件は、ガ
ラス織布に前記と同様の熱硬化性樹脂を含浸させたプリ
プレグ(厚み約100μm)を4枚重ねさらに厚み35
μmの片面を粗化処理した銅箔を両面に重ね合わせ、熱
プレスにより真空中にて170℃の温度で約1時間加熱
加圧(40 Kg/cm2 )して基材の硬化と銅箔の接着を行
った。
【0070】銅箔の接着の後、フォトリソグラフィー法
で配線パターンの形成を行った。具体的には、ドライフ
ィルムをラミネータを用いて両面に張り合わせ、パター
ンを露光後、現像、エッチング、ドライフィルム剥離を
行う方法である。
【0071】次に、前記パターン形成した基板の銅箔表
面を黒化処理し、さらにその両面に、前記プリプレグを
1枚ずつ配置し、片面粗化銅箔を粗化面を内側にして同
様に両面に配置して再度熱プレスにより積層した。
【0072】本基板をドリル加工機で所望の位置に穴明
け加工を行った。穴径0.6mmの穴加工を行い、さら
に銅メッキしてバイア内壁と上層部全面に銅メッキ皮膜
を形成した。この後、上層配線を形成するためフォトリ
ソ法にて配線パターンを形成した。本4層基板と回路基
板接続材用プリプレグの電気的に接続すべき箇所には、
接続のためのランドを作製し、その表面に導電性バッフ
ァー層として銀メッキ(1μm)を施した(図7参
照)。
【0073】以上の様にして作製されたガラスエポキシ
4層基板を中間層として、前記回路基板接続材用プリプ
レグの両面にある離型フィルムを剥離し、前記4層基板
の最外側面に位置合わせして重ね合わせ厚み1μmの銀
メッキを施した銅箔を図4の様に配して積層し、熱プレ
スにより前記と同様の条件下で加熱加圧した。このよう
にして作製された多層基板の表層銅箔を前記と同様フォ
トリソ法でパターン形成を行った。図7において401
は銀メッキの導電性バッファー層、402は前記ガラス
エポキシ4層基板、403はドリル加工穴、404は銅
メッキスルー、405はフォトリソ法で作製した銅配線
パターンである。回路基板接続材用プリプレグ406を
前記ガラスエポキシ4層基板の両面に配し、さらに片面
に銀メッキ407した銅箔銅箔408で挟持した構造を
有している。
【0074】このとき、前記4層基板と回路基板接続材
用プリプレグの電気的に接続すべき箇所には、接続のた
めの銀メッキバッファー層401が配設されたランド4
09と導電性組成物部410を有しており、前記ランド
部分に前記回路基板接続材用プリプレグの導電性組成物
410が位置するようにした。したがって前記ドリル加
工によって形成されたバイア部には前記回路基板接続材
用プリプレグの導電性組成物部分がこないような構造に
する必要がある。以上の様にして作製された多層体は、
配線層が6層存在する6層基板であり、前記両面板のバ
イア部分には、前記回路基板接続材用プリプレグのエポ
キシ樹脂が流入しており、完全に密閉された構造を有し
ている。
【0075】実施例11、12では、実施例10の導電
性組成物の導電性フィラーにそれぞれ銀紛(平均粒径5
μm)と銅−錫混合紛(混合比銅90重量%、錫10重
量%)を用いた以外は同様に多層回路基板を得た。また
実施例13、14では金属箔に施す銀メッキをそれぞれ
0.1μmと5μmとした以外は実施例10と同様に多層
回路基板を得た。また実施例15〜18では金属箔に施
す銀メッキをそれぞれ錫、鉛、インジウム、パラジウム
メッキとした以外は実施例10と同様に多層回路基板を
得た。
【0076】比較のために、金属箔としてバッファー層
のない銅箔(厚さ35μm)を用いた以外は実施例10
と同様にして作製した両面回路基板を同様に評価した。
(比較例2)。
【0077】本実施例のサンプルのバイア部分の断面を
電子顕微鏡で観察、同時に組成分析を行ったところ、い
ずれも導電性バッファー層がバイア部分の導電性フィラ
ーと銅箔と金属結合しており、また、銅箔の凹凸と導電
フィラーの凹凸に伴って変形していたが、比較例では、
銅紛と銅箔が点接触しているにすぎなかった。このよう
にして、作製された多層回路基板の実施例10〜18お
よび比較例2に対して、実施例1等と同条件で、電気導
通信頼性試験を行った。この結果を表2に示す。
【0078】
【表2】
【0079】表2より、比較例では50サンプル中40
サンプルで断線が生じていたのに対して、本発明の実施
例は、すべて優れた接続信頼性を有することが確認でき
た。
【0080】なお、本多層基板作製において、回路基板
接続材用プリプレグで挟持されたガラスエポキシ4層回
路基板の代わりに実施例1〜9に示した両面回路基板を
使用した場合も良好な信頼性を示すことが確認されてい
る。
【0081】
【発明の効果】以上述べたところから明らかなように、
本発明は、IVH接続の信頼性を高くすることができる
回路基板及びその製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態における回路基板の
IVH接続部分を示す断面模式図。
【図2】本発明の第1の実施の形態における回路基板の
一変形例のIVH接続部分を示す断面模式図。
【図3】本発明の第2の実施の形態における回路基板の
IVH接続部分を示す断面模式図。
【図4】本発明の第2の実施の形態における回路基板の
一変形例のIVH接続部分を示す断面模式図。
【図5】本発明の第3の実施の形態における回路基板の
製造過程を示す断面模式図。
【図6】本発明の第4の実施の形態における回路基板の
製造過程を示す断面模式図。
【図7】本発明の実施例10〜18における回路基板の
製造過程を示す断面模式図。
【図8】本発明の第1の実施の形態における回路基板の
一変形例のIVH接続部分を示す断面模式図。
【図9】本発明の第1の実施の形態における回路基板の
一変形例のIVH接続部分を示す断面模式図。
【符号の説明】
101 導電性バッファー層 102 配線パターン 103 導電性組成物 104 多層回路基板 201 回路基板接続材用部材 202 プリプレグ 203 導電性バッファー層 204 金属箔 205 最外層金属箔配線パターン 206 導電性組成物 301 プリプレグ少なくとも2層以上の回路パターを
有する回路基板 302 金属箔 303 少なくとも2層の回路パターを有する回路基板 304 導電性組成物 305 導電性バッファー層 401 導電性バッファー層 402 ガラスエポキシ4層基板 403 ドリル加工穴 404 銅メッキスルー 405 最外層金属箔配線パターン 406 プリプレグ 407 導電性バッファー層 408 金属箔 409 ランド 410 導電性組成物
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西山 東作 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 仲谷 安広 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (22)

    【特許請求の範囲】
  1. 【請求項1】 導電性組成物によって充填された貫通孔
    を有する絶縁体層と、前記導電性組成物の一方または両
    方の面の上に形成された導電性のバッファー層と、前記
    導電性のバッファー層上に形成された配線パターンとを
    備え、前記導電性のバッファー層は、前記導電性組成
    物、前記配線パターンのいずれか一方または両方と合金
    または金属間化合物を形成していることを特徴とする回
    路基板。
  2. 【請求項2】 導電性組成物によって充填された貫通孔
    を有する絶縁体層と、前記導電性組成物の一方または両
    方の面の上に形成された導電性のバッファー層と、前記
    導電性のバッファー層上に形成された配線パターンとを
    備え、前記導電性のバッファー層は、前記導電性組成
    物、前記配線パターンのいずれか一方または両方の凹凸
    に沿って変形していることを特徴とする回路基板。
  3. 【請求項3】 前記導電性のバッファー層は、前記導電
    性組成物の一方または両方の面を覆っていることを特徴
    とする請求項1または2に記載の回路基板。
  4. 【請求項4】 前記導電性のバッファー層は、前記導電
    性組成物の一方または両方の面の面上にのみ形成されて
    いることを特徴とする請求項3に記載の回路基板。
  5. 【請求項5】 前記配線パターンは、前記導電性のバッ
    ファー層を覆っていることを特徴とする請求項3または
    4に記載の回路基板。
  6. 【請求項6】 前記配線パターンは、前記導電性のバッ
    ファー層上にのみ形成されていることを特徴とする請求
    項5に記載の回路基板。
  7. 【請求項7】 前記絶縁体層上に形成された別の導電性
    のバッファー層と、前記別の導電性のバッファー層上の
    貫通孔が形成されていない部分に形成された別の配線パ
    ターンとを備えることを特徴とする請求項1〜6のいず
    れかに記載の回路基板。
  8. 【請求項8】 前記導電性組成物は、銅、銀、または錫
    の少なくとも1つをフィラーとして含有し、前記配線パ
    ターンは、銅であり、前記導電性のバッファー層は、
    銀、錫、鉛、インジウムまたはパラジウムのうちの少な
    くとも1種の金属もしくはこれらの合金あるいはこれら
    の金属間化合物であることを特徴とする請求項1〜7の
    いずれかに記載の回路基板。
  9. 【請求項9】 前記導電性のバッファー層の厚みは、
    0.1μm以上5μm以下であることを特徴とする請求項
    1〜8のいずれかに記載の回路基板。
  10. 【請求項10】 前記絶縁体層は、耐熱性合成繊維と熱
    硬化性樹脂の複合材であることを特徴とする請求項1〜
    9のいずれかに記載の回路基板。
  11. 【請求項11】 前記導電性組成物は、導電性金属フィ
    ラーと、熱硬化性樹脂と熱硬化性樹脂を硬化させるのに
    必要な硬化剤からなる組成物であることを特徴とする請
    求項1〜10のいずれかに記載の回路基板。
  12. 【請求項12】 請求項1〜11のいずれかに記載の回
    路基板であって、前記配線パターンが、前記絶縁体層の
    両面に形成されていることを特徴とする両面回路基板。
  13. 【請求項13】 2枚の、請求項1〜11のいずれかに
    記載の回路基板、または、請求項12に記載の両面回路
    基板と、その2枚の回路基板の間に挟持された、導電部
    を有する回路板とを備え、前記回路基板上の前記それぞ
    れの配線パターンは、前記回路板が有する前記導電部を
    介して、互いに電気的に接続されていることを特徴とす
    る多層回路基板。
  14. 【請求項14】 前記回路板は、2層以上の構造である
    ことを特徴とする請求項13に記載の多層回路基板。
  15. 【請求項15】 前記回路板は、請求項1〜11のいず
    れかに記載の回路基板、または、請求項12に記載の両
    面回路基板であることを特徴とする請求項13に記載の
    多層回路基板。
  16. 【請求項16】 複数枚の請求項1〜11のいずれかに
    記載の回路基板、または、請求項12に記載の両面回路
    基板を備え、前記各回路基板それぞれが有する前記導電
    性組成物同士が電気的に接続されていることを特徴とす
    る多層回路基板。
  17. 【請求項17】 前記各回路基板間、または、前記回路
    基板と前記回路板との間で互いに接する前記配線パター
    ンおよび/または前記別の前記配線パターンの全部同士
    または一部同士は、一体形成されていることを特徴とす
    る請求項13〜16のいずれかに記載の多層回路基板。
  18. 【請求項18】 導電性組成物が充填された貫通孔を有
    するプリプレグの片面または両面に、少なくとも片面に
    導電性のバッファー層を有する金属箔を、前記導電性の
    バッファー層が前記導電性組成物と接するように重ねた
    後、加熱加圧し、その後、前記金属箔を加工して配線パ
    ターンを形成する工程を含むことを特徴とする回路基板
    の製造方法。
  19. 【請求項19】 導電性組成物が充填された貫通孔を有
    するプリプレグの片面または両面に、導電性のバッファ
    ー層を形成し、その上に金属箔を重ねた後、加熱加圧
    し、その後、前記金属箔を加工して配線パターンを形成
    する工程を含むことを特徴とする回路基板の製造方法。
  20. 【請求項20】 離型性フィルムが両面に形成された回
    路基板接続材用プリプレグの所望の位置に貫通孔を明
    け、前記貫通孔に導電性組成物を充填し、その後、前記
    離型性フィルムを剥離除去する工程を含み、前記剥離除
    去する工程が終了することによって、前記貫通孔を有す
    るプリプレグが得られることを特徴とする請求項18ま
    たは19に記載の回路基板の製造方法。
  21. 【請求項21】 前記プリプレグは、2枚であり、前記
    加熱加圧を行う前に、前記各プリプレグを、少なくとも
    両面に別の配線パターンを有する内層回路基板の各面に
    対向し、前記導電性組成物が前記別の配線パターンの全
    部または一部と電気的に接続するように、前記内層回路
    基板と重ね合わす工程を含むことを特徴とする請求項1
    8〜20のいずれかに記載の回路基板の製造方法。
  22. 【請求項22】 前記内層回路基板は、請求項1〜11
    のいずれかに記載の回路基板、請求項12に記載の両面
    回路基板、または、請求項13〜17のいずれかに記載
    の多層回路基板であることを特徴とする請求項21に記
    載の回路基板の製造方法。
JP4822098A 1998-02-27 1998-02-27 回路基板、両面回路基板、多層回路基板及び回路基板の製造方法 Pending JPH11251703A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4822098A JPH11251703A (ja) 1998-02-27 1998-02-27 回路基板、両面回路基板、多層回路基板及び回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4822098A JPH11251703A (ja) 1998-02-27 1998-02-27 回路基板、両面回路基板、多層回路基板及び回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPH11251703A true JPH11251703A (ja) 1999-09-17

Family

ID=12797342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4822098A Pending JPH11251703A (ja) 1998-02-27 1998-02-27 回路基板、両面回路基板、多層回路基板及び回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPH11251703A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1220591A2 (en) * 2000-12-26 2002-07-03 Denso Corporation Printed wiring board and method of manufacturing a printed wiring board
WO2002056651A1 (fr) * 2001-01-15 2002-07-18 Matsushita Electric Industrial Co., Ltd. Carte de circuit imprime et sa production
WO2003056889A1 (en) * 2001-12-25 2003-07-10 Hitachi Chemical Co., Ltd. Connection substrate, multilayer wiring board using the connection substrate, substrate for semiconductor package, semiconductor package, and methods for manufacturing them
JP2005093513A (ja) * 2003-09-12 2005-04-07 Matsushita Electric Ind Co Ltd 配線基板とその製造方法およびそれを用いた電子部品の実装体
WO2005072037A1 (ja) 2004-01-26 2005-08-04 Matsushita Electric Industrial Co., Ltd. 回路形成基板の製造方法および回路形成基板の製造用材料
WO2006040942A1 (ja) * 2004-10-08 2006-04-20 Matsushita Electric Industrial Co., Ltd. 多層回路基板の製造方法
JP2008160150A (ja) * 2008-02-15 2008-07-10 Matsushita Electric Ind Co Ltd 基板の製造方法
JP4580027B1 (ja) * 2009-07-15 2010-11-10 有限会社ナプラ 回路基板及び電子デバイス

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1220591A2 (en) * 2000-12-26 2002-07-03 Denso Corporation Printed wiring board and method of manufacturing a printed wiring board
EP1220591A3 (en) * 2000-12-26 2004-07-21 Denso Corporation Printed wiring board and method of manufacturing a printed wiring board
US6972070B2 (en) 2000-12-26 2005-12-06 Denso Corporation Method of manufacturing a printed wiring board
WO2002056651A1 (fr) * 2001-01-15 2002-07-18 Matsushita Electric Industrial Co., Ltd. Carte de circuit imprime et sa production
EP1278404A1 (en) * 2001-01-15 2003-01-22 Matsushita Electric Industrial Co., Ltd. Circuit board and production method thereof
EP1278404A4 (en) * 2001-01-15 2005-07-20 Matsushita Electric Ind Co Ltd PCB AND METHOD FOR THE PRODUCTION THEREOF
US7423222B2 (en) 2001-01-15 2008-09-09 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
WO2003056889A1 (en) * 2001-12-25 2003-07-10 Hitachi Chemical Co., Ltd. Connection substrate, multilayer wiring board using the connection substrate, substrate for semiconductor package, semiconductor package, and methods for manufacturing them
US8028402B2 (en) 2001-12-25 2011-10-04 Hitachi Chemical Co., Ltd. Connection board, and multi-layer wiring board, substrate for semiconductor package and semiconductor package using connection board, and manufacturing method thereof
JP2005093513A (ja) * 2003-09-12 2005-04-07 Matsushita Electric Ind Co Ltd 配線基板とその製造方法およびそれを用いた電子部品の実装体
KR100736518B1 (ko) 2004-01-26 2007-07-06 마쯔시다덴기산교 가부시키가이샤 회로 형성 기판의 제조 방법 및 회로 형성 기판의 제조용재료
US7572500B2 (en) 2004-01-26 2009-08-11 Panasonic Corporation Method of manufacturing circuit-forming board and material of circuit-forming board
US7624502B2 (en) 2004-01-26 2009-12-01 Panasonic Corporation Method for producing circuit-forming board and material for producing circuit-forming board
WO2005072037A1 (ja) 2004-01-26 2005-08-04 Matsushita Electric Industrial Co., Ltd. 回路形成基板の製造方法および回路形成基板の製造用材料
KR100755795B1 (ko) 2004-10-08 2007-09-05 마쯔시다덴기산교 가부시키가이샤 다층 회로 기판의 제조 방법
WO2006040942A1 (ja) * 2004-10-08 2006-04-20 Matsushita Electric Industrial Co., Ltd. 多層回路基板の製造方法
US8007629B2 (en) 2004-10-08 2011-08-30 Panasonic Corporation Method of manufacturing multi-layer circuit board
JP2008160150A (ja) * 2008-02-15 2008-07-10 Matsushita Electric Ind Co Ltd 基板の製造方法
JP4580027B1 (ja) * 2009-07-15 2010-11-10 有限会社ナプラ 回路基板及び電子デバイス
JP2011023497A (ja) * 2009-07-15 2011-02-03 Napura:Kk 回路基板及び電子デバイス

Similar Documents

Publication Publication Date Title
JP3197213B2 (ja) プリント配線板およびその製造方法
US6664127B2 (en) Method of manufacturing multi-layer printed wiring board
JP2587596B2 (ja) 回路基板接続材とそれを用いた多層回路基板の製造方法
WO2001045478A1 (fr) Carte a circuit imprime multicouche et procede de production
WO2007052799A1 (ja) 多層プリント配線基板及びその製造方法
JP3207663B2 (ja) プリント配線基板及びその製造方法
JP5077800B2 (ja) 多層プリント配線板の製造方法
JPH11251703A (ja) 回路基板、両面回路基板、多層回路基板及び回路基板の製造方法
KR101281898B1 (ko) 다층 프린트배선판 및 그 제조방법
JP2002217546A (ja) 回路形成基板および回路形成基板の製造方法
JPH08316598A (ja) プリント配線板およびその製造方法
JP3705370B2 (ja) 多層プリント配線板の製造方法
JP2002368364A (ja) プリント配線基板とその製造方法
JP3440174B2 (ja) 多層プリント配線基板とその製造方法
JPH06252555A (ja) 多層配線基板
JPH06350258A (ja) 印刷配線板の製造方法
JPH1070363A (ja) 印刷配線板の製造方法
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JP3695844B2 (ja) 多層プリント配線基板の製造方法
JP3588888B2 (ja) 多層プリント配線基板の製造方法
JP4821276B2 (ja) 多層プリント配線板の製造方法及び多層プリント配線板
JP3238901B2 (ja) 多層プリント配線基板およびその製造方法
JP3549063B2 (ja) 印刷配線板の製造方法
JP2004072125A (ja) 印刷配線板の製造方法および印刷配線板
JPH0786749A (ja) 印刷配線板の製造方法