JP4580027B1 - 回路基板及び電子デバイス - Google Patents
回路基板及び電子デバイス Download PDFInfo
- Publication number
- JP4580027B1 JP4580027B1 JP2009166426A JP2009166426A JP4580027B1 JP 4580027 B1 JP4580027 B1 JP 4580027B1 JP 2009166426 A JP2009166426 A JP 2009166426A JP 2009166426 A JP2009166426 A JP 2009166426A JP 4580027 B1 JP4580027 B1 JP 4580027B1
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- circuit board
- alloy
- bonding film
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【解決手段】第1導体は基板に設けられており、第2導体は、Sn合金を含有し、接合膜を介して、第1導体と接合されている。接合膜は、Sn合金よりも高融点の金属であって、第2導体中に拡散して合金領域を生じさせている。この構成は、基板に形成された第1導体の上に、Sn合金よりも高融点の融点を持つ金属材料でなる接合膜を形成し、次に、接合膜の上に、第2導体となる溶融Sn合金を供給し、接合膜の金属成分を、その融点よりも低い温度で、第Sn合金中に熱拡散させ、溶融Sn合金の硬化後は高融点化することによって得られる。
【選択図】図1
Description
上述した課題の少なくとも1つを解決するため、本発明に係る回路基板は、基板と、第1導体と、第2導体と、接合膜とを含む。前記第1導体は、前記基板に設けられており、前記第2導体は、Sn合金を含有し、前記接合膜を介して、前記第1導体に接合されている。前記接合膜は、Sn合金よりも高融点の金属でなり、前記第2導体中に拡散して合金領域を生じさせている。
本発明に係る電子デバイスは、基本的には、上述した回路基板の複数枚を積層した三次元配置を有する。もっとも、一枚の回路基板であっても、例えば、半導体回路要素などの電子回路要素が既に形成されている場合には、電子デバイスと観念できることもある。
(1)回路基板
図1を参照すると、第1導体2は、基板1の表面上に平面状に設けられており、第2導体3は、接合膜4を間に挟んで第1導体2の表面に積層されている。即ち、平面的な導体配置となっている。
次に、図2〜図10を参照し、図1に示した回路基板の製造方法1〜3について説明する。
A.製造方法1
まず、図2に図示するように、表面に第1導体2を有する基板1を準備する。次に、図3に図示するように、第1導体2の上に金属微粒子40を供給する。金属微粒子40は、接合膜4(図1参照)となるものであって、Sn合金よりも高融点の金属、例えばCu、Ag、Al、Au又はZnなどである。金属微粒子40は、粒径が1μm以下のナノオーダのナノコンポジット構造を有するものが好ましい。コンポジット構造とは、結晶の集合体、または、結晶とアモルファスとの集合体を言う。結晶粒径は200nm以下であることが好ましい。このようなナノコンポジット構造の金属微粒子40は、ナノ化による融点低下効果を奏する。
上記とは別の製造方法2では、図6に図示するように、表面に第1導体2を有する基板1を準備し、第1導体2の上に、Sn合金よりも高融点の金属膜41を付着させる。金属膜41は、スパッタ成膜法によって形成することができる。金属膜41は、先に述べた金属微粒子と同じ材料を用いることができる。
更に、製造方法3では、図8に図示するように、まず、表面に第1導体2を有する基板1を準備する。そして、第1導体の上に、Sn合金よりも高融点の金属材料でなる金属薄体42を重ねる。金属薄板42も、先に述べた金属微粒子と同じ材料を用いることができる。
(1)回路基板
図10を参照すると、第2導体3は、基板1の一面からその厚み方向に延びる微細空間30の内部に充填されている。第2導体3の一端側は、微細空間30の底部において、接合膜4を介して、第1導体2の膜面と向き合っている。
次に、上述した回路基板の製造方法について説明する。
A.製造方法1
まず、例えば、誘導結合型高密度プラズマ装置などを用いた化学反応エッチング又はレーザ穿孔法等により、図11に図示するように、基板1の厚み方向にエッチングされた微細空間30を形成する。微細空間30の形状は、化学反応エッチングの特性に従うもので、図示の形状には限らない。
(1)回路基板
図18は、本発明に係る回路基板の別の実施形態を示す図である。図において、図10に現れた構成部分と対応する構成部分については、同一の参照符号を付し、重複説明は省略する。この実施の形態の特徴は、接合膜4が、微細空間30の内部において、第2導体3の外周面のほぼ全面に接合していることである。接合膜4は、スパッタなどの薄膜形成技術によって形成される。
(2)製造方法
A.製造方法1
例えば、誘導結合型高密度プラズマ装置などを用いた化学反応エッチング又はレーザ穿孔法等により、基板1の厚み方向にエッチングされた微細空間30を形成した後、図19に図示するように、微細空間30の内壁面、及び、基板1の表面に、接合膜4を付着させる。接合膜4は、スパッタ成膜法によって形成することができる。
図18に示した回路基板は、図21、図22に図示した工程によっても製造することができる。まず、図21に図示するように、誘導結合型高密度プラズマ装置などの化学反応エッチング又はレーザ穿孔法等により形成した微細空間30の開口する基板1の一面上に、金属薄体42を配置した後、図22に図示するように、金属薄体42の上に、溶融金属Mを供給する。溶融金属Mの供給により、金属薄体42に含まれる金属元素が、溶融金属Mを構成するSn合金中に拡散して、合金領域を生成する。この後、溶融金属Mを冷却し硬化させることにより、図18に示したように、接合膜4が、微細空間30の内部において、第2導体3の外周面のほぼ全面に接合する回路基板が得られる。
(1)回路基板
次に、半導体基板を用いた回路基板について説明する。Si、SiC又はSOI等の半導体基板を用いて、三次元配置の電子デバイスを実現するには、半導体基板(チップ)を積層し、基板間を貫通電極で接続する必要がある。その場合に、貫通電極は、半導体基板から電気的に絶縁する必要がある。
図23に示した回路基板は、例えば、図24、図25に例示する製造方法によって製造することができる。まず、図24に図示するように、誘導結合型高密度プラズマ装置(ICP)等を用いて、基板1に、内周面が保護膜31によって覆われた微細空間30を形成する。微細空間30の底部には保護膜31が存在せず、第1導体2の表面が露出している。
(1)回路基板
図26は三次元配置の半導体デバイスを実現するのに好適な回路基板の別の実施形態を示している。図26を参照すると、半導体でなる基板1に設けられた微細空間30の内側面の全面に、絶縁膜31が付着されており、絶縁膜31の内側面に、接合膜4が付着されている。そして、接合膜4によって囲まれた空間内に、Sn合金を含有する第2導体3が配置されている。絶縁膜31は、微細空間30の底面には存在していないので、接合膜4は、第1導体2に直接接触し、接合されている。絶縁膜31は、通常は、高分子絶縁膜として形成される。
A.製造方法1
図27、図28は、図26に示した半導体回路基板の製造方法を示している。図示の製造方法は、内側面が保護膜31で覆われた微細空間30を得る工程を実行した後、図27に図示するように、スパッタなどの手段によって、接合膜4を形成する。接合膜4は、保護膜31の全面のみならず、微細空間30の底部に露出する第1導体2の表面にも付着する。接合膜4と第1導体2は、物理的、電気的に互いに密着した状態で接合されることになる。
図29、図30は、本発明に係る製造方法の別の実施形態を示している。図示の製造方法は、図29に図示するように、内側面が保護膜31で覆われた微細空間30を得る工程を実行した後、図32に図示するように、微細空間30の開口する半導体基板1の一面上に、金属薄板4を配置する。
本発明は、更に、多層回路基板にも適用できる。図31及び図32に図示された多層回路基板は、任意数の回路基板A1〜A6を、順次に積層した構造となっている。そのうちの少なくとも1層は、第1導体2、第2導体3及び接合膜4を含んでいる構造を採用する。第2導体3がSn合金を含有し、接合膜4がSn合金よりも高融点の金属材料でなることは、前述したとおりである。第1導体2は、基板1の一面に所定のパターンで設けられた平面状の導体膜であり、第2導体3は、基板1の厚み方向に設けられた微細空間内に充填されている。接合膜4は、微細空間内において、第2導体3の外周面に隣接し、更に第1導体2に隣接し、第1導体2及び第2導体3を接合している。接合膜4を組成する金属元素が、第2導体3の外周面において、その内部に拡散し、合金領域を形成している。
本発明に係る電子デバイスには、センサーモジュル、光電気モジュール、ユニポーラトランジスタ、MOS FET、CMOS FET、メモリーセル、FC(Field Complementary)のチップ、もしくは、それらの集積回路部品(IC)、各種スケールのLSI、MRAM (Magnetoresistive Random Access Memory)、MEMS (Micro Electro Mechanical Systems)、光デバイス、光デバイス、太陽電池、または、ELディスプレイ、液晶ディスプレイもしくはプラズマディスプレイなど、凡そ、電子回路を機能要素とするほとんどのものが含まれ得る。
2 第1導体
3 第2導体
4 接合膜
AL 合金領域
Claims (4)
- 基板と、第1導体と、第2導体と、接合膜とを含む回路基板であって、
前記基板は、厚み方向に貫通する貫通孔を有しており、
前記第1導体は、前記基板の一面側にあって前記貫通孔の底面と向き合っており、
前記第2導体は、Sn合金を含有し、前記基板に設けられた前記貫通孔内に充填され、底面が前記貫通孔の底部において前記第1導体と向き合っており、
前記接合膜は、貴金属以外の金属であって、前記Sn合金よりも高い融点をもち、前記貫通孔の底部の内部において、前記第2導体の前記底面と前記第1導体との間に介在し、前記第2導体中に拡散して合金領域を生じさせ、前記第1導体と前記第2導体とを接合しており、
前記接合膜は、Cu、Al又はZnから選択される、
回路基板。 - 請求項1に記載された回路基板であって、前記接合膜は、前記第2導体の外周面に隣接する回路基板。
- 回路基板を含む電子デバイスであって、
前記回路基板は、請求項1又は2に記載されたものである、電子デバイス。 - 請求項1又は2に記載された回路基板を製造する方法であって、
前記貫通孔の前記底部に現れる前記第1導体の上に、貴金属以外の金属であって、Sn合金よりも高い融点を持つ金属材料でなる前記接合膜を形成し、
次に、前記接合膜の上に、第2導体となる溶融Sn合金を供給し、
前記接合膜の金属成分を、その融点よりも低い温度で、前記溶融Sn合金中に熱拡散させ、前記溶融Sn合金の硬化後は高融点化する、
回路基板の製造方法。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009166426A JP4580027B1 (ja) | 2009-07-15 | 2009-07-15 | 回路基板及び電子デバイス |
EP10251002.1A EP2259307B1 (en) | 2009-06-02 | 2010-05-28 | Electronic device |
US12/789,590 US8415784B2 (en) | 2009-06-02 | 2010-05-28 | Electronic device, conductive composition, metal filling apparatus, and electronic device manufacturing method |
TW099117562A TWI458067B (zh) | 2009-06-02 | 2010-06-01 | 電子元件、導電性組成物、金屬填充裝置及電子元件的製造方法 |
KR1020100051939A KR101660536B1 (ko) | 2009-06-02 | 2010-06-01 | 전자 디바이스 및 전자 디바이스의 제조방법 |
CN2010101968971A CN101908523A (zh) | 2009-06-02 | 2010-06-02 | 电子设备、导电性组合物、金属填充装置及电子设备的制造方法 |
US13/793,947 US8759211B2 (en) | 2009-06-02 | 2013-03-11 | Electronic device, conductive composition, metal filling apparatus, and electronic device manufacturing method |
KR1020160013131A KR101615491B1 (ko) | 2009-06-02 | 2016-02-02 | 금속 충전 장치 |
KR1020160013132A KR101660673B1 (ko) | 2009-06-02 | 2016-02-02 | 전극 재료 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009166426A JP4580027B1 (ja) | 2009-07-15 | 2009-07-15 | 回路基板及び電子デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4580027B1 true JP4580027B1 (ja) | 2010-11-10 |
JP2011023497A JP2011023497A (ja) | 2011-02-03 |
Family
ID=43319637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009166426A Active JP4580027B1 (ja) | 2009-06-02 | 2009-07-15 | 回路基板及び電子デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4580027B1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5225479B2 (ja) * | 2011-09-27 | 2013-07-03 | 有限会社 ナプラ | 半導体基板、電子デバイス及びその製造方法 |
JP5124693B1 (ja) * | 2012-04-24 | 2013-01-23 | 有限会社 ナプラ | 電子機器 |
JP5599497B2 (ja) | 2012-08-29 | 2014-10-01 | 有限会社 ナプラ | 機能性材料 |
JP5490949B1 (ja) | 2013-08-08 | 2014-05-14 | 有限会社 ナプラ | 配線基板及びその製造方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08181392A (ja) * | 1994-08-01 | 1996-07-12 | Nippondenso Co Ltd | 電気素子の接合材料および接合方法 |
JPH11251703A (ja) * | 1998-02-27 | 1999-09-17 | Matsushita Electric Ind Co Ltd | 回路基板、両面回路基板、多層回路基板及び回路基板の製造方法 |
JP2002335082A (ja) * | 2001-05-07 | 2002-11-22 | Sony Corp | 多層プリント配線基板及び多層プリント配線基板の製造方法 |
JP2003101219A (ja) * | 2001-09-27 | 2003-04-04 | Kyocera Corp | 配線基板及びその製造方法 |
JP2004200584A (ja) * | 2002-12-20 | 2004-07-15 | Fujikura Ltd | 貫通電極の形成方法及び貫通電極付き基板 |
JP2005303258A (ja) * | 2004-03-16 | 2005-10-27 | Fujikura Ltd | デバイス及びその製造方法 |
JP2005322805A (ja) * | 2004-05-10 | 2005-11-17 | Hoya Corp | 両面配線基板及びその製造方法 |
JP2007305715A (ja) * | 2006-05-10 | 2007-11-22 | Fujikura Ltd | 配線基板の製造方法 |
JP2009099720A (ja) * | 2007-10-16 | 2009-05-07 | Olympus Corp | 電子回路モジュールおよび電子回路モジュールの製造方法 |
-
2009
- 2009-07-15 JP JP2009166426A patent/JP4580027B1/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08181392A (ja) * | 1994-08-01 | 1996-07-12 | Nippondenso Co Ltd | 電気素子の接合材料および接合方法 |
JPH11251703A (ja) * | 1998-02-27 | 1999-09-17 | Matsushita Electric Ind Co Ltd | 回路基板、両面回路基板、多層回路基板及び回路基板の製造方法 |
JP2002335082A (ja) * | 2001-05-07 | 2002-11-22 | Sony Corp | 多層プリント配線基板及び多層プリント配線基板の製造方法 |
JP2003101219A (ja) * | 2001-09-27 | 2003-04-04 | Kyocera Corp | 配線基板及びその製造方法 |
JP2004200584A (ja) * | 2002-12-20 | 2004-07-15 | Fujikura Ltd | 貫通電極の形成方法及び貫通電極付き基板 |
JP2005303258A (ja) * | 2004-03-16 | 2005-10-27 | Fujikura Ltd | デバイス及びその製造方法 |
JP2005322805A (ja) * | 2004-05-10 | 2005-11-17 | Hoya Corp | 両面配線基板及びその製造方法 |
JP2007305715A (ja) * | 2006-05-10 | 2007-11-22 | Fujikura Ltd | 配線基板の製造方法 |
JP2009099720A (ja) * | 2007-10-16 | 2009-05-07 | Olympus Corp | 電子回路モジュールおよび電子回路モジュールの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2011023497A (ja) | 2011-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4865197B2 (ja) | 半導体装置およびその製造方法 | |
JP6679748B2 (ja) | バックサイドドリリング埋込みダイ基板 | |
TWI588953B (zh) | 用於感測器晶片的氣密式密封的裝置、系統及平台 | |
US6951773B2 (en) | Chip packaging structure and manufacturing process thereof | |
JP5091221B2 (ja) | 半導体装置 | |
EP2647046B1 (en) | Stacked microelectronic assembly having interposer connecting active chips | |
US20100244276A1 (en) | Three-dimensional electronics package | |
JP4800606B2 (ja) | 素子内蔵基板の製造方法 | |
JPH05183019A (ja) | 半導体装置およびその製造方法 | |
KR20140070618A (ko) | 멀티 다이 패키지 구조들 | |
US10181411B2 (en) | Method for fabricating a carrier-less silicon interposer | |
JP4444995B2 (ja) | 基板配線用導電性組成物、回路基板及び電子デバイス | |
JP4580027B1 (ja) | 回路基板及び電子デバイス | |
JP4505545B1 (ja) | 回路基板及び電子デバイス | |
US20080217748A1 (en) | Low cost and low coefficient of thermal expansion packaging structures and processes | |
JP5171726B2 (ja) | 半導体装置 | |
JP2012174826A (ja) | 電子デバイス及びその製造方法 | |
JP4570051B2 (ja) | 回路基板、電子デバイス及びその製造 | |
JP7056910B2 (ja) | 半導体装置およびその製造方法 | |
US20240030146A1 (en) | Multichip interconnecting packaging structure and manufacturing method thereof | |
JPH1154646A (ja) | 半導体素子用パッケージおよびその製造方法 | |
JP2011166115A (ja) | 電子デバイス及びその製造方法 | |
JP2007281105A (ja) | 電子部品 | |
JP3470787B2 (ja) | 半導体素子用複合パッケージの製造方法 | |
JPH1154532A (ja) | 半導体素子用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100818 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100826 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4580027 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |