JP2004200584A - 貫通電極の形成方法及び貫通電極付き基板 - Google Patents

貫通電極の形成方法及び貫通電極付き基板 Download PDF

Info

Publication number
JP2004200584A
JP2004200584A JP2002370201A JP2002370201A JP2004200584A JP 2004200584 A JP2004200584 A JP 2004200584A JP 2002370201 A JP2002370201 A JP 2002370201A JP 2002370201 A JP2002370201 A JP 2002370201A JP 2004200584 A JP2004200584 A JP 2004200584A
Authority
JP
Japan
Prior art keywords
substrate
thin film
conductive thin
electrode
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002370201A
Other languages
English (en)
Other versions
JP4071615B2 (ja
Inventor
Satoshi Yamamoto
敏 山本
Isao Takizawa
功 滝沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2002370201A priority Critical patent/JP4071615B2/ja
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to TW092135818A priority patent/TWI307529B/zh
Priority to US10/736,581 priority patent/US7094677B2/en
Priority to EP03028922A priority patent/EP1432024A3/en
Priority to CNB2003101212678A priority patent/CN100358114C/zh
Priority to KR1020030092297A priority patent/KR20040055642A/ko
Publication of JP2004200584A publication Critical patent/JP2004200584A/ja
Priority to US11/447,257 priority patent/US7443035B2/en
Application granted granted Critical
Publication of JP4071615B2 publication Critical patent/JP4071615B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/128—Molten metals, e.g. casting thereof, or melting by heating and excluding molten solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)

Abstract

【課題】一方が導電性物質からなる配線やパッドでのみ塞がれている微細孔に対し、配線やパッドを破壊することなく微細孔内に導電性物質を充填する貫通電極の形成方法及び貫通電極付き基板の提供。
【解決手段】基板１０を貫通して形成され、かつ一方の開口が導電性薄膜１２により塞がれている微細孔１３に、導電性物質１４を充填して貫通電極を形成する方法であって、前記基板の前記導電性薄膜側の面Ａに、該導電性薄膜を保持する保護部材２０を設けた後、前記微細孔の他方の開口から導電性物質を充填することを特徴とする貫通電極１５の形成方法。
【選択図】 図２

Description

【０００１】
【発明の属する技術分野】
本発明は、貫通電極の形成方法及び貫通電極付き基板に関し、特に、電子デバイスや光デバイス等の配線、あるいはデバイスを積層接続する際の配線層に利用する貫通電極を作製するために好適な貫通電極の形成方法及び貫通電極付き基板に関する。
【０００２】
【従来の技術】
電子デバイスや光デバイス等の小型化、高機能化、あるいはそれらデバイスを積層するために、基板の表裏両面側を電気的に接続する貫通電極を用いることがある。従来、この貫通電極は、例えば図１（ａ）〜（ｃ）に示すような方法で作製される。
図１（ａ）に示すように、基板１の片方の主面Ａ上には、導電性薄膜２からなる配線やパッドが設けられている。この配線やパッドは、他の基板あるいはデバイスと電気的に接続するためのものである。
【０００３】
ます、図１（ｂ）に示すように、この導電性薄膜２の直下に、もう一方の主面Ｂ側から微細孔３を形成する。微細孔３を形成するための方法としては、ＩＣＰ−ＲＩＥ（Inductively Coupled Plasma-Reactive Ion Etching）に代表されるＤＲＩＥ（Deep-Reactive Ion Etching）法、ＫＯＨ溶液等を用いた異方性エッチング法、レーザー加工などが挙げられる。微細孔３の孔壁や主面Ｂの表面は、必要に応じて絶縁層が形成される。
【０００４】
次いで、図１（ｃ）に示すように、主面Ｂ側から微細孔３内を完全に埋めるように導電性物質４が充填される。導電性物質４の充填方法としては、溶融金属充填法や印刷法がある。この時、微細孔３の先端部では、導電性薄膜２からなる配線やパッドと導電性物質４とが電気的に接続されるため、基板１の表裏を貫通する貫通電極が形成される（例えば、特許文献１参照。）。
【０００５】
【特許文献１】
特開２００２−１５８１９１号公報
【０００６】
【発明が解決しようとする課題】
前述したように、従来の貫通電極の形成方法では、微細孔の一方が導電性薄膜からなる配線やパッドでのみ塞がれ、かつ該導電性薄膜は厚さ数μｍ以下に形成されていることが多いため、この部分の機械的強度が弱く、製造工程途中の搬送時に該薄膜が破れるなどの破壊が発生することがあった。
また、印刷による導電性ペーストの充填においては、微細孔の先端部で信頼性の高い電気的接続を行うために、印圧をある程度高くすることが望まれるが、印圧が高いと充填された導電性ペーストが導電性薄膜を突き破ってしまうことがあった。
【０００７】
本発明は前記事情に鑑みてなされたもので、一方が導電性物質からなる配線やパッドでのみ塞がれている微細孔に対し、配線やパッドを破壊することなく微細孔内に導電性物質を充填する貫通電極の形成方法及び貫通電極付き基板の提供を目的とする。
【０００８】
【課題を解決するための手段】
前記目的を達成するため、本発明は、基板を貫通して形成され、かつ一方の開口が導電性薄膜により塞がれている微細孔に、導電性物質を充填して貫通電極を形成する方法であって、前記基板の前記導電性薄膜側の面の少なくとも微細孔形成部分に、該導電性薄膜を保持する保護部材を設けた後、前記微細孔の他方の開口から導電性物質を充填することを特徴とする貫通電極の形成方法を提供する。
本発明の方法において、前記導電性物質が金属からなり、前記微細孔内に溶融金属充填法により充填することが好ましい。
または、導電性物質が導電性ペーストからなり、前記微細孔内に印刷法により充填することもできる。
また本発明は、本発明の前記貫通電極の形成方法で形成された貫通電極を有することを特徴とする貫通電極付き基板を提供する。
【０００９】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
図２（ａ）〜（ｄ）は本発明による貫通電極の形成方法の一実施形態を工程順に示す図である。
図２（ａ）は、貫通電極を形成する基板１０を示している。本発明において、基板１０としては、シリコン基板等の半導体基板、セラミック基板、ガラス基板等の各種基板を用いることができる。また基板の厚さは、用途に応じて５０μｍ〜１ｍｍ程度のものを適宜選択できる。
【００１０】
本実施形態では、基板１０としてシリコン基板を用いており、この基板１０の両主面Ａ，Ｂには、図２（ａ）に示すように、厚さが数μｍ以下、好ましくは１μｍ程度のシリコン酸化膜からなる絶縁層１１が形成されている。
この基板１０の一方の主面Ａには、導電性薄膜１２が成膜されている。この導電性薄膜１２は必要に応じてパターニングされ、他の基板やデバイスとの電気的接続等に用いるパッドや配線が形成されている。
【００１１】
この導電性薄膜１２としては、Ａｌ，Ａｕ，Ｐｔ，Ｔｉ，Ａｇ，Ｃｕ，Ｂｉ，Ｓｎ，Ｎｉ，Ｃｒ，Ｚｎ等の金属、及びこれらの合金等の中から選択して用いることができる。この導電性薄膜１２は、スパッタリング法、真空蒸着法、メッキ法などの従来公知の各種方法を用いて形成することができ、その厚さは通常数μｍ以下とされる。
【００１２】
次いで、図２（ｂ）に示すように、基板１０の主面Ｂ側から導電性薄膜１２に向けて微細孔１３を形成する。まず、微細孔１３を形成する箇所の主面Ｂ側の絶縁層１１を除去した後、導電性薄膜１２に達するまで、基板１０及び主面Ａ側の絶縁層１１を、ＤＲＩＥを用いてエッチングする。微細孔１３を形成するための方法としては、ＩＣＰ−ＲＩＥ（Inductively Coupled Plasma-Reactive Ion Etching）に代表されるＤＲＩＥ（Deep-Reactive Ion Etching）法の他、ＫＯＨ溶液等を用いた異方性エッチング法、レーザー加工などを用いることができる。この微細孔形成と同時またはその形成後、微細孔１３の孔壁に新たな絶縁層１１を形成し、図２（ｂ）に示すように、一方が導電性薄膜１２で塞がれた微細孔１３を形成する。
この微細孔１３の孔径は、作製する貫通電極１５の形態に応じて５〜２００μｍ程度の範囲のものを形成することができる。
【００１３】
次いで、図２（ｃ）に示すように、基板１０の主面Ａに保護部材２０を接合し、導電性薄膜１２を該保護部材２０によって保持する。この保護部材２０としては平面部分を有し、該平面部分で導電性薄膜１２を保持できるものであれば良く、例えばガラス基板、シリコン等の半導体基板、セラミック基板、プラスチック基板などを用いることができる。保護部材２０を基板１０の主面Ａに接合するには、ホットメルト系接着剤、紫外線硬化型接着剤などを用いて接着することが好ましく、ホットメルト系接着剤を用いた場合、基板１０を加熱することで一度接着した保護部材１０を簡単に取り外せることから特に好ましい。なお、保護部材２０は導電性薄膜１２の少なくとも微細孔形成部分を保持すればよいが、図２（ｃ）に示すように導電性薄膜１２の全体を保持することがより好ましい。
【００１４】
次いで、図２（ｄ）に示すように、主面Ｂ側から前記微細孔１３内に導電性物質１４を、印刷法または溶融金属充填法によって充填する。
印刷法を用いる場合、微細孔１３内に充填する導電性物質としては、Ｃｕペースト、Ａｇペースト、カーボンペースト、Ａｕ−Ｓｎペースト等の導電性ペーストを使用することができる。
また、溶融金属充填法を用いる場合、微細孔１３内に充填する導電性物質としては、Ｓｎ，Ｉｎ等の低融点金属、またはＡｕ−Ｓｎ系、Ｓｎ−Ｐｂ系、Ｓｎ基、Ｐｂ基、Ａｕ基、Ｉｎ基、Ａｌ基等のはんだを使用することができる。
【００１５】
印刷法によりＣｕペースト等の導電性物質１４を充填する場合、導電性薄膜１２と導電性物質１４との電気的接続を確実にするために十分な印圧とする。本実施形態では、導電性薄膜１２の一方の面が保護部材２０で保持されているため、高い印圧で微細孔１３内に導電性物質１４を充填しても、導電性薄膜１２が破れることがない。
このように、微細孔１３内に導電性物質１４を充填することによって、基板１０の表裏を電気的に接続する貫通電極１５が形成される。
【００１６】
本実施形態では、微細孔１３の一方を塞いでいる配線やパッドなどの導電性薄膜１２を保護部材２０で保持した後、微細孔１３内に導電性物質１４を充填するので、保護部材２０によって薄い導電性薄膜１２からなる配線やパッドが保護され、従来問題となっていた搬送時の配線やパッドの破壊を防ぐことができる。
また配線やパッド等の導電性薄膜１２を破壊することなく、従来より高い印圧で微細孔１３内に導電性物質１４を充填することができるため、信頼性の高い電気的接続を有する貫通電極１５を提供できる。
さらに、この方法を用いて作製される貫通電極付き基板は、導電性薄膜１２に破れがなく、導電性物質１４と導電性薄膜１２との電気的接続が確実に得られるので、信頼性を向上することができる。
【００１７】
図３（ａ），（ｂ）は本発明による貫通電極の形成方法の他の実施形態を示す図である。先の実施形態では、基板１０に微細孔１３を形成した後、基板１０に保護部材２０を接合したが、本実施形態では、図３（ａ）に示すように、基板１０の主面Ａ側に保護部材２０を接合して導電性薄膜１２を保護した後に、図３（ｂ）に示すように、基板１０に微細孔１３を形成する。この後、微細孔１３内に印刷法または溶融金属充填法によって導電性物質１４を充填し、貫通電極１５を形成する。
【００１８】
本実施形態では、先の実施形態と同様の効果が得られ、さらに微細孔１３の形成以前に保護部材２０によって導電性薄膜１２を保持することによって、微細孔１３の形成工程及び次工程への搬送時に導電性薄膜１２が破れるのを防止することができる。
【００１９】
【実施例】
図２（ａ）〜（ｄ）に示す工程に従って貫通電極付き基板を作製した。
基板１０として厚さ１００μｍのシリコン基板を用いた。図２（ａ）に示すように、この基板１０の両主面Ａ，Ｂには、厚さが１μｍ程度のシリコン酸化膜からなる絶縁層１１が形成され、さらに一方の主面ＡにはＡｌからなる導電性薄膜１２が形成してある。
【００２０】
次いで、図２（ｂ）に示すように、もう一方の主面Ｂから前記導電性薄膜１２に向けて微細孔１３を形成した。まず、微細孔１３を形成する箇所の主面Ｂ側の絶縁層１１を除去した後、導電性薄膜１２に達するまで基板１０及び主面Ａ側の絶縁層１１を、ＤＲＩＥを用いてエッチングした。さらに微細孔１３の孔壁に、新たな絶縁層１１を形成して、一方が導電性薄膜１２で塞がれた微細孔１３を形成した。この微細孔１３の孔径は１００μｍとした。
【００２１】
次いで、図２（ｃ）に示すように、基板１０の主面Ａ側に厚さが３００μｍのガラス基板からなる保護部材２０を接着剤で接着し、導電性薄膜１２を保持した。
【００２２】
次いで、図２（ｄ）に示すように、主面Ｂ側から微細孔１３内に、印刷によりＣｕペーストからなる導電性物質１４を充填した。この際、導電性薄膜１２とＣｕペーストとが電気的接続を達し得るように印圧を設定した。これにより基板１０の表裏を電気的に接続する貫通電極１５を作製した。得られた貫通電極１５は、導電性薄膜１２に破れや破損等の不良がなく、微細孔１３内に充填した導電性物質１４と導電性薄膜１２との電気的接続が良好であった。
【００２３】
【発明の効果】
以上説明したように、本発明の方法によれば、微細孔の一方を塞いでいる配線やパッドなどの導電性薄膜を保護部材で保持した後、微細孔内に導電性物質を充填するので、保護部材によって薄い導電性薄膜からなる配線やパッドが保護され、従来問題となっていた搬送時の配線やパッドの破壊を防ぐことができる。
また配線やパッド等の導電性薄膜を破壊することなく、従来より高い印圧で微細孔内に導電性物質を充填することができるため、信頼性の高い電気的接続を有する貫通電極を提供できる。
さらに、本発明の貫通電極付き基板は、本発明の方法を用いて作製される貫通電極を有しているので、導電性薄膜に破れがなく、導電性物質と導電性薄膜との電気的接続が確実に得られ、信頼性を向上させることができる。
【図面の簡単な説明】
【図１】従来の貫通電極の形成方法を工程順に示す要部断面図である。
【図２】本発明の方法の一実施形態を工程順に示す要部断面図である。
【図３】本発明の方法の他の実施形態を示す要部断面図である。
【符号の説明】
１０…基板、１１…絶縁層、１２…導電性薄膜、１３…微細孔、１４…導電性物質、１５…貫通電極、２０…保護部材、Ａ，Ｂ…主面。

Claims (4)

  1. 基板（１０）を貫通して形成され、かつ一方の開口が導電性薄膜（１２）により塞がれている微細孔（１３）に、導電性物質（１４）を充填して貫通電極を形成する方法であって、
    前記基板の前記導電性薄膜側の面（Ａ）の少なくとも微細孔形成部分に、該導電性薄膜を保持する保護部材（２０）を設けた後、前記微細孔の他方の開口から導電性物質を充填することを特徴とする貫通電極（１５）の形成方法。
  2. 前記導電性物質が金属からなり、前記微細孔内に溶融金属充填法により充填することを特徴とする請求項１に記載の貫通電極の形成方法。
  3. 前記導電性物質が導電性ペーストからなり、前記微細孔内に印刷法により充填することを特徴とする請求項１に記載の貫通電極の形成方法。
  4. 請求項１〜３のいずれかに記載の方法で形成された貫通電極を有することを特徴とする貫通電極付き基板。
JP2002370201A 2002-12-20 2002-12-20 貫通電極の形成方法及び貫通電極付き基板 Expired - Fee Related JP4071615B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002370201A JP4071615B2 (ja) 2002-12-20 2002-12-20 貫通電極の形成方法及び貫通電極付き基板
US10/736,581 US7094677B2 (en) 2002-12-20 2003-12-17 Method of forming a penetration electrode and substrate having a penetration electrode
EP03028922A EP1432024A3 (en) 2002-12-20 2003-12-17 Method of forming a penetration electrode and substrate having a penetration electrode
CNB2003101212678A CN100358114C (zh) 2002-12-20 2003-12-17 形成穿透电极的方法以及具有穿透电极的基片
TW092135818A TWI307529B (en) 2002-12-20 2003-12-17 Method of forming a penetration electrode and substrate having a penetration electrode
KR1020030092297A KR20040055642A (ko) 2002-12-20 2003-12-17 관통 전극의 형성방법 및 관통 전극을 갖는 기판
US11/447,257 US7443035B2 (en) 2002-12-20 2006-06-06 Method of forming a penetration electrode and substrate having a penetration electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002370201A JP4071615B2 (ja) 2002-12-20 2002-12-20 貫通電極の形成方法及び貫通電極付き基板

Publications (2)

Publication Number Publication Date
JP2004200584A true JP2004200584A (ja) 2004-07-15
JP4071615B2 JP4071615B2 (ja) 2008-04-02

Family

ID=32376336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002370201A Expired - Fee Related JP4071615B2 (ja) 2002-12-20 2002-12-20 貫通電極の形成方法及び貫通電極付き基板

Country Status (6)

Country Link
US (2) US7094677B2 (ja)
EP (1) EP1432024A3 (ja)
JP (1) JP4071615B2 (ja)
KR (1) KR20040055642A (ja)
CN (1) CN100358114C (ja)
TW (1) TWI307529B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009176926A (ja) * 2008-01-24 2009-08-06 Fujikura Ltd 貫通配線基板及びその製造方法
JP2010074396A (ja) * 2008-09-17 2010-04-02 Daishinku Corp 圧電振動デバイスの封止部材、及び封止部材の製造方法
JP4580027B1 (ja) * 2009-07-15 2010-11-10 有限会社ナプラ 回路基板及び電子デバイス
US8415784B2 (en) 2009-06-02 2013-04-09 Napra Co., Ltd. Electronic device, conductive composition, metal filling apparatus, and electronic device manufacturing method

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) * 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7083425B2 (en) * 2004-08-27 2006-08-01 Micron Technology, Inc. Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
DE102005033254B4 (de) * 2005-07-15 2008-03-27 Qimonda Ag Verfahren zur Herstellung eines Chip-Trägersubstrats aus Silizium mit durchgehenden Kontakten
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
JP5522377B2 (ja) * 2009-03-05 2014-06-18 Ｔｄｋ株式会社 貫通電極の形成方法、及び半導体基板
FR2957191B1 (fr) * 2010-03-04 2012-12-28 Tronic S Microsystems Structure de support d'interconnexion electrique pour circuits integres, et procede de fabrication correspondant
DE102016119825A1 (de) * 2016-10-18 2018-04-19 HELLA GmbH & Co. KGaA Leiterplatte

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63263734A (ja) 1987-04-22 1988-10-31 Hitachi Ltd 半導体集積回路の実装装置
JPH06204191A (ja) * 1992-11-10 1994-07-22 Sony Corp 金属プラグ形成後の表面処理方法
JPH0917828A (ja) 1995-04-28 1997-01-17 Asahi Denka Kenkyusho:Kk 回路基板
US5786238A (en) * 1997-02-13 1998-07-28 Generyal Dynamics Information Systems, Inc. Laminated multilayer substrates
JPH10261710A (ja) * 1997-03-18 1998-09-29 Sony Corp 配線形成方法及び半導体装置の製造方法
JP2001517874A (ja) * 1997-09-19 2001-10-09 フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ． 製品の盗用と製品の操作を防止するための半導体素子の配線方法、この方法によって製造される半導体素子、およびチップカードでの半導体素子の使用方法
JP3447961B2 (ja) 1998-08-26 2003-09-16 富士通株式会社 半導体装置の製造方法及び半導体製造装置
US6452117B2 (en) * 1999-08-26 2002-09-17 International Business Machines Corporation Method for filling high aspect ratio via holes in electronic substrates and the resulting holes
JP2001111190A (ja) 1999-10-14 2001-04-20 Jsr Corp 配線基板およびその製造方法
US6406991B2 (en) * 1999-12-27 2002-06-18 Hoya Corporation Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board
US6475889B1 (en) * 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
JP3627856B2 (ja) * 2000-11-22 2005-03-09 株式会社フジクラ 微細空間への金属充填装置及び金属充填方法
JP2002368082A (ja) 2001-06-08 2002-12-20 Fujikura Ltd 微細空間への金属充填方法および装置
CN100578816C (zh) * 2001-08-24 2010-01-06 肖特股份公司 用于形成触点的方法及封装的集成电路组件
TWI229435B (en) * 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
US6936536B2 (en) * 2002-10-09 2005-08-30 Micron Technology, Inc. Methods of forming conductive through-wafer vias
TWI227050B (en) * 2002-10-11 2005-01-21 Sanyo Electric Co Semiconductor device and method for manufacturing the same
US6984583B2 (en) * 2003-09-16 2006-01-10 Micron Technology, Inc. Stereolithographic method for forming insulative coatings for via holes in semiconductor devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009176926A (ja) * 2008-01-24 2009-08-06 Fujikura Ltd 貫通配線基板及びその製造方法
JP2010074396A (ja) * 2008-09-17 2010-04-02 Daishinku Corp 圧電振動デバイスの封止部材、及び封止部材の製造方法
US8415784B2 (en) 2009-06-02 2013-04-09 Napra Co., Ltd. Electronic device, conductive composition, metal filling apparatus, and electronic device manufacturing method
US8759211B2 (en) 2009-06-02 2014-06-24 Napra Co., Ltd. Electronic device, conductive composition, metal filling apparatus, and electronic device manufacturing method
JP4580027B1 (ja) * 2009-07-15 2010-11-10 有限会社ナプラ 回路基板及び電子デバイス
JP2011023497A (ja) * 2009-07-15 2011-02-03 Napura:Kk 回路基板及び電子デバイス

Also Published As

Publication number Publication date
TWI307529B (en) 2009-03-11
US7443035B2 (en) 2008-10-28
EP1432024A3 (en) 2009-11-25
CN100358114C (zh) 2007-12-26
EP1432024A2 (en) 2004-06-23
JP4071615B2 (ja) 2008-04-02
CN1516241A (zh) 2004-07-28
US20040180539A1 (en) 2004-09-16
US7094677B2 (en) 2006-08-22
US20060281294A1 (en) 2006-12-14
TW200416890A (en) 2004-09-01
KR20040055642A (ko) 2004-06-26

Similar Documents

Publication Publication Date Title
JP4071615B2 (ja) 貫通電極の形成方法及び貫通電極付き基板
DE10164494B4 (de) Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
TW563231B (en) Semiconductor device substrate and manufacturing method thereof and semiconductor package
JP4012886B2 (ja) ソルダボールを用いたマイクロ電子機械システムの製造方法
JP2004095849A (ja) 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
EP1630864A2 (en) Substrate with many via contact means disposed therein
JP5275155B2 (ja) 電子デバイスの製造方法
EP1191829A3 (en) Surface electrode structure on ceramic multi-layer substrate and process for producing the same
JP2008516424A (ja) 埋設された複数の軟質導電性バンプを備えた素子、ならびに、そのような素子と、複数の硬質導電性ポイントを備えた素子と、の電気的接続方法
JP2009200228A (ja) 基板モジュールおよびその製造方法ならびに電子機器
JP5478009B2 (ja) 半導体パッケージの製造方法
JP2000228006A (ja) ボンディングパットおよびバンプを用いた接合体、および磁気ヘッド装置
US6663232B2 (en) Configuration of ink jet print head capable of reliably maintaining its continuity
JP5194537B2 (ja) 半導体装置およびその製造方法
JP2002277485A (ja) プローブカード、プローブピン、プローブカード製造方法及びプローブピン製造方法
JP2006173222A (ja) 配線基板
JP2008251935A (ja) 誘電体基板の製造方法
JP3072361B2 (ja) 超小型薄膜回路保護用電子部品の製造法
JP2009281962A (ja) 回路基板およびプローブ端子付き回路基板
JP2874184B2 (ja) 半導体装置の製造方法
JP2018031659A (ja) 回路装置
TWI532122B (zh) 製造多數薄晶片的方法以及用此方法製造的薄晶片
JP5743561B2 (ja) 配線基板
JP2010157554A (ja) Ｍｅｍｓセンサパッケージ及びその製造方法
JPH01278057A (ja) フラット型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080117

R151 Written notification of patent or utility model registration

Ref document number: 4071615

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140125

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees