JPH06204191A - 金属プラグ形成後の表面処理方法 - Google Patents

金属プラグ形成後の表面処理方法

Info

Publication number
JPH06204191A
JPH06204191A JP23240993A JP23240993A JPH06204191A JP H06204191 A JPH06204191 A JP H06204191A JP 23240993 A JP23240993 A JP 23240993A JP 23240993 A JP23240993 A JP 23240993A JP H06204191 A JPH06204191 A JP H06204191A
Authority
JP
Japan
Prior art keywords
surface treatment
metal plug
film
treatment method
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23240993A
Other languages
English (en)
Inventor
Keiji Shinohara
啓二 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP23240993A priority Critical patent/JPH06204191A/ja
Publication of JPH06204191A publication Critical patent/JPH06204191A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 本発明は、金属プラグを形成した後、アフタ
ーコロージョンを発生させる要因を除去することで、金
属プラグに接続する配線の品質の向上を図る。 【構成】 絶縁膜１３に設けたコンタクト孔１４内に金
属プラグ１７を形成した後、金属プラグ１７の表面や絶
縁膜１３の表面を、水素原子を含む還元性のガスとし
て、例えば水素ガスまたはアンモニアガスをプラズマ化
した雰囲気、あるいは水をプラズマ化した雰囲気にさら
すことによって、それぞれの表面に付着した不要物２１
を除去する方法である。または、希ガスをプラズマ化し
てそれぞれの表面をスパッタリングすることによって、
不要物を除去する方法である。上記各表面処理におい
て、基板を５０℃以上６５０℃以下の温度に加熱するこ
とも可能である。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に適用される方法に関し、特に金属プラグ形成後の表面
処理方法に関するものである。
【０００２】
【従来の技術】半導体装置の設計ルールの微細化にとも
なって、コンタクト孔の径も小さくなってきている。と
ころが絶縁耐圧を確保するための層間絶縁膜の膜厚はほ
とんど変わっていない。この結果、コンタクト孔のアス
ペクト比が大きくなっている。このため、アルミニウム
膜のみで配線を形成した場合には、コンタクト孔の段差
部におけるアルミニウム膜の被覆性がよくないので、コ
ンタクト孔で導通不良を生じ、半導体装置の信頼性を低
下させる。
【０００３】また別の配線形成方法として、コンタクト
孔を形成した後、例えば六フッ化タングステン（Ｗ
Ｆ6 ）の還元反応を利用して、コンタクト孔の内部のみ
にタングステン（Ｗ）膜を形成する、いわゆる選択タン
グステン−ＣＶＤ（化学的気相成長）法が提案されてい
る。この方法では、全てのコンタクト孔に、タングステ
ンを完全に選択成長させることが困難であり、また深さ
の異なるコンタクト孔を同時に埋め込むことができない
という原理的な課題を有している。
【０００４】上記課題を解決する方法として、いわゆる
ブランケットタングステン−ＣＶＤ法が提案されてい
る。この方法は、コンタクト孔を形成した後に、コンタ
クト孔の内部とともにコンタクト孔を形成した絶縁膜上
にもタングステン膜を形成する。その後タングステン膜
をエッチバックして、コンタクト孔の内部のみにタング
ステン膜を残すものである。この方法では、上記説明し
た選択タングステン−ＣＶＤ法よりも容易に膜形成がで
き、しかも深さの異なるコンタクト孔を同時に埋め込む
ことが可能になる。
【０００５】上記ブランケットタングステン−ＣＶＤ法
では、絶縁膜である酸化シリコン（ＳｉＯ2 ）膜との密
着性を向上させるための窒化酸化チタン（ＴｉＯＮ）層
を形成した後でも、コンタクト孔内をタングステン膜で
埋め込むことが可能である。この場合には、窒化酸化チ
タン層がバリア層として機能することと、タングステン
の融点が３３８０℃であることもあり、比較的高温で成
膜しても、例えばシリコン基板中へのタングステンの侵
入が抑制されるので、良好な電気特性が得られる。
【０００６】次に、ブランケットタングステン−ＣＶＤ
法とエッチバック技術とによって、コンタクト孔の内部
にタングステンプラグを形成する方法を、図５によって
説明する。
【０００７】図５の（１）に示すように、シリコン基板
４１の上層には、拡散層４２が形成されている。また上
記シリコン基板４１の上面には酸化シリコン（Ｓｉ
Ｏ2 ）よりなる層間絶縁膜４３が成膜されている。まず
通常のホトリソグラフィー技術とエッチングとによっ
て、上記拡散層４２上の上記層間絶縁膜４３にコンタク
ト孔４４を形成する。
【０００８】次いで図５の（２）に示すように、例えば
反応性スパッタ法によって、コンタクト孔４４の内壁と
層間絶縁膜４３の表面とに、チタン（Ｔｉ）膜４５ａと
窒化酸化チタン（ＴｉＯＮ）４５ｂとを順次積層した膜
４５を成膜する。なお窒化酸化チタン膜の代わりに窒化
チタン（ＴｉＮ）膜等を用いることも可能である。その
後、例えばコールドウォール型のＣＶＤ装置を用いて、
チタン膜４５ａと窒化酸化チタン４５ｂとを順次積層し
た膜４５の表面にタングステン膜４６を堆積する。
【０００９】その後図５の（３）に示すように、フッ素
を含むガスとして、例えば六フッ化イオウ（ＳＦ6 ）よ
りなるエッチングガスを用いたエッチングにより、上記
タングステン膜４６をエッチバックして、図の２点鎖線
で示す部分を除去する。そして、コンタクト孔４４の内
部にタングステン膜４６よりなるタングステンプラグ４
７を形成する。また上記エッチバック時に、層間絶縁膜
４３上のチタン膜４５ａと窒化酸化チタン４５ｂとを順
次積層した膜４５もエッチバックして除去する場合に
は、上記六フッ化イオウよりなるエッチングガスの代わ
りに、例えば六フッ化イオウに塩素を含むガスとして、
例えば塩素（Ｃｌ2 ）を添加したエッチングガスを用い
て、エッチバックを行えばよい。
【００１０】さらに金属配線層を形成するには、図６に
示すように、タングステンプラグ４７上と層間絶縁膜４
３上とに、チタン（Ｔｉ）膜４８と窒化酸化チタン（Ｔ
ｉＯＮ）膜４９とを成膜する。さらにアルミニウム−シ
リコン（Ａｌ−Ｓｉ）膜５０を成膜する。
【００１１】
【発明が解決しようとする課題】しかしながら、上記タ
ングステンプラグを形成する方法では、エッチバックを
行ったタングステン膜上および層間絶縁膜上に、エッチ
バックで用いたフッ素（Ｆ），塩素（Ｃｌ）またはエッ
チバック時に生成された反応生成物等の不要物が付着す
る。不要物が付着した状態で、上記説明したような金属
配線層を形成した場合には、タングステンプラグとチタ
ン膜との間に不要物が取り込まれた状態になる。このた
め、Ａｌ−Ｓｉ膜を加工した後、例えば不要物として残
留している塩素の影響によって、アフターコロージョン
と呼ばれるアルミニウムの腐食が発生する。
【００１２】またブランケットタングステン−ＣＶＤ法
によってタングステン膜を成膜した場合には、タングス
テン膜がコンタクト孔の底面側と側壁側とより形成され
るために、コンタクト孔の内部における当該タングステ
ン膜には、タングステン膜が成長して接触した部分が継
ぎ目となる。この継ぎ目は、十分に密な状態で成膜され
ていないので脆弱になっている。このため、エッチバッ
ク時に、この継ぎ目のエッチング速度が早くなって、継
ぎ目にわずかではあるがスリット状の隙間が形成され
る。また層間絶縁膜に段差が形成されている場合には、
段差部におけるエッチング残りを生じないように、通常
オーバエッチングを行う。このとき、継ぎ目がエッチン
グされて、その部分が凹状のくぼみになる。
【００１３】上記のようにスリット状の隙間や凹状のく
ぼみを生じた状態で、不要物を除去するためのウェット
エッチングを行った場合には、スリット状の隙間や凹状
のくぼみに、エッチング液やエッチング後の洗浄時に用
いた水等が侵入して残留する。この状態でアルミニウム
膜を成膜した場合には、残留していたエッチング液とア
ルミニウム、もしくは残留していた水とアルミニウムと
が反応して、アルミニウム膜を腐食する。この結果、配
線の信頼性が低下し、半導体装置の品質が落ちる。
【００１４】本発明は、金属プラグに接続する配線を信
頼性高く形成するための金属プラグ形成後の表面処理方
法を提供することを目的とする。
【００１５】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた金属プラグ形成後の表面処理方法
である。すなわち、基板上の絶縁膜に設けたコンタクト
孔内と絶縁膜上とに金属膜を形成した後、金属膜をエッ
チバックすることによりコンタクト孔内のみに金属膜を
残して金属プラグを形成し、その後金属プラグの表面お
よび絶縁膜の表面に付着した不要物を、水素原子を含む
還元性のガスをプラズマ化した雰囲気にさらすことによ
って除去する方法である。例えば、還元性のガスには水
素ガスまたはアンモニアガスを用いる。
【００１６】または、水をプラズマ化した雰囲気に不要
物をさらすことによって、当該不要物を除去することも
可能である。もしくは、希ガスをプラズマ化してスパッ
タリングすることによって、不要物を除去することも可
能である。
【００１７】また、上記表面処理方法によって表面処理
を行った後、その表面処理方法とは異なる表面処理方法
として、水素原子を含む還元性のガスをプラズマ化した
雰囲気にさらす表面処理方法、水素ガスもしくはアンモ
ニアガスよりなる還元性のガスをプラズマ化した雰囲気
にさらす表面処理方法、水をプラズマ化した雰囲気にさ
らす表面処理方法、および希ガスをプラズマ化してスパ
ッタリングする表面処理方法のうちの少なくとも一つの
表面処理方法によって表面処理を行う。
【００１８】上記表面処理時には基板を５０℃以上６５
０℃以下の温度に加熱することが望ましい。さらに金属
膜は、タングステン，モリブデン，プラチニウム，銅，
シリサイド化合物またはアルミニウムを含むもので形成
することも可能である。
【００１９】
【作用】上記表面処理方法では、水素原子を含む還元性
のガスをプラズマ化した雰囲気に、金属プラグの表面お
よび絶縁膜の表面に付着した不要物をさらすことによっ
て、当該不要物を除去する。そのため、金属膜の継ぎ目
の部分にエッチング液や水等が残留することがなくなる
ので、配線に用いるアルミニウム系金属膜を形成した場
合に、そのアルミニウム系金属膜を腐食することがな
い。
【００２０】また上記エッチングガスに水素ガスまたは
アンモニアガスを用いたことによって、不要物のうち、
フッ素等のハロゲン原子または分子は、蒸気圧が高い水
素化ハロゲンになる。このため、金属プラグの表面や絶
縁膜の表面より水素化ハロゲンは離脱し易くなる。さら
に上記水をプラズマ化した雰囲気に不要物をさらすこと
によっても、上記同様の作用が得られる。
【００２１】またさらに希ガスをプラズマ化した雰囲気
に不要物をさらすことによって、金属プラグの表面や絶
縁膜の表面がスパッタされる。このため、不要物はスパ
ッタ作用によって除去される。この際、金属プラグ表面
における化学作用は生じないので、金属プラグの継ぎ目
部分がエッチングされることはない。
【００２２】上記表面処理のうちいずれかの表面処理を
行った後、当該表面処理とは異なる表面処理方法のうち
の一つの方法によって表面処理を行うことにより、初め
の表面処理によって、金属プラグの継ぎ目部分をエッチ
ングすることなく不要物を除去し、次の表面処理によっ
て、金属プラグの継ぎ目部分をエッチングすることな
く、初めの表面処理時に生じた不要物を除去する。
【００２３】上記金属プラグ形成後の表面処理方法にお
いて、プラズマエッチング時における基板を５０℃以上
６５０℃以下の温度に加熱することにより、プラズマエ
ッチングによって生成された反応生成物，ハロゲン原子
あるいは分子等が金属プラグの表面や絶縁膜の表面より
離脱し易くなる。
【００２４】また上記金属膜を、タングステン，モリブ
デン，プラチニウム，銅，シリサイド化合物またはアル
ミニウムを含むもので形成しても、上記説明したと同様
の作用が得られる。
【００２５】
【実施例】本発明の第１の実施例を、図１のプラグ形成
工程および表面処理の説明図によって説明する。
【００２６】図１の（１）に示すように、通常のホトリ
ソグラフィー技術とエッチングとによって、基板１１の
上層に設けられている拡散層１２上でかつ基板１１上に
成膜されている絶縁膜１３にコンタクト孔１４を形成す
る。
【００２７】次いで図１の（２）に示すように、例えば
反応性スパッタ法によって、コンタクト孔１４の内壁と
絶縁膜１３の表面とに密着層１５を形成する。この密着
層１５は、例えばチタン（Ｔｉ）系の材料である窒化酸
化チタン（ＴｉＯＮ）膜で形成される。続いて例えばブ
ランケットタングステン−ＣＶＤ法によって、上記コン
タクト孔１４内部を埋め込む状態にして、上記密着層１
５の上面に、金属膜１６を形成する。この金属膜１６
は、例えばタングステン膜よりなる。上記ブランケット
タングステン−ＣＶＤ法では、例えば、水素１に対して
六フッ化タングステン（ＷＦ6 ）１９の割合で混合した
反応ガスを用い、反応温度（基板温度）を４００℃、反
応雰囲気の圧力を８６７Ｐａに設定する。
【００２８】続いて図１の（３）に示すように、上記金
属膜１６の２点鎖線で示す部分をエッチバックすること
により、上記絶縁膜１３上の当該金属膜１６を除去す
る。そしてコンタクト孔１４の内部に当該金属膜１６よ
りなる金属プラグ１７を形成する。上記エッチバックで
は、例えばエッチングガスに流量が５０ｓｃｃｍの六フ
ッ化イオウ（ＳＦ6 ）と流量が１０ｓｃｃｍの塩素（Ｃ
ｌ2 ）との混合ガスを用い、エッチング雰囲気の圧力を
１．３Ｐａ、マイクロ波パワーを１ｋＷ、高周波バイア
スを１０Ｗに設定する。上記エッチバックでは、絶縁膜
１３上の密着層１５（１点鎖線で示す部分）もエッチバ
ックされて除去される。
【００２９】上記エッチバックを行うと、図１の（４）
に示すように、フッ素や塩素等のエッチングガス種また
は塩化タングステンやフッ化チタン等の反応生成物より
なる不要物２１が上記金属プラグ１７の表面や上記絶縁
膜１３の表面に付着する。
【００３０】その後、上記不要物２１を除去するための
表面処理を行う。表面処理では、例えば、流量を１００
ｓｃｃｍに設定した４％の水素を含むアルゴンを放電ガ
スに用い、また放電雰囲気の圧力を１．３Ｐａに設定
し、マイクロ波パワーを１ｋＷ、高周波バイアスを５Ｗ
に設定して、放電を行う。
【００３１】放電によって、放電ガスが分解し、水素ラ
ジカル２２を発生する。この水素ラジカル２２と不要物
２１のうちのフッ素や塩素とが反応して、蒸気圧が高い
フッ化水素や塩化水素等のガス２３を生成する。このよ
うにして、金属プラグ１７の表面や絶縁膜１３の表面に
付着したフッ素や塩素を除去する。またアルゴンイオン
２４のスパッタリング作用によって、不要物２１のうち
の塩化タングステンやフッ化チタン等の反応生成物２５
を金属プラグ１７の表面や絶縁膜１３の表面より除去す
る。
【００３２】上記放電ガスには水素を混合したアルゴン
ガスを用いたが、例えばアンモニア（ＮＨ3 ）を用いる
こともでき、またメタン（ＣＨ4 ）等のハイドロカーボ
ンガス等の水素原子を含む還元性のガスを用いることも
可能である。
【００３３】また上記表面処理時に、基板１１を５０℃
以上６５０℃以下に加熱すると、除去反応が促進され
る。なお、基板１１の温度が５０℃より低い場合には、
除去反応が抑制され、基板１１の温度が６５０℃より高
い場合には、密着層１５のバリアメタルとしての機能が
失われる。
【００３４】次に、第２の実施例を図２によって説明す
る。
【００３５】図に示すように、前記第１の実施例の図１
の（１）〜（３）で説明した工程を行うことによって、
絶縁膜１３に設けたコンタクト孔１４の内部に金属プラ
グ１７を形成する。その後、例えば、流量が１００ｓｃ
ｃｍのアルゴンガス（キャリアガスとして作用）と流量
が３０ｓｃｃｍのＨ2 Ｏとを混合したものを放電ガスに
用い、また放電雰囲気の圧力を１．３Ｐａに設定し、マ
イクロ波パワーを１ｋＷ、高周波バイアスを５Ｗ、基板
１１の温度を２５０℃に設定して、放電を行う。
【００３６】放電によって、Ｈ2 Ｏが分解して水素ラジ
カル２２を発生する。この水素ラジカル２２と不要物２
１のフッ素や塩素とが反応して、蒸気圧が高いフッ化水
素や塩化水素等のガス２３を生成する。このようにし
て、金属プラグ１７の表面や絶縁膜１３の表面に付着し
たフッ素や塩素を除去する。またアルゴンイオン２４の
スパッタリング作用によって、不要物２１のうちの塩化
タングステンやフッ化チタン等の反応生成物２５を金属
プラグ１７の表面や絶縁膜１３の表面より除去する。
【００３７】また上記表面処理時には、基板１１の温度
を２５０℃に加熱したが、例えば基板１１を５０℃以上
６５０℃以下に加熱した場合にも、同様に不要物２１の
除去反応は促進される。なお、基板１１の温度が５０℃
より低い場合には、除去反応が抑制され、基板１１の温
度が６５０℃より高い場合には、密着層１５のバリアメ
タルとしての機能が失われる。
【００３８】次に表面処理方法の第３の実施例を、図３
によって説明する。
【００３９】図に示すように、前記第１の実施例の図１
の（１）〜（３）で説明した工程を行うことによって、
絶縁膜１３に設けたコンタクト孔１４の内部に金属プラ
グ１７を形成する。その後、例えば、流量が１００ｓｃ
ｃｍのアルゴンガスを放電ガスに用い、放電雰囲気の圧
力を１．３Ｐａに設定し、マイクロ波パワーを１ｋＷ、
高周波バイアスを１０Ｗ、基板１１の温度を２５０℃に
設定して、放電を行う。
【００４０】放電によって、アルゴンイオン２４が発生
する。このアルゴンイオン２４は高周波バイアスによっ
て基板１１方向に加速され、金属プラグ１７の表面や絶
縁膜１３の表面に入射される。そして、フッ素や塩素等
のハロゲン原子やフッ化タングステンや塩化タングステ
ン等の反応生成物よりなる不要物２１をスパッタリング
作用によって、金属プラグ１７の表面や絶縁膜１３の表
面より除去する。
【００４１】また上記表面処理時には、基板１１の温度
を２５０℃に加熱したが、例えば基板１１を５０℃以上
６５０℃以下に加熱した場合にも、同様に不要物２１の
除去反応は促進される。なお、基板１１の温度が５０℃
より低い場合には、除去反応が抑制され、基板１１の温
度が６５０℃より高い場合には、密着層１５のバリアメ
タルとしての機能が失われる。
【００４２】次に表面処理方法の第４の実施例を、図４
によって説明する。
【００４３】図４の（１）に示すように、前記第１の実
施例の図１の（１）〜（３）で説明した工程を行うこと
によって、絶縁膜１３に設けたコンタクト孔１４の内部
に金属プラグ１７を形成する。その後、例えば、流量が
１００ｓｃｃｍのアルゴンガス（キャリアガスとして作
用）と流量が３０ｓｃｃｍのＨ2 Ｏとを混合したものを
放電ガスに用い、また放電雰囲気の圧力を１．３Ｐａに
設定し、マイクロ波パワーを１ｋＷ、高周波バイアスを
５Ｗ、基板１１の温度を２５０℃に設定して、放電を行
う。
【００４４】放電によって、Ｈ2 Ｏが分解して水素ラジ
カル２２を発生する。この水素ラジカル２２と不要物２
１のフッ素や塩素とが反応して、蒸気圧が高いフッ化水
素や塩化水素等のガス２３を生成する。このようにし
て、金属プラグ１７の表面や絶縁膜１３の表面に付着し
たフッ素や塩素を除去する。
【００４５】このとき、金属プラグ１７と放電で未反応
のＨ2 Ｏとの反応によって、または金属プラグ１７と放
電分解した酸素ラジカルとの反応によって、酸化チタン
（ＴｉＯ2 ）または酸化タングステン（ＷＯ2 ）等が生
成され、不要物２６となって残留する可能性がある。
【００４６】このため図４の（２）に示すように、不要
物２６が残留している場合にはその不要物２６を除去す
る必要が生じる。上記不要物２６の除去は、例えば、ア
ルゴンイオン２４のスパッタリング作用によって行う。
その処理条件としては、例えば、流量が１００ｓｃｃｍ
のアルゴンガスを放電ガスに用い、放電雰囲気の圧力を
１．３Ｐａに設定し、マイクロ波パワーを１ｋＷ、高周
波バイアスを１０Ｗ、基板１１の温度を２５０℃に設定
して、放電を行う。
【００４７】放電によって、アルゴンイオン２４が発生
する。このアルゴンイオン２４は高周波バイアスによっ
て基板１１方向に加速され、金属プラグ１７の表面や絶
縁膜１３の表面に入射される。そして、上記不要物２６
をスパッタリング作用によって、金属プラグ１７の表面
や絶縁膜１３の表面より除去する。
【００４８】また上記表面処理時には、基板１１の温度
を２５０℃に加熱したが、例えば基板１１を５０℃以上
６５０℃以下に加熱した場合にも、同様に不要物２１，
２６の除去反応は促進される。なお、基板１１の温度が
５０℃より低い場合には、除去反応が抑制され、基板１
１の温度が６５０℃より高い場合には、密着層１５のバ
リアメタルとしての機能が失われる。
【００４９】上記説明した第４の実施例では、一例とし
て、初めにＨ2 Ｏを分解して得た水素ラジカル２２によ
って不要物２１を除去した後、アルゴンイオンのスパッ
タリング作用によって不要物２６を除去したが、付着し
ている不要物の種類に合わせて、実施例１，２，３で説
明したいずれかの表面処理方法を二つ以上組み合わせて
行うことも可能である。そして、その組合せ方は、付着
している不要物の種類によって、適宜決定される。
【００５０】上記各実施例における説明では、金属膜１
６にタングステン（Ｗ）膜を用いた場合を説明したが、
例えば、モリブデン，プラチニウム，銅，シリサイド化
合物またはアルミニウムを含む金属膜で形成した場合も
上記同様にして、不要物２１，２６を除去することが可
能である。
【００５１】また上記表面処理を行える装置は、マイク
ロ波プラズマエッチング装置に限定されることはなく、
例えば平行平板型エッチング装置、マグネトロン反応性
イオンエッチング装置またはダウンフロータイプの処理
装置等、種々のエッチング装置を用いることが可能であ
る。
【００５２】
【発明の効果】以上、説明したように本発明によれば、
水素原子を含む還元性のガスとして、水素ガスまたはア
ンモニアガスをプラズマ化した雰囲気に、金属プラグの
表面および絶縁膜の表面に生成された不要物がさらされ
るので、不要物を除去することができる。また本処理は
ドライ処理なので、金属プラグに形成される継ぎ目の部
分には、配線となるアルミニウム膜を腐食する成分が残
留しない。したがって、信頼性の高い配線形成が可能に
なり、半導体装置の品質の向上が図れる。
【００５３】また水をプラズマ化した雰囲気に不要物を
さらして除去する場合、希ガスをプラズマ化してスパッ
タ作用により不要物を除去する場合にも、上記同様の効
果が得られる。
【００５４】上記表面処理方法のうちいずれかの表面処
理方法によって表面処理を行った後、当該表面処理方法
とは異なる表面処理方法のうちの一つの方法によって表
面処理を行うので、まず、初めの表面処理によって、金
属プラグの継ぎ目部分をエッチングすることなく不要物
を除去できる。そして次の表面処理によって、金属プラ
グの継ぎ目部分をエッチングすることなく、初めの表面
処理時に生じた不要物を除去することができる。
【００５５】表面処理時に、基板を５０℃以上６５０℃
以下の温度に加熱する場合には、不要物の除去反応を促
進することができる。また金属膜を、タングステン，モ
リブデン，プラチニウム，銅，シリサイド化合物または
アルミニウムを含むもので形成しても、上記同様の効果
を得ることができる。
【図面の簡単な説明】
【図１】第１の実施例のプラグ形成工程および表面処理
の説明図である。
【図２】第２の実施例における表面処理の説明図であ
る。
【図３】第３の実施例における表面処理の説明図であ
る。
【図４】第４の実施例における表面処理の説明図であ
る。
【図５】従来例のタングステンプラグの形成工程図であ
る。
【図６】従来例の金属配線層の説明図である。
【符号の説明】
１１ 基板 １３ 絶縁膜 １４ コンタクト孔 １６ 金属膜 １７ 金属プラグ ２１ 不要物 ２６ 不要物

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 基板上の絶縁膜に設けたコンタクト孔内
    と当該絶縁膜上とに金属膜を形成した後、前記金属膜を
    エッチバックすることによって前記コンタクト孔内のみ
    に当該金属膜を残して金属プラグを形成し、その後前記
    金属プラグの表面および前記絶縁膜の表面に付着した不
    要物を除去する表面処理方法において、 前記不要物の除去を、水素原子を含む還元性のガスをプ
    ラズマ化した雰囲気にさらすことによって行うことを特
    徴とする金属プラグ形成後の表面処理方法。
  2. 【請求項２】 請求項１記載の金属プラグ形成後の表面
    処理方法において、 前記水素原子を含む還元性のガスが水素ガスまたはアン
    モニアガスよりなることを特徴とする金属プラグ形成後
    の表面処理方法。
  3. 【請求項３】 基板上の絶縁膜に設けたコンタクト孔内
    と当該絶縁膜上とに金属膜を形成した後、前記金属膜を
    エッチバックすることにより前記コンタクト孔内のみに
    当該金属膜を残して金属プラグを形成し、その後前記金
    属プラグの表面および前記絶縁膜の表面に付着した不要
    物を除去する表面処理方法において、 前記不要物の除去を、水をプラズマ化した雰囲気にさら
    すことによって行うことを特徴とする金属プラグ形成後
    の表面処理方法。
  4. 【請求項４】 基板上の絶縁膜に設けたコンタクト孔内
    と当該絶縁膜上とに金属膜を形成した後、前記金属膜を
    エッチバックすることにより前記コンタクト孔内のみに
    当該金属膜を残して金属プラグを形成し、その後前記金
    属プラグの表面および前記絶縁膜の表面に付着した不要
    物を除去する表面処理方法において、 前記不要物の除去を、希ガスをプラズマ化してスパッタ
    リングすることによって行うことを特徴とする金属プラ
    グ形成後の表面処理方法。
  5. 【請求項５】 請求項１，請求項２，請求項３または請
    求項４に記載の金属プラグ形成後の表面処理方法におい
    て、 前記表面処理方法によって表面処理を行った後、 当該表面処理方法とは異なる表面処理方法であって、水
    素原子を含む還元性のガスをプラズマ化した雰囲気にさ
    らす表面処理方法、水素ガスまたはアンモニアガスより
    なる還元性のガスをプラズマ化した雰囲気にさらす表面
    処理方法、水をプラズマ化した雰囲気にさらす表面処理
    方法、および希ガスをプラズマ化してスパッタリングす
    る表面処理方法のうちの少なくとも一つの表面処理方法
    によって表面処理を行うことを特徴とする金属プラグ形
    成後の表面処理方法。
  6. 【請求項６】 請求項１，請求項２，請求項３，請求項
    ４または請求項５に記載の金属プラグ形成後の表面処理
    方法において、 前記表面処理時における前記基板を５０℃以上６５０℃
    以下の温度に加熱することを特徴とする金属プラグ形成
    後の表面処理方法。
  7. 【請求項７】 請求項１，請求項２，請求項３，請求項
    ４，請求項５または請求項６に記載の金属プラグ形成後
    の表面処理方法において、 前記金属膜は、タングステン，モリブデン，プラチニウ
    ム，銅，シリサイド化合物またはアルミニウムを含むも
    のよりなることを特徴とする金属プラグ形成後の表面処
    理方法。
JP23240993A 1992-11-10 1993-08-24 金属プラグ形成後の表面処理方法 Pending JPH06204191A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23240993A JPH06204191A (ja) 1992-11-10 1993-08-24 金属プラグ形成後の表面処理方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP32612992 1992-11-10
JP4-326129 1992-11-10
JP23240993A JPH06204191A (ja) 1992-11-10 1993-08-24 金属プラグ形成後の表面処理方法

Publications (1)

Publication Number Publication Date
JPH06204191A true JPH06204191A (ja) 1994-07-22

Family

ID=26530446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23240993A Pending JPH06204191A (ja) 1992-11-10 1993-08-24 金属プラグ形成後の表面処理方法

Country Status (1)

Country Link
JP (1) JPH06204191A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000029642A1 (en) * 1998-11-17 2000-05-25 Applied Materials, Inc. Removing oxides or other reducible contaminants from a substrate by plasma treatment
WO2001017007A1 (fr) * 1999-08-27 2001-03-08 Tokyo Electron Limited Techniques d'attaque et de traitement au plasma
US6355571B1 (en) 1998-11-17 2002-03-12 Applied Materials, Inc. Method and apparatus for reducing copper oxidation and contamination in a semiconductor device
KR100370143B1 (ko) * 2000-08-10 2003-01-30 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성 방법
EP1320128A1 (en) * 2001-12-17 2003-06-18 AMI Semiconductor Belgium BVBA Method for making interconnect structures
US6656837B2 (en) 2001-10-11 2003-12-02 Applied Materials, Inc. Method of eliminating photoresist poisoning in damascene applications
US6750141B2 (en) 2001-03-28 2004-06-15 Applied Materials Inc. Silicon carbide cap layers for low dielectric constant silicon oxide layers
DE19752637B4 (de) * 1996-12-24 2005-12-29 LG Semicon Co., Ltd., Cheongju Verfahren zur Herstellung einer Leitungsanordnung einer Halbleitereinrichtung
JP2006066642A (ja) * 2004-08-26 2006-03-09 Elpida Memory Inc 半導体装置の製造方法
CN100358114C (zh) * 2002-12-20 2007-12-26 株式会社藤仓 形成穿透电极的方法以及具有穿透电极的基片
US7604708B2 (en) 2003-02-14 2009-10-20 Applied Materials, Inc. Cleaning of native oxide with hydrogen-containing radicals
WO2015016149A1 (ja) * 2013-07-29 2015-02-05 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および記録媒体
JP2021507509A (ja) * 2017-12-14 2021-02-22 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ エッチング残留物の少ない金属酸化物のエッチング方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19752637B4 (de) * 1996-12-24 2005-12-29 LG Semicon Co., Ltd., Cheongju Verfahren zur Herstellung einer Leitungsanordnung einer Halbleitereinrichtung
JP4901004B2 (ja) * 1998-11-17 2012-03-21 アプライド マテリアルズ インコーポレイテッド 基板表面上の酸化銅を除去する方法
US6355571B1 (en) 1998-11-17 2002-03-12 Applied Materials, Inc. Method and apparatus for reducing copper oxidation and contamination in a semiconductor device
JP2002530845A (ja) * 1998-11-17 2002-09-17 アプライド マテリアルズ インコーポレイテッド プラズマ処理による酸化物又は他の還元可能な汚染物質の基板からの除去
WO2000029642A1 (en) * 1998-11-17 2000-05-25 Applied Materials, Inc. Removing oxides or other reducible contaminants from a substrate by plasma treatment
US6700202B2 (en) 1998-11-17 2004-03-02 Applied Materials, Inc. Semiconductor device having reduced oxidation interface
US6734102B2 (en) 1998-11-17 2004-05-11 Applied Materials Inc. Plasma treatment for copper oxide reduction
US8183150B2 (en) 1998-11-17 2012-05-22 Applied Materials, Inc. Semiconductor device having silicon carbide and conductive pathway interface
US6946401B2 (en) 1998-11-17 2005-09-20 Applied Materials, Inc. Plasma treatment for copper oxide reduction
US7211197B2 (en) 1999-08-27 2007-05-01 Tokyo Electron Limited Etching method and plasma processing method
US6780342B1 (en) 1999-08-27 2004-08-24 Tokyo Electron Limited Method of etching and method of plasma treatment
WO2001017007A1 (fr) * 1999-08-27 2001-03-08 Tokyo Electron Limited Techniques d'attaque et de traitement au plasma
KR100370143B1 (ko) * 2000-08-10 2003-01-30 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성 방법
US6750141B2 (en) 2001-03-28 2004-06-15 Applied Materials Inc. Silicon carbide cap layers for low dielectric constant silicon oxide layers
US6656837B2 (en) 2001-10-11 2003-12-02 Applied Materials, Inc. Method of eliminating photoresist poisoning in damascene applications
EP1320128A1 (en) * 2001-12-17 2003-06-18 AMI Semiconductor Belgium BVBA Method for making interconnect structures
US7443035B2 (en) 2002-12-20 2008-10-28 Fujikura Ltd. Method of forming a penetration electrode and substrate having a penetration electrode
CN100358114C (zh) * 2002-12-20 2007-12-26 株式会社藤仓 形成穿透电极的方法以及具有穿透电极的基片
US7604708B2 (en) 2003-02-14 2009-10-20 Applied Materials, Inc. Cleaning of native oxide with hydrogen-containing radicals
JP2006066642A (ja) * 2004-08-26 2006-03-09 Elpida Memory Inc 半導体装置の製造方法
WO2015016149A1 (ja) * 2013-07-29 2015-02-05 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および記録媒体
JPWO2015016149A1 (ja) * 2013-07-29 2017-03-02 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
JP2021507509A (ja) * 2017-12-14 2021-02-22 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ エッチング残留物の少ない金属酸化物のエッチング方法

Similar Documents

Publication Publication Date Title
US5804505A (en) Method of producing semiconductor device having buried contact structure
US5498768A (en) Process for forming multilayer wiring
US5747384A (en) Process of forming a refractory metal thin film
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US7799693B2 (en) Method for manufacturing a semiconductor device
KR100462097B1 (ko) 질화티탄막의 형성 방법 및 당해 방법으로 제조된 생성물
US4751101A (en) Low stress tungsten films by silicon reduction of WF6
JPH0697111A (ja) バリアメタルの形成方法
JPH06204191A (ja) 金属プラグ形成後の表面処理方法
JP2004247675A (ja) 半導体装置の製造方法
US5521121A (en) Oxygen plasma etch process post contact layer etch back
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
JP4058669B2 (ja) シリコン基板上への導電性珪化物層の形成方法および導電性珪化物接点の形成方法
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
US6174795B1 (en) Method for preventing tungsten contact plug loss after a backside pressure fault
JPH07114203B2 (ja) 半導体装置の製造方法
US6291346B1 (en) Titanium silicide layer formation method
US5915202A (en) Blanket etching process for formation of tungsten plugs
KR100370143B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR20030049141A (ko) 질화티타늄막 형성 방법 및 반도체 소자 제조 방법
JPH05347270A (ja) 金属プラグの形成方法及びこれに用いるウェハ処理装置
JP2001015494A (ja) 半導体装置の製造方法およびエッチング方法
JPH11204455A (ja) 半導体装置の製造方法
JPH1116859A (ja) 選択ｃｖｄ方法
JPH0353532A (ja) 多層配線形成方法