JP4901004B2 - 基板表面上の酸化銅を除去する方法 - Google Patents

基板表面上の酸化銅を除去する方法 Download PDF

Info

Publication number
JP4901004B2
JP4901004B2 JP2000582618A JP2000582618A JP4901004B2 JP 4901004 B2 JP4901004 B2 JP 4901004B2 JP 2000582618 A JP2000582618 A JP 2000582618A JP 2000582618 A JP2000582618 A JP 2000582618A JP 4901004 B2 JP4901004 B2 JP 4901004B2
Authority
JP
Japan
Prior art keywords
plasma
layer
copper
substrate
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000582618A
Other languages
English (en)
Other versions
JP2002530845A (ja
Inventor
サッダ ラティ，
ピン シュー，
ジュディ ファアン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2002530845A publication Critical patent/JP2002530845A/ja
Application granted granted Critical
Publication of JP4901004B2 publication Critical patent/JP4901004B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/205—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/0035—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by radiant energy, e.g. UV, laser, light beam or the like
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245—Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23G—CLEANING OR DE-GREASING OF METALLIC MATERIAL BY CHEMICAL METHODS OTHER THAN ELECTROLYSIS
    • C23G5/00—Cleaning or de-greasing metallic material by other methods; Apparatus for cleaning or de-greasing metallic material with organic solvents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/907—Continuous processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【０００１】
【発明の分野】
本発明は一般に基板上の集積回路の製造に関する。特に、本発明は、製造プロセスにおける基板上への層の堆積に先立って基板上の酸化物を除去する方法に関する。
【０００２】
【発明の背景】
２分の１ミクロン以下のフィーチャ及びより小さいフィーチャを確実に生成することは、次世代の超大規模集積回路（ＶＬＳＩ）及び超々大規模集積回路（ＵＬＳＩ）の重要な技術の１つである。しかし、回路技術の二次的な物事に迫ると、ＶＬＳＩ技術及びＵＬＳＩ技術において相互接続の寸法が縮むという点で、処理能力に対する付加的な要求が提出されている。この技術の中核をなす多段相互接続は、アスペクト比の高いフィーチャ、例えばバイアや他の相互接続が注意深く処理されることを要する。これらの相互接続の確実な形成は、ＶＬＳＩ及びＵＬＳＩの成果の為に、又、個々の基板やダイの回路密度及び品質を高める不断の努力の為に非常に重要である。
【０００３】
従来の化学気相成長（ＣＶＤ）及び物理気相成長（ＰＶＤ）、現在の電気メッキの技術は、導電材料をコンタクト、バイア、回線、又は基板に形成された他のフィーチャに電気的に堆積する為に使用される。材料をアスペクト比が高く相互接続がより小さい状態で確実に堆積することに、相当な努力が傾けられてきた。
【０００４】
フィーチャのサイズが縮む際になお改良を必要とする１つの問題は、フィーチャが非常に小さい場合の酸化物の還元である。図１は、電気的に絶縁性又は誘電性の層６内に形成されたバイア４を持つ基板２を示す。現在の技術では、ｘ対ｄとして図１に示す、高さ対幅の比であるアスペクト比がおおよそ５：１まで高められている。その結果、より難しくなってきているのは、小さいフィーチャ内の表面を、特により低い相互接続部分で、例えば相互接続領域８、９で、次の処理の為に適切に整えることである。
【０００５】
部分的には、洗浄を改良するこの応対処置は、導体金属の望ましい変更による。例えば、銅は現在、アルミニウムの代わりの相互接続金属とみなされており、なぜなら銅は固有抵抗がより小さく（アルミニウムが３．１μΩ−ｃｍに対し、１．７μΩ−ｃｍ）、電流容量がより高い。しかし、銅は非常に酸化されやすい。銅の堆積に伴い、酸化は損傷とみなされ、隣接層への粘着性を妨げ、銅の特徴である導電性に影響を及ぼし、回路全体の信頼性を低減させる。更に、本プロセスは、さまざまな理由により場合によっては酸素を利用し、他の場合には、酸素は反応の副生成物である。従って、注意深く制御された環境でも酸素を含有する場合があり、この酸素が銅を酸化、又はアルミニウム等の他の導電材料を酸化し、回路の損傷となる場合がある。
【０００６】
銅は他の問題も抱えている。銅は精密なパターンにエッチングしにくいので、相互接続形成用の従来の堆積／エッチングプロセスが実施不可能になってきており、従って、「デュアルダマシン」構造が銅相互接続に使用されている。典型的なデュアルダマシン構造では、誘電体層をエッチングしてコンタクト／バイア及び相互接続回線の両方を画成する。金属はその後、画成されたパターンへとはめ込まれ、任意の余分な金属は一般に、ＣＭＰ等の平坦化プロセスで構造の上部から除去される。この複雑な取り組み方法では、相互接続内部で適切に洗浄された表面を得ることがますます重要になる。
【０００７】
本発明以前には、アルゴン（Ａｒ）プラズマ等の不活性ガスプラズマが、相互接続及び金属層、例えばアルミニウム及び銅の表面を物理的に洗浄し、同時に、イオンが基板表面に引き付けられて、表面に物理的に衝撃を与え最上層の表面を除去した。しかしながら、プラズマのＡｒイオンは洗浄の指向性に依存しており、また相互接続のサイズの減少、アスペクト比の増大、及びその結果として生ずる可能性のあるシェーディングを考え合わせると、このプロセスは小さいフィーチャの酸化物の除去には効果がない。
【０００８】
従って、基板の表面に形成された酸化物と基板の表面に堆積された材料を還元する洗浄プロセスを改良することが必要である。
【０００９】
【発明の概要】
本発明は、還元剤を含有するプラズマをチャンバで引き起こすステップと、還元可能な汚染物質を持つ基板表面の少なくとも一部を還元剤に晒すステップを含む、酸化物及び他の汚染物質を除去するプロセスを提供する。好適な実施形態では、還元剤は窒素と水素を含有する化合物、望ましくはアンモニアを含む。１つの例では、窒素と水素を含む還元剤をチャンバへと導入するステップと、プラズマをチャンバで引き起こすステップと、酸化物を還元剤に晒すステップとを含んでもよい。酸化銅等の酸化物を還元するプラズマプロセスパラメータは、アンモニアを使用し、約１ｍＴｏｒｒ〜約９ｍＴｏｒｒの圧力範囲と、２００ｍｍのウェーハの場合にチャンバへの約１００Ｗ〜約１０００ＷのＲＦ電力と、このＲＦ電力は約１．４３Ｗ／ｃｍ2〜１４．３Ｗ／ｃｍ2の電力密度を持ち、約１００℃〜約４５０℃の基板温度と、基板と約２００ｍｉｌ〜約６００ｍｉｌの間隔をとるシャワーヘッドと、約１００ｓｃｃｍ〜約１０００ｓｃｃｍの流量の還元剤と、を含む。
【００１０】
デュアルダマシン構造を形成する等の本発明の典型的なプロセス順序は、誘電体を基板に堆積するステップと、エッチング止めを堆積するステップと、エッチング止めをエッチングするステップと、障壁層を堆積するステップと、金属層を堆積するステップと、還元剤プラズマを引き起こすステップと、酸化物を還元するステップであって、該ステップはアンモニア等の還元剤を用いて少なくともいくらかの金属表面で生じる酸化物還元ステップと、窒化物層等の層を還元された表面にin situ堆積するステップとを含む。
【００１１】
上述の本発明の特徴、利点、目的が実現される方法が詳細に理解できるように、以上に簡単に要約された本発明のより特定の記述は、付加された図面に図示された本発明の実施形態を参照して成される。
【００１２】
しかし、注意すべきは、付加された図面は単に本発明の一般的な実施形態を図示し、従って、本発明は他の同様に効果的な実施形態を認める場合があるので、本発明の範囲を限定するとみなしてはいけない、という点である。
【００１３】
【好適な実施形態の詳細な説明】
本発明は、還元剤を含有するプラズマを引き起こすステップと、還元可能な汚染物質を持つ基板表面の少なくとも一部をプラズマ及び還元剤に晒すステップを含む、酸化物及び他の汚染物質を除去するプロセスを提供する。還元プロセスは、隣接層の粘着性を向上させ、また酸化層の酸素含有量を減少させることで結合層の電気抵抗を減少させると考えられている。少なくとも部分的に、これらの酸化物の悪影響は、金属酸化物、例えば酸化銅（Ｃｕ2Ｏ）のせいであると考えられており、金属、例えば銅（Ｃｕ）の移動度を減少させる。好適な実施形態では、プロセスは、次層の堆積前の再汚染が最小になるようにin situで実行される。銅は酸化の影響をすぐに受けやすいので、in situ処理は銅に関して特に重要であろう。
【００１４】
集積回路（ＩＣ）の製造では、金属層は堆積プロセスのある時点で堆積され、一般にアルミニウム又は銅を含む。銅は導電材料とみなされているので、本願の考察のほとんどは銅を扱う。しかし、本発明を任意の酸化金属層、例えばＴｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ａｌ、その他に使用してもよい。本発明は、酸化ケイ素を含む他の層に使用してもよい。本発明は、アンモニアを含む窒素と水素を含有する化合物等の還元剤の化学反応洗浄を、プラズマからのイオンの物理的衝撃と組み合わせることから、酸化物等の汚染物質の還元を実現する為にさまざまな材料に使用可能である。本明細書では酸化物を分かりやすく論じているが、他の汚染物質も本発明の範囲に入る。水素と化合された窒素は、エネルギー準位を下げることで、水素結合を分離し、その他の場合は分子を解離し、汚染物質の洗浄に効果的に還元剤が利用されるのを可能にすると考えられている。
【００１５】
窒化物等の金属の上に層を堆積する前に、本発明の教示に従って金属を洗浄する。「洗浄」、この用語の意味は酸化物又は他の汚染物質の還元を含む。洗浄は、酸素源（空気、２価酸素、分子化合物に含有される酸素等）に晒す為に必要であろう。この洗浄は、同一のＣＶＤチャンバ又はプラズマ強化化学気相成長（“ＰＥＣＶＤ”）チャンバで行われてもよく、そこではin situプロセスの際に次層が堆積される。用語「in situ」は、プラズマチャンバ等の任意のチャンバで、又は、一体化されたクラスタツール装置等のシステムで、材料を介在する汚染環境に晒すことなく、ということを含むことを意図している。in situプロセスは、基板を他の処理チャンバ又は他の区域へ再配置する場合に比べて、プロセス時間及び推定汚染物質を概して最小にする。
【００１６】
１つの実施形態では、還元プロセスは一般に、アンモニア等の還元剤を真空チャンバへ導入するステップと、プラズマを引き起こすステップを含み、プラズマはアンモニアをエネルギーを与えられたイオンの状態に励起する。エネルギーを与えられたイオンは化学的に酸化物と反応し、酸化物は以下の化学反応式に従って除去される：
３Ｃｕ2Ｏ＋２ＮＨ3→６Ｃｕ＋３Ｈ2Ｏ＋Ｎ2
プラズマは、アンモニアを解離し望ましいイオン衝撃を提供するのに必要なエネルギーを提供する。イオン化粒子は、洗浄を更に強化するために還元プロセス中に酸化された表面に衝突する。化学反応とイオンの物理的衝撃との組み合わせは、小さいフィーチャの全ての表面が洗浄される可能性又は酸化物が還元される可能性を高める。
【００１７】
本発明のプロセスは、少なくとも２つの利点を提供すると考えられている。第一に、洗浄された表面は隣接層への粘着性を高める準備をするのによりよい。酸化物の除去は導電基板への結合をよりよいものにできる。第二に、酸化物が層又は結合層の抵抗を増加させることは既知である。従って、酸化物の還元は結合層の抵抗又はインピーダンスを減少させる。
【００１８】
少なくとも１つの実施形態のプラズマプロセスパラメータは酸化銅を還元する為にアンモニアを使用し、約１ｍＴｏｒｒ〜約９ｍＴｏｒｒの圧力範囲と、約１．４３Ｗ／ｃｍ2〜約１４．３Ｗ／ｃｍ2の電力密度を持つプラズマを引き起こす反応帯を有することができる、約１００Ｗ〜約１０００ＷのチャンバへのＲＦ電力と、約１００℃〜約４５０℃の基板表面温度と、基板と約２００ｍｉｌ〜約６００ｍｉｌの間隔をとるシャワーヘッドと、約１００ｓｃｃｍ〜約１０００ｓｃｃｍの速度でチャンバに流入する還元剤と、を含む。「シャワーヘッド」等のガス分散部品は一般に当業者に既知であり、本願では互換性を持つように使用されるので、他のガス分散部品も含む。「反応帯」は、カリフォルニア州のサンタクララのアプライドマテリアルズ社が製造し販売するＣＥＮＴＵＲＡ ＤｘＺTMＣＶＤリアクタのチャンバ等の、チャンバのシャワーヘッドと基板表面との間の区域である。
【００１９】
望ましいプロセス範囲は、約３ｍＴｏｒｒ〜約７ｍＴｏｒｒの圧力範囲と、２００ｍｍのウェーハの場合に約１．４３Ｗ／ｃｍ2〜約７．１４Ｗ／ｃｍ2の電力密度を持つ約１００Ｗ〜約５００ＷのＲＦ電力と、約２００℃〜約４００℃の基板温度と、基板と約２００ｍｉｌ〜約５００ｍｉｌの間隔をとるシャワーヘッドと、約１００ｓｃｃｍ〜約５００ｓｃｃｍの速度で流入する還元剤と、を含む。最も望ましいプロセス範囲は、約４ｍＴｏｒｒ〜約６ｍＴｏｒｒの圧力範囲と、約２．８６Ｗ／ｃｍ2〜約５．７２Ｗ／ｃｍ2の電力密度を持つ約２００Ｗ〜約４００ＷのＲＦ電力と、約３００℃〜約４００℃の基板温度と、基板と約３００ｍｉｌ〜約４００ｍｉｌの間隔をとるシャワーヘッドと、約２００ｓｃｃｍ〜約３００ｓｃｃｍの速度で流入する還元剤と、を含む。追加として、キャリアガスは、ガスの流れとプラズマ反応の安定化を補佐する為に前述のプロセスパラメータと共に使われてもよい。キャリアガス、例えばヘリウム、アルゴン、窒素の流量は、おおよそ０ｓｃｃｍ〜２０００ｓｃｃｍであり得る。
【００２０】
プラズマ還元プロセスは約５〜６０秒で、表面を還元し、処理し、その他の場合は修正する。望ましくは、アンモニアプラズマを１サイクル以上の処理サイクルで発生させ、サイクルとサイクルとの間に取り除く。しかし、ほとんどの場合、１０秒継続する１処理サイクルは、効果的に酸化した銅の表面から酸素を除去する。当然、パラメータは銅を除く他の材料及び酸化物を除く他の汚染物質の為に調整され得る。
【００２１】
図２は、本発明の１例の堆積／プラズマ還元順序を示す。他の順序、製造技術、プロセスを使用してもよい。一般に、誘電体、例えば二酸化ケイ素、窒化ケイ素、又は炭化ケイ素が基板に堆積される。用語「基板」は本願では、文脈が示す通りに、ＩＣベース、或いは堆積された材料又は階層をその上に含むＩＣを含む。エッチング止めを誘電体の上に堆積し、それを通じてパターン形成の為に相互接続をエッチングする。水平な相互接続は一般に回線と呼ばれ、垂直な相互接続は一般にコンタクト又はバイアと呼ばれ、コンタクトは下に位置する基板上の装置まで達し、同時にバイアは下に位置する金属層、例えばＭ１、Ｍ２等まで達する。例えば図１に示すように、回線及びコンタクト／バイアをパターン成形する場合、ＴｉＮ層等の障壁層を、導体の誘電体層（単数又は複数）への拡散を制限する為にパターンの上に堆積する。導電材料をその後、障壁層の上に堆積する。導電材料に対し酸化がなされ、粘着性及びコンダクタンスが妨げられる。先のプロセス又は次のプロセスと共にin situで行われてよいプラズマ洗浄に備えて、基板は処理チャンバに配置される。一般に、システムがプラズマを引き起こし、還元剤をチャンバに導入し、そこでプラズマ洗浄が行われる。プラズマは、洗浄の為、その他の場合は酸化物の還元の為に、還元剤分子へのエネルギーの付与を補佐する。
【００２２】
導体が洗浄された後、窒化物等の別の層が、酸素が存在する等の悪環境から更なる汚染を還元する為に、導体上でin situ堆積されてもよい。一般に、層は誘電体層であるが、他のタイプの層、例えば障壁層、エッチング止め、又は不活性化層を含み得る。一方、還元された基板を次の処理の為に異なるチャンバに移動してもよい。洗浄は導体に制限されてはおらず、本発明の根底をなす概念を用いて導体層の前後の他の層をプラズマ洗浄してもよい。
【００２３】
【例１：アンモニアプラズマ還元プロセスを伴わない場合】
図３は、ＣＭＰプロセスの後でプラズマ還元プロセスを伴わずに銅の表面に堆積された５００Åの窒化物層で検出された酸素を示す。ｘ軸は結合エネルギーをエレクトロンボルト（ｅｖ）で表し、ｙ軸は信号毎のカウント（ｃ／ｓ）を表し、ｚ軸は窒化膜層での相対的な深さプロファイルを表す。結合エネルギーを示すｘ軸は要素に特定したもので、基板は、酸素の存在が検出されるように酸素の結合エネルギー準位でテストされた。ｙ軸は酸素に特定した結合エネルギーで検出された酸素の準位を表す。ｚ軸は相対的な為、ｚ軸に沿った２つの最大のピークの間の距離は、おおよそ窒化物層の厚さの５００Åである。５００Åの窒化物層を越えると、銅が導体である為に信号カウントはおおよそゼロまで減少する。図３は、ほぼ１１０００ｃ／ｓのｚ軸の原点に最も接近した第１の高いピークを示す。この第１の最も高いピークは窒化物層の表面を表し、本目的の為には無視してもよい。ほぼ５００Åの深さでの最後の大きいピークは、窒化物／銅の境界面でのほぼ６０００ｃ／ｓの酸素の準位を表す。この境界面には、本発明の教示に従った還元をされなかった多量の酸化銅がある。
【００２４】
【例２：アンモニアプラズマ還元プロセスを伴う場合】
図４は図３に対応するグラフであり、本発明のアンモニアプラズマ還元プロセスにより処理された典型的な銅表面基板の結果を示す。図４は図３と比較でき、軸は同様の目盛りと値を表す。図３の基板表面と同様に、５００Åの窒化物層が、本発明のアンモニアプラズマ還元プロセス適用後の銅の上に堆積されている。図４は、最初の表面ピークを越えると全体的により低い酸素の準位を示し、最初の表面ピークは本目的の為にはまた無視してもよい。注目に値するのは、深さ約５００Åでの第２のピークで表される窒化物／銅の境界面での酸素の準位が、酸化物が銅の表面から除去又は還元された為にほぼ３０００ｃ／ｓの準位へと低下したことである。
【００２５】
図５は、上述したＣＥＮＴＵＲＡ ＤｘＺTM等のＣＶＤプラズマリアクタの断面図であり、前述のプラズマ還元プロセスが行われる。本発明は、ランプ加熱リアクタ等の他のリアクタでも使用され得る。リアクタ１０は上述のシャワーヘッドでもよいガス分配マニホルド１１を包含しており、これはプロセスガスをマニホルドに穿孔された孔（図示せず）を通じて、基板支持板又はサセプタ１２に載っている基板又はウェーハ１６へ分散する為である。サセプタ１２は、耐熱性があり、支持ステム１３に取り付けられていて、そのためサセプタ１２及びサセプタ１２の上面に支持されるウェーハは、下方ローディング／オフローディング位置とマニホルド１１に密接に隣接して配置される上方処理位置との間で、リフトモータ１４により制御可能に移動される。サセプタ１２及びウェーハ１６が処理位置にある時は、これらは絶縁体リング１７に囲まれる。処理中に、マニホルド１１へのガス口は、基板表面全体にわたって放射状に均一に分配される。ガスはポート２４を通じて真空ポンプシステム３２により排出される。
【００２６】
リアクタ１０で行われる堆積プロセスは、加熱プロセスでもプラズマ強化プロセスでもあり得る。プラズマプロセスでは、制御されたプラズマが、サセプタ１２が接地された状態でＲＦ電源２５からの分配マニホルド１１に加えられたＲＦエネルギーにより、ウェーハに隣接して形成される。ガス分配マニホルド１１もまたＲＦ電極であり、一方サセプタ１２は接地される。ＲＦ電源２５は、１つの又は混合した周波数のＲＦ電力のどちらかをマニホルド１１に供給でき、チャンバ１５へと導入された任意の反応種の分解を強化する。混合した周波数のＲＦ電源は一般に、１３．５６ＭＨｚの高いＲＦ周波数（ＲＦ１）及び３５０ｋＨｚの低いＲＦ周波数（ＲＦ２）で電力を供給する。システム制御装置３４及びメモリ３８は、ＣＶＤリアクタの活動を制御する。そのようなＣＶＤリアクタの例は、Ｗａｎｇらに発行された米国特許５，０００，１１３の“Ｔｈｅｒｍａｌ ＣＶＤ／ＰＥＣＶＤ Ｒｅａｃｔｏｒ ａｎｄ Ｕｓｅ ｆｏｒ Ｔｈｅｒｍａｌ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ Ｄｉｏｘｉｄｅ ａｎｄ Ｉｎ−ｓｉｔｕ Ｍｕｌｔｉ−ｓｔｅｐ Ｐｌａｎａｒｉｚｅｄ Ｐｒｏｃｅｓｓ”に記述されており、この特許は本発明の譲渡人であるアプライドマテリアルズ社に譲渡され参考形式で組み込まれる。
【００２７】
本発明によると、前述のチャンバは酸化物を還元剤でプラズマ還元する為に使用でき、特に酸化銅をアンモニアでプラズマ還元する為に使用できる。還元剤は、マニホルド１１を通じて導入でき、前述のようなプラズマ還元プロセスの為にウェーハ表面全体にわたって放射状に均一に分配され、引き続きガスがポート２４を通じて排出される。
【００２８】
上述の考察は一般に、プラズマ還元プロセスにより提供された改良に該当し、複数の環境、基板、さまざまなプロセス、において使用できる。このプラズマ還元プロセスは、密度の増加及びデュアルダマシン構造の複雑さに対し特定の適用範囲を持つ。次の考察は、デュアルダマシン構造の側面とプラズマ還元プロセスをどのように利用するかについて簡潔に論じる。
【００２９】
図６及び図７は、本発明の技術を用いて洗浄されるデュアルダマシン構造を表す。１つのタイプのデュアルダマシン構造の形成において、第１の誘電体層３０を基板３２に堆積し、引き続きエッチング止め３４を堆積する。エッチング止めは、コンタクト／バイア開口４０を画成する為に、又、コンタクト／バイアが形成される場所の第１の誘電体層を晒す為にパターンエッチングされる。第２の誘電体層３８をエッチング止めの上に堆積し、相互接続回線を画成する為にパターン成形し、望ましくは、当業者には既知の通り、従来のフォトリソグラフィプロセスをフォトレジスト層と共に使用する。相互接続及びコンタクト／バイアをその後、反応性イオンエッチング技術又は異方性のエッチング技術を使用してエッチングし、層をパターン成形する為に使用された任意のフォトレジスト又は他の材料を、酸素剥ぎ取り又は他の適切なプロセスを使用して除去する。次いで、障壁層４４を、周囲のケイ素及び／又は誘電材料への金属の移動を防止する為に、メタライゼーションパターンに一致させて堆積するのが望ましい。
【００３０】
本発明によると、前述のプラズマ還元プロセスは、金属層の前又は次に堆積された障壁層又は他の層で有効であろう。導体のプラズマ還元の為の上述の領域及びパラメータは、問題になっている特定の層の為に調整できる。
【００３１】
金属層４７はバイア及び回線に堆積される。金属層４７は、アルミニウム、銅、タングステン又はこれらの組み合わせ等の導電材料であるのが望ましく、最近の傾向では銅である。金属層は、ＣＶＤ、ＰＶＤ、電気メッキ、又はこれらの組み合わせのいずれかを使用して堆積され、導電構造を形成する。構造が銅又は他の金属で充填された場合、金属の表面を平坦化する為にＣＭＰプロセスが使用されてよい。他の実施形態では、犠牲の層を金属の堆積に先立って相互接続間のフィールド域上に堆積してよく、次いで犠牲の層は、金属が堆積された後に剥がされ、表面を堆積プロセスの次の段階に適した状態にしておく。構造の表面は平坦化されてもよく、この段階及び／又は他の段階でＣＭＰプロセスが使用される。前述のプラズマ還元プロセスは、相互接続４６を含む金属層４７に形成されていた酸化銅等の汚染層４８の除去又は還元する為に引き起こされてもよい。好適な実施形態では、プラズマ還元プロセスは、図７に示す隣接層５０の堆積にin situで適用される。この層は、別の誘電体層、障壁層、不活性化層、又は金属層以外の何か他の層であってもよい。特に、プロセスステップに含まれ得るのは、フッ素化ケイ酸塩ガラス（ＦＳＧ）層等の第１の誘電体層を基板に堆積するステップ、ｋの低い誘電性のエッチング止めを第１の誘電体層に堆積するステップ、コンタクト／バイアを画成する為にエッチング止めをパターン形成するステップ、フォトレジスト層等のパターン形成する媒体を剥がすステップ、ＦＳＧ層等の第２の誘電体層を堆積するステップ、１つ以上の相互接続を画成する為にレジスト層を第２の誘電体層にパターン形成するステップである。デュアルダマシン構造が形成された場合、プロセスに含まれ得るのは、障壁層を該構造に堆積するステップ、銅等の金属層を堆積するステップ、還元剤を用いて酸化物を還元する為に金属層の酸化された表面をプラズマに晒すステップである。次いで、窒化物等の別の層が、還元プロセスを伴ってin situで表面上に堆積されてもよい。
【００３２】
上述の内容が好適な実施形態に向けられる一方、本発明の他の実施形態及び更なる実施形態が、本発明の原則の範囲からはずれることなく考案され、本発明の範囲は続く特許請求の範囲によって決定される。更に、特許請求の範囲を特に含む本明細書では、「１つの」又は「その」を伴う「含む」、及びこれらの変形物の使用が意味するのは、特にことわらない限り、参照された項目（単数又は複数）又は目録（単数又は複数）が、少なくとも列挙された項目（単数又は複数）又は目録（単数又は複数）を含み、更に複数の列挙された項目（単数又は複数）又は目録（単数又は複数）を含んでよい、ということである。
【図面の簡単な説明】
【図１】 相互接続を有する多段基板の略図を示す。
【図２】 プラズマ還元プロセスを使用する堆積／エッチングプロセスの一例のフローチャートである。
【図３】 ＣＭＰプロセス後の銅のウェーハから得た酸素の準位を示す誘電性の互換性のグラフである。
【図４】 図３に比較されるグラフであり、酸素の準位が低下する本発明のアンモニアプラズマ還元プロセスによる改良を示す。
【図５】 本発明のプラズマ還元プロセスが行われる市販のＣＶＤプラズマリアクタの１つの断面図である。
【図６】 導体上の酸化物層を示すデュアルダマシン構造である。
【図７】 洗浄された導体上に堆積された層を持つデュアルダマシン構造である。
【符号の説明】
１０ リアクタ
１１ ガス分配マニホルド
１２ サセプタ
１５ チャンバ
１６ ウェーハ
１７ 絶縁体リング
２５ ＲＦ電源
３０ 第１の誘電体層
３２ 基板
３４ エッチング止め
３８ 第２の誘電体層
４０ コンタクト／バイア開口
４４ 障壁層
４６ 相互接続
４７ 金属層
５０ 隣接層

Claims (4)

  1. 基板表面上の酸化銅を除去する方法であって、
    アンモニアを含む還元剤を用いてチャンバでプラズマを引き起こすステップと、
    酸化銅を除去するため、酸化銅を有する基板表面の少なくとも一部を、真空中で２００℃〜４００℃における２．８６Ｗ／ｃｍ 2 〜５．７２Ｗ／ｃｍ 2 の電力密度を持つＲＦ電力のプラズマに晒す複数のプラズマ処理サイクルのステップであり、該プラズマ処理サイクルが１０秒であり、各サイクル間でプラズマが取り除かれるステップと、
    酸化銅が除去された後、真空を破ることなく、前記処理された基板表面上に窒化物層を堆積するステップと、を含む方法。
  2. 上記チャンバ内の圧力が１ｍＴｏｒｒ〜９ｍＴｏｒｒである、請求項１の方法。
  3. 上記酸化銅を上記還元剤のプラズマに晒す一又は複数サイクルのステップの間、基板温度が１００℃〜４５０℃に保たれる、請求項１の方法。
  4. アンモニアが１００ｓｃｃｍ〜１０００ｓｃｃｍの流量で上記チャンバへと導入される、請求項１の方法。
JP2000582618A 1998-11-17 1999-11-15 基板表面上の酸化銅を除去する方法 Expired - Fee Related JP4901004B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/193,920 1998-11-17
US09/193,920 US20010049181A1 (en) 1998-11-17 1998-11-17 Plasma treatment for cooper oxide reduction
PCT/US1999/026942 WO2000029642A1 (en) 1998-11-17 1999-11-15 Removing oxides or other reducible contaminants from a substrate by plasma treatment

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010057725A Division JP5269826B2 (ja) 1998-11-17 2010-03-15 プラズマ処理による酸化物又は他の還元可能な汚染物質の基板からの除去

Publications (2)

Publication Number Publication Date
JP2002530845A JP2002530845A (ja) 2002-09-17
JP4901004B2 true JP4901004B2 (ja) 2012-03-21

Family

ID=22715570

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2000582618A Expired - Fee Related JP4901004B2 (ja) 1998-11-17 1999-11-15 基板表面上の酸化銅を除去する方法
JP2010057725A Expired - Lifetime JP5269826B2 (ja) 1998-11-17 2010-03-15 プラズマ処理による酸化物又は他の還元可能な汚染物質の基板からの除去
JP2012262850A Pending JP2013058799A (ja) 1998-11-17 2012-11-30 プラズマ処理による酸化物又は他の還元可能な汚染物質の基板からの除去

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2010057725A Expired - Lifetime JP5269826B2 (ja) 1998-11-17 2010-03-15 プラズマ処理による酸化物又は他の還元可能な汚染物質の基板からの除去
JP2012262850A Pending JP2013058799A (ja) 1998-11-17 2012-11-30 プラズマ処理による酸化物又は他の還元可能な汚染物質の基板からの除去

Country Status (7)

Country Link
US (2) US20010049181A1 (ja)
EP (1) EP1135545B1 (ja)
JP (3) JP4901004B2 (ja)
KR (1) KR100661194B1 (ja)
DE (1) DE69937807T2 (ja)
TW (1) TW589405B (ja)
WO (1) WO2000029642A1 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010049181A1 (en) * 1998-11-17 2001-12-06 Sudha Rathi Plasma treatment for cooper oxide reduction
US20030219816A1 (en) * 2001-07-02 2003-11-27 Keith Solomon Composite microarray slides
US6596631B1 (en) * 2000-07-26 2003-07-22 Advanced Micro Devices, Inc. Method of forming copper interconnect capping layers with improved interface and adhesion
US6309959B1 (en) * 2000-08-03 2001-10-30 Advanced Micro Devices, Inc. Formation of self-aligned passivation for interconnect to minimize electromigration
DE10059143B4 (de) * 2000-11-29 2006-12-28 Advanced Micro Devices, Inc., Sunnyvale Oberflächenbehandlungs- und Deckschichtverfahren zur Herstellung einer Kupfergrenzfläche in einem Halbleiterbauteil
US6562416B2 (en) * 2001-05-02 2003-05-13 Advanced Micro Devices, Inc. Method of forming low resistance vias
US6528884B1 (en) * 2001-06-01 2003-03-04 Advanced Micro Devices, Inc. Conformal atomic liner layer in an integrated circuit interconnect
DE10150822B4 (de) * 2001-10-15 2007-01-25 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Entfernen oxidierter Bereiche auf einer Grenzfläche einer Metalloberfläche
JP2003273212A (ja) * 2002-03-14 2003-09-26 Fujitsu Ltd 積層構造体およびその製造方法
US6720204B2 (en) * 2002-04-11 2004-04-13 Chartered Semiconductor Manufacturing Ltd. Method of using hydrogen plasma to pre-clean copper surfaces during Cu/Cu or Cu/metal bonding
US7005375B2 (en) * 2002-09-30 2006-02-28 Agere Systems Inc. Method to avoid copper contamination of a via or dual damascene structure
KR100452273B1 (ko) * 2002-10-22 2004-10-08 삼성전자주식회사 챔버의 클리닝 방법 및 반도체 소자 제조 방법
US6790777B2 (en) 2002-11-06 2004-09-14 Texas Instruments Incorporated Method for reducing contamination, copper reduction, and depositing a dielectric layer on a semiconductor device
US8241701B2 (en) * 2005-08-31 2012-08-14 Lam Research Corporation Processes and systems for engineering a barrier surface for copper deposition
US7387738B2 (en) 2003-04-28 2008-06-17 Air Products And Chemicals, Inc. Removal of surface oxides by electron attachment for wafer bumping applications
US7897029B2 (en) * 2008-03-04 2011-03-01 Air Products And Chemicals, Inc. Removal of surface oxides by electron attachment
US8361340B2 (en) * 2003-04-28 2013-01-29 Air Products And Chemicals, Inc. Removal of surface oxides by electron attachment
DE10320472A1 (de) * 2003-05-08 2004-12-02 Kolektor D.O.O. Plasmabehandlung zur Reinigung von Kupfer oder Nickel
US6806103B1 (en) * 2003-06-10 2004-10-19 Texas Instruments Incorporated Method for fabricating semiconductor devices that uses efficient plasmas
US7319071B2 (en) * 2004-01-29 2008-01-15 Micron Technology, Inc. Methods for forming a metallic damascene structure
US8771804B2 (en) * 2005-08-31 2014-07-08 Lam Research Corporation Processes and systems for engineering a copper surface for selective metal deposition
US8747960B2 (en) * 2005-08-31 2014-06-10 Lam Research Corporation Processes and systems for engineering a silicon-type surface for selective metal deposition to form a metal silicide
US20070099417A1 (en) * 2005-10-28 2007-05-03 Applied Materials, Inc. Adhesion and minimizing oxidation on electroless CO alloy films for integration with low K inter-metal dielectric and etch stop
US20070218697A1 (en) * 2006-03-15 2007-09-20 Chung-Chih Chen Method for removing polymer from wafer and method for removing polymer in interconnect process
WO2008027216A2 (en) * 2006-08-30 2008-03-06 Lam Research Corporation Processes and integrated systems for engineering a substrate surface for metal deposition
KR20100099094A (ko) * 2007-12-27 2010-09-10 램 리써치 코포레이션 베벨 에칭 프로세스에 후속하는 구리 변색 방지
US7737029B2 (en) * 2008-03-18 2010-06-15 Samsung Electronics Co., Ltd. Methods of forming metal interconnect structures on semiconductor substrates using oxygen-removing plasmas and interconnect structures formed thereby
US8889565B2 (en) * 2009-02-13 2014-11-18 Asm International N.V. Selective removal of oxygen from metal-containing materials
US7829457B2 (en) * 2009-02-20 2010-11-09 Asm International N.V. Protection of conductors from oxidation in deposition chambers
US8609526B2 (en) * 2009-10-20 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Preventing UBM oxidation in bump formation processes
US8507388B2 (en) 2010-04-26 2013-08-13 Asm International N.V. Prevention of oxidation of substrate surfaces in process chambers
US8329575B2 (en) * 2010-12-22 2012-12-11 Applied Materials, Inc. Fabrication of through-silicon vias on silicon wafers
US9103012B2 (en) 2011-02-11 2015-08-11 Headway Technologies, Inc. Copper plating method
US8758638B2 (en) 2011-05-10 2014-06-24 Applied Materials, Inc. Copper oxide removal techniques
US9865501B2 (en) 2013-03-06 2018-01-09 Lam Research Corporation Method and apparatus for remote plasma treatment for reducing metal oxides on a metal seed layer
US8980740B2 (en) 2013-03-06 2015-03-17 Globalfoundries Inc. Barrier layer conformality in copper interconnects
JP6178488B2 (ja) 2013-03-15 2017-08-09 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 電子デバイス製造における基板の処理に適合される処理システム、装置、及び方法
CN104425289B (zh) * 2013-09-11 2017-12-15 先进科技新加坡有限公司 利用激发的混合气体的晶粒安装装置和方法
US9576810B2 (en) * 2013-10-03 2017-02-21 Applied Materials, Inc. Process for etching metal using a combination of plasma and solid state sources
JP2017520109A (ja) * 2014-06-16 2017-07-20 インテル・コーポレーション 集積回路デバイスの金属間の選択的な拡散障壁
US9614045B2 (en) 2014-09-17 2017-04-04 Infineon Technologies Ag Method of processing a semiconductor device and chip package
US10443146B2 (en) 2017-03-30 2019-10-15 Lam Research Corporation Monitoring surface oxide on seed layers during electroplating
US11508617B2 (en) 2019-10-24 2022-11-22 Applied Materials, Inc. Method of forming interconnect for semiconductor device
US11257677B2 (en) * 2020-01-24 2022-02-22 Applied Materials, Inc. Methods and devices for subtractive self-alignment
US20220205080A1 (en) * 2020-12-31 2022-06-30 Hutchinson Technology Incorporated Surface Treatment Producing High Conductivity Vias With Simultaneous Polymer Adhesion
DE102022107650A1 (de) 2022-03-31 2023-10-05 Plasmatreat Gmbh Vorrichtung und verfahren zur reduktion von oxiden an werkstückoberflächen
DE102023106618A1 (de) 2022-09-29 2024-04-04 Plasmatreat Gmbh Plasmabehandlung mit Flüssigkeitskühlung
WO2024068623A1 (de) 2022-09-29 2024-04-04 Plasmatreat Gmbh Plasmabehandlung mit flüssigkeitskühlung
DE102022130614A1 (de) 2022-11-18 2024-05-23 Plasmatreat Gmbh Ortsselektive plasmareduktion

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0445534A (ja) * 1990-06-12 1992-02-14 Sony Corp 銅薄膜の選択的エッチング方法
JPH04273442A (ja) * 1991-02-28 1992-09-29 Sony Corp 配線形成方法
JPH05144811A (ja) * 1991-11-22 1993-06-11 Hitachi Ltd 薄膜半導体装置及びその製造方法
JPH06204191A (ja) * 1992-11-10 1994-07-22 Sony Corp 金属プラグ形成後の表面処理方法
JPH06291201A (ja) * 1993-04-06 1994-10-18 Nippon Steel Corp 半導体装置の製造方法
JPH11220021A (ja) * 1998-01-30 1999-08-10 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55158275A (en) 1979-05-28 1980-12-09 Hitachi Ltd Corrosion preventing method for al and al alloy
US4420386A (en) 1983-04-22 1983-12-13 White Engineering Corporation Method for pure ion plating using magnetic fields
DE3574997D1 (de) 1984-03-03 1990-02-01 Stc Plc Pulsierendes plasmaverfahren.
JPS61579A (ja) * 1984-06-14 1986-01-06 Ricoh Co Ltd 薄膜製造方法
JPS619579A (ja) 1984-06-25 1986-01-17 Nippon Steel Corp 鉄鋼構造物の防食工法
JPS62158859A (ja) * 1986-01-07 1987-07-14 Sumitomo Electric Ind Ltd 前処理方法
US5000113A (en) 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process
US5121706A (en) 1987-10-16 1992-06-16 The Curators Of The University Of Missouri Apparatus for applying a composite insulative coating to a substrate
US4994410A (en) 1988-04-04 1991-02-19 Motorola, Inc. Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process
US5232872A (en) 1989-05-09 1993-08-03 Fujitsu Limited Method for manufacturing semiconductor device
DE69025244T2 (de) * 1989-08-25 1996-06-27 Applied Materials Inc Reinigungsverfahren für eine Anlage zur Behandlung von Halbleiterscheiben
US4980196A (en) 1990-02-14 1990-12-25 E. I. Du Pont De Nemours And Company Method of coating steel substrate using low temperature plasma processes and priming
JP2646811B2 (ja) * 1990-07-13 1997-08-27 ソニー株式会社 ドライエッチング方法
US5232871A (en) 1990-12-27 1993-08-03 Intel Corporation Method for forming a titanium nitride barrier layer
JPH05308107A (ja) 1991-07-01 1993-11-19 Sumitomo Electric Ind Ltd 半導体装置及びその製作方法
WO1993017453A2 (en) * 1992-02-26 1993-09-02 Materials Research Corporation Ammonia plasma treatment of silicide contact surfaces in semiconductor devices
JPH0697111A (ja) 1992-09-11 1994-04-08 Sony Corp バリアメタルの形成方法
US5409543A (en) 1992-12-22 1995-04-25 Sandia Corporation Dry soldering with hot filament produced atomic hydrogen
JPH0763105B2 (ja) 1993-02-12 1995-07-05 日本電気株式会社 印刷配線板の製造方法
KR100326488B1 (ko) 1993-06-21 2002-06-20 조셉 제이. 스위니 플라즈마화학기상증착법
JPH0793276B2 (ja) * 1993-12-14 1995-10-09 アプライド マテリアルズ インコーポレイテッド 薄膜形成前処理方法および薄膜形成方法
JP2837087B2 (ja) * 1993-12-28 1998-12-14 アプライド マテリアルズ インコーポレイテッド 薄膜形成方法
US5451263A (en) * 1994-02-03 1995-09-19 Harris Corporation Plasma cleaning method for improved ink brand permanency on IC packages with metallic parts
IT1271636B (it) * 1994-05-04 1997-06-04 Alcatel Italia Metodo per la preparazione e la passivazione degli specchi terminali di laser a semiconduttore ad alta potenza di emissione e relativo dispositivo
KR0144956B1 (ko) 1994-06-10 1998-08-17 김광호 반도체 장치의 배선 구조 및 그 형성방법
JP3326974B2 (ja) 1994-07-28 2002-09-24 ソニー株式会社 多層配線の形成方法および半導体装置の製造方法
US5736002A (en) 1994-08-22 1998-04-07 Sharp Microelectronics Technology, Inc. Methods and equipment for anisotropic, patterned conversion of copper into selectively removable compounds and for removal of same
DE69531980T2 (de) 1994-08-23 2004-07-29 At & T Corp. Metallisierung von keramischen Materialien durch Auftrag einer haftenden reduzierbaren Schicht
JP2809113B2 (ja) 1994-09-29 1998-10-08 日本電気株式会社 半導体装置の製造方法
JPH08186085A (ja) 1994-12-28 1996-07-16 Nec Corp 半導体装置の製造方法
BE1009839A3 (fr) * 1995-12-20 1997-10-07 Cockerill Rech & Dev Procede et dispositif pour le nettoyage d'un substrat metallique.
US5843847A (en) 1996-04-29 1998-12-01 Applied Materials, Inc. Method for etching dielectric layers with high selectivity and low microloading
US5780163A (en) 1996-06-05 1998-07-14 Dow Corning Corporation Multilayer coating for microelectronic devices
US5970378A (en) 1996-09-03 1999-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-step plasma treatment process for forming low resistance titanium nitride layer
US5801098A (en) 1996-09-03 1998-09-01 Motorola, Inc. Method of decreasing resistivity in an electrically conductive layer
GB2319532B (en) 1996-11-22 2001-01-31 Trikon Equip Ltd Method and apparatus for treating a semiconductor wafer
GB2319533B (en) 1996-11-22 2001-06-06 Trikon Equip Ltd Methods of forming a barrier layer
KR19980064441A (ko) 1996-12-20 1998-10-07 윌리엄비.켐플러 전도물질을 반도체 소자 표면에 선택적으로 결합시키는 방법
JP4142753B2 (ja) 1996-12-26 2008-09-03 株式会社東芝 スパッタターゲット、スパッタ装置、半導体装置およびその製造方法
DE19702124A1 (de) * 1997-01-22 1998-07-23 Linde Ag Verfahren und Vorrichtung zum Reinigen, Aktivieren Benetzen und/oder Beschichten der Oberflächen von Werkstücken
US5834371A (en) 1997-01-31 1998-11-10 Tokyo Electron Limited Method and apparatus for preparing and metallizing high aspect ratio silicon semiconductor device contacts to reduce the resistivity thereof
DE19717698A1 (de) * 1997-04-26 1998-10-29 Fraunhofer Ges Forschung Verfahren und Vorrichtung zur Reinigung von Aktivierung von elektrischen Leiterbahnen und Platinenoberflächen
JPH1116912A (ja) 1997-06-25 1999-01-22 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置の製造装置
FR2775986B1 (fr) * 1998-03-10 2000-05-05 Air Liquide Procede et installation de traitement de surface d'une piece metallique
US6355571B1 (en) 1998-11-17 2002-03-12 Applied Materials, Inc. Method and apparatus for reducing copper oxidation and contamination in a semiconductor device
US20010049181A1 (en) * 1998-11-17 2001-12-06 Sudha Rathi Plasma treatment for cooper oxide reduction
US6251775B1 (en) 1999-04-23 2001-06-26 International Business Machines Corporation Self-aligned copper silicide formation for improved adhesion/electromigration
US6365527B1 (en) * 2000-10-06 2002-04-02 United Microelectronics Corp. Method for depositing silicon carbide in semiconductor devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0445534A (ja) * 1990-06-12 1992-02-14 Sony Corp 銅薄膜の選択的エッチング方法
JPH04273442A (ja) * 1991-02-28 1992-09-29 Sony Corp 配線形成方法
JPH05144811A (ja) * 1991-11-22 1993-06-11 Hitachi Ltd 薄膜半導体装置及びその製造方法
JPH06204191A (ja) * 1992-11-10 1994-07-22 Sony Corp 金属プラグ形成後の表面処理方法
JPH06291201A (ja) * 1993-04-06 1994-10-18 Nippon Steel Corp 半導体装置の製造方法
JPH11220021A (ja) * 1998-01-30 1999-08-10 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP5269826B2 (ja) 2013-08-21
JP2002530845A (ja) 2002-09-17
EP1135545A1 (en) 2001-09-26
DE69937807T2 (de) 2008-12-04
WO2000029642A1 (en) 2000-05-25
KR100661194B1 (ko) 2006-12-22
US20010049181A1 (en) 2001-12-06
DE69937807D1 (de) 2008-01-31
US6734102B2 (en) 2004-05-11
US20030022509A1 (en) 2003-01-30
TW589405B (en) 2004-06-01
KR20010080483A (ko) 2001-08-22
JP2013058799A (ja) 2013-03-28
JP2010212694A (ja) 2010-09-24
EP1135545B1 (en) 2007-12-19

Similar Documents

Publication Publication Date Title
JP4901004B2 (ja) 基板表面上の酸化銅を除去する方法
US6946401B2 (en) Plasma treatment for copper oxide reduction
US10049891B1 (en) Selective in situ cobalt residue removal
US10770346B2 (en) Selective cobalt removal for bottom up gapfill
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US6352081B1 (en) Method of cleaning a semiconductor device processing chamber after a copper etch process
US7026238B2 (en) Reliability barrier integration for Cu application
US6583065B1 (en) Sidewall polymer forming gas additives for etching processes
US6217721B1 (en) Filling narrow apertures and forming interconnects with a metal utilizing a crystallographically oriented liner layer
US6319842B1 (en) Method of cleansing vias in semiconductor wafer having metal conductive layer
EP1081751A2 (en) Methods of pre-cleaning dielectric layers of substrates
EP0799903A2 (en) Methods of sputtering a metal onto a substrate and semiconductor processing apparatus
WO1999063593A1 (en) Plasma treatment for ex-situ contact fill
US7014887B1 (en) Sequential sputter and reactive precleans of vias and contacts
CN100483674C (zh) 镶嵌结构的制造方法
WO2021030074A1 (en) Methods and apparatus for hybrid feature metallization
KR100670618B1 (ko) 비아 및 컨택트의 순차적인 스퍼터 및 반응적 예비세정
WO2002046489A1 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US20130074769A1 (en) Apparatus for the deposition of a conformal film on a substrate and methods therefor
JP3780204B2 (ja) バリアメタル膜又は密着層形成方法及び配線形成方法
JP2003179133A5 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091211

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091218

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100114

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100121

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100215

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101210

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110225

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111011

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees