JP2017520109A - 集積回路デバイスの金属間の選択的な拡散障壁 - Google Patents

集積回路デバイスの金属間の選択的な拡散障壁 Download PDF

Info

Publication number
JP2017520109A
JP2017520109A JP2016567611A JP2016567611A JP2017520109A JP 2017520109 A JP2017520109 A JP 2017520109A JP 2016567611 A JP2016567611 A JP 2016567611A JP 2016567611 A JP2016567611 A JP 2016567611A JP 2017520109 A JP2017520109 A JP 2017520109A
Authority
JP
Japan
Prior art keywords
metal
diffusion barrier
interconnect structure
forming
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016567611A
Other languages
English (en)
Inventor
エム． ロバーツ、ジャネッテ
エム． ロバーツ、ジャネッテ
イー． ロメロ、パトリシオ
イー． ロメロ、パトリシオ
ビー． クレンデニング、スコット
ビー． クレンデニング、スコット
ジェイ． ジェゼウスキ、クリストファー
ジェイ． ジェゼウスキ、クリストファー
ヴイ． チェビアム、ラマナン
ヴイ． チェビアム、ラマナン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2017520109A publication Critical patent/JP2017520109A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/418—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/43—Chemical deposition, e.g. chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/43—Chemical deposition, e.g. chemical vapour deposition [CVD]
    • H10P14/432—Chemical deposition, e.g. chemical vapour deposition [CVD] using selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/30—Diffusion for doping of conductive or resistive layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/035—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics combinations of barrier, adhesion or liner layers, e.g. multi-layered barrier layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/037—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics the barrier, adhesion or liner layers being on top of a main fill metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/038—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers covering conductive structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/43—Layouts of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4437—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being a transition metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/46—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a liquid
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本開示の複数の実施形態は、集積回路（ＩＣ）デバイスの複数の金属間の選択的な拡散障壁並びに関連技術および構成について記載する。一実施形態において、装置は、誘電材料と、上記誘電材料内に配置される、第１の金属を含む第１の相互接続構造と、上記誘電材料内に配置され、上記第１の相互接続構造と電気的に連結される、第２の金属を含む第２の相互接続構造と、上記第１の相互接続構造と上記第２の相互接続構造との間の接合部に配置される拡散障壁と、を備え、上記第１の金属および上記第２の金属は異なる化学組成を有し、上記拡散障壁の材料および上記第２の金属の材料は異なる化学組成を有し、上記拡散障壁の材料は上記第２の金属と上記誘電材料との間に直接配置されない。他の複数の実施形態が記載され、および／または特許請求される可能性がある。

Description

本開示の複数の実施形態は概して、集積回路の分野に関し、より具体的には、集積回路（ＩＣ）デバイスの金属間の選択的な拡散障壁並びに関連技術および構成に関する。
新たに出現し続ける集積回路（ＩＣ）デバイスの相互接続構造は、電気的性能を上げるべく、複数の異なる金属を組み込むことがある。しかしながら、当該複数の異なる金属は、バックエンド処理に関連して通常使用される温度（例えば、最大約４００°）において互いに可溶性である可能性がある。当該複数の異なる金属の拡散は、金属におけるボイドをもたらす可能性があり、これにより電気的性能に悪影響を及ぼす、若しくは電気的な断線等の欠陥を引き起こす可能性がある。または誘電材料への金属の拡散は、電流リーク、絶縁破壊、短絡若しくはマイグレーションをもたらす可能性があり、引いてはデバイスの欠陥につながる。
実施形態は、以下の詳細な説明に添付図面を併せることによって容易に理解されるだろう。説明を容易にするために、同一の参照符号は同一の構造要素を指す。添付図面中、実施形態は限定ではなく、例示として示されている。
いくつかの実施形態による、ウェハ形態および単体化された形態における例示的なダイの上面図を概略的に示す。 いくつかの実施形態による、集積回路（ＩＣ）アセンブリの側面断面図を概略的に示す。 いくつかの実施形態による製造の様々な段階における相互接続アセンブリの側面断面図を概略的に示す。 いくつかの実施形態による、製造の様々な段階における相互接続アセンブリの側面断面図を概略的に示す。 いくつかの実施形態による、拡散障壁の選択的な堆積のための金属前駆体を概略的に示す。 いくつかの実施形態による、製造の様々な段階における別の相互接続アセンブリの側面断面図を概略的に示す。 いくつかの実施形態による、製造の様々な段階における別の相互接続アセンブリの側面断面図を概略的に示す。 いくつかの実施形態による、相互接続アセンブリを製造する方法のフロー図を概略的に示す。 いくつかの実施形態による、本明細書に記載されるような相互接続アセンブリを含んでよい例示的なシステムを概略的に示す。
本開示の複数の実施形態は、集積回路（ＩＣ）デバイスの複数の金属間の選択的な拡散障壁並びに関連技術および構成について説明する。以下の詳細な説明では、本明細書の一部を形成する添付図面への参照がなされる。添付図面では全体を通して、同様の番号は同様の部分を指し、本開示の主題を実施可能な実施形態が例示を目的として示されている。他の実施形態が利用可能であり、本開示の範囲から逸脱することなく、構造的若しくは論理的変更がなされ得ることを理解されたい。従って、以下の詳細な説明は限定的な意味に解釈されるべきではなく、実施形態の範囲は、添付の特許請求の範囲およびその均等内容によって画される。
本開示の目的において、文言「Ａおよび／またはＢ」は（Ａ）、（Ｂ）または（ＡおよびＢ）を意味する。本開示の目的において、文言「Ａ、Ｂ、および／またはＣ」は、（Ａ）、（Ｂ）、（Ｃ）、（ＡおよびＢ）、（ＡおよびＣ）、（ＢおよびＣ）または（Ａ、ＢおよびＣ）を意味する。
詳細な説明は、上部／底部、側部、上方／下方等の視点に基づく記載を使用することがある。そのような記載は、説明を容易にするために使用されているにすぎず、本明細書に記載の実施形態の用途をいずれの特定の方向にも限定する意図ではない。
詳細な説明は、「一実施形態において」または「複数の実施形態において」という文言を使用することがあるが、これらはそれぞれ、同一または異なる実施形態のうちの１または複数を指してよい。さらに、「備える」、「含む」、「有する」等の用語が本開示の複数の実施形態に関し使用されるとき、それらは同義語である。
「〜と連結され（ｃｏｕｐｌｅｄ ｗｉｔｈ）」という用語がその派生語と共に本明細書で使用されることがある。「連結され（ｃｏｕｐｌｅｄ）」は、以下のうちの１または複数を意味する可能性がある。「連結され（ｃｏｕｐｌｅｄ）」は、２または２より多い要素が、物理的または電気的に直接接触していることを意味してよい。しかしながら、「連結され（ｃｏｕｐｌｅｄ）」は、２または２より多い要素が互いに間接的に接触しているものの依然として互いに連携または相互作用していることも意味してよい。「連結され（ｃｏｕｐｌｅｄ）」は、１または複数の他の要素が、互いに連結されると考えられる当該要素間で連結または接続されていることを意味してよい。用語「直接連結され（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ）」は、２または２より多い要素が直接接触していることを意味してよい。
様々な実施形態において、文言「第２の特徴部に形成、堆積、またはさもなければ配置された第１の特徴部」は、第１の特徴部が第２の特徴部の上方に形成、堆積、または配置されること、および第１の特徴部の少なくとも一部が第２の特徴部の少なくとも一部と直接的に接触（例えば、物理的および／または電気的に直接接触）することまたは間接的に接触する（例えば、第１の特徴部と第２の特徴部との間に１または複数の他の特徴部を有する）ことを意味してよい。
本明細書で使用されるように、用語「モジュール」は、１または複数のソフトウェア若しくはファームウェアプログラムを実行する、特定用途向け集積回路（ＡＳＩＣ）、電子回路、プロセッサ（共有、専用、またはグループ）および／またはメモリ（共有、専用、またはグループ）、組み合わせ論理回路、並びに／または記載の機能を提供する他の好適なコンポーネントを指してよい、またはこれらの一部であってよい、またはこれらを含んでよい。
図１はいくつかの実施形態による、ウェハ形態１０および単体化された形態１００の例示的なダイ１０２の上面図を概略的に示す。いくつかの実施形態において、ダイ１０２は、例えばシリコンまたは他の好適な材料等の半導体材料で構成されるウェハ１１の複数のダイ（例えば、ダイ１０２、ダイ１０３ａ、ダイ１０３ｂ）のうちの１つであってよい。複数のダイは、ウェハ１１の表面に形成されてよい。複数のダイの各々は、本明細書に記載されるような相互接続アセンブリ（例えば、図３ａおよび図３ｂの相互接続アセンブリ３００）を含む半導体製品の繰り返しユニットであってよい。例えば、ダイ１０２は、例えば、１または複数のトランジスタデバイスに係る移動電荷キャリアのためのチャネル経路を提供する１または複数のチャネル本体（例えば、フィン構造、ナノワイヤ、プレーナ型本体等）等のトランジスタ要素を有する回路を含んでよい。複数の相互接続１０４が、１または複数のトランジスタデバイスに形成され、および１または複数のトランジスタデバイスに連結されてよい。例えば、複数の相互接続１０４は、トランジスタデバイスの動作のための移動電荷キャリアを提供するための閾値電圧および／またはソース／ドレイン電流の供給のためのゲート電極を提供すべく、チャネル本体に電気的に連結されてよい。簡略化のため、図１中、ダイ１０２のかなりの部分を横切る複数の相互接続１０４が行方向に示されているが、他の実施形態においては、複数の相互接続１０４は図示されるものよりはるかに小さい寸法を有する縦型の特徴および横型の特徴を含んでよく、多様な他の好適な配置のうちの任意のものでダイ１０２上に構成されてよいことを理解されたい。
複数のダイに具現される半導体製品の製造処理が完了した後、ウェハ１１は単体化処理を経てよく、単体化処理では、複数のダイ（例えば、ダイ１０２）の各々は互いに分離され、半導体製品の複数の個別の「チップ」がもたらされる。ウェハ１１は、様々なサイズのうちの任意のものであってよい。いくつかの実施形態において、ウェハ１１は約２５．４ｍｍから約４５０ｍｍの範囲内の直径を有する。他の実施形態において、ウェハ１１は他のサイズおよび／または他の形状を含んでよい。様々な実施形態により、複数の相互接続１０４は、ウェハ形態１０または単体化された形態１００の半導体基板に配置されてよい。本明細書に記載の複数の相互接続１０４は、ロジック若しくはメモリ、またはそれらの組み合わせのためにダイ１０２に組み込まれてよい。いくつかの実施形態において、複数の相互接続１０４は、システムオンチップ（ＳｏＣ）アセンブリの一部であってよい。複数の相互接続１０４は、本明細書に記載されるような相互接続アセンブリ（例えば、図３ａ〜図３ｂの相互接続アセンブリ３００または図５ａ〜図５ｂの相互接続アセンブリ５００）を含んでよい。
図２は、いくつかの実施形態による、集積回路（ＩＣ）アセンブリ２００の側面断面図を概略的に示す。いくつかの実施形態において、ＩＣアセンブリ２００は、パッケージ基板１２１に電気的および／または物理的に連結される１または複数のダイ（以下、「ダイ１０２」と言う）を含んでよい。見てわかる通り、いくつかの実施形態において、パッケージ基板１２１は回路基板１２２に電気的に連結されてよい。いくつかの実施形態において、集積回路（ＩＣ）デバイスは、様々な実施形態によるダイ１０２、パッケージ基板１２１、および／または回路基板１２２のうちの１または複数を含んでよい。選択的な拡散障壁を提供するための本明細書に記載の実施形態は、様々な実施形態による、任意の好適なＩＣデバイス内に実装されてよい。
ダイ１０２は、ＣＭＯＳデバイスの形成に関連して使用される薄膜堆積、リソグラフィ、エッチング等の半導体製造技術を使用して、半導体材料（例えばシリコン）から作成される個別の製品を表わしてよい。いくつかの実施形態において、ダイ１０２は、プロセッサ、メモリ、ＳｏＣまたはＡＳＩＣを含んでよい、またはプロセッサ、メモリ、ＳｏＣまたはＡＳＩＣの一部であってよい。いくつかの実施形態において、例えばモールド化合物若しくはアンダーフィル材料（不図示）等の電気絶縁材料がダイ１０２の少なくとも一部および／または複数のダイレベルの相互接続構造１０６を封止してよい。
ダイ１０２は多様な好適な構成に従い、パッケージ基板１２１に取り付けられてよく、当該構成としては例えば、図示のように、フリップチップ構成でパッケージ基板１２１に直接連結される構成が含まれる。フリップチップ構成では、複数のバンプ、ピラー若しくはこれもまたダイ１０２をパッケージ基板１２１に電気的に連結可能な他の好適な構造等、複数のダイレベルの相互接続構造１０６を使用して、回路を含むダイ１０２のアクティブ面Ｓ１がパッケージ基板１２１の表面に取り付けられる。ダイ１０２のアクティブ面Ｓ１は、例えばトランジスタデバイス等の複数のアクティブデバイスを含んでよい。見てわかる通り、非アクティブ面Ｓ２がアクティブ面Ｓ１に対向して配置されてよい。
ダイ１０２は概して、半導体基板１０２ａ、１または複数のデバイスレイヤ（以下、「デバイスレイヤ１０２ｂ」と言う）、および１または複数の相互接続レイヤ（以下、「相互接続レイヤ１０２ｃ」と言う）を含んでよい。いくつかの実施形態において、半導体基板１０２ａは、例えばシリコン等のバルク半導体材料で実質的に構成されてよい。デバイスレイヤ１０２ｂは、トランジスタデバイス等の複数のアクティブデバイスが半導体基板上に形成される領域を表してよい。デバイスレイヤ１０２ｂは、例えば複数のトランジスタデバイスに係る複数のチャネル本体および／またはソース／ドレイン領域等の複数の構造を含んでよい。相互接続レイヤ１０２ｃは、デバイスレイヤ１０２ｂ内の複数のアクティブデバイスへのまたは当該アクティブデバイスからの電気信号をルーティングするよう構成された複数の相互接続構造（例えば、図１の複数の相互接続１０４または図３ａ〜図３ｂの相互接続アセンブリ３００および図５ａ〜図５ｂの相互接続アセンブリ５００）を含んでよい。例えば、相互接続レイヤ１０２ｃは、複数の横方向のライン（例えば、複数のトレンチ）および／または複数の縦方向のプラグ（例えば、複数のビア）、または、電気的ルーティングおよび／または複数のコンタクトを提供するための複数の他の好適な特徴を含んでよい。
いくつかの実施形態において、複数のダイレベルの相互接続構造１０６は相互接続レイヤ１０２ｃに電気的に連結され、ダイ１０２と複数の他の電気デバイスとの間で電気信号をルーティングするよう構成されてよい。電気信号は、例えばダイ１０２の動作に関連して使用される入力／出力（Ｉ／Ｏ）信号、および／または、電源／接地信号を含んでよい。
いくつかの実施形態において、パッケージ基板１２１は、例えば味の素ビルドアップフィルム（ＡＢＦ）基板等のコアおよび／または複数のビルドアップレイヤを有するエポキシベースの積層基板である。他の実施形態においては、パッケージ基板１２１は、例えばガラス、セラミックまたは半導体材料から形成される基板を含む、他の好適なタイプの基板を含んでよい。
パッケージ基板１２１は、ダイ１０２からのまたはダイ１０２への電気信号をルーティングするよう構成される複数の電気ルーティング機能を含んでよい。複数の電気ルーティング機能は、例えばパッケージ基板１２１の１または複数の表面に配置される複数のパッド若しくはトレース（不図示）、および／または、例えば複数のトレンチ、ビア若しくはパッケージ基板中に電気信号をルーティングするための複数の他の相互接続構造等の複数の内部ルーティング機能（不図示）を含んでよい。例えば、いくつかの実施形態において、パッケージ基板１２１は、ダイ１０２に係る複数のそれぞれのダイレベルの相互接続構造１０６を受けるよう構成されたパッド（不図示）等の複数の電気ルーティング機能を含んでよい。
回路基板１２２は、エポキシラミネート等の電気絶縁材料で構成されるプリント回路基板（ＰＣＢ）であってよい。例えば、回路基板１２２は、例えば、難燃材４（ＦＲ‐４）、ＦＲ‐１等のポリテトラフルオロエチレン、フェノールコットンペーパー材料、ＣＥＭ‐１若しくはＣＥＭ‐３等のコットンペーパーとエポキシの材料、またはエポキシ樹脂プリプレグ材料を使用して共に積層された織布ガラス材料といった材料から構成される複数の電気絶縁レイヤを含んでよい。ダイ１０２の電気信号を回路基板１２２中にルーティングすべく、複数のトレース、トレンチまたはビア等の複数の相互接続構造（不図示）が複数の電気絶縁レイヤを通過するように形成されてよい。他の実施形態において、回路基板１２２は他の好適な材料で構成されてよい。いくつかの実施形態において、回路基板１２２は、マザーボード（例えば、図７のマザーボード７０２）である。
例えば、複数の半田ボール１１２等の複数のパッケージレベルの相互接続が、パッケージ基板１２１および／または回路基板１２２上の１または複数のパッド（以下、「パッド１１０」と言う）に連結され、対応する複数の半田接合部を形成してよく、当該半田接合部はパッケージ基板１２１と回路基板１２２との間で電気信号をさらにルーティングするよう構成される。複数のパッド１１０は、例えばニッケル（Ｎｉ）、パラジウム（Ｐｄ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、およびそれらの組み合わせを含む金属等の任意の好適な導電性材料で構成されてよい。他の実施形態においては、パッケージ基板１２１を回路基板１２２に物理的および／または電気的に連結する他の好適な技術が使用されてよい。
他の実施形態においては、ＩＣアセンブリ２００は、多様な他の好適な構成を含んでよく、そのようなものとしては、例えばフリップチップおよび／またはワイヤボンディング構成、インターポーザ、システムインパッケージ（ＳｉＰ）および／またはパッケージオンパッケージ（ＰｏＰ）構成を含むマルチチップパッケージ構成の好適な組み合わせが含まれる。いくつかの実施形態において、ダイ１０２とＩＣアセンブリ２００の複数の他のコンポーネントとの間で電気信号をルーティングするための他の好適な技術が使用されてよい。
図３ａ〜図３ｂは、いくつかの実施形態による、製造の様々な段階における相互接続アセンブリ３００の側面断面図を概略的に示す。図３ａを参照すると、誘電材料３３２等の電気絶縁材料内に第１の相互接続構造３３０を形成し、第１の相互接続構造３３０に拡散障壁３３８を形成した後の相互接続アセンブリ３００が示されている。
いくつかの実施形態において、誘電材料３３２は半導体基板（例えば、図２の半導体基板１０２ａ）に堆積されてよい。例えば、誘電材料３３２はデバイスレイヤ（例えば図２のデバイスレイヤ１０２ｂ）への複数の相互接続レイヤ（例えば、図２の相互接続レイヤ１０２ｃ）の形成の一環として堆積されてよい。誘電材料３３２は、例えば酸化シリコン（ＳｉＯ２）、高誘電率の誘電材料、低誘電率の誘電材料、炭素ドープされた酸化シリコン、多孔性誘電材料等を含む、様々な好適な材料で構成されてよい。いくつかの実施形態において、誘電材料３３２はレイヤとして堆積されてよく、いくつかの実施形態において、当該レイヤは層間絶縁膜（ＩＬＤ）と称され得る。
いくつかの実施形態において、第１の相互接続構造３３０は、誘電材料３３２の中に開口部（例えば、トレンチ）を形成すること、および当該トレンチの複数の表面（例えば、トレンチの側壁および底部）に拡散障壁３３４を形成することによって形成されてよい。トレンチを実質的に埋め、第１の相互接続構造３３０を形成するために、金属が堆積されてよい。拡散障壁３３４は、第１の相互接続構造３３０の金属が誘電材料３３２に拡散することを防止または低減してよい。例えば、いくつかの実施形態において、第１の相互接続構造３３０の金属は銅で構成されてよく、拡散障壁３３４は、例えば窒化チタン（ＴｉＮ）および／または窒化タンタル（ＴａＮ）等の金属窒化物のような銅拡散障壁で構成されてよい。他の実施形態においては、第１の相互接続構造３３０および拡散障壁３３４は他の好適な金属で構成されてよい。いくつかの実施形態においては、相互接続アセンブリ３００は拡散障壁３３４を含まなくてよい。
エッチングストップ膜３３６が第１の相互接続構造３３０に形成されてよい。エッチングストップ膜３３６は、第２の相互接続構造（例えば、図３ｂの第２の相互接続構造３４０）のための開口部３３９（例えば、ビア）を形成するために使用され得るエッチング処理のためのエッチングストップを提供してよい。いくつかの実施形態において、エッチングストップ膜３３６は誘電材料３３２とは異なるエッチング選択性を有する材料で構成されてよい。例えば、いくつかの実施形態において、エッチングストップ膜３３６は窒化シリコン（ＳｉＮ）等の材料で構成されてよい。いくつかの実施形態において、第１の相互接続構造３３０を形成するための金属を堆積した後、エッチングストップ膜３３６は第１の相互接続構造３３０に堆積されてよい。誘電材料３３２がエッチングストップ膜３３６に堆積されてよく、堆積された誘電材料３３２を貫通する開口部３３９を形成し、第１の相互接続構造３３０を露出させるパターニング処理（例えば、リソグラフィおよび／またはエッチング）が行われてよい。いくつかの実施形態において、エッチングストップ膜３３６はさらに、第１の相互接続構造３３０の金属と、エッチングストップ膜３３６に堆積された誘電材料３３２との間の拡散障壁として機能してよい。いくつかの実施形態においては、相互接続アセンブリ３００はエッチングストップ膜３３６を含まなくてよい。
いくつかの実施形態において、第１の相互接続構造３３０の上面の金属を露出すべく、開口部３３９が形成されてよい。いくつかの実施形態において、開口部３３９の側壁は、開口部３３９を形成するために使用されるエッチング処理に起因し、テーパー形状の外形を有してよい。
様々な実施形態により、第１の相互接続構造３３０の金属と、開口部３３９内に形成されることになる第２の相互接続構造（例えば、図３ｂの第２の相互接続構造３４０）の別の異なる金属との間の拡散を低減または防止すべく、拡散障壁３３８が第１の相互接続構造３３０の金属に選択的に堆積されてよい。拡散障壁３３８は、開口部３３９の複数の側壁に拡散障壁３３８の金属を直接堆積することなく、金属（または金属化合物）を第１の相互接続構造３３０の金属に選択的に堆積することによって形成されてよい。例えば、図３ａおよび図３ｂの両方を参照すると、いくつかの実施形態において、拡散障壁３３８の金属は、第２の相互接続構造３４０の金属と誘電材料３３２との間の開口部３３９の複数の側壁に直接配置されなくてよい。見てわかる通り、拡散障壁３３８の金属は第１の相互接続構造３３０の金属と第２の相互接続構造３４０の金属との間の界面、つまり開口部３３９の底部における接合部に選択的に堆積されてよい。いくつかの実施形態において、拡散障壁３３８は、エッチングストップ膜３３６の材料と連結（例えば、直接接触する状態）されてよい。いくつかの実施形態において、拡散障壁３３８は、２０ナノメートル（ｎｍ）より薄いまたはそれに等しい厚みを有してよい。一実施形態において、拡散障壁３３８は５ｎｍより薄いまたはそれに等しい厚みを有してよい。他の実施形態において、拡散障壁３３８は他の好適な厚みを有してよい。
いくつかの実施形態において、拡散障壁３３８は、水素（Ｈ２）またはアンモニア（ＮＨ３）等の共反応物を用いてまたは用いずに、原子層堆積（ＡＬＤ）または化学的気相成長（ＣＶＤ）によって、堆積されてよい。いくつかの実施形態において、堆積処理は、ホモレプティックΝ，Ν‐ジアルキル‐ジアザブタジエン金属前駆体を利用してよい。図４は、いくつかの実施形態による、拡散障壁（例えば、図３ａ〜図３ｂの拡散障壁３３８）の選択的な堆積のための金属前駆体４００を概略的に示す。金属前駆体４００は、金属ジアザブタジエンＡＬＤ前駆体の一般的な構造を表わしてよく、Ｒはアルキル基を表わしてよく、Ｍは第一列遷移金属を表わしてよい。
図３ａ〜図３ｂを再度参照すると、いくつかの実施形態において、拡散障壁３３８は無電解堆積によって堆積されてよい。例えば、Ｎｉ、Ｎｉ／Ｂ、Ｃｏ／Ｗ、またはＣｏ‐Ｘ若しくはＮｉ‐Ｘ（Ｘはタングステン（Ｗ）、ホウ素（Ｂ）、リン（Ｐ）、ニッケル（Ｎｉ）、レニウム‐錫（ＲｅＳｎ）、亜鉛（Ｚｎ）、マンガン（Ｍｎ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、クロム（Ｃｒ）、プラチナ（Ｐｔ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）のうちの１つを表わす）または他の好適な材料が、無電解堆積によって、開口部３３９の側壁にある誘電材料３３２上ではなく、第１の相互接続構造３３０の金属（例えば、ＣｕまたはＣｏ）に選択的に堆積されてよい。いくつかの実施形態において、拡散障壁３３８の堆積の選択性を高めるべく、または実現すべく、第１の相互接続構造３３０の金属の表面に表面改質処理が適用されてよい。例えば、ジアザブタジエンリガンドを含有する前駆体以外の前駆体の場合のＡＬＤおよび／またはＣＶＤの選択性の度合いは、Ｒｕ、ＭｎＮおよびＭｎに対し実証済みである。いくつかの実施形態において、表面改質処理は、ビス（ジメチルアミノ）ジメチルシラン、（Ｎ，Ｎ‐ジメチルアミノ）トリメチルシラン、ブチルジメチル（ジメチルアミノ）シラン、および／またはジ‐Ｎ‐ブチルジメトキシシラン等の材料を含んでよい。いくつかの実施形態において、拡散障壁３３８の選択的に堆積された金属は、ホウ素（Ｂ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、窒素（Ｎ）、リン（Ｐ）、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、Ｗ、Ｎｉ、Ｒｅ、Ｚｎ、Ｍｎ、Ｒｈ、Ｒｕ、Ｃｒ、Ｐｔ、Ｏｓ、Ｉｒまたは他の好適なドーパントのうちの１または複数を注入またはドープされ、障壁の特性を向上させてよい。例えば、拡散障壁３３８の堆積中に、または堆積前の別個の異なる温度処理において、拡散障壁３３８はジボラン、シラン、ジシラン、アンモニア、ヒドラジン、ホスフィン、硫化水素、セレン化水素若しくはジエチルテルリドまたは他の好適な気体を使用するドーパントでドープされてよい。一実施形態において、拡散障壁３３８をシランまたはジシランにソーキングすることによって、選択的に堆積される拡散障壁３３８にＳｉが追加されてよい。拡散障壁３３８をジボランにソーキングすることによって、ホウ素が同様に追加されてよい。いくつかの実施形態において、拡散障壁３３８は、非アモルファス材料と比較し、特定の厚みについてより良好な障壁特性をもたらすべく、アモルファス材料であってよい。いくつかの実施形態において、拡散障壁３３８は複数のレイヤを堆積することによって形成されてよい。例えば、いくつかの実施形態において、拡散障壁３３８は、Ｎｉ／Ｗ／Ｎｉ／Ｗ等の複数の異なる金属から成る交互に重なるレイヤを含んでよい。いくつかの実施形態において、拡散障壁３３８はＡＬＤまたはＣＶＤ合金として堆積されてよい。
図３ｂを参照すると、拡散障壁３３８上に第２の相互接続構造３４０を形成すべく、金属を図３ａの開口部３３９に堆積させた後の相互接続アセンブリ３００が示されている。第２の相互接続構造３４０の金属は、例えばＣＶＤ、ＡＬＤ、物理気相成長（ＰＶＤ）または無電解析出を含む任意の好適な処理を使用して堆積されてよい。
様々な実施形態により、第１の相互接続構造３３０は、第２の相互接続構造３４０の金属とは異なる化学組成を有する金属または金属化合物で構成されてよい。いくつかの実施形態において、拡散障壁３３８は、第１の相互接続構造３３０および／または第２の相互接続構造３４０とは異なる化学組成を有してよい。いくつかの実施形態において、拡散障壁３３８は、拡散障壁３３４および／またはエッチングストップ膜３３６とは異なる化学組成を有してよい。例えば、いくつかの実施形態において、第１の相互接続構造３３０は銅（Ｃｕ）で構成されてよく、拡散障壁３３８は例えばニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、マンガン（Ｍｎ）若しくはジルコニウム（Ｚｒ）等の金属、または金属シリサイド若しくは金属窒化物（金属は上記列挙された例示のうちの１つであってよい）で構成されてよく、第２の相互接続構造３４０は例えばコバルト（Ｃｏ）等の金属で構成されてよい。いくつかの実施形態において、拡散障壁３３８は、前駆体、共反応物および処理が適切に選択された混合物、化合物、または例えば窒化タングステン（ＷＮ）、ニッケルシリサイド（ＮｉＳｉ）、Ｎｉ／Ｍｎ若しくはＦｅ／Ｍｎ等の合金で構成されてよい。いくつかの実施形態において、第１の相互接続構造３３０はＣｏで構成されてよく、第２の相互接続構造３４０はＣｕで構成されてよい。他の実施形態においては、第１の相互接続構造３３０および／または第２の相互接続構造３４０は、ＣｕまたはＣｏ以外の金属で構成されてよい。例えば、いくつかの実施形態において、第１の相互接続構造３３０はＣｕで構成されてよく、第２の相互接続構造３４０は例えばＭｏ、Ｗ、Ｒｅ、Ｆｅ、Ｒｕ、Ｏｓ、Ｒｈ、Ｉｒ、Ｎｉ、Ｐｄ若しくはＰｔ等のＣｏ以外の非Ｃｕ金属、または例えばニッケルシリサイド若しくはコバルトシリサイド等の金属シリサイドで構成されてよい。一実施形態において、第１の相互接続構造３３０または第２の相互接続構造３４０のうちの１つを形成すべく、銅ゲルマニウムが使用されてよい。別の例を挙げると、いくつかの実施形態において、第１の相互接続構造３３０は例えばＭｏ、Ｗ、Ｒｅ、Ｆｅ、Ｒｕ、Ｏｓ、Ｒｈ、Ｉｒ、Ｎｉ、Ｐｄ若しくはＰｔ等の非Ｃｕ金属、または例えばニッケルシリサイド若しくはコバルトシリサイド等の金属シリサイドで構成されてよく、第２の相互接続構造３４０はＣｕで構成されてよい。
いくつかの実施形態において、第１の相互接続構造３３０はトレンチ構造であってよく、第２の相互接続構造３４０はビア構造であってよい。いくつかの実施形態において、ビア構造は６０ｎｍより小さいまたはそれに等しい限界寸法（ＣＤ）を有してよい。様々な実施形態により、相互接続アセンブリ３００は、非Ｃｕ金属（例えば、Ｃｏ）を使用したビア構造（例えば、第２の相互接続構造３４０）の形成を可能にしてよく、この場合、ビア構造の金属と誘電材料３３２との間に拡散障壁は配置されない（例えば、開口部３３９の側壁に拡散障壁はない）。相互接続アセンブリ３００に関連して説明された技術および構成は、相互接続特徴部、特に狭小な臨界寸法および高アスペクト比でのより狭小なビア構造のメタライゼーションを容易にしてよい。トレンチ構造（例えば、図３ｂの第１の相互接続構造３３０）とは別個に、ビア構造（例えば、図３ｂの第２の相互接続構造３４０）を埋める処理は、ビアを埋めるより多くのオプションを可能にしてよい。ビア構造の複数の側壁に拡散障壁（例えば、Ｃｕ拡散障壁）を形成することは望ましくないであろう。理由は、それにより、さらに小さな開口部（図３ａの開口部３３９）をもたらす可能性があり、結果的にビア構造を埋めることがより困難になるからである。また、ビア構造の側壁に拡散障壁を形成することは、ビア構造を介する抵抗を増大させる可能性がある（例えば、ＴａＮおよびＴｉＮはＣｏより抵抗が大きい）。故に、第２の相互接続構造３４０の金属の周囲にある拡散障壁を除去することで、金属によって埋められる断面積を大きくし、第２の相互接続構造３４０の高さ対幅アスペクト比を低減することを可能にする一方で、第２の相互接続構造３４０の抵抗を増大させる。選択的に堆積される拡散障壁３３８は、隣接する複数の相互接続構造の異なる金属が相互に混合することを防止してよく、それによって、２つの金属の移動を限定することによってリークを低減することに加え、ボイド数、電気的に開いた回路の数および／または短絡数を低減してよい。拡散障壁３３８は、Ｃｕ等の金属が誘電材料３３２の中に拡散し、次にＩＣデバイスのデバイスレイヤの中に拡散する際に発生し得るデバイス劣化をさらに低減してよい。
図５ａ〜図５ｂは、いくつかの実施形態による、製造の様々な段階における別の相互接続アセンブリ５００の側面断面図を概略的に示す。相互接続アセンブリ５００は、相互接続アセンブリ５００がデュアルダマシン処理を使用して形成されたデュアルダマシン構造５４０を含むことを除いては、相互接続アセンブリ３００に関連して記載された実施形態と概して一致してよい。
図５ａを参照すると、図３ａに関連して記載された技術に従い、拡散障壁３３４、第１の相互接続構造３３０、エッチングストップ膜３３６、開口部５３９および／または拡散障壁３３８を形成した後の相互接続アセンブリ５００が示されている。開口部５３９は、デュアルダマシン相互接続構造の形成を可能にするよう構成されてよい。すなわち、いくつかの実施形態において、開口部５３９の第１の開口部５３９ａに対応するビア構造および開口部５３９の第２の開口部５３９ｂに対応するトレンチ構造は、同一の堆積処理中に同時に埋められてよい。いくつかの実施形態において、第２の開口部５３９ｂは誘電材料３３２内にパターニング処理を使用して第１の相互接続構造３３０の上方に形成されてよく、その後、第１の開口部５３９ａは第２の開口部５３９ｂ内にパターニング処理を使用して形成されてよく、第１の相互接続構造３３０が露出される。第１の開口部５３９ａを形成した後、拡散障壁３３８が第１の相互接続構造３３０に形成されてよい。
図５ｂを参照すると、デュアルダマシン構造５４０を形成すべく、金属が堆積された後の相互接続アセンブリ５００が示されている。いくつかの実施形態において、金属は第１の開口部５３９ａおよび第２の開口部５３９ｂを同時に埋めるべく堆積され、それぞれ第２の相互接続５４０ａと第３の相互接続構造５４０ｂとを形成してよい。いくつかの実施形態において、第２の相互接続構造５４０ａはビア構造であってよく、第３の相互接続構造５４０ｂはトレンチ構造であってよい。デュアルダマシン構造５４０の金属は、図３ａ〜図３ｂの第２の相互接続構造３４０の金属に関連して記載された実施形態と一致してよい。
図６は、いくつかの実施形態による、相互接続アセンブリ（例えば、図３ａ〜図３ｂの相互接続アセンブリ３００または図５ａ〜図５ｂの相互接続アセンブリ５００）を製造する方法６００のフロー図を概略的に示す。方法６００は、図１から図５ａ〜図５ｂに関連して記載の実施形態と一致してよく、また逆も然りである。
６０２において、方法６００は半導体基板（例えば、図２の半導体基板１０２ａ）を提供する段階を含んでよい。いくつかの実施形態において、半導体基板はウェハ形態のダイを含んでよい。
６０４において、方法６００は、半導体基板に誘電材料（例えば、図３ａ〜図３ｂまたは図５ａ〜図５ｂの誘電材料３３２）を堆積する段階を含んでよい。例えば、ダイのデバイスレイヤ（例えば図２のデバイスレイヤ１０２ｂ）の相互接続レイヤ（例えば図２の相互接続レイヤ１０２ｃ）を形成すべく、誘電材料が堆積されてよい。
６０６において、方法６００は第１の金属を含む第１の相互接続構造（例えば、図３ａ〜図３ｂまたは図５ａ〜図５ｂの第１の相互接続構造３３０）を形成する段階を含んでよい。図３ａ〜図３ｂの第１の相互接続構造３３０に関連して記載の技術に従い、第１の相互接続構造が形成されてよい。いくつかの実施形態において、第１の相互接続構造を形成する段階は、誘電材料内に開口部を形成する段階および第１の金属を開口部に堆積する段階を含んでよい。第１の金属は、図３ａ〜図３ｂの第１の相互接続構造３３０の金属に関連して記載の実施形態と一致してよい。いくつかの実施形態において、第１の相互接続構造を形成する段階は、トレンチ構造を形成する段階を含む。
６０８において、方法６００は、第１の相互接続構造に拡散障壁（例えば、図３ａ〜図３ｂまたは図５ａ〜図５ｂの拡散障壁３３８）を形成する段階を含んでよい。いくつかの実施形態において、拡散障壁の第３の金属は、第１の相互接続構造の第１の金属に選択的に堆積されてよい。例えば、第３の金属は、第１の相互接続構造と、拡散障壁に形成されることになる第２の相互接続構造との間の接合部に堆積されてよい。選択的な堆積は誘電材料３３２に堆積せずに、第１の金属に第３の金属を堆積してよく、その結果、第２の金属を拡散障壁に堆積した後、拡散障壁の第３の金属は、第２の相互接続構造の第２の金属と、誘電材料との間に直接配置されない（例えば、第３の金属は図３ａの開口部３３９の側壁に配置されない）。
拡散障壁の第３の金属は、図３ａ〜図３ｂの拡散障壁３３８の金属に関連して記載された実施形態と一致してよい。いくつかの実施形態において、第３の金属はＡＬＤまたはＣＶＤによって堆積されてよい。いくつかの実施形態において、拡散障壁を形成する段階は、ホウ素（Ｂ）シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、窒素（Ｎ）、リン（Ｐ）、硫黄（Ｓ）、セレン（Ｓｅ）またはテルル（Ｔｅ）のうちの１または複数で第３の金属にドープする段階を含む。いくつかの実施形態において、第３の金属を選択的に堆積する段階は、ホモレプティックΝ，Ν'‐ジアルキル‐ジアザブタジエン金属前駆体を使用する段階を含んでよい。いくつかの実施形態において、拡散障壁を形成する段階は、複数のレイヤを形成する段階を含んでよい。
６１０において、方法６００は、拡散障壁に第２の金属を含む第２の相互接続構造（例えば、図３ａ〜図３ｂの第２の相互接続構造３４０または図５ａ〜図５ｂのデュアルダマシン構造５４０）を形成する段階を含んでよい。いくつかの実施形態において、第１の金属および第２の金属は異なる化学組成を有してよい。拡散障壁（例えば、図３ａ〜図３ｂまたは図５ａ〜図５ｂの拡散障壁３３８）の材料および第２の金属は異なる化学組成を有してよい。いくつかの実施形態において、第２の相互接続構造はビア構造である。他の実施形態において、第２の相互接続構造はデュアルダマシン構造であってよい。
特許請求された主題の理解に最も寄与する態様で、様々な処理が複数の個別の処理として順番に記載されている。しかしながら、記載の順序はこれらの処理が必ず順序に依存することを示唆するものとして解釈されるべきではない。本開示の複数の実施形態は、所望の通り構成すべく、任意の好適なハードウェアおよび／またはソフトウェアを使用してシステム内に実装されてよい。
図７はいくつかの実施形態による、本明細書に記載されたような相互接続アセンブリ（例えば、図３ａ〜図３ｂの相互接続アセンブリ３００または図５ａ〜図５ｂの相互接続アセンブリ５００）を含み得る例示的なシステム（例えば、コンピューティングデバイス７００）を概略的に示す。コンピューティングデバイス７００の複数のコンポーネントはエンクロージャ（例えば、筐体７０８）内に収容されてよい。マザーボード７０２は、限定はされないがプロセッサ７０４および少なくとも１つの通信チップ７０６を含む複数のコンポーネントを含んでよい。プロセッサ７０４は、マザーボード７０２に物理的および電気的に連結されてよい。いくつかの実装において、少なくとも１つの通信チップ７０６もマザーボード７０２に物理的および電気的に連結されてよい。さらなる複数の実装において、通信チップ７０６はプロセッサ７０４の一部であってよい。
コンピューティングデバイス７００はその用途に応じて、マザーボード７０２に物理的および電気的に連結されてもされなくてもよい複数の他のコンポーネントを含んでよい。これらの他のコンポーネントとしては限定ではないが、揮発性メモリ（例えばＤＲＡＭ）、不揮発性メモリ（例えばＲＯＭ）、フラッシュメモリ、グラフィクスプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、カメラ、大容量記憶デバイス（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ等））が含まれてよい。
通信チップ７０６は、コンピューティングデバイス７００への、およびコンピューティングデバイス７００からのデータ転送のための無線通信を有効にしてよい。「無線」という用語およびその派生語は、非固体媒体を介した変調された電磁放射の使用によりデータを通信し得る、回路、デバイス、システム、方法、技術、通信チャネル等を記載するために使用され得る。当該用語は、いくつかの実施形態においては関連するデバイスが有線を含まない場合もあり得るが、有線を一切含まないことを示唆するものではない。通信チップ７０６は、限定ではないが米国電気電子技術者協会（ＩＥＥＥ）規格を含む複数の無線規格またはプロトコルのうちの任意のものを実装してよく、それらとしてはＷｉ−Ｆｉ（ＩＥＥＥ８０２．１１ファミリ）、ＩＥＥＥ ８０２．１６規格（例えば、２００５年補正のＩＥＥＥ ８０２．１６）、任意の補正、更新、および／または改訂（例えば、アドバンストＬＴＥプロジェクト、ウルトラモバイルブロードバンド（ＵＭＢ）プロジェクト（「３ＧＰＰ２」等とも呼ばれる）を伴うロングタームエボリューション（ＬＴＥ）プロジェクトが含まれる。ＩＥＥＥ８０２．１６と互換性のある広帯域無線アクセス（ＢＷＡ）ネットワークは一般にＷｉＭＡＸ（登録商標）ネットワークとして称される。この頭字語はＷｏｒｌｄｗｉｄｅ Ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ ｆｏｒ Ｍｉｃｒｏｗａｖｅ Ａｃｃｅｓｓを表わし、これはＩＥＥＥ ８０２．１６規格の準拠性テストおよび相互運用性テストを通過した製品の認証マークである。通信チップ７０６は、グローバルシステムフォーモバイルコミュニケーション（ＧＳＭ（登録商標））、汎用パケット無線サービス（ＧＰＲＳ）、ユニバーサル移動通信システム（ＵＭＴＳ）、高速パケットアクセス（ＨＳＰＡ）、進化型ＨＳＰＡ（Ｅ‐ＨＳＰＡ）、またはＬＴＥネットワークに従って動作してよい。通信チップ７０６は、ＧＳＭ（登録商標）進化型高速データ（ＥＤＧＥ）、ＧＳＭ（登録商標）ＥＤＧＥ無線アクセスネットワーク（ＧＥＲＡＮ）、ユニバーサルテレストリアル無線アクセスネットワーク（ＵＴＲＡＮ）、または進化型ＵＴＲＡＮ（Ｅ−ＵＴＲＡＮ）に従って動作してよい。通信チップ７０６は、符号分割多重アクセス（ＣＤＭＡ）、時分割多重アクセス（ＴＤＭＡ）、デジタルエンハンスドコードレス電話（ＤＥＣＴ）、進化型データ最適化（ＥＶ−ＤＯ）、それらの派生物に加え、３Ｇ、４Ｇ、５Ｇおよびそれ以降の世代として指定された任意の他の無線プロトコルに従って動作してよい。他の実施形態において、通信チップ７０６は、他の無線プロトコルに従い動作してよい。
コンピューティングデバイス７００は複数の通信チップ７０６を含んでよい。例えば、第１の通信チップ７０６は、Ｗｉ‐ＦｉおよびＢｌｕｅｔｏｏｔｈ（登録商標）等、より短距離の無線通信専用であってよく、第２の通信チップ７０６はＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、ＥＶ‐ＤＯおよびその他等、より長距離の無線通信専用であってよい。
コンピューティングデバイス７００のプロセッサ７０４は、本明細書に記載されたような相互接続アセンブリ（例えば、図３ａ〜図３ｂの相互接続アセンブリ３００または図５ａ〜図５ｂの相互接続アセンブリ５００）を有するダイ（例えば、図１〜図２のダイ１０２）を含んでよい。例えば、図１〜図２のダイ１０２は、マザーボード７０２等の回路基板に搭載されるパッケージアセンブリに搭載されてよい。「プロセッサ」という用語は、レジスタおよび／またはメモリからの電子データを処理してその電子データをレジスタおよび／またはメモリに格納され得る他の電子データに変換する任意のデバイスまたはデバイスの一部を指してよい。
通信チップ７０６はまた本明細書に記載されたような相互接続アセンブリ（例えば、図３ａ〜図３ｂの相互接続アセンブリ３００または図５ａ〜図５ｂの相互接続アセンブリ５００）を有するダイ（例えば、図１〜図２のダイ１０２）を含んでよい。さらなる実装において、コンピューティングデバイス７００内に収容される別のコンポーネント（例えば、メモリデバイスまたは他の集積回路デバイス）は、本明細書に記載されたような相互接続アセンブリ（例えば、図３ａ〜図３ｂの相互接続アセンブリ３００または図５ａ〜図５ｂの相互接続アセンブリ５００）を有するダイ（例えば、図１〜図２のダイ１０２）を含んでよい。
様々な実装において、コンピューティングデバイス７００は、モバイルコンピューティングデバイス、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンタテイメントコントロールユニット、デジタルカメラ、ポータブル音楽プレーヤ、またはデジタルビデオレコーダであってよい。さらなる実装において、コンピューティングデバイス７００はデータを処理する任意の他の電子デバイスであってよい。 ［実施例］
様々な実施形態により、本開示は装置（例えば、相互接続アセンブリ）について記載する。例１の装置は、誘電材料と、上記誘電材料内に配置される、第１の金属を含む第１の相互接続構造と、上記誘電材料内に配置され、上記第１の相互接続構造と電気的に連結される、第２の金属を含む第２の相互接続構造と、上記第１の相互接続構造と上記第２の相互接続構造との間の接合部に配置される拡散障壁と、を備えてよく、上記第１の金属および上記第２の金属は異なる化学組成を有し、上記拡散障壁の材料および上記第２の金属の材料は異なる化学組成を有し、上記拡散障壁の材料は上記第２の金属と上記誘電材料との間に直接配置されない。例２は、上記第１の金属は銅（Ｃｕ）を含み、上記第２の金属はコバルト（Ｃｏ）を含む、例１に係る装置を含んでよい。例３は、上記拡散障壁は金属、金属シリサイドまたは金属窒化物を含む、例１に係る装置を含んでよい。例４は、上記拡散障壁は、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、マンガン（Ｍｎ）またはジルコニウム（Ｚｒ）を含む、例３に係る装置を含んでよい。例５は、上記第１の相互接続構造はトレンチ構造を含み、上記第２の相互接続構造はビア構造またはデュアルダマシン構造を含む、例１〜例４のいずれかに係る装置を含んでよい。例６は、上記第１の金属と前記誘電材料との間に配置される追加の拡散障壁をさらに備え、上記追加の拡散障壁の材料は上記拡散障壁の上記材料とは異なる化学組成を有する、例１〜例４のいずれかに係る装置を含んでよい。例７は、上記第２の相互接続構造に配置され、上記拡散障壁に連結されるエッチングストップ膜をさらに備える、例１〜例４のいずれかに係る装置を含んでよい。例８は、上記拡散障壁は複数のレイヤを含む、例１〜例４のいずれかに係る装置を含んでよい。例９は、上記拡散障壁は、ホウ素（Ｂ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、窒素（Ｎ）、リン（Ｐ）、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、レニウム（Ｒｅ）、錫（Ｓｎ）、亜鉛（Ｚｎ）、マンガン（Ｍｎ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、クロム（Ｃｒ）、プラチナ（Ｐｔ）、オスミウム（ＯＳ）、またはイリジウム（Ｉｒ）のうちの１または複数がドープされた金属を含む、例１〜例４のいずれかに係る装置を含んでよい。
様々な実施形態により、本開示は一方法（例えば、相互接続アセンブリを製造する方法）について記載する。例１０の方法は、第１の金属を含む第１の相互接続構造を形成する段階と、上記第１の相互接続構造に拡散障壁を形成する段階と、上記拡散障壁に第２の金属を含む第２の相互接続構造を形成する段階と、を備えてよく、上記拡散障壁は上記第１の相互接続構造と上記第２の相互接続構造との間の接合部に配置され、上記第１の金属および上記第２の金属は異なる化学組成を有し、上記拡散障壁の材料および上記第２の金属の材料は異なる化学組成を有し、上記第１の相互接続構造および上記第２の相互接続構造は誘電材料内に配置され、上記拡散障壁の材料は上記第２の金属と上記誘電材料との間に直接配置されない。例１１は、上記第１の相互接続構造を形成する段階は、上記第１の金属を堆積する段階を含み、上記第２の相互接続構造を形成する段階は、上記第２の金属を堆積する段階を含み、上記第１の金属は銅（Ｃｕ）を含み、上記第２の金属はコバルト（Ｃｏ）を含む、例１０に係る方法を含んでよい。例１２は、上記拡散障壁を形成する段階は、上記第１の相互接続構造の上記第１の金属に第３の金属を選択的に堆積する段階を含む、例１０に係る方法を含んでよい。例１３は、上記拡散障壁を形成する段階は、ニッケル（Ｎｉ）タングステン（Ｗ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、またはマンガン（Ｍｎ）を選択的に堆積する段階を含む、例１２に係る方法を含んでよい。例１４は、上記拡散障壁を形成する段階は、上記第３の金属に、ホウ素（Ｂ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、窒素（Ｎ）、リン（Ｐ）、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、レニウム（Ｒｅ）、錫（Ｓｎ）、亜鉛（Ｚｎ）、マンガン（Ｍｎ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、クロム（Ｃｒ）、プラチナ（Ｐｔ）、オスミウム（ＯＳ）、またはイリジウム（Ｉｒ）のうちの１または複数をドープする段階を含む、例１２に係る方法を含んでよい。例１５は、上記第３の金属を選択的に堆積する段階は、原子層堆積（ＡＬＤ）または化学的気相成長（ＣＶＤ）によって行われる、例１２に係る方法を含んでよい。例１６は、上記第３の金属を選択的に堆積する段階は、ホモレプティックΝ，Ν'‐ジアルキル‐ジアザブタジエン金属前駆体を使用する段階を含む、例１２に係る方法を含んでよい。例１７は、上記第１の相互接続構造を形成する段階はトレンチ構造を形成する段階を含み、上記第２の相互接続構造を形成する段階はビア構造を形成する段階を含む、例１０〜例１６のいずれかに係る方法を含んでよい。例１８は、上記拡散障壁を形成する段階の前に、追加の拡散障壁を形成する段階をさらに備え、上記追加の拡散障壁は上記第２の金属と上記誘電材料との間に配置され、上記追加の拡散障壁の材料は上前記拡散障壁の上記材料とは異なる化学組成を有する、例１０〜例１６のいずれかに係る方法を含んでよい。例１９は、上記拡散障壁を形成する段階の前に、上記第２の相互接続構造にエッチングストップ膜を形成する段階をさらに備え、上記拡散障壁を形成する段階の後に、上記エッチングストップ膜が上記拡散障壁に連結される、例１０〜例１６のいずれかに係る方法を含んでよい。例２０は、上記拡散障壁を形成する段階は複数のレイヤを形成する段階を含む、例１０〜例１６のいずれかに係る方法を含んでよい。
様々な実施形態により、本開示はシステム（例えば、コンピューティングデバイス）について記載する。例２１のコンピューティングデバイスは、回路基板と、上記回路基板に連結されるダイと、を備えてよく、上記ダイは、半導体基板と、上記半導体基板に配置される誘電材料と、上記誘電材料内に配置される、第１の金属を含む第１の相互接続構造と、上記誘電材料内に配置され、上記第１の相互接続構造と電気的に連結される、第２の金属を含む第２の相互接続構造と、上記第１の相互接続構造と上記第２の相互接続構造との間の接合部に配置される拡散障壁と、を含み、上記第１の金属および上記第２の金属は異なる化学組成を有し、上記拡散障壁の材料および上記第２の金属の材料は異なる化学組成を有し、上記拡散障壁の材料は上記第２の金属と上記誘電材料との間に直接配置されない。例２２は、上記第１の金属は銅（Ｃｕ）を含み、上記第２の金属はコバルト（Ｃｏ）を含む、例２１のコンピューティングデバイスを含んでよい。例２３は、上記第２の相互接続構造はデュアルダマシン構造である、例２１または例２２のコンピューティングデバイスを含んでよい。例２４は、上記ダイはプロセッサであり、上記コンピューティングデバイスはアンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、およびカメラのうちの１または複数を含む、モバイルコンピューティングデバイスである、例２１または例２２のコンピューティングデバイスを含んでよい。
様々な実施形態は、上記接続語の形（および）で記載される上記の実施形態のうち代替的な（または）実施形態を含む、上記実施形態の任意の好適な組み合わせを含んでよい（例えば、「および」は「および／または」であってよい）。さらに、いくつかの実施形態は１または複数の製造物（例えば、非一時的コンピュータ可読媒体）を含んでよく、１または複数の製造物は、実行時に上記の実施形態のいずれかに係る動作をもたらす当該製造物に格納された複数の命令を有する。さらに、いくつかの実施形態は、上記の実施形態の様々な動作を実行する任意の好適な手段を有する装置またはシステムを含んでよい。
要約書の記載内容を含め、例示的な実装に係る上記説明は網羅的なものを意図しておらず、または本開示に係る実施形態を開示された形態そのものに限定することを意図していない。本発明の具体的な実装および例が例示目的のために本明細書に記載されているものの、当業者が想起するように、様々な均等な修正を本開示の範囲内でなし得る。
上記の詳細な説明に照らし、これらの修正を本開示に係る実施形態になし得る。以下の特許請求の範囲で使用される用語は、本開示に係る様々な実施形態を明細書および特許請求の範囲に開示された具体的な実装に限定するものとして解釈されるべきではない。本発明の範囲は専ら以下の特許請求の範囲によって判断されるべきであり、特許請求の範囲はクレーム解釈の確立された理論に従い解釈されるものとする。

Claims (24)

  1. 誘電材料と、
    前記誘電材料内に配置される、第１の金属を含む第１の相互接続構造と、
    前記誘電材料内に配置され、前記第１の相互接続構造と電気的に連結される、第２の金属を含む第２の相互接続構造と、
    前記第１の相互接続構造と前記第２の相互接続構造との間の接合部に配置される拡散障壁と、を備え、
    前記第１の金属および前記第２の金属は異なる化学組成を有し、前記拡散障壁の材料および前記第２の金属の材料は異なる化学組成を有し、前記拡散障壁の材料は前記第２の金属と前記誘電材料との間に直接配置されない、装置。
  2. 前記第１の金属は銅（Ｃｕ）を含み、
    前記第２の金属はコバルト（Ｃｏ）を含む、請求項１に記載の装置。
  3. 前記拡散障壁は金属、金属シリサイドまたは金属窒化物を含む、請求項１に記載の装置。
  4. 前記拡散障壁は、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、マンガン（Ｍｎ）またはジルコニウム（Ｚｒ）を含む、請求項３に記載の装置。
  5. 前記第１の相互接続構造はトレンチ構造を含み、
    前記第２の相互接続構造はビア構造またはデュアルダマシン構造を含む、請求項１から４のいずれか一項に記載の装置。
  6. 前記第１の金属と前記誘電材料との間に配置される追加の拡散障壁をさらに備え、
    前記追加の拡散障壁の材料は前記拡散障壁の前記材料とは異なる化学組成を有する、請求項１から４のいずれか一項に記載の装置。
  7. 前記第２の相互接続構造に配置され、前記拡散障壁に連結されるエッチングストップ膜をさらに備える、請求項１から４のいずれか一項に記載の装置。
  8. 前記拡散障壁は複数のレイヤを含む、請求項１から４のいずれか一項に記載の装置。
  9. 前記拡散障壁は、ホウ素（Ｂ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、窒素（Ｎ）、リン（Ｐ）、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、レニウム（Ｒｅ）、錫（Ｓｎ）、亜鉛（Ｚｎ）、マンガン（Ｍｎ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、クロム（Ｃｒ）、プラチナ（Ｐｔ）、オスミウム（ＯＳ）、またはイリジウム（Ｉｒ）のうちの１または複数がドープされた金属を含む、請求項１から４のいずれか一項に記載の装置。
  10. 第１の金属を含む第１の相互接続構造を形成する段階と、
    前記第１の相互接続構造上に拡散障壁を形成する段階と、
    前記拡散障壁上に第２の金属を含む第２の相互接続構造を形成する段階と、を備え、
    前記拡散障壁は前記第１の相互接続構造と前記第２の相互接続構造との間の接合部に配置され、前記第１の金属および前記第２の金属は異なる化学組成を有し、前記拡散障壁の材料および前記第２の金属の材料は異なる化学組成を有し、前記第１の相互接続構造および前記第２の相互接続構造は誘電材料内に配置され、前記拡散障壁の材料は前記第２の金属と前記誘電材料との間に直接配置されない、方法。
  11. 前記第１の相互接続構造を形成する段階は、前記第１の金属を堆積する段階を含み、
    前記第２の相互接続構造を形成する段階は、前記第２の金属を堆積する段階を含み、
    前記第１の金属は銅（Ｃｕ）を含み、
    前記第２の金属はコバルト（Ｃｏ）を含む、請求項１０に記載の方法。
  12. 前記拡散障壁を形成する段階は、前記第１の相互接続構造の前記第１の金属上に第３の金属を選択的に堆積する段階を含む、請求項１０に記載の方法。
  13. 前記拡散障壁を形成する段階は、ニッケル（Ｎｉ）タングステン（Ｗ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、またはマンガン（Ｍｎ）を選択的に堆積する段階を含む、請求項１２に記載の方法。
  14. 前記拡散障壁を形成する段階は、前記第３の金属に、ホウ素（Ｂ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、窒素（Ｎ）、リン（Ｐ）、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、レニウム（Ｒｅ）、錫（Ｓｎ）、亜鉛（Ｚｎ）、マンガン（Ｍｎ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、クロム（Ｃｒ）、プラチナ（Ｐｔ）、オスミウム（ＯＳ）、またはイリジウム（Ｉｒ）のうちの１または複数をドープする段階を含む、請求項１２に記載の方法。
  15. 前記第３の金属を選択的に堆積する段階は、原子層堆積（ＡＬＤ）または化学的気相成長（ＣＶＤ）によって行われる、請求項１２に記載の方法。
  16. 前記第３の金属を選択的に堆積する段階は、ホモレプティックΝ，Ν'‐ジアルキル‐ジアザブタジエン金属前駆体を使用する段階を含む、請求項１２に記載の方法。
  17. 前記第１の相互接続構造を形成する段階はトレンチ構造を形成する段階を含み、
    前記第２の相互接続構造を形成する段階はビア構造を形成する段階を含む、請求項１０から１６のいずれか一項に記載の方法。
  18. 前記拡散障壁を形成する段階の前に、追加の拡散障壁を形成する段階をさらに備え、
    前記追加の拡散障壁は前記第２の金属と前記誘電材料との間に配置され、前記追加の拡散障壁の材料は前記拡散障壁の前記材料とは異なる化学組成を有する、請求項１０から１６のいずれか一項に記載の方法。
  19. 前記拡散障壁を形成する段階の前に、前記第２の相互接続構造上にエッチングストップ膜を形成する段階をさらに備え、
    前記拡散障壁を形成する段階の後に、前記エッチングストップ膜が前記拡散障壁に連結される、請求項１０から１６のいずれか一項に記載の方法。
  20. 前記拡散障壁を形成する段階は、複数のレイヤを形成する段階を含む、請求項１０から１６のいずれか一項に記載の方法。
  21. 回路基板と、
    前記回路基板に連結されるダイと、を備え、
    前記ダイは、
    半導体基板と、
    前記半導体基板に配置される誘電材料と、
    前記誘電材料内に配置される、第１の金属を含む第１の相互接続構造と、
    前記誘電材料内に配置され、前記第１の相互接続構造と電気的に連結される、第２の金属を含む第２の相互接続構造と、
    前記第１の相互接続構造と前記第２の相互接続構造との間の接合部に配置される拡散障壁と、を含み、
    前記第１の金属および前記第２の金属は異なる化学組成を有し、前記拡散障壁の材料および前記第２の金属の材料は異なる化学組成を有し、前記拡散障壁の材料は前記第２の金属と前記誘電材料との間に直接配置されない、コンピューティングデバイス。
  22. 前記第１の金属は銅（Ｃｕ）を含み、
    前記第２の金属はコバルト（Ｃｏ）を含む、請求項２１に記載のコンピューティングデバイス。
  23. 前記第２の相互接続構造はデュアルダマシン構造である、請求項２１または２２に記載のコンピューティングデバイス。
  24. 前記ダイはプロセッサであり、
    前記コンピューティングデバイスはアンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、およびカメラのうちの１または複数を含む、モバイルコンピューティングデバイスである、請求項２１または２２に記載のコンピューティングデバイス。
JP2016567611A 2014-06-16 2014-06-16 集積回路デバイスの金属間の選択的な拡散障壁 Pending JP2017520109A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/042568 WO2015195080A1 (en) 2014-06-16 2014-06-16 Selective diffusion barrier between metals of an integrated circuit device

Publications (1)

Publication Number Publication Date
JP2017520109A true JP2017520109A (ja) 2017-07-20

Family

ID=54935902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016567611A Pending JP2017520109A (ja) 2014-06-16 2014-06-16 集積回路デバイスの金属間の選択的な拡散障壁

Country Status (7)

Country Link
US (1) US20170148739A1 (ja)
EP (1) EP3155655B1 (ja)
JP (1) JP2017520109A (ja)
KR (1) KR102245667B1 (ja)
CN (1) CN106463412A (ja)
TW (1) TWI567831B (ja)
WO (1) WO2015195080A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022541067A (ja) * 2019-09-23 2022-09-21 マイクロン テクノロジー，インク． シリコン含有材料とシリコンと反応する別の材料との間にバリア材料を有する集積アセンブリ

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3520135A4 (en) * 2016-09-30 2020-05-27 Intel Corporation MICROELECTRONIC DEVICES AND METHOD FOR IMPROVING THE RELIABILITY OF CONNECTIONS USING TUNGSTENING ADHESIVE LAYERS TO ENABLE COBALT COMPOUNDS
US10662526B2 (en) * 2018-10-02 2020-05-26 Lam Research Corporation Method for selective deposition using a base-catalyzed inhibitor
US12538781B2 (en) * 2019-06-13 2026-01-27 Nanya Technology Corporation Method of manufacturing integrated circuit device with bonding structure
US11348839B2 (en) * 2019-07-31 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor devices with multiple silicide regions
US11725270B2 (en) * 2020-01-30 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. PVD target design and semiconductor devices formed using the same
US11495599B2 (en) * 2021-02-19 2022-11-08 Nanya Technology Corporation Semiconductor device with self-aligning contact and method for fabricating the same
US12104243B2 (en) * 2021-06-16 2024-10-01 Applied Materials, Inc. Methods and apparatus for processing a substrate

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02231714A (ja) * 1989-03-03 1990-09-13 Toshiba Corp 半導体装置の製造方法
JPH08264538A (ja) * 1995-03-28 1996-10-11 Sumitomo Metal Ind Ltd 配線の形成方法
US20030207560A1 (en) * 2002-05-03 2003-11-06 Dubin Valery M. Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
US20040266167A1 (en) * 2003-06-26 2004-12-30 Dubin Valery M. Method and apparatus for an improved air gap interconnect structure
US20080012134A1 (en) * 2006-06-28 2008-01-17 Samsung Electronics Co., Ltd. Metal interconnection structures and methods of forming the same
JP2008060507A (ja) * 2006-09-04 2008-03-13 Renesas Technology Corp 半導体装置とその製造方法
WO2014070586A1 (en) * 2012-10-30 2014-05-08 Intel Corporation Circuit board with integrated passive devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010049181A1 (en) * 1998-11-17 2001-12-06 Sudha Rathi Plasma treatment for cooper oxide reduction
JP4454242B2 (ja) * 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7476618B2 (en) * 2004-10-26 2009-01-13 Asm Japan K.K. Selective formation of metal layers in an integrated circuit
KR20060058961A (ko) * 2004-11-26 2006-06-01 에스케이 텔레콤주식회사 통신 망을 이용한 보험료 책정 방법 및 보험사 서버 및그를 포함하는 시스템
JP2009524233A (ja) * 2006-01-18 2009-06-25 コニンクレイケ フィリップス エレクトロニクス ナームロゼ フェンノートシャップ 金属線間で自己整合されたトレンチの集積化
CN101558186B (zh) * 2006-08-30 2015-01-14 朗姆研究公司 对基板表面做预先处理以进行金属沉积的工艺和集成系统
JP5267130B2 (ja) * 2006-12-22 2013-08-21 日本電気株式会社 半導体装置およびその製造方法
CN101312129A (zh) * 2007-02-15 2008-11-26 气体产品与化学公司 提高介电膜的材料性能的活化化学方法
US7786006B2 (en) * 2007-02-26 2010-08-31 Tokyo Electron Limited Interconnect structures with a metal nitride diffusion barrier containing ruthenium and method of forming
KR20090067365A (ko) * 2007-12-21 2009-06-25 주식회사 동부하이텍 반도체 소자의 제조 방법
US8691687B2 (en) * 2010-01-07 2014-04-08 International Business Machines Corporation Superfilled metal contact vias for semiconductor devices
US20140019716A1 (en) * 2012-07-10 2014-01-16 Christopher J. Jezewski Plateable diffusion barrier techniques

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02231714A (ja) * 1989-03-03 1990-09-13 Toshiba Corp 半導体装置の製造方法
JPH08264538A (ja) * 1995-03-28 1996-10-11 Sumitomo Metal Ind Ltd 配線の形成方法
US20030207560A1 (en) * 2002-05-03 2003-11-06 Dubin Valery M. Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
US20040266167A1 (en) * 2003-06-26 2004-12-30 Dubin Valery M. Method and apparatus for an improved air gap interconnect structure
US20080012134A1 (en) * 2006-06-28 2008-01-17 Samsung Electronics Co., Ltd. Metal interconnection structures and methods of forming the same
JP2008060507A (ja) * 2006-09-04 2008-03-13 Renesas Technology Corp 半導体装置とその製造方法
WO2014070586A1 (en) * 2012-10-30 2014-05-08 Intel Corporation Circuit board with integrated passive devices
JP2015534728A (ja) * 2012-10-30 2015-12-03 インテル コーポレイション 集積受動デバイスを有する回路基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022541067A (ja) * 2019-09-23 2022-09-21 マイクロン テクノロジー，インク． シリコン含有材料とシリコンと反応する別の材料との間にバリア材料を有する集積アセンブリ

Also Published As

Publication number Publication date
EP3155655A4 (en) 2018-03-21
TWI567831B (zh) 2017-01-21
US20170148739A1 (en) 2017-05-25
CN106463412A (zh) 2017-02-22
WO2015195080A1 (en) 2015-12-23
EP3155655A1 (en) 2017-04-19
EP3155655B1 (en) 2021-05-12
TW201611133A (zh) 2016-03-16
KR20170017878A (ko) 2017-02-15
KR102245667B1 (ko) 2021-04-28

Similar Documents

Publication Publication Date Title
KR102245667B1 (ko) 집적 회로 디바이스의 금속들 간의 선택적 확산 장벽
JP6399417B2 (ja) 金属相互接続のシーム修復
TWI552288B (zh) 混合碳－金屬互連結構
US11444171B2 (en) Self-aligned gate endcap (SAGE) architecture having gate or contact plugs
US11769729B2 (en) Metal structures, devices, and methods
JP6529992B2 (ja) 半導体デバイスにおけるタングステン合金
CN111755441A (zh) 具有垂直沟槽的源极或漏极结构
JP6455846B2 (ja) 複数の金属層および関連する構成を有する高アスペクト比の細長い構造を充填するための技法
JP2019531597A (ja) コバルト相互接続を可能にするタングステン含有接着層を使用した相互接続信頼性性能を増大するためのマイクロ電子デバイス及び方法
US20240105728A1 (en) Transistor devices with double-side contacts and standard cell
WO2017052559A1 (en) Methods, apparatuses and systems for integrated circuit structures with a replacement inter-layer dielectric (ild)
US10658487B2 (en) Semiconductor devices having ruthenium phosphorus thin films
US11063151B2 (en) Metal chemical vapor deposition approaches for fabricating wrap-around contacts and resulting structures

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190528