JP6399417B2 - 金属相互接続のシーム修復 - Google Patents

金属相互接続のシーム修復 Download PDF

Info

Publication number
JP6399417B2
JP6399417B2 JP2016567574A JP2016567574A JP6399417B2 JP 6399417 B2 JP6399417 B2 JP 6399417B2 JP 2016567574 A JP2016567574 A JP 2016567574A JP 2016567574 A JP2016567574 A JP 2016567574A JP 6399417 B2 JP6399417 B2 JP 6399417B2
Authority
JP
Japan
Prior art keywords
metal
interconnect
reactive gas
recess
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016567574A
Other languages
English (en)
Other versions
JP2017520108A (ja
Inventor
ヴイ． チェビアム、ラマナン
ヴイ． チェビアム、ラマナン
ジェイ． ジェゼウスキ、クリストファー
ジェイ． ジェゼウスキ、クリストファー
ケイ． インドゥクリ、テジャスウィ
ケイ． インドゥクリ、テジャスウィ
エス． クラーケ、ジェイムス
エス． クラーケ、ジェイムス
ジェイ． プロムボン、ジョン
ジェイ． プロムボン、ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2017520108A publication Critical patent/JP2017520108A/ja
Application granted granted Critical
Publication of JP6399417B2 publication Critical patent/JP6399417B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本開示の複数の実施形態は、概して、集積回路の分野に関し、より具体的には金属相互接続における複数のシームおよび空隙を除去すること並びに関連する技術および構成に関する。
現在、集積回路（ＩＣ）デバイス用の複数の相互接続構造は、一般に銅で構成され得る。例えば、複数の銅系に関して改善された抵抗および／またはエレクトロマイグレーション等の複数の改善した電気特性を有する相互接続を提供すべく、非銅金属が新興の相互接続構造のための置換材料として研究されている。
コンフォーマルプロセスを用いた相互接続金属の堆積により、複数のシームおよび／または空隙が最終的な相互接続構造に形成される結果となり得る。銅の相互接続について、複数のシームおよび／または空隙は、例えば、複数の添加物で電気めっきし、導電体積を最大化することにより、シームおよび空隙の無い複数の相互接続を可能にし、結果としてもたらされる銅の相互接続の抵抗を低減する等のボトムアップ充填技術を用いて回避され得る。しかし、銅よりも高い融点を有する複数の金属について、水性電解質から電気めっきすることは、そのような複数の金属を堆積するのに必要な電圧が電解質の故障電圧を超えてよい、および／または適切な添加物が利用可能でないかもしれないので、難しいかもしれない。非銅相互接続金属用のシームおよび／または空隙を除去する他の技術が、従って望ましいかもしれない。
複数の実施形態は、以下の詳細な説明と併せて複数の添付の図面を参照することにより、容易に理解されるであろう。この説明を容易にするために、同様の参照番号は、同様の構造的要素を指す。複数の実施形態は、複数の添付の図面の複数の図において例として示されており、限定として示されるものではない。
いくつかの実施形態による、ウェハ形およびシンギュレーション形において例示的なダイの上面図を概略的に示す。 いくつかの実施形態による、集積回路（ＩＣアセンブリ）の側断面図を概略的に示す。 いくつかの実施形態による、製造の様々な段階の間の相互接続アセンブリの側断面図を概略的に示す。 いくつかの実施形態による、製造の様々な段階の間の相互接続アセンブリの側断面図を概略的に示す。 いくつかの実施形態による、相互接続アセンブリを製造する方法についてのフロー図を概略的に示す。 いくつかの実施形態による、本明細書で説明されるような相互接続アセンブリを含み得る例示的なシステムを概略的に示す。
本開示の複数の実施形態は、複数の金属相互接続におけるシームおよび空隙を除去すること並びに関連する技術および構成を説明する。以下の詳細な説明では、本明細書の一部を形成する複数の添付の図面に参照がなされ、全体において、同様の番号が同様の部分を指し、本開示の主題を実施可能な複数の実施形態が例示として、記載される。複数の他の実施形態が利用され得、本開示の範囲を逸脱することなく、複数の構造上のまたは論理上の変更が行われ得ることが理解されるべきである。従って、以下の詳細な説明は限定的な意味で解釈されるべきでなく、複数の実施形態の範囲は、添付の特許請求の範囲およびそれらの均等物によって定義される。
本開示の目的のため、「Ａおよび／またはＢ」という文言は、（Ａ）、（Ｂ）または（ＡおよびＢ）を意味する。本開示の目的において、「Ａ、Ｂおよび／またはＣ」という文言は、（Ａ）、（Ｂ）、（Ｃ）、（ＡおよびＢ）、（ＡおよびＣ）、（ＢおよびＣ）または（Ａ、ＢおよびＣ）を意味する。
本説明は、上／下、側、上方／下方等の視点に基づく説明を用いることがある。このような説明は、ただ議論を容易にするために用いられるのであり、本明細書に記載の実施形態の応用をいかなる特定の方向に限定することも意図されていない。
説明において、「一実施形態において」または「実施形態において」という文言が用いられ得、それらの各々は、同一または異なる複数の実施形態の１または複数を指してよい。更に、「備える」、「含む」、「有する」等の用語は、本開示の複数の実施形態に関して用いられるように、同義語である。
「と結合された」という用語は、その派生語と共に本明細書において用いられ得る。「結合された」は、次の１または複数を意味してよい。「結合された」は、２またはそれより多くの要素が、直接物理的にまたは電気的に接触していることを意味し得る。しかしながら、「結合」は、２またはそれより多くの要素が間接的に互いに接触しているが、さらになおかつ協働または互いに作用することを意味してもよく、１または複数の他の要素が、互いに結合されていると言われる要素間で結合または接続されることを意味してもよい。用語「直接結合された」は、２またはそれより多くの要素が直接接触していることを意味してよい。
様々な実施形態において、「第２の特徴部上に、形成され、堆積され、またはさもなければ配置された第１の特徴部」という文言は、第１の特徴部が第２の特徴部の上方に形成され、堆積され、または配置され、第１の特徴部の少なくとも一部が、第２の特徴部の少なくとも一部と、直接接触（例えば、直接物理的におよび／または電気的に接触）、または間接的に接触（例えば、第１の特徴部と第２の特徴部との間の１または複数の他の特徴部を有する）し得ることを意味してよい。
本明細書において用いられるように、「モジュール」という用語は、特定用途向け集積回路（ＡＳＩＣ）、電子回路、１または複数のソフトウェアまたはファームウェアプログラムを実行するプロセッサ（共有、専用、またはグループ）および／またはメモリ（共有、専用、またはグループ）、組み合わせロジック回路、および／または説明される機能性を提供する他の適切なコンポーネントの一部であるか、またはこれらを含むことを指してもよい。
図１は、いくつかの実施形態による、ウェハ形１０およびシンギュレーション形１００において例示的なダイ１０２の上面図を概略的に示す。いくつかの実施形態において、ダイ１０２は、例えば、シリコンまたは他の適切な材料等の半導体材料で構成されたウェハ１１の複数のダイ（例えば、ダイ１０２、１０３ａ、１０３ｂ）のうちの１つであってよい。複数のダイは、ウェハ１１の表面上に形成され得る。複数のダイの各々は、本明細書で説明されるような相互接続アセンブリ（例えば、図３ａ〜図３ｂの相互接続アセンブリ３００）を含む半導体製品の反復ユニットであってもよい。例えば、ダイ１０２は、１または複数のトランジスタデバイスの複数のモバイル電荷キャリア用のチャネル経路を提供する、例えば１または複数のチャネル本体等（例えば、フィン構造、ナノワイヤ、平坦な本体等）の複数のトランジスタ素子を有する電気回路を含み得る。複数の相互接続１０４は、１または複数のトランジスタデバイス上に形成され得、それらに結合され得る。例えば、複数の相互接続１０４は、閾値電圧および／またはトランジスタデバイスの動作のために複数のモバイル電荷キャリアを提供するソース／ドレイン電流の伝達のためのゲート電極を提供するチャネル本体に電気的に結合され得る。複数の相互接続１０４は、簡単化の目的で、図１におけるダイ１０２の実質的な部分を横切る複数の列において図示されるが、複数の相互接続１０４は、鉛直方向および水平方向を含む、他の複数の実施形態におけるダイ１０２上の多種多様な他の好適な配置のいずれかにおいて構成され得ることが、理解されるべきである。
複数のダイにおいて実装される半導体製品の製造工程が完了した後、ウェハ１１は、複数のダイの各々（例えば、ダイ１０２）が互いから分離されて半導体製品の複数の別個の「チップ」を提供する単体化工程を経てよい。ウェハ１１は、様々な寸法のいずれかであってよい。いくつかの実施形態において、ウェハ１１は、約２５．４ｍｍから約４５０ｍｍにわたる直径を有する。ウェハ１１は、他の複数の実施形態において、他の寸法および／または他の形状を含んでよい。様々な実施形態に従って、複数の相互接続１０４は、ウェハ形１０またはシンギュレーション形１００において半導体基板上に配置されてよい。本明細書において説明される複数の相互接続１０４は、ロジックまたはメモリ用のダイ１０２またはそれの組み合わせに組み込まれてよい。いくつかの実施形態において、複数の相互接続１０４は、システムオンチップ（ＳｏＣ）アセンブリの一部であってよい。
図２は、いくつかの実施形態による、集積回路（ＩＣ）アセンブリ２００の側断面図を概略的に示す。いくつかの実施形態において、ＩＣアセンブリ２００は、電気的におよび／または物理的にパッケージ基板１２１に結合される１または複数のダイ（以下、「ダイ１０２」）を含んでよい。いくつかの実施形態において、パッケージ基板１２１は、見られるように、回路基板１２２に電気的に結合されてよい。
ダイ１０２は、ＣＭＯＳデバイスを形成することに関連して用いられる薄膜堆積、リソグラフィ、エッチング等の半導体製造技術を用いて半導体材料（例えば、シリコン）から成される別個の製品を表してよい。いくつかの実施形態において、ダイ１０２は、プロセッサ、メモリ、ＳｏＣまたはいくつかの実施形態においてはＡＳＩＣであり得るか、それを含み得るか、またはその一部であり得る。いくつかの実施形態において、例えば、成形材料またはアンダーフィル材料（不図示）等の電気的絶縁性材料は、ダイ１０２および／または複数のダイレベル相互接続構造１０６の少なくとも一部をカプセル化してよい。
ダイ１０２は、図示されるように、例えばフリップチップ構成におけるパッケージ基板１２１に直接結合されていることを含む多種多様な適切な構成に従って、パッケージ基板１２１に取り付けられ得る。フリップチップ構成において、電気回路を含むダイ１０２の活性面Ｓ１が、ダイ１０２をパッケージ基板１２１に電気的に結合させることもし得る複数のバンプ、複数のピラーまたは他の好適な構造等のダイレベル相互接続構造１０６を用いて、パッケージ基板１２１の表面に取り付けられる。ダイ１０２の活性面Ｓ１は、例えばトランジスタデバイス等の複数の能動デバイスを含んでよい。非活性面Ｓ２は、見られるように、活性面Ｓ１に対向して配置されてよい。
ダイ１０２は、一般に、半導体基板１０２ａ、１または複数のデバイス層（以下、「デバイス層１０２ｂ」）および１または複数の相互接続層（以下、「相互接続層１０２ｃ」）を含んでよい。半導体基板１０２ａは、いくつかの実施形態において、例えばシリコン等のバルク半導体材料から実質的に構成されてよい。デバイス層１０２ｂは、トランジスタデバイス等の複数の能動デバイスが半導体基板上に形成される領域を表してよい。デバイス層１０２ｂは、例えば複数のトランジスタデバイスのチャネル本体および／またはソース／ドレイン領域等の複数の構造体を含んでよい。相互接続層１０２ｃは、複数の電気信号をデバイス層１０２ｂにおける複数の能動デバイスへと、またはそれらからルーティングするように構成された複数の相互接続構造（例えば、図１の複数の相互接続１０４または図３ａ〜図３ｂの相互接続アセンブリ３００）を含んでよい。例えば、相互接続層１０２ｃは、電気的なルーティングおよび／または電気的な接触を提供すべく、複数のトレンチおよび／または複数のビアを含んでよい。
いくつかの実施形態において、複数のダイレベル相互接続構造１０６は、相互接続層１０２ｃに電気的に結合されてよく、ダイ１０２と他の複数の電気デバイスとの間の複数の電気信号をルーティングするように構成されてよい。複数の電気信号は、例えば、ダイ１０２の動作に関連して用いられる複数の入出力（Ｉ／Ｏ）信号および／またはパワー／グラウンド信号を含んでよい。
いくつかの実施形態において、パッケージ基板１２１は、コアおよび／または例えば味の素ビルドアップフィルム（ＡＢＦ）基板等の複数のビルドアップ層を有するエポキシベースのラミネート基板である。パッケージ基板１２１は、他の複数の実施形態において、例えばガラス、セラミックまたは半導体材料から形成される複数の基板を含む他の好適な複数のタイプの基板を含んでよい。
パッケージ基板１２１は、複数の電気信号をダイ１０２へとまたはダイ１０２からルーティングするように構成された複数の電気配線特徴部を含んでよい。複数の電気配線特徴部は、例えばパッケージ基板１２１の１または複数の表面上に配置されたパッドまたはトレース（不図示）、および／または例えば、パッケージ基板１２１を介して複数の電気信号をルーティングする、トレンチ、ビアまたは他の相互接続構造等の複数の内部ルーティング特徴部（不図示）を含んでよい。例えば、いくつかの実施形態において、パッケージ基板１２１は、ダイ１０２のそれぞれのダイレベル相互接続構造１０６を受け入れるように構成された複数のパッド（不図示）等の複数の電気配線特徴部を含んでよい。
回路基板１２２は、エポキシラミネート等の電気的絶縁材料で構成されたプリント回路基板（ＰＣＢ）であってもよい。例えば、回路基板１２２は、例えば、難燃材４（ＦＲ−４）、ＦＲ−１等のポリテトラフルオロエチレン、フェノールコットンペーパー材料、ＣＥＭ−１もしくはＣＥＭ−３等のコットンペーパーおよびエポキシ材料、またはエポキシ樹脂プリプレグ材料を用いて共に積層される織布ガラス材料等の複数の材料から構成される複数の電気的絶縁層を含んでよい。トレース、トレンチ、ビア等の相互接続構造（不図示）は、回路基板１２２を介してダイ１０２の複数の電気信号をルーティングすべく、複数の電気的絶縁層を介して形成されてよい。他の複数の実施形態において、回路基板１２２は、複数の他の適切な材料から構成されてよい。いくつかの実施形態において、回路基板１２２は、マザーボード（例えば、図５のマザーボード５０２）である。
例えば、はんだボール１１２等の複数のパッケージレベル相互接続は、パッケージ基板１２１上の、および／または回路基板１２２上の１または複数のパッド（以下、「複数のパッド１１０」）に結合されてよく、パッケージ基板１２１と回路基板１２２との間で複数の電気信号を更にルーティングするように構成された、対応する複数のはんだ接合部を形成してよい。複数のパッド１１０は、例えばニッケル（Ｎｉ）、パラジウム（Ｐｄ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、およびそれらの組み合わせを含む金属等の任意の好適な電気的に導電性の材料で構成されてよい。パッケージ基板１２１を回路基板１２２に物理的および／または電気的に結合させる他の適切な技術が、他の複数の実施形態において用いられてよい。
ＩＣアセンブリ２００は、他の複数の実施形態において、例えばフリップチップおよび／またはワイヤボンディング構成、インターポーザ、システムインパッケージ（ＳｉＰ）および／またはパッケージオンパッケージ（ＰｏＰ）構成を含むマルチチップパッケージ構成の適切な組み合わせを含む、多種多様な他の適切な構成を含んでよい。いくつかの実施形態において、ダイ１０２とＩＣアセンブリ２００の複数の他のコンポーネントとの間で複数の電気信号をルーティングする複数の他の適切な技術が用いられてよい。
図３ａ〜図３ｂは、いくつかの実施形態による、製造の様々な段階の間の相互接続アセンブリ３００の側断面図を概略的に示す。相互接続アセンブリ３００は、図１の複数の相互接続１０４に関連して説明された複数の実施形態に適合し得、またその逆も同様である。例えば、誘電材料３０２は、いくつかの実施形態において、図２の半導体基板１０２ａ上に配置された相互接続層１０２ｃの一部であってよい。
図３ａを参照すると、誘電材料３０２（例えば、誘電体層）において凹部３３３を形成し、金属３０４を凹部３３３内に堆積させ、コンフォーマル堆積工程を用いて相互接続を形成した後の相互接続アセンブリ３００が図示されている。誘電材料３０２は、例えば酸化シリコン、窒化シリコン、カーボンドープ酸化物等を含む多種多様な電気的に絶縁性の材料を表し得る。誘電材料３０２は、いくつかの実施形態において、ダイの複数の相互接続層を提供する複数の誘電体層のスタックの誘電体層を表し得る。例えば、誘電材料３０２は、いくつかの実施形態において、図２のダイ１０２の相互接続層１０２ｃの一部であってよい。
凹部３３３は、例えば、エッチングおよび／またはリソグラフィ工程等のパターニング工程を含む任意の適切な技術を用いて、誘電材料３０２において形成されてよい。いくつかの実施形態において、金属３０４で充填された場合、凹部３３３は、トレンチまたはビア相互接続構造を表し得る。いくつかの実施形態において、凹部３３３における金属３０４の一部は、ビア構造を表し得、凹部３３３の上方の金属３０４の一部は、トレンチ構造を表し得る。そのようなビア構造およびトレンチ構造が単一の金属堆積工程を用いて同時に形成される実施形態において、相互接続アセンブリ３００は、デュアルダマシンプロセスによって形成されるデュアルダマシン構造を表し得る。不図示であるが、金属３０４を堆積させることによって形成される相互接続構造は、ダイの複数の電気信号の鉛直および／または水平なルーティングを提供すべく、図示される相互接続アセンブリ３００の上方または下方における他の同様に構成された複数の相互接続構造に、更に結合され得る。
いくつかの実施形態において、金属３０４は、銅の融点より高い（例えば、１０８５℃より高い）融点を有する非銅金属であってよい。例えば、いくつかの実施形態において、金属３０４は、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）および／またはコバルト（Ｃｏ）、それらの均等物または組み合わせから構成されてよい。いくつかの実施形態において、金属３０４は、レニウム（Ｒｅ）、鉄（Ｆｅ）、オスミウム（Ｏｓ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオビウム（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）および／またはテクニチウム（Ｔｃ）、それらの均等物または組み合わせから構成されてよい。金属は、例えば、低い原子濃度（例えば、典型的には原子濃度の約５％未満）で炭素（Ｃ）、水素（Ｈ）、酸素（Ｏ）、または窒素（Ｎ）等の非金属不純物を含んでよい。金属３０４は、堆積された金属が露出面から離れる方向において複数の露出面上に成長するコンフォーマルプロセスを用いて堆積させられ得る。例えば、いくつかの実施形態において、コンフォーマル堆積が物理的気相成長（ＰＶＤ）、化学的気相成長（ＣＶＤ）および／または原子層堆積（ＡＬＤ）によって実行されてよい。コンフォーマル堆積は、また、例えば無電解堆積等、他の複数の実施形態における他の技術に従って実行されてもよい。いくつかの実施形態において、他の非コンフォーマル堆積技術（例えば、複数の添加物での電気めっき）は、本明細書で説明される複数の技術を用いて軽減または修復され得る空隙タイプの欠陥の形成をもたらし得る。
いくつかの実施形態において、金属３０４のコンフォーマル堆積は、見られるように、凹部３３３の内部の、またはそれに直接隣接する堆積された金属において作成されるシームまたは空隙３５０をもたらし得る。シームは、複数の対向する表面上の堆積された金属３０４が一体となる接触面であってよく、空隙３５０は、複数の対向する表面からの堆積された金属３０４の間の間隙であってよい。シームまたは空隙３５０は、金属３０４によって形成される相互接続の電気的および信頼性の性能に悪影響を及ぼし得る。例えば、シームまたは空隙３５０は、相互接続の抵抗を増加させ得る。シームまたは空隙３５０の存在はまた、シームまたは空隙３５０上のその後の層の処理において複数の欠陥を引き起こすかもしれない。シームまたは空隙３５０は、他の複数の実施形態において図示されるものとは他の形状または構成を有してよい。
図３ｂを参照すると、シームまたは空隙を修復（例えば、除去）すべく、反応性ガスの存在下で金属３０４を加熱した後の相互接続アセンブリ３００が、図示されている。そのような加熱工程は、いくつかの実施形態において、アニール工程であってよい。反応性ガスの存在下で金属３０４を加熱することにより、表面において、またはその近くで複数の金属原子の再配置を引き起こし得、金属３０４からの複数のシームまたは空隙等の複数の空きを追い出し得、シームまたは空隙が実質的に減少する、または完全に相互接続から除去される相互接続を提供する。
いくつかの実施形態において、金属３０４は、反応性ガスの存在下で、ある期間、上昇した温度に露出されてよい。例えば、いくつかの実施形態において、金属３０４は、（例えば、体積で５％未満）水素を含むフォーミングガス（ｆｏｒｍｉｎｇ ｇａｓ）の存在下で、気圧（〜１ａｔｍ）において５分から２、３時間にわたる期間、３００℃から８００℃にわたる温度に露出されてよい。他の適切な温度、期間、圧力条件および／または反応性ガスが、他の複数の実施形態において用いられてもよい。
本明細書で説明されるように、複数のシームまたは空隙の除去は、改善した信頼性および抵抗を有する相互接続構造を提供し得る。いくつかの実施形態において、金属３０４の空格子点濃度は、ドップラー拡がり分光法（ＤＢＳ）によって測定されるように、シームまたは空隙を除去する工程を経ていない同じ金属の空格子点濃度よりも低くてよい。例えば、ＤＢＳは、陽電子の拡散長および／または陽電子の寿命を監視することで空格子点濃度を測定するのに用いられてよい。アニールの後、空格子点濃度は、その金属の単結晶空格子点濃度に近づいてよい。一実施形態において、ドップラー拡大を示す「ｓ」パラメータは、単結晶の銅では約０．４２３５の値を有し得る。
堆積後および反応性ガスの存在下におけるアニール前に、ＰＶＤで堆積された銅が約０．４４の「ｓ」値を有し得る。シームまたは空隙を除去するための、本明細書で説明されたような熱的処理の後、ＰＶＤで堆積された銅の「ｓ」値は、０．４２３５に近づいてよい。
いくつかの実施形態において、金属３０４は、反応性ガスからの材料の濃度を含んでよい。いくつかの実施形態において、金属３０４は、本明細書で説明されるような反応性ガスの存在下で熱的処理されていない金属よりも高い濃度の反応性ガスおよび／または副産物を有してよい。例えば、いくつかの実施形態において金属３０４は、本明細書で説明されるような反応性ガスの存在下において熱的処理されていない金属より高い濃度の水素、炭素、酸素および／または窒素原子を有してよい。水素、炭素、酸素、および／または窒素の濃度は、原子量で５％未満であってよい。一実施形態において、水素の濃度は、アニール前の約８Ｅ２１原子／ｃｍ３からアニール後の約１Ｅ２１原子／ｃｍ３に変化し得る。水素原子の濃度は、例えば二次イオン質量分光法（ＳＩＭＳ）、ラザフォード後方散乱分光法（ＲＢＳ）、またはアニール前またはアニール後の他の適切な技術によって測定され得る。
図４は、いくつかの実施形態による、相互接続アセンブリ（例えば、図３ａ〜図３ｂの相互接続アセンブリ３００）の製造の方法４００についてのフロー図を概略的に示す。方法４００は、図３ａ〜図３ｂに関連して説明される複数の実施形態に適合してよく、またその逆も同様である。
４０２では、方法４００は、誘電材料（例えば、図３ａの誘電材料３０２）の凹部（例えば、図３ａの凹部３３３）を形成する段階を含んでよい。凹部は、例えば、リソグラフィおよび／またはエッチング、または任意の他の適切な技術等のパターニング工程を用いて形成されてよい。いくつかの実施形態において、誘電材料は、ダイ（例えば、図２のダイ１０２）の相互接続層（例えば、図２の相互接続層１０２ｃ）の一部であってよい。
４０４で、方法４００は、凹部内に金属（例えば、図３ａの金属３０４）をコンフォーマルに堆積させて相互接続を形成する段階を含んでよい。その金属は、銅よりも小さい複数の寸法を有する複数の新興の相互接続のために、銅に対して向上した電気特性を有する相互接続を提供すべく、銅よりも高い融点を有してよい。例えば、いくつかの実施形態において、金属は、銅（例えば、Ｒｕ、Ｍｏ、Ｗ，Ｃｏ、Ｒｅ、Ｆｅ、Ｏｓ、Ｒｈ、Ｉｒ、Ｎｉ、Ｐｄ、Ｐｔ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｔｃ等）に対して向上したエレクトロマイグレーション特性を有してよい。金属は、いくつかの実施形態において、複数の異なる金属の化合物または合金または複数の層を含んでよい。
コンフォーマル堆積は、いくつかの実施形態において、例えばＰＶＤおよび／またはＣＶＤを含む多種多様な適切な技術に従って実行されてよい。他の複数の実施形態において、金属は、他の適切な技術を用いてコンフォーマルに堆積されてよい。コンフォーマル堆積は、いくつかの実施形態において、デュアルダマシンプロセスの一部であってよい。いくつかの実施形態において、コンフォーマル堆積は、凹部内のまたはそれに直接隣接する堆積された金属において、シームまたは空隙（例えば、図３ａのシームまたは空隙３５０）を作成してよい。
４０６で、方法４００は、反応性ガスの存在下において金属を加熱し、堆積された金属（例えば、図３ｂの金属３０４）におけるシームまたは空隙を除去する段階を含んでよい。いくつかの実施形態において、金属を加熱する段階は、水素を含むフォーミングガスの存在下において、アニール工程を含んでよい。例えば、いくつかの実施形態において、金属３０４は、水素を含むフォーミングガス（例えば、体積で５％未満）の存在下で、気圧（〜１ａｔｍ）において５分から２、３時間にわたる期間、３００℃から８００℃に及ぶ温度に露出されてよい。他の適切な温度、期間、圧力条件および／または反応性ガスが、他の複数の実施形態において用いられてもよい。例えば、いくつかの実施形態において、その圧力は、１ａｔｍから１０ａｔｍに及んでよく、または水素濃度が、体積で５％を超えてもよい。
４０８で、方法４００は、４０４で形成された相互接続上に別の相互接続を形成する段階を含んでもよい。例えば、さらなる誘電材料がその相互接続上に堆積されてよく、４０２から４０６における複数の動作が、他の相互接続を形成すべく反復されてもよい。そのような複数の動作は、ダイの相互接続層の実質的に空隙の無い相互接続を提供すべく反復して実行されてもよい。
様々な動作が、複数の別個の動作として順に、特許請求の範囲に記載された主題を理解する上で最も有用な態様で説明される。しかしながら、記載の順序は、これらの動作が必ず順序に依存すると示唆するものと解釈されるべきではない。本開示の複数の実施形態は、所望のように構成すべく、任意の好適なハードウェアおよび／またはソフトウェアを用いて、システムに実装され得る。
図５は、いくつかの実施形態による、本明細書で説明されるような相互接続アセンブリ（例えば、図３ｂの相互接続アセンブリ３００）を含み得る例示的なシステム（例えば、コンピューティングデバイス５００）を概略的に示す。コンピューティングデバイス５００の複数のコンポーネントは、筐体（例えば、ハウジング５０８）内に収容されてよい。マザーボード５０２は、限定されないが、プロセッサ５０４および少なくとも１つの通信チップ５０６を含む多数のコンポーネントを含んでよい。プロセッサ５０４は、マザーボード５０２に物理的かつ電気的に結合されてよい。いくつかの実装では、少なくとも１つの通信チップ５０６も、マザーボード５０２に物理的かつ電気的に結合されてよい。更なる実装において、通信チップ５０６は、プロセッサ５０４の一部であってよい。
その複数の用途に応じて、コンピューティングデバイス５００は、物理的かつ電気的にマザーボード５０２に結合され得るか、または結合され得ない複数の他のコンポーネントを含んでもよい。これらの他のコンポーネントとして、揮発性メモリ（例えばＤＲＡＭ）、不揮発性メモリ（例えばＲＯＭ）、フラッシュメモリ、グラフィクスプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、音声コーデック、映像コーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、カメラ、および大容量ストレージデバイス（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多目的ディスク（ＤＶＤ）等）が含まれ得るが、これらに限定されない。
通信チップ５０６は、コンピューティングデバイス５００に、およびこれからデータを転送する複数の無線通信を可能にし得る。「無線」という用語およびその複数の派生語は、非固体媒体を介し、変調電磁放射線を用いることによって、データを通信し得る回路、デバイス、システム、方法、技術、通信チャネル等を説明するのに用いられてよい。この用語は、複数の関連デバイスがいかなる有線も含まないことを示唆してはいないが、いくつかの実施形態においては、含まないかもしれない。通信チップ５０６は、Ｗｉ‐Ｆｉ（登録商標）（ＩＥＥＥ８０２．１１ファミリー）、ＩＥＥＥ８０２．１６規格（例えば、ＩＥＥＥ８０２．１６−２００５修正）、任意の修正、更新、および／または改訂（例えば、アドバンストＬＴＥプロジェクト、ウルトラモバイルブロードバンド（ＵＭＢ）プロジェクト（「３ＧＰＰ２」とも称される）、等）を伴うロングタームエボリューション（ＬＴＥ）プロジェクトを含む米国電気電子技術者協会（ＩＥＥＥ）規格を含むが、これらに限定されない多数の無線規格またはプロトコルのうちのいずれかを実装してよい。ＩＥＥＥ８０２．１６準拠ＢＷＡネットワークは、概して、ＷｉＭＡＸ（登録商標）ネットワークと称されるが、これは、ＩＥＥＥ８０２．１６規格の適合性および相互運用性テストに合格した製品の認証マークであるＷｏｒｌｄｗｉｄｅ Ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ ｆｏｒ Ｍｉｃｒｏｗａｖｅ Ａｃｃｅｓｓを表す頭字語である。通信チップ５０６は、グローバルシステムフォーモバイルコミュニケーション（ＧＳＭ（登録商標））、汎用パケット無線サービス（ＧＰＲＳ）、ユニバーサル移動通信システム（ＵＭＴＳ）、高速パケットアクセス（ＨＳＰＡ）、進化型ＨＳＰＡ（Ｅ−ＨＳＰＡ）、またはＬＴＥネットワークに従って動作してよい。通信チップ５０６は、ＧＳＭ（登録商標）エボリューション用エンハンストデータ（ＥＤＧＥ）、ＧＳＭ（登録商標）ＥＤＧＥ無線アクセスネットワーク（ＧＥＲＡＮ）、ユニバーサル地上無線アクセスネットワーク（ＵＴＲＡＮ）、または進化型ＵＴＲＡＮ（Ｅ−ＵＴＲＡＮ）に従って動作し得る。通信チップ５０６は、符号分割多元接続（ＣＤＭＡ）、時分割多元接続（ＴＤＭＡ）、デジタルエンハンストコードレス電気通信（ＤＥＣＴ）、エボリューション−データ最適化（ＥＶ−ＤＯ）、それらの派生物、ならびに３Ｇ、４Ｇ、５Ｇおよびこれらを超えたものとして指定される任意の他の無線プロトコルに従って動作し得る。通信チップ５０６は、他の複数の実施形態において、他の無線プロトコルに従って動作してよい。コンピューティングデバイス５００は、複数の通信チップ５０６を含み得る。例えば、第１通信チップ５０６は、Ｗｉ−Ｆｉ（登録商標）およびＢｌｕｅｔｏｏｔｈ（登録商標）等の複数の近距離無線通信に専用化されてよく、第２通信チップ５０６は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ（登録商標）、ＬＴＥ、ＥＶ−ＤＯおよびその他等の複数の長距離無線通信に専用化されてもよい。
コンピューティングデバイス５００のプロセッサ５０４は、本明細書で説明されるような相互接続アセンブリ（例えば、図３ｂの相互接続アセンブリ３００）を有するダイ（例えば、図１〜図２のダイ１０２）を含んでもよい。例えば、図１〜図２のダイ１０２は、マザーボード５０２等の回路基板上に搭載されたパッケージアセンブリにおいて搭載されてもよい。「プロセッサ」という用語は、複数のレジスタおよび／またはメモリからの電子データを処理し、その電子データを、複数のレジスタおよび／またはメモリに格納され得る他の電子データに変換する、任意のデバイスまたはデバイスの一部を指し得る。通信チップ５０６は、本明細書で説明されるような相互接続アセンブリ（例えば、図３ｂの相互接続アセンブリ３００）を有するダイ（例えば図１〜図２のダイ１０２）も含んでよい。更なる実装において、コンピューティングデバイス５００内に収容された別のコンポーネント（例えば、メモリデバイスまたは他の集積回路デバイス）は、本明細書で説明されるような相互接続アセンブリ（例えば、図３ｂの相互接続アセンブリ３００）を有するダイ（例えば、図１〜図２のダイ１０２）を含んでもよい。
様々な実装において、コンピューティングデバイス５００は、モバイルコンピューティングデバイス、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、パーソナルデジタルアシスタント（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンタテインメントコントロールユニット、デジタルカメラ、携帯音楽プレーヤー、またはデジタルビデオレコーダであってよい。更なる実装において、コンピューティングデバイス５００は、データを処理する任意の他の電子デバイスであってよい。
例
様々な実施形態に従って、本開示は方法について説明する。方法の例１は、誘電材料において配置された凹部内に金属をコンフォーマルに堆積させ、相互接続を形成する段階であって、金属をコンフォーマルに堆積させる段階は、その凹部内の、またはそれに直接隣接する堆積された金属においてシームまたは空隙を作成する、段階と、反応性ガスの存在下において金属を加熱し、シームまたは空隙を除去する段階であって、金属は、銅の融点より高い融点を有する、段階と、を含んでよい。例２は、例１の方法を含んでよく、金属をコンフォーマルに堆積させる段階は、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、コバルト（Ｃｏ）、レニウム（Ｒｅ）、鉄（Ｆｅ）、オスミウム（Ｏｓ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオビウム（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）およびテクニチウム（Ｔｃ）からなる群から選択される金属を堆積させる段階を含む。例３は、例１の方法を含んでよく、金属をコンフォーマルに堆積させる段階は、物理的気相成長（ＰＶＤ）、化学的気相成長（ＣＶＤ）または原子層堆積（ＡＬＤ）によって実行される。
例４は、例１の方法を含んでよく、金属を加熱する段階は、アニール工程を含み、反応性ガスは水素を含む。例５は、例１‐４のいずれかの方法を含んでよく、金属を加熱する段階は、金属を３００℃から８００℃の間の温度に露出する段階を含む。
例６は、例５の方法を含んでよく、金属を加熱する段階は、気圧またはそれより高い圧力で実行される。例７は、例１‐４のいずれかの方法を含んでよく、誘電材料において凹部を形成する段階を更に備える。例８は、例１‐４のいずれかの方法を含んでよく、金属をコンフォーマルに堆積させる段階は、デュアルダマシンプロセスの一部である。例９は、例１‐８のいずれかの方法に従って形成された製品を含んでよい。
様々な実施形態に従って、本開示は装置について説明する。装置に関する例１０は、半導体基板、当該半導体基板上に配置された誘電材料、および金属のコンフォーマル堆積によって、誘電材料の凹部に形成された相互接続を含んでよい。そうすることで、金属内のシームまたは空隙は、金属のコンフォーマル堆積の後に反応性ガスの存在下で金属を加熱する段階によって除去され、その金属は、銅の融点より高い融点を有している。例１１は、例１０の装置を含んでよく、金属は、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）およびコバルト（Ｃｏ）からなる群から選択される。例１２は、例１０または１１の装置を含んでよく、ドップラー拡がり分光法（ＤＢＳ）によって測定された金属の空格子点濃度は、反応性ガスの存在下において加熱することによって除去されないシームまたは空隙を含む同じ金属の空格子点濃度よりも低い。例１３は、例１０または１１の装置を含んでよく、反応性ガスは水素を含み、金属は、金属において配置された反応性ガスからの複数の水素原子を含む。例１４は、例１０または１１の装置を含んでよく、相互接続はデュアルダマシン構造である。
様々な実施形態に従って、本開示は、コンピューティングデバイスについて説明する。コンピューティングデバイスに関する例１５は、回路基板およびその回路基板に結合されたダイを含んでよく、そのダイは、半導体基板、その半導体基板上に配置された誘電材料、および金属のコンフォーマル堆積によって誘電材料の凹部に形成された相互接続を含む。そうすることで、金属内のシームまたは空隙は、その金属のコンフォーマル堆積の後に反応性ガスの存在下において金属を加熱することによって除去され、その金属は、銅の融点より高い融点を有している。例１６は、例１５のコンピューティングデバイスを含んでよく、金属は、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）およびコバルト（Ｃｏ）からなる群から選択される。例１７は、例１５のコンピューティングデバイスを含んでよく、ドップラー拡がり分光法（ＤＢＳ）によって測定された金属の空格子点濃度は、反応性ガスの存在下において加熱することによって除去されないシームまたは空隙を含む同じ金属の空格子点濃度よりも低い。例１８は、例１５のコンピューティングデバイスを含んでよく、反応性ガスは水素を含み、金属は、金属において配置された反応性ガスからの複数の水素原子を含む。
例１９は、例１５から１８のいずれかのコンピューティングデバイスを含んでよく、相互接続は、デュアルダマシン構造である。例２０は、例１５−１８のいずれかのコンピューティングデバイスを含んでよく、ダイはプロセッサであり、コンピューティングデバイスは、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、音声コーデック、映像コーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、およびカメラのうち１または複数を含むモバイルコンピューティングデバイスである。
様々な実施形態は、上述の接続形（および）（例えば、「および」は、「および／または」であってよい）に説明された複数の実施形態の代替的な（または）複数の実施形態を含む、複数の上述の実施形態の任意の適切な組み合わせを含んでよい。さらに、いくつかの実施形態は、実行した場合に、結果的に複数の上述の実施形態のいずれかの複数の動作となる、そこに格納された命令を有する１または複数の製造品（例えば、非一時的コンピュータ可読媒体）を含んでよい。その上、いくつかの実施形態は、複数の上述の実施形態の様々な動作を実行するための任意の適切な手段を有する複数の装置または複数のシステムを含んでよい。
例示された複数の実装の上述の説明は、要約で説明される内容を含むが、包括的であること、または、本開示の複数の実施形態を開示された正確な形に限定することを意図していない。特定の実装および例が例示の目的のために本明細書に記載される一方で、当業者らが認めるであろうように、本開示の範囲内で、様々な均等な変形が可能である。
これらの変形は、上述の詳細な説明に照らせば、本開示の複数の実施形態になされ得るものである。以下の特許請求の範囲において用いられる用語は、本開示の様々な実施形態を、明細書および特許請求の範囲に開示される特定の実装に限定して解釈されるべきではない。むしろ、範囲は、以下の特許請求の範囲によって全体的に決定され、請求項解釈の認められた原則に従い解釈されるべきである。

Claims (20)

  1. 誘電材料内に配置された凹部内に金属をコンフォーマルに堆積させ、相互接続を形成する段階であって、前記金属をコンフォーマルに堆積させる段階は、前記凹部内の前記堆積された金属または前記凹部に直接隣接する前記堆積された金属内にシームまたは空隙を作成する、段階と、
    前記相互接続を形成する段階の後に、水素を含む反応性ガスの存在下で大気圧またはそれより高い圧力におけるアニール工程により前記金属を３００℃から８００℃の間の温度にさらして加熱し、前記シームまたは空隙を除去する段階と、
    を備え、前記金属は、銅の融点より高い融点を有する、方法。
  2. 前記金属をコンフォーマルに堆積させる段階は、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、コバルト（Ｃｏ）、レニウム（Ｒｅ）、鉄（Ｆｅ）、オスミウム（Ｏｓ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオビウム（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）およびテクニチウム（Ｔｃ）からなる群から選択される金属を堆積させる段階を有する、請求項１に記載の方法。
  3. 前記金属をコンフォーマルに堆積させる段階は、物理的気相成長（ＰＶＤ）、化学的気相成長（ＣＶＤ）または原子層堆積（ＡＬＤ）によって実行される、請求項１または２に記載の方法。
  4. ドップラー拡がり分光法（ＤＢＳ）によって測定される前記金属の空格子点濃度は、反応性ガスの存在下において加熱されていない同じ金属の空格子点濃度よりも低い、請求項１から３のいずれか一項に記載の方法。
  5. 前記金属は、前記金属内に配置された前記反応性ガスからの水素原子を含む、請求項１から４のいずれか一項に記載の方法。
  6. 前記誘電材料内に前記凹部を形成する段階を更に備える、請求項１から５のいずれか一項に記載の方法。
  7. 前記金属をコンフォーマルに堆積させる段階は、デュアルダマシンプロセスの一部である、請求項１から６のいずれか一項に記載の方法。
  8. 相互接続アセンブリの製造方法であって、
    誘電材料に凹部を形成する段階と、
    前記誘電材料内に配置された前記凹部内に金属をコンフォーマル堆積することによって相互接続を形成する段階と、
    前記相互接続を形成する段階の後に、水素を含む反応性ガスの存在下で大気圧またはそれより高い圧力におけるアニール工程により前記金属を３００℃から８００℃の間の温度にさらして加熱することによって前記金属内のシームまたは空隙を除去する段階と、
    を備え、前記金属は、銅の融点より高い融点を有する、製造方法。
  9. 前記金属は、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）およびコバルト（Ｃｏ）からなる群から選択される、請求項８に記載の製造方法。
  10. 前記コンフォーマル堆積は、物理的気相成長（ＰＶＤ）、化学的気相成長（ＣＶＤ）または原子層堆積（ＡＬＤ）である、請求項８または９に記載の製造方法。
  11. ドップラー拡がり分光法（ＤＢＳ）によって測定される前記金属の空格子点濃度は、反応性ガスの存在下において加熱されていない同じ金属の空格子点濃度よりも低い、請求項８から１０のいずれか一項に記載の製造方法。
  12. 前記金属は、前記金属内に配置された前記反応性ガスからの水素原子を含む、請求項８から１１のいずれか一項に記載の製造方法。
  13. 前記コンフォーマル堆積はデュアルダマシンプロセスの一部である、請求項８から１２のいずれか一項に記載の製造方法。
  14. コンピューティングデバイスに備えられるダイの製造方法であって、
    前記ダイに含まれる半導体基板上に配置される誘電材料に凹部を形成する段階と、
    前記誘電材料内に配置された前記凹部内に金属をコンフォーマル堆積することによって相互接続を形成する段階と、
    前記相互接続を形成する段階の後に、水素を含む反応性ガスの存在下で大気圧またはそれより高い圧力におけるアニール工程により前記金属を３００℃から８００℃の間の温度にさらして加熱することによって前記金属内のシームまたは空隙を除去する段階と、
    を含み、前記金属は、銅の融点より高い融点を有する、製造方法。
  15. 前記金属は、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）およびコバルト（Ｃｏ）からなる群から選択される、請求項１４に記載の製造方法。
  16. 前記コンフォーマル堆積は、物理的気相成長（ＰＶＤ）、化学的気相成長（ＣＶＤ）または原子層堆積（ＡＬＤ）である、請求項１４または１５に記載の製造方法。
  17. ドップラー拡がり分光法（ＤＢＳ）によって測定される前記金属の空格子点濃度は、反応性ガスの存在下において加熱されていない同じ金属の空格子点濃度よりも低い、請求項１４から１６のいずれか一項に記載の製造方法。
  18. 前記金属は、前記金属内に配置された前記反応性ガスからの水素原子を含む、請求項１４から１７のいずれか一項に記載の製造方法。
  19. 前記コンフォーマル堆積はデュアルダマシンプロセスの一部である、請求項１４から１８のいずれか一項に記載の製造方法。
  20. 前記ダイはプロセッサであり、
    前記コンピューティングデバイスは、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、音声コーデック、映像コーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、およびカメラの１または複数を含むモバイルコンピューティングデバイスである、
    請求項１４から１９のいずれか一項に記載の製造方法。
JP2016567574A 2014-06-16 2014-06-16 金属相互接続のシーム修復 Active JP6399417B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/042572 WO2015195081A1 (en) 2014-06-16 2014-06-16 Seam healing of metal interconnects

Publications (2)

Publication Number Publication Date
JP2017520108A JP2017520108A (ja) 2017-07-20
JP6399417B2 true JP6399417B2 (ja) 2018-10-03

Family

ID=54935903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016567574A Active JP6399417B2 (ja) 2014-06-16 2014-06-16 金属相互接続のシーム修復

Country Status (7)

Country Link
US (2) US10068845B2 (ja)
EP (1) EP3155650A4 (ja)
JP (1) JP6399417B2 (ja)
KR (2) KR20220031134A (ja)
CN (1) CN106463358B (ja)
TW (1) TWI635564B (ja)
WO (1) WO2015195081A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10068845B2 (en) * 2014-06-16 2018-09-04 Intel Corporation Seam healing of metal interconnects
US10049927B2 (en) * 2016-06-10 2018-08-14 Applied Materials, Inc. Seam-healing method upon supra-atmospheric process in diffusion promoting ambient
CN106340464A (zh) * 2016-10-10 2017-01-18 上海华虹宏力半导体制造有限公司 一种降低金属 Ti 互连电阻的方法
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
CN108987347B (zh) * 2017-05-31 2020-10-09 联华电子股份有限公司 半导体结构的制作方法
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
KR102405723B1 (ko) 2017-08-18 2022-06-07 어플라이드 머티어리얼스, 인코포레이티드 고압 및 고온 어닐링 챔버
US11177128B2 (en) 2017-09-12 2021-11-16 Applied Materials, Inc. Apparatus and methods for manufacturing semiconductor structures using protective barrier layer
CN117936417A (zh) 2017-11-11 2024-04-26 微材料有限责任公司 用于高压处理腔室的气体输送系统
JP7330181B2 (ja) 2017-11-16 2023-08-21 アプライド マテリアルズ インコーポレイテッド 高圧蒸気アニール処理装置
KR20200075892A (ko) 2017-11-17 2020-06-26 어플라이드 머티어리얼스, 인코포레이티드 고압 처리 시스템을 위한 컨덴서 시스템
JP6516117B1 (ja) * 2018-03-02 2019-05-22 日立金属株式会社 絶縁電線、コイル
KR102536820B1 (ko) 2018-03-09 2023-05-24 어플라이드 머티어리얼스, 인코포레이티드 금속 함유 재료들을 위한 고압 어닐링 프로세스
US10714331B2 (en) 2018-04-04 2020-07-14 Applied Materials, Inc. Method to fabricate thermally stable low K-FinFET spacer
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
US10675581B2 (en) 2018-08-06 2020-06-09 Applied Materials, Inc. Gas abatement apparatus
KR102208545B1 (ko) * 2018-10-04 2021-01-28 (주)알엔알랩 반도체 디바이스 제조 방법
KR102262292B1 (ko) * 2018-10-04 2021-06-08 (주)알엔알랩 반도체 디바이스 제조 방법
WO2020092002A1 (en) 2018-10-30 2020-05-07 Applied Materials, Inc. Methods for etching a structure for semiconductor applications
JP2022507390A (ja) * 2018-11-16 2022-01-18 アプライド マテリアルズ インコーポレイテッド 強化拡散プロセスを使用する膜の堆積
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11289329B2 (en) * 2019-05-03 2022-03-29 Applied Materials, Inc. Methods and apparatus for filling a feature disposed in a substrate
KR20220025925A (ko) * 2019-07-25 2022-03-03 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
JP2021034591A (ja) 2019-08-26 2021-03-01 キオクシア株式会社 半導体装置およびその製造方法
US11127678B2 (en) * 2019-12-10 2021-09-21 Globalfoundries U.S. Inc. Dual dielectric layer for closing seam in air gap structure
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
US11437271B2 (en) * 2020-05-05 2022-09-06 Applied Materials, Inc. Seamless gap fill
JP2022049485A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 半導体記憶装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0915501B1 (en) * 1994-08-05 2003-02-26 International Business Machines Corporation Method of forming a damascene structure with WGe polishing stop
US5895274A (en) * 1996-01-22 1999-04-20 Micron Technology, Inc. High-pressure anneal process for integrated circuits
US6565729B2 (en) * 1998-03-20 2003-05-20 Semitool, Inc. Method for electrochemically depositing metal on a semiconductor workpiece
JP3892621B2 (ja) * 1999-04-19 2007-03-14 株式会社神戸製鋼所 配線膜の形成方法
US6399486B1 (en) * 1999-11-22 2002-06-04 Taiwan Semiconductor Manufacturing Company Method of improved copper gap fill
JP2001285720A (ja) * 2000-04-03 2001-10-12 Fuji Film Microdevices Co Ltd Ｍｏｓ型固体撮像装置および電子カメラ
KR20040018558A (ko) * 2001-08-13 2004-03-03 가부시키 가이샤 에바라 세이사꾸쇼 반도체장치와 그 제조방법 및 도금액
US7030016B2 (en) * 2004-03-30 2006-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Post ECP multi-step anneal/H2 treatment to reduce film impurity
US7687911B2 (en) 2006-09-07 2010-03-30 Intel Corporation Silicon-alloy based barrier layers for integrated circuit metal interconnects
US20080132050A1 (en) * 2006-12-05 2008-06-05 Lavoie Adrien R Deposition process for graded cobalt barrier layers
KR101534678B1 (ko) * 2009-02-12 2015-07-08 삼성전자주식회사 텅스텐 콘택 플러그를 산소 분위기에서 ｒｔａ 처리하고, ｒｔｏ 처리된 텅스텐 플러그를 수소 분위기에서 환원시키는 반도체 소자의 제조방법
US20120153483A1 (en) * 2010-12-20 2012-06-21 Akolkar Rohan N Barrierless single-phase interconnect
JP6360276B2 (ja) * 2012-03-08 2018-07-18 東京エレクトロン株式会社 半導体装置、半導体装置の製造方法、半導体製造装置
US9330939B2 (en) * 2012-03-28 2016-05-03 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
US9997457B2 (en) * 2013-12-20 2018-06-12 Intel Corporation Cobalt based interconnects and methods of fabrication thereof
US9496145B2 (en) * 2014-03-19 2016-11-15 Applied Materials, Inc. Electrochemical plating methods
US10068845B2 (en) * 2014-06-16 2018-09-04 Intel Corporation Seam healing of metal interconnects

Also Published As

Publication number Publication date
CN106463358A (zh) 2017-02-22
KR102369142B1 (ko) 2022-03-02
US10629525B2 (en) 2020-04-21
EP3155650A1 (en) 2017-04-19
TW201608672A (zh) 2016-03-01
US20190088593A1 (en) 2019-03-21
CN106463358B (zh) 2020-04-24
EP3155650A4 (en) 2018-03-14
KR20220031134A (ko) 2022-03-11
TWI635564B (zh) 2018-09-11
WO2015195081A1 (en) 2015-12-23
KR20170015883A (ko) 2017-02-10
US20170084487A1 (en) 2017-03-23
JP2017520108A (ja) 2017-07-20
US10068845B2 (en) 2018-09-04

Similar Documents

Publication Publication Date Title
JP6399417B2 (ja) 金属相互接続のシーム修復
US11901280B2 (en) Ground via clustering for crosstalk mitigation
TWI671870B (zh) 混合碳－金屬互連結構
US9119313B2 (en) Package substrate with high density interconnect design to capture conductive features on embedded die
JP2016535462A (ja) ワイヤボンディングされたマルチダイスタックを有する集積回路パッケージ
KR102245667B1 (ko) 집적 회로 디바이스의 금속들 간의 선택적 확산 장벽
TW201620053A (zh) 用於填充高深寬比之技術，具有多層金屬層之窄結構及相關聯組態
US9230900B1 (en) Ground via clustering for crosstalk mitigation
TW201737316A (zh) 具有釕磷薄膜的半導體裝置
TW201717279A (zh) 防止在熱固化介電膜中膜破裂之技術以及相關配置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180823

R150 Certificate of patent or registration of utility model

Ref document number: 6399417

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250