CN106463358A - 金属互连件的接缝愈合 - Google Patents

金属互连件的接缝愈合 Download PDF

Info

Publication number
CN106463358A
CN106463358A CN201480078918.6A CN201480078918A CN106463358A CN 106463358 A CN106463358 A CN 106463358A CN 201480078918 A CN201480078918 A CN 201480078918A CN 106463358 A CN106463358 A CN 106463358A
Authority
CN
China
Prior art keywords
metal
reacting gas
cross tie
gap
tube core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480078918.6A
Other languages
English (en)
Other versions
CN106463358B (zh
Inventor
R·V·谢比亚姆
C·J·杰泽斯基
T·K·因杜库里
J·S·克拉克
J·J·普罗姆伯恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106463358A publication Critical patent/CN106463358A/zh
Application granted granted Critical
Publication of CN106463358B publication Critical patent/CN106463358B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开内容的实施例描述了去除金属互连件中的缝隙和空隙以及相关联的技术和配置。在一个实施例中，一种方法，包括：将金属共形沉积到凹陷部中以形成互连件，该凹陷部被设置在电介质材料中，其中，共形沉积金属在凹陷部内的或直接相邻于凹陷部的所沉积的金属中产生缝隙或空隙；以及在存在反应气体的情况下对金属进行加热，以去除缝隙或空隙，其中，金属的熔点大于铜的熔点。可以描述和/或要求保护其它实施例。

Description

金属互连件的接缝愈合
技术领域
本公开内容的实施例总体上涉及集成电路领域，更具体而言，涉及去除金属互连件中的缝隙和空隙以及相关联的技术和配置。
背景技术
当前，用于集成电路(IC)器件的互连结构通常可以由铜构成。正在研究非铜金属作为用于新出现的互连结构的替代材料，以便提供具有改善的电气特性(例如，相对于铜系统的改善的电阻和/或电迁移)的互连件。使用共形工艺对互连金属的沉积可能导致在最终互连结构中形成缝隙和/或空隙。对于铜互连件，可以使用自下而上填充技术来避免缝隙和/或空隙，例如，利用添加物进行电镀以实现无缝隙和空隙的互连件，并通过最大化导电量来减小所得到的铜互连件的电阻。然而，对于具有比铜更高的熔点的金属，从含水电解质进行电镀可能是困难的，因为沉积这种金属所需的电压可能高于电解质的击穿电压和/或可能不能得到适当的添加物。因此，期望一种为非铜互连金属去除缝隙和/或空隙的其它技术。
附图说明
结合附图通过以下具体说明会易于理解实施例。为了便于该说明，相似的附图标记指代相似的结构元件。在附图的图中，以举例的方式而非以限制的方式例示了实施例。
图1示意性地例示了根据一些实施例的晶圆形式和单体化形式的示例性管芯的顶视图。
图2示意性地例示了根据一些实施例的集成电路(IC)组件的横截面侧视图。
图3a-b示意性地例示了根据一些实施例在制造的各个阶段期间互连组件的横截面侧视图。
图4示意性地例示了根据一些实施例制造互连组件的方法的流程图。
图5示意性地例示了根据一些实施例的可以包括如本文所述的互连组件的示例性系统。
具体实施方式
本公开内容的实施例说明了去除金属互连件中的缝隙和空隙以及相关联的技术和配置。在以下具体说明中，参考了形成其部分的附图，其中，相似的附图标记贯穿全文指代相似的部件，并且其中，以例示性方式示出了其中可以实践本公开内容的主题的实施例。要理解的是，在不脱离本公开内容的范围的情况下，可以利用其它实施例，并且可以进行结构或逻辑改变。因此，以下具体说明不应被视为具有限制意义，并且实施例的范围由所附权利要求及其等效形式限定。
出于本公开内容的目的，短语“A和/或B”表示(A)、(B)或(A和B)。出于本公开内容的目的，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
说明书可以使用基于视角的描述，例如顶部/底部、侧部、上方/下方等。这种描述仅仅用于便于论述，而并非旨在将文本所述实施例的应用限定为任何特定取向。
说明书可以使用短语“在一个实施例中”或“在实施例中”，其均可以指代一个或多个相同或不同的实施例。此外，如针对本公开内容的实施例所使用的术语“包括”、“包含”、“具有”等是同义词。
本文可以使用术语“与……耦合”及其派生词。“耦合”可以表示以下含义中的一个或多个。“耦合”可以表示两个或更多个元件直接物理接触或电接触。然而，“耦合”也可以表示两个或更多个元件彼此间接接触，但仍彼此协作或相互作用，并且可以表示一个或多个其它元件耦合或连接在被表述为彼此耦合的元件之间。术语“直接耦合”可以表示两个或更多个元件直接接触。
在各个实施例中，短语“形成、沉积或以其它方式设置在第二特征上的第一特征”可以表示在第二特征上方形成、沉积或设置第一特征，并且第一特征的至少部分可以与第二特征的至少部分直接接触(例如，直接物理接触和/或电接触)或者间接接触(例如，在第一特征与第二特征之间具有一个或多个其它特征)。
如本文所使用的，术语“模块”可以指代以下各项、可以是以下各项的部分或者可以包括以下各项：专用集成电路(ASIC)、电子电路、执行一个或多个软件或固件程序的处理器(共享、专用或组)和/或存储器(共享、专用或组)、组合逻辑电路、和/或提供所述功能的其它适当的部件。
图1示意性地例示了根据一些实施例的晶圆形式10和单体化形式100的示例性管芯102的顶视图。在一些实施例中，管芯102可以是由诸如硅或其它适当材料之类的半导体材料构成的晶圆11的多个管芯(例如，管芯102、103a、103b)中的一个管芯。多个管芯可以形成在晶圆11的表面上。每个管芯可以是包括如本文所述的互连组件(例如，图3a-b的互连组件300)的半导体产品的重复单元。例如，管芯102可以包括具有晶体管元件的电路，该晶体管元件例如是一个或多个沟道体(例如，鳍状物结构、纳米线、平面体等)，其为一个或多个晶体管器件的移动电荷载流子提供沟道路径。互连件104可以形成在一个或多个晶体管器件上并与其耦合。例如，互连件104可以与沟道体电耦合以提供栅极电极，用于传送阈值电压和/或源极/漏极电流从而为晶体管器件的操作提供移动电荷载流子。虽然为了简单起见，以横穿图1中的管芯102的大部分的行绘出了互连件104，但要理解的是，在其它实施例中互连件104可以以各种其它适当布置中的任何一种布置被配置在管芯102上，包括垂直方向和水平方向。
在以管芯具体化的半导体产品的制造工艺完成后，晶圆11可以经历单体化工艺，其中，每个管芯(例如，管芯102)彼此分离，以提供半导体产品的分立“芯片”。晶圆11可以是各种尺寸中的任一尺寸。在一些实施例中，晶圆11的直径的范围从约25.4mm至约450mm。在其它实施例中，晶圆11可以包括其它尺寸和/或其它形状。根据各个实施例，互连件104可以以晶圆形式10或单体化形式100设置在半导体衬底上。本文所述的互连件104可并入管芯102中用于逻辑器件或存储器或其组合。在一些实施例中，互连件104可以是片上系统(SoC)组件的部分。
图2示意性地例示了根据一些实施例的集成电路(IC)组件200的横截面侧视图。在一些实施例中，IC组件200可以包括与封装衬底121电耦合和/或物理耦合的一个或多个管芯(以下称为“管芯102”)。在一些实施例中，封装衬底121可以与电路板122电耦合，如可以看到的。
管芯102可以表示使用半导体制造技术由半导体材料(例如，硅)制成的分立产品，该半导体制造技术例如是结合形成CMOS器件所使用的薄膜沉积、光刻、蚀刻等。在一些实施例中，管芯102可以是以下各项、包括以下各项或者是以下各项部分：处理器、存储器、SoC或ASIC。在一些实施例中，诸如模塑化合物或底部填充材料(未示出)之类的电绝缘材料可以包封管芯102和/或管芯级互连结构106的至少部分。
根据多种适当的配置，管芯102可以附接到封装衬底121，包括例如在倒装芯片配置中与封装衬底121直接耦合，如图所示。在倒装芯片配置中，使用管芯级互连结构106(例如，凸块、柱体或其它适当的结构)将包括电路的管芯102的有源侧S1附接到封装衬底121的表面，该管芯级互连结构106也可以使管芯102与封装衬底121电耦合。管芯102的有源侧S1可以包括有源器件，例如晶体管器件。如可以看到的，无源侧S2可以设置为与有源侧S1相对。
管芯102通常可以包括半导体衬底102a、一个或多个器件层(以下称为“器件层102b”)和一个或多个互连层(以下称为“互连层102c”)。在一些实施例中，半导体衬底102a可以大体上由体半导体材料(例如，硅)构成。器件层102b可以表示其中诸如晶体管器件之类的有源器件形成在半导体衬底上的区域。器件层102b例如可以包括诸如晶体管器件的沟道体和/或源极区/漏极区之类的结构。互连层102c可以包括互连结构(例如，图4的互连件104或图3a-b的互连组件300)，其被配置为将电信号路由到器件层102b中的有源器件或者从器件层102b中的有源器件路由电信号。例如，互连层102c可以包括沟槽和/或过孔，以提供电气布线和/或接触部。
在一些实施例中，管芯级互连结构106可以与互连层102c电耦合，并且被配置为在管芯102与其它电器件之间路由电信号。电信号可以包括例如结合管芯102的操作使用的输入/输出(I/O)信号和/或电源/接地信号。
在一些实施例中，封装衬底121是基于环氧树脂的层叠衬底(例如，味之素增强膜(ABF)衬底)，其具有芯和/或构建层。在其它实施例中，封装衬底121可以包括其它适当类型的衬底，包括例如由玻璃、陶瓷或半导体材料形成的衬底。
封装衬底121可以包括被配置为将电信号路由至管芯102或从管芯102路由电信号的电路由特征。电路由特征可以包括例如设置在封装衬底121的一个或多个表面上的焊盘或迹线(未示出)和/或内部路由特征(未示出)，该内部路由特征例如是将电信号路由穿过封装衬底121的沟槽、过孔或其它互连结构。例如，在一些实施例中，封装衬底121可以包括电路由特征，例如被配置为接收管芯102的相应管芯级互连结构106的焊盘(未示出)。
电路板122可以是印刷电路板(PCB)，其由诸如环氧树脂层叠体之类的电绝缘材料构成。例如，电路板122可以包括电绝缘层，其例如由以下材料构成：聚四氟乙烯、诸如阻燃剂4(FR4)、FR1、棉纸之类的酚醛树脂棉纸材料、诸如CEM-1或CEM-3之类的环氧树脂材料或者使用环氧树脂预浸材料来层叠在一起的编织玻璃材料。可以穿过电绝缘层形成诸如迹线、沟槽、过孔之类的互连结构(未示出)，以将管芯102的电信号经路由通过电路板122。在其它实施例中，电路板122可以由其它适当的材料构成。在一些实施例中，电路板122是母板(例如，图5的母板502)。
诸如焊球112之类的封装级互连件可以耦合到封装衬底121上和/或电路板122上的一个或多个焊盘(以下称为“焊盘110”)，以形成相对应的焊点，其被配置为进一步在封装衬底121与电路板122之间路由电信号。焊盘110可以由任何适当的导电材料构成，例如金属，例如包括镍(Ni)、钯(Pd)、金(Au)、银(Ag)、铜(Cu)及其组合。在其它实施例中，可以使用将封装衬底121与电路板122物理耦合和/或电耦合的其它适当的技术。
在其它实施例中，IC组件200可以包括各种其它适当的配置，例如包括倒装芯片和/或引线接合配置、内插件、包括系统级封装(system-in-package)(SiP)和/或封装堆叠(package-on-package)(PoP)配置的多芯片封装配置的适当组合。在一些实施例中，可以使用在管芯102与IC组件200的其它部件之间路由电信号的其它适当的技术。
图3a-b示意性地例示了根据一些实施例在制造的各个阶段期间互连组件300的横截面侧视图。互连组件300可以适于结合图1的互连件104所描述的实施例，反之亦然。例如，在一些实施例中，电介质材料302可以是设置在图2的半导体衬底102a上的互连层102c的部分。
参考图3a，示出了在电介质材料302(例如，电介质层)中形成凹陷部333并且使用共形沉积工艺将金属304沉积到凹陷部333中以形成互连件之后的互连组件300。电介质材料302可以表示各种各样的电绝缘材料，包括例如氧化硅、氮化硅、碳掺杂的氧化物等。在一些实施例中，电介质材料302可以表示提供管芯的互连层的电介质层的叠置体的电介质层。例如，在一些实施例中，电介质材料302可以是图2中的管芯102的互连层102c的部分。
凹陷部333可以使用任何适当的技术形成在电介质材料302中，该技术包括例如图案化工艺，例如蚀刻和/或光刻工艺。在一些实施例中，当填充有金属304时，凹陷部333可以表示沟槽或过孔互连结构。在一些实施例中，凹陷部333中的金属304的部分可以表示过孔结构，并且凹陷部333上方的金属304的部分可以表示沟槽结构。在使用单金属沉积工艺同时形成这种过孔结构和沟槽结构的实施例中，互连组件300可以表示通过双镶嵌工艺形成的双镶嵌结构。尽管未示出，通过沉积金属304形成的互连结构可以进一步与所示互连组件300之上或下方的其它类似地配置的互连结构耦合，以提供管芯的电信号的垂直和/或水平布线。
在一些实施例中，金属304可以是具有大于铜的熔点的熔点(例如，大于1085℃)的非铜金属。例如，在一些实施例中，金属304可以由以下各项构成：钌(Ru)、钼(Mo)、钨(W)和/或钴(Co)、等价物或其组合。在一些实施例中，金属304可以由以下各项构成：铼(Re)、铁(Fe)、锇(Os)、铑(Rh)、铱(Ir)、镍(Ni)、钯(Pd)、钛(Ti)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)和/或锝(Tc)、等价物或其组合。金属可以包括低原子百分比(例如，通常小于约5％原子百分比)的非金属杂质，例如碳(C)、氢(H)、氧(O)或氮(N)。金属304可以使用共形工艺来沉积，其中，沉积的金属在远离暴露出的表面的方向上在暴露出的表面上生长。例如，在一些实施例中，可以通过物理气相沉积(PVD)、化学气相沉积(CVD)和/或原子层沉积(ALD)来执行共形沉积。在其它实施例中，共形沉积也可根据其它技术来执行，例如无电沉积。在一些实施例中，其它非共形沉积技术(例如，使用添加物进行的电镀)可能导致空隙型缺陷的形成，其可以使用本文所述的技术来减轻或修复。
在一些实施例中，金属304的共形沉积可能导致在凹陷部333内的或与之直接相邻的沉积金属中产生缝隙或空隙350，如可以看到的。缝隙可以是相对表面上的沉积金属304集聚处的界面，并且空隙350可以是来自相对表面的沉积金属304之间的间隙。缝隙或空隙350可能不利地影响由金属304形成的互连件的电气性能和可靠性性能。例如，缝隙或空隙350可以增加互连件的电阻。缝隙或空隙350的存在还可能在对缝隙或空隙350上的后续层的处理中引起缺陷。缝隙或空隙350可以具有与其它实施例中所示的不同的其它形状或配置。
参考图3b，示出了在存在反应气体的情况下加热金属304以愈合(例如，去除)缝隙或空隙后的互连组件300。在一些实施例中，这种加热工艺可以是退火工艺。在存在反应气体的情况下加热金属304可以引起表面处或附近的金属原子的重排，并且从金属304中驱除诸如缝隙或空隙之类的空位，以提供一种互连件，其中，缝隙或空隙大量减少或者基本从互连件完全被去除。
在一些实施例中，金属304可在存在反应气体的情况下暴露于升高的温度一段时间。例如，在一些实施例中，金属304可以在存在包括氢(例如，体积小于5％)的形成气体的情况下，在大气压(～1atm)下暴露于从300℃至800℃范围的温度达5分钟至几小时范围的时间段。在其它实施例中，可以使用其它适当的温度、时间、压力条件和/或反应气体。
如本文所述的缝隙或空隙的去除可以提供具有改善的可靠性和电阻的互连结构。在一些实施例中，如通过多普勒展宽光谱法(DBS)所测量的，金属304的空位浓度可以小于尚未经受去除缝隙或空隙的工艺的相同金属的空位浓度。例如，DBS可以用于通过监测正电子扩散长度和/或正电子寿命来测量空位浓度。在退火之后，空位浓度可接近该金属的单晶空位浓度。在一个实施例中，指示多普勒展宽的“s”参数对于单晶铜可以具有约0.4235的值。在沉积之后且在反应气体存在的情况下的退火之前，通过PVD沉积的铜可以具有约为0.44的“s”值。在如本文所述的用于去除缝隙或空隙的热处理之后，通过PVD沉积的铜的“s”值可以接近0.4235。
在一些实施例中，金属304可以包括一定浓度的来自反应气体的材料。在一些实施例中，金属304可以具有一定浓度的反应气体和/或副产物，与未如本文所述在存在反应气体的情况下经热处理的金属相比该浓度较高。例如，在一些实施例中，金属304可以具有一定浓度的氢、碳、氧和/或氮原子，与未如本文所述在存在反应气体的情况下经热处理的金属相比该浓度较高。氢、碳、氧和/或氮的浓度按原子重量计可以小于5％。在一个实施例中，氢的浓度可从退火前的约8E21原子/cm3变为退火后的1E21原子/cm3。氢原子的浓度可以在退火前或退火后例如通过二次离子质谱法(SIMS)、卢瑟福背散射光谱法(RBS)或其它适当的技术来进行测量。
图4示意性地例示了根据一些实施例的制造互连组件(例如，图3a-b的互连组件300)的方法400的流程图。方法400可以适于结合图3a-b描述的实施例，反之亦然。
在402，方法400可以包括在电介质材料(例如，图3a的电介质材料302)中形成凹陷部(例如，图3a的凹陷部333)。可以例如使用图案化工艺(例如，光刻和/或蚀刻)或任何其它适当的技术来形成凹陷部。在一些实施例中，电介质材料可以是管芯(例如，图2的管芯102)上的互连层(例如，图2的互连层102c)的部分。
在404，方法400可以包括将金属(例如，图3a的金属304)共形沉积到凹陷部中以形成互连件。金属可以具有比铜更高的熔点，以便为与铜相比具有较小尺寸的新出现的互连件提供相对于铜具有改进的电气特性的互连件。例如，在一些实施例中，金属可以相对于铜具有改进的电迁移特性(例如，Ru、Mo、W、Co、Re、Fe、Os、Rh、Ir、Ni、Pd、Pt、Ti、Zr、Hf、V、Nb、Ta、Cr、Tc等)。在一些实施例中，金属可以包括不同金属的化合物或合金或多个层。
在一些实施例中，可以根据多种适当的技术(例如包括PVD和/或CVD)来执行共形沉积。在其它实施例中，可以使用其它适当的技术来共形沉积金属。在一些实施例中，共形沉积可以是双镶嵌工艺的部分。在一些实施例中，共形沉积可以在凹陷部内的或与之直接相邻的沉积金属中产生缝隙或空隙(例如，图3a的缝隙或空隙350)。
在406，方法400可以包括在存在反应气体的情况下加热金属以去除沉积的金属(例如，图3b的金属304)中的缝隙或空隙。在一些实施例中，加热金属可以包括在存在包括氢的形成气体的情况下的退火工艺。例如，在一些实施例中，金属304可以在存在包括氢(例如，体积小于5％)的形成气体的情况下，在大气压(～1atm)下暴露于从300℃至800℃范围的温度达5分钟至几小时范围的时间段。在其它实施例中，可以使用其它适当的温度、时间、压力条件和/或反应气体。例如，在一些实施例中，压力可以从1atm到10atm，或者氢气浓度按体积计可以大于5％。
在408，方法400可以包括在404处形成的互连件上形成另一互连件。例如，可以在互连件上沉积附加的电介质材料，并且可以重复402至406处的动作以形成另一互连件。可以反复地执行这些动作以提供管芯的互连层的基本上无空隙的互连件。
各个操作以最有助于理解所要求保护的主题的方式依次被描述为多个分立的操作。然而，描述的顺序不应被解释为暗示这些操作必须是依赖于顺序的。可以在使用任何适当的硬件和/或软件按所期望的进行配置的系统中实施本公开内容的实施例。
图5示意性地例示了根据一些实施例的可以包括本文所述的互连组件(例如，图3b的互连组件300)的示例性系统(例如，计算设备500)。计算设备500的部件可以容纳在壳体(例如，外壳508)中。母板502可以包括多个部件，包括但不限于，处理器504和至少一个通信芯片506。处理器504可以物理耦合并电耦合到母板502。在一些实施方式中，至少一个通信芯片506也可以物理耦合并电耦合到母板502。在其它实施方式中，通信芯片506可以是处理器504的部分。
取决于计算设备500的应用，计算设备500可以包括其它部件，其可以物理耦合并电耦合到母板502或者可以不物理耦合并电耦合到母板502。这些其它部件可以包括，但不限于：易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、罗盘、盖革计数器、加速度计、陀螺仪、扬声器、相机和大容量储存设备(例如，硬盘驱动器、光盘(CD)、数字通用光盘(DVD)等等)。
通信芯片506可以实现往返于计算设备500进行数据的传送的无线通信。术语“无线”及其派生词可用于描述可通过使用经由非固体介质的经调制电磁辐射来传输数据的电路、器件、系统、方法、技术、通信信道等。该术语并非暗示相关联的器件不包含任何线，虽然在一些实施例中它们可以不包含线。通信芯片506可以实施多种无线标准或协议中的任意一种，该无线标准或协议包括，但不限于：电气和电子工程师协会(IEEE)标准(包括Wi-Fi(IEEE 802.11族)、IEEE 802.16标准(例如，IEEE 802.16-2005修正))、长期演进(LTE)项目及任何修正、更新和/或修订(例如，先进LTE项目、超移动宽带(UMB)项目(也称为“3GPP2”等))。与IEEE 802.16兼容的BWA网络通常也称为WiMAX网络(代表微波存取全球互通(Worldwide Interoperability for Microwave Access)的首字母缩略词)，其是用于通过针对IEEE802.16标准的一致性和互通性测试的产品的认证标志。通信芯片506可以根据以下各项来进行操作：全球移动通信系统(GSM)、通用无线分组业务(GPRS)、通用移动通信系统(UMTS)、高速分组接入(HSPA)、演进型HSPA(E-HSPA)或者LTE网络。通信芯片506可以根据以下各项来进行操作：数据增强型GSM演进(EDGE)、GSM EDGE无线接入网络(GERAN)、通用陆地无线接入网络(UTRAN)或者演进型UTRAN(E-UTRAN)。通信芯片506可以根据以下各项来进行操作：码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)及其派生物，以及指定为3G、4G、5G及以上的任意其它的无线协议。在其它实施例中，通信芯片506可以根据其它无线协议来进行操作。
计算设备500可以包括多个通信芯片506。例如，第一通信芯片506可以专用于较短距离的无线通信，例如Wi-Fi和蓝牙，第二通信芯片506可以专用于较长距离的无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算设备500的处理器504可以包括具有如本文所述的互连组件(例如，图3b的互连组件300)的管芯(例如，图1-2的管芯102)。例如，图1-2的管芯102可以安装在封装组件中，该封装组件安装在诸如母板502之类的电路板上。术语“处理器”可以指代任何设备或设备的部分，其处理来自寄存器和/或存储器的电子数据，并将该电子数据转换为可以存储在寄存器和/或存储器中的其它电子数据。
通信芯片506也可以包括具有如本文所述的互连组件(例如，图3b的互连组件300)的管芯(例如，图1-2的管芯102)。在其它实施方式中，容纳在计算设备500内的另一部件(例如，存储器器件或其它集成电路器件)可以包含具有如本文所述的互连组件(例如，图3b的互连组件300)的管芯(例如，图1-2的管芯102)。
在各个实施方式中，计算设备500可以是移动计算设备、膝上型电脑、上网本电脑、笔记本电脑、超级本电脑、智能电话、平板电脑、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描器、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、或数字视频记录器。在其它实施方式中，计算设备500可以是处理数据的任何其它电子设备。
示例
根据各个实施例，本公开内容描述了一种方法。方法的示例1可以包括：将金属共形沉积到凹陷部中以形成互连件，所述凹陷部被设置在电介质材料中，其中，共形沉积所述金属在所述凹陷部内的或直接相邻于所述凹陷部的所沉积的金属中产生缝隙或空隙；以及在存在反应气体的情况下对所述金属进行加热，以去除所述缝隙或所述空隙，其中，所述金属的熔点大于铜的熔点。示例2可以包括示例1的方法，其中，共形沉积所述金属包括沉积从以下各项所构成的组中选择的金属：钌(Ru)、钼(Mo)、钨(W)、钴(Co)、铼(Re)、铁(Fe)、锇(Os)、铑(Rh)、铱(Ir)、镍(Ni)、钯(Pd)、铂(Pt)、钛(Ti)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)和锝(Tc)。示例3可以包括示例1的方法，其中，通过物理气相沉积(PVD)、化学气相沉积(CVD)或原子层沉积(ALD)来执行共形沉积所述金属。示例4可以包括示例1的方法，其中，加热所述金属包括退火工艺，并且所述反应气体包括氢。示例5可以包括示例1-4中任一示例的方法，其中，加热所述金属包括将所述金属暴露于300℃与800℃之间的温度。示例6可以包括示例5的方法，其中，加热所述金属是在大气压或更高的气压下执行的。示例7可以包括示例1-4中任一示例的方法，还包括在所述电介质材料中形成所述凹陷部。示例8可以包括示例1-4中任一示例的方法，其中，共形沉积所述金属是双镶嵌工艺的部分。示例9可以包括一种根据示例1-8中任一示例的方法形成的产品。
根据各个实施例，本公开内容描述了一种装置。装置的示例10可以包括：半导体衬底；电介质材料，所述电介质材料设置在所述半导体衬底上；以及互连件，所述互连件是通过金属的共形沉积在所述电介质材料的凹陷部中形成的，以使得在所述金属的共形沉积之后，通过在存在反应气体的情况下对所述金属进行加热来去除所述金属内的缝隙或空隙，其中，所述金属的熔点大于铜的熔点。示例11可以包括示例10的装置，其中，所述金属选自以下各项所构成的组：钌(Ru)、钼(Mo)、钨(W)和钴(Co)。示例12可以包括示例10或示例11的装置，其中，如通过多普勒展宽光谱法(DBS)所测量的所述金属的空位浓度小于包括未通过在存在反应气体的情况下进行加热而被去除的缝隙或空隙的相同金属的空位浓度。示例13可以包括示例10或示例11的装置，其中：所述反应气体包括氢；并且所述金属包括来自设置在所述金属中的所述反应气体的氢原子。示例14可以包括示例10或示例11的装置，其中，所述互连件是双镶嵌结构。
根据各个实施例，本公开内容描述了一种计算设备。计算设备的示例15可以包括：电路板；以及管芯，所述管芯与所述电路板耦合，所述管芯包括：半导体衬底，电介质材料，所述电介质材料设置在所述半导体衬底上，以及互连件，所述互连件是通过金属的共形沉积在所述电介质材料的凹陷部中形成的，以使得在所述金属的共形沉积之后，通过在存在反应气体的情况下对所述金属进行加热来去除所述金属内的缝隙或空隙，其中，所述金属的熔点大于铜的熔点。示例16可以包括示例15的计算设备，其中，所述金属选自以下各项所构成的组：钌(Ru)、钼(Mo)、钨(W)和钴(Co)。示例17可以包括示例15的计算设备，其中，如通过多普勒展宽光谱法(DBS)所测量的所述金属的空位浓度小于包括未通过在存在反应气体的情况下进行加热而被去除的缝隙或空隙的相同金属的空位浓度。示例18可以包括示例15的计算设备，其中：所述反应气体包括氢；并且所述金属包括来自设置在所述金属中的所述反应气体的氢原子。示例19可以包括示例15-18中任一示例的计算设备，其中，所述互连件是双镶嵌结构。示例20可以包括示例15-18中任一示例的计算设备，其中，所述管芯是处理器，并且所述计算设备是移动计算设备，所述移动计算设备包括以下各项中的一个或多个：天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、盖革计数器、加速度计、陀螺仪、扬声器和相机。
各个实施例可以包括上述实施例的任何适当的组合，实施例包括以上以结合形式(和)描述的实施例的可替换(或)实施例(例如，“和”可以是“和/或”)。此外，一些实施例可以包括具有存储在其上的指令的一个或多个制品(例如，非暂时性计算机可读介质)，当该指令被执行时，将导致上述实施例中任意一个的动作。此外，一些实施例可以包括具有用于执行上述实施例的各个操作的任何适当模块的装置或系统。
所示实施方式的以上描述(包括在摘要中描述的内容)并非旨在是穷尽的或将本公开内容的实施例限于所公开的精确形式。尽管在本文中出于说明性目的描述了特定实施方式和示例，但是各种等效修改在如本领域技术人员将认识到的本公开内容的范围内是可能的。
根据以上具体实施方式，可以对本公开内容的实施例做出这些修改。在所附权利要求中使用的术语不应被解释为将本公开内容的各个实施例限于在说明书和权利要求中公开的特定实施方式。更确切地，范围应完全由所附权利要求来确定，应根据已确立的权利要求的解释原则来解释权利要求书。

Claims (20)

1.一种方法，包括：
将金属共形沉积到凹陷部中以形成互连件，所述凹陷部被设置在电介质材料中，其中，共形沉积所述金属在所述凹陷部内的或直接相邻于所述凹陷部的所沉积的金属中产生缝隙或空隙；以及
在存在反应气体的情况下对所述金属进行加热，以去除所述缝隙或所述空隙，其中，所述金属的熔点大于铜的熔点。
2.根据权利要求1所述的方法，其中，共形沉积所述金属包括沉积从以下各项所构成的组中选择的金属：钌(Ru)、钼(Mo)、钨(W)、钴(Co)、铼(Re)、铁(Fe)、锇(Os)、铑(Rh)、铱(Ir)、镍(Ni)、钯(Pd)、铂(Pt)、钛(Ti)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)和锝(Tc)。
3.根据权利要求1所述的方法，其中，通过物理气相沉积(PVD)、化学气相沉积(CVD)或原子层沉积(ALD)来执行共形沉积所述金属。
4.根据权利要求1所述的方法，其中：
加热所述金属包括退火工艺；并且
所述反应气体包括氢。
5.根据权利要求1-4中任意一项所述的方法，其中，加热所述金属包括将所述金属暴露于300℃与800℃之间的温度。
6.根据权利要求5所述的方法，其中，加热所述金属是在大气压或更高的气压下执行的。
7.根据权利要求1-4中任意一项所述的方法，还包括：
在所述电介质材料中形成所述凹陷部。
8.根据权利要求1-4中任意一项所述的方法，其中，共形沉积所述金属是双镶嵌工艺的部分。
9.一种根据权利要求1-4中任意一项所述的方法形成的产品。
10.一种装置，包括：
半导体衬底；
电介质材料，所述电介质材料设置在所述半导体衬底上；以及
互连件，所述互连件是通过金属的共形沉积在所述电介质材料的凹陷部中形成的，以使得在所述金属的共形沉积之后，通过在存在反应气体的情况下对所述金属进行加热来去除所述金属内的缝隙或空隙，其中，所述金属的熔点大于铜的熔点。
11.根据权利要求10所述的装置，其中，所述金属选自以下各项所构成的组：钌(Ru)、钼(Mo)、钨(W)和钴(Co)。
12.根据权利要求10或11所述的装置，其中，如通过多普勒展宽光谱法(DBS)所测量的所述金属的空位浓度小于包括未通过在存在反应气体的情况下进行加热而被去除的缝隙或空隙的相同金属的空位浓度。
13.根据权利要求10或11所述的装置，其中：
所述反应气体包括氢；并且
所述金属包括来自设置在所述金属中的所述反应气体的氢原子。
14.根据权利要求10或11所述的装置，其中，所述互连件是双镶嵌结构。
15.一种计算设备，包括：
电路板；以及
管芯，所述管芯与所述电路板耦合，所述管芯包括：
半导体衬底，
电介质材料，所述电介质材料设置在所述半导体衬底上，以及
互连件，所述互连件是通过金属的共形沉积在所述电介质材料的凹陷部中形成的，以使得在所述金属的共形沉积之后，通过在存在反应气体的情况下对所述金属进行加热来去除所述金属内的缝隙或空隙，其中，所述金属的熔点大于铜的熔点。
16.根据权利要求15所述的计算设备，其中，所述金属选自以下各项所构成的组：钌(Ru)、钼(Mo)、钨(W)和钴(Co)。
17.根据权利要求15所述的计算设备，其中，如通过多普勒展宽光谱法(DBS)所测量的所述金属的空位浓度小于包括未通过在存在反应气体的情况下进行加热而被去除的缝隙或空隙的相同金属的空位浓度。
18.根据权利要求15所述的计算设备，其中：
所述反应气体包括氢；并且
所述金属包括来自设置在所述金属中的所述反应气体的氢原子。
19.根据权利要求15-18中任意一项所述的计算设备，其中，所述互连件是双镶嵌结构。
20.根据权利要求15-18中任意一项所述的计算设备，其中：
所述管芯是处理器；并且
所述计算设备是移动计算设备，所述移动计算设备包括以下各项中的一个或多个：天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、盖革计数器、加速度计、陀螺仪、扬声器和相机。
CN201480078918.6A 2014-06-16 2014-06-16 金属互连件的接缝愈合 Active CN106463358B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/042572 WO2015195081A1 (en) 2014-06-16 2014-06-16 Seam healing of metal interconnects

Publications (2)

Publication Number Publication Date
CN106463358A true CN106463358A (zh) 2017-02-22
CN106463358B CN106463358B (zh) 2020-04-24

Family

ID=54935903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480078918.6A Active CN106463358B (zh) 2014-06-16 2014-06-16 金属互连件的接缝愈合

Country Status (7)

Country Link
US (2) US10068845B2 (zh)
EP (1) EP3155650A4 (zh)
JP (1) JP6399417B2 (zh)
KR (2) KR102369142B1 (zh)
CN (1) CN106463358B (zh)
TW (1) TWI635564B (zh)
WO (1) WO2015195081A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110223801A (zh) * 2018-03-02 2019-09-10 日立金属株式会社 绝缘电线、线圈及其制造方法
CN112951762A (zh) * 2019-12-10 2021-06-11 格芯美国公司 用于封闭气隙结构中的接缝的双电介质层

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3155650A4 (en) * 2014-06-16 2018-03-14 Intel Corporation Seam healing of metal interconnects
US10049927B2 (en) 2016-06-10 2018-08-14 Applied Materials, Inc. Seam-healing method upon supra-atmospheric process in diffusion promoting ambient
CN106340464A (zh) * 2016-10-10 2017-01-18 上海华虹宏力半导体制造有限公司 一种降低金属 Ti 互连电阻的方法
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
CN108987347B (zh) * 2017-05-31 2020-10-09 联华电子股份有限公司 半导体结构的制作方法
CN111095513B (zh) 2017-08-18 2023-10-31 应用材料公司 高压高温退火腔室
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
SG11202001450UA (en) 2017-09-12 2020-03-30 Applied Materials Inc Apparatus and methods for manufacturing semiconductor structures using protective barrier layer
EP4321649A3 (en) 2017-11-11 2024-05-15 Micromaterials LLC Gas delivery system for high pressure processing chamber
CN111373519B (zh) 2017-11-16 2021-11-23 应用材料公司 高压蒸气退火处理设备
CN111432920A (zh) 2017-11-17 2020-07-17 应用材料公司 用于高压处理系统的冷凝器系统
WO2019173006A1 (en) 2018-03-09 2019-09-12 Applied Materials, Inc. High pressure annealing process for metal containing materials
US10714331B2 (en) 2018-04-04 2020-07-14 Applied Materials, Inc. Method to fabricate thermally stable low K-FinFET spacer
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
US10675581B2 (en) 2018-08-06 2020-06-09 Applied Materials, Inc. Gas abatement apparatus
KR102262292B1 (ko) * 2018-10-04 2021-06-08 (주)알엔알랩 반도체 디바이스 제조 방법
KR102208545B1 (ko) * 2018-10-04 2021-01-28 (주)알엔알랩 반도체 디바이스 제조 방법
JP7179172B6 (ja) 2018-10-30 2022-12-16 アプライド マテリアルズ インコーポレイテッド 半導体用途の構造体をエッチングするための方法
CN112996950B (zh) * 2018-11-16 2024-04-05 应用材料公司 使用增强扩散工艺的膜沉积
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11289329B2 (en) * 2019-05-03 2022-03-29 Applied Materials, Inc. Methods and apparatus for filling a feature disposed in a substrate
JP2021034591A (ja) 2019-08-26 2021-03-01 キオクシア株式会社 半導体装置およびその製造方法
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
US11437271B2 (en) * 2020-05-05 2022-09-06 Applied Materials, Inc. Seamless gap fill
JP2022049485A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 半導体記憶装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1329972C (zh) * 2001-08-13 2007-08-01 株式会社荏原制作所 半导体器件及其制造方法
US20120153483A1 (en) * 2010-12-20 2012-06-21 Akolkar Rohan N Barrierless single-phase interconnect
US20130260555A1 (en) * 2012-03-28 2013-10-03 Bhushan N. ZOPE Method of enabling seamless cobalt gap-fill
WO2014070586A1 (en) * 2012-10-30 2014-05-08 Intel Corporation Circuit board with integrated passive devices

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69513459T2 (de) 1994-08-05 2000-10-26 Ibm Verfahren zur Herstellung einer Al-Ge Legierung mit einer WGe Polierstoppschicht
US5895274A (en) * 1996-01-22 1999-04-20 Micron Technology, Inc. High-pressure anneal process for integrated circuits
US6565729B2 (en) * 1998-03-20 2003-05-20 Semitool, Inc. Method for electrochemically depositing metal on a semiconductor workpiece
JP3892621B2 (ja) * 1999-04-19 2007-03-14 株式会社神戸製鋼所 配線膜の形成方法
US6399486B1 (en) * 1999-11-22 2002-06-04 Taiwan Semiconductor Manufacturing Company Method of improved copper gap fill
JP2001285720A (ja) * 2000-04-03 2001-10-12 Fuji Film Microdevices Co Ltd Ｍｏｓ型固体撮像装置および電子カメラ
US7030016B2 (en) 2004-03-30 2006-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Post ECP multi-step anneal/H2 treatment to reduce film impurity
US7687911B2 (en) * 2006-09-07 2010-03-30 Intel Corporation Silicon-alloy based barrier layers for integrated circuit metal interconnects
US20080132050A1 (en) 2006-12-05 2008-06-05 Lavoie Adrien R Deposition process for graded cobalt barrier layers
KR101534678B1 (ko) * 2009-02-12 2015-07-08 삼성전자주식회사 텅스텐 콘택 플러그를 산소 분위기에서 ｒｔａ 처리하고, ｒｔｏ 처리된 텅스텐 플러그를 수소 분위기에서 환원시키는 반도체 소자의 제조방법
JP6360276B2 (ja) * 2012-03-08 2018-07-18 東京エレクトロン株式会社 半導体装置、半導体装置の製造方法、半導体製造装置
US9997457B2 (en) * 2013-12-20 2018-06-12 Intel Corporation Cobalt based interconnects and methods of fabrication thereof
US9496145B2 (en) * 2014-03-19 2016-11-15 Applied Materials, Inc. Electrochemical plating methods
EP3155650A4 (en) * 2014-06-16 2018-03-14 Intel Corporation Seam healing of metal interconnects

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1329972C (zh) * 2001-08-13 2007-08-01 株式会社荏原制作所 半导体器件及其制造方法
US20120153483A1 (en) * 2010-12-20 2012-06-21 Akolkar Rohan N Barrierless single-phase interconnect
US20130260555A1 (en) * 2012-03-28 2013-10-03 Bhushan N. ZOPE Method of enabling seamless cobalt gap-fill
WO2014070586A1 (en) * 2012-10-30 2014-05-08 Intel Corporation Circuit board with integrated passive devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110223801A (zh) * 2018-03-02 2019-09-10 日立金属株式会社 绝缘电线、线圈及其制造方法
CN110223801B (zh) * 2018-03-02 2021-11-16 日立金属株式会社 绝缘电线、线圈及其制造方法
CN112951762A (zh) * 2019-12-10 2021-06-11 格芯美国公司 用于封闭气隙结构中的接缝的双电介质层
CN112951762B (zh) * 2019-12-10 2024-05-07 格芯美国公司 用于封闭气隙结构中的接缝的双电介质层

Also Published As

Publication number Publication date
TWI635564B (zh) 2018-09-11
US20170084487A1 (en) 2017-03-23
KR20220031134A (ko) 2022-03-11
EP3155650A4 (en) 2018-03-14
CN106463358B (zh) 2020-04-24
EP3155650A1 (en) 2017-04-19
US10629525B2 (en) 2020-04-21
WO2015195081A1 (en) 2015-12-23
JP2017520108A (ja) 2017-07-20
TW201608672A (zh) 2016-03-01
US20190088593A1 (en) 2019-03-21
KR102369142B1 (ko) 2022-03-02
US10068845B2 (en) 2018-09-04
KR20170015883A (ko) 2017-02-10
JP6399417B2 (ja) 2018-10-03

Similar Documents

Publication Publication Date Title
CN106463358A (zh) 金属互连件的接缝愈合
CN105723510B (zh) 用于相变存储器（pcm）阵列的衬垫及相关联的技术和配置
KR101938949B1 (ko) 패키지 온 패키지 아키텍처 및 그 제조 방법
TW201620106A (zh) 具有打線結合的多晶粒堆疊的積體電路封裝
CN104396005A (zh) 用于电子系统的高电导率高频通孔
TW200919687A (en) Methods and apparatus for EMI shielding in multi-chip modules
CN105723517A (zh) 多阈值电压器件以及相关联的技术和结构
KR102245667B1 (ko) 집적 회로 디바이스의 금속들 간의 선택적 확산 장벽
US11756833B2 (en) Techniques and configurations to reduce transistor gate short defects
US20230092429A1 (en) High density silicon based capacitor
WO2017052559A1 (en) Methods, apparatuses and systems for integrated circuit structures with a replacement inter-layer dielectric (ild)
CN105793984A (zh) 根据拓扑结构形成的金属熔断器
CN106030787B (zh) 多器件的柔性电子片上系统(soc)过程集成
US20240105797A1 (en) Transistor devices with double-side contacts
US20240105728A1 (en) Transistor devices with double-side contacts and standard cell
TW201234552A (en) Semiconductor structure with low resistance of substrate and low power consumption
TW201737316A (zh) 具有釕磷薄膜的半導體裝置
JP2022096605A (ja) マイクロ電子構造体におけるカラーグレーティング
WO2018236331A1 (en) METALLIC STRUCTURES FOR COMPONENTS OF INTEGRATED CIRCUITS
CN108292670A (zh) 集成电路的背侧隔离

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant