CN108292670A - 集成电路的背侧隔离 - Google Patents

集成电路的背侧隔离 Download PDF

Info

Publication number
CN108292670A
CN108292670A CN201580084665.8A CN201580084665A CN108292670A CN 108292670 A CN108292670 A CN 108292670A CN 201580084665 A CN201580084665 A CN 201580084665A CN 108292670 A CN108292670 A CN 108292670A
Authority
CN
China
Prior art keywords
transistor
substrate
substrate zone
computing device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580084665.8A
Other languages
English (en)
Inventor
A·D·利拉克
R·米恩德鲁
H·W·肯内尔
P·B·菲舍尔
S·M·塞亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN108292670A publication Critical patent/CN108292670A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13067—FinFET, source/drain region shapes fins on the silicon surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/14335—Digital signal processor [DSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

本公开的实施例描述用于集成电路(IC)的器件的背侧隔离和相关配置的技术。IC可以包括在半导体衬底上形成的多个器件(晶体管)。半导体衬底可以包括衬底区，其上形成一个或多个器件。沟槽可以布置在半导体衬底上的器件之间。在衬底区之间的半导体衬底的部分可以被去除以暴露相应的沟槽并形成隔离区。绝缘材料可以在隔离区中形成。可以描述和/或主张其它实施例。

Description

集成电路的背侧隔离
技术领域
本公开的实施例总体上涉及集成电路的领域，并且更特别地涉及用于集成电路中的背侧隔离的技术以及相关联的配置。
背景技术
在集成电路(IC)中，很多晶体管和/或其它器件在半导体衬底上形成。然而，可能有穿过衬底的器件之间的泄漏电流。泄漏电流可能损害性能和/或增加IC的功率消耗。
附图说明
结合附图通过下面的具体实施方式将容易理解实施例。为了便于这个描述，相似的附图标记标示相似的结构元件。实施例仅通过示例的方式而非限制的方式在附图的图中示出。
图1示意性地示出了根据一些实施例的采用晶圆形式和采用分割形式的示例性管芯的顶视图。
图2示意性地示出了根据一些实施例的集成电路(IC)组件的截面侧视图。
图3是示出根据一些实施例的用于电气地隔离IC的半导体衬底的衬底区的过程的流程图。
图4A、5A、7A、8A和9A示意性地示出了根据一些实施例的在图3的过程的各个阶段期间的IC的在第一平面中的截面侧视图。
图4B、5B、7B、8B和9B示意性地示出了根据一些实施例的在图3的过程的各个阶段期间的图4A、5A、7A、8A和9A的IC的在正交于第一平面的第二平面中的截面侧视图。
图6示意性地示出了用于将抗蚀剂材料沉积在图4A-B、5A-B、7A-B、8A-B和9A-B的IC的半导体衬底的背侧上的掩模的顶视图。
图10示意性地示出了根据一些实施例的可以包括如本文所述的IC器件的示例性系统。
具体实施方式
本公开的实施例描述了用于集成电路(IC)的器件的背侧隔离的技术以及相关联的配置。IC可以包括在半导体衬底上形成的多个器件(例如晶体管)。半导体衬底可以包括衬底区，其上形成一个或多个器件。沟槽可以设置在半导体衬底上的器件之间。半导体衬底的在衬底区之间的部分可以被去除以暴露对应的沟槽并形成隔离区。绝缘材料可以形成在隔离区中。隔离区可以阻止或减少不同的衬底区的器件之间的泄漏电流，从而改进操作和/或降低IC的功率消耗。
在以下具体实施方式中，参考形成了本说明书的一部分的附图，在整个附图中，类似的附图标记标示类似的部分，并且其中，通过说明性实施例的方式示出，在说明性实施例中可以实践本公开的主题。要理解的是，可以利用其它实施例，并且可以在不脱离本公开的范围的情况下作出结构或逻辑变化。因此，不应以限制性意义考虑以下具体实施方式，并且实施例的范围由所附权利要求及其等同物限定。
出于本公开的目的，短语“A和/或B”表示(A)、(B)、或(A和B)。出于本公开的目的，短语“A、B、和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)、或者(A、B、和C)。
本说明书可以使用基于视角的描述，例如顶部/底部、侧、之上/之下等等。这样的描述仅用于便于讨论并且不旨在在将本文所述的实施例的应用限制为任何特定的取向。
本说明书可以使用短语“在一实施例中”或“在实施例中”，这些短语均可以指的是相同或不同实施例中的一个或多个实施例。此外，如针对本公开的实施例所使用的术语“包括”、“包含”、“具有”等是同义的。
在本文中可以使用术语“与……耦合”连同其派生词。“耦合”可以意指以下中的一个或多个。“耦合”可以意指两个或更多个元件直接物理或电接触。然而，“耦合”也可以意指两个或更多个元件相互间接接触，但是仍然相互协作或交互作用，并且可以意指一个或多个其它元件耦合或连接在被认为相互耦合的元件之间。术语“直接耦合”可以意指两个或更多个元件直接接触。
在各个实施例中，短语“第一特征形成、沉积或以其它方式设置在第二特征上”可以意指第一特征形成、沉积或设置在第二特征之上，并且第一特征的至少一部分可以与第二特征的至少一部分直接接触(例如直接物理和/或电接触)或者间接接触(例如在第一特征和第二特征之间具有一个或多个其它特征)。
如本文所使用的，术语“电路”可以指代以下项、以下项的部分、或包括以下项：专用集成电路(ASIC)、电子电路、片上系统(SoC)、处理器(共享的、专用的、或组)、和/或执行一个或多个软件或固件程序的存储器(共享的、专用的、或组)、组合逻辑电路、和/或提供所述功能的其它适合的部件。
图1示意性地示出了根据一些实施例的采用晶圆形式10中和采用分割形式100的示例性管芯102的顶视图。在一些实施例中，管芯102可以是由半导体材料(例如硅或其它适合的材料)组成的晶圆11的多个管芯(例如管芯102、103a、103b)的其中之一。多个管芯可以形成在晶圆11的表面上。每个管芯可以是包括如本文所述的一个或多个IC(例如IC 400和/或使用方法300形成的IC)的半导体产品的重复单元。例如，管芯102可以包括具有晶体管结构104的电路，晶体管结构104是例如一个或多个沟道主体(例如鳍状物结构、纳米线、平面主体等)，其提供一个或多个晶体管器件或源极/漏极区的移动载流子的沟道路径。晶体管电极组件(例如端子接触部)可以形成在一个或多个晶体管结构104上并与一个或多个晶体管结构104耦合以将电能发送到晶体管结构104或从晶体管结构104发送电能。例如，端子接触部可以与沟道主体电气地耦合以提供用于输送阈值电压和/或源极/漏极电流的栅极电极，以提供移动载流子以用于晶体管器件的操作。尽管为了简单起见以横贯图1中的管芯102的相当大一部分的行描绘了晶体管结构104，但应理解，在其它实施例中，可以在管芯102上的各种其它适合的布置中的任何布置(包括例如具有比所描绘的小得多的尺寸的竖直和水平特征)中配置晶体管结构104。
在体现在管芯中的半导体产品的制造过程完成之后，晶圆11可以经历分割过程，其中每个管芯(例如管芯102)彼此分离以提供半导体产品的分立“芯片”。晶圆11可以是各种尺寸中的任一种。在一些实施例中，晶圆11具有范围从大约25.4mm到大约450mm的直径。在其它实施例中，晶圆11可以包括其它尺寸和/或其它形状。根据各种实施例，晶体管结构104可以设置在采用晶圆形式10或分割形式100的半导体衬底上。本文所述的半导体结构104可以并入在用于逻辑单元或存储器或其组合的管芯102中。在一些实施例中，晶体管结构104可以是片上系统(SoC)组件的部分。
图2示意性地示出了根据一些实施例的IC组件200的截面侧视图。在一些实施例中，IC组件200可以包括与封装衬底121电气和/或物理地耦合的一个或多个管芯(在下文中的“管芯102”)。在一些实施例中，封装衬底121可以与电路板122电气地耦合，如可看到的。在一些实施例中，根据各种实施例，IC组件200可以包括管芯102、封装衬底121和/或电路板122中的一个或多个。根据各种实施例，IC结构的本文所述的实施例可以在任何适合的IC器件中实施。
管芯102可以代表使用半导体制造技术(例如结合形成CMOS器件而使用的薄膜沉积、光刻、蚀刻等)由半导体材料(例如硅)制成的分立产品。在一些实施例中，管芯102可以是以下项、包括以下项或是以下项的部分：处理器、存储器、SoC或ASIC。在一些实施例中，电绝缘材料(例如模制化合物或底部填充材料(未示出))可以密封管芯102的至少一部分和/或管芯级互连结构106。
根据各种适合的配置，管芯102可以附接到封装衬底121，包括例如以倒装芯片配置的方式与封装衬底121直接耦合，如所描绘的。在倒装芯片配置中，使用管芯级互连结构106例如凸起、柱状物或也可以电气地将管芯102与封装衬底121耦合的其它适合的结构来将包括电路的管芯102的有源侧S1附接到封装衬底121的表面。管芯102的有源侧S1可以包括有源器件，例如晶体管器件。有源侧S2可以被设置为与有源侧S1相对，如可以看到的。
管芯102通常可以包括半导体衬底102a、一个或多个器件层(在下文中的“器件层102b”)和一个或多个互连层(在下文中的“互连层102c”)。在一些实施例中，半导体衬底102a可以实质上由体半导体材料(例如硅)组成。根据各种实施例，半导体衬底102a可以包括具有设置在衬底区之间的隔离区的多个衬底区。在一些实施例中，隔离材料可以设置在隔离区中。
器件层102b可以代表有源器件(例如晶体管器件)形成在半导体衬底上的区域。器件层102b可以包括例如晶体管结构，例如晶体管器件的沟道主体和/或源极/漏极区。互连层102c可以包括被配置为将电信号发送到器件层102b中的有源器件或从器件层102b中的有源器件发送电信号的互连结构。例如，互连层102c可以包括水平线(例如沟槽)和/或竖直插槽(例如过孔)或其它适合的特征以提供电气布线和/或接触部。在各种实施例中，互连层102c中的一个或多个层可以包括如下面进一步描述的替换ILD。
在一些实施例中，管芯级互连结构106可以与互连层102c电气地耦合，并被配置为在管芯102和其它电气器件之间发送电信号。电信号可以包括例如结合管芯102的操作来使用的输入/输出(I/O)信号和/或功率/接地信号。
在一些实施例中，封装管芯121是基于环氧树脂的叠层衬底，其具有核心和/或堆积层，例如Ajinomoto堆积膜(ABF)衬底。在其它实施例中，封装衬底121可以包括其它适合类型的衬底，包括例如由玻璃、陶瓷或半导体材料形成的衬底。
封装衬底121可以包括被配置为将电信号发送到管芯102或从管芯102发送电信号的电气布线特征。电气布线特征可以包括例如设置在封装衬底121的一个或多个表面上的焊盘或迹线(未示出)，和/或诸如沟槽、过孔或其它互连结构之类的内部布线特征(未示出)，以穿过封装衬底121发送电信号。例如在一些实施例中，封装衬底121可以包括被配置为接收管芯102的相应管芯级互连结构106的电气布线特征，例如焊盘(未示出)。
电路板122可以是由电绝缘材料(例如环氧树脂叠层)组成的印刷电路板(PCB)。例如，电路板122可以包括由以下材料组成的电绝缘层：例如聚四氟乙烯、酚醛绵纸材料(例如阻燃剂4(FR-4)、FR-1、绵纸)和环氧树脂材料(例如CEM-1或CEM-3)或使用环氧树脂预浸渍材料而层压在一起的玻璃纤维材料。互连结构(未示出)(例如迹线、沟槽或过孔)可以穿过电绝缘层而形成以穿过电路板122发送管芯102的电信号。在其它实施例中，电路板122可以由其它适合的材料组成。在一些实施例中，电路板122是母板(例如图10的母板1002)。
封装级互连(例如焊球112)可以耦合到封装衬底121上和/或电路板122上的一个或多个焊盘(在下文中的“焊盘110”)以形成对应的焊接接头，对应的焊接接头被配置为在封装衬底121和电路板122之间进一步发送电信号。焊盘110可以由任何适合的导电材料(例如金属)组成，金属包括例如镍(Ni)、钯(Pd)、金(Au)、银(Ag)、铜(Cu)及其组合。在其它实施例中，可以使用用于将封装衬底121与电路板122物理和/或电气地耦合的其它适合的技术。
在其它实施例中，IC组件200可以包括各种各样的其它适合的配置，包括例如倒装芯片和/或引线接合配置、中介层、包括系统级封装(SiP)和/或堆叠式封装(PoP)配置的多芯片封装配置的适当组合。在一些实施例中，可以使用用于在管芯102和IC组件200的其它部件之间发送电信号的其它适合的技术。
图3是示出根据各种实施例的可以被执行用于将IC的半导体衬底的不同衬底区彼此电气地隔离的背侧隔离过程300(在下文中的“过程300”)的流程图。在一些实施例中，可以在半导体晶圆上执行过程300的一些或全部，半导体晶圆包括设置在其上的多个IC。
图4A、4B、5A、5B、7A、7B、8A、8B、9A和9B示意性地示出了根据各种实施例的在过程300的各个阶段的IC 400的截面侧视图。因此，下面将参考图4A、4B、5A、5B、7A、7B、8A、8B、9A和9B描述过程300。图4A、5A、7A、8A和9A示出了在第一平面中的IC 400的截面侧视图，并且图4B、5B、7B、8B和9B示出了在正交于第一平面的第二平面中的IC 400的截面侧视图。
在方框302，过程300可以包括在半导体衬底的第一半导体区上形成第一晶体管并在半导体衬底的第二半导体区上形成第二晶体管。在一些实施例中，第一晶体管和第二晶体管可以是包括在相应的半导体区上形成的半导体鳍状物的鳍状物场效应晶体管(finFET)。替代地，第一晶体管和第二晶体管可以是平面晶体管。第一晶体管和第二晶体管可以形成在相应的半导体区的第一侧(例如前侧)上。
在一些实施例中，第一晶体管可以是在第一衬底区上的唯一晶体管。替代地，一个或多个额外的晶体管可以形成在第一衬底区上。也就是说，过程300可以用于将单独的器件(例如晶体管)彼此隔离，和/或将器件的组与器件的其它组隔离。
在方框304，过程300可以包括在第一晶体管和第二晶体管之间形成沟槽。如果第一晶体管和第二晶体管是finFET，则沟槽可以设置在第一晶体管和第二晶体管的鳍状物之间。沟槽可以包括绝缘材料，例如氧化物、氮化物和/或另一适合的材料。
图4A和4B示出了根据各种实施例的IC 400。IC 400包括形成在半导体衬底404的不同衬底区上的多个晶体管402。单独的晶体管402包括从衬底404延伸的鳍状物406。鳍状物406可以由半导体材料(例如衬底404的半导体材料)形成。单独的晶体管402还可以包括耦合到相应鳍状物406的栅极端子408。栅极端子408可以由导体(例如金属)形成。
IC 400还可以包括设置在晶体管402之间的沟槽410。在一些实施例中，沟槽410可以设置在鳍状物406的下部分之间，并且栅极端子408可以设置在沟槽410上。沟槽410可以由绝缘材料(例如氧化物、氮化物和/或另一适合的材料)形成。例如，沟槽410的适合的绝缘材料可以包括但不限于：氧化硅(SiO2)、氮氧化硅(SiOxNy)、氮化硅(SixNy)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化铝铪(HfAlxOy)、氧化硅铪(HfSixOy)、氧化锆(ZrO2)、氧化硅锆(ZrSixOy)、氧化镧(La2O3)、氧化钇(Y2O3)、氧化镧铝(LaAlxOy)、氧化钽(Ta2O5)、氧化钛(TiO2)、氧化钡锶钛(BaSrTixOy)、氧化钡钛(BaTixOy)、氧化锶钛(SrTixOy)、氧化铅钪钽(PbScxTayOz)或铌酸铅锌(PbZnxNbyOz)、掺碳氧化物(CDO)、氮化硅(SiN)或其组合，其中x、y和z代表适合量的相应元素。
尽管关于finFET描述了本文所述的背侧隔离技术，根据各种实施例，背侧隔离技术可以应用于包括其它类型的晶体管的IC。例如，在一些实施例中，IC可以包括平面晶体管。这样的IC可以包括分离半导体区的浅沟槽隔离(STI)区。可以通过蚀刻到衬底内以形成凹部并用隔离氧化物填充凹部来在半导体衬底中形成STI。半导体区可以是掺杂半导体阱，例如n型掺杂阱(例如以形成p型晶体管)或p型掺杂阱(例如以形成n型晶体管)。可以去除STI区下方的半导体衬底，如本文所述的。
再次参考图3，在方框306，过程300可以包括减薄半导体衬底(例如去除半导体衬底的一部分以减小半导体衬底的厚度)。可以使用一种或多种技术(例如金属研磨、蚀刻(例如湿法蚀刻)和/或化学机械平面化(CMP))来减薄半导体衬底。在一些实施例中，在减薄之后，半导体衬底可以具有10纳米到200纳米的厚度。
在一些实施例中，在方框306减薄半导体衬底之前，IC的晶圆可以翻转且晶圆的顶侧(例如IC的顶侧)可以接合到载体晶圆。可以以顶侧面向上的方式在半导体衬底上执行IC的顶侧处理(例如在方框302形成第一晶体管和第二晶体管和/或在方框304形成沟槽)，并且IC的晶圆可以然后翻转并以顶侧面向下的方式与载体晶圆接合。
载体晶圆可以是任何适合的材料，例如硅、砷化镓(GaA)、玻璃和/或另一材料。载体晶圆可以通过任何适合的机制(例如氧化物融合接合、金属接合或粘合剂接合)来接合到IC的晶圆的顶侧。此外，载体晶圆可以暂时地或永久地接合到IC。所谓暂时地接合指的是载体晶圆在过程300被执行之后被去除。所谓永久地接合指的是载体晶圆保持接合到以IC的最终形式的IC(例如当IC并入到IC封装(例如IC封装200)中时)。在一些实施例中，载体晶圆可以包括在IC器件410和一个或多个其它器件之间发送电信号的布线特征。
图5A和5B示出了在IC 400翻转并接合到载体晶圆(未示出)且半导体衬底404减薄之后的IC 400。应注意，在图4A-B和5A-B中没有按比例绘制衬底404的厚度。衬底404的厚度可以通过减薄过程减小得比由图4A-B和5A-B所示的明显更多。
在方框308，过程300可以包括去除半导体衬底的在第一衬底区和第二衬底区之间的一部分以暴露沟槽并在第一衬底区和第二衬底区之间形成隔离区。例如，可以将一种或多种材料(例如抗蚀剂材料)沉积在第一衬底区和第二衬底区的背侧上，并可以接着通过蚀刻过程来去除半导体衬底的在第一衬底区和第二衬底区之间的部分。除了抗蚀剂材料以外或代替抗蚀剂材料，沉积在第一衬底区和第二衬底区的背侧上的一种或多种材料可以包括一个或多个抗反射层、蚀刻停止层和/或硬掩模层。在一些实施例中，对于蚀刻过程，沟槽可以充当蚀刻停止层。抗蚀剂材料可以抵抗蚀刻过程，从而防止抗蚀剂材料之下的衬底区被去除。例如，蚀刻过程可以包括将蚀刻剂施加到IC的背侧，其中与抗蚀剂材料和沟槽材料相比较，蚀刻剂对衬底材料是选择性的。因此，蚀刻过程可以去除第一衬底区和第二衬底区之间的衬底材料以暴露沟槽并形成隔离区。
在各种实施例中，可以使用掩模在第一衬底区和第二衬底区的背侧上图案化抗蚀剂材料。例如，图6示出了可以用于将抗蚀剂材料图案化到IC400的半导体衬底404的半导体部分上的掩模600的顶视图。掩模600包括掩模区602，其对应于半导体衬底404的在其上形成抗蚀剂材料的半导体部分。
图7A和7B示出了具有在衬底404的半导体区的背侧上形成的抗蚀剂材料412的IC400。图8A和8B示出了具有半导体衬底的被去除以形成隔离区416的位于衬底区414之间的部分的IC 400。隔离区416可以从沟槽410延伸到衬底区414的第二侧(例如背侧)。
再次参考图3，在方框310，过程300可以包括在隔离区中(例如在沟槽上并与沟槽接触)形成隔离材料。隔离材料可以是绝缘材料，例如氧化物、氮化物和/或另一适合的材料。例如，隔离材料的适合的绝缘材料可以包括但不限于：氧化硅(SiO2)、氮氧化硅(SiOxNy)、氮化硅(SixNy)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化铝铪(HfAlxOy)、氧化硅铪(HfSixOy)、氧化锆(ZrO2)、氧化硅锆(ZrSixOy)、氧化镧(La2O3)、氧化钇(Y2O3)、氧化镧铝(LaAlxOy)、氧化钽(Ta2O5)、氧化钛(TiO2)、氧化钡锶钛(BaSrTixOy)、氧化钡钛(BaTixOy)、氧化锶钛(SrTixOy)、氧化铅钪钽(PbScxTayOz)或铌酸铅锌(PbZnxNbyOz)、掺碳氧化物(CDO)、氮化硅(SiN)或其组合，其中x、y和z代表适合量的相应元素。隔离材料可以具有与沟槽相同的材料或不同的材料。
图9A和9B示出了具有沉积在隔离区416中并与沟槽410接触的隔离材料418。隔离材料418和/或隔离区416可以防止或减小穿过半导体衬底404的在晶体管402a-f之间的泄漏电流。减小的泄漏可以提高性能和/或为IC 400提供较低的功率消耗。
在其它实施例中，隔离材料可以不沉积在隔离区416中。因此，隔离区416可以填充有空气。空气可以充当绝缘体以防止或减小半导体区之间的电流。帽盖层可以形成在衬底区414上以将空气截留在隔离区416中。
在一些实施例中，在形成隔离区之后，另外的结构可以形成在IC 400的背侧上。例如，在一些实施例中，在隔离区形成之后，一个或多个互连层可以形成在IC的背侧上。
在一些实施例(例如载体晶圆是临时晶圆)的实施例中，在隔离区形成之后，IC400的背侧可以接合到永久晶圆。永久晶圆可以是任何适合的材料，并且可以或可以不是半导体。例如，永久晶圆可以是硅、玻璃和/或另一适合的材料。
各种操作以最有助于理解所要求保护的主题的方式依次被描述为多个分立的操作。然而，描述的顺序不应被解释为暗示这些操作必须是顺序相关的。可以使用任何适合的硬件和/或软件将本公开的实施例实施到系统中以按照需要进行配置。
图10示意性地示出了根据一些实施例的可以包括如本文所述的IC(例如IC 400)的示例性系统(例如计算设备1000)。计算设备1000的部件可以容纳在机壳(例如壳体1008)中。母板1002可以包括多个部件，包括但不限于处理器1004和至少一个通信芯片1006。处理器1004可以物理地和电气地耦合到母板1002。在一些实施方式中，至少一个通信芯片1006也可以物理地和电气地耦合到母板1002。在另外的实施方式中，通信芯片1006是处理器1004的部分。
根据其应用，计算设备1000可以包括可以或可以不物理地和电气地耦合到母板1002的其它部件。这些其它部件可以包括但不限于易失性存储器(例如DRAM)、非易失性存储器(例如ROM)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、相机和大容量存储设备(例如硬盘驱动器、光盘(CD)、数字多功能盘(DVD)等)。
通信芯片1006可以实现无线通信，以用于将数据传输到计算设备1000和从计算设备1000传输数据。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射来经由非固体介质传递数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示相关联的设备不包含任何电线，虽然在一些实施例中它们可以不包含电线。通信芯片1006可以实施多种无线标准或协议中的任一种，包括但不限于电气与电子工程师协会(IEEE)标准，包括Wi-Fi(IEEE 802.11系列)、IEEE 802.16标准(例如IEEE 802.16-2005修正)、长期演进(LTE)计划连同任何修正、更新和/或修订(例如高级LTE计划、超移动宽带(UMB)计划(也被称为“3GPP2”)等)。可兼容IEEE 802.16的宽带宽区域(BWA)网络通常被称为WiMAX网络——代表全球微波接入互操作性的首字母缩写词，其为通过IEEE802.16标准的一致性和互操作性的产品的认证标志。通信芯片1006可以根据全球移动通信系统(GSM)、通用分组无线业务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进HSPA(E-HSPA)或LTE网络来进行操作。通信芯片1006可以根据增强型数据GSM演进(EDGE)、GSM EDGE无线接入网络(GERAN)、通用陆地无线接入网络(UTRAN)或演进UTRAN(E-UTRAN)来进行操作。通信芯片1006可以根据码分多址接入(CDMA)、时分多址接入(TDMA)、数字增强型无绳电信(DECT)、演进数据优化(EV-DO)、其派生物以及被指定为3G、4G、5G和更高代的任何其它无线协议来进行操作。在其它实施例中，通信芯片1006可以根据其它无线协议来进行操作。
计算设备1000可以包括多个通信芯片1006。例如，第一通信芯片1006可以专用于较短距离无线通信(例如Wi-Fi和蓝牙)，并且第二通信芯片1006可以专用于较长距离无线通信(例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等)。
计算设备1000的处理器1004可以包括具有如本文所述的IC(例如IC 400和/或使用过程300制成的IC)的管芯(例如图1和图2的管芯102)。例如，图2的管芯102可以安装在封装组件(例如封装组件200)中，封装组件安装在电路板(例如目板1002上。术语“处理器”可以指处理例如来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的部分。
通信芯片1006也可以包括具有如本文所述的IC(例如IC 400和/或使用过程300制成的IC)的管芯(例如管芯102)。在另外的实施方式中，在计算设备1000内容纳的另一部件(例如存储器器件或其它集成电路器件)可以包含具有如本文所述的IC(例如IC 400和/或使用过程300制成的IC)的管芯(例如管芯102)。
在各种实施方式中，计算设备1000可以是移动计算设备、膝上型计算机、上网本计算机、笔记本计算机、超级本计算机、智能电话、平板计算机、个人数字助理(PDA)、超移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器或数字视频记录器。在另外的实施方式中，计算设备1000可以是处理数据的任何其它电子设备。
下面提供了各种实施例的一些非限制性示例。
示例1是集成电路，其包括：由半导体形成并具有第一侧和第二侧的多个衬底区；在相应的衬底区的第一侧上形成的一个或多个电路器件；设置在不同衬底区的电路器件之间的沟槽；以及设置在多个衬底区之间并从沟槽延伸到多个衬底区的第二侧的隔离区。
示例2是示例1的集成电路，其中隔离区包括绝缘隔离材料。
示例3是示例1或示例2的集成电路，其中多个电路器件包括多个晶体管。
示例4是示例3的集成电路，其中多个晶体管包括多个鳍状物场效应晶体管(finFET)，其具有从相应的衬底区向上延伸的半导体鳍状物。
示例5是示例3的集成电路，其中多个晶体管包括多个平面晶体管。
示例6是示例3的集成电路，其中多个晶体管形成在多个衬底区的单独衬底区上。
示例7是示例3的集成电路，其中多个衬底区的一个或多个衬底区包括在其上形成的仅仅一个晶体管。
示例8是示例1的集成电路，其中隔离区形成在多个衬底区之间的气袋。
示例9是用于产生集成电路的方法，其包括：在半导体衬底的第一衬底区上形成第一晶体管；在半导体衬底的第二衬底区上形成第二晶体管；在第一和第二晶体管之间形成沟槽；以及去除半导体衬底的在第一和第二衬底区之间的一部分以暴露沟槽并形成第一和第二衬底区之间的隔离区。
示例10是示例9的方法，还包括形成在隔离区中的与沟槽接触的绝缘隔离材料。
示例11是示例9的方法，还包括在第一衬底区上形成多个晶体管，包括第一晶体管。
示例12是示例9的方法，还包括在去除半导体衬底的部分之前减薄半导体衬底。
示例13是示例9到12中的任一项的方法，其中形成第一晶体管包括：在第一衬底区上形成半导体鳍状物；以及在半导体鳍状物上形成栅极。
示例14是计算设备，其包括：电路板；以及与电路板耦合的管芯。管芯包括：在半导体衬底的第一衬底区上形成的第一晶体管；在半导体衬底的第二衬底区上形成的第二晶体管；设置在第一和第二晶体管之间的沟槽；以及设置在第一和第二衬底区之间并与沟槽接触的隔离材料，其中隔离材料完全将第一和第二衬底区分隔开。
示例15是示例14的计算设备，其中隔离材料是绝缘体。
示例16是示例14的计算设备，其中沟槽与第一和第二晶体管接触。
示例17是示例14的计算设备，其中第一晶体管包括：从第一衬底区向上延伸的半导体鳍状物；以及耦合到半导体鳍状物的栅极端子。
示例18是示例14的计算设备，其中第一和第二晶体管是平面晶体管。
示例19是示例14的计算设备，其中在第一衬底区上形成多个晶体管，包括第一晶体管。
示例20是示例14的计算设备，其中第一晶体管是在第一衬底区上形成的唯一晶体管。
示例21是示例14到20中的任一项的计算设备，其中管芯是处理器；以及计算设备是移动计算设备，包括天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、罗盘、Geiger计数器、加速度计、陀螺仪、扬声器和相机中的一个或多个。
各种实施例可以包括上面所述的实施例(包括以上面的连接词形式(和)(例如“和”可以是“和/或”)所述的实施例的可选(或)实施例)的任何适当组合。此外，一些实施例可以包括一个或多个制品(例如非临时计算机可读介质)，其具有存储在其上的指令，指令当被执行时导致上面所述的实施例中的任一个的动作。而且，一些实施例可以包括具有用于实现上面所述的实施例的各种操作的任何适当模块的装置或系统。
所示实现的上面的描述(包括在摘要中所述的内容)并没有被规定为无遗漏的或将本发明限制到所公开的精确形式。虽然在本文为了例证性目的描述了本发明的特定实施方式和示例，各种等效修改在范围内是可能的，如相关领域中的技术人员将认识到的。
可以按照上面的详细描述对本公开的实施例进行这些修改。在下面的权利要求中使用的术语不应被解释为将本公开的各种实施例限制到在说明书和权利要求中公开的特定实现。更确切地，本发明的范围应完全由下面的权利要求确定，权利要求应根据权利要求解释的已确立的法律原则来被解释。

Claims (21)

1.一种集成电路，包括：
多个衬底区，其由半导体形成并且具有第一侧和第二侧；
一个或多个电路器件，其形成在相应的衬底区的第一侧上；
沟槽，其设置在不同衬底区的电路器件之间；以及
隔离区，其设置在所述多个衬底区之间并且从所述沟槽延伸到所述多个衬底区的所述第二侧。
2.根据权利要求1所述的集成电路，其中，所述隔离区包括与所述沟槽接触的绝缘隔离材料。
3.根据权利要求1或权利要求2所述的集成电路，其中，所述多个电路器件包括多个晶体管。
4.根据权利要求3所述的集成电路，其中，所述多个晶体管包括多个鳍状物场效应晶体管(finFET)，所述多个鳍状物场效应晶体管(finFET)具有从所述相应的衬底区向上延伸的半导体鳍状物。
5.根据权利要求3所述的集成电路，其中，所述多个晶体管包括多个平面晶体管。
6.根据权利要求3所述的集成电路，其中，多个晶体管形成在所述多个衬底区的单独衬底区上。
7.根据权利要求3所述的集成电路，其中，所述多个衬底区的一个或多个衬底区包括在其上形成的仅仅一个晶体管。
8.根据权利要求1所述的集成电路，其中，所述隔离区形成所述多个衬底区之间的气袋。
9.一种用于产生集成电路的方法，包括：
在半导体衬底的第一衬底区上形成第一晶体管；
在所述半导体衬底的第二衬底区上形成第二晶体管；
在所述第一晶体管和所述第二晶体管之间形成沟槽；以及
去除所述半导体衬底的在所述第一衬底区和所述第二衬底区之间的部分以暴露所述沟槽并且在所述第一衬底区和所述第二衬底区之间形成隔离区。
10.根据权利要求9所述的方法，还包括形成在所述隔离区中的与所述沟槽接触的绝缘隔离材料。
11.根据权利要求9所述的方法，还包括在所述第一衬底区上形成多个晶体管，所述多个晶体管包括所述第一晶体管。
12.根据权利要求9所述的方法，还包括在去除所述半导体衬底的所述部分之前减薄所述半导体衬底。
13.根据权利要求9到12中的任一项所述的方法，其中，形成所述第一晶体管包括：
在所述第一衬底区上形成半导体鳍状物；以及
在所述半导体鳍状物上形成栅极。
14.一种计算设备，包括：
电路板；以及
管芯，其与所述电路板耦合，所述管芯包括：
第一晶体管，其形成在半导体衬底的第一衬底区上；
第二晶体管，其形成在所述半导体衬底的第二衬底区上；
沟槽，其设置在所述第一晶体管和所述第二晶体管之间；以及
隔离材料，其设置在所述第一衬底和所述第二衬底区之间并且与所述沟槽接触，其中，所述隔离材料将所述第一衬底区和第二衬底区完全分隔开。
15.根据权利要求14所述的计算设备，其中，所述隔离材料是绝缘体。
16.根据权利要求14所述的计算设备，其中，所述沟槽与所述第一晶体管和所述第二晶体管接触。
17.根据权利要求14所述的计算设备，其中，所述第一晶体管包括：
半导体鳍状物，其从所述第一衬底区向上延伸；以及
栅极端子，其耦合到所述半导体鳍状物。
18.根据权利要求14所述的计算设备，其中，所述第一晶体管和所述第二晶体管是平面晶体管。
19.根据权利要求14所述的计算设备，其中，在所述第一衬底区上形成多个晶体管，所述多个晶体管包括所述第一晶体管。
20.根据权利要求14所述的计算设备，其中，所述第一晶体管是形成在所述第一衬底区上的唯一晶体管。
21.根据权利要求14到20中的任一项所述的计算设备，其中：
所述管芯是处理器；以及
所述计算设备是移动计算设备，所述移动计算设备包括天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、罗盘、Geiger计数器、加速度计、陀螺仪、扬声器和相机中的一个或多个。
CN201580084665.8A 2015-12-17 2015-12-17 集成电路的背侧隔离 Pending CN108292670A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/066501 WO2017105471A1 (en) 2015-12-17 2015-12-17 Backside isolation for integrated circuit

Publications (1)

Publication Number Publication Date
CN108292670A true CN108292670A (zh) 2018-07-17

Family

ID=59057358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580084665.8A Pending CN108292670A (zh) 2015-12-17 2015-12-17 集成电路的背侧隔离

Country Status (5)

Country Link
US (1) US10573715B2 (zh)
EP (1) EP3391416A4 (zh)
CN (1) CN108292670A (zh)
TW (1) TWI715665B (zh)
WO (1) WO2017105471A1 (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07104240B2 (ja) 1992-03-31 1995-11-13 工業技術院長 磁場方向可変型材料力学特性評価装置
US6037822A (en) * 1997-09-30 2000-03-14 Intel Corporation Method and apparatus for distributing a clock on the silicon backside of an integrated circuit
CN1282246C (zh) 2003-09-01 2006-10-25 上海宏力半导体制造有限公司 可阻断寄生损失电流的高功率射频集成电路及其制造方法
JP4869664B2 (ja) 2005-08-26 2012-02-08 本田技研工業株式会社 半導体装置の製造方法
EP2031653B1 (en) 2007-08-27 2014-03-05 Denso Corporation Manufacturing method for a semiconductor device having multiple element formation regions
US9236476B2 (en) * 2011-12-28 2016-01-12 Intel Corporation Techniques and configuration for stacking transistors of an integrated circuit device
KR102013842B1 (ko) * 2013-02-08 2019-08-26 삼성전자주식회사 반도체 소자의 제조 방법
US8895446B2 (en) * 2013-02-18 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Fin deformation modulation
CN104241279B (zh) 2013-06-18 2017-09-01 中芯国际集成电路制造(上海)有限公司 一种集成电路及其制造方法
EP3422415B1 (en) * 2014-02-28 2023-08-02 LFoundry S.r.l. Semiconductor device comprising a laterally diffused mos transistor

Also Published As

Publication number Publication date
EP3391416A4 (en) 2019-07-10
TW201732940A (zh) 2017-09-16
US10573715B2 (en) 2020-02-25
EP3391416A1 (en) 2018-10-24
WO2017105471A1 (en) 2017-06-22
US20180331183A1 (en) 2018-11-15
TWI715665B (zh) 2021-01-11

Similar Documents

Publication Publication Date Title
US11532584B2 (en) Package substrate with high-density interconnect layer having pillar and via connections for fan out scaling
CN107004633B (zh) 使用交替硬掩模和密闭性蚀刻停止衬垫方案使紧密间距导电层与引导通孔接触的方法和结构
KR102031709B1 (ko) 하드마스크 층들을 이용한 나노 와이어 트랜지스터 제조
CN105723517A (zh) 多阈值电压器件以及相关联的技术和结构
CN106463478B (zh) 用于石墨烯与绝缘体和器件的集成的石墨烯氟化作用
CN110350034A (zh) 用于半导体鳍状物的环绕式接触部结构
US20230360973A1 (en) Techniques and configurations to reduce transistor gate short defects
TWI720007B (zh) 用於具有取代層間介電質（ｉｌｄ）的積體電路結構的方法、設備及系統
CN108292673B (zh) 栅极下方具有子鳍状物电介质区的晶体管
CN106663667B (zh) 用于用多个金属层填充高纵横比的窄结构的技术以及相关联的配置
EP3709343A1 (en) Stacked transistors having device strata with different channel widths
CN113451254A (zh) 集成电路封装支撑部中的磁性结构
TWI567923B (zh) 拓撲的金屬熔絲
CN108292670A (zh) 集成电路的背侧隔离
CN107924831A (zh) 用于显露集成电路器件的背侧和相关配置的技术
US10811354B2 (en) Fuse array for integrated circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180717

RJ01 Rejection of invention patent application after publication