CN106463478B - 用于石墨烯与绝缘体和器件的集成的石墨烯氟化作用 - Google Patents

用于石墨烯与绝缘体和器件的集成的石墨烯氟化作用 Download PDF

Info

Publication number
CN106463478B
CN106463478B CN201480078805.6A CN201480078805A CN106463478B CN 106463478 B CN106463478 B CN 106463478B CN 201480078805 A CN201480078805 A CN 201480078805A CN 106463478 B CN106463478 B CN 106463478B
Authority
CN
China
Prior art keywords
layer
graphene
fluorinated
assembly
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480078805.6A
Other languages
English (en)
Other versions
CN106463478A (zh
Inventor
R·考迪罗
U·阿维奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106463478A publication Critical patent/CN106463478A/zh
Application granted granted Critical
Publication of CN106463478B publication Critical patent/CN106463478B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/044—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66931—BJT-like unipolar transistors, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunneling transistor [RTT], bulk barrier transistor [BBT], planar doped barrier transistor [PDBT], charge injection transistor [CHINT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本公开内容的实施例描述了包括氟化的石墨烯的层的多层石墨烯组件、包含这样的结构的管芯和系统、以及制造的方法。氟化的石墨烯向其它石墨烯层提供了绝缘界面，同时维持非氟化的石墨烯层的期望的特性。所述组件为在集成电路器件中利用石墨烯以及将石墨烯与其它材料界面接合提供新的选项。可以描述和/或要求保护其它实施例。

Description

用于石墨烯与绝缘体和器件的集成的石墨烯氟化作用
技术领域
本公开内容总体上涉及集成电路的领域，并且更具体而言涉及：包括在集成电路器件中使用的氟化的石墨烯的多层石墨烯结构、包含多层石墨烯结构的管芯和系统、以及用于形成这样的结构和器件的方法。
背景技术
石墨烯是高收益材料，因为其呈现出高移动性潜质和自然薄的体几何形状。典型地，然而，在没有显著减少石墨烯的导电性和移动性的情况下难以将石墨烯与在集成电路(IC)器件中使用的绝缘体界面接合。氟化作用已经被示出为显著地增加石墨烯的电阻率并且将其转换为绝缘体，但还无法解决以下问题：在维持石墨烯的有益导电性和移动性特性的同时在石墨烯上放置高质量界面绝缘体。
附图说明
通过结合附图的以下具体实施方式将容易理解实施例。为了便于描述，相同的附图标记标示相同的结构元件。通过示例的方式而非通过限制的方式在附图的图中示出实施例。
图1A-E示意性地示出了根据一些实施例的不同石墨烯组件的截面侧视图。
图2A-B示意性地示出了根据一些实施例的包含其它电介质材料的石墨烯组件的截面侧视图。
图3A-B示意性地示出了根据一些实施例的在沟道或互连结构中使用的石墨烯组件的截面侧视图。
图4A-C示意性地示出了根据一些实施例的用作隧穿屏障的石墨烯和氟化的石墨烯的截面侧视图。
图5示意性地示出了根据一些实施例的集成电路(IC)组件的截面侧视图。
图6示意性地示出了根据一些实施例的制造石墨烯组件的方法的流程图。
图7示意性地示出了根据一些实施例的制造石墨烯组件的方法的流程图。
图8示意性地示出了根据一些实施例的制造包括选择性氟化的区域的石墨烯组件的方法的流程图。
图9示意性地示出了根据一些实施例的可以包括如本文中所述的石墨烯结构的示例性系统。
具体实施方式
本公开内容的实施例包括：包括氟化的石墨烯的多层石墨烯组件、包含这样的组件的管芯和系统、以及用于形成石墨烯组件的方法。具有至少一个氟化的石墨烯层的多层组件的使用允许石墨烯在不降低其导电性或高移动性的情况下与其它材料界面接合并且在IC器件中使用。(多个)氟化的石墨烯层向其它石墨烯层提供了绝缘界面，这维持了它们期望的导电性和移动性性能。公开了多层石墨烯组件的许多实施方式。
在以下描述中，一般使用由本领域中的技术人员利用来将他们的工作的实质传达给本领域中的其他技术人员的术语来描述说明性实施方式的各个方面。然而，对于本领域的技术人员将显而易见的，可以在只有所述方面中的一些方面的情况下实践本公开内容的实施例。出于解释的目的，阐述了具体的数量、材料、和构造以便于提供对说明性实施方式的透彻理解。然而，对于本领域的技术人员将显而易见的，可以在没有具体细节的情况下实践本公开内容的实施例。在其它实例中，省略或简化了公知的特征，以免使说明性实施方式难以理解。
在以下具体实施方式中，参考形成了本说明书的一部分的附图，其中，相同的附图标记标示相同的部分，并且其中，通过说明性实施例的方式示出，在所述说明性实施例中可以实践本公开内容的主题。要理解的是，可以利用其它实施例，并且可以在不脱离本公开内容的范围的情况下作出结构或逻辑变化。因此，不应以限制性意义考虑以下具体实施方式，并且实施例的范围由所附权利要求及其等同物限定。
出于本公开内容的目的，短语“A和/或B”表示(A)、(B)、或(A和B)。出于本公开内容的目的，短语“A、B、和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)、或(A、B和C)。
本说明书可以使用基于视角的描述，例如顶/底、中/外、之上/之下等等。这样的描述仅用于便于讨论并且不旨在将本文中所述的实施例的应用限制为任何特定的取向。
本说明书可以使用短语“在实施例中”或“在一些实施例中”，这些短语均指的是相同或不同实施例中的一个或多个实施例。此外，如针对本公开内容的实施例所使用的术语“包括”、“具有”等是同义的。
在本文中可以使用术语“与……耦合”连同其派生词。“耦合”可以意指以下情况中的一种或多种。“耦合”可以意指两个或更多个元件直接物理或电接触。然而，“耦合”也可以意指两个或更多个元件彼此间接接触，但还仍然彼此协作或交互作用，并且可以意指一个或多个其它元件耦合或连接在被认为彼此耦合的元件之间。术语“直接耦合”可以意指两个或更多个元件直接接触。
在各个实施例中，短语“第一特征形成、沉积、或以其它方式设置在第二特征上”可以意指第一特征形成、沉积、或设置在第二特征之上，并且第一特征的至少一部分可以与第二特征的至少一部分直接接触(例如，直接物理和/或电接触)或间接接触(例如，具有在第一特征与第二特征之间的一个或多个其它特征)。
如本文中所使用的，术语“模块”可以指代以下项、以下项的部分、或包括以下项：专用集成电路(ASIC)、电子电路、片上系统(SoC)、处理器(共享的、专用的、或组)、和/或执行一个或多个软件或固件程序的存储器(共享的、专用的、或组)、组合逻辑电路、和/或提供所述功能的其它适合的部件。
图1A-E示出了根据一些实施例的不同石墨烯组件的截面侧视图。在每个组件中，一层或多层的氟化的石墨烯可以用作基于电荷或自旋的器件(例如，晶体管或非局部自旋阀)的电介质材料或隧穿屏障。另外，每个组件可以包括一层或多层的非氟化的石墨烯，所述非氟化的石墨烯可以用于传导电荷或自旋电流。在所有这些附图中包括小的空隙以使不同的层清楚。在实践中，这些层可以相互接触，并且附图应当被认为是示出一些实例中的截面的轻微分解视图以便于更容易地识别和标记不同的层(具体而言是相同材料的多个层被设置为彼此相邻)。除非另外指出，否则出于这些目的包括了层间的任何间隙，并且层间的任何间隙并不是要代表最终组件中的间隙或空隙。
图1A示出了组件100，组件100可以包括非氟化的石墨烯的层106和氟化的石墨烯的层104，非氟化的石墨烯可以保留其导电特性并且从而可用于传导电荷或自旋电流，氟化的石墨烯是绝缘的并且可以用作场效应栅极的电介质材料。栅极102可以形成在氟化的石墨烯的层104上。栅极电极材料可以由任何适合的导电材料组成，这些导电材料包括例如诸如功函数金属之类的一种或多种金属。氟化的石墨烯的层104可以在不降低非氟化的石墨烯的层106的导电特性的情况下允许形成栅极。以这种方式，可以将石墨烯与材料界面接合，并且将石墨烯并入到器件中，同时通过使用一个或多个氟化的石墨烯层作为界面来维持非氟化的石墨烯层的期望的导电性。此外，氟化的石墨烯层可以提供原子级薄的并且规避在石墨烯上沉积无针孔高质量电介质时遇到的典型问题的无针孔电介质材料和/或界面。
图1B示出了另一种组件110。组件110可以包括非氟化的石墨烯层119。非氟化的石墨烯层119可以保留其导电特性并且从而可用于传导电荷或自旋电流。组件110还可以包括氟化的石墨烯的多个层114、116、118。层114、116、118可以各自地沉积和氟化或单独地氟化并且随后被耦合，如以下针对图6-8而详细讨论的。组件110还可以包括栅极112。栅极112可以类似于以上所讨论的栅极102。
图1C示出了组件120。组件120可以包括三个非氟化的层129、128、126。非氟化的石墨烯层129、128、126可以保留它们的导电特性并且从而可用于传导电荷或自旋电流。与先前的实施例相比，附加的非氟化的石墨烯层的出现可以增加组件的电荷或自旋承载能力。组件120还可以包括氟化的石墨烯124的层。组件120还可以包括栅极122。栅极122可以类似于以上所讨论的栅极102。
图1D示出了组件130。组件130还可以包括两个非氟化的层139、138。非氟化的石墨烯层139、138可以保留它们的导电特性并且从而可用于传导电荷或自旋电流。与一些先前的实施例相比，附加的非氟化的石墨烯层的出现可以增加组件的电荷承载能力。组件130还可以包括氟化的石墨烯的两个层136、134。组件130还可以包括栅极132。栅极132可以类似于以上所讨论的栅极102。尽管示出了两个非氟化的石墨烯层139、138，但还可以包括附加的非氟化的石墨烯层。
图1E示出了组件140。组件140可以包括非氟化的石墨烯层149。非氟化的石墨烯层149可以保留其导电特性并且从而可用于传导电荷或自旋电流。组件140还可以包括氟化的石墨烯的三个层148、146、144。组件140还可以包括栅极。与以上所讨论的栅极不同，栅极可以由非氟化的石墨烯的一个或多个层形成。在这个实例中，示出了三个层152、154、156，但可以利用更少或更多的层。以这种方式，可以由石墨烯形成垂直隧穿的场效应晶体管(FET)，借此可以通过调节载流子密度来调制隧穿电流或通过以与另一个栅极(未示出)静电的方式或以化学的方式调节载流子浓度来调制非氟化的石墨烯层149或石墨烯栅极(在该实例中包括层152、154、156)中的任一者或两者。尽管以特定的布置示出，但由一个或多个石墨烯层形成的栅极可以并入到任何数量的组件中，包括但不限于组件100、110、120、130。此外，其它组件构造是可能的，包括与特定示出和讨论的那些组件相比具有更多或更少石墨烯(氟化和非氟化两者)的组件。非氟化的石墨烯层149可以在管芯制造过程期间形成在管芯的衬底或另一层上或耦合到管芯的衬底或另一层。
图2A-B示出了根据一些实施例的包含其它电介质材料的石墨烯组件的截面侧视图。在这些实施例中，可以利用氟化的石墨烯层来将非氟化的石墨烯层与其它电介质材料界面接合，同时维持非氟化的石墨烯层的期望的导电特性。
图2A示出了组件200。组件200可以包括非氟化的石墨烯层208。如上所讨论的，非氟化的石墨烯层208可以用于承载电荷或自旋电流。尽管被示出为单个非氟化的石墨烯层208，但在一些实施例中可以包括附加的非氟化的石墨烯层，例如以增加组件200的电荷或自旋承载能力。组件200还可以包括氟化的石墨烯层206。氟化的石墨烯层206可以起非氟化的石墨烯层208与电介质材料204之间的界面的作用。根据各个实施例，电介质材料204可以是由诸如二氧化硅(SiO2)或高k材料之类的材料形成的栅极电介质。可以在栅极电介质层中使用的高k材料的示例包括但不限于：氧化铪、铪硅氧化物、氧化镧、镧铝氧化物、氧化锆、锆硅氧化物、氧化钽、氧化钛、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、氧化钇、氧化铝、铅钪钽氧化物、以及铌锌酸铅。组件200还可以包含栅极202。栅极202可以类似于栅极102并且由如以上所讨论的栅极电极材料形成。替代地，栅极202可以由先前所讨论的一层或多层的非氟化的石墨烯形成并且在图2B中示出。因此，提供氟化的石墨烯层206可以允许许多其它的电介质材料被利用，同时维持非氟化的石墨烯层208的导电特性。此外，氟化的石墨烯层可以提供原子级薄的并且规避在石墨烯上沉积高质量电介质材料时遇到的典型问题的无针孔界面。
图2B示出了组件220。组件220可以类似于组件200，但在这个实例中被示出有由非氟化的石墨烯的三个层222、224、226形成的栅极。如此，氟化的石墨烯228的附加层可以被包括以用作栅极(具体而言为层226)与电介质材料230之间的界面。类似于组件200，组件220可以包括非氟化的石墨烯层234。如以上所讨论的，非氟化的石墨烯层234可以用于承载电荷或自旋电流。尽管被示出为单个非氟化的石墨烯层234，但在一些实施例中可以包括附加的非氟化的石墨烯层，例如以增加组件220的电荷或自旋承载能力。组件220还可以包括氟化的石墨烯层232。氟化的石墨烯层232可以起非氟化的石墨烯层234与电介质材料230之间的界面的作用。电介质材料230可以类似于以上所讨论的电介质材料204。因此，可以通过包括氟化的石墨烯作为栅极与电介质材料之间的界面来利用由一层或多层的非氟化的石墨烯形成的栅极。尽管示出了具体的布置，但其它的变化可以包括氟化或非氟化的石墨烯的附加层。
图3A-B示出了在沟道或互连结构中使用的石墨烯组件的截面侧视图。图3A示出了组件300。组件300可以包括非氟化的石墨烯层308。在一些实施例中，非氟化的石墨烯层308可以用作沟道或互连件。尽管示出了单个非氟化的石墨烯层308，但可以如先前所讨论地包括非氟化的石墨烯的多个层。组件300还可以包括氟化的石墨烯层306。氟化的石墨烯层306可以设置在非氟化的石墨烯层308上。氟化的石墨烯层306可以提供非氟化的石墨烯层308与电介质材料304之间的界面。在一些实施例中，电介质材料可以包括具有或不具有氟和/或碳掺杂以用于减小介电常数的SiO2。另外，低k互连电介质可以是多孔的，具有不同程度的多孔性以减小介电常数。细孔可以是有序的或无序的并且可以由低k成孔剂或空气组成。在100％多孔性的实例中，低k电介质材料可以由空气组成，在实施方式中常常被称为空气间隙。电介质材料304可以帮助防止相邻的电荷承载部件(例如相邻的互连结构)之间的交叉串扰或电容问题。组件300还可以包括互连件320。互连件320可以由导电材料(例如金属或非氟化的石墨烯)形成以如下详细讨论地按照路线发送电信号。因此，在一些实施例中，氟化的石墨烯层(例如，306)的使用可以允许非氟化的石墨烯在互连结构中被利用并且与其它互连材料界面接合，其它互连材料包括电介质(例如，304)和其它导电互连结构，例如其它金属或其它非氟化的石墨烯互连件(例如，320)。
图3B示出了组件320。组件320示出了可以由氟化的石墨烯和电介质材料的组合分隔开的两个多层非氟化的石墨烯结构。以这种方式，可以使用石墨烯作为互连布置中的初级导体。组件320可以包括多个非氟化的石墨烯层338、336、334。如先前所讨论的，使用多个层可以增加电荷或自旋承载能力。氟化的石墨烯层338、336、334可以用作沟道或互连件。组件320还可以包括氟化的石墨烯层332。氟化的石墨烯层332可以用作非氟化的石墨烯层338、336、334与电介质材料330之间的界面。电介质材料330可以类似于以上针对图3A所讨论的电介质材料304。可以包括第二氟化的石墨烯层328以在电介质材料330与第二氟化的石墨烯层328的另一侧上的非氟化的石墨烯层之间进行界面接合。可以包括附加的非氟化的石墨烯层326、324、322以形成附加的互连结构。因此，在一些实施例中，可以通过电介质材料330将石墨烯互连件彼此分隔开，而氟化的石墨烯的界面层(332、328)位于电介质材料330与互连件的非氟化的石墨烯层之间。因此，可以将各种电介质材料与石墨烯互连件一起使用，同时维持非氟化的石墨烯的期望的导电特性。
图4A-C示出了用作隧穿屏障的石墨烯和氟化的石墨烯的截面侧视图，例如在横向局部或非局部自旋阀器件中。图4A示出了组件400，组件400包括两个栅极电极402、404。栅极电极402、404可以类似于先前所讨论的栅极电极，并且在基于自旋的器件的情况下将可能由铁磁金属或由能够相对于彼此注入更多的一种自旋类型的电子的其它材料组成。组件400还可以包括氟化的石墨烯406的层，而非氟化的石墨烯408、410位于与栅极电极402、404相邻。可以通过在对层406进行氟化之前形成栅极电极402、404来形成这个布置。以这种方式，栅极电极402、404在氟化操作期间可以用作区域408、410的掩模，从而防止区域408和410变成氟化的。组件400还可以包括非氟化的石墨烯层412。非氟化的石墨烯层412可以用作基于电荷的晶体管器件或基于自旋的局部或非局部自旋阀器件的电荷或自旋沟道。
图4B示出了组件420，组件420包括两个栅极电极422、424。栅极电极422、424可以类似于先前所讨论的栅极电极。类似于图4A的组件400，组件420还可以包括氟化的石墨烯426的层，而非氟化的石墨烯428、430的区域位于与栅极电极422、424相邻。这个布置可以被形成为以上参考图4A所讨论的。不同的是，组件400、组件420不包括非氟化的石墨烯层。相反，组件420可以包括导电材料432的层。导电材料432可以包括用于自旋沟道的诸如Si之类的半导体、或用于自旋沟道的诸如Cu之类的金属或用于自旋沟道的诸如MoS2之类的另一种2D材料。导电材料432可以用作基于电荷的晶体管或基于自旋的局部或非局部自旋阀器件的电荷或自旋沟道。因此，在一些实施例中，石墨烯(氟化或非氟化的)可以用作隧穿屏障，即使其它材料被用于形成沟道。
图4C示出了组件440，组件440包括两个栅极电极442、444。栅极电极442、444可以类似于先前所讨论的栅极电极，并且在基于自旋的器件的情况下将可能由铁磁金属或由能够相对于彼此注入更多的一种自旋类型的电子的其它材料组成。组件440还可以包括氟化的石墨烯446的层，其位于与栅极电极442、444相邻。与图4A的组件400不同，在组件440中，对与栅极电极442、444相邻的区域449和450进行氟化。以这种方式，层446的氟化的石墨烯可以形成器件的隧穿屏障。可以通过在对层446进行氟化之后形成栅极电极442、444来形成这个布置。组件440还可以包括非氟化的石墨烯层452。非氟化的石墨烯层452可以用作基于电荷的晶体管器件或基于自旋的局部或非局部阀器件的电荷或自旋沟道。
图5示出了根据一些实施例的集成电路(IC)组件500的截面侧视图。在一些实施例中，IC组件500可以包括与封装衬底521电耦合和/或物理耦合的一个或多个管芯(在下文中为“管芯502”)。在一些实施例中，如可以看出的，封装衬底521可以与电路板522电耦合。
管芯502可以代表使用半导体制造技术(例如，结合形成CMOS器件所使用的薄膜沉积、光刻、蚀刻等)由半导体材料(例如，硅)制成的分立产品。在一些实施例中，管芯502可以是一些实施例中的处理器、存储器、SoC或ASIC；可以包括一些实施例中的处理器、存储器、SoC或ASIC；或可以是一些实施例中的处理器、存储器、SoC或ASIC的部分。在一些实施例中，电绝缘材料(例如，模塑料或底部填充材料)(未示出)可以密封管芯502和/或管芯级互连结构506的至少一部分。
根据各种各样的适合的构造，管芯502可以附接到封装衬底521，例如如所描绘的以倒装芯片的构造与封装衬底521直接耦合。在倒装芯片的构造中，使用管芯级互连结构506(例如，凸块、柱体、或其它适合的结构)将包括电路的管芯502的有源侧S1附接到封装衬底521的表面，管芯级互连结构506还可以将管芯502与封装衬底521电耦合。管芯502的有源侧S1可以包括如本文中所述的多阈值电压晶体管器件。如可以看出的，无源侧S2可以被设置为与有源侧S1相对。
管芯102通常可以包括半导体衬底502a、一个或多个器件层(在下文中为“器件层502b”)、以及一个或多个互连层(在下文中为“互连层502c”)。在一些实施例中，半导体衬底502a大体上可以由体半导体材料(例如，硅)组成。器件层502b可以代表诸如晶体管器件之类的有源器件形成在半导体衬底上的区域。器件层502b可以包括例如诸如石墨烯组件(例如，以上所讨论的100、110、120、130、140、200、220)之类的结构和/或晶体管器件的源极/漏极区域。互连层502c可以包括互连结构，互连结构被配置为在器件层502b中往返于有源器件(其可以是基于电荷或自旋的器件)按照路线发送电信号或自旋信息。例如，互连层502c可以包括沟槽和/或过孔以提供电气布线和/或接触部。在一些实施例中，诸如300、320之类的组件可以被用作互连结构并且被形成为互连层502c的部分。如各个先前的附图中所示的栅极电极结构可以设置在器件层502b的晶体管器件与互连层502c的互连结构之间并且将器件层502b的晶体管器件与互连层502c的互连结构电耦合。
在一些实施例中，管芯级互连结构506可以被配置为在管芯502与其它电器件之间按照路线发送电信号。电信号可以包括例如结合管芯502的操作所使用的输入/输出(I/O)信号和/或电源/接地信号。
在一些实施例中，封装衬底521是基于环氧树脂的层压衬底，其具有核和/或内建层，例如味之素(Ajinomoto)内建膜(ABF)衬底。在其它实施例中，封装衬底521可以包括其它适合的类型的衬底，包括例如由玻璃、陶瓷、或半导体材料形成的衬底。
封装衬底521可以包括被配置为往返于管芯502按照路线发送电信号的电气布线特征。电气布线特征可以包括例如设置在封装衬底521的一个或多个表面上的焊盘或迹线(未示出)和/或内部布线特征(未示出)(例如，沟槽、过孔或其它互连结构)以按照路线发送电信号穿过封装衬底521。例如，在一些实施例中，封装衬底521可以包括诸如焊盘(未示出)的电布线特征，例如被配置为接收管芯502的相应管芯级互连结构506。
电路板522可以是由诸如环氧树脂层压件之类的电绝缘材料组成的印刷电路板(PCB)。例如，电路板522可以包括由例如以下材料组成的电绝缘层：聚四氟乙烯；诸如阻燃剂4(FR-4)、FR-1、棉纸之类的酚醛棉纸材料；以及诸如CEM-1或CEM-3或使用环氧树脂预浸材料层压在一起的玻璃织物材料之类的环氧材料。可以穿过电绝缘层形成诸如迹线、沟槽、或过孔之类的互连结构(未示出)以将管芯502的电信号按照路线发送穿过电路板522。在其它实施例中，电路板522可以由其它适合的材料组成。在一些实施例中，电路板522是母板(例如，图9的母板902)。
诸如焊球512之类的封装级互连件可以耦合到封装衬底521上和/或电路板522上的一个或多个焊盘(在下文中为“焊盘510”)以形成相对应的焊接接头，所述焊接接头被配置为在封装衬底521与电路板522之间进一步按照路线发送电信号。焊盘510可以由诸如金属之类的任何适合的导电材料组成，金属包括例如：镍(Ni)、钯(Pd)、金(Au)、银(Ag)、铜(Cu)、以及其组合。在其它实施例中，可以使用将封装衬底521与电路板522物理耦合和/或电耦合的其它适合的技术。
在其它实施例中，IC组件500可以包括各种各样的其它适合的构造，例如倒装芯片和/或引线键合构造、内插器、包括系统级封装(SiP)的多芯片封装构造和/或层叠封装(PoP)构造的适合的组合。在一些实施例中，可以使用在管芯502与IC组件500的其它部件之间按照路线发送电信号的其它适合的技术。
图6示出了根据一些实施例的制造石墨烯组件的方法600的流程图。方法600可以在602开始，在602中提供包括至少第一层和第二层的多层叠置体，第一层和第二层均包括石墨烯。这可以包括通过化学气相沉积(CVD)将包括石墨烯的第二层沉积在衬底上并且将包括石墨烯的第一层耦合到包括石墨烯的第二层。在一些实例中，这可以包括通过CVD生长石墨烯层并且随后通过湿法或干法转移方法转移到最终目标衬底。这可以包括在具有多个转移的单独生长衬底上的单层石墨烯生长，以在目标衬底上建立多层叠置体。在其它实施例中，这可以包括在具有单个转移步骤的单独生长衬底上的多层石墨烯生长到目标衬底。在一些实施例中，该操作可以包括石墨烯在目标衬底上的直接生长。此外，可以结合这样的技术以形成与以上所讨论的各个实施例一致的石墨烯层的叠置体。
方法600可以在604继续，在604中对暴露的石墨烯叠置体的最顶层的石墨烯进行氟化。这可以包括将顶层暴露于包括氟的材料，这些材料包括但不限于氟化氙(XeF2)或氟化碳(CF4)、CHF3、或SF6等离子体。在一些实施例中，操作604可以仅对石墨烯的最顶层进行氟化以便于在氟化的最顶石墨烯层下面留下非氟化的石墨烯层的多层叠置体。例如，在形成图1C的组件120中，在对层124、126、128、和129的叠置体执行操作604之后三个非氟化的层126、128、和129保留，在这种情况下在没有对底部三个层126、128、和129中的任一层进行氟化的情况下对最顶层124进行氟化。对于需要多于一个的氟化的石墨烯层的实施例，例如图1E，执行操作606并且随后如果需要的话执行操作608以便于对最顶层(即，146)进行氟化。以这种方式，通过重复操作606并且如果需要的话重复608，组件140可以逐层建立。如此通过选择性地略过或重复某些操作，可以形成具有各种各样的结构和不同数量的层的石墨烯组件。
方法600可以在606继续，在606中将包括石墨烯的附加层耦合到第一层。方法600可以在608继续，在608中对附加层的石墨烯进行氟化。这可以包括将附加层暴露于包括氟的材料，这些材料包括但不限于氟化氙(XeF2)或氟化碳(CF4)。如果需要的话可以重复操作606和608以形成如所期望的附加的非氟化或氟化的石墨烯层。在其它实施例中，如以下所讨论的，在耦合之前可以对层进行氟化以使得氟化的石墨烯层可以耦合到多层叠置体的氟化或非氟化层。
图7示出了根据一些实施例的制造石墨烯组件的方法700的流程图。方法700可以在702开始，在702中提供包括至少第一层和第二层的多层叠置体，第一层和第二层均包括石墨烯。如以上参考图6所讨论的，这可以包括通过化学气相沉积在衬底上沉积包括石墨烯的第二层；并且将包括石墨烯的第一层耦合到包括石墨烯的第二层。
方法700可以在704继续，在704中对第一层的石墨烯进行氟化。这可以包括将顶层暴露于包括氟的材料，这些材料包括但不限于氟化氙(XeF2)或氟化碳(CF4)。在一些实施例中，如上所讨论的，可以不完成操作704以留下非氟化的石墨烯层的多层叠置体。
方法700可以在706继续，在706中将包括氟化的石墨烯的附加层耦合到第一层。这可以包括将多于一个的包括氟化的石墨烯的附加层耦合到第一层。例如，当完成操作704时，随后在操作706对包括氟化的石墨烯的两个层进行耦合，可以形成图1B的组件110中所示的多层叠置体。替代地，如果不完成操作704，以使得在操作702之后，在操作706中对包括氟化的石墨烯的两个层进行耦合，可以形成图1D的组件130中所示的多层叠置体。在一些实例中，在将石墨烯耦合到多层多层叠置体之前可以更有效地对石墨烯进行氟化。例如，可以在相同的过程(与一次建立一层相对的)期间通过将两侧(例如，两层)都暴露于包含氟的材料来同时对石墨烯的两个层进行氟化。因此，在使用氟化的石墨烯的多个层的实例中，单独地形成氟化的石墨烯的叠置体(例如，两个层)可以是有用的，所述叠置体继而可以耦合到包含氟化或非氟化的石墨烯层的不同叠置体。这个技术可以用于形成和耦合诸如图1B的层114、116、图1D的层134、136、以及图1E的层144、146之类的层。
图8示出了根据一些实施例的制造石墨烯组件的方法800的流程图。方法800可以在802开始，在802中提供包括至少第一层和第二层的多层叠置体，第一层和第二层均包括石墨烯。如以上参考图6所讨论的，这可以包括通过化学气相沉积在衬底上沉积包括石墨烯的第二层；并且将包括石墨烯的第一层耦合到包括石墨烯的第二层。
方法800可以在804继续，在804中在第一层上沉积导电材料。这可以包括沉积栅极电极材料以形成晶体管器件的栅极。栅极电极材料可以由任何适合的导电材料组成，包括例如诸如功函数金属之类的一种或多种金属。
方法800可以在806继续，在806中选择性地去除导电材料的部分以暴露第一层的一个或多个部分。这可以包括光学工艺和/或蚀刻工艺或任何其它适合的技术。
方法800可以在808继续，在808中对最顶层的暴露的石墨烯进行氟化。这可以类似于先前所讨论的其它氟化操作。在这个实例中，可以仅对第一层的暴露的部分进行氟化，从而留下第一层被非氟化的导电材料覆盖的部分。以这种方式，导电材料可以用作氟化操作的掩模。这可以提供用于在栅极与非氟化的石墨烯层(例如，图4A中的412)之间形成石墨烯隧穿屏障(例如，图4A中的408、410)的技术。非氟化的石墨烯层(例如，图4A中的412)可以相应地用作基于电荷的或基于自旋的器件的电荷沟道或自旋沟道。
图9示意性地示出了根据一些实施例的可以包括如本文中所述的石墨烯组件或包含石墨烯组件的管芯的示例性系统(例如，计算设备900)。母板902可以包括多个部件，包括但不限于处理器904和至少一个通信芯片906。处理器904可以物理地和电气地耦合到母板902。在一些实施方式中，至少一个通信芯片906也可以物理地和电气地耦合到母板902。在其它的实施方式中，通信芯片906可以是处理器904的部分。
根据其应用，计算设备900可以包括可以或可以不物理地和电气地耦合到母板902的其它部件。这些其它部件可以包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、罗盘、盖革计数器、加速度计、陀螺仪、扬声器、照相机、以及大容量存储设备(例如，硬盘驱动器、光盘(CD)、数字通用盘(DVD)等)。
通信芯片906可以实现用于数据往返计算设备900的传输的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经调制电磁辐射来经由非固体介质传递数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示相关联的设备不包含任何导线，虽然在一些实施例中它们可以不包含导线。通信芯片906可以实现多种无线标准或协议中的任何标准或协议，包括但不限于电气与电子工程师(IEEE)协会标准，包括Wi-Fi(IEEE802.11系列)、IEEE 802.16标准(例如，IEEE 802.16-2005修订)、长期演进(LTE)计划连同任何修订、更新、和/或修正(例如，高级LTE计划、超移动宽带(UMB)计划(也被称为“3GPP2”)等)。与IEEE 802.16兼容的宽带无线接入(BWA)网络通常被称为WiMAX网络，即代表微波接入的全球互操作性的首字母缩略词，其为通过IEEE 802.16标准的一致性和互操作性测试的产品的证明标志。通信芯片906可以根据全球移动通信(GSM)系统、通用分组无线服务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进的HSPA(E-HSPA)、或LTE网络来进行操作。通信芯片906可以根据增强数据的GSM演进(EDGE)、GSM EDGE无线接入网络(GERAN)、通用陆地无线接入网络(UTRAN)、或演进的UTRAN(E-UTRAN)来进行操作。通信芯片906可以根据码分多址接入(CDMA)、时分多址接入(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)、其派生物、以及被指定为3G、4G、5G和更高代的任何其它无线协议来进行操作。在其它实施例中，通信芯片906可以根据其它无线协议来进行操作。
计算设备900可以包括多个通信芯片906。例如，第一通信芯片906可以专用于较短距离的无线通信，例如Wi-Fi和蓝牙；并且第二通信芯片906可以专用于较长距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
根据一些实施例，计算设备900的处理器904可以包括如本文中所述的石墨烯组件或包含石墨烯组件的管芯。例如，图5的管芯502可以安装在封装组件中，所述封装组件安装在母板902上。术语“处理器”可以指代处理例如来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的部分。
根据一些实施例，通信芯片906还可以包括如本文中所述的石墨烯组件或包含石墨烯组件的管芯。在其它的实施方式中，容纳在计算设备900内的另一种部件(例如，存储器器件或其它集成电路器件)可以包含如本文中所述的石墨烯组件或包含石墨烯组件的管芯。
在各个实施方式中，计算设备900可以是移动计算设备、膝上型电脑、上网本电脑、笔记本电脑、超级本电脑、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器、或数字视频记录器。在其它实施方式中，计算设备900可以是处理数据的任何其它电子设备。
各种操作以最有助于理解所要求保护的主题的方式依次被描述为多个分立的操作。然而，描述的顺序不应被解释为暗示这些操作必须是顺序相关的。
示例
以下提供了一些非限制性示例。
示例1包括一种在集成电路中使用的组件，所述组件包括：第一层，所述第一层包括石墨烯；以及第二层，所述第二层包括氟化的石墨烯，所述第二层直接设置在包括石墨烯的所述第一层上。
示例2包括示例1的组件，其中，包括石墨烯的所述第一层直接设置在包括石墨烯的第三层上。
示例3包括示例1的组件，还包括第三层，所述第三层包括氟化的石墨烯，所述第三层直接设置在氟化的石墨烯的所述第二层上。
示例4包括示例1的组件，还包括第三层，所述第三层包括石墨烯，所述第三层直接设置在氟化的石墨烯的所述第二层上。
示例5包括示例1的组件，还包括设置在氟化的石墨烯的所述第二层上的电绝缘材料的层。
示例6包括示例5的组件，还包括设置在电绝缘材料的所述层上的导电材料。
示例7包括示例5的组件，还包括附加层，所述附加层包括氟化的石墨烯，所述附加层设置在电绝缘材料的所述层上。
示例8包括示例7的组件，还包括附加层，所述附加层包括石墨烯，所述附加层设置在包括氟化的石墨烯的所述附加层上。
示例9包括一种管芯，所述管芯包括：半导体衬底；包括石墨烯的层，所述包括石墨烯的层设置在所述半导体衬底上；以及包括氟化的石墨烯的层，所述包括氟化的石墨烯的层直接设置在包括石墨烯的第一层上。
示例10包括示例9的管芯，还包括栅极电极，所述栅极电极设置在包括氟化的石墨烯的所述层上。
示例11包括示例10的管芯，其中，包括氟化的石墨烯的所述层的被设置为与所述栅极电极的外表面相邻的区域主要包括非氟化的石墨烯。
示例12包括示例10的管芯，还包括栅极电介质，所述栅极电介质设置在包括氟化的石墨烯的所述层与所述栅极电极之间。
示例13包括示例11的管芯，其中，所述栅极电介质直接设置在包括氟化的石墨烯的所述层上，所述装置还包括附加层，所述附加层包括氟化的石墨烯，所述附加层设置在所述栅极电介质与所述栅极电极之间。
示例14包括示例10-13中的任一项的管芯，其中，所述栅极电极由包括石墨烯的至少一个附加层形成。
示例15包括示例9的管芯，其中，包括石墨烯的所述层用作晶体管器件的沟道，并且包括氟化的石墨烯的所述层用作所述晶体管器件的栅极电介质。
示例16包括示例9的管芯，其中：所述管芯包括设置在所述半导体衬底上的器件层；所述器件层包括一个或多个晶体管器件；所述管芯包括设置在所述器件层上的互连层；包括石墨烯的所述层设置在所述互连层中，并且被配置为传送所述一个或多个晶体管器件的电信号。
示例17包括示例16的管芯，还包括低k电介质材料，所述低k电介质材料设置在包括氟化的石墨烯的所述层上，其中，所述低k电介质材料设置在包括氟化的石墨烯的所述层与附加互连层之间。
示例18包括一种制造组件的方法，所述方法包括：提供多层叠置体，其包括将石墨烯的第一层直接设置在包括石墨烯的第二层上；以及对包括石墨烯的所述第一层的所述石墨烯进行氟化。
示例19包括示例18的方法，其中，提供多层叠置体包括：通过化学气相沉积来在衬底上沉积包括石墨烯的所述第二层；以及将包括石墨烯的所述第一层耦合到包括石墨烯的所述第二层。
示例20包括示例18的方法，还包括：将包括石墨烯的附加层耦合到包括石墨烯的所述第一层。
示例21包括示例20的方法，还包括：对包括石墨烯的所述附加层的所述石墨烯进行氟化。
示例22包括示例18的方法，还包括：将包括氟化的石墨烯的附加层耦合到包括石墨烯的所述第一层。
示例23包括示例18的方法，还包括：在对所述第一层的所述石墨烯进行氟化之前在包括石墨烯的所述第一层上沉积导电材料；以及在对所述第一层的所述石墨烯进行氟化之前选择性地去除所述导电材料的部分以暴露包括石墨烯的所述第一层的一个或多个部分，其中，所述导电材料防止在对所述第一层的所述石墨烯进行所述氟化期间，包括石墨烯的所述第一层被所述导电材料覆盖的部分被氟化。
示例24包括计算设备，包括：电路板；以及与所述电路板耦合的管芯，所述管芯包括：半导体衬底；设置在所述半导体衬底上的包括石墨烯的层；以及直接设置在包括石墨烯的所述层上的包括氟化的石墨烯的层。
示例25包括示例24的计算设备，其中，所述管芯是处理器；并且所述计算设备是移动计算设备，所述移动计算设备包括以下各项中的一项或多项：天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、罗盘、盖革计数器、加速度计、陀螺仪、扬声器、以及照相机。
各个实施例可以包括以上所述的实施例的任何适合的组合，以上所述的实施例包括以结合形式(和)上文中(例如，“和”可以是“和/或”)所述的实施例的替代物(或)实施例。此外，一些实施例可以包括一个或多个制作的物品(例如，非暂态计算机可读介质)，其具有存储在其上的指令，在执行指令时产生上述实施例中的任何实施例的动作。此外，一些实施例可以包括具有用于实行以上所述的实施例的各种操作的任何适合的模块的装置或系统。
对所例示的实施方式的以上描述(包括在摘要中所述的内容)并非旨在是详尽的或者将本公开内容地实施例局限于所公开的精确形式。如相关领域中的技术人员将认识到的，虽然出于说明性目的在本文中描述了具体的实施方式和示例，但在本公开内容的范围内的各种等效修改是可能的。
鉴于以上的具体实施方式，可以对本公开内容的实施例做出这些修改。在所附权利要求中所使用的术语不应被解释为将本公开内容的各个实施例局限于说明书和权利要求书中所公开的具体的实施方式。相反，范围要完全由根据权利要求诠释的建立的原则所解释的所附权利要求来确定。

Claims (17)

1.一种在集成电路中使用的组件，所述组件包括：
第一层；
第二层，其直接在所述第一层上，其中，所述第二层包括交替的氟化的石墨烯和非氟化的石墨烯；以及
栅极电极，其设置在所述第二层的所述非氟化的石墨烯上，但不设置在所述第二层的所述氟化的石墨烯上，其中，所述第一层用作晶体管器件的沟道。
2.根据权利要求1所述的组件，其中，所述栅极电极包括石墨烯。
3.根据权利要求1所述的组件，其中，所述第一层包括非氟化的石墨烯。
4.根据权利要求1所述的组件，其中，所述第一层包括导电材料。
5.根据权利要求1所述的组件，其中，所述组件还包括附加的栅极电极。
6.一种管芯，包括：
半导体衬底；
设置在所述半导体衬底上的第一层；
第二层，其直接在所述第一层上，其中，所述第二层包括交替的氟化的石墨烯和非氟化的石墨烯；以及
栅极电极，其设置在所述第二层的所述非氟化的石墨烯上，但不设置在所述第二层的所述氟化的石墨烯上，其中，所述第一层用作晶体管器件的沟道。
7.根据权利要求6所述的管芯，其中，所述栅极电极包括石墨烯。
8.根据权利要求6所述的管芯，其中，所述第一层包括非氟化的石墨烯。
9.根据权利要求6所述的管芯，其中，所述第一层包括导电材料。
10.根据权利要求6所述的管芯，其中，所述管芯还包括附加的栅极电极。
11.一种制造组件的方法，所述方法包括：
提供多层叠置体，所述多层叠置体包括：直接设置在第一层上的包括石墨烯的第二层；
对所述第二层的所述石墨烯进行氟化；
在对所述第二层的所述石墨烯进行氟化之前在所述第二层上沉积导电材料；以及
在对所述第二层的所述石墨烯进行氟化之前选择性地去除所述导电材料的部分以暴露所述第二层的一个或多个部分，
其中，所述导电材料防止在对所述第二层的所述石墨烯进行氟化期间所述第二层的被所述导电材料覆盖的部分被氟化，使得用作栅极电极的所述导电材料设置在所述第二层的非氟化的石墨烯上，但不设置在所述第二层的氟化的石墨烯上，其中，所述第一层用作晶体管器件的沟道。
12.根据权利要求11所述的方法，其中，提供多层叠置体包括：
通过化学气相沉积来在衬底上沉积所述第一层；以及
将所述第二层耦合到所述第一层。
13.根据权利要求11所述的方法，其中，所述栅极电极包括石墨烯。
14.根据权利要求11所述的方法，其中，所述第一层包括非氟化的石墨烯。
15.根据权利要求11所述的方法，其中，所述第一层包括导电材料。
16.一种计算设备，包括：
电路板；以及
根据权利要求6-10中任一项所述的管芯，所述管芯与所述电路板耦合。
17.根据权利要求16所述的计算设备，其中
所述管芯是处理器；并且
所述计算设备是移动计算设备，所述移动计算设备包括以下各项中的一项或多项：天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、罗盘、盖革计数器、加速度计、陀螺仪、扬声器、以及照相机。
CN201480078805.6A 2014-06-13 2014-06-13 用于石墨烯与绝缘体和器件的集成的石墨烯氟化作用 Active CN106463478B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/042395 WO2015191089A1 (en) 2014-06-13 2014-06-13 Graphene fluorination for integration of graphene with insulators and devices

Publications (2)

Publication Number Publication Date
CN106463478A CN106463478A (zh) 2017-02-22
CN106463478B true CN106463478B (zh) 2020-10-02

Family

ID=54834036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480078805.6A Active CN106463478B (zh) 2014-06-13 2014-06-13 用于石墨烯与绝缘体和器件的集成的石墨烯氟化作用

Country Status (7)

Country Link
US (1) US10186582B2 (zh)
EP (1) EP3155659A4 (zh)
JP (1) JP2017527975A (zh)
KR (1) KR20170019338A (zh)
CN (1) CN106463478B (zh)
TW (1) TWI616989B (zh)
WO (1) WO2015191089A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104966722A (zh) * 2015-07-24 2015-10-07 深圳市华星光电技术有限公司 Tft基板结构及其制作方法
CN107275279B (zh) * 2016-04-08 2020-04-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其的形成方法
US11222959B1 (en) * 2016-05-20 2022-01-11 Hrl Laboratories, Llc Metal oxide semiconductor field effect transistor and method of manufacturing same
CN107680932B (zh) * 2016-08-01 2022-05-13 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
US9991122B2 (en) * 2016-08-31 2018-06-05 Micron Technology, Inc. Methods of forming semiconductor device structures including two-dimensional material structures
US10263080B2 (en) 2017-05-24 2019-04-16 Qualcomm Incorporated Transistor with fluorinated graphene spacer
CN109755411A (zh) * 2019-01-14 2019-05-14 宁波石墨烯创新中心有限公司 封装薄膜及其制备方法、封装结构及其制备方法
CN109860209A (zh) * 2019-02-28 2019-06-07 深圳市华星光电半导体显示技术有限公司 Tft基板的制作方法及tft基板
KR102316181B1 (ko) * 2019-05-15 2021-10-21 연세대학교 산학협력단 불화된 그래핀을 마스크로 사용하여 접촉 저항이 낮은 2차원 물질 기반 전자 소자를 제작하는 방법
CN114989567A (zh) * 2022-07-19 2022-09-02 安徽宇航派蒙健康科技股份有限公司 环氧树脂复合导热片及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579310A (zh) * 2012-07-23 2014-02-12 三星电子株式会社 晶体管及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8614435B2 (en) * 2009-11-03 2013-12-24 International Business Machines Corporation Utilization of organic buffer layer to fabricate high performance carbon nanoelectronic devices
EP2500947B1 (en) * 2009-11-13 2018-10-24 Fujitsu Limited A method of manufacturing a semiconductor device
US9368599B2 (en) * 2010-06-22 2016-06-14 International Business Machines Corporation Graphene/nanostructure FET with self-aligned contact and gate
US8901536B2 (en) * 2010-09-21 2014-12-02 The United States Of America, As Represented By The Secretary Of The Navy Transistor having graphene base
US8361853B2 (en) * 2010-10-12 2013-01-29 International Business Machines Corporation Graphene nanoribbons, method of fabrication and their use in electronic devices
US9076873B2 (en) * 2011-01-07 2015-07-07 International Business Machines Corporation Graphene devices with local dual gates
TWI439374B (zh) * 2011-05-30 2014-06-01 Univ Nat Cheng Kung 石墨烯薄膜轉移方法
KR101245353B1 (ko) * 2011-06-08 2013-03-19 금오공과대학교 산학협력단 그래핀 트랜지스터 및 그 제조 방법
CN102849961B (zh) 2011-07-01 2016-08-03 中央研究院 在基板上成长碳薄膜或无机材料薄膜的方法
US9328413B2 (en) * 2011-07-22 2016-05-03 Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Of Sciences Method for preparing graphene nanoribbon on insulating substrate
US8796741B2 (en) 2011-10-04 2014-08-05 Qualcomm Incorporated Semiconductor device and methods of making semiconductor device using graphene
JP5910294B2 (ja) 2012-05-10 2016-04-27 富士通株式会社 電子装置及び積層構造体の製造方法
EP2667417A1 (en) 2012-05-23 2013-11-27 Imec Graphene-based semiconductor device
US9209136B2 (en) * 2013-04-01 2015-12-08 Intel Corporation Hybrid carbon-metal interconnect structures
EP2960664B1 (de) 2014-06-24 2019-05-01 SYCOMP Electronic GmbH System zur Erfassung von Leistungen und Energiemengen in Leitern

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579310A (zh) * 2012-07-23 2014-02-12 三星电子株式会社 晶体管及其制造方法

Also Published As

Publication number Publication date
WO2015191089A1 (en) 2015-12-17
US10186582B2 (en) 2019-01-22
TWI616989B (zh) 2018-03-01
CN106463478A (zh) 2017-02-22
EP3155659A4 (en) 2018-02-21
KR20170019338A (ko) 2017-02-21
JP2017527975A (ja) 2017-09-21
US20170077235A1 (en) 2017-03-16
EP3155659A1 (en) 2017-04-19
TW201611206A (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
CN106463478B (zh) 用于石墨烯与绝缘体和器件的集成的石墨烯氟化作用
US12021141B2 (en) Multi-threshold voltage devices and associated techniques and configurations
US12094780B2 (en) Techniques and configurations to reduce transistor gate short defects
TWI761321B (zh) 用於含有鍺的通道的介電質金屬氧化物蓋帽
US10573715B2 (en) Backside isolation for integrated circuit
WO2018004633A1 (en) Fuse array for integrated circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant