CN107275279B - 半导体结构及其的形成方法 - Google Patents

半导体结构及其的形成方法 Download PDF

Info

Publication number
CN107275279B
CN107275279B CN201610216906.6A CN201610216906A CN107275279B CN 107275279 B CN107275279 B CN 107275279B CN 201610216906 A CN201610216906 A CN 201610216906A CN 107275279 B CN107275279 B CN 107275279B
Authority
CN
China
Prior art keywords
layer
fluorine
graphene layer
doped
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610216906.6A
Other languages
English (en)
Other versions
CN107275279A (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610216906.6A priority Critical patent/CN107275279B/zh
Publication of CN107275279A publication Critical patent/CN107275279A/zh
Application granted granted Critical
Publication of CN107275279B publication Critical patent/CN107275279B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及其形成方法，所述半导体结构的形成方法，包括：提供衬底，所述衬底包括金属层和围绕所述金属层的介质层，所述衬底表面暴露出金属层的表面以及介质层表面；在所述金属层表面形成石墨烯层、在介质层表面形成无定形碳层；对所述石墨烯层进行氟离子掺杂，形成掺氟石墨烯层；在所述无定形碳层和掺氟石墨烯层表面形成粘附层。上述方法有利于提高所述半导体结构的性能。

Description

半导体结构及其的形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体结构及其形成方法。
背景技术
在铜大马士革工艺中，形成铜线之后，通常会在铜线表面形成介质膜以阻挡铜原子扩散进入层间介质层(ILD)内，所述介质膜还可以阻止铜与氧发生反应，避免铜线发生腐蚀等问题。
现有技术中，所述介质膜通常采用SiN或SiCN等材料，所述介质膜还能够提高铜线与其上方的层间介质层之间的粘附性，并且可以作为刻蚀层间介质层时的刻蚀停止层。
在高度集成的半导体器件中，电流密度较大，会导致铜线发生电迁移使得铜线电连接失效，并且铜线与介质膜界面的击穿电压下降，使得半导体器件失效。
所以，需要提高铜线表面形成的介质膜的扩散阻挡性能以及抗击穿性能。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，提高所述半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括金属层和围绕所述金属层的介质层，所述衬底表面暴露出金属层的表面以及介质层表面；在所述金属层表面形成石墨烯层、在介质层表面形成无定形碳层；对所述石墨烯层进行氟离子掺杂，形成掺氟石墨烯层；在所述无定形碳层和掺氟石墨烯层表面形成粘附层。
可选的，采用等离子体增强化学气相沉积工艺形成所述石墨烯层和无定形碳层。
可选的，所述等离子体增强化学气相沉积工艺采用CH4作为沉积气体，N2和H2作为载气，流量为2sccm～5sccm，温度为372℃～425℃，射频功率为30W～50W，气压为25mTorr～30mTorr。
可选的，在形成所述石墨烯层之前，采用氢等离子体对金属层表面进行清洗。
可选的，所述石墨烯层的厚度为1～30个原子层厚度。
可选的，采用含氟气体对所述石墨烯层进行等离子体处理，从而对所述石墨烯层进行氟离子掺杂。
可选的，所述等离子体处理采用的含氟气体为CF4，温度为175℃～225℃，时间为40min～60min，射频功率为10W～1000W，压强为0.1Torr～1000Torr。
可选的，所述掺氟石墨烯层位于石墨烯层表面，且所述掺氟石墨烯层的厚度与石墨烯层的厚度之比为1/3～1。
可选的，所述掺氟石墨烯层的介电系数小于2。
可选的，所述掺氟石墨烯层的摩尔原子浓度为1％～50％。
可选的，在对石墨烯层进行氟离子掺杂的同时，对所述无定形碳层进行氟离子掺杂。
可选的，所述金属层的材料为Cu。
可选的，所述粘附层的材料为SiCN或SiN。
可选的，所述粘附层的厚度为
Figure BDA0000960978670000021
可选的，所述介质层的材料为低K介质材料。
为解决上述问题，本发明还提供一种采用上述方法形成的半导体结构，包括：衬底，所述衬底包括金属层和围绕所述金属层的介质层，所述衬底表面暴露出金属层的表面以及介质层表面；位于所述金属层表面的掺氟石墨烯层；位于介质层表面的无定形碳层；位于所述无定形碳层和掺氟石墨烯层表面的粘附层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案在金属层表面形成石墨烯层之后，对所述石墨烯层进行氟离子掺杂，形成掺氟石墨烯层。由于氟离子的存在，所述掺氟石墨烯层的介电常数会显著下降，所述掺氟石墨烯层内的氟浓度越大，掺氟石墨烯层的介电常数越小。所述掺氟石墨烯层作为位于金属层上的绝缘介质层，能够保持较高的电阻，且所述掺氟石墨烯层具有阻挡金属原子扩散的作用，所述掺氟石墨烯层还具有更大的击穿电压，可以避免在高压工作环境下发生击穿、产生漏电流。
进一步，所述掺氟石墨烯层的厚度与原石墨烯层的厚度之比为1/3～1，从而确保对金属原子具有足够的扩散阻挡作用。
附图说明
图1至图6是本发明的实施例的半导体结构的形成过程示意图。
具体实施方式
下面结合附图对本发明的具体实施例做详细的说明。
首先，提供衬底。请参考图1至图3，为本发明的一个实施例中，所述衬底的形成过程。所述衬底包括金属层和围绕所述金属层的介质层，所述衬底表面暴露出金属层的表面以及介质层表面。
请参考图1，提供基底，所述基底包括介质层100，本发明的一个实施例中，所述介质层100包括SiCN层10、氧化硅层11、多孔低K材料层12、低K材料层13，在所述介质层100表面形成掩膜层101，本发明的一个实施例中，所述介质层100包括硬掩膜层14、TiN层15、屏蔽氧化层16。介质层100可以位于其他介质层表面。在所述掩膜层101表面形成图形化光刻胶层17。
在本发明的其他实施例中，所述基底还可以包括其他材料层。
请参考图2，以所述图形化光刻胶层17为掩膜，通过大马士革工艺，刻蚀所述掩膜层101、介质层100，形成通孔和位于通孔上方的凹槽，然后形成填充满所述通孔和凹槽的金属材料层102，所述金属材料层102覆盖掩膜层101。本实施例中，所述金属材料层102的材料为Cu。在本发明的其他实施例中，所述金属材料层102的材料还可以是铝或钨等。
请参考图3，对所述金属材料层102进行平坦化，形成金属层103暴露出多孔低K介质层12的表面。所述多孔低K介质层12还可以又一般的介质材料或低K材料层替代。上述结构作为衬底。
请参考图4，在所述金属层103表面形成石墨烯层201、在介质层100表面形成无定形碳层202。
本实施例中，采用等离子体增强化学气相沉积工艺形成所述石墨烯层201和无定形碳层202。
所述等离子体增强化学气相沉积工艺采用CH4作为沉积气体，N2和H2作为载气，流量为2sccm～5sccm，温度为372℃～425℃，射频功率为30W～50W，气压为25mTorr～30mTorr。
所述等离子体增强化学气相沉积工艺在沉积碳的过程中，由于金属层103和介质层100表面的原子排列结果不同，所以，在金属层103表面的碳原子沉积形成石墨烯层201，而介质层100表面的碳原子则沉积形成无定形碳层202。
在沉积所述石墨烯层201以及无定形碳层202之前，还可以先对金属层103表面进行清洗。本实施例中，采用氢等离子体对金属层103表面进行清洗。氢等离子体对金属层103表面进行物理碰撞，去除金属层103表面的杂质，从而确保能够在金属层103表面形成高质量的石墨烯层201。
所述石墨烯层201的厚度可以通过沉积时间调整，在石墨烯层201厚度逐渐增加的同时，所述无定形碳202的厚度也不断增加。由于所述石墨烯层201具有二维晶体结构，本实施例中，形成的所述石墨烯层201的厚度为1～30个原子层厚度。
请参考图5，对所述石墨烯层201进行氟离子掺杂，形成掺氟石墨烯层201a。
可以采用含氟气体，对所述石墨烯层201进行等离子体处理，从而对所述石墨烯层201进行氟离子掺杂。本实施例中，在对石墨烯层201进行氟离子掺杂的同时，对所述无定形碳层202也进行氟离子掺杂。
本实施例中，所述等离子体处理采用的含氟气体为CF4，压强为温度为175℃～225℃，时间为40min～60min，射频功率为10W～1000W，压强为0.1Torr～1000Torr。
具备一定能量的氟等离子体进入石墨烯层201内，自石墨烯层201表面向下形成位于石墨烯层201表面、具有一定厚度的掺氟石墨烯层201a。
由于氟离子的存在，所述掺氟石墨烯层201a的介电常数会显著下降，所述掺氟石墨烯层201a内的氟浓度越大，掺氟石墨烯层201a的介电常数越小。
在本发明的实施例中，可以调整所述氟离子的摩尔原子浓度使形成的掺氟石墨烯层201a的介电常数小于2，例如，所述掺氟石墨烯层201a的摩尔原子浓度可以是1％～50％。
所述掺氟石墨烯层201a作为位于金属层103上的绝缘介质层，能够保持较高的电阻，且所述掺氟石墨烯层201a具有阻挡金属原子扩散的作用，且所述掺氟石墨烯层201a对金属原子的扩散阻挡作用大于SiN或SiCN的阻挡作用。所述掺氟石墨烯层201a还具有更大的击穿电压，避免在高压工作环境下发生击穿、产生漏电流。
所述掺氟石墨烯层201a的厚度与氟离子的掺杂深度相关，所述氟离子的掺杂深度越大，形成的掺氟石墨烯层201a的厚度越大；所述掺氟石墨烯层201a的厚度越大，对金属原子的扩散阻挡作用越大。
本发明的实施例中，所述掺氟石墨烯层201a的厚度与原石墨烯层201的厚度之比为1/3～1。本实施例中，对整个石墨烯层201均进行氟离子掺杂，使得整个石墨烯层201均转变为掺氟石墨烯层201a。
在对石墨烯层201进行氟离子掺杂，形成掺氟石墨烯层201a的同时，对无定形碳层202也进行氟离子掺杂，形成掺氟无定形碳层202a，所述掺氟无定形碳层202a的介电常数小于无定形碳层202的介电常数。
在本发明的其他实施例中，也可以在对石墨烯层201进行氟离子掺杂之前，形成覆盖所述无定形碳层202的掩膜层，从而仅对所述石墨烯层201进行氟离子掺杂，形成氟离子掺杂层201a，然后去除所述掩膜层。
请参考图6，在所述掺氟无定形碳层202a和掺氟石墨烯层201a表面形成粘附层203。
若本发明的其他实施例中，未对无定形碳层202a进行氟掺杂，则在所述无定形碳层202a和掺氟石墨烯层201a表面形成粘附层203。
所述粘附层203的材料为SiCN或SiN。可以采用化学气相沉积工艺形成所述粘附层203。后续在所述粘附层203表面可以形成层间介质层，所述粘附层203可以提高金属层103与后续形成的层间介质层之间的粘附性。
并且，所述粘附层203也具有一定的金属原子扩散阻挡作用，进一步提高对金属层103的原子扩散阻挡能力。由于所述掺氟石墨烯层201a具有较高的扩散阻挡作用，只需要形成较低厚度的粘附层203，本实施例中，所述粘附层203的厚度为
Figure BDA0000960978670000061
本发明的实施例还提供一中采用上述方法形成的半导体结构。
请参考图6，衬底，所述衬底包括金属层103和围绕所述金属层的介质层100，所述衬底表面暴露出金属层103的表面以及介质层100表面；位于所述金属层103表面的掺氟石墨烯层201a；位于介质层201a表面的无定形碳层202a；位于所述无定形碳层202a和掺氟石墨烯层201a表面的粘附层203。
本实施例中，所述介质层10包括：SiCN层10、氧化硅层11、多孔低K材料层12。
所述掺氟石墨烯层201a的厚度为1～30个原子层厚度，所述掺氟石墨烯层201a的介电常数较低，可以调整所述氟离子的摩尔原子浓度使形成的掺氟石墨烯层201a的介电常数小于2。本实施例中，所述掺氟石墨烯层201a的摩尔原子浓度可以是1％～50％。所述无定形碳层202a内也具有氟离子掺杂。
所述掺氟石墨烯层201a作为位于金属层103上的绝缘介质层，能够保持较高的电阻，且所述掺氟石墨烯层201a具有阻挡金属原子扩散的作用所述掺氟石墨烯层201a还具有更大的击穿电压，避免在高压工作环境下发生击穿、产生漏电流。
本发明的实施例中，所述掺氟石墨烯层201a与金属层103之间还具有一定厚度的未掺杂石墨烯层，所述掺氟石墨烯层201a的厚度与石墨烯层总厚度(掺氟石墨烯层201a的厚度与未掺杂的石墨烯层的厚度之和)的比为1/3～1。
所述粘附层203的材料为SiCN或SiN。可以采用化学气相沉积工艺形成所述粘附层203。后续在所述粘附层203表面可以形成层间介质层，所述粘附层203可以提高金属层103与后续形成的层间介质层之间的粘附性。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括金属层和围绕所述金属层的介质层，所述衬底表面暴露出金属层的表面以及介质层表面；
在所述金属层表面形成石墨烯层、在介质层表面形成无定形碳层；
对所述石墨烯层进行氟离子掺杂，形成掺氟石墨烯层；
在所述无定形碳层和掺氟石墨烯层表面形成粘附层；
所述掺氟石墨烯层的介电系数小于2。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，采用等离子体增强化学气相沉积工艺形成所述石墨烯层和无定形碳层。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述等离子体增强化学气相沉积工艺采用CH4作为沉积气体，N2和H2作为载气，流量为2sccm～5sccm，温度为372℃～425℃，射频功率为30W～50W，气压为25mTorr～30mTorr。
4.根据权利要求2所述的半导体结构的形成方法，其特征在于，在形成所述石墨烯层之前，采用氢等离子体对金属层表面进行清洗。
5.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述石墨烯层的厚度为1～30个原子层厚度。
6.根据权利要求1所述的半导体结构的形成方法，其特征在于，采用含氟气体对所述石墨烯层进行等离子体处理，从而对所述石墨烯层进行氟离子掺杂。
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述等离子体处理采用的含氟气体为CF4，温度为175℃～225℃，时间为40min～60min，射频功率为10W～1000W，压强为0.1Torr～1000Torr。
8.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述掺氟石墨烯层位于石墨烯层表面，且所述掺氟石墨烯层的厚度与石墨烯层的厚度之比为1/3～1。
9.根据权利要求1或8所述的半导体结构的形成方法，其特征在于，所述掺氟石墨烯层的摩尔原子浓度为1％～50％。
10.根据权利要求1所述的半导体结构的形成方法，其特征在于，在对石墨烯层进行氟离子掺杂的同时，对所述无定形碳层进行氟离子掺杂。
11.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述金属层的材料为Cu。
12.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述粘附层的材料为SiCN或SiN。
13.根据权利要求12所述的半导体结构的形成方法，其特征在于，所述粘附层的厚度为
Figure FDA0002311518190000021
14.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层的材料为低K介质材料。
15.根据权利要求1至14中任一方法形成的半导体结构，其特征在于，包括：
衬底，所述衬底包括金属层和围绕所述金属层的介质层，所述衬底表面暴露出金属层的表面以及介质层表面；
位于所述金属层表面的掺氟石墨烯层；
位于介质层表面的无定形碳层；
位于所述无定形碳层和掺氟石墨烯层表面的粘附层。
CN201610216906.6A 2016-04-08 2016-04-08 半导体结构及其的形成方法 Active CN107275279B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610216906.6A CN107275279B (zh) 2016-04-08 2016-04-08 半导体结构及其的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610216906.6A CN107275279B (zh) 2016-04-08 2016-04-08 半导体结构及其的形成方法

Publications (2)

Publication Number Publication Date
CN107275279A CN107275279A (zh) 2017-10-20
CN107275279B true CN107275279B (zh) 2020-04-03

Family

ID=60052490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610216906.6A Active CN107275279B (zh) 2016-04-08 2016-04-08 半导体结构及其的形成方法

Country Status (1)

Country Link
CN (1) CN107275279B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148503A (zh) * 2018-09-04 2019-01-04 德淮半导体有限公司 图像传感器及其形成方法
CN112349650A (zh) * 2019-08-06 2021-02-09 芯恩（青岛）集成电路有限公司 大马士革结构及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9006095B2 (en) * 2013-02-19 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US9209136B2 (en) * 2013-04-01 2015-12-08 Intel Corporation Hybrid carbon-metal interconnect structures
JP2017527975A (ja) * 2014-06-13 2017-09-21 インテル・コーポレーション グラフェンを絶縁体、及びデバイスと統合するためのグラフェンのフッ素化

Also Published As

Publication number Publication date
CN107275279A (zh) 2017-10-20

Similar Documents

Publication Publication Date Title
JP2022140451A (ja) 半導体デバイスの空隙スペーサを形成する方法および半導体デバイス
CN100395880C (zh) 半导体结构及其制造方法
TWI570840B (zh) 半導體裝置及其製造方法
US9165822B2 (en) Semiconductor devices and methods of forming same
JP4675258B2 (ja) 半導体装置の製造方法および半導体装置
US9184093B2 (en) Integrated cluster to enable next generation interconnect
CN105762109A (zh) 半导体结构的形成方法
CN103474416A (zh) 互连结构及其形成方法
US10879114B1 (en) Conductive fill
CN107275279B (zh) 半导体结构及其的形成方法
US20230377955A1 (en) Electron migration control in interconnect structures
KR101767538B1 (ko) 진보된 배선들을 위한 유전체 캡핑 배리어로서의 금속-함유 필름들
CN112490180A (zh) 半导体结构及其形成方法
US20150035026A1 (en) Middle-of-line borderless contact structure and method of forming
US9947547B2 (en) Environmentally green process and composition for cobalt wet etch
KR20110111868A (ko) 배선 구조물의 형성 방법
KR102657842B1 (ko) 반도체 장치의 제조 방법 및 에칭 가스
US11152252B2 (en) Semiconductor device with reduced contact resistance
CN103165576A (zh) 半导体器件及其制造方法
US8354341B2 (en) Method for forming an interconnect structure
JP3716218B2 (ja) 配線構造及びその形成方法
US7902669B2 (en) Semiconductor device and method for manufacturing the same
US20210265205A1 (en) Dielectric etch stop layer for reactive ion etch (rie) lag reduction and chamfer corner protection
US10083904B2 (en) Metholodogy for profile control and capacitance reduction
WO2009098745A1 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant