KR20110111868A - 배선 구조물의 형성 방법 - Google Patents

배선 구조물의 형성 방법 Download PDF

Info

Publication number
KR20110111868A
KR20110111868A KR1020100031172A KR20100031172A KR20110111868A KR 20110111868 A KR20110111868 A KR 20110111868A KR 1020100031172 A KR1020100031172 A KR 1020100031172A KR 20100031172 A KR20100031172 A KR 20100031172A KR 20110111868 A KR20110111868 A KR 20110111868A
Authority
KR
South Korea
Prior art keywords
interlayer insulating
pattern
insulating layer
air gap
forming
Prior art date
Application number
KR1020100031172A
Other languages
English (en)
Inventor
이경우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100031172A priority Critical patent/KR20110111868A/ko
Priority to US13/080,001 priority patent/US8298911B2/en
Publication of KR20110111868A publication Critical patent/KR20110111868A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

배선 구조물의 형성 방법으로, 기판 상에 CxHy기(x,y는 자연수)를 포함하는 제1 층간 절연막을 형성한다. 상기 제1 층간 절연막 상에 CxHy기(x,y는 자연수)를 포함하지 않는 제2 층간 절연막을 형성한다. 상기 제1 및 제2 층간 절연막의 일부를 식각하여 개구부를 형성한다. 상기 개구부 측벽에 노출된 제1 층간 절연막을 처리하여 데미지 패턴을 형성한다. 상기 제1 층간 절연막의 개구부 측벽에 희생 스페이서를 형성한다. 상기 개구부 내부에 도전 패턴을 형성한다. 또한, 상기 희생 스페이서 및 데미지 패턴을 제거하여, 상기 도전 패턴들 측벽과 제1 및 제2 층간 절연막 사이에 각각 제1 및 제2 에어갭을 생성한다. 이로써, 기생 커패시터가 감소된 배선 구조물을 형성할 수 있다.

Description

배선 구조물의 형성 방법{Method of forming an wiring structure}
본 발명은 배선 구조물 형성 방법에 관한 것이다. 보다 상세하게는, 기생 커패시턴스가 감소되는 배선 구조물의 형성 방법에 관한 것이다.
최근에 반도체 소자가 고집적화됨에 따라, 반도체 소자 내에 포함되는 배선의 사이즈 및 상기 배선들 간의 간격이 급격하게 감소되고 있다. 또한, 상기 배선들은 저저항을 갖는 금속 물질로 형성할 수 있다.
그런데, 상기 저저항을 갖는 금속 물질로 이루어진 배선들이 좁은 간격으로 배치되는 경우, 배선들 사이에서 기생 커패시턴스가 매우 높아지게 된다. 상기 배선들 사이의 기생 커패시턴스를 감소시키기 위하여, 상기 배선들 사이의 층간 절연막을 저유전율을 갖는 물질(Low-K material)로써 사용하고 있다. 그러나, 상기 층간 절연막을 저유전율을 갖는 물질로 형성하더라도 기생 커패시턴스를 감소시키는데는 한계가 있다.
본 발명의 목적은 기생 커패시턴스가 감소되면서 공정 불량이 감소되는 배선 구조물의 형성 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 배선 구조물의 형성 방법으로, 기판 상에 CxHy기(x,y는 자연수)를 포함하는 제1 층간 절연막을 형성한다. 상기 제1 층간 절연막 상에 CxHy기(x,y는 자연수)를 포함하지 않는 제2 층간 절연막을 형성한다. 상기 제1 및 제2 층간 절연막의 일부를 사진 식각하여 개구부를 형성한다. 상기 개구부 측벽에 노출된 제1 층간 절연막을 처리하여 데미지 패턴을 형성한다. 상기 개구부 측벽에 희생 스페이서를 형성한다. 상기 개구부 내부에 도전 패턴을 형성한다. 또한, 상기 희생 스페이서 및 데미지 패턴을 제거하여, 상기 도전 패턴들 측벽과 제1 및 제2 층간 절연막 사이에 각각 제1 및 제2 에어갭을 생성한다.
일 실시예에 있어서, 상기 데미지 패턴은 표면 처리에 의해 상기 노출된 제1 층간 절연막에 포함된 탄소가 반응에 의해 일부 제거되어 생성된 막일 수 있다. 상기 데미지 패턴은 플라즈마 에싱 공정을 수행하여 생성시킬 수 있다.
일 실시예에 있어서, 상기 희생 스페이서 및 데미지 패턴의 폭의 합이 상기 도전막 패턴과 제1 층간 절연막 패턴간의 제2 에어갭의 폭이 되도록 상기 데미지 패턴을 형성하기 위한 표면 처리 조건을 조절할 수 있다.
일 실시예에 있어서, 상기 제1 에어갭은 상기 제2 에어갭보다 넓은 폭을 가질 수 있다.
일 실시예에 있어서, 상기 제1 층간 절연막은 SiCOH을 포함하고, 상기 제1 층간 절연막은 상기 제2 층간 절연막에 비해 더 많은 기공을 포함할 수 있다.
일 실시예에 있어서, 상기 희생 스페이서를 형성하기 위하여, 상기 개구부의 측벽, 저면 및 제2 층간 절연막의 상부면에 다공성의 질화막을 형성한다. 또한, 상기 질화막을 이방성 식각한다.
일 실시예에 있어서, 상기 희생 스페이서의 폭은 도전 패턴과 제2 층간 절연막과의 사이에 생성되는 제2 에어갭의 폭과 동일하게 되도록 할 수 있다.
일 실시예에 있어서, 상기 제1 층간 절연막은 상기 제2 층간 절연막의 두께보다 더 두껍게 형성할 수 있다.
일 실시예에 있어서, 상기 제2 층간 절연막은 실리콘 산화물, 실리콘 질화물, SiC, SiCN, SiON으로 이루어지는 군에서 선택된 어느 하나의 물질을 사용하여 형성할 수 있다.
일 실시예에 있어서, 상기 희생 스페이서 및 데미지 패턴을 제거하는 것은 등방성 식각 공정으로 수행할 수 있다.
일 실시예에 있어서, 상기 제2 층간 절연막 및 도전막 패턴 상에, 상기 제2 에어갭의 적어도 일부를 채우도록 캡핑 절연막을 형성할 수 있다. 상기 캡핑 절연막은 화학 기상 증착법 또는 원자층 적층법으로 형성할 수 있다.
일 실시예에 있어서, 상기 제2 에어갭을 유지하면서 상기 제2 층간 절연막 및 도전막 상에 식각 저지막을 형성한다. 상기 식각 저지막 상에 제3 층간 절연막을 형성한다. 상기 제3 층간 절연막 및 식각 저지막의 일부분을 식각하여, 도전 패턴의 상부면 및 제2 에어갭을 노출하는 제2 개구부를 형성한다. 상기 제2 에어갭의 내부를 채우면서 상기 제2 개구부의 측벽, 저면 및 제3 층간 절연막 상부면을 따라 스페이서막을 형성한다. 또한, 상기 스페이서막을 이방성 식각하여, 상기 제2 개구부의 측벽 및 제2 에어갭 내부에 절연막 패턴을 형성한다.
일 실시예에 있어서, 상기 스페이서막은 원자층 적층방법으로 절연물질을 증착시켜 형성할 수 있다.
일 실시예에 있어서, 상기 절연막 패턴이 형성된 제2 개구부 내부에 상부 도전막을 형성한다. 또한, 상기 제3 층간 절연막의 상부면이 노출되도록 상기 상부 도전막을 평탄화시켜 상부 도전 패턴을 형성한다.
일 실시예에 있어서, 상기 도전 패턴 상부면에 선택적으로 캡핑 금속 패턴을 형성하는 공정을 더 수행할 수 있다. 상기 캡핑 금속 패턴은 무전해 도금법으로 형성할 수 있다. 상기 캡핑 금속 패턴은 탄탈륨, 탄탈륨 질화물, 코발트, 코발트 실리사이드, CoWP 및 CoPRu 로 이루어지는 군에서 선택된 적어도 하나의 물질로 형성할 수 있다.
일 실시예에 있어서, 상기 도전 패턴은 구리를 포함할 수 있다.
일 실시예에 있어서, 상기 개구부 내부에 도전 패턴을 형성하기 위하여, 상기 개구부 내부의 표면을 따라 베리어 금속막을 형성한다. 상기 베리어 금속막 상에 금속막을 형성한다. 또한, 상기 제2 층간 절연막 상부면이 노출되도록 상기 금속막을 연마한다.
본 발명의 배선 구조물 형성 방법에 의하면, 도전 패턴들의 하부 측벽에는 상대적으로 넓은 폭의 제1 에어갭을 갖고, 도전 패턴들의 상부 측벽에는 제1 에어갭보다 좁은 폭의 제2 에어갭을 갖는 배선 구조물을 형성할 수 있다.
상기 제1 에어갭에는 유전율이 낮은 공기로 채워지기 때문에, 상기 도전 패턴들 사이에서 발생되는 기생 커패시턴스가 감소된다. 또한, 상기 제2 에어갭의 폭이 좁으므로, 상기 도전 패턴 상에 상부 구조물을 형성하는 공정에서 불량의 발생을 감소시킬 수 있다.
또한, 본 발명의 방법에 의하면, 상기 제1 및 제2 에어갭이 설계된 폭을 갖도록 용이하게 콘트롤할 수 있다. 그러므로, 본 발명의 방법에 의해 제조된 배선 구조물은 저저항을 갖고, 기생 커패시터가 감소되면서도 안정된 구조를 갖는다. 본 발명의 배선 구조물은 다양한 반도체 소자의 배선에 적용함으로써, 고집적화되면서도 동작 특성이 우수한 반도체 소자를 구현할 수 있다.
도 1 내지 도 6은 본 발명의 실시예 1에 따른 배선 구조물의 형성 방법을 나타내는 단면도이다.
도 7은 본 발명의 실시예 1에 따른 배선 구조물의 사시도이다.
도 8은 본 발명의 실시예 2에 따른 배선 구조물의 형성 방법을 설명하기 위한 단면도이다.
도 9는 본 발명의 실시예 2에 따른 배선 구조물의 형성 방법을 설명하기 위한 사시도이다.
도 10 내지 도 13은 본 발명의 실시예 3에 따른 배선 구조물의 형성 방법을 설명하기 위한 단면도들이다.
도 14는 본 발명의 실시예 3에 따른 배선 구조물의 형성 방법을 설명하기 위한 사시도들이다.
도 15 내지 17은 본 발명의 실시예 4에 따른 배선 구조물의 형성 방법을 설명하기 위한 단면도들이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다. 그러나, 본 발명이 하기의 실시예들에 한정되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 즉, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예들을 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다. 본문에 설명된 실시예들에 의해 한정되는 것이 아니므로 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2, 제3 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다. 어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해될 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에" 또는 "~에 인접하는" 등도 마찬가지로 해석될 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다", "가지다" 또는 "구비하다" 등의 용어는 특징, 숫자, 단계, 동작, 구성 요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해될 것이다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시예 1
도 1 내지 도 6은 본 발명의 실시예 1에 따른 배선 구조물의 형성 방법을 나타내는 단면도이다. 도 7은 본 발명의 실시예 1에 따른 배선 구조물의 사시도이다.
도 1을 참조하면, 기판(100) 상에 제1 층간 절연막(102)을 형성한다.
상기 제1 층간 절연막(102)은 실리콘 산화물(SiO2)의 유전율인 3.9보다 낮은 유전율을 갖는 저유전 물질로 형성되는 것이 바람직하다. 일반적으로, 탄소가 포함되는 경우 물질의 유전율이 낮아지게 된다. 그러므로, 저유전율을 갖는 상기 제1 층간 절연막(102)은 CxHy기(x,y는 자연수)를 포함하는 절연 물질일 수 있다. 또한, 제1 층간 절연막(102)은 다공성의 절연물질 일 수 있다.
상기 제1 층간 절연막(102)은 표면 처리 공정을 수행할 때 표면에 데미지(damage)가 크게 발생되는 물질로 형성된다. 일 예로, 상기 제1 층간 절연막(102)은 플라즈마 에싱 공정을 수행할 때 표면 데미지가 크게 발생되는 물질로 형성된다. 특히, CxHy기(x,y는 자연수)를 포함하는 절연 물질인 경우, 상기 플라즈마 에싱 공정 시에 절연물질 내의 탄소가 반응에 의해 제거됨으로써 상기 제1 층간 절연막(102)에는 데미지가 발생하게 된다.
상기한 특징을 갖는 제1 층간 절연막(102)의 구체적인 예로는, SiCOH를 들 수 있다. 상기 SiCOH는 불순물이 도핑되어 있거나 또는 불순물이 도핑되어 있지 않을 수 있다.
상기 제1 층간 절연막(102) 상에 제2 층간 절연막(104)을 형성한다. 상기 제2 층간 절연막(104)은 CxHy기(x,y는 자연수)를 포함하지 않는 절연 물질을 사용하여 형성한다. 즉, 상기 제2 층간 절연막(104)은 CxHy기(x,y는 자연수)를 포함하고 있지 않으므로, 표면 처리 공정 시에 제2 층간 절연막(104)의 표면에 데미지가 거의 발생되지 않는다. 상기 제2 층간 절연막(104)은 실리콘 산화물, 실리콘 질화물, SiC, SiCN, SiON 등으로 형성될 수 있다. 이들은 단독으로 형성되는 것이 바람직하지만, 2 이상이 적층될 수도 있다.
상기 제2 층간 절연막(104)은 상기 제1 층간 절연막(102)보다 얇은 두께를 갖도록 형성할 수 있다. 일 예로, 상기 제2 층간 절연막(104)은 상기 제1 및 2 층간 절연막(102, 104)의 합계 두께의 20% 이내의 두께로 형성할 수 있다.
또한, 배선 구조물에 포함되는 도전 패턴의 기생 커패시터를 감소시키기 위해서는 상기 제2 층간 절연막(104)의 두께를 얇게 형성하여야 한다. 그렇지만, 상기 도전 패턴을 형성하기 위한 연마 공정에서 상기 제2 층간 절연막(104)이 모두 소모되지 않아야 하므로, 상기 제2 층간 절연막(104)은 도전막의 연마 마진에 따라 증착 두께를 조절하여야 한다.
상기 제2 층간 절연막(104)이 1000Å보다 얇으면, 후속 도전막의 연마 시에 제2 층간 절연막(104)이 모두 제거될 수 있어 바람직하지 않다. 또한, 상기 제2 층간 절연막(104)이 3000Å보다 두꺼우면 기생 커패시턴스 감소 효과가 작다. 그러므로, 상기 제2 층간 절연막(104)은 1000 내지 3000Å의 두께로 형성할 수 있다.
일 실시예로, 상기 제1 및 제2 층간 절연막(102, 104)이 실리콘 산화물 계열의 물질로 이루어지는 경우, 상기 제1 층간 절연막(102) 및 제2 층간 절연막(104)은 동일한 공정 설비 내에서 인-시튜로 형성할 수 있다.
도 2를 참조하면, 상기 제2 층간 절연막(104) 상에 포토레지스트막(도시안함)을 코팅한다. 상기 포토레지스트막을 노광하여 포토레지스트 패턴(106)을 형성한다. 상기 포토레지스트 패턴(106)은 배선이 형성되어야 할 부위를 선택적으로 노출한다. 본 실시예에서, 상기 포토레지스트 패턴(106)의 노출 부위는 제1 방향으로 연장되는 트렌치 형상을 갖는다.
상기 포토레지스트 패턴(106)을 식각 마스크로 사용하여 상기 제2 층간 절연막(104) 및 제1 층간 절연막(102)을 순차적으로 식각하여 개구부(107)를 형성한다. 이로써, 상기 개구부(107)가 포함된 예비 제1 층간 절연막 패턴(102a) 및 제2 층간 절연막 패턴(104a)이 형성된다.
이 때, 상기 개구부(107)는 형성하고자 하는 도전 패턴의 형상과 동일한 형상을 갖는다. 즉, 상기 도전 패턴의 형상에 따라 상기 개구부(107)의 형상은 다양하게 변할 수 있다.
도 3을 참조하면, 상기 포토레지스트 패턴(106)을 플라즈마 에싱 공정을 통해 제거한다. 상기 에싱 공정에서 산소 또는 산소를 포함하는 가스를 에싱 가스로써 사용할 수 있다. 구체적으로, 상기 에싱 공정에서, CO2 또는 O2를 에싱 가스로 사용할 수 있으며, 비활성 가스로써 N2를 가스를 더 사용할 수 있다.
상기 플라즈마 에싱 공정을 수행하면, 상기 개구부(107)의 측벽에 노출되어 있는 예비 제1 층간 절연막 패턴(102a)의 표면은 플라즈마 데미지를 받게된다. 즉, 예비 제1 층간 절연막 패턴(102a)에 포함된 탄소는 에싱 가스로 제공되는 산소와 결합하여 제거되고, 이로인해 상기 예비 제1 절연막 패턴(102a) 표면에서 탄소가 제거된 부위에는 기공이 생성됨으로써 다공성의(porous) 데미지 패턴(108)이 형성된다. 즉, 상기 플라즈마 에싱 공정에 의해 예비 제1 층간 절연막 패턴(102a)은 제1 층간 절연막 패턴(102b) 및 데미지 패턴(108)으로 변하게 된다.
반면에, 상기 제2 층간 절연막 패턴(104a)에는 CxHy기(x,y는 자연수)가 포함되어 있지 않으므로, 개구부(107) 측벽에 노출되어 있는 제2 층간 절연막 패턴(104a)에는 플라즈마 데미지가 발생되지 않는다. 즉, 상기 데미지 패턴(108)은 제1 층간 절연막 패턴(102a)의 측벽에만 형성된다.
상기 데미지 패턴(108)은 상기 제1 층간 절연막 패턴(102b)에 비해 더욱 기공이 많으면서 탄소 성분이 부족하므로, 상기 제1 층간 절연막 패턴(102b)과 다른 식각 특성을 갖는다.
설명한 것과 같이, 상기 에싱 공정을 수행하면, 상기 포토레지스트 패턴(106)이 제거될 뿐 아니라, 상기 개구부(107)의 양측벽에 노출된 제1 층간 절연막 패턴(102b)의 측벽에 데미지 패턴(108)이 생성된다. 상기 데미지 패턴(108)은 후속 공정을 통해 선택적으로 제거되어 도전 패턴의 하부 측벽에 제1 에어갭을 생성시킨다. 그러므로, 상기 에싱 공정 조건을 조절함으로써, 상기 데미지 패턴(108)의 두께를 조절할 수 있으며, 이로써 후속 공정에서 생성되는 제1 에어갭의 너비를 조절할 수 있다. 예를들어, 플라즈마 에싱 공정에서의 온도, 압력, 가스의 종류, 공정 진행 시간 및 플라즈마 파워 등을 조절함으로써, 상기 데미지 패턴(108)의 두께를 조절할 수 있다.
도 4를 참조하면, 상기 개구부(107)의 측벽 및 저면과 상기 제2 층간 절연막 패턴(104a)의 상부면을 따라 희생 스페이서막(도시안함)을 형성한다. 상기 희생 스페이서막은 제1 및 제2 층간 절연막 패턴(102b, 104a)과의 식각 선택비가 높은 물질로 형성하여야 한다. 또한, 상기 희생 스페이서막은 등방성 식각 공정에 의해 빠르게 제거될 수 있는 물질로 형성하여야 한다. 일 예로, 상기 희생 스페이서막은 실리콘 질화물로 형성할 수 있다. 상기 실리콘 질화물은 다공성을 갖는 것이 바람직하다.
다음에, 상기 희생 스페이서막을 이방성 식각함으로써, 상기 개구부(107)의 측벽에 희생 스페이서(110)를 형성한다. 상기 희생 스페이서(110)는 후속 공정을 통해 제거되어 도전막 상부 측벽과 상기 제2 층간 절연막 패턴(104a) 사이에 제2 에어갭을 생성시키는 역할을 한다. 즉, 상기 희생 스페이서막의 증착 두께는 상기 도전 패턴 측벽과 제2 층간 절연막 패턴(104a) 사이에서 이격되는 너비가 된다. 때문에, 상기 희생 스페이서막의 증착 두께를 조절함으로써 도전 패턴 상부 측벽에 생성되는 제2 에어갭의 너비를 용이하게 조절할 수 있다.
도 5를 참조하면, 상기 개구부(107) 내부를 채우도록 도전막(도시안함)을 형성한다. 상기 도전막은 베리어 금속막 및 금속막을 포함한다.
구체적으로, 상기 개구부(107) 표면을 따라 베리어 금속막(도시안함)을 형성하고, 상기 베리어 금속막 상에 금속막(도시안함)을 형성할 수 있다. 상기 베리어 금속막은 상기 금속막 내에 포함된 금속 원자의 확산을 방지하는 역할을 한다. 상기 베리어 금속막으로 사용될 수 있는 물질의 예로는, 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물 등을 들 수 있다. 또한, 상기 금속막으로 사용될 수 있는 물질의 예로는 구리를 들 수 있다. 상기 구리막은 전기화학 도금(Electro-chemical plating), 전해 도금(Electro plating), 또는 무전해 도금(Electroless plating) 등의 공정을 이용하여 증착할 수 있다.
이 후, 상기 제2 층간 절연막 패턴(104a)의 상부면이 노출되도록 상기 도전막을 화학기계적 연마 공정을 통해 연마함으로써 도전 패턴(116)을 형성한다. 상기 도전 패턴(116)은 베리어 금속막 패턴(112) 및 금속막 패턴(114)을 포함한다. 이 때, 상기 제2 층간 절연막 패턴(104a)과 상기 도전 패턴(116) 사이에는 상기 희생 스페이서(110)가 노출된다. 본 실시예에서, 상기 도전 패턴(116)은 라인 형상을 갖는다.
도 6 및 도 7을 참조하면, 상기 노출된 희생 스페이서(110)를 제거하고, 계속하여 상기 제1 층간 절연막 패턴(102b)의 측벽에 형성되어 있는 데미지 패턴(108)을 함께 제거한다. 상기 제거 공정은 등방성 식각 공정에 의해 수행되며, 예를들어 습식 식각 공정을 통해 수행될 수 있다. 이 때, 상기 제1 및 제2 층간 절연막 패턴(102b, 104a)은 거의 제거되지 않도록 한다.
상기 희생 스페이서(110) 및 데미지 패턴(108)은 희석된 HF(Diluted HF)를 사용하여 제거할 수 있다. 상기 식각액을 사용하는 경우 매우 빠르게 희생 스페이서(110) 및 데미지 패턴(108)이 제거되므로, 식각 공정 수행 시간을 조절하여 상기 희생 스페이서(110) 및 데미지 패턴(108)만을 선택적으로 제거할 수 있다.
따라서, 상기 희생 스페이서(110)를 제거하고 나면, 상기 제2 층간 절연막 패턴(104a)의 측벽 부위에는 상기 희생 스페이서(110)의 폭만큼의 제2 에어갭(120)이 생성된다. 또한, 상기 제1 층간 절연막 패턴(102b)의 측벽 부위에는 상기 희생 스페이서(110) 및 데미지 패턴(108)의 폭 만큼의 제1 에어갭(118)이 생성된다.
그러므로, 상기 제1 층간 절연막 패턴(102b)과 도전 패턴(116) 사이의 제1 에어갭(118)의 폭이 상기 제2 층간 절연막 패턴(104a)과 도전 패턴 (116)사이의 제2 에어갭(120)의 폭보다 더 넓다.
상기 설명한 방법에 의하면, 상기 희생 스페이서(110) 및 데미지 패턴(108)을 제거함으로써, 서로 다른 폭을 갖는 상기 제1 에어갭(118) 및 제2 에어갭(120)을 용이하게 형성할 수 있다.
본 실시예의 방법에 의해 형성된 배선 구조물은 상기 제1 에어갭(118)에 비해 제2 에어갭(120)의 폭이 더 좁으므로, 상부에 구조물들을 형성하는 후속 공정들을 더욱 용이하게 수행할 수 있다. 또한, 상기 제1 에어갭(118)의 폭을 넓게 함으로써, 배선 구조물의 기생 커패시턴스를 더욱 감소시킬 수 있다.
실시예 2
도 8은 본 발명의 일 실시예에 따른 배선 구조물의 형성 방법을 설명하기 위한 단면도이다. 도 9는 본 발명의 일 실시예에 따른 배선 구조물의 형성 방법을 설명하기 위한 사시도이다.
본 실시예에 따른 배선 구조물은 상기 실시예 1에 따른 배선 구조물을 형성한 후, 캡핑 절연막을 증착하는 공정을 더 수행함으로써 형성될 수 있다.
즉, 도 1 내지 도 7을 참조로 설명한 공정들을 수행하여 도 6 및 7에 도시된 구조를 형성한다.
이 후, 도 8 및 9를 참조하면, 상기 제2 에어갭(120) 내부를 채우면서 상기 제2 층간 절연막 패턴(104a) 및 도전 패턴(116)을 덮는 캡핑 절연막(122)을 형성한다. 상기 캡핑 절연막(122)은 도전 패턴의 상부면을 캡핑함으로써, 상기 도전 패턴에 포함된 금속 원소, 예를들어 구리가 상기 도전 패턴 상부면 위로 확산되는 것을 방지한다. 상기 금속 원소가 확산되어 일렉트로 마이그레이션(electromigration) 현상이 발생되면, 상기 도전 패턴(116)이 단선되는 불량이 발생될 수 있다.
상기 캡핑 절연막(122)으로 사용될 수 있는 물질의 예로는 SiN, SiC, SiCN 등을 들 수 있다. 이들은 단일막으로 형성되거나 복합막으로 형성될 수 있다.
상기 좁은 폭을 갖는 제2 에어갭(120) 부위를 상기 캡핑 절연막(122)으로 채우기 위하여, 상기 캡핑 절연막(122)은 플라즈마 강화 화학기상 증착 공정(PE-CVD) 또는 원자층 적층 공정을 통해 형성하는 것이 바람직하다. 상기 증착 공정들을 수행하면, 좁은 제2 에어갭(120) 부위에 절연 물질을 채워넣으면서 상기 도전 패턴(116)의 상부면을 캡핑할 수 있다.
도시된 것과 같이, 상기 제2 에어갭 내부에 채워지는 상기 캡핑 절연막의 저면은 상기 제1 층간 절연막 패턴(102b)의 상부면과 같거나 또는 상부면보다 높게 위치한다. 따라서, 상기 제1 에어갭(118) 내에는 상기 캡핑 절연막(122)이 구비되지 않는다. 즉, 상기 캡핑 절연막(122)은 상기 제1 에어갭(118)의 입구 부위가 외부에 노출되지 않도록 막아주는 역할을 한다.
도시된 것과 같이, 본 실시예의 배선 구조물은 도전 패턴(116)의 측벽으로 제1 에어갭(118)이 구비된다. 또한, 상기 도전 패턴(116)과 상기 제2 층간 절연막 패턴(104a)사이와, 상기 도전 패턴(116) 및 제2 층간 절연막 패턴(104a) 상부면에는 상기 캡핑 절연막(122)이 채워진다. 상기 캡핑 절연막(122)에 의해 상기 제1 에어갭(118) 입구 부위가 닫혀진 형상을 가지게 되어, 상기 배선 구조물은 보다 안정된 구조를 갖는다. 그리고, 금속 마이그레이션에 의한 상기 도전 패턴(116)의 단선 불량도 감소된다.
실시예 3
도 10 내지 도 15는 본 발명의 실시예 3에 따른 배선 구조물의 형성 방법을 설명하기 위한 단면도들이다.
실시예 3에 따른 배선 구조물은 상기 실시예 1에 따른 배선 구조물을 형성한 후, 계속하여 후속 공정들을 수행함으로써 형성될 수 있다.
도 10을 참조하면, 먼저 도 1 내지 도 7을 참조로 설명한 공정들을 수행하여 도 6 및 7에 개시된 구조물을 형성한다.
이 후, 상기 제2 층간 절연막 패턴(104a) 및 상기 제2 에어갭(120) 상부를 덮는 식각 저지막(130)을 형성한다. 이 때, 상기 식각 저지막(130)은 상기 제2 에어갭(120) 내부를 채우지 않도록 형성되어야 한다. 상기 제2 에어갭(120)은 상기 제1 에어갭(118)에 비해 좁은 내부폭을 가진다. 그러므로, 스텝커버러지 특성이 양호하지 않은 증착 공정을 수행하면, 상기 제2 에어갭(120) 내부를 채우지 않으면서 상기 식각 저지막(130)을 형성할 수 있다. 상기 식각 저지막(130)으로 사용될 수 있는 물질의 예로는 SiN, SiCN 등을 들 수 있다. 이들은 단일막으로 형성되는 것이 바람직하지만, 복합막으로 형성될 수도 있다. 상기 식각 저지막(130)은 상기 도전 패턴(116)에 포함된 금속 원자의 확산을 방지하기 위한 베리어 절연막으로도 사용된다.
상기 식각 저지막(130) 상에 제3 층간 절연막(132)을 형성한다. 상기 제3 층간 절연막(132)은 실리콘 산화물을 화학기상 증착공정을 통해 형성할 수 있다. 상기 제3 층간 절연막(132)은 저유전율을 갖는 산화물로 형성될 수도 있다. 그러나, 이와는 달리, 상기 제3 층간 절연막(132)은 저유전율을 갖는 산화물로 이루어지지 않아도 된다.
도 11을 참조하면, 상기 제3 층간 절연막(132) 상에 포토레지스트막을 코팅한다. 상기 포토레지스트막을 노광 공정을 통해 패터닝함으로써, 포토레지스트 패턴(도시안함)을 형성한다. 상기 포토레지스트 패턴은 도전 패턴(116)들의 일부분과 대향하는 부위의 제3 층간 절연막(132) 상부면을 노출시키는 형상을 갖는다.
상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 제3 층간 절연막(132)을 이방성 식각한다. 상기 식각 공정은 상기 식각 저지막(130)의 상부면이 노출될 때까지 수행된다. 다음에, 노출된 상기 식각 저지막(130)을 식각함으로써, 상기 도전 패턴(116)의 상부면을 노출하는 제2 개구부(134)를 형성한다. 상기 제2 개구부(134)는 콘택홀의 형상을 가질 수 있다.
이 때, 상기 제2 개구부(134) 아래에는 상기 도전 패턴(116)과 접하는 제2 에어갭(120)이 위치할 수 있다. 이 경우, 상기 제2 개구부(134)에 의해 상기 제2 에어갭(120)의 입구 부위가 열려지면서, 상기 제2 개구부(134) 및 제2 에어갭(120)이 서로 연통하는 형상을 갖는다. 그러나, 도시된 것과 같이, 상기 도전 패턴(116)들의 일부 영역에는 상기 제2 개구부(134)가 형성되지 않으며, 상기 제2 개구부(134)가 형성되지 않은 부위의 제2 에어갭(120)은 상기 식각 저지막(130)에 의해 입구 부위가 막혀있는 형상을 갖는다.
상기 제2 개구부(134)의 측벽, 저면, 상기 제2 개구부(134)와 연결된 제2 에어갭(120) 부위, 상기 제3 층간 절연막(132) 표면을 따라 스페이서용 절연막(136)을 형성한다. 상기 스페이서용 절연막(136)은 실리콘 질화물을 포함할 수 있다. 상기 스페이서용 절연막(136)은 좁은 폭을 갖는 상기 제2 에어갭(120) 부위를 채우도록 형성되어야 한다. 즉, 상기 제2 에어갭(120) 및 상기 제2 개구부(134)가 연통되어 있지 않도록 하여야 한다. 그러므로, 상기 스페이서용 절연막(136)은 스텝커버러지 특성이 우수한 원자층 적층법을 이용하여 형성할 수 있다.
도 12를 참조하면, 상기 스페이서용 절연막(136)을 이방성 식각함으로써, 상기 제2 개구부(134)의 측벽에 스페이서(136a)를 형성한다. 상기 공정을 수행하면, 상기 제2 개구부(134)의 저면에는 도전 패턴(116)의 상부면이 노출된다.
상기 제2 에어갭(120) 및 제2 개구부(134)가 서로 연통하고 있지 않으므로, 상기 이방성 식각 공정을 수행할 때 상기 제2 에어갭(120) 양측의 도전 패턴(116), 제2 층간 절연막 패턴(104a)이 손상되지 않는다. 또한, 상기 이방성 식각 공정이 완료된 후에도 상기 제2 개구부(134) 아래의 제2 에어갭(120) 부위는 절연막 패턴(136b)이 남아있게 된다.
도 13 및 14를 참조하면, 상기 제2 개구부(134) 내부에 도전막을 증착시킨다. 이 후, 연마 공정을 통해 상기 제2 개구부(134) 내부에만 도전막이 남도록 함으로써, 상기 제2 개구부(134) 내부에 상부 도전 패턴(138)을 형성한다. 상기 상부 도전 패턴(138)은 하부에 형성되어 있는 상기 도전 패턴(116)과 전기적으로 연결되는 형상을 갖는다. 그러나, 상기 제2 개구부 (134) 저면과 연결된 제2 에어갭(120) 내부에는 상기 절연막 패턴(136b)이 채워져 있으므로, 상기 제2 에어갭(120) 내에는 상기 상부 도전 패턴(138)이 형성되지 않는다. 따라서, 상기 제1 및/또는 제2 에어갭(118, 120) 내부에 도전 물질이 채워짐으로써 발생되는 불량을 방지할 수 있다.
실시예 4
도 15 내지 17은 본 발명의 실시예 4에 따른 배선 구조물의 형성 방법을 설명하기 위한 단면도들이다.
도 15를 참조하면, 먼저 도 1 내지 도 6을 참조로 설명한 공정들을 수행하여 도 6에 개시된 구조물을 형성한다.
이 후, 상기 도전 패턴(116)의 상부에 선택적으로 캡핑 금속 패턴(140)을 형성한다. 상기 캡핑 금속 패턴(140)은 상기 도전 패턴(116) 내의 금속들이 확산되지 않도록 하는 역할을 하며, 이를 위하여 베리어 금속 물질로써 형성할 수 있다.
상기 캡핑 금속 패턴(140)은 무전해 도금법을 통해 형성할 수 있다. 상기 캡핑 금속 패턴(140)을 형성하는 과정을 보다 구체적으로 설명하면, 먼저 물을 기반으로 하는 재료를 상기 제2 층간 절연막 패턴(104a) 표면에 선택적으로 흡착시킨다. 이 후, 무전해 도금법을 이용하여 캡핑 금속 패턴(140)을 형성한다. 상기 재료가 흡착된 제2 층간 절연막 패턴(104a)의 표면은 친수성을 가지기 때문에, 상기 무전해 도금을 실시하더라도 상기 제2 층간 절연막 패턴(104a)의 표면에는 상기 캡핑 금속 패턴(140)이 형성되지 않는다. 그러므로, 상기 도전 패턴(116) 상에만 캡핑 금속 패턴(140)을 형성할 수 있다. 상기 캡핑 금속 패턴(140)을 형성한 이 후에, 세정 공정을 통해 상기 제2 층간 절연막 패턴(104a)의 표면에 흡착된 재료를 제거한다. 상기 캡핑 금속 패턴(140)으로 사용될 수 있는 금속의 예로는 Ta, TaN, Co, CoSi2, CoWP, CoPRu 등을 들 수 있다.
도 16을 참조하면, 상기 희생 스페이서(110) 및 데미지 패턴(108)을 등방성 식각 공정을 통해 제거한다. 상기 등방성 식각 공정은 습식 식각 공정을 포함한다. 상기 제거 공정을 수행할 때 상기 제1 및 제2 층간 절연막 패턴(102b, 104a)은 식각되지 않고 남겨져 있어야 한다. 구체적으로, 상기 희생 스페이서(110) 및 데미지 패턴(108)은 희석된 HF(Diluted HF)를 사용하여 제거할 수 있다. 상기 공정을 수행하면, 제1 층간 절연막 패턴(102b)과 도전 패턴(116) 사이와, 제2 층간 절연막 패턴(104a)과 도전 패턴(116) 사이에는 각각 제1 및 제2 에어갭(118, 120)이 생성된다.
도 17을 참조하면, 상기 도전 패턴(116) 및 상기 제2 층간 절연막 패턴(104a) 사이의 제2 에어갭(120) 내부를 매립하면서 상기 캡핑 금속 패턴(140) 및 제2 층간 절연막 패턴(104a) 상에 절연막(142)을 형성한다.
상기 절연막(142)은 상기 도전 패턴(116) 및 상기 제2 층간 절연막 패턴(104a) 사이의 좁은 제2 에어갭(120) 내부를 매립하도록 하기 위하여 원자층 적층 공정을 통해 증착되는 것이 바람직하다. 이 때, 상기 제1 에어갭(118) 내부에는 상기 절연막(142)이 증착되지 않도록 한다. 즉, 상기 절연막(142)에 의해 상기 제1 에어갭(118)의 입구 부위가 닫혀있는 형상을 갖는다. 본 실시예에서는, 상기 도전 패턴(116) 상에 캡핑 금속 패턴(140)이 형성되어 있으므로, 상기 절연막(142)이 실리콘 산화물로 형성되어 있더라도 상기 도전 패턴(116) 내의 금속이 확산되지 않는다. 때문에, 상기 절연막(142)은 실리콘 산화물로 형성할 수 있다.
본 실시예의 배선 구조물은 상기 도전 패턴(116) 상에 캡핑용 금속 패턴(140)이 선택적으로 구비됨으로써, 일렉트로마이그레이션에 의해서 상기 도전 패턴(116)이 단선되는 불량이 감소된다.
상기 설명한 것과 같이, 본 발명의 배선 구조물은 저저항을 가지면서도 기생 커패시터가 감소되고, 안정된 구조를 갖는다. 그러므로, 본 발명의 배선 구조물은 고집적화된 다양한 반도체 소자의 배선에 적용될 수 있다. 특히, 반도체 메모리 소자의 금속 배선을 구현할 때, 본 발명의 배선 구조물을 적용할 수 있다. 이 경우, 상기 반도체 메모리 소자의 RC 지연 시간을 감소시킬 수 있다.
100 : 기판 102 : 제1 층간 절연막
102a : 예비 제1 층간 절연막 패턴 102b : 제1 층간 절연막 패턴
104 : 제2 층간 절연막 104a : 제2 층간 절연막 패턴
106 : 포토레지스트 패턴 107 : 개구부
108 : 데미지 패 110 : 희생 스페이서
112 : 베리어 금속막 패턴 114: 금속막 패턴
116 : 도전 패턴 118 : 제1 에어갭
120 : 제2 에어갭 122 : 캡핑 절연막
130 : 식각 저지막 132 : 제3 층간 절연막
134 : 제2 개구부 136 : 스페이서용 절연막
136a : 스페이서 136b : 절연막 패턴
138 : 상부 도전 패턴

Claims (10)

  1. 기판 상에 CxHy기(x,y는 자연수)를 포함하는 제1 층간 절연막을 형성하는 단계;
    상기 제1 층간 절연막 상에 CxHy기(x,y는 자연수)를 포함하지 않는 제2 층간 절연막을 형성하는 단계;
    상기 제1 및 제2 층간 절연막의 일부를 사진 식각하여 개구부를 형성하는 단계;
    상기 개구부 측벽에 노출된 제1 층간 절연막을 처리하여 데미지 패턴을 형성하는 단계;
    상기 개구부 측벽에 희생 스페이서를 형성하는 단계;
    상기 개구부 내부에 도전 패턴을 형성하는 단계; 및
    상기 희생 스페이서 및 데미지 패턴을 제거하여, 상기 도전 패턴 측벽과 제1 층간 절연막 사이에 제1 에어갭과, 상기 도전 패턴 측벽과 제2 층간 절연막 사이에 제2 에어갭을 각각 생성하는 단계를 포함하는 것을 특징으로 하는 배선 구조물 형성 방법.
  2. 제1항에 있어서, 상기 데미지 패턴은 표면 처리에 의해 상기 노출된 제1 층간 절연막에 포함된 탄소가 반응에 의해 일부 제거되어 생성된 막인 것을 특징으로 하는 배선 구조물 형성 방법.
  3. 제2항에 있어서, 상기 데미지 패턴은 플라즈마 에싱 공정을 수행하여 생성시키는 것을 특징으로 하는 배선 구조물 형성 방법.
  4. 제1항에 있어서, 상기 희생 스페이서 및 데미지 패턴의 폭의 합이 상기 도전막 패턴과 제1 층간 절연막 패턴간의 제1 에어갭의 폭이 되도록 상기 데미지 패턴을 형성하기 위한 표면 처리 조건을 조절하는 것을 특징으로 하는 배선 구조물 형성 방법.
  5. 제1항에 있어서, 상기 제1 에어갭은 상기 제2 에어갭보다 넓은 폭을 갖는 것을 특징으로 하는 배선 구조물 형성 방법.
  6. 제1항에 있어서, 상기 희생 스페이서를 형성하는 단계는,
    상기 개구부의 측벽, 저면 및 제2 층간 절연막의 상부면에 다공성의 질화막을 형성하는 단계; 및
    상기 질화막을 이방성 식각하는 단계를 포함하는 것을 특징으로 하는 배선 구조물 형성 방법.
  7. 제1항에 있어서, 상기 희생 스페이서의 폭은 도전 패턴과 제2 층간 절연막과의 사이에 생성되는 제2 에어갭의 폭과 동일하게 되도록 하는 것을 특징으로 하는 배선 구조물 형성 방법.
  8. 제1항에 있어서, 상기 제1 층간 절연막은 상기 제2 층간 절연막의 두께보다 더 두껍게 형성하는 것을 특징으로 하는 배선 구조물 형성 방법.
  9. 제1항에 있어서, 상기 제2 층간 절연막은 실리콘 산화물, 실리콘 질화물, SiC, SiCN, SiON으로 이루어지는 군에서 선택된 어느 하나의 물질을 사용하여 형성하는 것을 특징으로 하는 배선 구조물 형성 방법.
  10. 제1항에 있어서, 상기 희생 스페이서 및 데미지 패턴을 제거하는 것은 등방성 식각 공정을 통해 수행하는 것을 특징으로 하는 배선 구조물 형성 방법.
KR1020100031172A 2009-03-26 2010-04-06 배선 구조물의 형성 방법 KR20110111868A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100031172A KR20110111868A (ko) 2010-04-06 2010-04-06 배선 구조물의 형성 방법
US13/080,001 US8298911B2 (en) 2009-03-26 2011-04-05 Methods of forming wiring structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100031172A KR20110111868A (ko) 2010-04-06 2010-04-06 배선 구조물의 형성 방법

Publications (1)

Publication Number Publication Date
KR20110111868A true KR20110111868A (ko) 2011-10-12

Family

ID=45027804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100031172A KR20110111868A (ko) 2009-03-26 2010-04-06 배선 구조물의 형성 방법

Country Status (1)

Country Link
KR (1) KR20110111868A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150024068A (ko) * 2013-08-26 2015-03-06 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR20150049167A (ko) * 2013-10-29 2015-05-08 삼성전자주식회사 반도체 장치 및 그 제조방법
KR20150081620A (ko) * 2014-01-06 2015-07-15 삼성전자주식회사 배선 구조물 형성 방법 및 반도체 장치의 제조 방법
KR20160010081A (ko) * 2014-07-18 2016-01-27 삼성전자주식회사 반도체 장치 및 그 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150024068A (ko) * 2013-08-26 2015-03-06 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR20150049167A (ko) * 2013-10-29 2015-05-08 삼성전자주식회사 반도체 장치 및 그 제조방법
KR20150081620A (ko) * 2014-01-06 2015-07-15 삼성전자주식회사 배선 구조물 형성 방법 및 반도체 장치의 제조 방법
KR20160010081A (ko) * 2014-07-18 2016-01-27 삼성전자주식회사 반도체 장치 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US7871923B2 (en) Self-aligned air-gap in interconnect structures
KR101536333B1 (ko) 배선 구조물 및 이의 형성 방법
US7700479B2 (en) Cleaning processes in the formation of integrated circuit interconnect structures
US7868455B2 (en) Solving via-misalignment issues in interconnect structures having air-gaps
JP5263482B2 (ja) 多層配線構造および多層配線の製造方法
KR20030040169A (ko) 반도체 장치 및 그 제조 방법
JP2005340808A (ja) 半導体装置のバリア構造
JP5193542B2 (ja) 半導体装置の製造方法
US20080014741A1 (en) Process for improving the reliability of interconnect structures and resulting structure
US7217663B2 (en) Via hole and trench structures and fabrication methods thereof and dual damascene structures and fabrication methods thereof
US20080311742A1 (en) Manufacturing method of semiconductor device
TW200816380A (en) Semiconductor device and method for manufacturing semiconductor device
KR20110111868A (ko) 배선 구조물의 형성 방법
US20170148735A1 (en) Interconnect Structure for Semiconductor Devices
KR101077711B1 (ko) 반도체 디바이스 제조 방법
CN114783944A (zh) 互连结构
JP2006196642A (ja) 半導体装置およびその製造方法
JP4525534B2 (ja) 半導体装置の製造方法
CN114068402A (zh) 用于减少线弯曲的金属硬掩模
JP4167672B2 (ja) 半導体装置の製造方法
KR20050057784A (ko) 반도체 소자의 층간 절연막 형성 방법
JP2004172337A (ja) 半導体装置およびその製造方法
US20230178379A1 (en) Film deposition for patterning process
JP5720381B2 (ja) 半導体装置の製造方法
KR100955838B1 (ko) 반도체 소자 및 그 배선 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right