JP5263482B2 - 多層配線構造および多層配線の製造方法 - Google Patents

多層配線構造および多層配線の製造方法 Download PDF

Info

Publication number
JP5263482B2
JP5263482B2 JP2007557851A JP2007557851A JP5263482B2 JP 5263482 B2 JP5263482 B2 JP 5263482B2 JP 2007557851 A JP2007557851 A JP 2007557851A JP 2007557851 A JP2007557851 A JP 2007557851A JP 5263482 B2 JP5263482 B2 JP 5263482B2
Authority
JP
Japan
Prior art keywords
insulating film
wiring
film
wirings
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007557851A
Other languages
English (en)
Other versions
JPWO2007091574A1 (ja
Inventor
浩人 大竹
政由 田上
宗弘 多田
喜宏 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007557851A priority Critical patent/JP5263482B2/ja
Publication of JPWO2007091574A1 publication Critical patent/JPWO2007091574A1/ja
Application granted granted Critical
Publication of JP5263482B2 publication Critical patent/JP5263482B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、多層配線構造および多層配線の製造方法に関し、特にダマシン(damascene)構造と呼ばれる溝配線を有する多層配線構造および多層配線の製造方法に関するものである。
本発明に関する現時点での技術水準をより十分に説明する目的で、本願で引用され或いは特定される特許、特許出願、特許公報、科学論文等の全てを、ここに、参照することでそれらの全ての説明を組入れる。
近年の超ＬＳＩデバイスでは、数ｍｍ角のチップに数百万個以上の素子を集積する必要があるため、素子を微細化し、配線を微細化・多層化することが不可欠となってきている。ここで、特にデバイス動作速度の高速化のため、配線抵抗および層間容量の低減が重要な課題となる。
配線抵抗および層間容量の低減のために、銅を配線材料に、シリコン酸化膜より誘電率の低い膜を層間絶縁膜に用いる方法が用いられている。
銅配線は、低抵抗かつ高信頼性のため、次世代配線材料としてもっとも注目されているものである。しかし、銅は従来のメタル材料と異なり、ドライエッチングによる加工が難しいため、埋め込み配線技術（ダマシン法）が行われている。さらに、層間容量を低減させるため、配線層間膜として空孔（ポア）を内含した低誘電率膜が提案されている。低誘電率膜／銅配線の形成方法としては、例えば図１２のような工法が提案されている。
まず、半導体基板、例えばシリコン基板９０１上に、例えばＭＯＳトランジスタ９０２を形成し、トランジスタ部分を覆うように例えばシリコン酸化膜９０３を層間絶縁膜として成膜し、トランジスタと配線部分をつなぐコンタクトプラグ９０４を例えばタングステンによって形成する。次に、上層の層間絶縁膜のエッチングストッパとしてシリコン炭窒化膜９０５をＣＶＤ法により形成する。さらにシリコン炭窒化膜９０５上に層間絶縁膜として、例えばＣＶＤ法によりポーラスＳｉＯＣＨ膜９０６を形成する。ここでポーラスＳｉＯＣＨ膜としては比誘電率が２．７以下のものが多く使われる。さらにポーラスＳｉＯＣＨ膜のキャップ層としてシリコン酸化膜９０７を形成する。次に、シリコン酸化膜９０７上に、反射防止膜９０８とレジスト膜９０９を形成し、フォトリソグラフィ技術等を用いてレジスト膜に開口溝を形成する〔図１（ａ）〕。レジスト膜９０９をマスクとして、反射防止膜９０８、シリコン酸化膜９０７およびポーラスＳｉＯＣＨ膜９０６をエッチングし〔図１（ｂ）〕、レジスト膜および反射防止膜を除去する〔図１（ｃ）〕。その後、エッチングストッパであるシリコン炭窒化膜９０５をエッチングし〔図１（ｄ）〕、下層のコンタクトプラグ９０４と繋がる配線溝９１０を形成する。その後、Ｔａなどからなるバリア層９１１をスパッタ法で形成し、さらに銅層９１２を例えばスパッタ法およびめっき法で形成して配線溝９１０に埋め込み、化学的機械的研磨法(ＣＭＰ法)で不要の銅層９１２およびバリア層９１１を研磨・除去することによって、溝配線９１３を形成する〔図１（ｅ）〕。さらに銅の拡散を抑制するキャップ膜としてシリコン炭窒化膜９１４を形成する〔図１（ｆ）〕。その後、層間絶縁膜、導電性プラグ、溝配線を必要層数形成して、多層配線を形成する。
以上述べたダマシン工法と呼ばれる製法で製作された従来構造では、微細化に伴って配線間距離が短くなると、配線間の絶縁性が悪くなることが広く知られている。例えば、配線間に電圧を印加して絶縁破壊するまでの時間を計測するＴＤＤＢ(Time Dependent Dielectric Breakdown)の試験では、寸法の縮小に伴って破壊までの時間が短くなっていることが報告されている。このことから、寸法の縮小により、絶縁性を確保するための技術が必要であり、いくつかの方法が提案されている。
ＴＤＤＢ不良は、図２に示すように、Ｃｕ研磨面と同じ高さにある絶縁膜界面を通じてリーク電流が流れ、短絡することが主たる原因とされている。その抑制のために、絶縁膜界面の高さをＣｕ研磨面に対して低くする方法が提案されている（例えば、特許文献１〜３参照）。例えば、特許文献１には、層間絶縁膜上にシリコン窒化膜を形成し、層間絶縁膜およびシリコン窒化膜を貫通する溝にＣｕを埋め込んだ後、配線研磨を行い、シリコン窒化膜をドライエッチングあるいはウエットエッチングによって除去する方法が提案されている。また、特許文献２には、層間絶縁膜中にＣｕ配線を形成した後、ドライエッチングあるいはウエットエッチングによって層間絶縁膜の一部を除去する方法が提案されている。さらに、特許文献３には、層間絶縁膜中にＣｕ配線を形成した後、キャップ膜の成膜前のドライプラズマ処理で層間絶縁膜の表面を削る方法が提案されている。
特開２０００−７７５１９号公報 特開２０００−３２３４７９号公報 特開２００３−１２４３１１号公報
上述した特許文献に記載された従来技術のように、絶縁膜界面の高さをＣｕ研磨面に対して低くすると、ＴＤＤＢ耐性を改善することができる。しかし、段差が発生すると、上層絶縁膜にビアホールを形成するための露光の際のフォーカスマージンが劣化するため、絶縁膜研磨を行って平坦化する必要がある。平坦化すると、工程が増えるだけでなく、ビアホールエッチングの深さが変わるため、ビアホール形成の歩留まりに影響が出る可能性がある。
本発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、ＴＤＤＢ耐性に優れた多層配線構造を提供すると共に、平坦化ＣＭＰを行うことなくダマシン配線上に平坦な絶縁膜を形成し得るようにすることである。
上記の目的を達成するため、本発明によれば、第１の絶縁膜と、前記第１の絶縁膜に形成された配線溝と、前記配線溝に埋め込まれた複数の配線とからなる配線構造である多層配線構造において、前記第１の絶縁膜は、前記複数の配線間の中央部に設けられて前記複数の配線の上面高さにほぼ等しい上面高さである前記第１の絶縁膜の配線間中央部と、前記複数の配線の周囲に設けられて前記配線の上面高さより低い上面高さである前記第１の絶縁膜の前記配線の周囲部とを有し、前記複数の配線が形成された前記第１の絶縁膜の表面をドライエッチングの際に、前記第１の絶縁膜の表面には電子がチャージアップされるが前記配線上には電子は蓄積されずに、前記第１の絶縁膜表面は前記配線表面よりも低い電位を有し、シース電位で加速されたイオンはより低い電位をもつ前記第１の絶縁膜表面に流れ込み、前記配線の周囲にはより多くのイオンが収束されることで、前記配線の周囲の前記第１の絶縁膜の表面高さは前記配線間での表面高さより低くなる多層配線構造、が提供される。
また、上記の目的を達成するため、本発明によれば、（１）第１の絶縁膜を形成する工程と、（２）前記第１の絶縁膜に配線溝を形成する工程と、（３）前記配線溝内を埋め込む導電体層を形成する工程と、（４）前記第１の絶縁膜上の導電体層を除去して所望のパターンの複数の配線を形成する工程と、（５）前記第１の絶縁膜の表面をドライエッチングする工程であって、前記ドライエッチングの際に前記第１の絶縁膜の表面には電子がチャージアップされるが前記配線上には電子は蓄積されずに、前記第１の絶縁膜表面は配線表面よりも低い電位を有し、シース電位で加速されたイオンはより低い電位をもつ前記第１の絶縁膜表面に流れ込み、前記配線の周囲にはより多くのイオンが収束されることで、前記配線の周囲の前記第１の絶縁膜の表面高さは前記配線間での表面高さより低くなる工程と、を有し、前記配線を前記第１の絶縁膜の表面より突出させるとともに前記第１の絶縁膜は、前記複数の配線間の中央部に設けられていて配線間中央の前記第１の絶縁膜の上面の高さが前記複数の配線の上面の高さとほぼ等しくなるように加工することを特徴とする多層配線の製造方法、が提供される。
また、上記の目的を達成するため、本発明によれば、（１）第１および第２の絶縁膜を第１の絶縁膜が上層となるように形成する工程と、（２）前記第１の絶縁膜に配線溝を、前記第２の絶縁膜にビアホールをそれぞれ形成する工程と、（３）前記ビアホールおよび前記配線溝内を埋め込む導電体層を形成する工程と、（４）前記第１の絶縁膜上の導電体層を除去して前記ビアホールに埋め込まれた導電性プラグに接続された所望のパターンの複数の配線を形成する工程と、（５）前記第１の絶縁膜の表面をドライエッチングする工程であって、前記ドライエッチングの際に前記第１の絶縁膜の表面には電子がチャージアップされるが前記配線上には電子は蓄積されずに、前記第１の絶縁膜表面は配線表面よりも低い電位を有し、シース電位で加速されたイオンはより低い電位をもつ前記第１の絶縁膜表面に流れ込み、前記配線の周囲にはより多くのイオンが収束されることで、前記配線の周囲の前記第１の絶縁膜の表面高さは前記配線間での表面高さより低くなる工程と、を有し、前記配線を前記第１の絶縁膜の表面より突出させるとともに前記第１の絶縁膜は、前記複数の配線間の中央部に設けられていて配線間中央の前記第１の絶縁膜の上面の高さが前記複数の配線の上面の高さとほぼ等しくなるように加工することを特徴とする多層配線の製造方法、が提供される。
さらに、上記の目的を達成するため、本発明によれば、第１の絶縁膜と、前記第１の絶縁膜に形成された配線溝と、前記配線溝に埋め込まれた複数の配線とからなる配線構造である多層配線構造を有する半導体装置において、前記第１の絶縁膜は、前記複数の配線間の中央部に設けられて前記複数の配線の上面高さにほぼ等しい上面高さである前記第１の絶縁膜の配線間中央部と、前記複数の配線の周囲に設けられて前記配線の上面高さより低い上面高さである前記第１の絶縁膜の前記配線の周囲部とを有し、前記複数の配線が形成された前記第１の絶縁膜の表面をドライエッチングの際に、前記第１の絶縁膜の表面には電子がチャージアップされるが前記配線上には電子は蓄積されずに、前記第１の絶縁膜表面は前記配線表面よりも低い電位を有し、シース電位で加速されたイオンはより低い電位をもつ前記第１の絶縁膜表面に流れ込み、前記配線の周囲にはより多くのイオンが収束されることで、前記配線の周囲の前記第１の絶縁膜の表面高さは前記配線間での表面高さより低くなる半導体装置、が提供される。
本発明によると、埋設配線の形成された層間絶縁膜の表面は、配線間中央で高く配線隣接部で低くなされる。したがって、配線間の沿面距離が増大してＴＤＤＢ耐性が向上する。その一方で、配線溝の形成された層間絶縁膜の上面高さが溝配線の上面高さとほぼ等しくなされているので、その上に表面の平坦な絶縁膜を形成することができる。したがって、本発明によれば、ＣＭＰ平坦化を行なうことなくフォーカスマージンの劣化を防止することができ、またＣＭＰ平坦化に伴うビアホール形成歩留まりの低下を回避することができる。
ダマシン法による従来の多層配線の製造方法を工程順に示した縦断面図であり、（ａ）レジスト膜に開口溝を形成し、（ｂ）シリコン酸化膜９０７およびポーラスＳｉＯＣＨ膜９０６をエッチングし、（ｃ）レジスト膜および反射防止膜を除去し、（ｄ）シリコン炭窒化膜９０５をエッチングし、（ｅ）溝配線９１３を形成し、（ｆ）シリコン炭窒化膜９１４を形成する。 ＴＤＤＢ不良の電流パスを示した模式図である。 本発明におけるドライエッチングによる第１の段差形成工程を模式的に示した縦断面図であり，（ａ）ドライエッチングを施す状態を示す縦断面図であり、（ｂ）配線の周囲の絶縁膜の表面高さは配線間での表面高さより低くなることを示す縦断面図である。 本発明におけるドライエッチングによる第２の段差形成工程を模式的に示した縦断面図であり、（ａ）ドライエッチングを施す際の状態を示す断面図であり、（ｂ）配線周囲の絶縁膜の表面高さを示す。 本発明におけるウエットエッチングによる段差形成工程を模式的に示した断面図であり、（ａ）半導体基板に対しウエットエッチングを施す状態を示す縦断面図であり、（ｂ）は配線周囲の絶縁膜の表面高さを、配線間の層間絶縁膜の表面高さよりも低くする構成図である。 本発明の実施例１の多層配線の製造方法を工程順に示した縦断面図であり、（ａ）開口溝を形成し、（ｂ）反射防止膜２０８／シリコン酸化膜２０７／ポーラスＳｉＯＣＨ膜２０６をエッチングし、（ｃ）レジスト膜２０９および反射防止膜２０８を除去し、（ｄ）下層のコンタクトプラグ２０４上に開口する配線溝２１０を形成する工程を示す縦断面図である。 本発明の実施例１の多層配線の製造方法を工程順に示した縦断面図であり、図６Ａと連続して（ｅ）バリア層２１１と銅層２１２とからなる溝配線２１３が形成し、（ｆ）シリコン酸化膜２０７の研磨面の配線に近い部分をエッチングし、（ｇ）ＣＶＤ法によりシリコン炭窒化膜（ＳｉＣＮ）２１４を形成する工程を示す縦断面図である。 本発明の実施例２の多層配線の製造方法を工程順に示した縦断面図であり、（ａ）シリコン酸化膜３０７、ポーラスＳｉＯＣＨ膜３０６に配線を埋め込むための溝を形成し、（ｂ）ＣＶＤ法等で有機高分子膜３１５を溝内壁面を含むシリコン酸化膜３０７上に成膜し。（ｃ）溝側面のみに有機高分子膜３１５を残してポーラスＳｉＯＣＨ膜３０６をシールし、（ｄ）下層のコンタクトプラグ３０４上に開口する配線溝３１０を形成する工程を示す縦断面図である。 本発明の実施例２の多層配線の製造方法を工程順に示した縦断面図であり、図７Ａと連続して（ｅ）バリア層２１１と銅層２１２とからなる溝配線２１３が形成し、（ｆ）シリコン酸化膜２０７の研磨面の配線に近い部分をエッチングし、（ｇ）ＣＶＤ法によりシリコン炭窒化膜（ＳｉＣＮ）２１４を形成する工程を示す縦断面図である。 本発明の実施例３の多層配線の製造方法を工程順に示した縦断面図であり、（ａ）フォトリソグラフィ技術を用いてレジスト膜４０８にビアホール開口用レジストパターンが形成され、（ｂ）ＳｉＯＣＨ膜４０３のエッチングはＣｕキャップ膜であるシリコン炭窒化膜４０２でストップし、（ｃ）レジスト膜４０８および反射防止膜４０７を除去し、（ｄ）フォトリソグラフィ技術を用いてレジスト膜４１０に配線溝用レジストパターンが形成される工程を示す縦断面図である。 本発明の実施例３の多層配線の製造方法を工程順に示した縦断面図であり、図８Ａと連続して（ｅ）レジストパターン溝下の反射防止膜４０９、シリコン酸化膜４０６、ポーラスＳｉＯＣＨ膜４０５が順次エッチングされ、配線溝４１１が形成され、（ｆ）レジスト膜４１０をアッシング除去し、反射防止膜４０９を除去し、（ｇ）ビアホール４１２が形成されデュアルダマシン構造が形成し、（ｈ）シリコン炭窒化膜４１７でキャップされた溝配線が形成され，（ｉ）反射防止用のエッチングを形成し、（ｊ）シリコン酸化膜を形成する工程を示す縦断面図である。 本発明の実施例３の第１の変更例を示す縦断面図を示す。 本発明の実施例３の変更例を説明するためのグラフであり、（ａ）はシリコン炭窒化膜６０２、ポーラスＳｉＯＣＨ膜６０３、ポーラスＳｉＯＣＨ膜６０５、リジットＳｉＯＣＨ膜６０６のカーボン／シリコン比を示すグラフであり、（ｂ）は同じくＴａ−ＣＭＰ時の研磨レート比を示すグラフである。 本発明の実施例３の第２の変更例を示す縦断面図である。 本発明の実施例４の多層配線の製造方法を工程順に示した縦断面図であり、（ａ）層間絶縁膜内に溝配線を形成し、（ｂ）メタルキャップ膜であるＣｏＷＰ膜７１６を溝配線７１３上のみに選択成長させ、（ｃ）ドライエッチングあるいはウエットエッチングによって、シリコン酸化膜の研磨面の配線に近い部分をエッチングし、（ｄ）Ｃｕキャップ膜として、例えばＣＶＤ法によりシリコン炭窒化膜７１４を形成工程を示す縦断面図である。 本発明の実施例５の多層配線の製造方法を工程順に示した縦断面図であり、（ａ）層間絶縁膜内に溝配線を形成し、（ｂ）シリコン酸化膜の研磨面の配線に近い部分をエッチングし、（ｃ）ＣＶＤ法によりシリコン炭窒化膜８１４を形成し、（ｄ）ビアホール層間膜として例えばＳｉＯＣＨ膜８１７を形成する工程を示す縦断面図である。
符号の説明
１０１ エッチングストッパ膜
１０２ 低誘電率絶縁膜
１０３ キャップ層
１０４ バリア層
１０５ 銅層
１０６ 電子
１０７ イオン
２０１、３０１、７０１、８０１、９０１ シリコン基板
２０２、３０２、７０２、８０２、９０２ ＭＯＳトランジスタ
２０３、３０３、７０３、８０３、９０３ シリコン酸化膜
２０４、３０４、７０４、８０４、９０４ コンタクトプラグ
２０５、３０５、７０５、８０５、９０５ シリコン炭窒化膜
２０６、３０６、７０６、８０６、９０６ ポーラスＳｉＯＣＨ膜
２０７、３０７、７０７、８０７、９０７ シリコン酸化膜
２０８、９０８ 反射防止膜
２０９、９０９ レジスト膜
２１０、３１０、９１０ 配線溝
２１１、３１１、７１１、８１１、９１１ バリア層
２１２、３１２、７１２、８１２、９１２ 銅層
２１３、３１３、７１３、８１３、９１３ 溝配線
２１４、３１４、７１４、８１４、９１４ シリコン炭窒化膜
３１５ 有機高分子膜
４０１ 下層配線構造
４０２、５０２、６０２ シリコン炭窒化膜
４０３ ＳｉＯＣＨ膜
４０４、４０６、５０４ シリコン酸化膜
４０５、５０３、５０５、６０３、６０５ ポーラスＳｉＯＣＨ膜
４０７、４０９ 反射防止膜
４０８、４１０ レジスト膜
４１１ 配線溝
４１２ ビアホール
４１３ バリア層
４１４ 銅層
４１５、５１５、６１５ 導電性プラグ
４１６、５１６、６１６ 溝配線
４１７ シリコン炭窒化膜
５０６、６０６ リジッドＳｉＯＣＨ膜
７１６ ＣｏＷＰ膜
８１７ ＳｉＯＣＨ膜
８１８ 空洞
本発明の多層配線構造と多層配線の製造方法は、配線を配線溝に埋め込む化学的機械的研磨（ＣＭＰ）とそれに続く層間絶縁膜表面に対するエッチング処理に大きな特徴がある。そこで、まずそれらの工程について説明する。
図３（ａ）は、ＣＭＰ処理された半導体基板に対し本発明に従ってドライエッチングを施す状態を示す断面図である。エッチングストッパ膜１０１、低誘電率絶縁膜１０２およびキャップ層１０３からなる層間絶縁膜に形成された配線溝内には、バリア層１０４と銅層１０５とからなる配線が埋め込まれている。ＣＭＰの結果、層間絶縁膜と配線の表面は平坦になされている。ドライエッチングの際に、絶縁体である層間絶縁膜の表面には電子１０６がチャージアップされるが配線上には電子は蓄積されない。したがって、層間絶縁膜表面（キャップ層表面）は配線表面よりも低い電位をもつ。そのため、シース電位で加速されたイオン１０７はより低い電位をもつキャップ層表面に流れ込み、配線の周囲にはより多くのイオンが収束される。その結果、図３（ｂ）に示されるように、配線の周囲の絶縁膜の表面高さは配線間での表面高さより低くなる。このエッチング処理において、エッチング条件を選択することにより配線間での絶縁膜がほとんどエッチングされないようにすることもでき、その場合には配線間での絶縁膜の表面高さは、配線の表面高さとほぼ等しくなる。
図４（ａ）は、ＣＭＰ処理された半導体基板に対しドライエッチングを施す際の状態を示す断面図であるが、ＣＭＰ工程での処理条件を調整することにより配線の表面高さの方が層間絶縁膜の表面高さより低くなされている。この状態からドライエッチングを行なうと先に説明したように配線の周囲が優先的にエッチングされるため、図４（ｂ）に示されるように、配線周囲の絶縁膜の表面高さを図３の場合よりも低くすることができる。
図５（ａ）は、ＣＭＰ処理された半導体基板に対しウエットエッチングを施す状態を示す断面図であるが、この場合もＣＭＰ工程での処理条件を調整することにより配線の表面高さの方が層間絶縁膜の表面高さより低くなされている。この状態から例えば希フッ酸を用いてエッチングを行なうとエッチングは等方的に進行するため、配線間の層間絶縁膜の表面高さが配線の表面高さと一致する程度にエッチングが行なわれると、配線周囲の層間絶縁膜は、配線の側面に接触するようになり、配線周囲の絶縁膜の表面高さを、配線間の層間絶縁膜の表面高さよりも低くすることができる（図５（ｂ））。
以下、本発明の実施例について図面を参照しながら詳細に説明する。
＜基本構造（シングルダマシン）＞
図６Ａ（ａ）〜図６Ｂ（ｇ）は、本発明の実施例１の多層配線構造の製造プロセスを模
式的に示す工程順の断面図である。実施例１は、シリコン酸化膜／ポーラスＳｉＯＣＨ膜／シリコン炭窒化膜の溝にＣｕ配線が形成され、シリコン酸化膜の一部を除去することにより、ＴＤＤＢ耐性を向上させるものである。
まず、シリコン基板２０１上に、例えばＭＯＳトランジスタ２０２を形成し、トランジスタ部分を覆うように例えばシリコン酸化膜２０３を層間絶縁膜として成膜し、トランジスタと配線部分をつなぐコンタクトプラグ２０４を例えばタングステンによって形成する。次に、層間絶縁膜のエッチングストッパとしてシリコン炭窒化膜２０５を例えばＣＶＤ法により形成する。さらにシリコン炭窒化膜２０５上に低誘電率絶縁膜として、例えばＣＶＤ法により、ポーラスＳｉＯＣＨ膜２０６を形成する。そしてポーラスＳｉＯＣＨ膜２０６上に低誘電率膜キャップ層となるシリコン酸化膜２０７を成長させる。次に、シリコン酸化膜２０７上に反射防止膜２０８とレジスト膜２０９を形成し、フォトリソグラフィ技術を用いてレジスト膜２０９に開口溝を形成する〔図６Ａ（ａ）〕。レジスト膜２０９をマスクとして、反射防止膜２０８／シリコン酸化膜２０７／ポーラスＳｉＯＣＨ膜２０６をエッチングした後〔図６Ａ（ｂ）〕、レジスト膜２０９および反射防止膜２０８を除去する〔図６Ａ（ｃ）〕。さらにシリコン炭窒化膜２０５をエッチバックすることにより、下層のコンタクトプラグ２０４上に開口する配線溝２１０を形成する〔図６Ａ（ｄ）〕。続いて、バリア層２１１となる例えばＴａと銅をスパッタ法で堆積した後銅を例えばめっき法で堆積して配線溝２１０を埋め込み、ＣＭＰ法で不要の銅層２１２とバリア層２１１を研磨・除去することによって、バリア層２１１と銅層２１２とからなる溝配線２１３が形成される〔図６Ｂ（ｅ）〕。そして、洗浄を行い必要に応じてＣｕ腐食防止のためのＢＴＡ（ベンゾトリアゾール）などの防食剤を塗布する。その後、図１ないし図３のように、ドライエッチングあるいはウエットエッチングによって、シリコン酸化膜２０７の研磨面の配線に近い部分をエッチングする〔図６Ｂ（ｆ）〕。段差としては、例えば１ｎｍ〜１００ｎｍ程度であり、望ましくは５０ｎｍ以下である。エッチング量が少ないと信頼性向上の効果が少なく、エッチング量が多いとＣｕキャップ膜の成膜に問題を生じるためである。また、銅層２１２の上面とシリコン酸化膜２０７の最上面との高低差は±５０ｎｍ以下が望ましく、より好ましくは±２５ｎｍ以下である。ここで、シリコン酸化膜２０７の配線間中央部の上面高さは銅層２１２の上面高さと前記の精度でほぼ等しい。一方、シリコン酸化膜２０７の前記配線の周囲の上面高さは、エッチングされて銅層２１２の上面高さより低い上面高さである。ＣＭＰ後洗浄の最終工程で塗布したＣｕ防食剤もエッチング処理で除去されてしまうので、エッチング処理後に防食剤を塗布してＣｕ配線表面を防食剤で被覆しておく。この防食剤の存在でＣｕ配線の酸化を防止することができる。
さらにＣｕキャップ膜として、例えばＣＶＤ法によりシリコン炭窒化膜（ＳｉＣＮ）２１４を形成する〔図６Ｂ（ｇ）〕。Ｃｕキャップ膜としては、シリコン炭化膜（ＳｉＣ）やプラズマ重合法で形成された有機膜やジビニルシロキサン・ベンゾシクロブテン（ＤＶＳ−ＢＣＢ）のようなシロキサン含有有機膜であってもよい。なお、これらＣｕキャップ膜を成長する前には、ＢＴＡなどのＣｕ表面の防食剤を除去することが肝要である。基板を１０Ｔｏｒｒ（１３３３Ｐａ）以下の減圧化で３００℃以上に加熱した状態で還元雰囲気に曝すことで、Ｃｕ配線表面を被覆している防食剤を除去することができる。還元雰囲気としては、Ｈ２ガス、ＳｉＨ４ガス、Ｈｅ／Ｈ２ガスの照射あるいはＨ２プラスマ、Ｈ２／Ｈｅプラズマ、ＮＨ３プラズマの照射などである。
本発明に係る半導体デバイスにおける特徴は、Ｃｕ配線の上面が低誘電率膜上のシリコン酸化膜よりも凸状となっていることにより、Ｃｕ配線の上面だけでなく側面の一部を覆うようにＣｕキャップ膜（シリコン炭窒化膜２１４）が形成されていることにある。
本発明の方法によれば、配線間の沿面距離を大きくしてＴＤＤＢ耐性を向上させることが可能になる。また、シリコン酸化膜が上面にあるので、バリア層と層間絶縁膜との密着性を確保しつつＣＭＰを行うことができ、良好なＣＭＰが行える。さらには、シリコン酸化膜が上面にあるので、Ｃｕキャップ膜となるシリコン炭窒化膜との密着性を確保することができ、プロセスの確実性や配線信頼性を確保することが可能となる。さらに、配線近傍以外の絶縁膜上面はＣｕ上面と同じ高さなので、上層の絶縁膜の平坦化処理を行わなくてもよい。そして、段差が最小限に抑えられており、ビアホール開口のための露光のマージンも増加するため、ビアホール形成の信頼性も向上する。
本実施例では、エッチングストッパとしてシリコン炭窒化膜を用いた例を示したが、低誘電率膜とのエッチング選択比が確保できる材料であれば、特に制限はなく、炭化シリコン、窒化シリコンまたは酸窒化シリコン等の材料も使用することができる。また、層間絶縁膜の低誘電率膜に用いる材料は低誘電率材料であれば特に制限はなく、例えば、日本ＡＳＭ社のＡｕｒｏｒａシリーズ、Ｔｒｉｃｏｎ社のＯｒｉｏｎ、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社のＢＤ／ＢＤII、ノベラス社のＣｏｒａｌなどのＣＶＤ−ＳｉＯＣＨ膜に限らず、Ｄｏｗ−Ｃｈｅｍｉｃａｌ社のポーラスＳｉＬＫ、触媒化成社のＮＣＳなどの塗布ＳｉＯＣＨ膜であってもよい。さらには、特開２００４−０４７８７３号公報で示されているようなプラズマ重合で形成されるＳｉＯＣＨ膜でもよい。さらに、低誘電率膜キャップとしてシリコン酸化膜を用いた例を示したが、緻密な膜であって、Ｃｕキャップとなる膜やバリア膜との密着性を確保できる材料であればどのような材料も使用することができる。例えば、酸窒化シリコンや窒化シリコン、炭化シリコンなどの材料が挙げられる。
＜ポアシール＞
図７Ａ（ａ）〜図７Ｂ（ｇ）は、本発明の実施例２の多層配線構造の製造プロセスを模式的に示す工程順の断面図である。図５Ａ、Ｂにおいて、図６Ａ、Ｂに示す実施例１の部分と同等の部分には下２桁が共通する参照記号を付し重複する説明は適宜省略する。実施例２においては、シリコン酸化膜／ポーラスＳｉＯＣＨ膜／シリコン炭窒化膜の溝にＣｕ配線が形成され、さらには有機高分子膜が配線溝の側面に成膜される。そして、実施例１と同様に、シリコン酸化膜の一部を除去することにより、ＴＤＤＢ信頼性を向上させている。
まず、実施例１の図６Ａ（ｃ）までと同様の工程を行って、シリコン酸化膜３０７、ポーラスＳｉＯＣＨ膜３０６に配線を埋め込むための溝を形成する〔図７Ａ（ａ）〕。その後、例えば特開平１１−１７００６号公報に記載されたＣＶＤ法等で有機高分子膜３１５を溝内壁面を含むシリコン酸化膜３０７上に成膜し〔図７Ａ（ｂ）〕、エッチバックを行うことで、溝側面のみに有機高分子膜３１５を残してポーラスＳｉＯＣＨ膜３０６をシールする〔図７Ａ（ｃ）〕。さらにシリコン炭窒化膜３０５をエッチバックすることにより、下層のコンタクトプラグ３０４上に開口する配線溝３１０を形成する〔図７Ａ（ｄ）〕。その後、図６Ｂ（ｅ）〜図６Ｂ（ｇ）と同様の工程を経て、シリコン炭窒化膜３１４でキャップされた溝配線が形成される〔図７Ｂ（ｅ）〜図７Ｂ（ｇ）〕。
本実施例よれば、実施例１の研磨面リークの抑制、プロセスの確実性の向上に加え、低誘電率膜内部のリークによって破壊されるＴＤＤＢ劣化も抑制できる。さらに、層間絶縁膜と配線との密着性が向上し信頼性を向上させることができる。溝側面をシールする材料として有機高分子膜の例を示したが、ＣＶＤで形成される絶縁材料ならよく、シリコン酸化膜やシリコン窒化膜、シリコン酸窒化膜、シリコン炭化膜、シリコン炭窒化膜のような無機系材料膜やＳｉＯＣＨのような低誘電率膜などでもよい。
＜デュアルダマシン＞
図８Ａ（ａ）〜図８Ｂ（ｊ）は、本発明の実施例３の多層配線構造の製造プロセスを模式的に示す工程順の断面図である。実施例３においては、シリコン酸化膜／ポーラスＳｉＯＣＨ／シリコン酸化膜／ＳｉＯＣＨ／シリコン炭窒化膜の絶縁膜構造に形成されたビアホールと配線用トレンチに同時に埋め込みが行われる、いわゆるデュアルダマシンＣｕ配線が形成される。そして、実施例１の場合と同様にシリコン酸化膜の一部を除去することによりＴＤＤＢ信頼性を向上させている。
まず、下部配線構造４０１の上面に、シリコン炭窒化膜４０２を介してビアホール層間絶縁膜となるＳｉＯＣＨ膜４０３が形成される。ビアホール層間膜として多孔質ＳｉＯＣＨ膜やさらに多孔質ＳｉＯＣＨ膜にＵＶ照射やＥＢ照射を行って硬質化させた多孔質ＳｉＯＣＨ膜であってもよい。更に、ＳｉＯＣＨ膜４０３の上面に、エッチングストッパとなるシリコン酸化膜４０４が形成される。このシリコン酸化膜は後述されるようにトレンチ層間絶縁膜をエッチングする際のエッチングストッパになる。シリコン酸化膜４０４の上面に、トレンチ層間絶縁膜としてポーラスＳｉＯＣＨ膜４０５が形成される。更に、ポーラスＳｉＯＣＨ膜４０５の上面に、低誘電率膜キャップとしてシリコン酸化膜４０６が形成される。続いて、シリコン酸化膜４０６の上面に反射防止膜４０７とレジスト膜４０８が形成され、更に、フォトリソグラフィ技術を用いてレジスト膜４０８にビアホール開口用レジストパターンが形成される〔図８Ａ（ａ）〕。続いて、ビアホール開口パターンが形成されたレジスト膜４０８をマスクとして、反射防止膜４０７、シリコン酸化膜４０６およびポーラスＳｉＯＣＨ膜４０５、シリコン酸化膜４０４およびＳｉＯＣＨ膜４０３が順次エッチングされ、ビアホール形状の開口が形成される。この際、ＳｉＯＣＨ膜４０３のエッチングはＣｕキャップ膜であるシリコン炭窒化膜４０２でストップする〔図８Ａ（ｂ）〕。
レジスト膜４０８および反射防止膜４０７を除去した後〔図８Ａ（ｃ〕、開口内およびシリコン酸化膜４０５上に反射防止膜４０９が形成され、その上面に、レジスト膜４１０が形成される。このときの反射防止膜はビアホール底のキャップ膜（シリコン炭窒化膜４０２）を保護する役割を果たす。更に、フォトリソグラフィ技術を用いてレジスト膜４１０に配線溝用レジストパターンが形成される〔図８Ａ（ｄ）〕。
続いて、レジストパターン溝下の反射防止膜４０９、シリコン酸化膜４０６、ポーラスＳｉＯＣＨ膜４０５が順次エッチングされ、配線溝４１１が形成される〔図８Ｂ（ｅ）〕。この際、ビアホール底のキャップ膜は反射防止膜によりエッチングプラズマから保護される。レジスト膜４１０をアッシング除去し、反射防止膜４０９を除去した後〔図８Ｂ（ｆ）〕ホール底のシリコン炭窒化膜４０２をエッチング除去することにより、ビアホール４１２が形成されデュアルダマシン構造が形成できる〔図８Ｂ（ｇ）〕。続いて、スパッタおよびめっきによりバリア層４１３と銅層４１４が形成され、ＣＭＰにより不要の金属膜が除去されて、ビアホール４１２と配線溝４１１を埋め込む導電性プラグ４１５と溝配線４１６が形成される〔図８Ｂ（ｈ）〕。その後、実施例１の図６Ｂ（ｅ）〜図６Ｂ（ｇ）と同様の工程を経て、シリコン炭窒化膜４１７でキャップされた溝配線が形成される〔図７Ｂ（ｅ）〜図７Ｂ（ｇ）〕。
デュアルダマシン工法では、目合わせずれによりビアホールが配線溝からはみ出した場合、配線が太く形成され配線間距離が短くなるため、ＴＤＤＢ耐性が劣化する。本発明の、溝配線がシリコン酸化膜面より突出し溝配線の上面と一部側面がシリコン炭窒化膜で被覆された構造によるとＴＤＤＢ耐性が向上するため、上記の目合わせずれに起因するＴＤＤＢ耐性の劣化を抑制することができる。
本実施例では、Ｃｕキャップ膜としてシリコン炭窒化膜を用いた例を示したが、ポーラスＳｉＯＣＨとのエッチング選択比が確保できる材料であれば、特に制限はなく、どのような材料も使用することができる。また、層間絶縁膜に用いる材料は低誘電率膜であれば特に制限はなく、例えば、日本ＡＳＭ社のＡｕｒｏｒａシリーズ、Ｔｒｉｃｏｎ社のＯｒｉｏｎ、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社のＢＤ／ＢＤII、ノベラス社のＣｏｒａｌなどのＣＶＤ−ＳｉＯＣＨ膜に限らず、Ｄｏｗ−Ｃｈｅｍｉｃａｌ社のポーラスＳｉＬＫ、触媒化成社のＮＣＳなどの塗布系のＳｉＯＣＨでもよい。例えば、図９に示す、シリコン炭窒化膜５０２、ポーラスＳｉＯＣＨ膜５０３、シリコン酸化膜５０４、ポーラスＳｉＯＣＨ膜５０５、リジットＳｉＯＣＨ膜５０６を積層した絶縁膜内に、導電性プラグ５１５、溝配線５１６を埋め込むデュアルダマシン構造のように、ビアホール層間絶縁膜材料としてＡｕｒｏｒａのようなポーラスＳｉＯＣＨ膜、トレンチ層間絶縁膜材料としてＢＤ／Ａｕｒｏｒａのようなリジッド／ポーラスＳｉＯＣＨスタック構造としてもよい。この構造は、リジットＳｉＯＣＨ膜５０６上に低誘電率膜キャップ膜としてシリコン酸化膜を成膜しておき、キャップ酸化膜をＣＭＰ時に除去して形成できる。この場合にはＢＤのようなカーボン／シリコン比（Ｃ／Ｓｉ比）が１に比べて低い材料が上層に位置していることが好ましい。図１０（ａ）、（ｂ）に示すように、Ｃ／Ｓｉ比が1以下程度、またはＴａバリアＣＭＰ時のＣｕ／上層低誘電率膜研磨レート比が１以下であると、ＣＭＰで生じる欠陥を低く抑えることができるからである。さらに、図１１に示す、シリコン炭窒化膜６０２、ポーラスＳｉＯＣＨ膜６０３、ポーラスＳｉＯＣＨ膜６０５、リジットＳｉＯＣＨ膜６０６を積層した絶縁膜内に、導電性プラグ６１５、溝配線６１６を埋め込んだデュアルダマシン構造において、下層のトレンチ層間絶縁膜材料として特開２００４−０４７８７３号公報で示されるようなプラズマ重合で形成されるＳｉＯＣＨ膜を使用すると、このＳｉＯＣＨ膜はＣ／Ｓｉ比が１より非常に大きいため、低Ｃ／Ｓｉのビアホール層間絶縁膜であるポーラスＳｉＯＣＨ膜６０３とのエッチング選択比を確保できる。そのとき、エッチングストッパとしてのシリコン酸化膜が不要になり、実効比誘電率も低く抑制できる。なお、リジッドＳｉＯＣＨ膜がＣＭＰ表面に来た場合にも、ドライエッチなどの方法でＣｕ配線近傍だけを低くした構造にすることが可能である。
本実施例では、デュアルダマシンの形成方法として、ビアホールを先に形成する方法（ビアホールファースト工法）について示したが、特開２００２−４３４１９号公報で示されるような、シリコン酸化膜やシリコン窒化膜などからなる互いにエッチング性の異なる２層から４層の多層のハードマスクを使用し、ハードマスクにビアホールパターンと配線溝パターンを形成した後にこのハードマスクを利用して低比誘電率膜をエッチングする方法を採用してもよい。
＜メタルキャップ＞
図１２（ａ）〜（ｄ）は、本発明の実施例４の多層配線構造の製造プロセスを模式的に示す工程順の断面図である。実施例４においては、シリコン酸化膜／ポーラスＳｉＯＣＨ／シリコン炭窒化膜の溝にＣｕ配線が形成され、さらにはＣｕ配線の上部のみに配線材料とは異なる種類の金属化合物が選択的に形成されている。そして、シリコン酸化膜の一部を除去することにより、ＴＤＤＢ耐圧を向上させている。
まず、実施例１の図６Ｂ（ｅ）までと同様の工程を行って、層間絶縁膜内に溝配線を形成する〔図１２（ａ）〕。なお、図１２において、図６Ａ、図６Ｂに示す実施例１の部分と同等の部分には下２桁が共通する参照番号を付し、重複する説明は省略する。その後、無電解めっき法などで、メタルキャップ膜であるＣｏＷＰ膜７１６を溝配線７１３上のみに選択成長させる〔図１２（ｂ）〕。その後、図１ないし図３に示す、ドライエッチングあるいはウエットエッチングによって、シリコン酸化膜の研磨面の配線に近い部分をエッチングし〔図１２（ｃ）〕、さらにＣｕキャップ膜として、例えばＣＶＤ法によりシリコン炭窒化膜７１４を形成する〔図１２（ｄ）〕。
この方法によれば、メタルキャップの選択成長における問題点を解決できる。すなわち、酸化膜上の金属残留物が酸化膜エッチング時に除去されるため、メタルキャップでの絶縁性確保に効果がある。当然ながらＴＤＤＢ耐性も向上する。さらに、配線近傍以外の絶縁膜上面はCu上面とほぼ同じ高さなので、ビアホール層間絶縁膜の平坦化処理を行わなくてよいし、段差が最小限に抑えられるので、ビアホール形成用露光のマージンも増加し、ビアホールの信頼性も向上する。
＜エアギャップ＞
図１３（ａ）〜（ｄ）は、本発明の実施例５の多層配線構造の製造プロセスを模式的に示す工程順の断面図である。実施例５においては、シリコン酸化膜／ポーラスＳｉＯＣＨ／シリコン炭窒化膜の溝にＣｕ配線が形成され、シリコン酸化膜の一部が除去されて段差が形成された後、Ｃｕキャップ膜、ビアホール層間絶縁膜が形成されるときに空洞が形成されるものであり、ＴＤＤＢ耐圧を向上させながら、配線間容量を低減させている。
まず、実施例１の図6B（e）までと同様の工程を行って、層間絶縁膜内に溝配線を形成する〔図１３（ａ）〕。なお、図１３において、図６Ａ、図６Ｂに示す実施例１の部分と同等の部分には下２桁が共通する参照番号を付し、重複する説明は省略する。その後、図３ないし図５に示す、ドライエッチングあるいはウエットエッチングによって、シリコン酸化膜の研磨面の配線に近い部分をエッチングする〔図１３（ｂ）〕。エッチングする深さをコントロールすることにより、後に形成される空孔の大きさ、形を制御できる。さらにＣｕキャップ膜として、例えばＣＶＤ法によりシリコン炭窒化膜８１４を形成する〔図１３（ｃ）〕。次いで、ビアホール層間膜として例えばＳｉＯＣＨ膜８１７を形成する。このとき、図１３（ｄ）に示すように空洞８１８を発生させることができる。この結果、配線間の容量を低減することが可能である。この後、ＳｉＯＣＨ膜８１７をＣＭＰ法で研磨することによって平坦性を確保し、図１３（ｄ）に示す構造を得ることができる。その後、導電性プラグ、層間絶縁膜、溝配線の形成工程等を繰り返すことによって多層配線の形成が可能となる。
幾つかの好適な実施の形態及び実施例に関連付けして本発明を説明したが、これら実施の形態及び実施例は単に実例を挙げて発明を説明するためのものであって、限定することを意味するものではないことが理解できる。本明細書を読んだ後であれば、当業者にとって等価な構成要素や技術による数多くの変更および置換が容易であることが明白であるが、このような変更および置換は、添付の請求項の真の範囲及び精神に該当するものであることは明白である。

Claims (20)

  1. 第１の絶縁膜と、
    前記第１の絶縁膜に形成された配線溝と、
    前記配線溝に埋め込まれた複数の配線とからなる配線構造である多層配線構造において、
    前記第１の絶縁膜は、前記複数の配線間の中央部に設けられて前記複数の配線の上面高さにほぼ等しい上面高さである前記第１の絶縁膜の配線間中央部と、
    前記複数の配線の周囲に設けられて前記配線の上面高さより低い上面高さである前記第１の絶縁膜の前記配線の周囲部とを有し、
    前記複数の配線が形成された前記第１の絶縁膜の表面をドライエッチングの際に、前記第１の絶縁膜の表面には電子がチャージアップされるが前記配線上には電子は蓄積されずに、前記第１の絶縁膜表面は前記配線表面よりも低い電位を有し、シース電位で加速されたイオンはより低い電位をもつ前記第１の絶縁膜表面に流れ込み、前記配線の周囲にはより多くのイオンが収束されることで、前記配線の周囲の前記第１の絶縁膜の表面高さは前記配線間での表面高さより低くなる多層配線構造。
  2. 前記配線の上面と、前記配線の側面の一部と、前記第１の絶縁膜の上面を覆う第２の絶縁膜を有することを特徴とする請求項１に記載の多層配線構造。
  3. 前記第１の絶縁膜の少なくとも一部がシリコン酸化膜より低い比誘電率を持つことを特徴とする請求項１または２に記載の多層配線構造。
  4. 前記第１の絶縁膜の少なくとも一部が多孔質膜であることを特徴とする請求項１から３のいずれかに記載の多層配線構造。
  5. 前記配線溝の側面に側壁絶縁膜を有することを特徴とする請求項１から４のいずれかに記載の多層配線構造。
  6. 前記第２の絶縁膜上に第３の絶縁膜を有し、第３の絶縁膜内に空洞を有することを特徴とする請求項２に記載の多層配線構造。
  7. 前記第１の絶縁膜の下に、下層の導電層とのコンタクトをとるためのビアホールが開設された第４の絶縁膜が形成され、ビアホール内に埋設された導電性プラグと前記配線とが接続されていることを特徴とする請求項１から６のいずれかに記載の多層配線構造。
  8. 前記配線溝と前記ビアホールとが同時に形成された導電体によって埋め込まれていることを特徴とする請求項７に記載の多層配線構造。
  9. 前記配線上に前記配線の材料とは異なる組成の金属化合物膜が選択的に形成されていることを特徴とする請求項１から８のいずれかに記載の多層配線構造。
  10. （１）第１の絶縁膜を形成する工程と、（２）前記第１の絶縁膜に配線溝を形成する工程と、（３）前記配線溝内を埋め込む導電体層を形成する工程と、（４）前記第１の絶縁膜上の導電体層を除去して所望のパターンの複数の配線を形成する工程と、（５）前記第１の絶縁膜の表面をドライエッチングする工程であって、前記ドライエッチングの際に前記第１の絶縁膜の表面には電子がチャージアップされるが前記配線上には電子は蓄積されずに、前記第１の絶縁膜表面は配線表面よりも低い電位を有し、シース電位で加速されたイオンはより低い電位をもつ前記第１の絶縁膜表面に流れ込み、前記配線の周囲にはより多くのイオンが収束されることで、前記配線の周囲の前記第１の絶縁膜の表面高さは前記配線間での表面高さより低くなる工程と、を有し、前記配線を前記第１の絶縁膜の表面より突出させるとともに前記第１の絶縁膜は、前記複数の配線間の中央部に設けられていて配線間中央の前記第１の絶縁膜の上面の高さが前記複数の配線の上面の高さとほぼ等しくなるように加工することを特徴とする多層配線の製造方法。
  11. 前記第１の絶縁膜が、トランジスタを覆うように形成される層間絶縁膜と、前記層間絶縁膜のエッチングストッパ膜と、前記エッチングストッパ膜上に形成される比誘電率が二酸化シリコンより低い低比誘電率絶縁膜と、前記低比誘電率絶縁膜上に形成される前記低比誘電率絶縁膜より緻密な高密度絶縁膜と、を有していることを特徴とする請求項１０に記載の多層配線の製造方法。
  12. （１）第１および第２の絶縁膜を第１の絶縁膜が上層となるように形成する工程と、（２）前記第１の絶縁膜に配線溝を、前記第２の絶縁膜にビアホールをそれぞれ形成する工程と、（３）前記ビアホールおよび前記配線溝内を埋め込む導電体層を形成する工程と、（４）前記第１の絶縁膜上の導電体層を除去して前記ビアホールに埋め込まれた導電性プラグに接続された所望のパターンの複数の配線を形成する工程と、（５）前記第１の絶縁膜の表面をドライエッチングする工程であって、前記ドライエッチングの際に前記第１の絶縁膜の表面には電子がチャージアップされるが前記配線上には電子は蓄積されずに、前記第１の絶縁膜表面は配線表面よりも低い電位を有し、シース電位で加速されたイオンはより低い電位をもつ前記第１の絶縁膜表面に流れ込み、前記配線の周囲にはより多くのイオンが収束されることで、前記配線の周囲の前記第１の絶縁膜の表面高さは前記配線間での表面高さより低くなる工程と、を有し、前記配線を前記第１の絶縁膜の表面より突出させるとともに前記第１の絶縁膜は、前記複数の配線間の中央部に設けられていて配線間中央の前記第１の絶縁膜の上面の高さが前記複数の配線の上面の高さとほぼ等しくなるように加工することを特徴とする多層配線の製造方法。
  13. 前記エッチングストッパ膜が、炭窒化シリコン、炭化シリコン、窒化シリコンまたは酸窒化シリコンのいずれかにより形成されていることを特徴とする請求項１１に記載の多層配線の製造方法。
  14. 前記低比誘電率絶縁膜が、ＳｉＯＣＨにより形成されていることを特徴とする請求項１１または１３に記載の多層配線の製造方法。
  15. 前記高密度絶縁膜が、酸化シリコン、酸窒化シリコン、窒化シリコンまたは炭化シリコンにより形成されていることを特徴とする請求項１１または１３に記載の多層配線の製造方法。
  16. 成膜当初前記第１の絶縁膜が低比誘電率絶縁膜と該低比誘電率絶縁膜を覆う低比誘電率絶縁膜キャップ層とを含んでおり、前記低比誘電率絶縁膜キャップ層は前記（４）の工程において除去されることを特徴とする請求項１０または１２に記載の多層配線の製造方法。
  17. 前記低比誘電率絶縁膜は、ポーラスＳｉＯＣＨ膜とその上に形成されるリジッドＳｉＯＣＨ膜を含んでいることを特徴とする請求項１６に記載の多層配線の製造方法。
  18. 前記（４）の工程がＣＭＰ（化学的機械的研磨）法により行われることを特徴とする請求項１０から１７のいずれかに記載の多層配線の製造方法。
  19. 前記（４）の工程において、前記導電体層の上面高さが前記第１の絶縁膜の上面高さより低くなるように加工されることを特徴とする請求項１０から１８のいずれかに記載の多層配線の製造方法。
  20. 第１の絶縁膜と、
    前記第１の絶縁膜に形成された配線溝と、
    前記配線溝に埋め込まれた複数の配線とからなる配線構造である多層配線構造を有する半導体装置において、
    前記第１の絶縁膜は、前記複数の配線間の中央部に設けられて前記複数の配線の上面高さにほぼ等しい上面高さである前記第１の絶縁膜の配線間中央部と、
    前記複数の配線の周囲に設けられて前記配線の上面高さより低い上面高さである前記第１の絶縁膜の前記配線の周囲部とを有し、
    前記複数の配線が形成された前記第１の絶縁膜の表面をドライエッチングの際に、前記第１の絶縁膜の表面には電子がチャージアップされるが前記配線上には電子は蓄積されずに、前記第１の絶縁膜表面は前記配線表面よりも低い電位を有し、シース電位で加速されたイオンはより低い電位をもつ前記第１の絶縁膜表面に流れ込み、前記配線の周囲にはより多くのイオンが収束されることで、前記配線の周囲の前記第１の絶縁膜の表面高さは前記配線間での表面高さより低くなる半導体装置。
JP2007557851A 2006-02-06 2007-02-06 多層配線構造および多層配線の製造方法 Expired - Fee Related JP5263482B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007557851A JP5263482B2 (ja) 2006-02-06 2007-02-06 多層配線構造および多層配線の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006027886 2006-02-06
JP2006027886 2006-02-06
JP2007557851A JP5263482B2 (ja) 2006-02-06 2007-02-06 多層配線構造および多層配線の製造方法
PCT/JP2007/052056 WO2007091574A1 (ja) 2006-02-06 2007-02-06 多層配線構造および多層配線の製造方法

Publications (2)

Publication Number Publication Date
JPWO2007091574A1 JPWO2007091574A1 (ja) 2009-07-02
JP5263482B2 true JP5263482B2 (ja) 2013-08-14

Family

ID=38345170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007557851A Expired - Fee Related JP5263482B2 (ja) 2006-02-06 2007-02-06 多層配線構造および多層配線の製造方法

Country Status (3)

Country Link
US (1) US7999391B2 (ja)
JP (1) JP5263482B2 (ja)
WO (1) WO2007091574A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624328B2 (en) * 2008-11-19 2014-01-07 Renesas Electronics Corporation Semiconductor device
JP2011114049A (ja) * 2009-11-25 2011-06-09 Renesas Electronics Corp 半導体装置
JP2012064713A (ja) * 2010-09-15 2012-03-29 Toshiba Corp 半導体装置の製造方法
US8039920B1 (en) 2010-11-17 2011-10-18 Intel Corporation Methods for forming planarized hermetic barrier layers and structures formed thereby
US8268675B2 (en) * 2011-02-11 2012-09-18 Nordson Corporation Passivation layer for semiconductor device packaging
US8754655B2 (en) * 2011-08-11 2014-06-17 International Business Machines Corporation Test structure, method and circuit for simultaneously testing time dependent dielectric breakdown and electromigration or stress migration
JP6061610B2 (ja) * 2012-10-18 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN104282617B (zh) * 2013-07-01 2017-11-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US9721895B1 (en) * 2016-10-06 2017-08-01 International Business Machines Corporation Self-formed liner for interconnect structures
US10373866B1 (en) 2018-05-04 2019-08-06 International Business Machines Corporation Method of forming metal insulator metal capacitor with extended capacitor plates
US10381263B1 (en) * 2018-05-04 2019-08-13 International Business Machines Corporation Method of forming via contact with resistance control

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140666A (ja) * 1997-07-15 1999-02-12 Nec Corp 半導体集積回路装置
JP2000294634A (ja) * 1999-04-07 2000-10-20 Nec Corp 半導体装置及びその製造方法
JP2000323479A (ja) * 1999-05-14 2000-11-24 Sony Corp 半導体装置およびその製造方法
JP2005203476A (ja) * 2004-01-14 2005-07-28 Oki Electric Ind Co Ltd 半導体装置の配線構造及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142579A (ja) * 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
US7825516B2 (en) * 2002-12-11 2010-11-02 International Business Machines Corporation Formation of aligned capped metal lines and interconnections in multilevel semiconductor structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140666A (ja) * 1997-07-15 1999-02-12 Nec Corp 半導体集積回路装置
JP2000294634A (ja) * 1999-04-07 2000-10-20 Nec Corp 半導体装置及びその製造方法
JP2000323479A (ja) * 1999-05-14 2000-11-24 Sony Corp 半導体装置およびその製造方法
JP2005203476A (ja) * 2004-01-14 2005-07-28 Oki Electric Ind Co Ltd 半導体装置の配線構造及びその製造方法

Also Published As

Publication number Publication date
US7999391B2 (en) 2011-08-16
JPWO2007091574A1 (ja) 2009-07-02
WO2007091574A1 (ja) 2007-08-16
US20100219533A1 (en) 2010-09-02

Similar Documents

Publication Publication Date Title
JP5263482B2 (ja) 多層配線構造および多層配線の製造方法
US11011421B2 (en) Semiconductor device having voids and method of forming same
US7871923B2 (en) Self-aligned air-gap in interconnect structures
US6984577B1 (en) Damascene interconnect structure and fabrication method having air gaps between metal lines and metal layers
US7790601B1 (en) Forming interconnects with air gaps
JP2004080044A (ja) トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置
JP2006019480A (ja) 半導体装置の製造方法
JP4527948B2 (ja) 半導体装置およびその製造方法
US20080311742A1 (en) Manufacturing method of semiconductor device
JP2007294625A (ja) 半導体装置の製造方法
US7351653B2 (en) Method for damascene process
CN101471324B (zh) 一种超低k互连结构及其制造方法
JP5047504B2 (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
KR100783868B1 (ko) 반도체장치의 제조방법 및 반도체장치
KR100780680B1 (ko) 반도체 소자의 금속배선 형성방법
KR20110111868A (ko) 배선 구조물의 형성 방법
JP5178025B2 (ja) 半導体メモリ素子の製造方法
JP2006196642A (ja) 半導体装置およびその製造方法
CN108573912B (zh) 半导体结构及其形成方法
JP4948278B2 (ja) 半導体装置の製造方法
JP2005203568A (ja) 半導体装置の製造方法及び半導体装置
JP4383262B2 (ja) 半導体装置及びその製造方法
JP2006156592A (ja) 半導体装置の製造方法
JP2004072107A (ja) 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法
JP4967207B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130416

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5263482

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees