JP2005203476A - 半導体装置の配線構造及びその製造方法 - Google Patents
半導体装置の配線構造及びその製造方法 Download PDFInfo
- Publication number
- JP2005203476A JP2005203476A JP2004006546A JP2004006546A JP2005203476A JP 2005203476 A JP2005203476 A JP 2005203476A JP 2004006546 A JP2004006546 A JP 2004006546A JP 2004006546 A JP2004006546 A JP 2004006546A JP 2005203476 A JP2005203476 A JP 2005203476A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- semiconductor device
- wiring structure
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 title claims description 50
- 230000004888 barrier function Effects 0.000 claims abstract description 75
- 239000000463 material Substances 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 34
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 18
- 229910052721 tungsten Inorganic materials 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 12
- 238000007772 electroless plating Methods 0.000 claims description 8
- 229910052715 tantalum Inorganic materials 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims 8
- 239000012212 insulator Substances 0.000 claims 4
- 229910052726 zirconium Inorganic materials 0.000 claims 4
- 238000010276 construction Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 abstract description 35
- 239000011229 interlayer Substances 0.000 abstract description 22
- 238000009413 insulation Methods 0.000 abstract description 4
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 239000010949 copper Substances 0.000 description 35
- 238000005530 etching Methods 0.000 description 21
- 230000000694 effects Effects 0.000 description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- 238000005498 polishing Methods 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 10
- 239000010937 tungsten Substances 0.000 description 10
- 238000000059 patterning Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 238000001459 lithography Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 4
- 239000002002 slurry Substances 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 230000002730 additional effect Effects 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- -1 etc. Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 150000003377 silicon compounds Chemical class 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000006260 foam Substances 0.000 description 2
- 239000004745 nonwoven fabric Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004341 Octafluorocyclobutane Substances 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910008807 WSiN Inorganic materials 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000009918 complex formation Effects 0.000 description 1
- 150000004699 copper complex Chemical class 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 1
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- UVGLBOPDEUYYCS-UHFFFAOYSA-N silicon zirconium Chemical compound [Si].[Zr] UVGLBOPDEUYYCS-UHFFFAOYSA-N 0.000 description 1
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76844—Bottomless liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
- H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53233—Copper alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 第1の上面と、第1の上面に形成された複数の溝部105とを有する第1の絶縁膜101〜104と、溝部105の内壁に形成され第2の上面を有するバリア膜106と、溝部105内であってバリア膜106に接している側面と第3の上面とを有する配線膜108とを備え、溝部105の底面から第1の上面までの高さ、及び当該底面から第3の上面までの高さは、当該底面から第2の上面までの高さよりも高いことを特徴とする、半導体装置の配線構造。
【選択図】 図5
Description
〔構造〕
図5は、本発明の第1実施形態に係る半導体装置の配線構造の断面図である。この配線構造は、絶縁膜101乃至104(第1の絶縁膜)と、バリア膜106と、配線膜108と、キャップ膜110とを備えている。絶縁膜101乃至104には、複数の溝部105が形成されている。バリア膜106は、溝部105の内壁に沿って形成されており、その上面は絶縁膜104及び配線膜108の上面よりも凹んでいる。配線膜108は、バリア膜106の内壁に沿って形成されており、その上面は絶縁膜104の上面と略同一の高さに形成されている。ここで、バリア膜106及び配線膜108が第1層の配線109を構成する。また、バリア膜106の上面が、配線膜108及び絶縁膜104の上面よりも窪んだ形状となることにより、バリア膜106の上面、配線膜108及び絶縁膜104の側面に囲まれる凹部120が形成されている。キャップ膜110は、配線膜108及び絶縁膜104上に形成されるとともに、凹部120を埋めてバリア膜106の上面、配線膜108の側面、絶縁膜104の側面にも形成されている。
本実施形態に係る配線構造の製造方法を図1から図5を参照して説明する。
図1(a)に示すように、半導体素子が形成された基板(図示せず)の上に、例えば酸化シリコンからなる膜厚500nmの絶縁膜101、例えば窒化シリコンからなる膜厚50nmの絶縁膜102、例えばフッ素ドープの酸化シリコンからなる膜厚250nmの絶縁膜103、例えば酸化シリコンからなる膜厚50nmの絶縁膜104を、CVD(Chemical Vapor Deposition)法で堆積し、公知のリソグラフィー技術及びエッチング技術により、配線形成予定領域(配線パターンを形成する領域)に複数の溝部105を形成する。溝部105は、幅200nm、深さ350nmであり、隣接する溝部105の間隔は200nmである。
び水素H2の混合雰囲気中で1〜300分間の熱処理を行う。或いは、基板をホットプレ
ートに戴載して熱処理しても良い。この熱処理により、配線膜108の微細なCu結晶粒
の成長を促すとともに、膜の硬度、結晶性、比抵抗等の安定化を図る。なお、以下の説明では、Cuシード膜107も含めて配線膜108と称す。
本実施形態に係る半導体装置の配線構造では、バリア膜106の上面を絶縁膜104の上面及び配線膜108の上面よりも窪ませることによって、絶縁膜104と配線膜108との間に凹部120を形成している。この凹部120を埋め込むようにキャップ膜110を形成することにより、配線膜108は、上面から凹部内の側面にかけてキャップ膜110で連続的に覆われ、配線膜108が、配線材料Cuのリークパスである絶縁膜104・キャップ膜110間の界面に接触することを防止できる。
(2)第2実施形態
〔構造〕
図7は、第2実施形態に係る半導体装置の配線構造の断面図である。本実施形態の配線構造が上記第1実施形態と異なる点は、キャップ膜の一部(第1層の配線間の部分)が除去されて、キャップ膜110aが溝部105ごとに分離されている点である。
本実施形態に係る配線構造の製造方法を図6及び図7を参照して説明する。
第1実施形態に示した図1(a)乃至図2(c)の工程を経た後、公知のリソグラフィ技術及びエッチング技術により、図6に示すように、窒化シリコン膜であるキャップ膜110をパターニングし、キャップ膜110aを形成する。このとき、パターニング後も配線膜108の上面及び側面がキャップ膜110に覆われている状態にする。ここでは、キャップ膜110aの材料は、配線膜108の配線材料のイオン拡散又はヒロック拡大を防止する機能を有する材料としてSiNを仕様するが、これ以外にもSiON、SiC又はSiCを主成分とする材料を使用しても良い。また、本実施形態ではキャップ膜110をパターニングして隣接する配線間で分離するため、キャップ膜110の材料は、タンタル(Ta)、チタン(Ti)、ジルコニウム(Zr)、タングステン(W)、コバルト(Co)、ニッケル(Ni)等、或いは、これらのうちの少なくとも1種類以上を含む金属であっても良い。また、キャップ膜110の材料は、上記金属のうちの少なくとも1種類以上を含むシリコン化合物であっても良い。また、本実施形態ではキャップ膜110をパターニングして隣接する配線間で分離するため、キャップ膜110の材料は、タンタル(Ta)、チタン(Ti)、ジルコニウム(Zr)、タングステン(W)、コバルト(Co)、ニッケル(Ni)等、或いは、これらのうちの少なくとも1種類以上を含む金属であっても良い。また、キャップ膜110の材料は、上記金属のうち少なくとも1種類以上を含むシリコン化合物であっても良い。
〔作用効果〕
本実施形態においても、バリア膜106の上面が配線膜108及び絶縁膜104の上面よりも窪んだ構造(凹部120)が形成され、凹部120にキャップ膜110が埋め込まれているので、上記第1実施形態と同様の作用効果を奏する。
キャップ膜が絶縁材料の場合、SiNの比誘電率は7.0、SiC、SiC等の比誘電率は4〜4.5、層間絶縁膜(絶縁膜111)の比誘電率3.5であり、キャップ膜の比誘電率は層間絶縁膜の比誘電率よりもかなり高いので、半導体装置全体におけるキャップ膜の占有面積が大きければ大きいほど、層間容量及び配線間容量は大きくなる。比誘電率の高いキャップ膜の一部(第1層の配線間の部分)を除去して占有面積を縮小し、その部分に比誘電率の低い層間絶縁膜を配置すれば、各層の配線間及び同一層内の配線間において配線間に挟まれる絶縁膜の比誘電率を実質的に低減し、層間容量及び配線間容量を低減することができる。
(3)第3実施形態
〔構造〕
図9は、第3実施形態に係る半導体装置の配線構造の断面図である。本実施形態の配線構造が上記第1実施形態と異なる点は、キャップ膜110bが無電解メッキ、あるいは選択CVDによって配線膜108の上面及び側面に選択的に形成されている点である。
本実施形態に係る配線構造の製造方法を図8及び図9を参照して説明する。
第1実施形態に示した図1(a)乃至図2(b)の工程を経た後、図8に示すように、CVD法によって、膜厚20nmのタングステン(W)からなるキャップ膜110を配線膜108上に形成する。W形成前の前処理として、H2を含む雰囲気で熱処理を施し、配線膜108表面の酸化層を除去する。熱処理の条件は、例えば、基板温度350℃、H2流量1000sccm、Ar流量300sccm、圧力1Torr、処理時間60〜300秒とする。続いて、真空を破ることなく、Wチャンバーにウエハを搬送する。W形成の条件は、例えば、基板温度200〜300℃、WF6流量5sccm、H2流量500sccm、圧力300Torrとする。なお、ここでは、タングステンW膜形成の前処理(熱処理)とタングステンW膜の形成とを別々のチャンバーで行っているが、これらの処理を同一チャンバー内で行っても良い。
キャップ膜110bの堆積後、第1実施形態に示した図3及び図4と同様にして、絶縁膜111乃至114、孔115、溝部116、バリア膜117及び配線膜118を形成する。
本実施形態においても、バリア膜106の上面が配線膜108及び絶縁膜104の上面よりも窪んだ構造(凹部120)が形成され、凹部120にキャップ膜110が埋め込まれているので、上記第1実施形態と同様の作用効果を奏する。
また、キャップ膜110bが溝部105ごとに分離して形成されるので、第2実施形態と同様に層間容量、配線間容量の低減及びEM耐性の向上が図られる。特に、キャップ膜110bで覆う必要がある配線膜108の上面及び側面を小さな占有面積で覆うことができるので、層間容量及び配線間容量の低減の効果が大きい。
(4)第4実施形態
〔構造〕
図12は、第4実施形態に係る半導体装置の配線構造の断面図である。本実施形態の配線構造が上記第1実施形態と異なる点は、溝部105a内において、バリア膜106の代わりに溝部105aの内側面に絶縁膜106aが形成されており、溝部105a内において絶縁膜106aの内壁に配線膜108aが形成されている点である。また、本実施形態では、溝部105aは、絶縁膜106aの膜厚分だけ幅広に形成されており、本実施形態の絶縁膜106aの内側の幅が、第1実施形態の溝部105の幅と略同一の幅に保たれるように形成されている。即ち、本実施形態に係る配線膜108aの幅は、第1実施形態に係るバリア膜106及び配線膜108を合わせた幅に略等しい。
本実施形態に係る配線構造の製造方法を図10乃至図12を参照して説明する。
第1実施形態に示した図1(a)と同様に、溝部105aを形成する。ここでは、溝部105aのパターニング工程において、溝部105aの内側面に形成する絶縁膜106aの膜厚分だけ溝部105aが溝部105(第1実施形態)よりも幅広に形成されるように、マスクサイズを第1実施形態の場合よりも大きくする。これにより、溝部105aの内周壁に絶縁膜106aが形成された後も、絶縁膜106aの内側の幅が溝部105(第1実施形態)と略同一の幅になる。
〔作用効果〕
本実施形態においても、絶縁膜106aの上面が配線膜108a及び絶縁膜104の上面よりも窪んだ構造(凹部120)が形成され、凹部120にキャップ膜110が埋め込まれているので、上記第1実施形態と同様の作用効果を奏する。
〔構成〕
図14は、第5実施形態に係る半導体装置の配線構造の断面図である。本実施形態の配線構造が上記第4実施形態と異なる点は、キャップ膜の一部(第1層の配線間の部分)が除去されて、キャップ膜110aが溝部105aごとに分離されている点である。
本実施形態に係る配線構造の製造方法を図13及び図14を参照して説明する。
第4実施形態に示した図11(c)の工程までを経た後、公知のリソグラフィ技術及びエッチング技術により、図13に示すように、窒化シリコン膜であるキャップ膜110aがパターニングされる。このとき、パターニング後も配線膜108aの上面及び側面がキャップ膜110aに覆われている状態にする。キャップ膜110aの材料は、配線膜108aの配線材料のイオン拡散又はヒロック拡大を防止する機能を有する材料として、SiON、SiC又はSiCを主成分とする材料を使用する。また、本実施形態ではキャップ膜110aをパターニングして隣接する配線間で分離するため、キャップ膜110aの材料は、タンタル(Ta)、チタン(Ti)、ジルコニウム(Zr)、タングステン(W)、コバルト(Co)、ニッケル(Ni)等、或いは、これらのうちの少なくとも1種類以上を含む金属であっても良い。また、キャップ膜110aの材料は、上記金属のうちの少なくとも1種類以上を含むシリコン化合物であっても良い。
〔作用効果〕
本実施形態においても、上記第4実施形態と同様の作用効果を奏する。
さらに、本実施形態では、キャップ膜をパターニングしたことにより付加的な効果を生じる。
キャップ膜が絶縁材料の場合、SiNの比誘電率は7.0、SiC、SiC等の比誘電率は4〜4.5、層間絶縁膜(絶縁膜111)の比誘電率3.5であり、キャップ膜の比誘電率は層間絶縁膜の比誘電率よりもかなり高いので、半導体装置全体におけるキャップ膜の占有面積が大きければ大きいほど、層間容量及び配線間容量は大きくなる。比誘電率の高いキャップ膜の一部(第1層配線間の部分)を除去して占有面積を縮小し、その部分に比誘電率の低い層間絶縁膜を配置すれば、各層の配線間及び同一層内の配線間において配線間に挟まれる絶縁膜の比誘電率を実質的に低減し、層間容量及び配線間容量を低減することができる。
(6)第6実施形態
〔構造〕
図16は、第6実施形態に係る半導体装置の配線構造の断面図である。本実施形態の配線構造が上記第4実施形態と異なる点は、キャップ膜110bが無電解メッキ、あるいは選択CVDによって配線膜108aの上面及び側面に選択的に形成されている点である。
本実施形態に係る配線構造の製造方法を図15及び図16を参照して説明する。
第4実施形態に示した図11(b)の工程まで終了した後、図15に示すように、CVD法によって、膜厚20nmのタングステン(W)からなるキャップ膜110bを配線膜108a上に形成する。W形成前の前処理として、H2を含む雰囲気で熱処理を施し、配線膜108a表面の酸化層を除去する。熱処理の条件は、例えば、基板温度350℃、H2流量1000sccm、Ar流量300sccm、圧力1Torr、処理時間60〜300秒とする。続いて、真空を破ることなく、Wチャンバーにウエハを搬送する。W形成の条件は、例えば、基板温度200〜300℃、WF6流量5sccm、H2流量500sccm、圧力300Torrとする。なお、ここでは、タングステンW膜形成の前処理(熱処理)とタングステンW膜の形成とを別々のチャンバーで行っているが、これらの処理を同一チャンバー内で行っても良い。
さらに、図16に示すように、第1実施形態と同様にして、絶縁膜111乃至114、孔115a、溝部116aを形成し、図10(a)乃至図11(a)と同様にして絶縁膜117a及び配線膜118aを形成する。但し、ここでは、溝部116aは、第1実施形態の溝部116よりも幅広に形成する。
本実施形態においても、上記第4実施形態と同様の作用効果を奏する。
また、キャップ膜110bが溝部105aごとに形成され、第5実施形態と同様に層間容量、配線間容量の低減及びEM耐性の向上が図られる。特に、キャップ膜110bで覆う必要がある配線膜108の上面及び側面を小さな占有面積で覆うことができるので、層間容量及び配線間容量の低減の効果が大きい。
105、105a、116、116a 溝部
106、117 バリア膜
106a、117a 絶縁膜
107 Cuシード膜
108、108a、118、118a Cu配線膜
109、119 配線
110、110a、110b キャップ膜
115 孔
120 凹部
Claims (40)
- 第1の上面と、前記第1の上面に形成された複数の溝部とを有する第1の絶縁膜と、
前記溝部の内壁に形成され、第2の上面を有するバリア膜と、
前記溝部内であって、前記バリア膜に接している側面と、第3の上面とを有する配線膜とを備え、
前記溝部の底面から前記第1の上面までの高さ、及び前記底面から前記第3の上面までの高さは、前記底面から前記第2の上面までの高さよりも高いことを特徴とする、
半導体装置の配線構造。 - 前記第1の上面と前記第3の上面とは、同一平面にあることを特徴とする、請求項1に記載の半導体装置の配線構造。
- 前記配線構造は、前記第2の上面と前記側面と前記第3の上面とを覆うキャップ膜をさらに備えていることを特徴とする、請求項1に半導体装置の配線構造。
- 前記溝部に形成される前記キャップ膜は、隣接する他の溝部に形成される他のキャップ膜とそれぞれ分離していることを特徴とする、請求項3に記載の半導体装置の配線構造。
- 前記キャップ膜は絶縁体であり、
前記配線構造は、前記キャップ膜の比誘電率よりも小さい比誘電率を持つ第3の絶縁膜であってかつ前記キャップ膜及び前記第1の絶縁膜を覆う第3の絶縁膜を、さらに備えることを特徴とする請求項4に半導体装置の配線構造。 - 前記キャップ膜は、SiN、SiON、SiC又はSiCを主成分とする材料の何れかであり、前記第3の絶縁膜は、フッ素ドープの酸化シリコンである、請求項5に記載の半導体装置の配線構造。
- 前記キャップ膜は、導電体であることを特徴とする、請求項4に記載の半導体装置の配線構造。
- 前記キャップ膜は、Ta、Ti、Zr、W、Co、Ni、或いは、これらのうちの少なくとも1種類以上を含む金属であることを特徴とする、請求項7に記載の半導体装置の配線構造。
- 前記第3の上面及び前記側面に無電解メッキ又は選択CVDによって形成されたキャップ膜をさらに備えることを特徴とする、請求項1に記載の半導体装置の配線構造。
- 前記キャップ膜は、W、または、Co、または、CoP、CoWP、CoMoP等のCoを主成分とする化合物、または、NiWP、NiMoP等のNiを主成分とする化合物であることを特徴とする、請求項9に記載の半導体装置の配線構造。
- 第1の上面と、前記第1の上面に形成された複数の溝部とを有する第1の絶縁膜と、
前記溝部の内壁に形成され、第2の上面を有する複数の第2の絶縁膜と、
前記溝部内であって、前記第2の絶縁膜に接している側面と、第3の上面とを有する配線膜とを備え、
前記溝部の底面から前記第1の上面までの高さ、及び前記底面から前記第3の上面までの高さは、前記底面から前記第2の上面までの高さよりも高いことを特徴とする半導体装置の配線構造。 - 前記第1の上面と前記第3の上面とは、同一平面にあることを特徴とする、請求項11に記載の半導体装置の配線構造。
- 前記配線構造は、前記第2の上面と前記側面と前記第3の上面とを覆うキャップ膜をさらに備えていることを特徴とする、請求項11に半導体装置の配線構造。
- 前記溝部に形成される前記キャップ膜は、隣接する他の溝部に形成される他のキャップ膜とそれぞれ分離していることを特徴とする、請求項11に記載の半導体装置の配線構造。
- 前記キャップ膜は絶縁体であり、
前記配線構造は、前記キャップ膜の比誘電率よりも小さい比誘電率を持つ第3の絶縁膜であってかつ前記キャップ膜及び前記第1の絶縁膜を覆う第3の絶縁膜を、さらに備えることを特徴とする請求項14に半導体装置の配線構造。 - 前記キャップ膜は、SiN、SiON、SiC又はSiCを主成分とする材料の何れかであり、前記第3の絶縁膜は、フッ素ドープの酸化シリコンである、請求項15に記載の半導体装置の配線構造。
- 前記キャップ膜は、導電体であることを特徴とする、請求項14に記載の半導体装置の配線構造。
- 前記キャップ膜は、Ta、Ti、Zr、W、Co、Ni、或いは、これらのうちの少なくとも1種類以上を含む金属であることを特徴とする、請求項17に記載の半導体装置の配線構造。
- 前記第3の上面及び前記側面に無電解メッキ又は選択CVDによって形成されたキャップ膜をさらに備えることを特徴とする、請求項11に記載の半導体装置の配線構造。
- 前記キャップ膜は、W、または、Co、または、CoP、CoWP、CoMoP等のCoを主成分とする化合物、または、NiWP、NiMoP等のNiを主成分とする化合物であることを特徴とする、請求項19に記載の半導体装置の配線構造。
- 第1の絶縁膜上に複数の溝部を形成するステップと、
前記第1の絶縁膜上にバリア膜を形成するステップと、
前記溝部内のバリア膜上に配線膜を形成するステップと、
前記溝部以外の前記第1の絶縁膜が露出するように、前記配線膜及び前記バリア膜を除去するステップと、
前記溝部の底面から前記溝部以外の前記第1の絶縁膜までの高さ、及び前記底面から前記配線膜の上面までの高さが、前記底面から前記バリア膜の上面までの高さよりも高くなるように前記バリア膜の一部を除去するステップと、
を含むことを特徴とする半導体装置の配線構造の製造方法。 - 前記溝部以外の前記第1の絶縁膜と前記配線膜の上面とは、同一平面にあることを特徴とする、請求項21に記載の半導体装置の配線構造の製造方法。
- 前記バリア膜の上面と前記配線膜の側面及び上面とをキャップ膜で覆うステップをさらに含む、請求項21に記載の半導体装置の配線構造の製造方法。
- 前記溝部に形成される前記キャップ膜を隣接する他の溝部に形成される他のキャップ膜とそれぞれ分離するステップを、さらに含むことを特徴とする請求項21に記載の半導体装置の配線構造の製造方法。
- 前記キャップ膜は絶縁体であり、
前記キャップ膜の比誘電率よりも小さい比誘電率を持つ第3の絶縁膜によって、前記キャップ膜及び前記第1の絶縁膜を覆うステップをさらに含む、請求項24に記載の半導体装置の配線構造の製造方法。 - 前記キャップ膜は、SiN、SiON、SiC又はSiCを主成分とする材料の何れかであり、
前記第3の絶縁膜は、フッ素ドープの酸化シリコンである、請求項25に記載の半導体装置の配線構造の製造方法。 - 前記キャップ膜は、導電体であることを特徴とする、請求項24に記載の半導体装置の配線構造の製造方法。
- 前記キャップ膜は、Ta、Ti、Zr、W、Co、Ni、或いは、これらのうちの少なくとも1種類以上を含む金属であることを特徴とする、請求項27に記載の記載の半導体装置の配線構造の製造方法。
- 前記配線膜の上面及び側面に無電解メッキ又は選択CVDによってキャップ膜を形成するステップをさらに含むことを特徴とする、請求項21に記載の記載の半導体装置の配線構造の製造方法。
- 前記キャップ膜は、W、または、Co、または、CoP、CoWP、CoMoP等のCoを主成分とする化合物、または、NiWP、NiMoP等のNiを主成分とする化合物であることを特徴とする、請求項29に記載の記載の半導体装置の配線構造の製造方法。
- 第1の絶縁膜上に溝部を形成するステップと、
前記溝部の内側のみに第2の絶縁膜を形成するステップと、
前記第2の絶縁膜の内壁に配線膜を形成するステップと、
前記溝部以外の前記第1の絶縁膜が露出するように、前記配線膜を除去するステップと、
前記溝部の底面から前記溝部以外の前記第1の絶縁膜までの高さ、及び前記底面から前記配線膜の上面までの高さが、前記底面から前記第2の絶縁膜の上面までの高さよりも高くなるように前記第2の絶縁膜の一部を除去するステップと、
を含むことを特徴とする半導体装置の配線構造の製造方法。 - 前記溝部以外の前記第1の絶縁膜と前記配線膜の上面とは、同一平面にあることを特徴とする、請求項31に記載の半導体装置の配線構造の製造方法。
- 前記バリア膜の上面と前記配線膜の側面及び上面とをキャップ膜で覆うステップをさらに含む、請求項31に記載の半導体装置の配線構造の製造方法。
- 前記溝部に形成される前記キャップ膜を隣接する他の溝部に形成される他のキャップ膜とそれぞれ分離するステップを、さらに含むことを特徴とする請求項31に記載の半導体装置の配線構造の製造方法。
- 前記キャップ膜は絶縁体であり、
前記キャップ膜の比誘電率よりも小さい比誘電率を持つ第3の絶縁膜によって、前記キャップ膜及び前記第1の絶縁膜を覆うステップをさらに含む、請求項34に記載の半導体装置の配線構造の製造方法。 - 前記キャップ膜は、SiN、SiON、SiC又はSiCを主成分とする材料の何れかであり、
前記第3の絶縁膜は、フッ素ドープの酸化シリコンである、請求項35に記載の半導体装置の配線構造の製造方法。 - 前記キャップ膜は、導電体であることを特徴とする、請求項34に記載の半導体装置の配線構造の製造方法。
- 前記キャップ膜は、Ta、Ti、Zr、W、Co、Ni、或いは、これらのうちの少なくとも1種類以上を含む金属であることを特徴とする、請求項37に記載の記載の半導体装置の配線構造の製造方法。
- 前記配線膜の上面及び側面に無電解メッキ又は選択CVDによってキャップ膜を形成するステップをさらに含むことを特徴とする、請求項31に記載の記載の半導体装置の配線構造の製造方法。
- 前記キャップ膜は、W、または、Co、または、CoP、CoWP、CoMoP等のCoを主成分とする化合物、または、NiWP、NiMoP等のNiを主成分とする化合物であることを特徴とする、請求項39に記載の記載の半導体装置の配線構造の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004006546A JP2005203476A (ja) | 2004-01-14 | 2004-01-14 | 半導体装置の配線構造及びその製造方法 |
US10/910,318 US7414314B2 (en) | 2004-01-14 | 2004-08-04 | Semiconductor device and manufacturing method thereof |
US12/170,458 US8859426B2 (en) | 2004-01-14 | 2008-07-10 | Semiconductor device and manufacturing method thereof |
US14/484,414 US10256184B2 (en) | 2004-01-14 | 2014-09-12 | Semiconductor device and manufacturing method thereof |
US16/377,626 US11139235B2 (en) | 2004-01-14 | 2019-04-08 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004006546A JP2005203476A (ja) | 2004-01-14 | 2004-01-14 | 半導体装置の配線構造及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005203476A true JP2005203476A (ja) | 2005-07-28 |
Family
ID=34737270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004006546A Pending JP2005203476A (ja) | 2004-01-14 | 2004-01-14 | 半導体装置の配線構造及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (4) | US7414314B2 (ja) |
JP (1) | JP2005203476A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007142422A (ja) * | 2005-11-15 | 2007-06-07 | Dongbu Electronics Co Ltd | 半導体素子の製造方法 |
WO2007091574A1 (ja) * | 2006-02-06 | 2007-08-16 | Nec Corporation | 多層配線構造および多層配線の製造方法 |
JP2007281485A (ja) * | 2006-04-10 | 2007-10-25 | Interuniv Micro Electronica Centrum Vzw | 狭いトレンチ中でスーパー第2結晶粒の成長を発生させる方法 |
WO2009075052A1 (ja) * | 2007-12-12 | 2009-06-18 | Panasonic Corporation | 半導体装置及びその製造方法 |
JP2009532917A (ja) * | 2006-04-04 | 2009-09-10 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体デバイス内のアルミニウム端子パッド材料を除去する方法及び構造体 |
JP2009277729A (ja) * | 2008-05-12 | 2009-11-26 | Panasonic Corp | 半導体装置および半導体装置の製造方法 |
WO2011034089A1 (ja) * | 2009-09-18 | 2011-03-24 | 株式会社アルバック | 成膜方法 |
JP2013089736A (ja) * | 2011-10-17 | 2013-05-13 | Fujitsu Ltd | 電子装置およびその製造方法 |
KR20140023763A (ko) * | 2012-08-17 | 2014-02-27 | 삼성전자주식회사 | 금속 플러그를 포함하는 반도체 장치 및 그 제조 방법 |
CN113078119A (zh) * | 2021-03-26 | 2021-07-06 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080258304A1 (en) * | 2007-04-23 | 2008-10-23 | Denso Corporation | Semiconductor device having multiple wiring layers |
US20090032964A1 (en) * | 2007-07-31 | 2009-02-05 | Micron Technology, Inc. | System and method for providing semiconductor device features using a protective layer |
KR100843971B1 (ko) * | 2007-08-08 | 2008-07-03 | 주식회사 동부하이텍 | 금속배선 형성방법 |
TW200910478A (en) * | 2007-08-17 | 2009-03-01 | Advanced Semiconductor Eng | Method for manufacturing a device having high aspect ratio via |
DE102008026211B4 (de) * | 2008-05-30 | 2010-07-08 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung eines Halbleiterbauelements mit Metallleitungen mit einer selektiv gebildeten dielektrischen Deckschicht |
KR101616044B1 (ko) * | 2009-07-03 | 2016-04-28 | 삼성전자주식회사 | 무전해 도금에 의해 형성된 랜딩 패드를 포함한 반도체 소자 |
TWI392619B (zh) * | 2010-03-10 | 2013-04-11 | Nat Univ Tsing Hua | 一種人力驅動與電力輔助平衡之個人載具 |
US8772154B2 (en) * | 2011-06-17 | 2014-07-08 | GlobalFoundries, Inc. | Integrated circuits including barrier polish stop layers and methods for the manufacture thereof |
US8956974B2 (en) * | 2012-06-29 | 2015-02-17 | Micron Technology, Inc. | Devices, systems, and methods related to planarizing semiconductor devices after forming openings |
CN103700615B (zh) * | 2012-09-27 | 2018-11-06 | 盛美半导体设备(上海)有限公司 | 二氟化氙气相刻蚀阻挡层的方法 |
US9136221B2 (en) * | 2012-09-28 | 2015-09-15 | Intel Corporation | Methods of providing dielectric to conductor adhesion in package structures |
US8518825B1 (en) * | 2012-12-24 | 2013-08-27 | Shanghai Huali Microelectronics Corporation | Method to manufacture trench-first copper interconnection |
CN103426850B (zh) * | 2013-08-27 | 2016-04-06 | 南通富士通微电子股份有限公司 | 晶圆级芯片尺寸封装结构 |
US9881844B2 (en) * | 2013-12-19 | 2018-01-30 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits with copper hillock-detecting structures and methods for detecting copper hillocks using the same |
US10109583B2 (en) | 2014-12-24 | 2018-10-23 | Intel Corporation | Method for creating alternate hardmask cap interconnect structure with increased overlay margin |
US10541204B2 (en) | 2015-10-20 | 2020-01-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnection structure and method of forming the same |
US10020260B1 (en) * | 2016-12-22 | 2018-07-10 | Globalfoundries Inc. | Corrosion and/or etch protection layer for contacts and interconnect metallization integration |
US10677855B2 (en) * | 2017-09-08 | 2020-06-09 | Globalfoundries Inc. | Structure, method and system for measuring RIE lag depth |
KR102665246B1 (ko) * | 2018-07-03 | 2024-05-09 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
KR102589300B1 (ko) * | 2018-09-13 | 2023-10-13 | 삼성전자주식회사 | 게이트 스페이서 구조체를 포함하는 집적 회로 소자 |
US10685876B2 (en) * | 2018-09-18 | 2020-06-16 | International Business Machines Corporation | Liner and cap structures for reducing local interconnect vertical resistance without compromising reliability |
US11088076B2 (en) * | 2019-12-27 | 2021-08-10 | Sandisk Technologies Llc | Bonding pads embedded in a dielectric diffusion barrier and having recessed metallic liners |
US11211301B2 (en) * | 2020-02-11 | 2021-12-28 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device and method of manufacture |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07307338A (ja) * | 1993-10-29 | 1995-11-21 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
JP2000323479A (ja) * | 1999-05-14 | 2000-11-24 | Sony Corp | 半導体装置およびその製造方法 |
JP2001181851A (ja) * | 1999-10-12 | 2001-07-03 | Sony Corp | めっき方法及びめっき構造 |
JP2002118111A (ja) * | 2000-10-12 | 2002-04-19 | Sony Corp | 半導体装置およびその製造方法 |
JP2003068850A (ja) * | 2001-08-29 | 2003-03-07 | Tokyo Electron Ltd | 半導体装置およびその製造方法 |
JP2003203911A (ja) * | 2002-01-07 | 2003-07-18 | Sony Corp | 電解研磨方法および配線の製造方法 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3579061A (en) * | 1968-09-23 | 1971-05-18 | Gen Electric | Individual current-limiting fuse for the rolls of a multiple roll capacitor |
US5084413A (en) * | 1986-04-15 | 1992-01-28 | Matsushita Electric Industrial Co., Ltd. | Method for filling contact hole |
FR2630588A1 (fr) * | 1988-04-22 | 1989-10-27 | Philips Nv | Procede pour realiser une configuration d'interconnexion sur un dispositif semiconducteur notamment un circuit a densite d'integration elevee |
JPH04320330A (ja) * | 1991-04-19 | 1992-11-11 | Sharp Corp | 半導体装置のコンタクト部の形成方法 |
JPH05206064A (ja) * | 1991-12-10 | 1993-08-13 | Nec Corp | 半導体装置の製造方法 |
US5387550A (en) * | 1992-02-07 | 1995-02-07 | Micron Technology, Inc. | Method for making a fillet for integrated circuit metal plug |
JP2756887B2 (ja) * | 1992-03-02 | 1998-05-25 | 三菱電機株式会社 | 半導体装置の導電層接続構造およびその製造方法 |
KR960004095B1 (en) * | 1993-02-17 | 1996-03-26 | Hyundai Electronics Ind | Manufacturing method of metal plug in contact-hole |
DE69527344T2 (de) * | 1994-12-29 | 2003-02-27 | St Microelectronics Inc | Verfahren zur Herstellung einer Halbleiterverbindungsstruktur |
JP3318813B2 (ja) * | 1995-02-13 | 2002-08-26 | ソニー株式会社 | 多層配線形成方法 |
US5496773A (en) * | 1995-04-28 | 1996-03-05 | Micron Technology, Inc. | Semiconductor processing method of providing an electrically conductive interconnecting plug between an elevationally inner electrically conductive node and an elevationally outer electrically conductive node |
US5484747A (en) * | 1995-05-25 | 1996-01-16 | United Microelectronics Corporation | Selective metal wiring and plug process |
JPH09139429A (ja) * | 1995-11-10 | 1997-05-27 | Nippon Steel Corp | 半導体装置の製造方法 |
US6008117A (en) * | 1996-03-29 | 1999-12-28 | Texas Instruments Incorporated | Method of forming diffusion barriers encapsulating copper |
US5807786A (en) * | 1997-07-30 | 1998-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making a barrier layer to protect programmable antifuse structure from damage during fabrication sequence |
US6340827B1 (en) * | 1999-01-13 | 2002-01-22 | Agere Systems Guardian Corp. | Diffusion barrier for use with high dielectric constant materials and electronic devices incorporating same |
US6348420B1 (en) * | 1999-12-23 | 2002-02-19 | Asm America, Inc. | Situ dielectric stacks |
US6335283B1 (en) * | 2000-01-05 | 2002-01-01 | Advanced Micro Devices, Inc. | Method of reducing in-line copper diffusion |
US7122900B2 (en) * | 2000-06-26 | 2006-10-17 | Renesas Technology Corp. | Semiconductor device and method manufacturing the same |
JP2002329780A (ja) | 2001-04-27 | 2002-11-15 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
JP4350337B2 (ja) * | 2001-04-27 | 2009-10-21 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
JP2003188254A (ja) * | 2001-12-18 | 2003-07-04 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
KR100500573B1 (ko) * | 2003-07-01 | 2005-07-12 | 삼성전자주식회사 | 금속 배선 및 그 제조 방법, 금속 배선을 포함하는 이미지소자 및 그 제조 방법 |
JP4638140B2 (ja) * | 2003-07-09 | 2011-02-23 | マグナチップセミコンダクター有限会社 | 半導体素子の銅配線形成方法 |
US7910494B2 (en) * | 2006-03-29 | 2011-03-22 | Tokyo Electron Limited | Thermal processing furnace, gas delivery system therefor, and methods for delivering a process gas thereto |
JP5439901B2 (ja) * | 2009-03-31 | 2014-03-12 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
-
2004
- 2004-01-14 JP JP2004006546A patent/JP2005203476A/ja active Pending
- 2004-08-04 US US10/910,318 patent/US7414314B2/en active Active
-
2008
- 2008-07-10 US US12/170,458 patent/US8859426B2/en active Active
-
2014
- 2014-09-12 US US14/484,414 patent/US10256184B2/en active Active
-
2019
- 2019-04-08 US US16/377,626 patent/US11139235B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07307338A (ja) * | 1993-10-29 | 1995-11-21 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
JP2000323479A (ja) * | 1999-05-14 | 2000-11-24 | Sony Corp | 半導体装置およびその製造方法 |
JP2001181851A (ja) * | 1999-10-12 | 2001-07-03 | Sony Corp | めっき方法及びめっき構造 |
JP2002118111A (ja) * | 2000-10-12 | 2002-04-19 | Sony Corp | 半導体装置およびその製造方法 |
JP2003068850A (ja) * | 2001-08-29 | 2003-03-07 | Tokyo Electron Ltd | 半導体装置およびその製造方法 |
JP2003203911A (ja) * | 2002-01-07 | 2003-07-18 | Sony Corp | 電解研磨方法および配線の製造方法 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007142422A (ja) * | 2005-11-15 | 2007-06-07 | Dongbu Electronics Co Ltd | 半導体素子の製造方法 |
JP5263482B2 (ja) * | 2006-02-06 | 2013-08-14 | 日本電気株式会社 | 多層配線構造および多層配線の製造方法 |
WO2007091574A1 (ja) * | 2006-02-06 | 2007-08-16 | Nec Corporation | 多層配線構造および多層配線の製造方法 |
US7999391B2 (en) | 2006-02-06 | 2011-08-16 | Nec Corporation | Multilayered wiring structure, and method for manufacturing multilayered wiring |
JP2009532917A (ja) * | 2006-04-04 | 2009-09-10 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体デバイス内のアルミニウム端子パッド材料を除去する方法及び構造体 |
JP2007281485A (ja) * | 2006-04-10 | 2007-10-25 | Interuniv Micro Electronica Centrum Vzw | 狭いトレンチ中でスーパー第2結晶粒の成長を発生させる方法 |
WO2009075052A1 (ja) * | 2007-12-12 | 2009-06-18 | Panasonic Corporation | 半導体装置及びその製造方法 |
JP2009277729A (ja) * | 2008-05-12 | 2009-11-26 | Panasonic Corp | 半導体装置および半導体装置の製造方法 |
JP4675393B2 (ja) * | 2008-05-12 | 2011-04-20 | パナソニック株式会社 | 半導体装置および半導体装置の製造方法 |
WO2011034089A1 (ja) * | 2009-09-18 | 2011-03-24 | 株式会社アルバック | 成膜方法 |
JPWO2011034089A1 (ja) * | 2009-09-18 | 2013-02-14 | 株式会社アルバック | 成膜方法 |
JP2013089736A (ja) * | 2011-10-17 | 2013-05-13 | Fujitsu Ltd | 電子装置およびその製造方法 |
KR20140023763A (ko) * | 2012-08-17 | 2014-02-27 | 삼성전자주식회사 | 금속 플러그를 포함하는 반도체 장치 및 그 제조 방법 |
KR102003523B1 (ko) * | 2012-08-17 | 2019-07-24 | 삼성전자주식회사 | 금속 플러그를 포함하는 반도체 장치 및 그 제조 방법 |
CN113078119A (zh) * | 2021-03-26 | 2021-07-06 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
Also Published As
Publication number | Publication date |
---|---|
US7414314B2 (en) | 2008-08-19 |
US11139235B2 (en) | 2021-10-05 |
US20190237401A1 (en) | 2019-08-01 |
US20140374910A1 (en) | 2014-12-25 |
US8859426B2 (en) | 2014-10-14 |
US10256184B2 (en) | 2019-04-09 |
US20080293245A1 (en) | 2008-11-27 |
US20050151224A1 (en) | 2005-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005203476A (ja) | 半導体装置の配線構造及びその製造方法 | |
JP3647853B1 (ja) | 半導体装置の配線構造及びその製造方法 | |
JP5089575B2 (ja) | 相互接続構造体及びその製造方法 | |
US7790617B2 (en) | Formation of metal silicide layer over copper interconnect for reliability enhancement | |
US6566258B1 (en) | Bi-layer etch stop for inter-level via | |
US20070049007A1 (en) | Interconnect structure and method for forming the same | |
US7071100B2 (en) | Method of forming barrier layer with reduced resistivity and improved reliability in copper damascene process | |
US7199045B2 (en) | Metal-filled openings for submicron devices and methods of manufacture thereof | |
US6841468B2 (en) | Method of forming a conductive barrier layer having improve adhesion and resistivity characteristics | |
US9666529B2 (en) | Method and structure to reduce the electric field in semiconductor wiring interconnects | |
US8039390B2 (en) | Method of manufacturing semiconductor device | |
JP4540504B2 (ja) | 半導体装置の製造方法 | |
JP4207749B2 (ja) | 半導体装置の配線構造及びその製造方法 | |
JP2002064139A (ja) | 半導体装置の製造方法 | |
JP4238815B2 (ja) | 半導体装置の配線構造及びその製造方法 | |
JP2004356315A (ja) | 半導体装置及びその製造方法 | |
KR20100078150A (ko) | 반도체 소자 및 그의 제조 방법 | |
JPH11186390A (ja) | 半導体装置の製造方法 | |
JP2003258088A (ja) | 半導体装置、その製造方法、及びその製造装置 | |
KR100862826B1 (ko) | 반도체 소자의 구리배선 형성방법 | |
KR20020090441A (ko) | 반도체 소자의 구리배선 형성방법 | |
JP2000340565A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2004014967A (ja) | 半導体装置の製造方法及び半導体装置 | |
KR20080094444A (ko) | 반도체 소자의 구리배선 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060804 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070125 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070216 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081126 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110404 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110802 |