JP4207749B2 - 半導体装置の配線構造及びその製造方法 - Google Patents

半導体装置の配線構造及びその製造方法 Download PDF

Info

Publication number
JP4207749B2
JP4207749B2 JP2003367951A JP2003367951A JP4207749B2 JP 4207749 B2 JP4207749 B2 JP 4207749B2 JP 2003367951 A JP2003367951 A JP 2003367951A JP 2003367951 A JP2003367951 A JP 2003367951A JP 4207749 B2 JP4207749 B2 JP 4207749B2
Authority
JP
Japan
Prior art keywords
film
wiring
cap
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003367951A
Other languages
English (en)
Other versions
JP2005136003A (ja
Inventor
一英 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2003367951A priority Critical patent/JP4207749B2/ja
Priority to US10/766,739 priority patent/US20050087872A1/en
Publication of JP2005136003A publication Critical patent/JP2005136003A/ja
Application granted granted Critical
Publication of JP4207749B2 publication Critical patent/JP4207749B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、半導体装置の配線構造及びその製造方法に関する。
半導体装置の微細化に伴い、ＲＣ遅延（抵抗値及び容量値による信号遅延）の影響が大きくなり、半導体装置の高速化を妨げる重要な原因となっている。配線の抵抗値及び配線間の容量を低減するために、配線幅０．２５μｍ以下の半導体装置では、アルミニウム合金に代わって銅Ｃｕを用いた配線が導入されている。Ｃｕを用いた配線の形成では、一般的にドライエッチングが困難なため、絶縁膜に形成された配線溝にＣｕを堆積させた後に平坦化するダマシン法が用いられている。ダマシン法により形成された従来のＣｕ配線の構造が、例えば、特許文献１乃至６に記載されている。
特許文献１及び２に記載のＣｕ配線構造では、第１の絶縁膜（シリコン酸化膜）に複数の配線溝が形成されており、これらの配線溝には、Ｃｕの酸化及び拡散防止のためのバリア膜を介してＣｕ配線膜が形成されている。Ｃｕ配線膜及びバリア膜は、第１絶縁膜の界面と一致するように平坦化されている。
特許文献３及び４に記載のＣｕ配線構造では、第１絶縁膜に形成された配線溝に、バリア膜を介してＣｕ配線膜が配線溝の深さよりも浅く埋め込まれており、Ｃｕ配線膜の上には、Ｃｕの酸化及び拡散防止のための金属膜や窒化膜からなるキャップ膜が配線溝に埋め込まれている。
特許文献５に記載のＣｕ配線構造では、第１絶縁膜の配線溝にバリア膜を介してＣｕ配線膜が埋め込まれており、バリア膜が配線溝の上端と一致する高さまで形成されており、Ｃｕ配線膜は配線溝よりも凸状に突出している。また、配線溝から突出したＣｕ配線膜の上から全面に第２の絶縁膜（酸化膜）が形成されている。
特許文献６に記載されたＣｕ配線構造では、第１絶縁膜の配線溝にバリア膜を介してＣｕ配線膜が埋め込まれており、Ｃｕ配線膜及びバリア膜が配線溝よりも凸状に突出している。また、Ｃｕ配線膜及びバリア膜の突出した部分を覆うように全面にキャップ膜が形成されている。
特開平１０−２７０４４８号公報（第２頁、第３図） 特開２００１−３５８１０５号公報（第４−６第２図） 特開平６−１２０２１９号公報（第２−３頁、第２図） 特開平１０−２６１６３５号公報（第３−６頁、第１図） 特開平１０−１８９５９０号公報（第５−６頁、第１０図） 特開２００２−３２９７８０号公報（第１５頁、第２０図）
特許文献１及び２に記載のＣｕ配線構造では、配線材料のリーク源となるＣｕ配線膜の上面と、リーク電流のパスとなる第１絶縁膜の界面とが連続しているので、Ｃｕ配線膜の上面縁部から配線材料のＣｕイオンが第１絶縁膜の界面を介して拡散してリーク電流が流れたり、Ｃｕ配線膜の上面縁部からＣｕヒロックが第１絶縁膜の界面を介して拡大し、配線間が電気的に短絡する虞がある。
特許文献３及び４に記載のＣｕ配線構造では、配線材料のリーク源となるＣｕ配線膜の上面はリーク電流のパスとなる第１絶縁膜の界面よりも低く、配線材料のリーク源とリーク電流のパスとが上下に離れているが、配線溝内に埋め込まれるキャップ膜の膜厚分だけ配線溝を深くする必要があり、配線幅の微細化に伴い配線溝のアスペクト比が増大し、配線膜の形成が困難になる虞がある。また、必要なキャップ膜の膜厚に応じてＣｕ配線膜の窪みの量を調整する必要があるが、各種配線幅、配線密度の存在するパターンにおいてＣｕ配線膜の窪み量を精度良く制御することは困難であり、ウエハ内でＣｕ配線膜の膜厚が均一とならず配線抵抗がばらつく原因となる。
特許文献５に記載のＣｕ配線構造では、第２絶縁膜とバリア膜との界面がＣｕ配線膜と接触しているため、Ｃｕ配線膜からこの界面を介してＣｕイオンが拡散したり、Ｃｕヒロックが拡大する虞がある。
特許文献６に記載のＣｕ配線構造では、配線材料のリーク源であるＣｕ配線膜の上面縁部と、リーク電流のパスとなる第１絶縁膜の界面とが上下方向に分離されているが、誘電率の高いキャップ膜が全面に形成されており、多層配線構造では層間の配線間容量が大きくなり、半導体素子の高速動作の妨げとなる虞がある。
また、特許文献５及び６に記載したようなＣｕ配線構造では、第１絶縁膜の上面が配線膜の上面よりも低くなるように第１絶縁膜を薄膜化する際にＣｕ配線膜の一部が除去されてしまう虞があり、配線抵抗がばらつく原因となる。
本発明は、半導体装置の配線構造において、配線材料の拡散を防止することにより配線の絶縁耐性を向上させるとともに、配線間容量を低減することにある。
本発明に係る配線構造は、第１絶縁膜と、複数の配線膜と、複数のバリア膜と、複数のキャップ膜とを備えている。第１絶縁膜には、複数の溝部が形成されている。また、第１絶縁膜は、隣接する溝部の間に水平方向の界面を有している。配線膜は、第１絶縁膜の溝部ごとに上記界面よりも突出して形成されている。バリア膜は、配線膜の底面に形成されるとともに、配線膜の側面において上記界面より上方まで形成されている。キャップ膜は、上記界面よりも突出した部分において配線膜の上面及びバリア膜の側面に形成されるとともに、配線膜の上面から第１絶縁膜の界面上にかけて延在して形成されており、溝部ごとに前記界面上で分離されている。
本発明に係る半導体装置の配線構造では、配線材料のリーク源となる配線膜の上面縁部と、配線材料によるリーク電流のパスとなる第１絶縁膜の界面とが上下方向に離れているので、配線材料がリークしたとしてもリーク電流のパスとなる第１絶縁膜の界面に到達し難く、配線材料の拡散を防止することができる。また、キャップ膜が溝部ごとに分離されているので、キャップ膜に誘電率の高い材料を用いたとしても、配線間容量の増大を抑制することができる。このように、本発明に係る半導体装置の配線構造によれば、配線の絶縁耐性を向上させるとともに、配線容量の低減を図ることができる。
（１）第１実施形態
〔構造〕
図１０は、本発明の第１実施形態に係る配線構造の断面図である。この配線構造は、第１の絶縁膜１０１と、複数のバリア膜１０３と、複数の配線膜１０５と、複数のキャップ膜１０６と、第２の絶縁膜１０７と、を備えている。絶縁膜１０１には複数の溝部１０２が形成されている。また、絶縁膜１０１は、隣接する溝部１０２の間に水平方向の上面としての界面１０１ａを有している。配線膜１０５は、絶縁膜１０１の溝部１０２ごとに界面１０１ａよりも凸状に突出して形成されている。バリア膜１０３は、配線膜１０５の底面に形成されるとともに、配線膜１０５の側面において界面１０１ａより上方まで形成されている。キャップ膜１０６は、少なくとも配線膜１０５の上面に形成されており、溝部１０２ごとに分離されている。絶縁膜１０７は、キャップ膜１０６及び絶縁膜１０１上に形成されている。
〔製造方法〕
以下、配線構造の製造方法を図１から図９を参照して説明する。
図１に示すように、半導体素子が形成された基板（図示せず）の上に、ＣＶＤ法により、酸化シリコンＳｉＯ２からなる膜厚５００ｎｍの絶縁膜１０１を形成し、ホトリソグラフィー及びエッチングにより、配線形成予定領域（配線パターンを形成する領域）に複数の溝部１０２を形成する。溝部１０２は、幅２００ｎｍ、深さ３５０ｎｍであり、隣接する溝部１０２の間隔は２００ｎｍである。溝部１０２のエッチングは、例えば、マグネトロン型反応性イオンエッチング（ＲＩＥ: Reactive Ion Etching）装置を用いる。なお、絶縁膜１０１のエッチングは、マグネトロン型カソードカップルエッチング装置、二周波励起容量結合プラズマエッチング装置、ＩＣＰ（Inductive coupled plasma）型エッチング装置のなかから適宜選択されたエッチング装置を好適に用いることができる。絶縁膜１０１のエッチングに使用するエッチングガスは、例えば、オクタフルオロシクロブタンＣ４Ｆ８と一酸化炭素ＣＯと酸素Ｏ２とアルゴンＡｒとを使用する。エッチングの条件は、例えば、ガス流量Ｃ４Ｆ８／ＣＯ／Ｏ２／Ａｒ＝１４／５０／５／３０ｓｃｃｍ、ＲＦパワー１．５ｋＷ、チャンバー圧力５０ｍＴｏｒｒとする。
次に、図２に示すように、絶縁膜１０１に窒化タンタルＴａｘＮｙからなる膜厚５０ｎｍのバリア膜１０３を形成する。具体的には、絶縁膜１０１の溝部１０２の内面（底面及び側面）と、絶縁膜１０１の表面とにバリア膜１０３を形成する。バリア膜１０３の形成では、例えば、ターゲットにＴａ、プロセスガスにＡｒ／Ｎ２混合ガスを用い、雰囲気圧力３ｍＴｏｒｒ、成膜温度１５０℃、ＤＣパワー６ｋＷの条件で、指向性の高いスパッタリングにより窒化タンタルＴａｘＮｙを堆積する。なお、バリア膜１０３は、窒化タンタルＴａｘＮｙに限られるものではなく、Ｃｕ拡散を防止する同様な機能を有する材料、例えばＴａ、ＴａｘＳｉｙＮｚ、ＴｉｘＮｙ、ＴｉｘＳｉｙＮｚ、ＷｘＮｙ、ＷｘＳｉｙＮｚを用いて良い。
次に、図３に示すように、バリア膜１０３の表面にメッキ膜の種となる膜厚１５０ｎｍのＣｕシード膜１０４を形成する。Ｃｕシード膜１０４の形成では、例えば、ターゲットにＣｕ、プロセスガスにＡｒを用い、雰囲気の圧力を２ｍＴｏｒｒ、成膜温度を３０℃、ＤＣパワーを１２ｋＷの条件で、指向性の高いスパッタリングによりＣｕを堆積する。なお、Ｃｕシード膜１０４は、ＣｕまたはＣｕを主成分とする合金であっても良い。
次に、図４に示すように、Ｃｕシード膜１０４の表面に電界メッキ法によりＣｕからなる配線膜１０５を堆積する。配線膜１０５は、溝部１０２を埋め尽くす膜厚以上だけ堆積すれば良いが、ここでは、配線膜１０５を絶縁膜１０１の表面よりも数百ｎｍ高い位置まで堆積する。電界メッキには、例えば、Ｃｕ成分を析出させる元になる硫酸銅ＣｕＳＯ４・５Ｈ２Ｏ、電導性を高めるための硫酸Ｈ２ＳＯ４、高電流密度部の光沢性や溶解性アノード（例えば、リン含有銅）の溶解を促進するための塩素Ｃｌ、埋込性を向上させる添加剤などを含むメッキ液を使用する。電界メッキは、例えば、上記メッキ液を用いて、液温２５℃、定電流の条件で、電流密度を２段階に切り換えて行う。電流密度の切換えは、例えば、第１段階では低電流密度０．２Ａ／ｄｍ２とし、第２段階では高電流密度２Ａ／ｄｍ２とする。このように電流密度を２段階に変化させる理由は、高電流密度のみで電界メッキを実行すると、微細パターンである溝部１０２の入り口でメッキ膜（配線膜１０５）が閉じてしまいボイドが形成される虞がある一方、低電流密度のみで電界メッキを実行すると、配線膜１０５の堆積速度が遅く、溝部１０２の埋め込みに時間を要するからである。以下の説明では、Ｃｕシード膜１０４も含めて配線膜１０５と称す。
配線膜１０５を電界メッキした後、炉内にて例えば温度１００〜３５０℃、窒素Ｎ２及び水素Ｈ２の混合雰囲気中で１〜３００分間の熱処理を行う。或いは、基板をホットプレートに戴載して熱処理しても良い。この熱処理により、配線膜１０５の微細なＣｕ結晶粒の成長を促すとともに、膜の硬度、結晶性、比抵抗等の安定化を図る。
次に、図５及び図６に示すように、配線膜１０５、バリア膜１０３をＣＭＰ法により研磨し、配線膜１０５及びバリア膜１０３を平坦化する。より詳細には、絶縁膜１０１が露出するまで配線膜１０５、バリア膜１０３を除去して、配線膜１０５及びバリア膜１０３を溝部１０２内にのみ残す。この結果、配線膜１０５及びバリア膜１０３の上面が絶縁膜１０１の表面と一致するようになる。１０５ａは、配線膜１０５の上面である。
このＣＭＰによる研磨は、例えば２段階の研磨を含んでいる。第１段階では、バリア膜１０３をストッパーにして、絶縁膜１０１の表面にあるバリア膜１０３の表面が露出するまで配線膜１０５を研磨、除去する（図５）。第１段階では、研磨粒子としてシリカを含む溶液に銅錯体形成促進剤として過酸化水素Ｈ２Ｏ２を加えたものをスラリーとして使用する。また、研磨パッドには、不織布と独立発砲体の積層構造を用い、スラリー流量２００ｍｌ／ｍｉｎ、研磨荷重２ｐｓｉ、キャリアヘッド回転数１２０ｒｐｍ、テーブル回転数１２０ｒｐｍとする。続いて第２段階では、絶縁膜１０１をストッパーにして、絶縁膜１０１の表面にあるバリア膜１０３を除去する（図６）。第２段階でも、研磨粒子としてシリカを含む溶液に過酸化水素Ｈ２Ｏ２を加えたものをスラリーとして使用する。また、研磨パッドには、不織布と独立発泡体の積層構造を用い、スラリー流量２００ｍｌ／ｍｉｎ、研磨荷重２ｐｓｉ、キャリアヘッド回転数８０ｒｐｍ、テーブル回転数８０ｒｐｍとする。
なお、配線膜１０５及びバリア膜１０３の平坦化では、理想的には、配線膜１０５及びバリア膜１０３の上面が一致することが好ましいが、実際には、図６に示すバリア膜１０３を除去する際（第２段階の研磨）に、図１９に示すように溝１０２内の配線膜１０５がバリア膜１０３よりも研磨されるディッシングが発生するため、配線膜１０５の上面１０５ａの中央部がバリア膜１０３の上面に対して５ｎｍ〜１０ｎｍだけ窪む。この場合にも、ＣｕイオンやＣｕヒロックのリーク源となる配線膜１０５の上面１０５ａは、後述する絶縁膜１０１の薄膜化によって絶縁膜１０１の界面１０１ａよりも突出する。
次に、図７に示すように、絶縁膜１０１を表面から例えば５０ｎｍ除去して薄膜化する。絶縁膜１０１の薄膜化は、ＣＭＰ法による研磨を使用しても良いし、フッ酸（０．３％ＨＦ等）によりエッチバックしても良い。絶縁膜１０１の薄膜化により、バリア膜１０３及び配線膜１０５は、絶縁膜１０１の表面よりも凸状に突出する。
続いて、図８に示すように、絶縁膜１０１の表面及び配線膜１０５を覆うように、タンタルＴａからなる膜厚５０ｎｍのキャップ膜１０６を堆積する。キャップ膜１０６の形成は、例えば、ターゲットにＴａ、プロセスガスにアルゴンＡｒを用い、雰囲気の圧力を３ｍＴｏｒｒ、成膜温度を１５０℃、ＤＣパワーを６ｋＷの条件で、指向性を高めたスパッタリングにより行う。キャップ膜１０６は、金属膜である配線膜１０５及びバリア膜１０３との密着性を高めるために、金属元素を含んだ膜であることが望ましい。配線膜１０５及びバリア膜１０３とキャップ膜１０６との密着性を改善により、Ｃｕイオンの拡散を抑制できるとともに、ヒロックの発生も抑制することができる。また、Ｃｕイオンの拡散及びＣｕヒロックの拡大等のＣｕ拡散のリーク源となる配線膜１０５の上面１０５ａと、配線膜１０５間でのリーク電流のパスとなる絶縁膜１０１の界面１０１ａとをから上下方向で分離することにより、バリア膜１０３の上面にＣｕが拡散したとしても絶縁膜１０１の界面１０１ａまで到達し難く、リーク電流を抑制するとともに、配線膜１０５間での短絡を防止できる。
また、キャップ膜１０６は、ＴａｘＮｙ、ＴａｘＳｉｙＮｚ等のタンタルを主成分とする金属膜、ＴｉｘＮｙ、ＴｉｘＳｉｙＮｚ等のチタンを主成分とする金属膜、または、ＷｘＮｙ、ＷｘＳｉｙＮｚ等のタングステンを主成分とする金属膜等の導電膜によって形成しても良い。また、キャップ膜１０６は、ＳｉｘＮｙ、ＳｉｘＯｙＮｚ、ＳｉｘＣｙ、又はＳｉｘＣｙを主成分とする絶縁膜を用いることもできる。キャップ膜１０６を絶縁膜で形成した場合、Ｃｕイオンの拡散及びＣｕヒロックの発生が生じやすいバリア膜１０３の上面の側方が絶縁膜で覆われることになり、さらに配線膜間でのリーク電流を抑制し、配線間での電気的な短絡を抑制し得る。
次に、図９に示すように、ホトリソグラフィー及びエッチング技術により、配線膜１０５の間、即ち絶縁膜１０１の界面１０１ａ上にあるキャップ膜１０６を取り除き、キャップ膜１０６を配線膜１０５ごとに分離する。次に、図１０に示すように、ＣＶＤ法により、酸化シリコンＳｉＯ２からなる膜厚７００ｎｍの絶縁膜１０７を堆積する。
〔作用効果〕
本実施形態に係る配線構造によれば、配線膜１０５及びバリア膜１０３が溝部１０２よりも凸状に突出するように形成されており、配線材料Ｃｕのリーク源となる配線膜１０５の上面１０５ａの縁部と、配線材料によるリーク電流のパスとなる界面１０１ａとが上下方向に離れているので、配線材料Ｃｕが配線膜１０５からリークしたとしてもリーク電流のパスとなる界面１０１ａに到達し難く、配線材料Ｃｕの拡散を抑制することができる。
比誘電率の高い材料を用いてキャップ膜１０６を全面に形成する場合には、配線間容量の増大が問題となる。特に、多層配線構造においては、層間での配線間容量が増大し、信号遅延の要因となる虞がある。これに対して、本実施形態のようにキャップ膜１０６を溝部１０２ごとに分離すれば、層間の絶縁材料であるキャップ膜１０６及び絶縁膜１０７全体での比誘電率、即ち実効比誘電率を低減することができるので、層間での配線間容量を抑制することができる。特に、キャップ膜１０６を比誘電率７．０のＳｉｘＮｙで形成する場合には、比誘電率４．２の酸化シリコンＳｉＯ２で形成する絶縁膜１０７よりも大幅に大きいため、比誘電率の高いキャップ膜１０６の体積を減少させれば、層間の配線間容量を大幅に低減することができる。
また、配線間容量の低減するためには、絶縁膜１０７の材料として、低比誘電率のフッ素ドープのＳｉＯ２（ＦＳＧ膜、比誘電率３．５程度）などを使用する場合があるが、絶縁膜１０７の比誘電率が低下するほどキャップ膜１０６が実効誘電率に与える影響が大きくなるので、本実施形態で示したようにキャップ膜を溝部１０２ごとに分離する構成は実効誘電率の低減に有効である。
以上のように、本実施形態に係る半導体装置の配線構造によれば、配線材料Ｃｕの拡散を抑制することにより配線間の絶縁耐性を向上させるとともに、配線間容量を低減することができる。
なお、図６に示す工程において配線膜１０５及びバリア膜１０３をＣＭＰ法により研磨して平坦化する際には、図１９に示すように、配線膜１０５の上面１０５ａの中央部がバリア膜１０３の上面よりも５ｎｍ〜１０ｎｍ窪むことがある。このような場合であっても、ＣｕイオンやＣｕヒロックのリーク源となる配線膜１０５の上面１０５ａは、リーク電流のパスとなる絶縁膜１０１の界面１０１ａよりも上方に突出し、配線膜１０５の上面１０５ａの縁部と界面１０１ａとが上下方向に分離されているので、配線膜１０５の上面１０５ａからＣｕイオン又はＣｕヒロックが絶縁膜１０１の界面１０１ａに到達し難い。
また、上記では、キャップ膜１０６を界面１０１ａ上で分離したが、図２０に示すように配線膜１０５及びバリア膜１０３の上面のみにキャップ膜１０６が残るようにしても良い。図２０に示す形態は参考例に相当するが、図２０のようにキャップ膜１０６を形成すれば、キャップ膜１０６が導電膜である場合には隣接するキャップ膜１０６間の距離、即ち実質的な配線間距離が増大することにより絶縁耐性をさらに向上させることができる。また、キャップ膜１０６が高誘電率の絶縁膜である場合には、実効誘電率をさらに低減させることができる。なお、キャップ膜１０６の位置合わせがずれてバリア膜１０３の上面の一部がキャップ膜１０６で覆われない場合もあるが、配線膜１０５の上面がキャップ膜１０６に覆われていれば配線膜１０５の酸化を防止できるため問題ない。
（２）参考例
〔構造〕
図１２は、参考例に係る配線構造の断面図である。この配線構造は、第１の絶縁膜１０１と、複数のバリア膜１０３と、複数の配線膜１０５と、複数のキャップ膜２０１と、第２の絶縁膜２０２とを備えている。絶縁膜１０１には複数の溝部１０２が形成されている。また、絶縁膜１０１は、隣接する溝部１０２の間に水平方向の上面としての界面１０１ａを有している。配線膜１０５は、絶縁膜１０１の溝部１０２ごとに界面１０１ａよりも凸状に突出して形成されている。バリア膜１０３は、配線膜１０５の底面に形成されるとともに、配線膜１０５の側面において界面１０１ａより上方まで形成されている。キャップ膜２０１は、配線膜１０５及びバリア膜１０３の上記界面１０１ａよりも突出した部分に選択的に形成されている。絶縁膜１０７は、キャップ膜２０１及び絶縁膜１０１上に形成されている。
〔製造方法〕
以下、参考例に係る配線構造の製造方法を図１１及び図１２を参照して説明する。
第１実施形態に係る図１乃至図７の工程を経た後、図１１に示すように、界面１０１ａから凸状に突出している配線膜１０５及びバリア膜１０３上にタングステンＷからなる膜厚３０ｎｍのキャップ膜２０１を選択的に形成する。タングステンＷによるキャップ膜２０１の形成の前処理としては、水素Ｈ２を含む雰囲気で熱処理を行い、Ｃｕからなる配線膜１０５の表面にある酸化膜を除去する。この熱処理の条件は、例えば、基板温度３５０℃、Ｈ２流量１０００ｓｃｃｍ、Ａｒ流量３００ｓｃｃｍ、圧力１Ｔｏｒｒ、処理時間６０ｓｅｃ〜３００ｓｅｃとする。この熱処理に引き続いて真空を破ることなく、タングステンＷ膜形成用のチャンバーに基板（ウエハの状態）を搬送し、タングステンＷからなる膜厚３０ｎｍのキャップ膜２０１を選択的に堆積する。タングステンＷ膜の形成条件は、例えば、基板温度２００〜３００℃、ＷＦ６流量５ｓｃｃｍ、Ｈ２流量５００ｓｃｃｍ、圧力３００ｍＴｏｒｒとする。金属であるタングステンＷは、金属膜である配線膜１０５及びバリア膜１０３上に選択的に堆積される。より詳細には、タングステンＷは、配線膜１０５の上面とバリア膜１０３の上面及び側面とに選択的に堆積される。なお、ここでは、タングステンＷ膜形成の前処理（熱処理）とタングステンＷ膜の形成とを別々のチャンバーで行っているが、これらの処理を同一チャンバー内で行っても良い。
配線膜１０５及びバリア膜１０３にキャップ膜２０１を選択的に形成した後、第１実施形態と同様に、ＣＶＤ法により、絶縁膜１０１及びキャップ膜２０１を覆うように、酸化シリコンＳｉＯ２からなる膜厚７００ｎｍの絶縁膜２０２を堆積する（図１２）。
〔作用効果〕
本実施形態に係る配線構造では、第１実施形態と同様に、配線材料Ｃｕのリーク源である配線膜１０５の上面と、リーク電流のパスとなる界面１０１ａとが上下方向に分離されているため、配線材料Ｃｕが配線膜１０５からリークしたとしてもリーク電流のパスとなる界面１０１ａに到達し難く、配線材料Ｃｕの拡散を抑制することができる。
また、配線膜１０５の上面１０５ａが金属膜からなるキャップ膜２０１に接触するので、配線膜１０５とキャップ膜２０１との密着性が良く、上面１０５ａにおけるエレクトロマイグレーションの発生を抑制することができる。このため、配線膜１０５からの配線材料のリーク自体を抑制することができ、配線膜１０５間の絶縁耐性をさらに向上させることができる。
また、配線膜１０５間では、キャップ膜２０１を介さずに絶縁膜１０１と絶縁膜２０２とが直接密着する。絶縁膜１０１と絶縁膜２０２との間に金属膜であるキャップ膜２０１が介装されると、絶縁膜１０１とキャップ膜２０１との密着性が悪くなるが、絶縁膜１０１と絶縁膜２０２とを直接密着させることにより、絶縁膜１０１と絶縁膜２０２との密着性を向上させることができる。
また、本実施形態では、タングステンＷからなるキャップ膜２０１を配線膜１０５及びバリア膜１０３上に選択的に形成して溝部１０２ごとに分離されたキャップ膜２０１を形成することができるので、キャップ膜を溝部１０２ごとに分離するためのホトリソグラフィー及びエッチングを省略することができ、製造工程を簡略化することができる。
（３）第２実施形態
本実施形態に係る半導体装置の配線構造では、本発明の別の目的を解決することを目的とする。即ち、背景技術において特許文献５及び６に記載したようなＣｕ配線構造では、第１絶縁膜の上面がＣｕ配線膜の上面よりも低くなるように第１絶縁膜を薄膜化する際にＣｕ配線膜の一部が除去されてしまう虞があり、配線抵抗がばらつく原因となる。そこで、半導体装置の配線構造において、配線材料の拡散を防止することにより配線の絶縁耐性を向上させるとともに、配線膜の抵抗のばらつきを抑制することを目的とする。
〔構造〕
図１７は、本発明の第２実施形態に係る配線構造の断面図である。この配線構造は、複数の突起部３０２が形成された第１の絶縁膜１０１と、複数のバリア膜１０３と、複数の配線膜１０５と、複数の第１のキャップ膜３０１と、複数の第２のキャップ膜３０３と、第２の絶縁膜３０４とを備えている。
絶縁膜１０１には複数の溝部１０２が形成されている。また、絶縁膜１０１は、隣接する溝部１０２の間に水平方向の上面としての界面１０１ａを有している。また、絶縁膜１０１は、界面１０１ａから突出して形成された複数の突起部３０２を有している。配線膜１０５は、絶縁膜１０１の溝部１０２ごとに界面１０１ａよりも凸状に突出して形成されている。バリア膜１０３は、配線膜１０５の底面に形成されるとともに、配線膜１０５の側面において界面１０１ａより上方まで形成されている。配線膜１０５及びバリア膜１０３の上面は、溝部１０２の上端と略一致するように形成されている。キャップ膜３０１は、絶縁膜１０１をエッチングして突起部３０２を形成する際のエッチングマスクとして用いられる。キャップ膜３０３は、キャップ膜３０１及び突起部３０２を覆うように形成されている。絶縁膜３０３は、キャップ膜３０３及び絶縁膜１０１を覆うように形成されている。
なお、理想的には、配線膜１０５及びバリア膜１０３の上面が一致することが好ましいが、実際には、第１実施形態でも述べたように、バリア膜１０３を除去する際（第２段階の研磨）に、溝１０２内の配線膜１０５がバリア膜１０３よりも研磨されるディッシングが発生するため、配線膜１０５の上面１０５ａの中央部がバリア膜１０３の上面に対して５ｎｍ〜１０ｎｍだけ窪む。この場合にも、ＣｕイオンやＣｕヒロックのリーク源となる配線膜１０５の上面１０５ａは、後述する絶縁膜１０１の薄膜化によって絶縁膜１０１の界面１０１ａよりも突出する。
〔製造方法〕
以下、第２実施形態に係る配線構造の製造方法を図１３乃至図１７を参照して説明する。
第１実施形態に係る図１乃至図６の工程を経て、溝部１０２に配線膜１０５及びバリア膜１０３が埋め込まれた絶縁膜１０１の上に、図１３に示すように、窒化チタンＴｉｘＮｙからなる膜厚５０ｎｍのキャップ膜３０１を形成する。キャップ膜３０１は、Ｔａ、ＴａｘＮｙ、ＴａｘＳｉｙＮｚ等のＴａを主として含む合金、ＴｉｘＳｉｙＮｚ等のＴｉを主として含む合金、ＷｘＮｙ、ＷｘＳｉｙＮｚ等のＷを主として含む合金等の導電体でも良い。
次に、図１４に示すように、ホトリソグラフィー及びエッチングにより、溝部１０２の周囲の領域以外の部分のキャップ膜３０１を除去し、キャップ膜３０１が除去された部分の絶縁膜１０１を薄膜化する。これにより、絶縁膜１０１には、溝部１０２の周囲に残った絶縁膜１０１が突起部３０２を形成する。キャップ膜３０１のエッチング（第１のエッチング）の条件は、例えば、エッチングガスとして塩素Ｃｌ２、三塩化ホウ素ＢＣｌ３を使用し、ガス流量Ｃｌ２／ＢＣｌ３＝７０／３０ｓｃｃｍ、チャンバー圧力１５ｍＴｏｒｒ、ＲＦ電力１２ｋＷ、バイアス電力６０Ｗとする。絶縁膜１０１のエッチング（第２のエッチング）の条件は、例えば、エッチングガスとしてＣ４Ｆ８、ＣＯ、Ｏ２、Ａｒを使用し、ガス流量Ｃ４Ｆ８／ＣＯ／Ｏ２／Ａｒ＝１４／５０／５／３０ｓｃｃｍ、ＲＦ電力１．５ｋＷ、チャンバー圧力５０ｍＴｏｒｒとする。
なお、ここでは、キャップ膜３０１のエッチングと、絶縁膜１０１のエッチングとを別々に行ったが、キャップ膜３０１のエッチング（第１のエッチング）で絶縁膜１０１の薄膜化を共に行い、第２のエッチングを省略しても良い。第１のエッチングでは、化学的なエッチングで主にキャップ膜３０１を除去しているが、化学的なエッチングの成分に加え、表面をスパッタリングする物理的なエッチングの成分も含んでいる。従って、第１のエッチングにおいて、キャップ膜３０１のエッチングを過剰に行い、物理的なエッチングによって絶縁膜１０１も薄膜化することが可能である。
次に、図１５に示すように、窒化シリコンＳｉｘＮｙからなる膜厚５０ｎｍのキャップ膜３０３をＣＶＤ法により堆積する。次に、図１６に示すように、キャップ膜３０３をエッチングにより溝部１０２ごと（突起部３０２ごと）に分離する。その後、図１７に示すように、ＣＶＤ法により、キャップ膜３０３上に酸化シリコンＳｉＯ２からなる膜厚７００ｎｍの絶縁膜３０４を堆積する。
〔作用効果〕
本実施形態に係る配線構造でも、配線材料Ｃｕのリーク源となる配線膜１０５の上面１０５ａの縁部と、配線材料によるリーク電流のパスとなる界面１０１ａとが上下方向に離れているので、配線材料Ｃｕが配線膜１０５からリークしたとしてもリーク電流のパスとなる界面１０１ａに到達し難く、配線材料Ｃｕの拡散を抑制することにより、配線の絶縁耐性を向上させることができる。
また、本実施形態でも、キャップ膜３０１及び３０３を溝部１０２ごとに分離してるので、実効比誘電率を低減し、層間での配線間容量を抑制することができる。
また、本実施形態では、配線膜１０５がキャップ膜３０１で覆われた状態で絶縁膜１０１の薄膜化するため、絶縁膜１０１の薄膜化において、ＣＭＰ法による研磨によって配線膜１０５が研磨されて配線膜１０５の体積が減少することを防止できる。これにより、配線膜１０５の抵抗のばらつきを抑制できる。
また、絶縁膜１０１をＨＦ処理により薄膜化する場合には、バリア膜１０３として一般的に使用されるＴａからなる膜がエッチングされる懸念があるが、本実施形態のように配線膜１０５及びバリア膜１０３をキャップ膜３０１で覆った状態でエッチングする場合には、Ｔａからなる膜がエッチングされる懸念がない。
また、上記では、キャップ膜３０１を配線膜１０５及びバリア膜１０３よりも広く形成したが、絶縁膜１０１の薄膜化の際にバリア膜１０３がエッチングされる虞がない場合には、図２１に示すように、配線膜１０５及びバリア膜１０３の上面のみにキャップ膜３０１が残るようにしても良い。配線膜１０５及びバリア膜１０３の上面のみにキャップ膜３０１を形成すれば、隣接するキャップ膜３０１間の距離、即ち実質的な配線間距離が増大することにより絶縁耐性をさらに向上させることができる。また、キャップ膜３０１の位置合わせがずれてバリア膜１０３の上面の一部がキャップ膜３０１で覆われない場合もあるが、さらにキャップ膜３０３で覆うため配線膜１０５が酸化される懸念はない。
（４）第３実施形態
本実施形態に係る半導体装置の配線構造でも、第２実施形態と同様に、配線材料の拡散を防止することにより配線の絶縁耐性を向上させるとともに、配線膜の抵抗のばらつきを抑制することを目的とする。
第２実施形態では、図１６の工程においてキャップ膜３０３をエッチングして溝部１０２ごとに分離したが、キャップ膜３０３のエッチングを省略しても良い。即ち、図１５の工程の後、図１８に示すように、ＣＶＤ法により、キャップ膜３０３及び絶縁膜１０１上に酸化シリコンＳｉＯ２からなる膜厚７００ｎｍの絶縁膜３０４を堆積しても良い。
この場合にも、配線材料Ｃｕのリーク源となる配線膜１０５の上面１０５ａの縁部と、配線材料によるリーク電流のパスとなる界面１０１ａとが上下方向に離れているので、配線材料Ｃｕが配線膜１０５からリークしたとしても、リーク電流のパスとなる界面１０１ａに到達し難く、配線材料Ｃｕの拡散を抑制し、配線の絶縁耐性を向上させることができる。
また、配線膜１０５がキャップ膜３０１で覆われた状態で絶縁膜１０１の薄膜化するため、絶縁膜１０１の薄膜化において、ＣＭＰ法による研磨によって配線膜１０５が研磨されて配線膜１０５の体積が減少することを防止できる。この結果、配線膜１０５の抵抗のばらつきを抑制できる。また、絶縁膜１０１をＨＦ処理により薄膜化する場合には、バリア膜１０３として一般的に使用されるＴａからなる膜がエッチングされる懸念があるが、本実施形態のように配線膜１０５及びバリア膜１０３をキャップ膜３０１で覆った状態でエッチングする場合には、Ｔａからなる膜がエッチングされる懸念がない。
また、上記では、キャップ膜３０１を配線膜１０５及びバリア膜１０３よりも広く形成したが、絶縁膜１０１の薄膜化の際にバリア膜１０３がエッチングされる虞がない場合には、図２２に示すように、配線膜１０５及びバリア膜１０３の上面のみにキャップ膜３０１が残るようにしても良い。配線膜１０５及びバリア膜１０３の上面のみにキャップ膜３０１を形成すれば、隣接するキャップ膜３０１間の距離、即ち実質的な配線間距離が増大することにより絶縁耐性をさらに向上させることができる。また、キャップ膜３０１の位置合わせがずれてバリア膜１０３の上面の一部がキャップ膜３０１で覆われない場合もあるが、さらにキャップ膜３０３で覆うため配線膜１０５が酸化される懸念はない。
第１実施形態に係る半導体装置の配線構造の製造方法を説明する断面図。 第１実施形態に係る半導体装置の配線構造の製造方法を説明する断面図。 第１実施形態に係る半導体装置の配線構造の製造方法を説明する断面図。 第１実施形態に係る半導体装置の配線構造の製造方法を説明する断面図。 第１実施形態に係る半導体装置の配線構造の製造方法を説明する断面図。 第１実施形態に係る半導体装置の配線構造の製造方法を説明する断面図。 第１実施形態に係る半導体装置の配線構造の製造方法を説明する断面図。 第１実施形態に係る半導体装置の配線構造の製造方法を説明する断面図。 第１実施形態に係る半導体装置の配線構造の製造方法を説明する断面図。 第１実施形態に係る半導体装置の配線構造の製造方法を説明する断面図。 参考例に係る半導体装置の配線構造の製造方法を説明する断面図。 参考例に係る半導体装置の配線構造の製造方法を説明する断面図。 第２実施形態に係る半導体装置の配線構造の製造方法を説明する断面図。 第２実施形態に係る半導体装置の配線構造の製造方法を説明する断面図。 第２実施形態に係る半導体装置の配線構造の製造方法を説明する断面図。 第２実施形態に係る半導体装置の配線構造の製造方法を説明する断面図。 第２実施形態に係る半導体装置の配線構造の製造方法を説明する断面図。 第３実施形態に係る半導体装置の配線構造の製造方法を説明する断面図。 ディッシングがある場合の第１実施形態に係る半導体装置の配線構造を説明する断面図。 キャップ膜１０６が配線膜１０５及びバリア膜１０３の上面のみに形成された場合の第１実施形態に基づく、参考例に係る半導体装置の配線構造を説明する断面図。 キャップ膜３０１が配線膜１０５及びバリア膜１０３の上面のみに形成された場合の第２実施形態に係る半導体装置の配線構造を説明する断面図。 キャップ膜３０１が配線膜１０５及びバリア膜１０３の上面のみに形成された場合の第３実施形態に係る半導体装置の配線構造を説明する断面図。
符号の説明
１０１ 第１の絶縁膜
１０１ａ 第１の絶縁膜の界面
１０２ 溝部
１０３ バリア膜
１０４ Ｃｕシード膜
１０５ 配線膜
１０５ａ 配線膜の上面
１０６、２０１、３０１、３０３ キャップ膜
１０７、２０２、３０４ 第２の絶縁膜
３０２ 突起部

Claims (24)

  1. 複数の溝部が形成されており、隣接する溝部の間に水平方向の界面を有する第１絶縁膜と、
    前記第１絶縁膜の溝部ごとに前記界面よりも突出して形成された複数の配線膜と、
    前記配線膜の底面に形成されるとともに、前記配線膜の側面において前記界面より上方まで形成されている複数のバリア膜と、
    前記界面よりも突出した部分において前記配線膜の上面及び前記バリア膜の側面に形成されるとともに、前記配線膜の上面から前記第１絶縁膜の界面上にかけて延在して形成されており、前記溝部ごとに前記界面上で分離されている複数のキャップ膜と、
    を備えることを特徴とする半導体装置の配線構造。
  2. 前記キャップ膜は、ＳｉｘＮｙ、ＳｉｘＣｙ、ＳｉｘＯｙＮｚ又はＳｉｘＣｙを主成分とする絶縁膜であることを特徴とする、請求項１に記載の半導体装置の配線構造。
  3. 前記キャップ膜は、ＴａｘＮｙ、Ｔａ又はＴａｘＳｉｙＮｚからなる金属膜であることを特徴とする、請求項１に記載の半導体装置の配線構造。
  4. 前記キャップ膜は、ＴｉｘＮｙ又はＴｉｘＳｉｙＮｚからなる金属膜であることを特徴とする、請求項１に記載の半導体装置の配線構造。
  5. 前記キャップ膜は、ＷｘＮｙまたはＷｘＳｉｙＮｚからなる金属膜であることを特徴とする、請求項１に記載の半導体装置の配線構造。
  6. 前記キャップ膜は、Ｗを主成分とする金属膜であることを特徴とする、請求項１に記載の半導体装置の配線構造。
  7. 溝部が形成された突起部を複数有するとともに、前記突起部の間に水平方向の界面を有する第１絶縁膜であって、前記突起部が前記界面よりも上方に突出して形成されるとともに、前記突起部の上面に前記溝部が形成されている第１絶縁膜と、
    前記溝部にバリア膜を介して埋め込まれた複数の配線膜と、
    前記突起部及び前記配線膜の上面に形成された複数の第１キャップ膜と、
    前記第１キャップ膜及び前記第１絶縁膜上に形成され、前記突起部ごとに前記界面上で分離されている複数の第２キャップ膜と、
    を備えることを特徴とする半導体装置の配線構造。
  8. 前記配線膜及び前記バリア膜の上面は前記溝部の上端に一致することを特徴とする、請求項７に記載の半導体装置の配線構造。
  9. 前記突起部は、前記第１キャップ膜をマスクとして第１絶縁膜をエッチングすることにより形成され、前記第１キャップ膜は、前記突起部の上面の形状に一致していることを特徴とする、請求項８に記載の半導体装置の配線構造。
  10. 前記第１キャップ膜は、ＴａｘＮｙ、Ｔａ又はＴａｘＳｉｙＮｚからなることを特徴とする、請求項９に記載の半導体装置の配線構造。
  11. 前記第１キャップ膜は、ＴｉｘＮｙ又はＴｉｘＳｉｙＮｚからなる金属膜であることを特徴とする、請求項９に記載の半導体装置の配線構造。
  12. 前記第１キャップ膜は、ＷｘＮｙまたはＷｘＳｉｙＮｚからなる金属膜であることを特徴とする、請求項９に記載の半導体装置の配線構造。
  13. 前記第１キャップ膜は、ＳｉｘＮｙ、ＳｉｘＯｙＮｚ、ＳｉｘＣｙ又はＳｉｘＣｙを主成分とする絶縁膜であることを特徴とする、請求項９に記載の半導体装置の配線構造。
  14. 第１絶縁膜上に複数の溝部を形成するステップと、
    前記第１絶縁膜上にバリア膜及び配線膜を順に形成するステップと、
    前記第１絶縁膜が露出するまで前記配線膜及びバリア膜を平坦化して、前記溝部内にのみ前記配線膜及び前記バリア膜を残すステップと、
    前記第１絶縁膜を薄膜化して、前記配線膜及び前記バリア膜を前記第１絶縁膜の界面よりも突出させるステップと、
    前記第１絶縁膜を薄膜化した後、前記界面よりも突出した部分において前記配線膜の上面及び前記バリア膜の側面に形成されるとともに、前記配線膜の上面から前記第１絶縁膜の界面上にかけて延在して形成されており、前記溝部ごとに前記界面上で分離されたキャップ膜を形成するステップと、
    をこの順で含むことを特徴とする半導体装置の配線構造の製造方法。
  15. 前記配線膜及びバリア膜を平坦化するステップは、
    前記バリア膜をストッパーとして前記配線膜を研磨するステップと、
    前記第１絶縁膜をストッパーとして前記配線膜及び前記バリア膜を研磨するステップと、を含むことを特徴とする請求項１４に記載の半導体装置の配線構造の製造方法。
  16. 前記キャップ膜を形成するステップは、
    前記第１絶縁膜を薄膜化した後、全面にキャップ膜を形成するステップと、
    前記溝部の間において前記キャップ膜の一部を除去して、前記キャップ膜を前記溝部ごとに分離するステップと、
    を含むことを特徴とする請求項１４に記載の半導体装置の配線構造の製造方法。
  17. 前記キャップ膜はタングステンＷであることを特徴とする、請求項１４に記載の半導体装置の配線構造の製造方法。
  18. 溝部が形成された突起部を複数有するとともに、前記突起部の間に水平方向の界面を有する第１絶縁膜であって、前記突起部が前記界面よりも上方に突出して形成されるとともに、前記突起部の上面に前記溝部が形成されている第１絶縁膜と、
    前記溝部にバリア膜を介して埋め込まれた複数の配線膜と、
    前記突起部及び前記配線膜の上面に形成された複数の第１キャップ膜と、
    前記第１キャップ膜及び前記第１絶縁膜上に形成された第２キャップ膜と、
    を備えることを特徴とする半導体装置の配線構造。
  19. 前記配線膜及び前記バリア膜の上面は前記溝部の上端に一致することを特徴とする、請求項１８に記載の半導体装置の配線構造。
  20. 前記突起部は、前記第１キャップ膜をマスクとして第１絶縁膜をエッチングすることにより形成され、前記第１キャップ膜は、前記突起部の上面の形状に一致していることを特徴とする、請求項１８に記載の半導体装置の配線構造。
  21. 前記第１キャップ膜は、ＴａｘＮｙ、Ｔａ又はＴａｘＳｉｙＮｚからなる金属膜であることを特徴とする、請求項２０に記載の半導体装置の配線構造。
  22. 前記第１キャップ膜は、ＴｉｘＮｙ又はＴｉｘＳｉｙＮｚからなる金属膜であることを特徴とする、請求項２０に記載の半導体装置の配線構造。
  23. 前記第１キャップ膜は、ＷｘＮｙまたはＷｘＳｉｙＮｚからなる金属膜であることを特徴とする、請求項２０に記載の半導体装置の配線構造。
  24. 前記第２キャップ膜は、ＳｉｘＮｙ、ＳｉｘＯｙＮｚ、ＳｉｘＣｙ又はＳｉｘＣｙを主成分とする絶縁膜であることを特徴とする、請求項２０に記載の半導体装置の配線構造。
JP2003367951A 2003-10-28 2003-10-28 半導体装置の配線構造及びその製造方法 Expired - Fee Related JP4207749B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003367951A JP4207749B2 (ja) 2003-10-28 2003-10-28 半導体装置の配線構造及びその製造方法
US10/766,739 US20050087872A1 (en) 2003-10-28 2004-01-29 Wiring structure of semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003367951A JP4207749B2 (ja) 2003-10-28 2003-10-28 半導体装置の配線構造及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005136003A JP2005136003A (ja) 2005-05-26
JP4207749B2 true JP4207749B2 (ja) 2009-01-14

Family

ID=34510323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003367951A Expired - Fee Related JP4207749B2 (ja) 2003-10-28 2003-10-28 半導体装置の配線構造及びその製造方法

Country Status (2)

Country Link
US (1) US20050087872A1 (ja)
JP (1) JP4207749B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3647853B1 (ja) * 2003-10-24 2005-05-18 沖電気工業株式会社 半導体装置の配線構造及びその製造方法
US7105445B2 (en) * 2005-01-14 2006-09-12 International Business Machines Corporation Interconnect structures with encasing cap and methods of making thereof
TW200735274A (en) * 2005-12-29 2007-09-16 Koninkl Philips Electronics Nv Reliability improvement of metal-interconnect structure by capping spacers
JP2007311560A (ja) * 2006-05-18 2007-11-29 Toshiba Corp 半導体装置
JP4646993B2 (ja) 2008-02-27 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
DE102009039416A1 (de) * 2009-08-31 2011-03-17 Globalfoundries Dresden Module One Llc & Co. Kg Abgesenktes Zwischenschichtdielektrikum in einer Metallisierungsstruktur eines Halbleiterbauelements

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910580A (en) * 1987-08-27 1990-03-20 Siemens Aktiengesellschaft Method for manufacturing a low-impedance, planar metallization composed of aluminum or of an aluminum alloy
JPH01302842A (ja) * 1988-05-31 1989-12-06 Nec Corp 多層配線構造の半導体装置
US4933743A (en) * 1989-03-11 1990-06-12 Fairchild Semiconductor Corporation High performance interconnect system for an integrated circuit
JP2867934B2 (ja) * 1996-01-04 1999-03-10 日本電気株式会社 半導体装置及びその製造方法
JP3285509B2 (ja) * 1997-03-18 2002-05-27 三菱電機株式会社 半導体装置
JP3277855B2 (ja) * 1997-08-27 2002-04-22 ヤマハ株式会社 半導体装置の配線形成方法
US6153523A (en) * 1998-12-09 2000-11-28 Advanced Micro Devices, Inc. Method of forming high density capping layers for copper interconnects with improved adhesion
JP3519632B2 (ja) * 1999-03-11 2004-04-19 株式会社東芝 半導体装置の製造方法
US6465345B1 (en) * 1999-05-28 2002-10-15 Advanced Micro Devices, Inc. Prevention of inter-channel current leakage in semiconductors
US6329701B1 (en) * 1999-10-04 2001-12-11 Advanced Micro Devices, Inc. Semiconductor device comprising copper interconnects with reduced in-line diffusion
US6261952B1 (en) * 1999-10-04 2001-07-17 Advanced Micro Devices, Inc. Method of forming copper interconnects with reduced in-line diffusion
US6274499B1 (en) * 1999-11-19 2001-08-14 Chartered Semiconductor Manufacturing Ltd. Method to avoid copper contamination during copper etching and CMP
JP4055319B2 (ja) * 2000-02-18 2008-03-05 ソニー株式会社 半導体装置の製造方法
JP4342075B2 (ja) * 2000-03-28 2009-10-14 株式会社東芝 半導体装置およびその製造方法
US6380084B1 (en) * 2000-10-02 2002-04-30 Chartered Semiconductor Manufacturing Inc. Method to form high performance copper damascene interconnects by de-coupling via and metal line filling
US6674170B1 (en) * 2000-12-18 2004-01-06 Advanced Micro Devices, Inc. Barrier metal oxide interconnect cap in integrated circuits
US6680514B1 (en) * 2000-12-20 2004-01-20 International Business Machines Corporation Contact capping local interconnect
KR100385951B1 (ko) * 2001-01-17 2003-06-02 삼성전자주식회사 다중층의 스토리지 노드 콘택 플러그를 갖는 반도체메모리 소자 및 그 제조방법
US7008871B2 (en) * 2003-07-03 2006-03-07 International Business Machines Corporation Selective capping of copper wiring
US6958291B2 (en) * 2003-09-04 2005-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect with composite barrier layers and method for fabricating the same
JP3647853B1 (ja) * 2003-10-24 2005-05-18 沖電気工業株式会社 半導体装置の配線構造及びその製造方法

Also Published As

Publication number Publication date
US20050087872A1 (en) 2005-04-28
JP2005136003A (ja) 2005-05-26

Similar Documents

Publication Publication Date Title
JP3647853B1 (ja) 半導体装置の配線構造及びその製造方法
US11139235B2 (en) Semiconductor device and manufacturing method thereof
KR101018187B1 (ko) 더미 구조물들을 사용하여 트렌치 또는 비아를 구비한 웨이퍼 상의 금속층을 전해연마하는 방법
USRE41935E1 (en) Method for preventing low-k dielectric layer cracking in multi-layered dual damascene metallization layers
US6967157B2 (en) Method of forming buried wiring in semiconductor device
TWI326903B (en) Method of manufacturing semiconductor device
US7208404B2 (en) Method to reduce Rs pattern dependence effect
US7071100B2 (en) Method of forming barrier layer with reduced resistivity and improved reliability in copper damascene process
US7109557B2 (en) Sacrificial dielectric planarization layer
KR100899060B1 (ko) 평탄화 방법 및 전해 연마의 조합을 이용한 반도체 구조형성 방법
JP4207749B2 (ja) 半導体装置の配線構造及びその製造方法
US6599838B1 (en) Method for forming metal filled semiconductor features to improve a subsequent metal CMP process
JP4540504B2 (ja) 半導体装置の製造方法
JP4238815B2 (ja) 半導体装置の配線構造及びその製造方法
JP2001284355A (ja) 半導体装置およびその製造方法
KR20030002137A (ko) 구리를 사용한 대머신 금속배선 형성 방법
KR20080022872A (ko) 반도체 소자의 구리 금속배선 형성 방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081013

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees