JP4238815B2 - 半導体装置の配線構造及びその製造方法 - Google Patents

Description

本発明は、半導体装置の配線構造及びその製造方法に関する。

半導体装置の微細化に伴い、ＲＣ遅延（抵抗値及び容量値による信号遅延）の影響が大きくなり、半導体装置の高速化を妨げる重要な原因となっている。配線の抵抗値及び配線間の容量を低減するために、配線幅０．２５μｍ以下の半導体装置では、アルミニウム合金に代わって銅Ｃｕを用いた配線が導入されている。Ｃｕを用いた配線の形成では、一般的にドライエッチングが困難なため、絶縁膜に形成された配線溝にＣｕを堆積させた後に平坦化するダマシン法が用いられている。

ダマシン法によるＣｕ配線の形成では、第１絶縁膜に配線溝を形成し、配線溝にＣｕ拡散防止用のバリア膜、Ｃｕ配線膜を順に堆積した後、表面を化学的機械的研磨（ＣＭＰ: Chemical Mechanical Polishing）法により平坦化し、Ｃｕ配線膜及びバリア膜を配線溝内のみに残す。続いて、窒化シリコンＳｉ_xＮ_y等からなるキャップ膜をＣｕ配線膜上に堆積する。Ｃｕは容易に酸化され易く、Ｃｕ配線膜上に酸化シリコン膜を直接堆積できないため、窒化シリコン膜等でＣｕ配線膜を覆う必要があるからである。しかしながら、キャップ膜にＳｉ_xＮ_y等の絶縁膜を使用した場合には、絶縁膜であるキャップ膜と金属膜であるＣｕ配線膜との密着性が悪く、キャップ膜とＣｕ配線膜との境界面においてエレクトロマイグレーションが起こりやすい。そのため、Ｃｕ配線膜を絶縁膜で覆う代わりに、選択的にＣｏＷＰ、ＣｏＷＢ等の金属膜で被覆する方法が提案されている。

Ｃｕ配線膜を金属膜で被覆する配線構造は、例えば、特許文献１に記載されている。この配線構造では、第１絶縁膜に形成された配線溝にバリア膜及びＣｕ配線膜を埋め込んだ後、コバルトＣｏ又はニッケルＮｉを主成分とする導電膜（キャップ膜）を無電解メッキによりＣｕ配線膜上に選択的に形成し、このキャップ膜の上にＣｏ_ｘＳｉ_ｙＰ_ｚやＮｉ_ｘＳｉ_ｙＰ_ｚ等を無電解メッキにより成膜し、シリサイド化して酸化防止膜を形成している。

また、エレクトロマイグレーションによるＣｕイオンの拡散やＣｕヒロックの拡大を抑制する配線構造は、特許文献２に記載されている。この配線構造では、第１絶縁膜の配線溝にバリア膜を介してＣｕ配線膜が埋め込まれているが、Ｃｕ配線膜及びバリア膜が配線溝よりも突出して形成されている。また、配線溝から突出したＣｕ配線膜及びバリア膜を覆うように炭化シリコンＳｉ_ｘＣ_ｙ等の絶縁膜からなるキャップ膜が全面に形成されている。この配線構造では、配線材料のリーク源となるＣｕ配線膜の上面縁部と、電流リークのパスとなる第１絶縁膜の界面とを上下方向に分離している。
特開２００３−１７９０００号公報（第５頁、第１図） 特開２００２−３２９７８０号公報（第１５頁、第２０図）

特許文献１に記載の配線構造では、配線材料のリーク源であるＣｕ配線膜の上面縁部が、キャップ膜とバリア膜との界面を介して、電流リークのパスとなる第１絶縁膜の界面に接近しており、Ｃｕイオン等がキャップ膜とバリア膜との界面を介して電流リークのパスに到達し易く、隣接するＣｕ配線膜にリーク電流が流れる虞がある。

特許文献２に記載の配線構造では、配線材料のリーク源であるＣｕ配線膜の上面縁部と、電流リークのパスとなる第１絶縁膜の界面とが上下方向に分離されているが、Ｃｕ配線膜上に形成されたキャップ膜が絶縁膜であるために、Ｃｕ配線膜とキャップ膜との界面での密着性、バリア膜とキャップ膜との界面での密着性が悪い。Ｃｕ配線膜とキャップ膜との界面での密着性が悪いことにより、Ｃｕ配線膜の上面においてエレクトロマイグレーションが起こりやすく、エレクトロマイグレーションの影響が大きい場合には、Ｃｕ配線膜の上面縁部から、密着性の悪いバリア膜とキャップ膜との界面を通って、ＣｕイオンやＣｕヒロックが電流リークのパスとなる第１絶縁膜の界面に到達してしまう虞があり、リーク電流の増大や配線間の短絡の虞がある。

本発明の目的は、半導体装置の配線構造において、配線材料の拡散を防止することにより配線の絶縁耐性を向上させると共に、配線膜の上面縁部における酸化を防止することにある。

本発明に係る半導体装置の配線構造は、第１絶縁膜と、複数の配線膜と、複数のバリア膜と、第１キャップ膜と、第２キャップ膜とを備えている。第１絶縁膜には、複数の溝部が形成されている。第１絶縁膜は、隣接する溝部の間に水平方向の界面を有する。配線膜は、第１絶縁膜の溝部ごとに第１絶縁膜の界面よりも突出するように溝部内に形成されている。バリア膜は、配線膜の底面に形成されるとともに、配線膜の側面において界面より上方まで形成されている。第１キャップ膜は、配線膜の上面に選択的に形成されている。第２キャップ膜は、少なくとも第１キャップ膜の側面並びにバリア膜の上面及びバリア膜の側面のうち前記第１絶縁膜から突出した部分に形成されている。

本発明に係る半導体装置の配線構造では、配線材料のリーク源となる配線膜の上面縁部と、配線材料によるリーク電流のパスとなる第１絶縁膜の界面とが上下方向に離れているので、配線材料がリークしたとしてもリーク電流のパスとなる第１絶縁膜の界面に到達し難い。また、金属膜である第１キャップ膜と配線膜との密着性が高く、配線膜上面においてエレクトロマイグレーションの発生が抑制され、配線材料のリーク自体を抑制することもできる。この結果、配線間のリーク電流を抑制するとともに、配線間の電気的な短絡を防止し、配線の絶縁耐性を向上させることができる。また、バリア膜の上面及び第１キャップ膜の側面を第２キャップ膜で覆うことで、配線膜の上面の縁部が第２キャップ膜で覆われ、配線膜の上面縁部における酸化を防止することができる。

（１）第１実施形態
〔構造〕
図９は、本発明の第１実施形態に係る配線構造１の断面図である。この配線構造１は、絶縁膜１０１と、複数のバリア膜１０３と、銅Ｃｕ又は銅合金からなる複数の配線膜１０５と、Ｃｏ_ｘＷ_ｙＰ_ｚ、Ｃｏ、Ｃｏ_ｘＭｏ_ｙＰ_ｚなどのコバルトＣｏを主成分とする金属膜またはＮｉ_ｘＷ_ｙＰ_ｚ、Ｎｉ_ｘＭｏ_ｙＰ_ｚなどのニッケルＮｉを主成分とする金属膜からなる第１キャップ膜１０６と、Ｓｉ_ｘＮ_ｙ、Ｓｉ_ｘＯ_ｙＮ_ｚ、Ｓｉ_ｘＣ_ｙを主成分とする絶縁体からなる第２キャップ膜１０７とを備えている。

絶縁膜１０１の表面には複数の溝部１０２（配線溝）が形成されている。また、絶縁膜１０１は、隣接する溝部１０２の間に水平方向の上面としての界面１０１ａを有している。配線膜１０５は、絶縁膜１０１の溝部１０２ごとに形成されている。配線膜１０５は、絶縁膜１０１の界面１０１ａよりも凸状に突出するように溝部内に形成されており、配線膜１０５の界面１０５ａは界面１０１ａよりも上方に位置している。従って、配線膜１０５の上面１０５ａの縁部と界面１０１ａとは上下方向に分離されている。バリア膜１０３は、配線膜１０５の底面に形成されるとともに、配線膜１０５の側面において界面１０１ａより上方まで形成されている。キャップ膜１０６は、配線膜１０５の上面１０５ａに選択的に形成されている。キャップ膜１０７は、キャップ膜１０６の上面及び側面並びにバリア膜１０３の上面及びバリア膜１０３の側面のうち前記絶縁膜１０１から突出した部分を覆い、全面に形成されている。また、キャップ膜１０７上には、第２絶縁膜１０８が形成されている。

〔製造方法〕
以下、配線構造１の製造方法を図１から図９を参照して説明する。

図１に示すように、半導体素子が形成された基板（図示せず）の上に、ＣＶＤ法により、酸化シリコンＳｉＯ_２からなる膜厚５００ｎｍの絶縁膜１０１を形成し、ホトリソグラフィー、エッチングにより、配線形成予定領域（配線パターンを形成する領域）に複数の溝部１０２を形成する。溝部１０２は、幅２００ｎｍ、深さ３５０ｎｍであり、隣接する溝部１０２の間隔は２００ｎｍとする。溝部１０２のエッチングは、例えば、マグネトロン型反応性イオンエッチング（ＲＩＥ: Reactive Ion Etching）装置を用いる。なお、絶縁膜１０１のエッチングは、マグネトロン型カソードカップルエッチング装置、二周波励起容量結合プラズマエッチング装置、ＩＣＰ（Inductive coupled plasma）型エッチング装置から適宜選択されたエッチング装置を好適に用いることができる。絶縁膜１０１のエッチングに使用するエッチングガスは、オクタフルオロシクロブタンＣ_４Ｆ_８と一酸化炭素ＣＯと酸素Ｏ_２とアルゴンＡｒとを使用した。エッチングの条件は、例えば、ガス流量Ｃ_４Ｆ_８／ＣＯ／Ｏ_２／Ａｒ＝１４／５０／５／３０ｓｃｃｍ、ＲＦ電力１．５ｋＷ、チャンバー圧力５０ｍＴｏｒｒとする。

次に、図２に示すように、絶縁膜１０１に窒化タンタルＴａＮからなる膜厚５０ｎｍのバリア膜１０３を形成する。具体的には、絶縁膜１０１の溝部１０２の内面（底面及び側面）と、絶縁膜１０１の表面とにバリア膜１０３を形成する。バリア膜１０３の形成では、例えば、ターゲットにＴａ、プロセスガスにＡｒ／Ｎ_２混合ガスを用い、雰囲気圧力３ｍＴｏｒｒ、成膜温度１５０℃、ＤＣ電力６ｋＷの条件で、指向性の高いスパッタリングにより窒化タンタルＴａＮを堆積する。なお、バリア膜１０３は、窒化タンタルＴａＮに限られるものではなく、Ｃｕ拡散を防止する同様な機能を有する材料、例えばＴａ、Ｔａ_ｘＳｉ_ｙＮ_ｚ等のタンタルを主成分とする金属膜、Ｔｉ_ｘＮ_ｙ、Ｔｉ_ｘＳｉ_ｙＮ_ｚ等のチタンを主成分とする金属膜またはＷ_ｘＮ_ｙ、Ｗ_ｘＳｉ_ｙＮ_ｚ等のタングステンを主成分とする金属膜等の導電材料で形成しても良い。

次に、図３に示すように、バリア膜１０３の表面にメッキ膜の種となる膜厚１５０ｎｍのＣｕシード膜１０４を形成する。Ｃｕシード膜１０４の形成では、例えば、ターゲットにＣｕ、プロセスガスにＡｒを用い、雰囲気の圧力を２ｍＴｏｒｒ、成膜温度を３０℃、ＤＣ電力を１２ｋＷの条件で、指向性の高いスパッタリングによりＣｕを堆積する。なお、Ｃｕシード膜１０４は、ＣｕまたはＣｕを主成分とする合金であっても良い。

次に、図４に示すように、Ｃｕシード膜１０４の表面に電界メッキ法によりＣｕからなる配線膜１０５を堆積する。配線膜１０５は、溝部１０２を埋め尽くす膜厚以上だけ堆積すれば良いが、ここでは、配線膜１０５を絶縁膜１０１の表面よりも数百ｎｍ高い位置まで堆積する。電界メッキには、例えば、Ｃｕ成分を析出させる元になる硫酸銅ＣｕＳＯ_４・５Ｈ_２Ｏ、電導性を高めるための硫酸Ｈ_２ＳＯ_４、高電流密度部の光沢性や溶解性アノード（例えば、リン含有銅）の溶解を促進するための塩素Ｃｌ、埋込性を向上させる添加剤などを含むメッキ液を使用する。電界メッキは、例えば、上記メッキ液を用いて、液温２５℃、定電流の条件で、電流密度を２段階に切り換えて行う。電流密度の切換えは、例えば、第１段階では低電流密度０．２Ａ／ｄｍ^２とし、第２段階では高電流密度２Ａ／ｄｍ^２とする。このように電流密度を２段階に変化させる理由は、高電流密度のみで電界メッキを実行すると、微細パターンである溝部１０２の入り口でメッキ膜（配線膜１０５）が閉じてしまいボイドが形成される虞がある一方、低電流密度のみで電界メッキを実行すると、配線膜１０５の堆積速度が遅く、溝部１０２の埋め込みに時間を要するからである。以下の説明では、Ｃｕシード膜１０４も含めて配線膜１０５と称す。

配線膜１０５を電界メッキした後、炉内にて例えば温度１００〜３５０℃、窒素Ｎ_２及び水素Ｈ_２の混合雰囲気中で１〜３００分間の熱処理を行う。或いは、基板をホットプレートに戴載して熱処理しても良い。この熱処理により、配線膜１０５の微細なＣｕ結晶粒の成長を促すとともに、膜の硬度、結晶性、比抵抗等の安定化を図る。

次に、図５に示すように、配線膜１０５、バリア膜１０３をＣＭＰ法により研磨し、配線膜１０５及びバリア膜１０３を平坦化する。より詳細には、絶縁膜１０１が露出するまで配線膜１０５、バリア膜１０３を除去して、配線膜１０５及びバリア膜１０３を溝部１０２内にのみ残す。この結果、配線膜１０５及びバリア膜１０３の上面が絶縁膜１０１の表面と一致するようになる。

このＣＭＰによる研磨は、例えば２段階の研磨を含んでいる。第１段階では、バリア膜１０３をストッパーにして、絶縁膜１０１の表面にあるバリア膜１０３の表面が露出するまで配線膜１０５を研磨、除去する。第１段階では、研磨粒子としてシリカを含む溶液に銅錯体形成促進剤として過酸化水素Ｈ_２Ｏ_２を加えたものをスラリーとして使用する。また、研磨パッドには、不織布と独立発砲体の積層構造を用い、スラリー流量２００ｍｌ／ｍｉｎ、研磨荷重２ｐｓｉ、キャリアヘッド回転数１２０ｒｐｍ、テーブル回転数１２０ｒｐｍとする。続いて第２段階では、絶縁膜１０１をストッパーにして、絶縁膜１０１の表面にあるバリア膜１０３を除去する。第２段階でも、研磨粒子としてシリカを含む溶液に過酸化水素Ｈ_２Ｏ_２を加えたものをスラリーとして使用する。また、研磨パッドには、不織布と独立発泡体の積層構造を用い、スラリー流量２００ｍｌ／ｍｉｎ、研磨荷重２ｐｓｉ、キャリアヘッド回転数８０ｒｐｍ、テーブル回転数８０ｒｐｍとする。

なお、配線膜１０５及びバリア膜１０３の平坦化では、理想的には、配線膜１０５及びバリア膜１０３の上面が一致することが好ましいが、実際には、バリア膜１０３を除去する際（第２段階の研磨）に、図１２に示すように溝１０２内の配線膜１０５がバリア膜１０３よりも研磨されるディッシングが発生するため、配線膜１０５の上面１０５ａの中央部がバリア膜１０３の上面に対して５ｎｍ〜１０ｎｍだけ窪む。この場合にも、ＣｕイオンやＣｕヒロックのリーク源となる配線膜１０５の上面１０５ａは、後述する絶縁膜１０１の薄膜化によって絶縁膜１０１の界面１０１ａよりも突出する。

次に、図６に示すように、配線膜１０５上に第１キャップ膜１０６を形成する。キャップ膜１０６は、例えば、膜厚２０ｎｍのコバルトタングステンリンＣｏ_ｘＷ_ｙＰ_ｚを無電解メッキ法で堆積する。無電解メッキの手順の一例は、以下の通りである。まず、配線膜１０５の表面に触媒活性層を形成する前処理を行う。前処理では、配線膜１０５が露出したウエハ表面を塩化パラジウムＰｄＣｌ_２溶液に浸漬することにより、配線膜１０５の最表面（上面）においてＣｕ原子をＰｄ原子に置換させ、触媒活性層を形成する。ＰｄはＣｕよりもイオン化傾向が小さいため、配線膜１０５の表面にはＰｄの置換メッキが起こる。触媒活性層を形成した後、Ｃｏ_ｘＷ_ｙＰ_ｚを無電解メッキにより成膜する。Ｃｏ_ｘＷ_ｙＰ_ｚは、触媒活性層のＰｄが存在する場所のみに成膜されるが、Ｐｄによる触媒活性層が配線膜１０５の上面にしか形成されていないため、配線膜１０５の上面のみにＣｏ_ｘＷ_ｙＰ_ｚ膜（キャップ膜１０６）が形成される。

なお、キャップ膜１０６をＣｏ_ｘＷ_ｙＰ_ｚからなる金属膜としたが、キャップ膜１０６をＣｏ、Ｃｏ_ｘＰ_ｙ、Ｃｏ_ｘＭｏ_ｙＰ_ｚなどのＣｏを主成分とする金属膜、または、Ｎｉ_ｘＷ_ｙＰ_ｚ、Ｎｉ_ｘＭｏ_ｙＰ_ｚなどのニッケルＮｉを主成分とする金属膜としてもよい。

次に、図７に示すように、キャップ膜１０６をマスクとして絶縁膜１０１をエッチングして薄膜化し、バリア膜１０３及び配線膜１０５を絶縁膜１０１の界面１０１ａよりも凸状に突出させる。これにより、配線膜１０５の上面１０５ａの縁部と界面１０１ａとは上下方向に分離される。絶縁膜１０１の薄膜化は、例えば絶縁膜１０１を膜厚２０ｎｍ除去することにより行う。絶縁膜１０１のエッチングに使用するエッチングガスは、Ｃ_４Ｆ_８とＣＯとＯ_２とＡｒとを使用した。エッチングの条件は、例えば、ガス流量Ｃ_４Ｆ_８／ＣＯ／Ｏ_２／Ａｒ＝１４／５０／５／３０ｓｃｃｍ、チャンバー圧力５０ｍＴｏｒｒ、ＲＦ電力１．５ｋＷとする。なお、絶縁膜１０１のエッチングは、ドライエッチングに限られず、フッ酸（０．３％ＨＦ等）薬液を使用したウェットエッチングを適用することもできる。

次に、図８に示すように、膜厚５０ｎｍのＳｉ_ｘＮ_ｙからなる第２キャップ膜１０７をＣＶＤ法により堆積する。なお、キャップ膜１０７の材料は、Ｓｉ_ｘＮ_ｙに限られず、Ｓｉ_ｘＣ_ｙ、Ｓｉ_ｘＯ_ｙＮ_ｚ、または、Ｓｉ_ｘＣ_ｙを主成分とする絶縁膜であっても良い。次に、図９に示すように、ＣＶＤ法により、酸化シリコンＳｉＯ_２からなる膜厚７００ｎｍの絶縁膜１０８を堆積する。

〔作用効果〕
本実施形態に係る配線構造１では、ＣｕイオンやＣｕヒロックのリーク源となる配線膜１０５の上面１０５ａの縁部と、リーク電流のパスとなる絶縁膜１０１の界面１０１ａとが上下方向に離れているため、配線膜１０５の上面１０５ａの縁部からＣｕイオン又はＣｕヒロックが絶縁膜の界面１０１ａに到達し難い。さらに、配線膜１０５の上面１０５ａを金属膜からなるキャップ膜１０６で覆っているので、配線膜１０５とキャップ膜１０６との界面、即ち配線膜１０５の上面１０５ａでの密着性が高く、配線膜１０５の上面１０５ａにおいてエレクトロマイグレーションを抑制することができる。また、配線膜１０５及びバリア膜１０３の側面のうち第１絶縁膜１０１から突出した部分が絶縁効果の大きい第２キャップ膜１０７で覆われているので、隣接する配線間でのリーク電流を抑制し、配線間での絶縁耐性を高めることができる。

また、Ｃｏ_ｘＷ_ｙＰ_ｚ等からなるキャップ膜１０６は、バリア膜１０３上には成膜が困難であり、バリア膜１０３との境界である配線膜１０５の上面１０５の縁部では、酸素が進入する虞があるが、配線膜１０５の上面１０５の縁部を第２キャップ膜１０７で覆うことによって、配線膜１０５が上面１０５の縁部から酸化されることを防止できる。

また、図５に示す工程において配線膜１０５及びバリア膜１０３をＣＭＰ法により研磨して平坦化する際には、図１２に示すように、配線膜１０５の上面１０５ａの中央部がバリア膜１０３の上面よりも５ｎｍ〜１０ｎｍ窪むことがある。このような場合であっても、ＣｕイオンやＣｕヒロックのリーク源となる配線膜１０５の上面１０５ａは、リーク電流のパスとなる絶縁膜１０１の界面１０１ａよりも上方に突出し、配線膜１０５の上面１０５ａの縁部と界面１０１ａとが上下方向に分離されているので、配線膜１０５の上面１０５ａからＣｕイオン又はＣｕヒロックが絶縁膜１０１の界面１０１ａに到達し難い。

（２）第２実施形態
〔構成〕
図１１は、本発明の第２実施形態に係る配線構造１の断面図である。この配線構造１は、第１実施形態に係る配線構造１において、キャップ膜１０７が、溝部１０２ごとに分離され、キャップ膜１０６の側面並びにバリア膜１０３の上面及びバリア膜１０３の側面のうち絶縁膜１０１から突出した部分に形成されている。より詳細には、配線構造１は、絶縁膜１０１と、複数のバリア膜１０３と、銅Ｃｕ又は銅合金からなる複数の配線膜１０５と、Ｃｏ_ｘＷ_ｙＰ_ｚ、Ｃｏ、Ｃｏ_ｘＭｏ_ｙＰ_ｚなどのコバルトＣｏを主成分とする金属膜またはＮｉ_ｘＷ_ｙＰ_ｚ、Ｎｉ_ｘＭｏ_ｙＰ_ｚなどのニッケルＮｉを主成分とする金属膜からなる第１キャップ膜１０６と、Ｓｉ_ｘＮ_ｙ、Ｓｉ_ｘＯ_ｙＮ_ｚ、Ｓｉ_ｘＣ_ｙを主成分とする絶縁体からなる第２キャップ膜１０７とを備えている。

絶縁膜１０１の表面には複数の溝部１０２（配線溝）が形成されている。また、絶縁膜１０１は、隣接する溝部１０２の間に水平方向の上面としての界面１０１ａを有している。配線膜１０５は、絶縁膜１０１の溝部１０２ごとに形成されている。配線膜１０５は、絶縁膜１０１の界面１０１ａよりも凸状に突出するように溝部内に形成されており、配線膜１０５の界面１０５ａは界面１０１ａよりも上方に位置している。従って、配線膜１０５の上面１０５ａの縁部と界面１０１ａとは上下方向に分離されている。バリア膜１０３は、配線膜１０５の底面に形成されるとともに、配線膜１０５の側面において界面１０１ａより上方まで形成されている。キャップ膜１０６は、配線膜１０５の上面１０５ａに選択的に形成されている。キャップ膜１０７は、キャップ膜１０６の上面及び絶縁膜１０１上で取り除かれ、キャップ膜１０６の側面並びにバリア膜１０３の上面及びバリア膜１０３の側面のうち前記絶縁膜１０１から突出した部分のみに形成されている。また、キャップ膜１０７上には、第２絶縁膜１０８が形成されている。

〔製造方法〕
図１１乃至図１２は、第２実施形態に係る配線構造１の製造方法を説明する図である。

第１実施形態における図１乃至図８の工程が終了した後、図１０に示すように、窒化シリコンＳｉ_ｘＮ_ｙからなる第２キャップ膜１０７を絶縁膜１０１の界面１０１ａが露出するまでエッチバックする。これにより、第１キャップ膜１０６の上面にある第２キャップ膜１０７と、絶縁膜１０１の界面１０１ａ上の第２キャップ膜１０７とが除去されて、第２キャップ膜１０７が溝部１０２ごとに分離されるとともに、第１キャップ膜１０６の側面並びにバリア膜１０３の上面及びバリア膜１０３の側面のうち前記絶縁膜１０１から突出した部分に第２キャップ膜１０７が残る。このとき、第１キャップ膜１０６の上面が露出されるが、第１キャップ膜１０６は、上述したようにコバルトＣｏを主成分とする金属膜またはニッケルＮｉを主成分とする金属膜であり、これらの金属膜は酸化され難い。エッチングの条件は、例えば、ガス流量ＣＨＦ_３／Ｏ_２／Ａｒ＝３０／２／１５０ｓｃｃｍ、チャンバー圧力３０ｍＴｏｒｒ、ＲＦ電力８００Ｗである。次に、図１１に示すように、ＣＶＤ法により、酸化シリコンＳｉＯ_２からなる膜厚７００ｎｍの絶縁膜１０８を堆積する。

なお、本実施形態のようにキャップ膜１０７をエッチバックによって溝部１０２ごとに分離する場合には、キャップ膜１０７をＴａ、Ｔａ_ｘＮ_ｙ，Ｔａ_ｘＳｉ_ｙＮ_ｚ等のタンタルを主成分とする金属膜、Ｔｉ_ｘＮ_ｙ、Ｔｉ_ｘＳｉ_ｙＮ_ｚ等のチタンを主成分とする金属膜またはＷＮ、Ｗ_ｘＳｉ_ｙＮ_ｚ等のタングステンを主成分とする金属膜等の導電材料で形成しても良い。このように、キャップ膜１０７を金属を含む導電材料で形成すれば、第２キャップ膜１０７と第１キャップ膜１０６及びバリア膜１０３との密着性が高まり、さらにＣｕの拡散（Ｃｕイオンの拡散及びＣｕヒロックの拡大）を抑制する効果が高まる。

〔作用効果〕
本実施形態でも、ＣｕイオンやＣｕヒロックのリーク源となる配線膜１０５の上面１０５ａの縁部と、リーク電流のパスとなる絶縁膜１０１の界面１０１ａとが上下方向に離れているため、配線膜１０５の上面１０５ａの縁部からＣｕイオン又はＣｕヒロックが絶縁膜の界面１０１ａに到達し難い。さらに、配線膜１０５の上面１０５ａを金属膜からなるキャップ膜１０６で覆っているので、配線膜１０５とキャップ膜１０６との界面、即ち配線膜１０５の上面１０５ａでの密着性が高く、配線膜１０５の上面１０５ａにおいてエレクトロマイグレーションを抑制することができる。また、配線膜１０５及びバリア膜１０３の側面のうち絶縁膜１０１から突出した部分が絶縁効果の大きい第２キャップ膜１０７で覆われているので、隣接する配線間でのリーク電流を抑制し、配線間での絶縁耐性を高めることができる。

比誘電率の高い材料を用いて第２キャップ膜１０７を全面に形成する場合には、配線間容量の増大が問題となる。特に、多層配線構造においては、層間での配線間容量が増大し、信号遅延の要因となる虞がある。これに対して、本実施形態のように第２キャップ膜１０７を溝部１０２ごとに分離すれば、層間の絶縁材料であるキャップ膜１０７及び絶縁膜１０８全体での比誘電率、即ち実効比誘電率を低減することができるので、層間での配線間容量を抑制することができる。特に、キャップ膜１０７を比誘電率７．０のＳｉ_ｘＮ_ｙで形成する場合には、比誘電率４．２の酸化シリコンＳｉＯ_２で形成する絶縁膜１０８よりも大幅に大きいため、比誘電率の高いキャップ膜１０７の体積を減少させれば、層間の配線間容量を大幅に低減することができる。

また、配線間容量の低減するためには、絶縁膜１０８の材料として、低比誘電率のフッ素ドープのＳｉＯ_２（ＦＳＧ膜、比誘電率３．５程度）などを使用する場合があるが、絶縁膜１０８の比誘電率が低下するほどキャップ膜が実効誘電率に与える影響が大きくなるので、本実施形態で示したようにキャップ膜を溝部１０２ごとに分離する構成は実効誘電率の低減に有効である。

また、Ｃｏ_ｘＷ_ｙＰ_ｚ等からなるキャップ膜１０６は、バリア膜１０３上には成膜が困難であり、バリア膜１０３との境界である配線膜１０５の上面１０５の縁部では、酸素が進入する虞があるが、配線膜１０５の上面１０５の縁部を第２キャップ膜１０７で覆うことによって、配線膜１０５が上面１０５の縁部から酸化されることを防止できる。

第１実施形態に係る配線構造の製造方法を説明する図（その１）。 第１実施形態に係る配線構造の製造方法を説明する図（その２）。 第１実施形態に係る配線構造の製造方法を説明する図（その３）。 第１実施形態に係る配線構造の製造方法を説明する図（その４）。 第１実施形態に係る配線構造の製造方法を説明する図（その５）。 第１実施形態に係る配線構造の製造方法を説明する図（その６）。 第１実施形態に係る配線構造の製造方法を説明する図（その７）。 第１実施形態に係る配線構造の製造方法を説明する図（その８）。 第１実施形態に係る配線構造の製造方法を説明する図（その９）。 第２実施形態に係る配線構造の製造方法を説明する図（その１）。 第２実施形態に係る配線構造の製造方法を説明する図（その２）。 ディッシングによる配線膜１０５の形状を示す図。

符号の説明

１０１ 第１絶縁膜
１０１ａ 第１絶縁膜の界面
１０２ 溝部
１０３ バリア膜
１０４ Ｃｕシード膜
１０５ 配線膜
１０５ａ 配線膜の上面
１０６ 第１キャップ膜
１０７ 第２キャップ膜
１０８ 第２絶縁膜

Claims (21)

1. 複数の溝部を有する第１絶縁膜と、
   前記溝部間の前記第１絶縁膜の上面よりも突出するように前記溝部内に形成された複数の配線膜と、
   前記配線膜の底面に形成されるとともに、前記配線膜の側面において前記第１絶縁膜の上面より上方まで形成されている複数のバリア膜と、
   ＣｏまたはＮｉを主成分とする金属膜によって形成され、前記配線膜の上面に形成された第１キャップ膜と、
   Ｓｉ_ｘＮ_ｙ、Ｓｉ_ｘＯ_ｙＮ_ｚまたはＳｉ_ｘＣ_ｙを主成分とする絶縁膜によって形成され、前記第１絶縁膜と前記バリア膜の上面と前記バリア膜の側面のうち前記第１絶縁膜から突出した部分と前記第１キャップ膜の上面及び側面とを覆う第２キャップ膜とを備える半導体装置の配線構造であって、
   前記第１キャップ膜と前記第２キャップ膜とが重なり合って前記配線膜の上面を覆うとともに、前記バリア膜と該第２キャップ膜とが重なり合って該配線膜の側面を覆うことを特徴とする半導体装置の配線構造。
2. 複数の溝部を有する第１絶縁膜と、
   前記溝部間の前記第１絶縁膜の上面よりも突出するように前記溝部内に形成された複数の配線膜と、
   前記配線膜の底面に形成されるとともに、前記配線膜の側面において前記第１絶縁膜の上面より上方まで形成されている複数のバリア膜と、
   ＣｏまたはＮｉを主成分とする金属膜によって形成され、前記配線膜の上面に形成された第１キャップ膜と、
   Ｓｉ_ｘＮ_ｙ、Ｓｉ_ｘＯ_ｙＮ_ｚまたはＳｉ_ｘＣ_ｙを主成分とする絶縁膜によって形成され、前記バリア膜の上面と前記バリア膜の側面のうち前記第１絶縁膜から突出した部分と前記第１キャップ膜の側面とを覆う第２キャップ膜とを備える半導体装置の配線構造であって、
   前記バリア膜と該第２キャップ膜とが重なり合って該配線膜の側面を覆うことを特徴とする半導体装置の配線構造。
3. 複数の溝部を有する第１絶縁膜と、
   前記溝部間の前記第１絶縁膜の上面よりも突出するように前記溝部内に形成された複数の配線膜と、
   前記配線膜の底面に形成されるとともに、前記配線膜の側面において前記第１絶縁膜の上面より上方まで形成されている複数のバリア膜と、
   ＣｏまたはＮｉを主成分とする金属膜によって形成され、前記配線膜の上面に形成された第１キャップ膜と、
   Ｔａ_ｘＮ_ｙ、ＴａまたはＴａ_ｘＳｉ_ｙＮ_ｚを主成分とする導電膜によって形成され、前記バリア膜の上面と前記バリア膜の側面のうち前記第１絶縁膜から突出した部分と前記第１キャップ膜の側面とを覆う第２キャップ膜とを備える半導体装置の配線構造であって、
   前記バリア膜と該第２キャップ膜とが重なり合って該配線膜の側面を覆うことを特徴とする半導体装置の配線構造。
4. 複数の溝部を有する第１絶縁膜と、
   前記溝部間の前記第１絶縁膜の上面よりも突出するように前記溝部内に形成された複数の配線膜と、
   前記配線膜の底面に形成されるとともに、前記配線膜の側面において前記第１絶縁膜の上面より上方まで形成されている複数のバリア膜と、
   ＣｏまたはＮｉを主成分とする金属膜によって形成され、前記配線膜の上面に形成された第１キャップ膜と、
   Ｔｉ_ｘＮ_ｙ、またはＴｉ_ｘＳｉ_ｙＮ_ｚを主成分とする導電膜によって形成され、前記バリア膜の上面と前記バリア膜の側面のうち前記第１絶縁膜から突出した部分と前記第１キャップ膜の側面とを覆う第２キャップ膜とを備える半導体装置の配線構造であって、
   前記バリア膜と該第２キャップ膜とが重なり合って該配線膜の側面を覆うことを特徴とする半導体装置の配線構造。
5. 複数の溝部を有する第１絶縁膜と、
   前記溝部間の前記第１絶縁膜の上面よりも突出するように前記溝部内に形成された複数の配線膜と、
   前記配線膜の底面に形成されるとともに、前記配線膜の側面において前記第１絶縁膜の上面より上方まで形成されている複数のバリア膜と、
   ＣｏまたはＮｉを主成分とする金属膜によって形成され、前記配線膜の上面に形成された第１キャップ膜と、
   Ｗ_ｘＮ_ｙ、またはＷ_ｘＳｉ_ｙＮ_ｚ、Ｓｉ_ｘＣ_ｙを主成分とする導電膜によって形成され、前記バリア膜の上面と前記バリア膜の側面のうち前記第１絶縁膜から突出した部分と前記第１キャップ膜の側面とを覆う第２キャップ膜とを備える半導体装置の配線構造であって、
   前記バリア膜と該第２キャップ膜とが重なり合って該配線膜の側面を覆うことを特徴とする半導体装置の配線構造。
6. 前記第１キャップ膜は、無電界メッキによって形成されていることを特徴とする、請求項１乃至５の何れかに記載の半導体装置の配線構造。
7. 前記バリア膜は、Ｔａ_ｘＮ_ｙ、ＴａまたはＴａ_ｘＳｉ_ｙＮ_ｚからなる金属膜であることを特徴とする、請求項１乃至５の何れかに記載の半導体装置の配線構造。
8. 前記バリア膜は、Ｔｉ_ｘＮ_ｙまたはＴｉ_ｘＳｉ_ｙＮ_ｚからなる金属膜であることを特徴とする、請求項１乃至５の何れかに記載の半導体装置の配線構造。
9. 前記バリア膜は、Ｗ_ｘＮ_ｙまたはＷ_ｘＳｉ_ｙＮ_ｚからなる金属膜であることを特徴とする、請求項１乃至５の何れかに記載の半導体装置の配線構造。
10. 前記配線膜の上面の中央部が前記配線膜の上面よりも窪んでいることを特徴とする、請求項１乃至５の何れかに記載の半導体装置の配線構造。
11. 第１絶縁膜上に複数の溝部を形成するステップと、
    前記第１絶縁膜上にバリア膜を形成するステップと、
    前記溝部内の前記バリア膜上に配線膜を形成するステップと、
    前記溝部間の前記第１絶縁膜が露出するように、前記配線膜及び前記バリア膜を除去するステップと、
    前記配線膜の上面のみにＣｏまたはＮｉを主成分とする金属膜からなる第１キャップ膜を形成するステップと、
    前記第１絶縁膜を薄膜化して、前記配線膜及び前記バリア膜を前記第１絶縁膜の上面よりも突出させるステップと、
    前記第１絶縁膜と前記バリア膜の上面と前記バリア膜の側面のうち前記第１絶縁膜から突出した部分と前記第１キャップ膜の上面及び側面とを覆い、且つ前記第１キャップ膜と第２キャップ膜とが重なり合って前記配線膜の上面を覆うとともに、前記バリア膜と該第２キャップ膜とが重なり合って該配線膜の側面を覆うように、Ｓｉ_ｘＮ_ｙ、Ｓｉ_ｘＯ_ｙＮ_ｚまたはＳｉ_ｘＣ_ｙを主成分とする絶縁膜からなる第２キャップ膜を全面に形成するステップと、
    を含むことを特徴とする半導体装置の配線構造の製造方法。
12. 第１絶縁膜上に複数の溝部を形成するステップと、
    前記第１絶縁膜上にバリア膜を形成するステップと、
    前記溝部内の前記バリア膜上に配線膜を形成するステップと、
    前記溝部間の前記第１絶縁膜が露出するように、前記配線膜及び前記バリア膜を除去するステップと、
    前記配線膜の上面のみにＣｏまたはＮｉを主成分とする金属膜からなる第１キャップ膜を形成するステップと、
    前記第１絶縁膜を薄膜化して、前記配線膜及び前記バリア膜を前記第１絶縁膜の上面よりも突出させるステップと、
    前記第１絶縁膜と前記バリア膜の上面と前記バリア膜の側面のうち前記第１絶縁膜から突出した部分と前記第１キャップ膜の上面及び側面とを覆い、且つ前記第１キャップ膜と第２キャップ膜とが重なり合って前記配線膜の上面を覆うとともに、前記バリア膜と該第２キャップ膜とが重なり合って該配線膜の側面を覆うように、Ｓｉ_ｘＮ_ｙ、Ｓｉ_ｘＯ_ｙＮ_ｚまたはＳｉ_ｘＣ_ｙを主成分とする絶縁膜からなる第２キャップ膜を全面に形成するステップと、
    前記第１キャップ膜の上面にある第２キャップ膜と、前記第１絶縁膜の上面にある第２キャップ膜とを除去するようにエッチバックするステップと、
    を含むことを特徴とする半導体装置の配線構造の製造方法。
13. 第１絶縁膜上に複数の溝部を形成するステップと、
    前記第１絶縁膜上にバリア膜を形成するステップと、
    前記溝部内の前記バリア膜上に配線膜を形成するステップと、
    前記溝部間の前記第１絶縁膜が露出するように、前記配線膜及び前記バリア膜を除去するステップと、
    前記配線膜の上面のみにＣｏまたはＮｉを主成分とする金属膜からなる第１キャップ膜を形成するステップと、
    前記第１絶縁膜を薄膜化して、前記配線膜及び前記バリア膜を前記第１絶縁膜の上面よりも突出させるステップと、
    前記第１絶縁膜と前記バリア膜の上面と前記バリア膜の側面のうち前記第１絶縁膜から突出した部分と前記第１キャップ膜の上面及び側面とを覆い、且つ前記第１キャップ膜と第２キャップ膜とが重なり合って前記配線膜の上面を覆うとともに、前記バリア膜と該第２キャップ膜とが重なり合って該配線膜の側面を覆うように、Ｔａ_ｘＮ_ｙ、ＴａまたはＴａ_ｘＳｉ_ｙＮ_ｚを主成分とする導電膜からなる第２キャップ膜を全面に形成するステップと、
    前記第１キャップ膜の上面にある第２キャップ膜と、前記第１絶縁膜の上面にある第２キャップ膜とを除去するようにエッチバックするステップと、
    を含むことを特徴とする半導体装置の配線構造の製造方法。
14. 第１絶縁膜上に複数の溝部を形成するステップと、
    前記第１絶縁膜上にバリア膜を形成するステップと、
    前記溝部内の前記バリア膜上に配線膜を形成するステップと、
    前記溝部間の前記第１絶縁膜が露出するように、前記配線膜及び前記バリア膜を除去するステップと、
    前記配線膜の上面のみにＣｏまたはＮｉを主成分とする金属膜からなる第１キャップ膜を形成するステップと、
    前記第１絶縁膜を薄膜化して、前記配線膜及び前記バリア膜を前記第１絶縁膜の上面よりも突出させるステップと、
    前記第１絶縁膜と前記バリア膜の上面と前記バリア膜の側面のうち前記第１絶縁膜から突出した部分と前記第１キャップ膜の上面及び側面とを覆い、且つ前記第１キャップ膜と第２キャップ膜とが重なり合って前記配線膜の上面を覆うとともに、前記バリア膜と該第２キャップ膜とが重なり合って該配線膜の側面を覆うように、Ｔｉ_ｘＮ_ｙ、またはＴｉ_ｘＳｉ_ｙＮ_ｚを主成分とする導電膜からなる第２キャップ膜を全面に形成するステップと、
    前記第１キャップ膜の上面にある第２キャップ膜と、前記第１絶縁膜の上面にある第２キャップ膜とを除去するようにエッチバックするステップと、
    を含むことを特徴とする半導体装置の配線構造の製造方法。
15. 第１絶縁膜上に複数の溝部を形成するステップと、
    前記第１絶縁膜上にバリア膜を形成するステップと、
    前記溝部内の前記バリア膜上に配線膜を形成するステップと、
    前記溝部間の前記第１絶縁膜が露出するように、前記配線膜及び前記バリア膜を除去するステップと、
    前記配線膜の上面のみにＣｏまたはＮｉを主成分とする金属膜からなる第１キャップ膜を形成するステップと、
    前記第１絶縁膜を薄膜化して、前記配線膜及び前記バリア膜を前記第１絶縁膜の上面よりも突出させるステップと、
    前記第１絶縁膜と前記バリア膜の上面と前記バリア膜の側面のうち前記第１絶縁膜から突出した部分と前記第１キャップ膜の上面及び側面とを覆い、且つ前記第１キャップ膜と第２キャップ膜とが重なり合って前記配線膜の上面を覆うとともに、前記バリア膜と該第２キャップ膜とが重なり合って該配線膜の側面を覆うように、Ｗ_ｘＮ_ｙ、またはＷ_ｘＳｉ_ｙＮ_ｚを主成分とする導電膜からなる第２キャップ膜を全面に形成するステップと、
    前記第１キャップ膜の上面にある第２キャップ膜と、前記第１絶縁膜の上面にある第２キャップ膜とを除去するようにエッチバックするステップと、
    を含むことを特徴とする半導体装置の配線構造の製造方法。
16. 前記第１キャップ膜を無電界メッキによって形成することを特徴とする、請求項１１乃至１５の何れかに記載の半導体装置の配線構造の製造方法。
17. 前記配線膜及び前記バリア膜を除去するステップは、
    前記バリア膜をストッパーとして前記配線膜を研磨するステップと、
    前記第１絶縁膜をストッパーとして前記配線膜及び前記バリア膜を研磨するステップと、を含むことを特徴とする請求項１１乃至１５の何れかに記載の半導体装置の配線構造の製造方法。
18. 前記配線膜及び前記バリア膜を研磨するステップでは、前記配線膜の上面の中央部が前記バリア膜の上面よりも窪むように研磨することを特徴とする、請求項１１乃至１５の何れかに記載の半導体装置の配線構造の製造方法。
19. 前記バリア膜は、Ｔａ_ｘＮ_ｙ、ＴａまたはＴａ_ｘＳｉ_ｙＮ_ｚからなる金属膜であることを特徴とする、請求項１１乃至１５の何れかに記載の半導体装置の配線構造の製造方法。
20. 前記バリア膜は、Ｔｉ_ｘＮ_ｙまたはＴｉ_ｘＳｉ_ｙＮ_ｚからなる金属膜であることを特徴とする、請求項１１乃至１５の何れかに記載の半導体装置の配線構造の製造方法。
21. 前記バリア膜は、Ｗ_ｘＮ_ｙまたはＷ_ｘＳｉ_ｙＮ_ｚからなる金属膜であることを特徴とする、請求項１１乃至１５の何れかに記載の半導体装置の配線構造の製造方法。

Images