JP2001284355A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001284355A JP2001284355A JP2000093387A JP2000093387A JP2001284355A JP 2001284355 A JP2001284355 A JP 2001284355A JP 2000093387 A JP2000093387 A JP 2000093387A JP 2000093387 A JP2000093387 A JP 2000093387A JP 2001284355 A JP2001284355 A JP 2001284355A
- Authority
- JP
- Japan
- Prior art keywords
- conductive material
- semiconductor device
- nitride
- wiring
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 配線溝や接続孔内の導電材料の酸化、および
導電材料が絶縁膜に拡散することによるリークの発生を
抑制するとともに、層間容量の増加を抑制する。 【解決手段】 配線溝３の内部に溝配線６を埋め込む。
それぞれの溝配線６の上部に互いにほぼ等しい深さを有
するリセス７を形成する。リセス７は、アンモニアやキ
レート剤を用いた化学的エッチング法により溝配線６の
表面を選択的に除去する方法、溝配線６の表面にダメー
ジ層を形成し、このダメージ層を増速エッチ効果を利用
して化学的エッチング法により選択的に除去する方法、
または、溝配線６の表面に酸化層を形成し、この酸化層
を化学的エッチング法によって除去する方法により形成
する。リセス７の内部に選択的に酸化防止膜を形成す
る。
導電材料が絶縁膜に拡散することによるリークの発生を
抑制するとともに、層間容量の増加を抑制する。 【解決手段】 配線溝３の内部に溝配線６を埋め込む。
それぞれの溝配線６の上部に互いにほぼ等しい深さを有
するリセス７を形成する。リセス７は、アンモニアやキ
レート剤を用いた化学的エッチング法により溝配線６の
表面を選択的に除去する方法、溝配線６の表面にダメー
ジ層を形成し、このダメージ層を増速エッチ効果を利用
して化学的エッチング法により選択的に除去する方法、
または、溝配線６の表面に酸化層を形成し、この酸化層
を化学的エッチング法によって除去する方法により形成
する。リセス７の内部に選択的に酸化防止膜を形成す
る。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に関し、特に、銅または銅合金からなる溝配線の
形成に適用して好適なものである。
造方法に関し、特に、銅または銅合金からなる溝配線の
形成に適用して好適なものである。
【０００２】
【従来の技術】ＬＳＩの高集積化や高速化により、その
内部配線の微細化、多層化が進んでおり、これに伴って
配線形成時の平坦化技術や微細配線の加工、および配線
の信頼性確保が重要な課題となっている。これらの問題
点に対する解決手段のひとつとして、銅（Ｃｕ）を用い
た埋め込み配線技術が検討されている。
内部配線の微細化、多層化が進んでおり、これに伴って
配線形成時の平坦化技術や微細配線の加工、および配線
の信頼性確保が重要な課題となっている。これらの問題
点に対する解決手段のひとつとして、銅（Ｃｕ）を用い
た埋め込み配線技術が検討されている。
【０００３】ここで、このＣｕを用いた埋め込み配線技
術について図１１を参照して説明する。すなわち、図１
１に示すように、あらかじめトランジスタなどの素子や
素子分離領域（図示せず）が形成された半導体基板１０
１上にＳｉＯ2膜などの層間絶縁膜１０２を形成し、こ
の層間絶縁膜１０２に配線パターンの配線溝１０３を形
成する。このとき、接続孔も形成されるが、図示は省略
する。次に、高真空中においてスパッタリング法により
全面にタンタル（Ｔａ）膜と窒化タンタル（ＴａＮ）膜
とを順次形成することにより、下地バリアメタルとして
のＴａＮ／Ｔａ膜１０４を形成する。次に、電解めっき
法などにより、配線溝１０３の内部に埋め込むようにし
て全面にＣｕ膜を形成する。その後、配線溝１０３の内
部以外の部分のＣｕ膜およびＴａＮ／Ｔａ膜１０４をエ
ッチバック法や化学的機械研磨（ＣＭＰ）法などによっ
て除去する。これにより、配線溝１０３の部分にＴａＮ
／Ｔａ膜１０４を下地バリアメタルとした溝配線１０５
が形成される。
術について図１１を参照して説明する。すなわち、図１
１に示すように、あらかじめトランジスタなどの素子や
素子分離領域（図示せず）が形成された半導体基板１０
１上にＳｉＯ2膜などの層間絶縁膜１０２を形成し、こ
の層間絶縁膜１０２に配線パターンの配線溝１０３を形
成する。このとき、接続孔も形成されるが、図示は省略
する。次に、高真空中においてスパッタリング法により
全面にタンタル（Ｔａ）膜と窒化タンタル（ＴａＮ）膜
とを順次形成することにより、下地バリアメタルとして
のＴａＮ／Ｔａ膜１０４を形成する。次に、電解めっき
法などにより、配線溝１０３の内部に埋め込むようにし
て全面にＣｕ膜を形成する。その後、配線溝１０３の内
部以外の部分のＣｕ膜およびＴａＮ／Ｔａ膜１０４をエ
ッチバック法や化学的機械研磨（ＣＭＰ）法などによっ
て除去する。これにより、配線溝１０３の部分にＴａＮ
／Ｔａ膜１０４を下地バリアメタルとした溝配線１０５
が形成される。
【０００４】以上のような埋め込み配線技術において
は、配線が層間絶縁膜１０２に埋め込まれた形状になる
ため、その後の工程における層間絶縁膜の平坦化が容易
になるという利点がある。さらに、配線溝１０３の内部
以外の部分のＣｕ膜を除去する方法としてＣＭＰ法を用
いることにより、配線材料の加工に通常用いられる反応
性イオンエッチング（ＲＩＥ）法による加工の必要がな
くなる。これによって、低抵抗、高信頼性を有すること
で次世代配線材料として最も注目されている一方で、Ｒ
ＩＥ法による加工が困難であったＣｕ配線の形成が可能
となる。また、埋め込み配線技術として、コストの低減
に向けたデュアルダマシン法も注目されており、このデ
ュアルダマシン法を利用したＣｕ配線プロセスの検討が
急速に進められている。
は、配線が層間絶縁膜１０２に埋め込まれた形状になる
ため、その後の工程における層間絶縁膜の平坦化が容易
になるという利点がある。さらに、配線溝１０３の内部
以外の部分のＣｕ膜を除去する方法としてＣＭＰ法を用
いることにより、配線材料の加工に通常用いられる反応
性イオンエッチング（ＲＩＥ）法による加工の必要がな
くなる。これによって、低抵抗、高信頼性を有すること
で次世代配線材料として最も注目されている一方で、Ｒ
ＩＥ法による加工が困難であったＣｕ配線の形成が可能
となる。また、埋め込み配線技術として、コストの低減
に向けたデュアルダマシン法も注目されており、このデ
ュアルダマシン法を利用したＣｕ配線プロセスの検討が
急速に進められている。
【０００５】
【発明が解決しようとする課題】しかしながら、上述の
従来の埋め込み配線技術には次のような問題があった。
すなわち、配線溝１０３の内部に電界めっき法などによ
りＣｕを埋め込んだ後、ＣＭＰ法により配線溝１０３の
内部以外の部分のＣｕ膜を除去すると、図１１に示した
ように、溝配線１０５におけるＣｕの表面が露出してし
まう。
従来の埋め込み配線技術には次のような問題があった。
すなわち、配線溝１０３の内部に電界めっき法などによ
りＣｕを埋め込んだ後、ＣＭＰ法により配線溝１０３の
内部以外の部分のＣｕ膜を除去すると、図１１に示した
ように、溝配線１０５におけるＣｕの表面が露出してし
まう。
【０００６】また、Ｃｕは、酸化層中に容易に拡散して
しまうため、図１２に示すように、溝配線１０５におけ
るＣｕが露出した状態で、その上層に層間絶縁膜１０６
を成膜すると、層間絶縁膜１０６中にＣｕが拡散してし
まう。さらに、溝配線１０５のＣｕ表面は酸化され、溝
配線１０５の上部に酸化層１０７が形成されてしまう。
これにより、配線間リーク、層間リーク、あるいはショ
ートなどが生じる可能性が高くなり、信頼性の低下を招
いてしまう。
しまうため、図１２に示すように、溝配線１０５におけ
るＣｕが露出した状態で、その上層に層間絶縁膜１０６
を成膜すると、層間絶縁膜１０６中にＣｕが拡散してし
まう。さらに、溝配線１０５のＣｕ表面は酸化され、溝
配線１０５の上部に酸化層１０７が形成されてしまう。
これにより、配線間リーク、層間リーク、あるいはショ
ートなどが生じる可能性が高くなり、信頼性の低下を招
いてしまう。
【０００７】そこで、図１３に示すように、このＣｕの
層間絶縁膜１０６中への拡散を防止するために、Ｃｕか
らなる溝配線１０５上に、Ｃｕが拡散しにくい例えばプ
ラズマＣＶＤ法により形成された窒化シリコン（Ｓｉ
Ｎ）膜１０８を成膜して、Ｃｕの表面をキャップしてし
まう方法が提案された。ところが、このような方法を用
いると、層間容量の増加などといった特性劣化の問題が
生じてしまう。
層間絶縁膜１０６中への拡散を防止するために、Ｃｕか
らなる溝配線１０５上に、Ｃｕが拡散しにくい例えばプ
ラズマＣＶＤ法により形成された窒化シリコン（Ｓｉ
Ｎ）膜１０８を成膜して、Ｃｕの表面をキャップしてし
まう方法が提案された。ところが、このような方法を用
いると、層間容量の増加などといった特性劣化の問題が
生じてしまう。
【０００８】そこで、この問題を解決する方法として、
Ｃｕ溝配線上にバリアメタルからなるキャップを形成す
る方法が提案された（豊田氏、三菱電気、1996 VMIC Co
nference pp．487-492、文献１）。
Ｃｕ溝配線上にバリアメタルからなるキャップを形成す
る方法が提案された（豊田氏、三菱電気、1996 VMIC Co
nference pp．487-492、文献１）。
【０００９】文献１に記載された方法においては、図１
４Ａに示すように、まず、ＣＭＰ法によりＣｕ膜を研磨
する際に、Ｃｕからなる溝配線１０５の上部に意図的に
リセス１０９を形成する。
４Ａに示すように、まず、ＣＭＰ法によりＣｕ膜を研磨
する際に、Ｃｕからなる溝配線１０５の上部に意図的に
リセス１０９を形成する。
【００１０】次に、図１４Ｂに示すように、溝配線１０
５を覆うようにしてバリアメタル層１１０を形成する。
５を覆うようにしてバリアメタル層１１０を形成する。
【００１１】次に、図１５Ａに示すように、ＣＭＰ法に
よりリセス１０９の内部以外の部分のバリアメタル層１
１０を研磨することにより除去する。これによって、リ
セス１０９の内部にバリアメタル層１１０の部分が残さ
れ、溝配線１０５上にバリアメタルからなるキャップ１
１１が形成される。
よりリセス１０９の内部以外の部分のバリアメタル層１
１０を研磨することにより除去する。これによって、リ
セス１０９の内部にバリアメタル層１１０の部分が残さ
れ、溝配線１０５上にバリアメタルからなるキャップ１
１１が形成される。
【００１２】その後、図１５Ｂに示すように、上層にＳ
ｉＯ2からなる層間絶縁膜１０６を形成する。
ｉＯ2からなる層間絶縁膜１０６を形成する。
【００１３】以上のように、文献１に記載された方法に
おいては、Ｃｕの層間絶縁膜１０２中への拡散が防止さ
れるという利点を有する。
おいては、Ｃｕの層間絶縁膜１０２中への拡散が防止さ
れるという利点を有する。
【００１４】しかしながら、文献１に記載された方法で
は、図１４Ａに示すように、溝の線幅依存や配線溝の密
度依存などが原因となって、リセス１０９の深さにばら
つきが生じてしまう。このリセス１０９の深さは、プロ
セス的にコントロールすることが困難である。そして、
リセス１０９の深さにばらつきが生じた状態で、溝配線
１０５の表面にバリアメタル層１１０を形成する。その
ため、図１４Ｂに示すように、リセス１０９の深い部分
を完全に覆うには、バリアメタル層１１０の成膜の際に
おける膜厚を大きくする必要が生じるが、バリアメタル
層１１０の膜厚を大きくすると、続けて行われるＣＭＰ
法による研磨に長い時間を要する。これによって、製造
コストが増加してしまうという問題がある。
は、図１４Ａに示すように、溝の線幅依存や配線溝の密
度依存などが原因となって、リセス１０９の深さにばら
つきが生じてしまう。このリセス１０９の深さは、プロ
セス的にコントロールすることが困難である。そして、
リセス１０９の深さにばらつきが生じた状態で、溝配線
１０５の表面にバリアメタル層１１０を形成する。その
ため、図１４Ｂに示すように、リセス１０９の深い部分
を完全に覆うには、バリアメタル層１１０の成膜の際に
おける膜厚を大きくする必要が生じるが、バリアメタル
層１１０の膜厚を大きくすると、続けて行われるＣＭＰ
法による研磨に長い時間を要する。これによって、製造
コストが増加してしまうという問題がある。
【００１５】また、リセス１０９の深さにばらつきが生
じることによって、Ｃｕからなる溝配線１０５上におい
てリセス１０９の深い部分と浅い部分とが生じる。その
ため、溝配線１０５上におけるリセス１０９の深い部分
では、上層に設けられるキャップ１１１が厚くなり十分
なバリア性を確保することができるが、他方、溝配線１
０５上におけるリセス１０９の浅い部分では、上層に形
成されるキャップ１１１は薄くなりバリア性が不足して
しまう。これにより、層間絶縁膜１０６中にＣｕイオン
が拡散する可能性が高くなる。
じることによって、Ｃｕからなる溝配線１０５上におい
てリセス１０９の深い部分と浅い部分とが生じる。その
ため、溝配線１０５上におけるリセス１０９の深い部分
では、上層に設けられるキャップ１１１が厚くなり十分
なバリア性を確保することができるが、他方、溝配線１
０５上におけるリセス１０９の浅い部分では、上層に形
成されるキャップ１１１は薄くなりバリア性が不足して
しまう。これにより、層間絶縁膜１０６中にＣｕイオン
が拡散する可能性が高くなる。
【００１６】このように、文献１に記載された方法で
は、コストの上昇を招くことなく、層間絶縁膜１０６へ
のＣｕイオンの拡散を防止することは困難である。これ
により、製造コストの低減と、溝配線表面の酸化やリー
クの防止とを併せて実現することができる技術の開発が
望まれていた。
は、コストの上昇を招くことなく、層間絶縁膜１０６へ
のＣｕイオンの拡散を防止することは困難である。これ
により、製造コストの低減と、溝配線表面の酸化やリー
クの防止とを併せて実現することができる技術の開発が
望まれていた。
【００１７】したがって、この発明の目的は、基板に形
成された凹部の内部に埋め込まれた導電材料の酸化、基
板上に形成される絶縁膜への導電材料の拡散および、こ
の拡散によるリークの発生を抑制することができ、層間
容量の増加を抑制しつつ溝配線および接続孔プラグの信
頼性を向上させることができる半導体装置およびその製
造方法を提供することにある。
成された凹部の内部に埋め込まれた導電材料の酸化、基
板上に形成される絶縁膜への導電材料の拡散および、こ
の拡散によるリークの発生を抑制することができ、層間
容量の増加を抑制しつつ溝配線および接続孔プラグの信
頼性を向上させることができる半導体装置およびその製
造方法を提供することにある。
【００１８】
【課題を解決するための手段】上記目的を達成するため
に、この発明の第１の発明は、基板に設けられた複数の
凹部の内部にそれぞれ導電材料が埋め込まれた半導体装
置の製造方法において、複数の凹部の内部に第１の導電
材料を埋め込む工程と、複数の凹部の内部に埋め込まれ
た第１の導電材料の表面に、互いにほぼ等しい深さにリ
セスを形成する工程と、リセスの内部に選択的に酸化防
止膜を形成する工程とを有することを特徴とするもので
ある。
に、この発明の第１の発明は、基板に設けられた複数の
凹部の内部にそれぞれ導電材料が埋め込まれた半導体装
置の製造方法において、複数の凹部の内部に第１の導電
材料を埋め込む工程と、複数の凹部の内部に埋め込まれ
た第１の導電材料の表面に、互いにほぼ等しい深さにリ
セスを形成する工程と、リセスの内部に選択的に酸化防
止膜を形成する工程とを有することを特徴とするもので
ある。
【００１９】この第１の発明において、複数の凹部に埋
め込まれた導電材料の表面に形成されるリセスを、互い
にほぼ等しい深さにするために、典型的には、リセス
を、エッチング液を用いた化学的エッチング法により形
成するようにする。また、この第１の発明において、リ
セスの深さを、複数の凹部に埋め込まれた導電材料の表
面に形成されるリセスの深さの均一性を向上させるため
に、好適には、エッチング液としては、アンモニア、ま
たはＣＯＯＨ基を有する化合物を含有するものが用いら
れる。
め込まれた導電材料の表面に形成されるリセスを、互い
にほぼ等しい深さにするために、典型的には、リセス
を、エッチング液を用いた化学的エッチング法により形
成するようにする。また、この第１の発明において、リ
セスの深さを、複数の凹部に埋め込まれた導電材料の表
面に形成されるリセスの深さの均一性を向上させるため
に、好適には、エッチング液としては、アンモニア、ま
たはＣＯＯＨ基を有する化合物を含有するものが用いら
れる。
【００２０】この第１の発明において、複数の凹部に埋
め込まれた導電材料の表面に形成されるリセスを、互い
にほぼ等しい深さにするために、好適には、リセスの形
成を、凹部に埋め込まれた第１の導電材料の表面にダメ
ージ層を形成した後、このダメージ層を化学的エッチン
グ法により除去することにより行う。また、この第１の
発明において、リセスの形成を、凹部に埋め込まれた第
１の導電材料を酸化することにより、第１の導電材料の
表面に酸化層を形成した後、この酸化層を化学的エッチ
ング法によって除去することにより行う。また、この酸
化層の形成においては、好適には、凹部に埋め込まれた
第１の導電材料の表面に、酸素プラズマを照射すること
により酸化層を形成する方法や、凹部の内部に第１の導
電材料を埋め込んだ後、第１の導電材料が埋め込まれた
基板を酸化性雰囲気にさらすことにより酸化層を形成す
る方法が用いられる。
め込まれた導電材料の表面に形成されるリセスを、互い
にほぼ等しい深さにするために、好適には、リセスの形
成を、凹部に埋め込まれた第１の導電材料の表面にダメ
ージ層を形成した後、このダメージ層を化学的エッチン
グ法により除去することにより行う。また、この第１の
発明において、リセスの形成を、凹部に埋め込まれた第
１の導電材料を酸化することにより、第１の導電材料の
表面に酸化層を形成した後、この酸化層を化学的エッチ
ング法によって除去することにより行う。また、この酸
化層の形成においては、好適には、凹部に埋め込まれた
第１の導電材料の表面に、酸素プラズマを照射すること
により酸化層を形成する方法や、凹部の内部に第１の導
電材料を埋め込んだ後、第１の導電材料が埋め込まれた
基板を酸化性雰囲気にさらすことにより酸化層を形成す
る方法が用いられる。
【００２１】この発明の第２の発明は、基板に複数の凹
部が設けられ、複数の凹部の内部に第１の導電材料が埋
め込まれた半導体装置において、複数の凹部の上部にお
ける第１の導電材料の表面に、それぞれ互いにほぼ等し
い深さのリセスが設けられ、リセスの内部に酸化防止膜
が設けられていることを特徴とする半導体装置。
部が設けられ、複数の凹部の内部に第１の導電材料が埋
め込まれた半導体装置において、複数の凹部の上部にお
ける第１の導電材料の表面に、それぞれ互いにほぼ等し
い深さのリセスが設けられ、リセスの内部に酸化防止膜
が設けられていることを特徴とする半導体装置。
【００２２】この発明において、典型的には、凹部に埋
め込まれる第１の導電材料は、銅、アルミニウム、銀ま
たは金である。また、この発明において、典型的には、
酸化防止膜は、窒化シリコンまたは炭化シリコンからな
る。
め込まれる第１の導電材料は、銅、アルミニウム、銀ま
たは金である。また、この発明において、典型的には、
酸化防止膜は、窒化シリコンまたは炭化シリコンからな
る。
【００２３】この発明において、典型的には、酸化防止
膜は第２の導電材料からなる。また、この第２の導電材
料は、具体的には、タンタル、チタン、タングステン、
窒化タンタル、窒化チタンまたは窒化タングステンから
なる。また、この発明において、酸化防止膜を第２の導
電材料から構成する場合、好適には、第２の導電材料
は、ＩＶ−Ｂ金属、Ｖ−Ｂ金属、ＶＩ−Ｂ金属、遷移金
属、ＩＶ−Ｂ金属の窒化物、Ｖ−Ｂ金属の窒化物、ＶＩ
−Ｂ金属の窒化物、または遷移金属の窒化物からなる。
膜は第２の導電材料からなる。また、この第２の導電材
料は、具体的には、タンタル、チタン、タングステン、
窒化タンタル、窒化チタンまたは窒化タングステンから
なる。また、この発明において、酸化防止膜を第２の導
電材料から構成する場合、好適には、第２の導電材料
は、ＩＶ−Ｂ金属、Ｖ−Ｂ金属、ＶＩ−Ｂ金属、遷移金
属、ＩＶ−Ｂ金属の窒化物、Ｖ−Ｂ金属の窒化物、ＶＩ
−Ｂ金属の窒化物、または遷移金属の窒化物からなる。
【００２４】この発明において、典型的には、凹部は配
線溝であり、配線溝の内部に溝配線を埋め込むようにす
る。また、この発明において、典型的には、凹部は接続
孔であり、接続孔の内部に接続孔プラグを埋め込むよう
にする。
線溝であり、配線溝の内部に溝配線を埋め込むようにす
る。また、この発明において、典型的には、凹部は接続
孔であり、接続孔の内部に接続孔プラグを埋め込むよう
にする。
【００２５】上述のように構成されたこの発明による半
導体装置およびその製造方法によれば、選択的に、複数
の凹部の内部に埋め込まれた第１の導電材料の表面に、
互いにほぼ等しい深さにリセスを形成し、このリセスの
内部に選択的に酸化防止膜を形成するようにしているこ
とにより、凹部に埋め込まれた第１の導電材料が酸化さ
れ、この第１の導電材料が基板上に形成される層間絶縁
膜中に拡散するのを防止することができる。
導体装置およびその製造方法によれば、選択的に、複数
の凹部の内部に埋め込まれた第１の導電材料の表面に、
互いにほぼ等しい深さにリセスを形成し、このリセスの
内部に選択的に酸化防止膜を形成するようにしているこ
とにより、凹部に埋め込まれた第１の導電材料が酸化さ
れ、この第１の導電材料が基板上に形成される層間絶縁
膜中に拡散するのを防止することができる。
【００２６】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、以下の実施形態
の全図においては、同一または対応する部分には同一の
符号を付す。
て図面を参照しながら説明する。なお、以下の実施形態
の全図においては、同一または対応する部分には同一の
符号を付す。
【００２７】まず、この発明の第１の実施形態による半
導体装置の製造方法について説明する。図１〜図６は、
この第１の実施形態による半導体装置の製造方法を示
す。
導体装置の製造方法について説明する。図１〜図６は、
この第１の実施形態による半導体装置の製造方法を示
す。
【００２８】まず、図１Ａに示すように、通常のＬＳＩ
プロセスにより例えばトランジスタなどの素子や素子分
離領域（図示せず）などを形成したＳｉ基板１上に、例
えばＳｉＯ2膜からなる層間絶縁膜２を形成する。次
に、層間絶縁膜２上にリソグラフィ工程により所定形状
のレジストパターン（図示せず）を形成した後、このレ
ジストパターンをマスクとして、例えばＲＩＥ法により
エッチングを行うことにより配線溝３を形成する。ここ
で、この配線溝３の幅は例えば０．４μｍであり、深さ
は例えば０．５μｍである。
プロセスにより例えばトランジスタなどの素子や素子分
離領域（図示せず）などを形成したＳｉ基板１上に、例
えばＳｉＯ2膜からなる層間絶縁膜２を形成する。次
に、層間絶縁膜２上にリソグラフィ工程により所定形状
のレジストパターン（図示せず）を形成した後、このレ
ジストパターンをマスクとして、例えばＲＩＥ法により
エッチングを行うことにより配線溝３を形成する。ここ
で、この配線溝３の幅は例えば０．４μｍであり、深さ
は例えば０．５μｍである。
【００２９】次に、図１Ｂに示すように、例えばマグネ
トロンスパッタリング法により、高真空中において全面
に例えば窒化タンタル（ＴａＮ）膜４を形成する。この
ＴａＮ膜４の膜厚は例えば３０ｎｍである。ここで、Ｔ
ａＮ膜４の形成におけるスパッタ条件の一例を挙げる
と、 プロセスガス：Ａｒガス（流量、０．０３ｓｌｍ（３０ｓｃｃｍ）） Ｎ2ガス（流量、０．０８ｓｌｍ（８０ｓｃｃｍ）） ＤＣパワー ：５ｋＷ 圧力 ：０．４Ｐａ 基板加熱温度：１００℃ とする。
トロンスパッタリング法により、高真空中において全面
に例えば窒化タンタル（ＴａＮ）膜４を形成する。この
ＴａＮ膜４の膜厚は例えば３０ｎｍである。ここで、Ｔ
ａＮ膜４の形成におけるスパッタ条件の一例を挙げる
と、 プロセスガス：Ａｒガス（流量、０．０３ｓｌｍ（３０ｓｃｃｍ）） Ｎ2ガス（流量、０．０８ｓｌｍ（８０ｓｃｃｍ）） ＤＣパワー ：５ｋＷ 圧力 ：０．４Ｐａ 基板加熱温度：１００℃ とする。
【００３０】次に、例えばマグネトロンスパッタリング
法により、高真空中において連続的にＴａＮ膜４上にＣ
ｕシード層５ａを形成する。このＣｕシード層５ａの膜
厚は例えば１５０ｎｍである。このＣｕシード層５ａ
は、次工程の電解めっき法により成膜されるＣｕ膜のシ
ード層となる。ここで、このＣｕシード層５ａの形成に
おけるスパッタ条件の一例を挙げると、 プロセスガス：Ａｒガス（流量、０．１ｓｌｍ（１００ｓｃｃｍ）） ＤＣパワー ：３ｋＷ 圧力 ：０．４Ｐａ 基板加熱温度：１００℃ とする。
法により、高真空中において連続的にＴａＮ膜４上にＣ
ｕシード層５ａを形成する。このＣｕシード層５ａの膜
厚は例えば１５０ｎｍである。このＣｕシード層５ａ
は、次工程の電解めっき法により成膜されるＣｕ膜のシ
ード層となる。ここで、このＣｕシード層５ａの形成に
おけるスパッタ条件の一例を挙げると、 プロセスガス：Ａｒガス（流量、０．１ｓｌｍ（１００ｓｃｃｍ）） ＤＣパワー ：３ｋＷ 圧力 ：０．４Ｐａ 基板加熱温度：１００℃ とする。
【００３１】次に、図１Ｃに示すように、例えば、Ｃｕ
シード層５ａを下地とした電解めっき法により、全面に
Ｃｕ膜５を形成する。なお、図１Ｃにおいて、Ｃｕ下地
膜５ａはＣｕ膜５の一部となるため、図示省略する。こ
のＣｕ膜５の形成における電解めっき条件の一例を挙げ
ると、 とする。
シード層５ａを下地とした電解めっき法により、全面に
Ｃｕ膜５を形成する。なお、図１Ｃにおいて、Ｃｕ下地
膜５ａはＣｕ膜５の一部となるため、図示省略する。こ
のＣｕ膜５の形成における電解めっき条件の一例を挙げ
ると、 とする。
【００３２】次に、図２Ａに示すように、例えばＣＭＰ
法により、ＴａＮ膜４上の部分における、接続孔（図示
せず）および配線溝３の内部以外の部分のＣｕ膜５を研
磨することにより除去する。ここで、このＣＭＰ法にお
ける研磨条件の一例を挙げると、 研磨圧力 ：９．８×１０3Ｎ／ｍ2（１００ｇｗ／ｃｍ2） 回転数 ：定盤、 ０．５ｓ-1（３０ｒｐｍ） 研磨ヘッド、０．５ｓ-1（３０ｒｐｍ） 研磨パッド：発泡ポリウレタン樹脂／不織布の積層構造 スラリー ：過酸化水素（Ｈ2Ｏ2）が添加されたアルミナ含有のスラリー 流量 ：１００ｃｃ／ｍｉｎ 温度 ：２５〜３０℃ とする。
法により、ＴａＮ膜４上の部分における、接続孔（図示
せず）および配線溝３の内部以外の部分のＣｕ膜５を研
磨することにより除去する。ここで、このＣＭＰ法にお
ける研磨条件の一例を挙げると、 研磨圧力 ：９．８×１０3Ｎ／ｍ2（１００ｇｗ／ｃｍ2） 回転数 ：定盤、 ０．５ｓ-1（３０ｒｐｍ） 研磨ヘッド、０．５ｓ-1（３０ｒｐｍ） 研磨パッド：発泡ポリウレタン樹脂／不織布の積層構造 スラリー ：過酸化水素（Ｈ2Ｏ2）が添加されたアルミナ含有のスラリー 流量 ：１００ｃｃ／ｍｉｎ 温度 ：２５〜３０℃ とする。
【００３３】このＣＭＰ法によるＣｕ膜５の研磨によ
り、層間絶縁膜２にＴａＮ膜４を下地バリアメタルとし
た、Ｃｕからなる溝配線６が形成される。
り、層間絶縁膜２にＴａＮ膜４を下地バリアメタルとし
た、Ｃｕからなる溝配線６が形成される。
【００３４】このＣＭＰ法によるＣｕ膜５の研磨が終了
した段階においては、溝配線６におけるＣｕ表面が露出
している。そのため、次の工程において層間絶縁膜を成
膜すると、Ｃｕ表面が酸化される現象や、成膜された層
間絶縁膜中にＣｕイオンが拡散する現象が生じる可能性
がある。これらの現象は、半導体素子や配線の信頼性を
著しく低下させる。そのため、少なくとも溝配線６の上
部に、Ｃｕと反応しない材料からなるキャップを形成す
る必要が生じる。
した段階においては、溝配線６におけるＣｕ表面が露出
している。そのため、次の工程において層間絶縁膜を成
膜すると、Ｃｕ表面が酸化される現象や、成膜された層
間絶縁膜中にＣｕイオンが拡散する現象が生じる可能性
がある。これらの現象は、半導体素子や配線の信頼性を
著しく低下させる。そのため、少なくとも溝配線６の上
部に、Ｃｕと反応しない材料からなるキャップを形成す
る必要が生じる。
【００３５】そこで、図２Ｂに示すように、例えば化学
的エッチング法により、Ｃｕからなる溝配線６の表面を
選択的にエッチングする。このエッチングにより、溝配
線６の上部に互いにほぼ等しい深さのリセス７が形成さ
れる。なお、リセス７の深さは、エッチングにおいて、
溶液の濃度、溶液温度、そしてエッチング時間を最適化
することにより制御することができる。また、この第１
の実施形態においては、リセス７の形成をＣＭＰ法のよ
うな機械的な研磨に依存していないため、線幅や密度な
どのパターン依存が生じることがない。ここで、このリ
セス７の形成におけるエッチング条件の一例を挙げる
と、 エッチング液：アンモニア（ＮＨ3）水溶液 溶液温度 ：２０℃ とする。
的エッチング法により、Ｃｕからなる溝配線６の表面を
選択的にエッチングする。このエッチングにより、溝配
線６の上部に互いにほぼ等しい深さのリセス７が形成さ
れる。なお、リセス７の深さは、エッチングにおいて、
溶液の濃度、溶液温度、そしてエッチング時間を最適化
することにより制御することができる。また、この第１
の実施形態においては、リセス７の形成をＣＭＰ法のよ
うな機械的な研磨に依存していないため、線幅や密度な
どのパターン依存が生じることがない。ここで、このリ
セス７の形成におけるエッチング条件の一例を挙げる
と、 エッチング液：アンモニア（ＮＨ3）水溶液 溶液温度 ：２０℃ とする。
【００３６】次に、図２Ｃに示すように、例えばマグネ
トロンスパッタリング法により、溝配線６が形成された
層間絶縁膜２上の全面にＴａＮを成膜する。これによ
り、層間絶縁膜２上にＴａＮからなるバリアメタル層８
が形成される。このバリアメタル層８の膜厚は例えば１
００ｎｍである。ここで、バリアメタル層８の形成にお
けるスパッタ条件の一例を挙げると、 プロセスガス：Ａｒガス、０．０３ｓｌｍ（３０ｓｃｃｍ） Ｎ2ガス、０．０８ｓｌｍ（８０ｓｃｃｍ） 圧力 ：０．４Ｐａ 基板温度 ：１００℃ とする。
トロンスパッタリング法により、溝配線６が形成された
層間絶縁膜２上の全面にＴａＮを成膜する。これによ
り、層間絶縁膜２上にＴａＮからなるバリアメタル層８
が形成される。このバリアメタル層８の膜厚は例えば１
００ｎｍである。ここで、バリアメタル層８の形成にお
けるスパッタ条件の一例を挙げると、 プロセスガス：Ａｒガス、０．０３ｓｌｍ（３０ｓｃｃｍ） Ｎ2ガス、０．０８ｓｌｍ（８０ｓｃｃｍ） 圧力 ：０．４Ｐａ 基板温度 ：１００℃ とする。
【００３７】次に、図３に示すように、例えばＣＭＰ法
により、リセス７の内部以外の部分のバリアメタル層８
と、層間絶縁膜２表面のＴａＮ膜４とを順次研磨するこ
とにより除去する。これにより、リセス７の内部にバリ
アメタル層８の部分が残され、ＴａＮからなるキャップ
９が形成される。ここで、この研磨におけるＣＭＰ条件
の一例を挙げると、 研磨圧力 ：９．８×１０3Ｎ／ｍ2（１００ｇｗ／ｃｍ2） 回転数 ：定盤、 ０．５ｓ-1（３０ｒｐｍ） 研磨ヘッド、０．５ｓ-1（３０ｒｐｍ） 研磨パッド：発泡ポリウレタン樹脂単層構造 スラリー ：Ｈ2Ｏ2が添加されたアルミナ含有スラリー 流量 ：０．１ｌ／ｍｉｎ（１００ｃｃ／ｍｉｎ） 温度 ：２５〜３０℃ とする。
により、リセス７の内部以外の部分のバリアメタル層８
と、層間絶縁膜２表面のＴａＮ膜４とを順次研磨するこ
とにより除去する。これにより、リセス７の内部にバリ
アメタル層８の部分が残され、ＴａＮからなるキャップ
９が形成される。ここで、この研磨におけるＣＭＰ条件
の一例を挙げると、 研磨圧力 ：９．８×１０3Ｎ／ｍ2（１００ｇｗ／ｃｍ2） 回転数 ：定盤、 ０．５ｓ-1（３０ｒｐｍ） 研磨ヘッド、０．５ｓ-1（３０ｒｐｍ） 研磨パッド：発泡ポリウレタン樹脂単層構造 スラリー ：Ｈ2Ｏ2が添加されたアルミナ含有スラリー 流量 ：０．１ｌ／ｍｉｎ（１００ｃｃ／ｍｉｎ） 温度 ：２５〜３０℃ とする。
【００３８】その後、従来公知の方法により、接続孔、
接続孔プラグおよび上層配線の形成を順次行うことによ
り、所望の半導体装置を完成させる。
接続孔プラグおよび上層配線の形成を順次行うことによ
り、所望の半導体装置を完成させる。
【００３９】以上説明したように、この第１の実施形態
によれば、Ｃｕからなる溝配線６を形成した後、これら
の溝配線６の上部に、複数の溝配線６において互いにほ
ぼ等しい深さにリセス７を形成し、このリセス７の内部
にＣｕと反応しないＴａＮなどからなるキャップ９を形
成していることにより、誘電率の高い材料からなる絶縁
膜を用いることなく、溝配線６のＣｕ表面の酸化を防止
することができるとともに、Ｃｕの層間絶縁膜２への拡
散を防止することができる。そして、この溝配線６と上
層配線とを接続孔プラグを用いて接続する場合において
も、接続孔プラグと溝配線６との間に酸化銅などの高抵
抗の酸化層が介在するのを防止することができ、接続抵
抗の上昇を防ぐことができる。また、溝配線６に用いら
れる導電材料の４方向を金属膜で囲むことができるた
め、溝配線６の信頼性を向上させることができる。
によれば、Ｃｕからなる溝配線６を形成した後、これら
の溝配線６の上部に、複数の溝配線６において互いにほ
ぼ等しい深さにリセス７を形成し、このリセス７の内部
にＣｕと反応しないＴａＮなどからなるキャップ９を形
成していることにより、誘電率の高い材料からなる絶縁
膜を用いることなく、溝配線６のＣｕ表面の酸化を防止
することができるとともに、Ｃｕの層間絶縁膜２への拡
散を防止することができる。そして、この溝配線６と上
層配線とを接続孔プラグを用いて接続する場合において
も、接続孔プラグと溝配線６との間に酸化銅などの高抵
抗の酸化層が介在するのを防止することができ、接続抵
抗の上昇を防ぐことができる。また、溝配線６に用いら
れる導電材料の４方向を金属膜で囲むことができるた
め、溝配線６の信頼性を向上させることができる。
【００４０】次に、この発明の第２の実施形態による半
導体装置の製造方法について説明する。
導体装置の製造方法について説明する。
【００４１】図４Ａに示すように、この第２の実施形態
においては、まず、第１の実施形態におけると同様にし
て溝配線６の形成まで行う。
においては、まず、第１の実施形態におけると同様にし
て溝配線６の形成まで行う。
【００４２】次に、図４Ｂに示すように、例えばＩＣＰ
（Inductively Coupled Plasma）により生成された酸素
プラズマを層間絶縁膜２および溝配線６の表面に照射す
ることによって、溝配線６の表面を酸化させる。これに
より、溝配線６の上部に酸化層１１が形成される。ここ
で、酸化層１１の形成における酸素プラズマの照射条件
の一例を挙げると、 ガス ：Ｏ2ガス（流量、５×１０-3ｓｌｍ（５ｓｃｃｍ）） Ａｒガス（流量、０．１ｓｌｍ（１００ｓｃｃｍ）） プラテンパワー：３００Ｗ（１３．５６ＭＨｚ） コイルパワー ：５００Ｗ（１３．５６ＭＨｚ） 圧力 ：０．４Ｐａ 基板温度 ：２０℃ とする。
（Inductively Coupled Plasma）により生成された酸素
プラズマを層間絶縁膜２および溝配線６の表面に照射す
ることによって、溝配線６の表面を酸化させる。これに
より、溝配線６の上部に酸化層１１が形成される。ここ
で、酸化層１１の形成における酸素プラズマの照射条件
の一例を挙げると、 ガス ：Ｏ2ガス（流量、５×１０-3ｓｌｍ（５ｓｃｃｍ）） Ａｒガス（流量、０．１ｓｌｍ（１００ｓｃｃｍ）） プラテンパワー：３００Ｗ（１３．５６ＭＨｚ） コイルパワー ：５００Ｗ（１３．５６ＭＨｚ） 圧力 ：０．４Ｐａ 基板温度 ：２０℃ とする。
【００４３】次に、図４Ｃに示すように、例えばキレー
ト剤を用いて、溝配線６の上部の酸化層１１を選択的に
エッチングする。このエッチングにより、酸化層１１が
除去され溝配線６の上部に互いにほぼ等しい深さのリセ
ス７が形成される。ここで、このリセス７の形成におけ
るエッチング条件の一例を挙げると、 薬液 ：ＣＭＰ−Ｍ０１（商品名） 主成分、シュウ酸（（ＣＯＯＨ）2） 温度 ：２０℃ エッチング時間：２分間 とする。
ト剤を用いて、溝配線６の上部の酸化層１１を選択的に
エッチングする。このエッチングにより、酸化層１１が
除去され溝配線６の上部に互いにほぼ等しい深さのリセ
ス７が形成される。ここで、このリセス７の形成におけ
るエッチング条件の一例を挙げると、 薬液 ：ＣＭＰ−Ｍ０１（商品名） 主成分、シュウ酸（（ＣＯＯＨ）2） 温度 ：２０℃ エッチング時間：２分間 とする。
【００４４】次に、第１の実施形態におけると同様にし
て、リセス７の内部に例えばＴａＮからなるキャップ
（図４中、図示せず）を形成し、順次プロセスを進める
ことにより、所望の半導体装置を完成させる。
て、リセス７の内部に例えばＴａＮからなるキャップ
（図４中、図示せず）を形成し、順次プロセスを進める
ことにより、所望の半導体装置を完成させる。
【００４５】この第２の実施形態によれば、Ｃｕからな
る溝配線６を形成した後、酸素プラズマにより酸化層１
１を形成し、この酸化層１１をエッチングすることによ
り、溝配線６の上部に互いにほぼ等しい深さのリセス７
を形成していることによって、第１の実施形態における
と同様の効果を得ることができる。
る溝配線６を形成した後、酸素プラズマにより酸化層１
１を形成し、この酸化層１１をエッチングすることによ
り、溝配線６の上部に互いにほぼ等しい深さのリセス７
を形成していることによって、第１の実施形態における
と同様の効果を得ることができる。
【００４６】次に、この発明の第３の実施形態による半
導体装置の製造方法について説明する。
導体装置の製造方法について説明する。
【００４７】図５Ａに示すように、この第３の実施形態
においては、まず、第１の実施形態におけると同様にし
て溝配線６の形成まで行う。
においては、まず、第１の実施形態におけると同様にし
て溝配線６の形成まで行う。
【００４８】次に、図５Ｂに示すように、例えば、減圧
炉内においてＳｉ基板１を酸化性雰囲気中にさらす。こ
れにより、溝配線６の上部のＣｕ表面が選択的に酸化さ
れ、酸化層２１が形成される。ここで、この酸化層２１
の形成における酸化条件の一例を挙げると、 加熱温度 ：１５０℃ 圧力 ：０．１Ｐａ 雰囲気ガス：Ｏ2ガス（流量、０．０１ｓｌｍ（１０ｓ
ｃｃｍ）） とする。
炉内においてＳｉ基板１を酸化性雰囲気中にさらす。こ
れにより、溝配線６の上部のＣｕ表面が選択的に酸化さ
れ、酸化層２１が形成される。ここで、この酸化層２１
の形成における酸化条件の一例を挙げると、 加熱温度 ：１５０℃ 圧力 ：０．１Ｐａ 雰囲気ガス：Ｏ2ガス（流量、０．０１ｓｌｍ（１０ｓ
ｃｃｍ）） とする。
【００４９】次に、図５Ｃに示すように、例えばキレー
ト剤を用いて酸化層２１を選択的にエッチング除去す
る。これにより、溝配線６の上部に、選択的に互いにほ
ぼ等しい深さのリセス７が形成される。ここで、このリ
セス７の形成におけるエッチング条件の一例を挙げる
と、 薬液 ：ＣＭＰ−Ｍ０１（商品名） 主成分、シュウ酸（（ＣＯＯＨ）2） 温度 ：２０℃ エッチング時間：２分間 とする。
ト剤を用いて酸化層２１を選択的にエッチング除去す
る。これにより、溝配線６の上部に、選択的に互いにほ
ぼ等しい深さのリセス７が形成される。ここで、このリ
セス７の形成におけるエッチング条件の一例を挙げる
と、 薬液 ：ＣＭＰ−Ｍ０１（商品名） 主成分、シュウ酸（（ＣＯＯＨ）2） 温度 ：２０℃ エッチング時間：２分間 とする。
【００５０】次に、第１の実施形態におけると同様にし
て、リセス７の内部に選択的に例えばＴａＮからなるキ
ャップ（図５中、図示せず）を形成し、順次プロセスを
進めることにより、所望の半導体装置を完成させる。
て、リセス７の内部に選択的に例えばＴａＮからなるキ
ャップ（図５中、図示せず）を形成し、順次プロセスを
進めることにより、所望の半導体装置を完成させる。
【００５１】この第３の実施形態によれば、Ｃｕからな
る溝配線６を形成した後、Ｓｉ基板１を酸化性雰囲気に
さらすことにより、酸化層２１を形成した後、この酸化
層２１を、キレート剤を用いてエッチングするようにし
ていることにより、互いにほぼ等しい深さのリセス７を
形成することができるので、第１の実施形態におけると
同様の効果を得ることができる。
る溝配線６を形成した後、Ｓｉ基板１を酸化性雰囲気に
さらすことにより、酸化層２１を形成した後、この酸化
層２１を、キレート剤を用いてエッチングするようにし
ていることにより、互いにほぼ等しい深さのリセス７を
形成することができるので、第１の実施形態におけると
同様の効果を得ることができる。
【００５２】次に、この発明の第４の実施形態による半
導体装置の製造方法について説明する。
導体装置の製造方法について説明する。
【００５３】図６Ａに示すように、この発明の第４の実
施形態においては、まず、第１の実施形態におけると同
様にして溝配線６の形成まで行う。
施形態においては、まず、第１の実施形態におけると同
様にして溝配線６の形成まで行う。
【００５４】次に、図６Ｂに示すように、溝配線６が形
成された層間絶縁膜２の上方から全面にイオン注入を行
う。これにより、溝配線６の表面がダメージを受け、こ
の部分にダメージ層３１が形成される。このとき、Ｔａ
Ｎ膜４の露出表面もイオン注入によるダメージを受け
る。しかしながら、このＴａＮ膜４がダメージを受ける
部分は、後の工程においてＣＭＰ法により研磨除去され
る部分である。したがって、ＴａＮ膜４がダメージを受
けることによって半導体素子や配線への悪影響が生じな
いため、これを考慮する必要はない。さらに、層間絶縁
膜２上に露出したＴａＮ膜４の部分が、層間絶縁膜２お
いてイオン注入に対するバリアとなるため、層間絶縁膜
２へのダメージを防止することができる。
成された層間絶縁膜２の上方から全面にイオン注入を行
う。これにより、溝配線６の表面がダメージを受け、こ
の部分にダメージ層３１が形成される。このとき、Ｔａ
Ｎ膜４の露出表面もイオン注入によるダメージを受け
る。しかしながら、このＴａＮ膜４がダメージを受ける
部分は、後の工程においてＣＭＰ法により研磨除去され
る部分である。したがって、ＴａＮ膜４がダメージを受
けることによって半導体素子や配線への悪影響が生じな
いため、これを考慮する必要はない。さらに、層間絶縁
膜２上に露出したＴａＮ膜４の部分が、層間絶縁膜２お
いてイオン注入に対するバリアとなるため、層間絶縁膜
２へのダメージを防止することができる。
【００５５】また、上述したダメージ層３１は、増速エ
ッチ効果により、次の工程の化学的エッチング法に用い
られるエッチング溶液に対して、その溶解度が変化す
る。なお、ダメージ層３１の厚さは、イオン照射量や加
速エネルギーなどのイオン注入条件のより正確に制御す
ることが可能である。そのため、溝配線６の上部におけ
るリセス７の形成を高精度に行うことができる。
ッチ効果により、次の工程の化学的エッチング法に用い
られるエッチング溶液に対して、その溶解度が変化す
る。なお、ダメージ層３１の厚さは、イオン照射量や加
速エネルギーなどのイオン注入条件のより正確に制御す
ることが可能である。そのため、溝配線６の上部におけ
るリセス７の形成を高精度に行うことができる。
【００５６】次に、図６Ｃに示すように、第１の実施形
態と同様にして、例えばキレート剤を用いた化学的エッ
チング法により、ダメージ層３１を選択的に除去する。
これにより、溝配線６の上部にリセス７が形成される。
態と同様にして、例えばキレート剤を用いた化学的エッ
チング法により、ダメージ層３１を選択的に除去する。
これにより、溝配線６の上部にリセス７が形成される。
【００５７】次に、第１の実施形態と同様にして、リセ
ス７の内部に例えばＴａＮからなるキャップ（図６中、
図示せず）を形成し、順次プロセスを進めることによ
り、所望の半導体装置を完成させる。
ス７の内部に例えばＴａＮからなるキャップ（図６中、
図示せず）を形成し、順次プロセスを進めることによ
り、所望の半導体装置を完成させる。
【００５８】以上説明したように、この第４の実施形態
によれば、溝配線６を形成した後、イオン注入によりこ
の溝配線６の上部に選択的にダメージ層３１を形成し、
このダメージ層３１を化学的エッチング法により除去し
て、リセス７を形成していることにより、第１の実施形
態と同様の効果を得ることができるとともに、溝配線６
の上部に、化学的エッチング法において、溝配線６にお
けるＣｕに対して高選択比にすることができるダメージ
層３１を形成していることにより、リセス７の形成を、
より制御性良く高精度に行うことができる。
によれば、溝配線６を形成した後、イオン注入によりこ
の溝配線６の上部に選択的にダメージ層３１を形成し、
このダメージ層３１を化学的エッチング法により除去し
て、リセス７を形成していることにより、第１の実施形
態と同様の効果を得ることができるとともに、溝配線６
の上部に、化学的エッチング法において、溝配線６にお
けるＣｕに対して高選択比にすることができるダメージ
層３１を形成していることにより、リセス７の形成を、
より制御性良く高精度に行うことができる。
【００５９】次に、この発明の第５の実施形態による半
導体装置の製造方法について説明する。
導体装置の製造方法について説明する。
【００６０】図７Ａに示すように、この第５の実施形態
においては、まず、第１の実施形態と同様にして、溝配
線６の形成まで行う。
においては、まず、第１の実施形態と同様にして、溝配
線６の形成まで行う。
【００６１】次に、図７Ｂに示すように、例えば化学的
エッチング法により、Ｃｕからなる溝配線６の表面を選
択的にエッチングする。これにより、溝配線６の上部に
互いにほぼ等しい深さのリセス７が形成される。このエ
ッチングにおいては、リセス７の深さは、溶液の濃度や
溶液温度、そしてエッチング時間を最適化することによ
り制御することができる。また、リセス７の形成を、Ｃ
ＭＰ法のような機械的な研磨に依存していないため、線
幅や密度などのパターン依存が生じることがない。ここ
で、リセス７の形成におけるエッチング条件の一例を挙
げると、 エッチング液：アンモニア（ＮＨ3）水溶液 溶液濃度 ：０．１重量％ 溶液温度 ：２０℃ とする。
エッチング法により、Ｃｕからなる溝配線６の表面を選
択的にエッチングする。これにより、溝配線６の上部に
互いにほぼ等しい深さのリセス７が形成される。このエ
ッチングにおいては、リセス７の深さは、溶液の濃度や
溶液温度、そしてエッチング時間を最適化することによ
り制御することができる。また、リセス７の形成を、Ｃ
ＭＰ法のような機械的な研磨に依存していないため、線
幅や密度などのパターン依存が生じることがない。ここ
で、リセス７の形成におけるエッチング条件の一例を挙
げると、 エッチング液：アンモニア（ＮＨ3）水溶液 溶液濃度 ：０．１重量％ 溶液温度 ：２０℃ とする。
【００６２】次に、図７Ｃに示すように、例えばプラズ
マ化学気相成長（プラズマＣＶＤ）法により、溝配線６
が形成された層間絶縁膜２の全面にＳｉＮ膜４１を形成
する。このＳｉＮ膜４１の膜厚は例えば１００ｎｍであ
る。ここで、ＳｉＮ膜４１の形成におけるＣＶＤ条件の
一例を挙げると、 プロセスガス：シラン（ＳｉＨ4）ガス （流量、０．０７５ｓｌｍ（７５ｓｃｃｍ）） アンモニア（ＮＨ3）ガス （流量、０．０５ｓｌｍ（５０ｓｃｃｍ）） 圧力 ：１０６４Ｐａ 基板温度 ：４００℃ ＲＦパワー ：５００Ｗ（１３．５６ＭＨｚ） とする。
マ化学気相成長（プラズマＣＶＤ）法により、溝配線６
が形成された層間絶縁膜２の全面にＳｉＮ膜４１を形成
する。このＳｉＮ膜４１の膜厚は例えば１００ｎｍであ
る。ここで、ＳｉＮ膜４１の形成におけるＣＶＤ条件の
一例を挙げると、 プロセスガス：シラン（ＳｉＨ4）ガス （流量、０．０７５ｓｌｍ（７５ｓｃｃｍ）） アンモニア（ＮＨ3）ガス （流量、０．０５ｓｌｍ（５０ｓｃｃｍ）） 圧力 ：１０６４Ｐａ 基板温度 ：４００℃ ＲＦパワー ：５００Ｗ（１３．５６ＭＨｚ） とする。
【００６３】次に、図８に示すように、例えばＣＭＰ法
により、リセス７の内部以外の部分のＳｉＮ膜４１とＴ
ａＮ膜４とを順次研磨することにより除去する。ここ
で、この研磨におけるＣＭＰ条件の一例を挙げると、 研磨圧力 ：９．８×１０3Ｎ／ｍ2（１００ｇｗ／ｃｍ2） 回転数 ：定盤、 ０．５ｓ-1（３０ｒｐｍ） 研磨ヘッド、０．５ｓ-1（３０ｒｐｍ） 研磨パッド：発泡ポリウレタン樹脂単層構造 スラリー ：ヒュームドシリカ含有のスラリー 流量 ：０．１ｌ／ｍｉｎ（１００ｃｃ／ｍｉｎ） 温度 ：２５〜３０℃ とする。
により、リセス７の内部以外の部分のＳｉＮ膜４１とＴ
ａＮ膜４とを順次研磨することにより除去する。ここ
で、この研磨におけるＣＭＰ条件の一例を挙げると、 研磨圧力 ：９．８×１０3Ｎ／ｍ2（１００ｇｗ／ｃｍ2） 回転数 ：定盤、 ０．５ｓ-1（３０ｒｐｍ） 研磨ヘッド、０．５ｓ-1（３０ｒｐｍ） 研磨パッド：発泡ポリウレタン樹脂単層構造 スラリー ：ヒュームドシリカ含有のスラリー 流量 ：０．１ｌ／ｍｉｎ（１００ｃｃ／ｍｉｎ） 温度 ：２５〜３０℃ とする。
【００６４】以上により、溝配線６の上部におけるリセ
ス７の内部にＳｉＮ膜４１の部分が残され、ＳｉＮから
なる酸化防止膜４２が形成される。
ス７の内部にＳｉＮ膜４１の部分が残され、ＳｉＮから
なる酸化防止膜４２が形成される。
【００６５】その後、従来公知の方法により、接続孔、
接続孔プラグおよび上層配線の形成などのプロセスを順
次進める。これによって、所望の半導体装置が製造され
る。
接続孔プラグおよび上層配線の形成などのプロセスを順
次進める。これによって、所望の半導体装置が製造され
る。
【００６６】以上説明したように、この第５の実施形態
によれば、Ｃｕからなる溝配線６を形成した後、この溝
配線６の上部に互いにほぼ等しい深さのリセス７を形成
し、このリセス７の内部に選択的にＳｉＮからなる酸化
防止膜４２を形成していることにより、誘電率の高い材
料からなる絶縁膜を全面に形成することなく、溝配線６
におけるＣｕ表面の酸化を防止することができるととも
に、溝配線６の上層に形成される層間絶縁膜へのＣｕの
拡散を防止することができる。したがって、溝配線６の
高抵抗化を防止することができ、配線信頼性の低下を防
止することができる。
によれば、Ｃｕからなる溝配線６を形成した後、この溝
配線６の上部に互いにほぼ等しい深さのリセス７を形成
し、このリセス７の内部に選択的にＳｉＮからなる酸化
防止膜４２を形成していることにより、誘電率の高い材
料からなる絶縁膜を全面に形成することなく、溝配線６
におけるＣｕ表面の酸化を防止することができるととも
に、溝配線６の上層に形成される層間絶縁膜へのＣｕの
拡散を防止することができる。したがって、溝配線６の
高抵抗化を防止することができ、配線信頼性の低下を防
止することができる。
【００６７】次に、この発明の第６の実施形態による半
導体装置の製造方法について説明する。
導体装置の製造方法について説明する。
【００６８】図９Ａに示すように、この第６の実施形態
においては、まず、第１の実施形態と同様にして、溝配
線６の形成まで行う。
においては、まず、第１の実施形態と同様にして、溝配
線６の形成まで行う。
【００６９】次に、図９Ｂに示すように、第２の実施形
態におけると同様の条件および方法に従って、全面に酸
素プラズマを照射することにより、溝配線６の表面を酸
化する。これによって、溝配線６の上部に酸化層５１が
形成される。
態におけると同様の条件および方法に従って、全面に酸
素プラズマを照射することにより、溝配線６の表面を酸
化する。これによって、溝配線６の上部に酸化層５１が
形成される。
【００７０】次に、図１０Ａに示すように、例えばキレ
ート剤を用いて、溝配線６の上部の酸化層５１を選択的
にエッチングする。これにより、酸化層５１が除去され
溝配線６の上部にリセス７が形成される。ここで、この
リセス７の形成におけるエッチング条件の一例を挙げる
と、 薬液 ：ＣＭＰ−Ｍ０１（商品名） 主成分、シュウ酸（（ＣＯＯＨ）2） 温度 ：２０℃ エッチング時間：２分間 とする。
ート剤を用いて、溝配線６の上部の酸化層５１を選択的
にエッチングする。これにより、酸化層５１が除去され
溝配線６の上部にリセス７が形成される。ここで、この
リセス７の形成におけるエッチング条件の一例を挙げる
と、 薬液 ：ＣＭＰ−Ｍ０１（商品名） 主成分、シュウ酸（（ＣＯＯＨ）2） 温度 ：２０℃ エッチング時間：２分間 とする。
【００７１】次に、図１０Ｂに示すように、例えばプラ
ズマＣＶＤ法により、全面に炭化シリコン（ＳｉＣ）膜
５２を形成する。このＳｉＣ膜５２の膜厚は例えば１０
０ｎｍである。ここで、このＳｉＣ膜５２の形成におけ
るＣＶＤ条件の一例を挙げると、 プロセスガス：ＳｉＨ4ガス （流量、５×１０-2ｓｌｍ（５０ｓｃｃｍ）） メタン（ＣＨ4）ガス （流量、５×１０-2ｓｌｍ（５０ｓｃｃｍ）） 圧力 ：４００Ｐａ 基板温度 ：４００℃ ＲＦパワー ：３００Ｗ（１３．５６ＭＨｚ） とする。
ズマＣＶＤ法により、全面に炭化シリコン（ＳｉＣ）膜
５２を形成する。このＳｉＣ膜５２の膜厚は例えば１０
０ｎｍである。ここで、このＳｉＣ膜５２の形成におけ
るＣＶＤ条件の一例を挙げると、 プロセスガス：ＳｉＨ4ガス （流量、５×１０-2ｓｌｍ（５０ｓｃｃｍ）） メタン（ＣＨ4）ガス （流量、５×１０-2ｓｌｍ（５０ｓｃｃｍ）） 圧力 ：４００Ｐａ 基板温度 ：４００℃ ＲＦパワー ：３００Ｗ（１３．５６ＭＨｚ） とする。
【００７２】次に、図１０Ｃに示すように、例えばＣＭ
Ｐ法により、リセス７の内部以外の部分のＳｉＣ膜５２
と、層間絶縁膜２上のＴａＮ膜４とを順次研磨すること
により除去する。ここで、この研磨におけるＣＭＰ条件
の一例を挙げると、 研磨圧力 ：９．８×１０3Ｎ／ｍ2（１００ｇｗ／ｃｍ2） 回転数 ：定盤、 ０．５ｓ-1（３０ｒｐｍ） 研磨ヘッド、０．５ｓ-1（３０ｒｐｍ） 研磨パッド：発泡ポリウレタン樹脂単層構造 スラリー ：ヒュームドシリカ含有のスラリー 流量 ：０．１ｌ／ｍｉｎ（１００ｃｃ／ｍｉｎ） 温度 ：２５〜３０℃ とする。
Ｐ法により、リセス７の内部以外の部分のＳｉＣ膜５２
と、層間絶縁膜２上のＴａＮ膜４とを順次研磨すること
により除去する。ここで、この研磨におけるＣＭＰ条件
の一例を挙げると、 研磨圧力 ：９．８×１０3Ｎ／ｍ2（１００ｇｗ／ｃｍ2） 回転数 ：定盤、 ０．５ｓ-1（３０ｒｐｍ） 研磨ヘッド、０．５ｓ-1（３０ｒｐｍ） 研磨パッド：発泡ポリウレタン樹脂単層構造 スラリー ：ヒュームドシリカ含有のスラリー 流量 ：０．１ｌ／ｍｉｎ（１００ｃｃ／ｍｉｎ） 温度 ：２５〜３０℃ とする。
【００７３】以上により、リセス７の内部にＳｉＣ膜５
２の部分が残され、ＳｉＣからなる酸化防止膜５３が形
成される。
２の部分が残され、ＳｉＣからなる酸化防止膜５３が形
成される。
【００７４】その後、従来公知の方法により、接続孔、
接続孔プラグおよび上層配線の形成を順次行うことによ
り、所望の半導体装置を完成させる。
接続孔プラグおよび上層配線の形成を順次行うことによ
り、所望の半導体装置を完成させる。
【００７５】この第６の実施形態によれば、Ｃｕからな
る溝配線６の上部に互いにほぼ等しい深さのリセス７を
形成し、選択的にリセス７の内部に酸化防止層５３を形
成していることにより、第５の実施形態と同様の効果を
得ることができる。
る溝配線６の上部に互いにほぼ等しい深さのリセス７を
形成し、選択的にリセス７の内部に酸化防止層５３を形
成していることにより、第５の実施形態と同様の効果を
得ることができる。
【００７６】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【００７７】例えば、上述の実施形態において挙げた数
値および成膜方法はあくまでも例に過ぎず、必要に応じ
てこれと異なる数値および成膜方法を用いてもよい。
値および成膜方法はあくまでも例に過ぎず、必要に応じ
てこれと異なる数値および成膜方法を用いてもよい。
【００７８】また、例えば上述の第１から第６の実施形
態においては、この発明を溝配線の形成に適用している
が、この発明を、接続孔プラグの形成に適用することも
可能である。
態においては、この発明を溝配線の形成に適用している
が、この発明を、接続孔プラグの形成に適用することも
可能である。
【００７９】また、例えば上述の第１の実施形態におい
ては、Ｃｕ膜５を形成するためのスパッタリング法とし
て、マグネトロンスパッタリング法を用いたが、例えば
コリメートスパッタリング法やイオン化スパッタリング
法などのカバレッジの良い他のスパッタリング法を用い
ることも可能である。
ては、Ｃｕ膜５を形成するためのスパッタリング法とし
て、マグネトロンスパッタリング法を用いたが、例えば
コリメートスパッタリング法やイオン化スパッタリング
法などのカバレッジの良い他のスパッタリング法を用い
ることも可能である。
【００８０】また、例えば、上述の第２および第５の実
施形態においては、酸素プラズマをＩＣＰにより生成し
ているが、必要に応じて、酸素プラズマを、例えば平行
平板方式や、誘導結合方式などによって生成するように
してもよい。
施形態においては、酸素プラズマをＩＣＰにより生成し
ているが、必要に応じて、酸素プラズマを、例えば平行
平板方式や、誘導結合方式などによって生成するように
してもよい。
【００８１】
【発明の効果】以上説明したように、この発明によれ
ば、複数の凹部の内部に埋め込まれた第１の導電材料の
表面に、互いにほぼ等しい深さにリセスを形成し、これ
らのリセスの内部に選択的に酸化防止膜を形成するよう
にしていることにより、基板に形成された凹部の内部に
埋め込まれた第１の導電材料の酸化および、基板上に形
成される絶縁膜への第１の導電材料の拡散によるリーク
の発生を抑制することができ、半導体装置の信頼性を向
上させることができる。
ば、複数の凹部の内部に埋め込まれた第１の導電材料の
表面に、互いにほぼ等しい深さにリセスを形成し、これ
らのリセスの内部に選択的に酸化防止膜を形成するよう
にしていることにより、基板に形成された凹部の内部に
埋め込まれた第１の導電材料の酸化および、基板上に形
成される絶縁膜への第１の導電材料の拡散によるリーク
の発生を抑制することができ、半導体装置の信頼性を向
上させることができる。
【図１】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図２】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図３】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図４】この発明の第２の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図５】この発明の第３の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図６】この発明の第４の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図７】この発明の第５の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図８】この発明の第５の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図９】この発明の第６の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図１０】この発明の第６の実施形態による半導体装置
の製造方法を説明するための断面図である。
の製造方法を説明するための断面図である。
【図１１】従来技術による半導体装置の製造方法を説明
するための断面図である。
するための断面図である。
【図１２】従来技術による半導体装置の製造方法におけ
る問題点を説明するための断面図である。
る問題点を説明するための断面図である。
【図１３】従来技術による半導体装置の製造方法におけ
る問題点を説明するための断面図である。
る問題点を説明するための断面図である。
【図１４】従来技術による半導体装置の製造方法におけ
る問題点を説明するための断面図である。
る問題点を説明するための断面図である。
【図１５】従来技術による半導体装置の製造方法におけ
る問題点を説明するための断面図である。
る問題点を説明するための断面図である。
１・・・Ｓｉ基板、２・・・層間絶縁膜、３・・・配線
溝、５・・・Ｃｕ膜、６・・・溝配線、７・・・リセ
ス、８・・・バリアメタル層、２１、５１・・・酸化
層、３１・・・ダメージ層、４１・・・ＳｉＮ膜、４
２、５３・・・酸化防止膜、５２・・・ＳｉＣ膜
溝、５・・・Ｃｕ膜、６・・・溝配線、７・・・リセ
ス、８・・・バリアメタル層、２１、５１・・・酸化
層、３１・・・ダメージ層、４１・・・ＳｉＮ膜、４
２、５３・・・酸化防止膜、５２・・・ＳｉＣ膜
フロントページの続き Ｆターム(参考） 5F033 HH07 HH08 HH11 HH13 HH14 HH18 HH19 HH21 HH32 HH33 JJ07 JJ08 JJ11 JJ13 JJ14 JJ18 JJ19 JJ21 JJ32 JJ33 MM01 MM05 MM12 MM13 MM15 NN03 NN06 NN07 PP15 PP22 PP27 QQ08 QQ09 QQ13 QQ20 QQ48 QQ59 QQ89 RR01 RR04 RR06 SS01 SS02 SS15 XX20 XX28 XX31
Claims (20)
- 【請求項１】 基板に設けられた複数の凹部の内部にそ
れぞれ導電材料が埋め込まれた半導体装置の製造方法に
おいて、 上記複数の凹部の内部に第１の導電材料を埋め込む工程
と、 上記複数の凹部の内部に埋め込まれた上記第１の導電材
料の表面に、互いにほぼ等しい深さのリセスを形成する
工程と、 上記リセスの内部に選択的に酸化防止膜を形成する工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項２】 上記リセスを、エッチング液を用いた化
学的エッチング法により形成するようにしたことを特徴
とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 上記エッチング液がアンモニアを含有す
ることを特徴とする請求項２記載の半導体装置の製造方
法。 - 【請求項４】 上記エッチング液がＣＯＯＨ基を有する
化合物を含有することを特徴とする請求項２記載の半導
体装置の製造方法。 - 【請求項５】 上記凹部に埋め込まれた上記導電材料の
表面にダメージ層を形成した後、上記化学的エッチング
法により上記ダメージ層を除去することによって、上記
リセスを形成するようにしたことを特徴とする請求項２
記載の半導体装置の製造方法。 - 【請求項６】 上記凹部に埋め込まれた上記第１の導電
材料を酸化することにより、上記第１の導電材料の表面
に酸化層を形成した後、上記化学的エッチング法によっ
て上記酸化層を除去することにより、上記リセスを形成
するようにしたことを特徴とする請求項２記載の半導体
装置の製造方法。 - 【請求項７】 上記凹部に埋め込まれた上記第１の導電
材料の表面に、酸素プラズマを照射することにより上記
酸化層を形成するようにしたことを特徴とする請求項６
記載の半導体装置の製造方法。 - 【請求項８】 上記第１の導電材料が、銅、アルミニウ
ム、銀または金であることを特徴とする請求項１記載の
半導体装置の製造方法。 - 【請求項９】 上記酸化防止膜が窒化シリコンまたは炭
化シリコンからなることを特徴とする請求項１記載の半
導体装置の製造方法。 - 【請求項１０】 上記酸化防止膜が第２の導電材料から
なることを特徴とする請求項１記載の半導体装置の製造
方法。 - 【請求項１１】 上記第２の導電材料が、タンタル、チ
タン、タングステン、窒化タンタル、窒化チタンまたは
窒化タングステンからなることを特徴とする請求項１０
記載の半導体装置の製造方法。 - 【請求項１２】 上記第２の導電材料が、ＩＶ−Ｂ金
属、Ｖ−Ｂ金属、ＶＩ−Ｂ金属、遷移金属、ＩＶ−Ｂ金
属の窒化物、Ｖ−Ｂ金属の窒化物、ＶＩ−Ｂ金属の窒化
物、または遷移金属の窒化物からなることを特徴とする
請求項１０記載の半導体装置の製造方法。 - 【請求項１３】 上記凹部が配線溝であり、上記配線溝
の内部に溝配線を埋め込むようにしたことを特徴とする
請求項１記載の半導体装置の製造方法。 - 【請求項１４】 上記凹部が接続孔であり、上記接続孔
の内部に接続孔プラグを埋め込むようにしたことを特徴
とする請求項１記載の半導体装置の製造方法。 - 【請求項１５】 基板に複数の凹部が設けられ、 上記複数の凹部の内部に第１の導電材料が埋め込まれた
半導体装置において、 上記複数の凹部の上部における上記第１の導電材料の表
面に、それぞれ互いにほぼ等しい深さのリセスが設けら
れ、 上記リセスの内部に酸化防止膜が設けられていることを
特徴とする半導体装置。 - 【請求項１６】 上記酸化防止膜が第２の導電材料から
なることを特徴とする請求項１５記載の半導体装置。 - 【請求項１７】 上記第２の導電材料が、タンタル、チ
タン、タングステン、窒化タンタル、窒化チタンまたは
窒化タングステンからなることを特徴とする請求項１６
記載の半導体装置。 - 【請求項１８】 上記第２の導電材料が、ＩＶ−Ｂ金
属、Ｖ−Ｂ金属、ＶＩ−Ｂ金属、遷移金属、ＩＶ−Ｂ金
属の窒化物、Ｖ−Ｂ金属の窒化物、ＶＩ−Ｂ金属の窒化
物、または遷移金属の窒化物からなる群より選ばれた少
なくとも一種類の材料からなることを特徴とする請求項
１６記載の半導体装置。 - 【請求項１９】 上記酸化防止膜が窒化シリコンまたは
炭化シリコンからなることを特徴とする請求項１５記載
の半導体装置。 - 【請求項２０】 上記第１の導電材料が、銅、アルミニ
ウム、銀または金からなることを特徴とする請求項１５
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000093387A JP2001284355A (ja) | 2000-03-30 | 2000-03-30 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000093387A JP2001284355A (ja) | 2000-03-30 | 2000-03-30 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001284355A true JP2001284355A (ja) | 2001-10-12 |
Family
ID=18608579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000093387A Pending JP2001284355A (ja) | 2000-03-30 | 2000-03-30 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001284355A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003098676A1 (en) * | 2002-05-17 | 2003-11-27 | Ebara Corporation | Substrate processing apparatus and substrate processing method |
| WO2004061931A1 (ja) * | 2002-12-26 | 2004-07-22 | Fujitsu Limited | 多層配線構造を有する半導体装置およびその製造方法 |
| JP2007511246A (ja) * | 2003-04-09 | 2007-05-10 | メドトロニック・インコーポレーテッド | 形状記憶合金アクチュエーター |
| JP2008193104A (ja) * | 2008-02-14 | 2008-08-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2011511469A (ja) * | 2008-02-07 | 2011-04-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 高い漏れ抵抗を有する相互接続構造体 |
| US8034707B2 (en) | 2004-10-25 | 2011-10-11 | Panasonic Corporation | Method for fabricating semiconductor device and semiconductor device |
| JP2013110231A (ja) * | 2011-11-18 | 2013-06-06 | Fujitsu Ltd | 配線構造および配線構造の製造方法 |
-
2000
- 2000-03-30 JP JP2000093387A patent/JP2001284355A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003098676A1 (en) * | 2002-05-17 | 2003-11-27 | Ebara Corporation | Substrate processing apparatus and substrate processing method |
| CN100334691C (zh) * | 2002-05-17 | 2007-08-29 | 株式会社荏原制作所 | 衬底加工设备和衬底加工方法 |
| WO2004061931A1 (ja) * | 2002-12-26 | 2004-07-22 | Fujitsu Limited | 多層配線構造を有する半導体装置およびその製造方法 |
| CN100399520C (zh) * | 2002-12-26 | 2008-07-02 | 富士通株式会社 | 具有多层配线结构的半导体装置及其制造方法 |
| US7416985B2 (en) | 2002-12-26 | 2008-08-26 | Fujitsu Limited | Semiconductor device having a multilayer interconnection structure and fabrication method thereof |
| JP2007511246A (ja) * | 2003-04-09 | 2007-05-10 | メドトロニック・インコーポレーテッド | 形状記憶合金アクチュエーター |
| JP4852704B2 (ja) * | 2003-04-09 | 2012-01-11 | メドトロニック，インコーポレイテッド | 形状記憶合金アクチュエーター |
| US8034707B2 (en) | 2004-10-25 | 2011-10-11 | Panasonic Corporation | Method for fabricating semiconductor device and semiconductor device |
| JP2011511469A (ja) * | 2008-02-07 | 2011-04-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 高い漏れ抵抗を有する相互接続構造体 |
| JP2008193104A (ja) * | 2008-02-14 | 2008-08-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2013110231A (ja) * | 2011-11-18 | 2013-06-06 | Fujitsu Ltd | 配線構造および配線構造の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100442474C (zh) | 制造半导体器件的方法 | |
| US6245663B1 (en) | IC interconnect structures and methods for making same | |
| US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
| US7754601B2 (en) | Semiconductor interconnect air gap formation process | |
| JP3647853B1 (ja) | 半導体装置の配線構造及びその製造方法 | |
| JP2009026989A (ja) | 半導体装置及び半導体装置の製造方法 | |
| WO2007091574A1 (ja) | 多層配線構造および多層配線の製造方法 | |
| JP2011204750A (ja) | 半導体装置の製造方法 | |
| JP2009076615A (ja) | 半導体装置の製造方法 | |
| TW200303599A (en) | Manufacturing method of semiconductor device | |
| TWI251898B (en) | Damascene process for fabricating interconnect layers in an integrated circuit | |
| JP2007180408A (ja) | 半導体装置およびその製造方法 | |
| JP2001284355A (ja) | 半導体装置およびその製造方法 | |
| JP5823359B2 (ja) | 半導体装置の製造方法 | |
| JP2010080525A (ja) | 半導体装置の製造方法 | |
| JP2004165434A (ja) | 半導体装置の製造方法 | |
| JP2005038999A (ja) | 半導体装置の製造方法 | |
| KR20080114056A (ko) | 반도체 소자의 배선 및 그의 형성방법 | |
| JP2005026538A (ja) | 半導体集積回路装置の製造方法 | |
| JPH11191556A (ja) | 半導体装置の製造方法および銅または銅合金パターンの形成方法 | |
| JP2006196642A (ja) | 半導体装置およびその製造方法 | |
| KR100399909B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| JP2005203568A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2006319116A (ja) | 半導体装置およびその製造方法 | |
| JP2005340601A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041222 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050111 |