JP5823359B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5823359B2
JP5823359B2 JP2012183936A JP2012183936A JP5823359B2 JP 5823359 B2 JP5823359 B2 JP 5823359B2 JP 2012183936 A JP2012183936 A JP 2012183936A JP 2012183936 A JP2012183936 A JP 2012183936A JP 5823359 B2 JP5823359 B2 JP 5823359B2
Authority
JP
Japan
Prior art keywords
film
refractory metal
metal film
opening
seed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012183936A
Other languages
English (en)
Other versions
JP2014041946A (ja
Inventor
敏行 森田
敏行 森田
晃次 籏崎
晃次 籏崎
伊藤　和雅
和雅 伊藤
啓 豊田
啓 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012183936A priority Critical patent/JP5823359B2/ja
Priority to US13/768,178 priority patent/US8878364B2/en
Publication of JP2014041946A publication Critical patent/JP2014041946A/ja
Application granted granted Critical
Publication of JP5823359B2 publication Critical patent/JP5823359B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明の実施形態は、半導体装置の製造方法および半導体装置に関する。
近年、半導体集積回路（ＬＳＩ）の高集積化、及び高性能化に伴って新たな微細加工技術が開発されている。特に、最近はＬＳＩの高速化を達成するために、配線材料を従来のアルミ（Ａｌ）合金から低抵抗の銅（Ｃｕ）或いはＣｕ合金（すなわち、銅含有物、以下、まとめてＣｕと称する。）に代える動きが進んでいる。Ｃｕは、Ａｌ合金配線の形成において頻繁に用いられたＲＩＥ（反応性イオンエッチング）等のドライエッチング法による微細加工が困難であるので、溝加工が施された絶縁膜上にＣｕ膜を堆積し、溝内に埋め込まれた部分以外のＣｕ膜を化学機械研磨（ケミカル・メカニカル・ポリッシング：ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法により除去して埋め込み配線を形成する、いわゆるダマシン（ｄａｍａｓｃｅｎｅ）法が主に採用されている。Ｃｕ配線形成においては、絶縁膜に溝を形成後、Ｃｕの拡散を防止するための下地金属膜（バリアメタル膜）として、例えば、チタン（Ｔｉ）膜を成膜する。その後、表面にスパッタ法などで薄いＣｕシード膜を形成し、電解めっき法により数１００ｎｍ程度の厚さの積層膜を形成することが一般的である。さらに、多層Ｃｕ配線を形成する場合は、特に、デュアルダマシン構造と呼ばれる配線形成方法を用いることもできる。かかる方法では、下層配線上に絶縁膜を堆積し、所定のヴィアホール（孔）及び上層配線用のトレンチ（配線溝）を形成した後に、バリアメタル膜およびＣｕシード膜を形成し、その後、ヴィアホールとトレンチに配線材料となるＣｕを同時に埋め込み、さらに、上層の不要なＣｕをＣＭＰにより除去し平坦化することにより埋め込み配線を形成する。
電解めっき法では、溝底のＣｕシード膜表面からのＣｕの選択成長（ボトムアップ成長）を行わせ、配線溝内にボイドが無いようにＣｕを埋め込むことによってＣｕ配線を形成している。しかしながら、溝のアスペクト比が高くなってくると、Ｃｕシード膜を溝側壁に十分な量で成膜することが困難となり、いわゆるＣｕシード膜の膜切れが生じてしまう。かかる膜切れ箇所では、下地金属膜であるＴｉが表面に露出してしまう。Ｔｉ表面露出箇所ではＴｉ酸化物が容易に形成され、Ｔｉ酸化物上はめっき法でＣｕの成長が困難となるためＣｕを成膜させることができない。その結果として、Ｔｉ表面露出箇所を起点としてその後のＣｕめっき成膜でボイド（Ｖｏｉｄ）を発生させてしまう。今後の微細化の進展に伴い、Ｃｕ膜形成において、Ｃｕの高アスペクト埋め込みを達成する必要があり、現状回避は困難で、早急な対策が望まれている。
特開２０１０−１９２４６７号公報
本発明の実施形態は、上述した問題点を克服し、ボイドの無いＣｕ配線を形成する半導体装置の製造方法および半導体装置を提供することを目的とする。
実施形態の半導体装置の製造方法は、基板上に絶縁膜を形成する工程と、前記絶縁膜に開口部を形成する工程と、前記開口部の側壁及び底面に高融点金属膜を形成する工程と、前記高融点金属膜上に、銅（Ｃｕ）によるシード膜を形成する工程と、前記シード膜が形成された後、大気開放することなく前記高融点金属膜が露出した箇所に前記高融点金属膜の材料となる高融点金属の窒化膜を形成する窒化処理を行う工程と、窒化処理後に、前記シード膜に通電しながら、前記開口部をＣｕ膜で埋め込む電解めっき処理を行う工程と、を備えたことを特徴とする。

実施形態の半導体装置は、銅（Ｃｕ）配線と、高融点金属膜と、高融点金属膜の窒化膜と、絶縁膜と、を備えている。かかる高融点金属膜は、前記Ｃｕ配線の側面および底面を覆うように形成される。かかる高融点金属膜の窒化膜は、前記Ｃｕ配線の側面および底面の接続部近傍に、前記Ｃｕ配線および前記高融点金属膜に挟まれるように局所的に形成される。絶縁膜は、前記高融点金属膜の側面側に形成される。
第１の実施形態における半導体装置の製造方法の要部を表すフローチャートである。 第１の実施形態における半導体装置の製造方法に対応して実施される工程を表す工程断面図である。 第１の実施形態における半導体装置の製造方法に対応して実施される工程を表す工程断面図である。 第１の実施形態の効果を比較例と対比しながら説明するための断面図である。 第１の実施形態における半導体装置の製造方法に対応して実施される工程を表す工程断面図である。 第１の実施形態におけるボイドの発生率と配線不良率の実験結果を比較例に比べて示した表である。
（第１の実施形態）
第１の実施形態について、以下、図面を用いて説明する。
図１は、第１の実施形態における半導体装置の製造方法の要部を表すフローチャートである。図１において、本実施形態では、低誘電率の絶縁性材料からなるｌｏｗ−ｋ膜を形成するｌｏｗ−ｋ膜形成工程（Ｓ１０２）と、キャップ膜を形成するキャップ膜形成工程（Ｓ１０４）と、開口部を形成する開口部形成工程（Ｓ１０６）と、高融点金属膜形成工程（Ｓ１０８）と、シード膜形成工程（Ｓ１１０）と、窒化処理工程（Ｓ１１４）と、電解めっき工程（Ｓ１１６）と、研磨工程（Ｓ１１８）という一連の工程を実施する。
図２は、第１の実施形態における半導体装置の製造方法に対応して実施される工程を表す工程断面図である。図２では、図１のｌｏｗ−ｋ膜形成工程（Ｓ１０２）から開口部形成工程（Ｓ１０６）までを示している。それ以降の工程は後述する。
図２（ａ）において、ｌｏｗ−ｋ膜形成工程（Ｓ１０２）として、基体の一例となる半導体基板２００の上に例えば多孔質の低誘電率絶縁性材料を用いたｌｏｗ−ｋ膜２２０（絶縁膜の一例）を例えば３００ｎｍの厚さで形成する。ｌｏｗ−ｋ膜２２０を形成することで、比誘電率ｋが３．０以下の層間絶縁膜を得ることができる。ｌｏｗ−ｋ膜２２０の材料として、多孔質の炭酸化シリコン（ＳｉＯＣ）を用いると好適である。多孔質のＳｉＯＣ膜により、比誘電率ｋが例えば２．６以下の層間絶縁膜を得ることができる。形成方法としては、例えば、ＰＥＣＶＤ法を用いて形成できる。例えば、メチルジエトキシシラン（Ｍｅｔｈｙｌ−ｄｉ−ｅｔｈｏｘｙ−ｓｉｌａｎｅ）、アルファターピネン（ａｌｐｈａ−ｔｅｒｐｉｎｅｎｅ：Ｃ１０Ｈ１６）、酸素（Ｏ２）、ヘリウム（Ｈｅ）からなる混合ガスを図示しないチャンバ内に流入し、チャンバ内の圧力を例えば１．３×１０３Ｐａ（１０Ｔｏｒｒ）以下に維持した状態で、半導体基板２００を例えば２５０℃に加熱し、チャンバ内の図示しない下部電極及び上部電極に高周波電力を供給し、プラズマを発生させる。メチルジエトキシシランは主骨格成分形成用のガスであり、アルファターピネンはポロジェン成分形成用ガスである。そして、ＳｉＯＣ膜中に含まれるポロジェンを加熱して気化させることにより除去する。そして、窒素雰囲気中、ポロジェン除去温度よりも高温の例えば４５０℃で紫外線（ＵＶ）照射によるキュアを行なう。これにより、多孔質の絶縁膜となるｌｏｗ−ｋ膜２２０を形成できる。形成方法は、ＣＶＤ法に限らず、溶液をスピンコートし熱処理して薄膜を形成するＳＯＤ（ｓｐｉｎ ｏｎ ｄｉｅｌｅｃｔｒｉｃ ｃｏａｔｉｎｇ）法を用いても好適である。ｌｏｗ−ｋ膜２２０の材料としては、例えば、メチルシロキサンを主成分とするポリメチルシロキサン、ポリシロキサン、ハイドロジェンシロセスキオキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜を用いると好適である。また、ｌｏｗ−ｋ膜２２０の下層には、図示しない下地膜が形成されると好適である。下地膜として、例えば、酸化シリコン（ＳｉＯ２）、炭窒化シリコン（ＳｉＣＮ）、炭化シリコン（ＳｉＣ）、或いは多孔質ではない炭酸化シリコン（ｄｅｎｓｅＳｉＣＯ）等が好適である。形成方法は、ＰＥＣＶＤ法で形成できるが、これに限るものではなくその他の方法で成膜しても構わない。下地膜は、例えば、２０ｎｍの膜厚で形成される。また、半導体基板２００として、例えば、直径３００ミリのシリコンウェハを用いる。ここでは、コンタクトプラグ層やデバイス部分等の図示は省略している。そして、基板２００上には、その他の金属配線等、図示しない各種の半導体素子あるいは構造を有する層が形成されていても構わない。或いは、その他の層が形成されていても構わない。
図２（ｂ）において、キャップ膜形成工程（Ｓ１０４）として、ｌｏｗ−ｋ膜２２０上にＣＶＤ法によってキャップ絶縁膜として炭酸化シリコン（ＳｉＯＣ）を例えば膜厚５０ｎｍ堆積することで、ＳｉＯＣ膜２２２の薄膜を形成する。ＳｉＯＣ膜２２２を形成することで、直接リソグラフィを行うことが困難なｌｏｗ−ｋ膜２２０を保護し、ｌｏｗ−ｋ膜２２０にパターンを形成することができる。キャップ絶縁膜の材料として、ＳｉＯＣの他に、酸化シリコン（ＳｉＯ２）、炭化シリコン（ＳｉＣ）、炭水化シリコン（ＳｉＣＨ）、炭窒化シリコン（ＳｉＣＮ）、およびＳｉＯＣＨからなる群から選択される少なくとも一種の比誘電率２．５以上の絶縁材料を用いて形成しても構わない。ここでは、ＣＶＤ法によって成膜しているが、その他の方法を用いても構わない。
図２（ｃ）において、開口部形成工程（Ｓ１０６）として、リソグラフィ工程とドライエッチング工程でダマシン配線を作製するための配線溝構造である開口部１５０をＳｉＯＣ膜２２２とｌｏｗ−ｋ膜２２０内に形成する。例えば、２５ｎｍ幅の配線溝を形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経てＳｉＯＣ膜２２２の上にレジスト膜が形成された半導体基板２００に対し、露出したＳｉＯＣ膜２２２とその下層に位置するｌｏｗ−ｋ膜２２０を異方性エッチング法により除去することで、半導体基板２００の表面に対し、略垂直に開口部１５０を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部１５０を形成すればよい。また、ｌｏｗ−ｋ膜２２０の下層に上述した下地膜が形成されている場合には下地膜も異方性エッチング法により除去すれば良い。
図３は、第１の実施形態における半導体装置の製造方法に対応して実施される工程を表す工程断面図である。図３では、図１の高融点金属膜形成工程（Ｓ１０８）から電解めっき工程（Ｓ１１６）までを示している。それ以降の工程は後述する。
図３（ａ）において、高融点金属膜形成工程（Ｓ１０８）として、開口部形成工程（Ｓ１０６）により形成された開口部１５０の底面と側壁及びＳｉＯＣ膜２２２表面にバリアメタル材料を用いた高融点金属膜２４０を形成する。物理気相成長法（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）法の１つであるスパッタ法を用いるスパッタリング装置内でチタン（Ｔｉ）膜を例えば膜厚５ｎｍ堆積し、高融点金属膜２４０を形成する。高融点金属膜２４０は、バリアメタル膜として作用する。高融点金属膜２４０の材料としては、Ｔｉの他、タンタル（Ｔａ）を用いても好適である。バリアメタル膜として、Ｔｉ膜を用いることで、後述するＣｕ膜内にＴｉを拡散させ、Ｃｕ配線の信頼性を向上させることができる。さらに、バリアメタル膜として窒化チタン（ＴｉＮ）膜等の窒化膜を用いる場合に比べてＣｕとの密着性を向上させることができる。
図３（ｂ）において、シード膜形成工程（Ｓ１１０）として、スパッタ等の物理気相成長（ＰＶＤ）法により、次の工程である電解めっき工程のカソード極となるＣｕ薄膜をシード膜２５０として高融点金属膜２４０が形成された開口部１５０の底面と側壁及び基板２００表面に堆積（形成）させる。ここでは、シード膜２５０を例えば基板２００表面で膜厚２０ｎｍ堆積させる。
しかしながら、昨今の微細化に伴い、溝のアスペクト比が高くなってくると、図３（ｂ）に示したように、Ｃｕシード膜２５０を開口部１５０（溝）側壁に十分な量で成膜することが困難となり、いわゆるＣｕシード膜２５０が形成されない（存在しない）膜切れが生じてしまう。特に、開口部１５０の底面近くの側壁面でＣｕシード膜２５０の膜切れが生じやすい。かかる膜切れ箇所では、高融点金属膜２４０であるＴｉが表面に露出してしまう。Ｔｉ表面露出箇所を残したまま後述する電解めっき工程（Ｓ１１４）に進んでしまうとＴｉ酸化物が容易に形成され、かかるＴｉ酸化物ではＣｕの成長が困難となってしまう。そこで、第１の実施形態では、Ｔｉ酸化物の発生を抑制する。
図３（ｃ）において、窒化処理工程（Ｓ１１４）として、シード膜２５０が形成された後、窒化処理を行う。ここでは、シード膜２５０が形成された半導体基板２００を大気開放することなく、窒化処理を行う。窒化処理は、例えば、窒素（Ｎ２）プラズマ処理法、アンモニア（ＮＨ３）プラズマ処理法、Ｎ２ガス窒化法、或いは、ＮＨ３ガス窒化法等で実施すると好適である。
例えば、Ｎ２プラズマ処理法では、高融点金属膜２４０及びシード膜２５０が形成された後、大気開放することなく、図示しないチャンバ内に基板を配置し、チャンバ内にＮ２ガスを供給しながら基板温度を例えば常温で、プラズマ雰囲気下に晒すことで、高融点金属膜２４０が露出した箇所に高融点金属膜２４０の窒化膜２４２を形成できる。
例えば、ＮＨ３プラズマ処理法では、高融点金属膜２４０及びシード膜２５０が形成された後、大気開放することなく、図示しないチャンバ内に基板を配置し、チャンバ内にＮＨ３ガスを供給しながら基板温度を例えば常温で、プラズマ雰囲気下に晒すことで、高融点金属膜２４０が露出した箇所に高融点金属膜２４０の窒化膜２４２を形成できる。
例えば、Ｎ２ガス窒化法では、高融点金属膜２４０及びシード膜２５０が形成された後、大気開放することなく、図示しないチャンバ内に基板を配置し、チャンバ内にＮ２ガスを供給しながら、基板温度を例えば２５０℃に加熱した状態でＮ２ガスに晒すことで、高融点金属膜２４０が露出した箇所に高融点金属膜２４０の窒化膜２４２を形成できる。
例えば、ＮＨ３ガス窒化法では、高融点金属膜２４０及びシード膜２５０が形成された後、大気開放することなく、図示しないチャンバ内に基板を配置し、チャンバ内にＮＨ３ガスを供給しながら、基板温度を例えば５００℃に加熱した状態でＮＨ３ガスに晒すことで、高融点金属膜２４０が露出した箇所に高融点金属膜２４０の窒化膜２４２を形成できる。
上述したいずれの手法においても、窒化処理を行うチャンバは、シード膜２５０を形成したチャンバを用いても良いし、別のチャンバを用いてもよい。シード膜２５０を形成したチャンバを用いることで、基板の大気開放（基板が大気に晒されること）を防止できる。また、別のチャンバを用いる場合には大気開放することなく、真空雰囲気下で基板の搬送を行えばよい。
かかる窒化処理を行うことで、高融点金属膜２４０として、例えば、Ｔｉ膜を用いた場合、Ｔｉが露出した箇所に、ＴｉＮ膜を形成できる。高融点金属膜２４０として、例えば、Ｔａ膜を用いた場合、Ｔａが露出した箇所に、ＴａＮ膜を形成できる。かかる窒化処理により、シード膜２５０が膜切れした箇所で露出した高融点金属膜２４０表面に酸化物層が形成されることを防止できる。
図３（ｄ）において、電解めっき工程（Ｓ１１６）として、シード膜２５０をカソードとして通電しながら、電解めっきによる電気化学成長法によりＣｕ膜２６０（銅含有膜の一例）を開口部１５０内及び基板２００表面に堆積させる。ここでは、開口部１５０をＣｕ膜で完全に埋め込むように、例えば膜厚６００ｎｍのＣｕ膜２６０を堆積させ、堆積させた後にアニール処理を例えば２００℃の温度で６０分間行なう。
図４は、第１の実施形態の効果を比較例と対比しながら説明するための断面図である。図３（ｃ）で示したシード膜２５０が形成された状態から窒化処理工程（Ｓ１１４）を行わない比較例の場合、電解めっき工程（Ｓ１１６）に進むために基板が大気に晒される。その結果、図４（ａ）に示すように、シード膜２５０が形成されずに高融点金属膜２４０が露出した箇所では、高融点金属膜２４０の酸化物２４１が表面に形成される。高融点金属膜２４０として、例えば、Ｔｉ膜を用いた場合、Ｔｉが露出した箇所に、酸化チタン（ＴｉＯ）膜が形成される。高融点金属膜２４０として、例えば、Ｔａ膜を用いた場合、Ｔａが露出した箇所に、酸化タンタル（ＴａＯ２膜）膜が形成される。そして、電解めっき工程（Ｓ１１６）を行うと、高融点金属膜２４０の酸化物２４１が露出した箇所では、通電が行われないので、Ｃｕの成長が起こらない。そのまま、めっき処理を進めることで、図４（ｂ）に示すように、高融点金属膜２４０の酸化物２４１が露出した箇所では、ボイド（空隙）が生じてしまう。これに対して、第１の実施形態では、高融点金属膜２４０が露出した箇所に高融点金属膜２４０の窒化膜２４２が形成されているため、かかる箇所での酸化が生じない。これにより、図４（ｃ）に示すように、電解めっき工程（Ｓ１１６）において、高融点金属膜２４０の窒化膜２４２が露出した箇所にボイドの発生なく溝内をＣｕで埋め込むことができる。
図５は、第１の実施形態における半導体装置の製造方法に対応して実施される工程を表す工程断面図である。図５では、図１の研磨工程（Ｓ１１８）を示している。
図５において、研磨工程（Ｓ１１８）として、ＣＭＰ法によって、基板２００の表面を研磨して、開口部以外に表面に堆積した導電部としての配線層となるシード膜２５０を含むＣｕ膜２６０と高融点金属膜２４０を研磨除去して、図５に示すように平坦化する。以上のようにして、ダマシン配線を形成することができる。
以上のようにして製造された半導体装置は、Ｃｕ配線となるＣｕ膜２６０と、高融点金属膜２４０と、高融点金属膜の窒化膜２４２と、絶縁膜となるｌｏｗ−ｋ膜２２０及びキャップ膜２２２と、を備えることになる。かかる高融点金属膜２４０は、Ｃｕ膜２６０の側面および底面を覆うように形成される。かかる高融点金属膜の窒化膜２４２は、Ｃｕ膜２６０の側面および底面の接続部近傍に、Ｃｕ膜２６０および高融点金属膜２４０に挟まれるように局所的に形成される。ｌｏｗ−ｋ膜２２０は、高融点金属膜２４０の側面側に形成される。
第１の実施形態において、シード膜２５０が膜切れを生じた箇所以外の開口部１５０の底面および側壁の大部分では、Ｃｕ膜と例えばＴｉ膜が接触しているので、Ｃｕ内へのＴｉの拡散ができ、配線の信頼性を向上させることができる。さらに、Ｔｉをバリアメタル膜として使用することで、ＴｉＮをバリアメタル膜として使用する場合に比べてＣｕ膜の密着性を向上させることができる。同様に、Ｔａをバリアメタル膜として使用する場合には、ＴａＮをバリアメタル膜として使用する場合に比べてＣｕ膜の密着性を向上させることができる。また、開口部１５０の底面および側壁のごく一部分に生じるシード膜２５０が膜切れを生じた箇所では、バリアメタル膜としてＴｉを使用した場合でも、Ｔａを使用した場合でも、酸化膜の形成が防止できるのでＣｕ配線におけるボイドの発生を抑制できる。
例えば、配線溝幅が３２ｎｍ以下で配線溝深さが８０ｎｍ以上の場合であって、Ｃｕシード膜の膜厚が２０ｎｍ以下で形成される条件では、Ｃｕシード膜の膜切れが特に生じやすいため、第１の実施形態でＣｕ配線を形成するとより効果である。
図６は、第１の実施形態におけるボイドの発生率と配線不良率の実験結果を比較例に比べて示した表である。ここで、プロセスＡでは、ＬＴＳスパッタにてＴｉを５ｎｍ成膜した後、大気開放すること無く、別チャンバにてシードＣｕを２０ｎｍ成膜し、その後、めっき処理によりＣｕ膜を形成した。プロセスＢではＬＴＳスパッタにてＴｉを５ｎｍ成膜した後、大気開放することなく、Ｎ２プラズマ処理を１０ｍｉｎ実施し、Ｔｉ表面に窒化物を形成した後、同じく大気開放することなく、別チャンバにてシードＣｕを２０ｎｍ成膜し、その後、めっき処理によりＣｕ膜を形成した。プロセスＣ（第１の実施形態）ではＬＴＳスパッタにてＴｉを５ｎｍ成膜した後、大気開放すること無く、別チャンバにてシードＣｕを２０ｎｍ成膜し、その後同じく大気開放することなく、Ｎ２プラズマ処理を１０ｍｉｎ実施し、その後、めっき処理によりＣｕ膜を形成した。
かかる３種類（Ａ，Ｂ，Ｃ）のプロセスにおいて、断面ＦＩＢ−ＳＥＭ解析により２０ｎｍ幅配線１００本を評価し、ボイド発生率を算出した。同様に、配線形成後１５０℃にて５００時間経過後の電気特性を確認することにより、配線信頼性不良率を計測した。図６に示すように、２０ｎｍ幅配線の断面ＦＩＢ−ＳＥＭ解析結果では、ボイド発生率はプロセスＡで７５％、プロセスＢとプロセスＣでボイド発生率は０％だった。プロセスＡではシードＣｕ膜の成膜困難な溝側壁を起点としてボイドが発生していた。上述したように、プロセスＡではＴｉ表面露出箇所でＴｉ酸化物が容易に形成され、Ｔｉ酸化物上はめっき膜を成膜させることが出来ないために、結果としてＴｉ表面露出箇所を起点としてその後のＣｕめっき成膜でボイドを発生させてしまう。一方、プロセスＢでは、バリアメタル膜として、ＴｉＮ膜を形成した後に、Ｃｕシード膜を形成するので、Ｃｕシード膜が膜切れした箇所でもＴｉ酸化物形成を抑えることができ、ボイド形成を抑制したと考えられる。プロセスＣでは、Ｔｉ表面露出箇所が窒化処理を施したことによりＴｉ酸化物形成を抑えることができ、それによりボイド形成を抑制したと考えられる。
配線信頼性不良率は、図６に示すように、プロセスＡが８０％、プロセスＢが６５％、プロセスＣが０％であった。プロセスＡでは２５ｎｍ幅といった微細配線で不良が顕著に見られ、断面ＦＩＢ−ＳＥＭで確認した埋め込み不良が原因であると考えられる。プロセスＢでは５００ｎｍ以上の太幅配線で不良が顕著に見られ、ＴｉとＣｕ界面が全面ＴｉＮ化されたことにより、ＴｉのＣｕ中への拡散が抑制され、ストレスマイグレーション耐性が劣化したことが原因であると考えられる。一方、プロセスＣでは、Ｔｉ表面露出箇所にのみ窒化処理が施されている為、ＴｉのＣｕ中への拡散が阻害されなかったため配線信頼性が良好であったと考えられる。
以上、具体例を参照しつつ実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。上述した実施形態では、絶縁膜として、ｌｏｗ−ｋ膜２２０を用いたがこれに限るものではなく、その他の絶縁材料を用いた場合であっても構わない。例えば、シリコン酸化膜（ＳｉＯ２）であっても構わない。また、キャップ膜２２２についても無くても構わない。また、実施の形態では、ダマシン配線について記載しているが、デュアルダマシン配線についても同様に効果を発揮することができる。特に、デュアルダマシン配線形成におけるヴィアホールへのＣｕ埋め込みには好適である。
また、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置およびその製造方法は、本発明の範囲に包含される。
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれ得ることは言うまでもない。
１５０ 開口部、２００ 半導体基板、２２０ ｌｏｗ−ｋ膜、２４０ 高融点金属膜、２４２ 窒化膜、２５０ シード膜、２６０ Ｃｕ膜

Claims (4)

  1. 基板上に絶縁膜を形成する工程と、
    前記絶縁膜に開口部を形成する工程と、
    前記開口部の側壁及び底面に高融点金属膜を形成する工程と、
    前記高融点金属膜上に、銅（Ｃｕ）によるシード膜を形成する工程と、
    前記シード膜が形成された後、大気開放することなく前記高融点金属膜が露出した箇所に前記高融点金属膜の材料となる高融点金属の窒化膜を形成する窒化処理を行う工程と、
    窒化処理後に、前記シード膜に通電しながら、前記開口部をＣｕ膜で埋め込む電解めっき処理を行う工程と、
    を備え、
    前記高融点金属膜として、チタン（Ｔｉ）を用い、
    前記窒化処理として、アンモニア（ＮＨ３）プラズマ処理と窒素（Ｎ２）プラズマ処理とのいずれかを行うことを特徴とする半導体装置の製造方法。
  2. 基板上に絶縁膜を形成する工程と、
    前記絶縁膜に開口部を形成する工程と、
    前記開口部の側壁及び底面に高融点金属膜を形成する工程と、
    前記高融点金属膜上に、銅（Ｃｕ）によるシード膜を形成する工程と、
    前記シード膜が形成された後、大気開放することなく前記高融点金属膜が露出した箇所に前記高融点金属膜の材料となる高融点金属の窒化膜を形成する窒化処理を行う工程と、
    窒化処理後に、前記シード膜に通電しながら、前記開口部をＣｕ膜で埋め込む電解めっき処理を行う工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  3. 前記高融点金属膜として、チタン（Ｔｉ）を用いることを特徴とする請求項２記載の半導体装置の製造方法。
  4. 前記高融点金属膜として、タンタル（Ｔａ）を用いることを特徴とする請求項２記載の半導体装置の製造方法。
JP2012183936A 2012-08-23 2012-08-23 半導体装置の製造方法 Expired - Fee Related JP5823359B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012183936A JP5823359B2 (ja) 2012-08-23 2012-08-23 半導体装置の製造方法
US13/768,178 US8878364B2 (en) 2012-08-23 2013-02-15 Method for fabricating semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012183936A JP5823359B2 (ja) 2012-08-23 2012-08-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014041946A JP2014041946A (ja) 2014-03-06
JP5823359B2 true JP5823359B2 (ja) 2015-11-25

Family

ID=50147297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012183936A Expired - Fee Related JP5823359B2 (ja) 2012-08-23 2012-08-23 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8878364B2 (ja)
JP (1) JP5823359B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6241641B2 (ja) * 2013-03-28 2017-12-06 日立化成株式会社 多層配線基板の製造方法
US9779987B2 (en) 2014-06-25 2017-10-03 Globalfoundries Inc. Titanium silicide formation in a narrow source-drain contact
WO2019186810A1 (ja) * 2018-03-28 2019-10-03 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置及びその製造方法
US11152325B2 (en) * 2019-08-22 2021-10-19 Cree, Inc. Contact and die attach metallization for silicon carbide based devices and related methods of sputtering eutectic alloys

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1116906A (ja) * 1997-06-27 1999-01-22 Sony Corp 半導体装置及びその製造方法
US6451388B1 (en) * 1997-12-24 2002-09-17 Tokyo Electron Limited Method of forming titanium film by chemical vapor deposition
US6146993A (en) * 1998-11-23 2000-11-14 Advanced Micro Devices, Inc. Method for forming in-situ implanted semiconductor barrier layers
JP2000208627A (ja) * 1999-01-19 2000-07-28 Hitachi Ltd 半導体装置の製造方法
JP2001274160A (ja) 2000-03-24 2001-10-05 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004063556A (ja) * 2002-07-25 2004-02-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004342750A (ja) * 2003-05-14 2004-12-02 Toshiba Corp 電子デバイスの製造方法
TW200814156A (en) 2006-07-21 2008-03-16 Toshiba Kk Method for manufacturing semiconductor device and semiconductor device
KR100829363B1 (ko) * 2006-12-27 2008-05-13 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
JP2010192467A (ja) * 2007-06-28 2010-09-02 Tokyo Electron Ltd 被処理体の成膜方法及び処理システム
JP2011199021A (ja) 2010-03-19 2011-10-06 Renesas Electronics Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2014041946A (ja) 2014-03-06
US20140054782A1 (en) 2014-02-27
US8878364B2 (en) 2014-11-04

Similar Documents

Publication Publication Date Title
JP4679193B2 (ja) 半導体装置の製造方法及び半導体装置
US7718524B2 (en) Method of manufacturing semiconductor device
US10014213B2 (en) Selective bottom-up metal feature filling for interconnects
JP2008117903A (ja) 半導体装置の製造方法
US9177858B1 (en) Methods for fabricating integrated circuits including barrier layers for interconnect structures
JP2009194072A (ja) 半導体装置の製造方法
JPWO2004061931A1 (ja) 多層配線構造を有する半導体装置およびその製造方法
JP2008300652A (ja) 半導体装置の製造方法
JP2005094014A (ja) 相互接続構造内での低抵抗バイア・コンタクトの形成
JP2008147562A (ja) 半導体装置の製造方法及び半導体装置
JP2010103329A (ja) 半導体装置の製造方法及び半導体装置
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
JP2008288234A (ja) 半導体装置及び半導体装置の製造方法
JP4567587B2 (ja) 半導体装置の製造方法
JP5823359B2 (ja) 半導体装置の製造方法
US7138333B2 (en) Process for sealing plasma-damaged, porous low-k materials
JP4746443B2 (ja) 電子部品の製造方法
JP5200436B2 (ja) 半導体装置の製造方法
TWI397126B (zh) 半導體裝置及其製造方法
JP2008263097A (ja) 半導体装置及び半導体装置の製造方法
JP2009278000A (ja) 半導体装置及び半導体装置の製造方法
JP2011252218A (ja) 電子部品の製造方法及び電解めっき装置
JP2010165760A (ja) 半導体装置及び半導体装置の製造方法
JP2005340601A (ja) 半導体装置の製造方法及び半導体装置
JP2006319116A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151007

LAPS Cancellation because of no payment of annual fees