JP2008147562A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP2008147562A JP2008147562A JP2006335722A JP2006335722A JP2008147562A JP 2008147562 A JP2008147562 A JP 2008147562A JP 2006335722 A JP2006335722 A JP 2006335722A JP 2006335722 A JP2006335722 A JP 2006335722A JP 2008147562 A JP2008147562 A JP 2008147562A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- insulating film
- forming
- via contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1068—Formation and after-treatment of conductors
- H01L2221/1094—Conducting structures comprising nanotubes or nanowires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【構成】本発明の一態様の半導体装置の製造方法は、配線が形成された配線層上に第1の絶縁性材料膜を形成する絶縁膜形成工程(S108)と、前記絶縁性材料膜に前記配線層まで貫通する複数の孔を形成する開口工程(S112)と、前記複数の孔のうち、前記配線上に位置する孔内にヴィアコンタクト膜を選択的に形成するヴィアコンタクト膜形成工程(S116)と、前記複数の孔のうち前記ヴィアコンタクト膜が形成されずに残った孔にふたをするように、第2の絶縁性材料膜を形成する絶縁膜形成工程(S120)と、を備えたことを特徴とする。
【選択図】図1
Description
配線が形成された配線層上に第1の絶縁性材料膜を形成する第1の絶縁膜形成工程と、
前記第1の絶縁性材料膜に前記配線層まで貫通する複数の孔を形成する開口工程と、
前記複数の孔のうち、前記配線上に位置する孔内にヴィアコンタクト膜を選択的に形成するヴィアコンタクト膜形成工程と、
前記複数の孔のうち前記ヴィアコンタクト膜が形成されずに残った孔にふたをするように、第2の絶縁性材料膜を形成する第2の絶縁膜形成工程と、
を備えたことを特徴とする。
ヴィアコンタクトと、
前記ヴィアコンタクトと同一層内に配置され、前記ヴィアコンタクトと実質的に同じ寸法の空洞が形成された絶縁膜と、
前記ヴィアコンタクトと前記絶縁膜とが配置された層の下層に位置し、前記空洞下から外れた位置で前記ヴィアコンタクトに接続される配線と、
を備えたことを特徴とする。
実施の形態1では、リソグラフィを用いて、ヴィアコンタクトを形成する位置以外にもヴィアホールと同じ寸法の複数のホールを同時に形成する。そして、ヴィアコンタクトを形成後、残った空洞をAir Gapとして利用する形態について説明する。以下、実施の形態1について、図面を用いて説明する。
図1において、実施の形態1の半導体装置の形成方法では、下層配線を形成する下層配線形成工程(S102)と、触媒となる膜を形成する触媒膜形成工程(S104)と、シリコンカーバイド(SiC)膜形成工程(S106)と、絶縁膜形成工程(S108)と、キャップ膜形成工程(S110)と、ヴィアホール開口工程(S112)と、選択的ヴィアコンタクト形成工程(S116)と、絶縁膜形成工程(S120)と、上層配線形成工程(S122)という一連の工程を実施する。
図2では、図1の下層配線形成工程(S102)から絶縁膜形成工程(S108)までを示している。
図3では、図1のキャップ膜形成工程(S110)から選択的ヴィアコンタクト形成工程(S116)までを示している。
図4では、ラインアンドスペースが1:1の密パターン領域300において開口する位置の一例を示している。密パターン領域300では、下層配線となるCu膜260と配線間絶縁膜となる絶縁膜220が1:1の幅寸法間隔で交互に形成されている。この場合には、各スペース領域となる絶縁膜220上に孔152を形成すると好適である。但し、エアーギャップとなる孔152とvia用の孔150とが接触する箇所を除いて形成する。接触させると孔同士がつながってしまいエアーギャップ用に開口した孔152内部にヴィアコンタクトが形成される恐れがある。そのため、接触させないことでこの問題を排除することができる。また、接触させると、上層配線を形成する際に孔152内部に上層配線材料が堆積する恐れがある。そのため、接触させないことでこの問題を回避することができる。また、孔152は、上層配線の真下にかからない位置に開口する。上層配線の真下に一部でもかかるように形成した場合に生じうる上層配線材料の堆積を防止することができる。その結果、配線間のショートを防止することができる。また、下層配線には、ダミー(dummy)配線が使用されることがある。孔152がdummy上に形成されていると、孔152にヴィアコンタクト材料が成長してしまうため、ショートなどの問題が引き起こされてしまう場合がある。よって、配線層にdummyがある場合には、エアーギャップとなる孔152をdummy上に形成しないようにする。
図5に示すように、疎パターンでも密パターンと同じように孔152を開口すると好適である。このように、リソグラフィにより孔152を開口することによりパターンの疎密に関わらず、後述する絶縁膜でふたが可能な大きさの孔152を開口することができる。そのため、効果的にエアーギャップ用の孔152を開口することができる。また、リソグラフィでパターニングするため、孔152の形状をコントロールできる。そのため、均一なエアーギャップを形成することができる。よって、形成する孔152の位置や数量を制御することで容量値のコントロールが可能になる。
図6では、図1の絶縁膜形成工程(S120)から上層配線形成工程(S122)までを示している。
図7に示すように、寸法δだけヴィアコンタクト形成用の孔150の位置がずれたとしてもヴィアコンタクト膜262となるカーボンナノチューブまたは選択めっき法によって成膜された金属は下層に金属配線がある部分にのみ成長する。他方、エアーギャップ用の孔152もヴィアコンタクト形成用の孔150と一緒に露光されるため同様に位置ずれを起こす。その結果、下層配線となるCu膜260が一部露出することがある。しかし、露出したとしても露出面積は小さい。そのため、ヴィアコンタクト膜262が成長して孔150の埋め込みが終了した時点では、まだ、それほど成長しておらず、図7に示すように導電性膜382が少し孔152内に形成される程度である。また、導電性膜382が形成されるのは、配線層ではなくヴィア層であるので、そもそもヴィアコンタクト間が下層配線間に比べてはるかに離れている。そのため、位置ずれがおこったとしても絶縁不良の問題も生じにくい。このように合わせずれが許容できることは多層配線の微細化に向けて効果的である。さらに、via密度の低い孤立viaではvia径が小さくなりやすく、viaホールが完全に開かないことも懸念されるが、合わせずれによる不良を回避できるのであれば、viaを大きめに形成することができ、viaが開かない懸念が回避できる。或いは、孤立viaの周囲にエアーギャップ用の孔152を設けることでパターン密度を高くすることができる。これによって、孤立via用の孔150が開かない懸念を回避してもよい。
実施の形態2では、孔152以外にもエアーギャップを設ける手法について説明する。
図8は、実施の形態2における半導体装置の製造方法の要部を表すフローチャートである。
図8において、実施の形態2の半導体装置の形成方法は、絶縁膜形成工程(S108)の代わりに、有機絶縁膜形成工程(S109)とする点、及び選択的ヴィアコンタクト形成工程(S116)と絶縁膜形成工程(S120)との間に、有機絶縁膜除去工程(S118)を追加した点を除いて、図1と同様である。よって、下層配線形成工程(S102)からSiC膜形成工程(S106)までは、実施の形態1と同様である。
図9では、図8の有機絶縁膜除去工程(S118)から上層配線形成工程(S122)までを示している。
実施の形態1のように、孔152をそのままエアーギャップとしたのでは、配線下の領域はエアーギャップに加工できない。しかしながら、実施の形態2のように絶縁膜230全体を除去することで、Cu膜264がヴィアコンタクト径よりも太い線幅を持つ太幅配線の下でも図10に示すようにエアーギャップ282を形成することができる。
実施の形態3では、下層配線層にもエアーギャップを拡大する構成について説明する。
図11は、実施の形態3における半導体装置の製造方法の要部を表すフローチャートである。
図11において、実施の形態3の半導体装置の形成方法は、ヴィアホール開口工程(S112)の代わりに、ヴィアホール開口工程(S113)とする点を除いて、図1と同様である。よって、下層配線形成工程(S102)からキャップ膜形成工程(S110)までは、実施の形態1と同様である。
図12では、図11のヴィアホール開口工程(S113)から選択的ヴィアコンタクト形成工程(S116)までを示している。
図13では、図11の絶縁膜形成工程(S120)から上層配線形成工程(S122)までを示している。
図14に示すように、寸法δだけヴィアコンタクト形成用の孔150の位置がずれた場合、下層配線に隣接する絶縁膜220(第4の絶縁性材料膜)もずれた分だけエッチングされてしまい、空洞が形成される。しかし、ヴィアコンタクト膜262となるカーボンナノチューブまたは選択めっき法によって成膜された金属は下層に金属配線がある部分にのみ成長する。さらに、バリアメタル膜240の材料よりもCuの方が、選択性が大きいので、バリアメタル膜240の側面にヴィアコンタクト膜262は成長していかない。よって、下層配線側の空洞にヴィアコンタクト膜262が入り込まない。そのため、位置ずれがおこったとしても下層配線の絶縁不良の問題も生じにくい。他方、エアーギャップ用の孔156もヴィアコンタクト形成用の孔150と一緒に露光されるため同様に位置ずれを起こす。しかし、露出したとしても露出面積は小さい。そのため、ヴィアコンタクト膜262が成長して孔150の埋め込みが終了した時点では、まだ、それほど成長しておらず、図14に示すように導電性膜382が少し孔156に形成される程度である。この点は、図7での説明と同様である。以上のように、合わせずれが許容できることは多層配線の微細化に向けて効果的である。
実施の形態4では、実施の形態2と実施の形態3とを組み合わせ、孔156以外にもエアーギャップを設ける手法について説明する。
図15は、実施の形態4における半導体装置の製造方法の要部を表すフローチャートである。
図15において、実施の形態4の半導体装置の形成方法は、絶縁膜形成工程(S108)の代わりに、有機絶縁膜形成工程(S109)とする点、及び選択的ヴィアコンタクト形成工程(S116)と絶縁膜形成工程(S120)との間に、有機絶縁膜除去工程(S119)を追加した点を除いて、図11と同様である。よって、下層配線形成工程(S102)からSiC膜形成工程(S106)までは、実施の形態3と同様である。
図16では、図15の有機絶縁膜除去工程(S119)から上層配線形成工程(S122)までを示している。
150,152,156 孔
154,158 空間
220,230,234 絶縁膜
222,232 SiOC膜
240,244 バリアメタル膜
260,264 Cu膜
262 ヴィアコンタクト膜
280,282,284,286 エアーギャップ
Claims (5)
- 配線が形成された配線層上に第1の絶縁性材料膜を形成する第1の絶縁膜形成工程と、
前記第1の絶縁性材料膜に前記配線層まで貫通する複数の孔を形成する開口工程と、
前記複数の孔のうち、前記配線上に位置する孔内にヴィアコンタクト膜を選択的に形成するヴィアコンタクト形成工程と、
前記複数の孔のうち前記ヴィアコンタクト膜が形成されずに残った孔にふたをするように、第2の絶縁性材料膜を形成する第2の絶縁膜形成工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記ヴィアコンタクト膜を形成する前に前記第1の絶縁性材料膜上に第3の絶縁性材料膜を形成する第3の絶縁膜形成工程と、
前記ヴィアコンタクト膜を形成した後に前記ヴィアコンタクト膜が形成されずに残った孔を介して前記第1の絶縁性材料膜を除去する除去工程と、
をさらに備え、
前記第1の絶縁性材料膜に前記複数の孔を開口する際に、前記第3の絶縁性材料膜上から開口することを特徴とする請求項1記載の半導体装置の製造方法。 - 前記複数の孔を開口する際に、前記配線上から外れた位置の孔については前記配線層をも開口することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記配線層では、配線間に第4の絶縁性材料膜が形成されており、
前記複数の孔を開口する際に、前記配線上から外れた位置の孔については前記配線層をも開口し、
前記第1の絶縁性材料膜を除去する際に、前記第4の絶縁性材料膜も一緒に除去することを特徴とする請求項2記載の半導体装置の製造方法。 - ヴィアコンタクトと、
前記ヴィアコンタクトと同一層内に配置され、前記ヴィアコンタクトと実質的に同じ寸法の空洞が形成された絶縁膜と、
前記ヴィアコンタクトと前記絶縁膜とが配置された層の下層に位置し、前記空洞下から外れた位置で前記ヴィアコンタクトに接続される配線と、
を備えたことを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006335722A JP4921945B2 (ja) | 2006-12-13 | 2006-12-13 | 半導体装置の製造方法及び半導体装置 |
US11/955,880 US7888262B2 (en) | 2006-12-13 | 2007-12-13 | Semiconductor device and manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006335722A JP4921945B2 (ja) | 2006-12-13 | 2006-12-13 | 半導体装置の製造方法及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008147562A true JP2008147562A (ja) | 2008-06-26 |
JP4921945B2 JP4921945B2 (ja) | 2012-04-25 |
Family
ID=39526155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006335722A Expired - Fee Related JP4921945B2 (ja) | 2006-12-13 | 2006-12-13 | 半導体装置の製造方法及び半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7888262B2 (ja) |
JP (1) | JP4921945B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2015079648A1 (ja) * | 2013-11-29 | 2017-03-16 | パナソニックIpマネジメント株式会社 | 半導体装置 |
JP2022058869A (ja) * | 2016-03-25 | 2022-04-12 | 昭和電工マテリアルズ株式会社 | 半導体パッケージ用基板及び半導体パッケージ用基板の製造方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5369544B2 (ja) * | 2008-08-29 | 2013-12-18 | 富士通株式会社 | 半導体装置およびその製造方法 |
US7867891B2 (en) * | 2008-12-10 | 2011-01-11 | Intel Corporation | Dual metal interconnects for improved gap-fill, reliability, and reduced capacitance |
US8120179B2 (en) * | 2009-11-10 | 2012-02-21 | International Business Machines Corporation | Air gap interconnect structures and methods for forming the same |
US8896120B2 (en) * | 2010-04-27 | 2014-11-25 | International Business Machines Corporation | Structures and methods for air gap integration |
JP2013026347A (ja) * | 2011-07-19 | 2013-02-04 | Toshiba Corp | 半導体装置およびその製造方法 |
KR20130026119A (ko) * | 2011-09-05 | 2013-03-13 | 에스케이하이닉스 주식회사 | 패드리스 구조를 갖는 반도체 장치 및 그 제조방법 |
JP6083197B2 (ja) * | 2012-11-07 | 2017-02-22 | 富士通株式会社 | 配線構造及びその製造方法 |
US9396990B2 (en) * | 2013-01-31 | 2016-07-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Capping layer for improved deposition selectivity |
KR102001493B1 (ko) * | 2013-04-16 | 2019-07-18 | 에스케이하이닉스 주식회사 | 에어갭을 구비한 반도체장치 및 그 제조 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62111448A (ja) * | 1985-11-08 | 1987-05-22 | Fujitsu Ltd | スル−ホ−ルの形成方法 |
JPH0529470A (ja) * | 1991-07-24 | 1993-02-05 | Sony Corp | 配線の形成方法 |
JPH10335459A (ja) * | 1997-05-30 | 1998-12-18 | Nec Corp | 半導体装置およびその製造方法 |
JP2006019401A (ja) * | 2004-06-30 | 2006-01-19 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2006120988A (ja) * | 2004-10-25 | 2006-05-11 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2962272B2 (ja) | 1997-04-18 | 1999-10-12 | 日本電気株式会社 | 半導体装置の製造方法 |
JP3235581B2 (ja) | 1999-01-12 | 2001-12-04 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP3526289B2 (ja) | 2001-10-03 | 2004-05-10 | 株式会社半導体先端テクノロジーズ | 半導体装置の製造方法 |
KR100713936B1 (ko) * | 2006-04-14 | 2007-05-07 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그의 제조방법 |
-
2006
- 2006-12-13 JP JP2006335722A patent/JP4921945B2/ja not_active Expired - Fee Related
-
2007
- 2007-12-13 US US11/955,880 patent/US7888262B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62111448A (ja) * | 1985-11-08 | 1987-05-22 | Fujitsu Ltd | スル−ホ−ルの形成方法 |
JPH0529470A (ja) * | 1991-07-24 | 1993-02-05 | Sony Corp | 配線の形成方法 |
JPH10335459A (ja) * | 1997-05-30 | 1998-12-18 | Nec Corp | 半導体装置およびその製造方法 |
JP2006019401A (ja) * | 2004-06-30 | 2006-01-19 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2006120988A (ja) * | 2004-10-25 | 2006-05-11 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2015079648A1 (ja) * | 2013-11-29 | 2017-03-16 | パナソニックIpマネジメント株式会社 | 半導体装置 |
JP2022058869A (ja) * | 2016-03-25 | 2022-04-12 | 昭和電工マテリアルズ株式会社 | 半導体パッケージ用基板及び半導体パッケージ用基板の製造方法 |
JP7380724B2 (ja) | 2016-03-25 | 2023-11-15 | 株式会社レゾナック | 半導体パッケージ用基板及び半導体パッケージ用基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4921945B2 (ja) | 2012-04-25 |
US20080142989A1 (en) | 2008-06-19 |
US7888262B2 (en) | 2011-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4921945B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP4679193B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
KR102377372B1 (ko) | 인터커넥트들을 형성하기 위한 방법 | |
US7521358B2 (en) | Process integration scheme to lower overall dielectric constant in BEoL interconnect structures | |
JP4786518B2 (ja) | 半導体装置の製造方法 | |
JP4364258B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2008300652A (ja) | 半導体装置の製造方法 | |
US20080251929A1 (en) | Semiconductor Device and Semiconductor Device Manufacturing Method | |
JPWO2004061931A1 (ja) | 多層配線構造を有する半導体装置およびその製造方法 | |
JP2009026989A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4527948B2 (ja) | 半導体装置およびその製造方法 | |
US8878364B2 (en) | Method for fabricating semiconductor device and semiconductor device | |
JP5388478B2 (ja) | 半導体装置 | |
KR101077711B1 (ko) | 반도체 디바이스 제조 방법 | |
JP2007157959A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2008263097A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2005340460A (ja) | 半導体装置の形成方法 | |
JP2010165760A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2005340601A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2006060011A (ja) | 半導体装置の製造方法 | |
US20230178379A1 (en) | Film deposition for patterning process | |
US10692755B2 (en) | Selective deposition of dielectrics on ultra-low k dielectrics | |
JP2006049534A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2005340604A (ja) | 半導体装置の製造方法 | |
JP2006049655A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |