WO2019186810A1 - 有機ｅｌ表示装置及びその製造方法 - Google Patents

有機ｅｌ表示装置及びその製造方法 Download PDF

Info

Publication number
WO2019186810A1
WO2019186810A1 PCT/JP2018/012911 JP2018012911W WO2019186810A1 WO 2019186810 A1 WO2019186810 A1 WO 2019186810A1 JP 2018012911 W JP2018012911 W JP 2018012911W WO 2019186810 A1 WO2019186810 A1 WO 2019186810A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
layer
organic
conductor
electrode
Prior art date
Application number
PCT/JP2018/012911
Other languages
English (en)
French (fr)
Inventor
克彦 岸本
幸也 西岡
Original Assignee
堺ディスプレイプロダクト株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 堺ディスプレイプロダクト株式会社 filed Critical 堺ディスプレイプロダクト株式会社
Priority to CN201880090124.XA priority Critical patent/CN111937160A/zh
Priority to JP2019513869A priority patent/JP6564965B1/ja
Priority to PCT/JP2018/012911 priority patent/WO2019186810A1/ja
Priority to US16/625,675 priority patent/US10997906B2/en
Publication of WO2019186810A1 publication Critical patent/WO2019186810A1/ja
Priority to US17/215,696 priority patent/US11195457B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80516—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO

Definitions

  • the present invention relates to an organic EL display device and a manufacturing method thereof.
  • organic EL display devices tend to be used in large-sized televisions and portable devices.
  • a driving circuit using a thin film transistor (hereinafter also referred to as TFT) as an active element such as a switching element and a driving element is formed in an area of each pixel on an insulating substrate, and each pixel is formed thereon.
  • the organic light emitting element is formed so as to be connected to the TFT.
  • Organic EL display devices include a top emission type in which the top surface of the light emitting element is the display surface and a bottom emission type in which the back surface of the insulating substrate is the display surface. In the top emission type, depending on the display area of the organic light emitting element. Instead, the drive circuit described above is formed below.
  • the bottom emission type a drive circuit is formed around the display area. For this reason, in a small organic EL display device such as a portable device having a small space for forming a drive circuit, a configuration in which a drive circuit such as a TFT is formed below the almost entire display area by using a top emission type is frequently used.
  • the bottom emission type is suitable for a large-sized television or the like having a little space between pixels.
  • the semiconductor of the TFT used in this drive circuit is formed by film formation of a semiconductor made of amorphous silicon.
  • amorphous silicon amorphous silicon: hereinafter also referred to as a-Si
  • a-Si amorphous silicon
  • LTPS low temperature polysilicon
  • OLED organic light-emitting element
  • the planarizing film is formed by covering the drive circuit with a resin material or the like. By doing so, the surface is flattened.
  • this flattening film is formed with an inorganic insulating film as a barrier layer after the TFT is formed, and a contact hole for connecting the OLED and the TFT is formed by a photolithography process.
  • the organic insulating film was formed, and the contact hole was formed by a photolithography process and wet development.
  • Patent Document 1 discloses a TFT having both a small exclusive area and excellent transistor characteristics suitable for a switching element for each pixel of an active matrix display device and a manufacturing method thereof.
  • a plurality of layers of TFTs are integrally formed vertically through an interlayer insulating film whose surface irregularities are 20 nm or less by performing CMP processing on the TFTs having the same configuration. That is, when a fine TFT is formed, the flatness of the surface of the interlayer insulating film is set to 20 nm or less in order to cope with a shallow depth of focus, and not flattening for forming an OLED on the TFT.
  • LTPS LTPS is formed by laser light irradiation
  • the size of the mother substrate is, for example, a liquid crystal display device.
  • G6 about 1500 mm ⁇ 1850 mm
  • G12 is now large
  • G10 is about 2850 mm ⁇ 3050 mm.
  • the intensity of the laser light does not become uniform.
  • the irradiation is very uneven.
  • the intensity of the laser beam is different, the degree of crystallization is different, and the drive current is different even at the same voltage. If the drive current is different for each pixel, there is a problem that the luminance varies depending on the pixel and causes display unevenness such as luminance unevenness and color unevenness. In this respect, current-driven OLEDs are significantly different from voltage-driven liquid crystal display elements.
  • the anode of the OLED is made of Ag (silver) or APC (silver-palladium-copper alloy), which has high reflectivity for visible light, in order to increase the light extraction efficiency toward the surface of the insulating substrate.
  • Ag and APC have low contact resistance with Cu (copper), so we want to use them as a conductor layer to connect between TFT and OLED.
  • Cu is difficult to finely process using a dry etching method. Therefore, there is also a problem that it is difficult to use as a conductive material for an organic EL display device.
  • the present invention has been made in view of such a situation, and it is possible to reduce the cost of an organic EL display device by adopting a TFT structure capable of obtaining a sufficient current with a-Si without forming a-Si into polysilicon.
  • An object of the present invention is to provide an organic EL display device with improved display quality and a method for manufacturing the same by suppressing the occurrence of color unevenness and / or luminance unevenness with stable quality.
  • Another object of the present invention is to flatten the surface of the drive circuit even if the structure of the TFT is complicated, thereby suppressing display unevenness and / or luminance unevenness of the organic EL display device.
  • An object of the present invention is to provide an improved organic EL display device and a manufacturing method thereof.
  • An organic EL display device includes a substrate having a surface on which a drive circuit including a thin film transistor is formed, a planarization film that planarizes the surface of the substrate by covering the drive circuit, A first electrode formed on the surface of the planarization film and connected to the driving circuit; an organic light emitting layer formed on the first electrode; and a second electrode formed on the organic light emitting layer.
  • the thin film transistor includes a gate electrode, a drain electrode, a source electrode, and a region serving as a channel of the thin film transistor, includes a semiconductor layer extending along a predetermined direction, and constitutes the drain electrode
  • the first conductor film and the second conductor film constituting the source electrode are partially aligned along the predetermined direction.
  • a body film is disposed, and the channel is the semiconductor layer sandwiched between a part of the adjacent first conductor film and a part of the second conductor film, and the drive circuit and the first film Connection with the electrode is performed through a conductor layer embedded in a contact hole formed in the planarization film, and the conductor layer includes a titanium layer and a copper layer or a copper alloy layer, and the planarization is performed.
  • the surface of the film is formed with an arithmetic average roughness Ra of 50 nm or less.
  • a method of manufacturing an organic EL display device includes a step of forming a driving circuit including a thin film transistor on a substrate, and an inorganic insulating film and an organic insulating film are formed on the surface of the driving circuit. Forming a contact hole reaching the thin film transistor in the organic insulating film and the inorganic insulating film; and forming a titanium layer and a copper layer or a copper alloy layer in the contact hole and on the surface of the organic insulating film Forming a conductor layer, removing the conductor layer on the surface of the organic insulating film by polishing, and further planarizing the surface of the organic insulating film by polishing the surface of the conductor layer.
  • the transistor includes a gate electrode, a gate insulating film, and a channel region, a semiconductor layer extending along a predetermined direction, and a first conductor film and a source electrode serving as a drain electrode connected to the semiconductor layer.
  • the first conductor film and the second conductor film are formed such that a part of each of the first conductor film and the second conductor film is alternately arranged along the predetermined direction.
  • the channel is the semiconductor layer sandwiched between a part of the adjacent first conductor film and a part of the second conductor film.
  • a TFT for driving the organic light emitting element can be configured with a-Si.
  • the TFT characteristics in each pixel are constant, and color unevenness, brightness unevenness and the like are unlikely to occur.
  • the connection between the TFT and the first electrode of the organic light emitting element is made of copper or a copper alloy, a stable connection can be obtained with a low resistance, and there is no variation in connection resistance.
  • the surface of the planarizing film is polished to an arithmetic average roughness Ra of 50 nm or less, the unevenness of the surface is eliminated microscopically. As a result, uniform light emission can be obtained in each pixel, the occurrence of color unevenness and / or luminance unevenness can be suppressed, and the display quality of the organic EL display device can be greatly improved.
  • FIG. 1B is a cross-sectional view of a staggered structure in which the gate electrode of FIG. 1A is a top gate.
  • FIG. 2B is an example of a TFT structure having the same structure as FIG. 1B and suitable for polysilicon. It is explanatory drawing of the plane explaining the part of the channel of FIG. 1A. It is a figure which shows the other example of arrangement
  • 3B is a cross-sectional view taken along the line IIIA-IIIA of FIG. 2A in the structure of FIG. 1A. 3B is a cross-sectional view taken along the line IIIA-IIIA in FIG.
  • FIG. 1A to 1C show one pixel of an organic EL display device according to an embodiment (strictly speaking, red, green, and blue subpixels in one pixel. In this specification, one pixel including these subpixels is also included. A schematic cross-sectional view of a portion (sometimes referred to as a pixel) is shown.
  • the organic EL display device includes a driving circuit including a TFT 20 as shown in FIG. 1A and a plan view of the structure of the channel portion.
  • a substrate 10 having a curved surface, a planarizing film 30 for planarizing the surface of the substrate 10 by covering the driving circuit, a first electrode 41 formed on the surface of the planarizing film 30 and connected to the driving circuit, An organic light emitting layer 43 formed on the first electrode 41, and an OLED 40 having a second electrode 44 formed on the organic light emitting layer 43.
  • the TFT 20 includes a gate electrode 23, a drain electrode 26, a source electrode 25, and a semiconductor layer 21 that extends along the predetermined direction P (see FIG.
  • the second conductor film 25a constituting the source electrode 25 are in a predetermined direction P.
  • the first conductor film 26a and the second conductor film 25a are arranged so as to be alternately arranged along the channel, and the channel 21c includes a part 26a1, 26a2,... Of the adjacent first conductor film 26a and the second conductor film.
  • the semiconductor layer 21 is sandwiched between portions 25a1, 25a2,.
  • the drive circuit and the first electrode 41 are connected via the conductor layer 410 embedded in the contact hole 30a formed in the planarizing film 30, and the conductor layer 410 includes the Ti layer 411 and the Cu layer.
  • a layer (Cu alloy layer) 412 is included.
  • the surface of the conductor layer 410 embedded in the planarizing film 30 and the contact hole 30a is formed with an arithmetic average roughness Ra of 50 nm or less.
  • the driving TFT 20 of the OLED 40 is formed using an amorphous semiconductor layer having a low electron mobility. It has been found that a large current can be obtained and the OLED 40 can be driven by increasing the gate width of the TFT.
  • amorphous silicon is irradiated with a laser beam to form low-temperature polysilicon so that a large current can flow.
  • it is very difficult to uniformly irradiate a large substrate with laser light and the cost is very high.
  • the TFT 20 of this embodiment can be formed in an inverted stagger structure or a stagger structure as shown in FIGS. 1A to 1C.
  • FIG. 1A shows a TFT 20 having an inverted staggered bottom gate structure.
  • 1A to 1C are views corresponding to partial cross sections along a predetermined direction P in FIG. 2A.
  • FIG. 1B is a diagram showing a staggered structure of the top gate
  • FIG. 1C is a structure suitable for polysilicon, but can also be applied to a-Si, and the same parts as in FIG. 1A are the same. Reference numerals are assigned and explanations thereof are omitted.
  • the gate electrode 23 is formed on the substrate 10 via the base coat layer 11.
  • the cathode wiring 27 and other wiring are also formed at the same time.
  • the gate insulating film 22 and the semiconductor layer 21 made of a-Si, and the second conductor film 25a constituting the source electrode 25 and the first conductor film 26a constituting the drain electrode 26 are laminated and formed. Yes.
  • a second semiconductor layer having a high impurity concentration is interposed.
  • the channel width of the channel 21c (see FIG. 2A) of the semiconductor layer 21 is formed to be wide. That is, as shown in FIG. 2A, the first conductor film 26a and the second conductor film 25a are respectively formed into portions 26a1, 26a2,..., 25a1, 25a2,. The first conductor film 26a and the second conductor film 25a are formed so that the comb teeth engage with each other.
  • FIG. 2A is an explanatory plan view of a channel 21c portion.
  • a region indicated by a broken line is a gate electrode 23, and the semiconductor layer 21 is not shown but covers the gate electrode 23 via a gate insulating film (not shown). It is formed as follows.
  • a first conductor film 26a and a second conductor film 25a are formed in connection with the semiconductor layer 21.
  • This stacked structure may be an inverted staggered structure as shown in FIG. 1A or a staggered structure shown in FIG. 1B. That is, as shown in FIGS. 3A to 3B, a structural example of a cross section along the first portion 26a1 of FIG. 2A (not an accurate cross sectional view) is shown. Is shown in FIG. 3B. 3A to 3B, the same parts as those shown in FIGS. 1A and 2A are denoted by the same reference numerals, and description thereof is omitted.
  • the first portions 26a1, 26a2, 26a3, 26a4 that are part of the first conductor film 26 and the second portions 25a1, 25a2, 25a3, 25a4 that are part of the second conductor film 25. are arranged alternately along the predetermined direction P, and the first conductor film 26a and the second conductor film 25a are formed.
  • the portion of the semiconductor layer 21 sandwiched between the second portion 25a1 that is part of the second conductor film 25a and the first portion 26a1 that is part of the first conductor film 26a is the channel 21c
  • a portion of the semiconductor layer 21 sandwiched between the portion 26a1 and the second portion 25a2 becomes a channel 21c.
  • the channel 21c is formed in the portion of the semiconductor layer that is the same after that and is alternately arranged and sandwiched between the adjacent first portion 26an and second portion 25an. Accordingly, the channel 21c is the sum of all of the opposing portions of the adjacent first portion 26an and second portion 25an of the engaged comb teeth.
  • this channel 21c is a small display device such as a smartphone, if it is of a top emission type, it can be formed on the entire surface of the light emitting region of the organic light emitting element 40, so that many channels 21c can be formed. . As a result, since the channel width can be widened, a large current can flow even if the electron mobility is small.
  • the channel width W of the TFT 20 is the sum of all the lengths of a portion where the pair of the second portion 25a1 and the first portion 26a1 are opposed to each other.
  • W n ⁇ w.
  • the channel length L is an interval between the second portion 25a1 and the first portion 26a1, and the channel length becomes L if all the intervals are equal. Therefore, the ratio W / L between the channel width W and the channel length L can be increased.
  • the value of W / L was 2.5, but according to the present embodiment, it could be 50 to 500.
  • the current can be increased by increasing W / L, and the contribution of the increase in current by changing a-Si to LTPS is about 20 times, according to the present embodiment. For example, it can be increased to about 20 to 200 times.
  • the interval between the portions (the length of w) where the second portion 25a1 and the first portion 26a1 arranged in a predetermined direction face each other is constant and contributes stably as a channel.
  • the gate electrode 23 is formed large as shown in FIG. 2A, the gap between the first conductor film 26a and the second conductor film 25a facing the second portion 25a1 or the tip portion of the first portion 26a1.
  • Each channel is also formed. Therefore, if the gap is formed with the minimum required channel length L, the channel width further increases.
  • the aforementioned W / L does not include the contribution of the tip portion. Therefore, the channel width is actually larger. From this point of view, when the light emitting region, that is, the region where the channel 21c is formed is rectangular, as shown in FIG. 2B, the first portion 26a1 and the second portion 25a1 are formed along the long side. The definite length W of the channel width can be increased. In FIG. 2B, the same parts as those in FIG. 2A are denoted by the same reference numerals and description thereof is omitted.
  • the first portions 26a1, 26a2,..., which are part of the first conductor film 26a, are not formed in a shape branched from the first conductor film 26a, but are formed in ninety-nine folds (zigzag) continuously.
  • the second portions 25a1,... Of the second conductor film 25a are inserted between the first portions 26a1,... Of the first conductor film 26a and the second portions 25a1,. ⁇ It is structured to be alternately arranged. That is, the present invention is not limited to the structure in which the comb-like comb teeth shown in FIG. Also in FIG. 2C, the same parts as those in FIG.
  • the present inventors have conducted extensive studies on the cause of color unevenness and / or luminance unevenness of the organic EL display device.
  • the surface of the organic light emitting layer of the OLED has irregularities, Microscopically, the surface of the organic light emitting layer is inclined in various directions and is not completely flat, that is, the normal direction of the surface of the organic light emitting layer is in various directions with respect to the normal direction of the display surface. I found out that it was caused by the inclination.
  • the emitted light has the highest luminance in the normal direction and the luminance decreases as the light is inclined from the normal direction.
  • the size of the sub-pixel is as small as about several tens of ⁇ m per side. For this reason, even if there are slight irregularities, the light emission to the front surface becomes very weak in the sub-pixels having irregularities on the surface of the organic light emitting layer.
  • TFTs are formed on the outer edge of the display panel, and pixels having color unevenness and / or brightness unevenness are inspected after being manufactured.
  • the brightness is adjusted by a circuit. Therefore, there is a problem that the drive circuit becomes complicated.
  • the conventional TFT and the first electrode are connected by embedding an ITO film and an Ag film in a contact hole formed in the planarizing film by sputtering or vacuum deposition.
  • this contact hole is as small as about 5 ⁇ m in diameter.
  • the planarization film is formed of at least a two-layer structure of an inorganic insulating film and an organic insulating film, and the etching rate differs between the inorganic insulating film and the organic insulating film even if the two layers are etched simultaneously. Steps or undercuts are likely to occur.
  • the OLED is formed on a flattening film for flattening the surface on a TFT or the like on which a drive circuit is formed.
  • the surface of the organic insulating film is once flat, and it has been conventionally considered that there is no problem.
  • the surface of the organic insulating film has an arithmetic average roughness Ra of about 100 to 300 nm even when a non-photosensitive resin is used, and is generally used conventionally. It can be seen that the photosensitive resin is more uneven than this, and when the OLED electrode and the organic light emitting layer are formed on this surface, the surface of the organic light emitting layer has the same surface roughness. It was.
  • the conductor layer inside the contact hole that connects the TFT of the drive circuit and the first electrode of the OLED is not formed with low resistance, that is, because the connection portion has resistance, the current is reduced and the luminance is reduced. I found it to decline.
  • the present inventors form a conductor layer 410 embedded in the contact hole 30a by a Ti layer 411 formed by sputtering or the like, and a Cu layer 412 formed by electroplating using the Ti layer 411 as a seed layer.
  • the conductor can be completely embedded in the contact hole 30a and the resistance can be reduced. That is, even if the Ti layer 411 is formed in the contact hole 30a by sputtering or the like, since the metal film is formed in the contact hole 30a, the contact hole 30a is also formed to be large and uniform.
  • the Cu layer 412 is formed by electroplating, the plating solution can easily penetrate even if the contact hole 30a is small, and the Cu layer 412 is also uniformly formed on the entire surface.
  • the Ti layer 411 has a function of preventing Cu from entering the TFT 20.
  • Cu constituting the Cu layer 412 may be, for example, a Cu alloy having a composition of Cu—Mo.
  • the Ti layer 411 is formed by sputtering or the like, it is formed not only inside the contact hole 30a but also on the entire surface of the organic insulating film 32. Therefore, the conductor layer 410 on the surface of the organic insulating film 32 needs to be removed. However, since the Cu layer 412 is chemically stable, it is difficult to etch. On the other hand, as described above, the present inventors have found that the flatness of the surface of the organic insulating film 32 causes display unevenness such as luminance unevenness. Therefore, the Cu layer 412 formed on the organic insulating film 32 is removed by polishing, and the organic insulating film 32 exposed by polishing the Cu layer 412 and the Ti layer 411 is also polished.
  • the metal embedded in the contact hole 30a is formed by the Ti layer 411 and the Cu layer 412, and the surface of the planarizing film 30 and the conductor layer 410 embedded in the contact hole 30a is It is characterized by being polished and having an arithmetic average roughness Ra of 50 nm or less.
  • the surface roughness is preferably as small as possible.
  • Patent Document 1 it is not necessary to have a flatness of 20 nm or less, and the connection resistance is stable even when the arithmetic average roughness Ra is 20 nm or more. It was found that the color unevenness or the brightness unevenness hardly appears. In other words, the lower the surface roughness, the better, so the lower limit is not set.
  • the polishing operation becomes difficult, so the arithmetic average roughness is 20 nm or more and 50 nm or less. It is preferable.
  • the contact hole 30a is further formed in the planarizing film 30, and the conductor layer 410 containing Cu or Cu alloy having low contact resistance with Ag or APC constituting the first electrode 41 of the OLED 40 is formed into the contact hole. Since it is embedded in 30a, the resistance between the TFT 20 and the OLED 40 is reduced. Thereby, the power consumption of the organic EL display device is reduced.
  • FIG. 1A shows one pixel of an organic EL display device according to an embodiment (strictly, subpixels of red, green, and blue in one pixel, but in this specification, these subpixels are also included.
  • a schematic cross-sectional view of one pixel (sometimes referred to as one pixel) is shown.
  • the substrate 10 needs to transmit light emitted from the organic light emitting layer 43, and is a translucent material and an insulating substrate is used. Specifically, a resin film such as a glass substrate or polyimide is used. By using the resin film, the organic EL display device can be made flexible and can be attached to a curved surface or the like.
  • the substrate 10 is a glass substrate, it is not necessary, but when the substrate 10 is a resin film such as polyimide, it is difficult to form a semiconductor layer made of silicon or the like, so that the base coat layer 11 is formed on the surface of the substrate 10.
  • the base coat layer 11 for example, a stacked body of SiO 2 (silicon oxide) with a thickness of 500 nm / SiN x (silicon nitride) with a thickness of 50 nm / SiO 2 with a thickness of about 250 nm is formed by plasma CVD.
  • a drive circuit including the TFT 20 is formed on the surface of the base coat layer 11. Although only the cathode wiring 27 is shown in FIGS. 1A to 1C, other gate wirings and signal wirings are formed in the same manner. In FIGS. 1A to 1C, only the TFT 20 for driving the OLED 40 is shown, but other TFTs such as other switching TFTs are formed in the same manner. In the case of a top emission type organic EL display device, this drive circuit can be formed over the entire surface below the light emitting region of the OLED 40.
  • the TFT or the like needs to be formed in a portion that does not overlap the light emitting region in plan view.
  • an inclined surface is formed at the boundary between the region where the TFT or wiring at the peripheral portion of the OLED 40 is formed and the region where the TFT below the light emitting region is not formed, unevenness can be formed at the peripheral portion of the light emitting region, It causes the display quality to deteriorate. Therefore, the same flatness is required even in the bottom emission type.
  • a semiconductor layer 21 is formed on a gate electrode 23 via a gate insulating film 22.
  • the gate electrode 23 is formed by patterning after forming a film of Mo or the like having a thickness of about 250 nm simultaneously with the cathode wiring 27 and the like.
  • the gate insulating film 22 provided on the surface of the gate electrode 23 and the base coat layer 11 is made of SiO 2 or the like having a thickness of about 50 nm, and the semiconductor layer 21 provided on the surface of the gate insulating film 22 is made of a-Si. The thickness is about 200 nm. In the example shown in FIG.
  • a second semiconductor layer 211 made of a high impurity concentration a-Si is formed on the surface of the semiconductor layer 21.
  • the second semiconductor layer 211 is provided in order to improve electrical connection between the semiconductor layer 21, the second conductor film 25 a constituting the source electrode 25, and the first conductor film 26 a constituting the drain electrode 26. Therefore, without forming the second semiconductor layer 211, the corresponding region of the semiconductor layer 21 may have a high impurity concentration by doping or the like.
  • a second conductive film 25a constituting the source electrode 25 and a first conductive film 26a constituting the drain electrode 26 are formed on the entire surface by patterning after forming a conductive film made of Ti / Al / Ti or the like. Has been. As described above, the first conductor film 26a and the second conductor film 25a are formed so that the first portions 26a1,... And the second portions 25a1,.
  • the conductor layer 410 embedded in the contact hole 30a is formed, and the source electrode 25 is formed by the conductor layer 410. Is connected to the first electrode 41 of the organic light emitting device 40.
  • the first conductor film 26a constituting the drain electrode 26 is connected to the drive circuit at a portion not shown.
  • the first conductor film 25a and the second conductor film 25a are formed on the surface of the base coat layer 11, and the surfaces of the base coat layer 11, the first conductor film 25a, and the second conductor film 25a are formed.
  • the semiconductor layer 21 is formed, the gate insulating film 22 is formed on the surface of the semiconductor layer 21, and the gate electrode 23 is formed on the surface of the gate insulating film 22, thereby forming the TFT 20.
  • FIG. 1C is the same as the structure of a TFT using LTPS, but a similar structure can also be made with a-Si. That is, the semiconductor layer 21 made of a-Si is formed on the base coat layer 11, and the portions connected to the source electrode 25 and the drain electrode 26 are doped with high concentration, whereby the source 21s and the drain 21d are formed. In the meantime, a lightly doped channel 21c is formed. A gate insulating film 22 and a gate electrode 23 are formed thereon, and an interlayer insulating film 24 composed of a SiO 2 film having a thickness of about 300 nm and a SiN x film having a thickness of about 300 nm is formed thereon.
  • a conductor film is buried in the contact hole 24 a via the interlayer insulating film 24 and connected to the source 21 s, connected to the second conductor film 25 a and the drain 21 d serving as the source electrode 25, and the first serving as the drain electrode 26.
  • a conductor film 26a is formed.
  • the electrode connection portions of the source 21s and the drain 21d are doped with B (boron) ions to be p + , and the dopant is activated by annealing.
  • a contact hole 30a is formed in the planarizing film 30, and a conductor layer 410 is formed therein.
  • the contact hole 30a may be formed by collectively forming the inorganic insulating film 31 and the organic insulating film 32, or, as will be described later, after forming the first contact hole 30a1 in the inorganic insulating film 31, the photosensitive organic insulation.
  • the second contact hole 30a2 may be formed to be overlapped by exposure and development to form the contact hole 30a.
  • the organic insulating film 32 is planarized by CMP so that the surface has an arithmetic average roughness Ra of 50 nm or less.
  • the arithmetic average roughness Ra is preferably 20 nm or more.
  • the conductor layer 410 is formed of a Ti layer 411 having a thickness of about 25 to 100 nm and a Cu layer 412 having a thickness of about 1000 to 2000 nm. Since the Ti layer 411 is formed on the entire surface by sputtering or the like, it is formed without a gap even if there is a step in the contact hole 30a.
  • the Cu layer 412 is formed by electroplating using the Ti layer 411 as a current supply layer (seed layer). Therefore, even if there is a step in the contact hole 30a, the conductor layer 410 has a low resistance continuously without a break.
  • Cu constituting the Cu layer 412 may be, for example, a Cu alloy having the above-described composition.
  • the second contact 45 for connecting the second electrode (cathode) of the organic EL display device to the cathode wiring 27 is formed of a Ti layer 411 and a Cu layer 412.
  • An Ag film 413 is formed to a thickness of about 100 nm on the surface of the flattened film 30 and the conductor layer 410 embedded in the contact hole 30a by sputtering or the like. Further, an ITO film is formed on the surface of the Ag film 413.
  • the first electrode (anode) 41 of the OLED 40 is formed by patterning through a photolithography process. This Ag is very familiar with Cu and Cu alloy of the conductor layer 410 and is bonded well, so that the contact resistance between them is reduced. Accordingly, since the resistance between the TFT 20 and the OLED 40 is also reduced, the power consumption of the organic EL display device is reduced.
  • Ag constituting the Ag film 413 may be APC, and the same effect as the above-described Ag can be obtained.
  • ITO constituting the ITO film 413 is a light-transmitting material having a work function of about 5 eV, and improves the hole injection property in relation to the organic light emitting layer 43. Therefore, an ITO film having a thickness of about 10 nm is laminated on the surface of the first electrode 41 made of Ag or APC.
  • an ITO film is formed to a thickness of about 300 nm to 1 ⁇ m.
  • Each pixel is partitioned at the peripheral edge of the first electrode 41, and an insulating bank 42 made of an insulating material for insulating the first electrode 41 and the second electrode 44 is formed.
  • An organic light emitting layer 43 is stacked on the first electrode 41 surrounded.
  • the organic light emitting layer 43 is stacked on the first electrode 41 exposed by being surrounded by the insulating bank 42. Although the organic light emitting layer 43 is shown as a single layer in FIGS. 1A to 1C, etc., various materials are laminated to form a plurality of layers. In addition, since the organic light emitting layer 43 is weak against moisture and cannot be patterned after being formed on the entire surface, an evaporated or sublimated organic material is selectively deposited only on necessary portions using a deposition mask. Formed by. Alternatively, the organic light emitting layer 43 may be formed by printing.
  • a hole injection layer made of a material with good ionization energy consistency that improves the hole injection property may be provided.
  • a hole transport layer capable of improving the stable transport of holes and confining electrons (energy barrier) in the light emitting layer is formed of, for example, an amine material.
  • a light emitting layer selected according to the emission wavelength is formed thereon by doping red or green organic fluorescent material with Alq 3 (tris (8-quinolinolato) aluminum) for red and green, for example.
  • a DSA disilarylene
  • the light emitting layer when colored with a color filter (not shown), the light emitting layer can be formed of the same material without doping.
  • an electron transport layer that further improves the electron injection property and stably transports electrons is formed of Alq 3 or the like.
  • Each of these layers is laminated with a thickness of about several tens of nanometers to form a laminated film of the organic light emitting layer 43.
  • An electron injection layer for improving electron injection properties such as LiF (lithium fluoride) and Liq (8-hydroxyquinolinatolithium) may be provided between the organic light emitting layer 43 and the second electrode 44. .
  • LiF lithium fluoride
  • Liq (8-hydroxyquinolinatolithium
  • the light emitting layer may be formed into a color display device by a color filter without depositing an organic material of a material corresponding to each color of R, G, and B. . That is, the light emitting layer may be formed of the same organic material, and the light emission color may be specified by a color filter (not shown).
  • the hole transport layer, the electron transport layer, and the like are preferably deposited separately using a material suitable for the light emitting layer if the light emitting performance is important. However, in consideration of the material cost, the same material may be laminated in common for two colors of R, G, and B.
  • the second electrode 44 is formed on the surface thereof. Specifically, the second electrode (cathode) 44 is formed on the organic light emitting layer 43. The second electrode 44 is formed continuously in common across all pixels. The second electrode 44 is connected to the cathode wiring 27 via the second contact 45 formed on the planarizing film 30 and the first contact 28 formed on the insulating films 22 and 24 of the TFT 20. The second electrode 44 is connected to the cathode wiring 27 via the second contact 45 formed on the planarizing film 30. In the example of FIG.
  • the first contact 28 formed on the insulating films 22 and 24 of the TFT 20 is interposed between the second contact 45 and the cathode wiring 27.
  • the second electrode 44 is formed of a translucent material, for example, a thin Mg—Ag (magnesium-silver alloy) eutectic film, and is easily corroded by moisture. Therefore, the second electrode 44 is covered with a coating layer 46 provided on the surface thereof. Yes.
  • the cathode material is preferably a material having a low work function, and an alkali metal or an alkaline earth metal can be used. Mg (magnesium) is preferable because it has a work function as small as 3.6 eV, but it is active and unstable.
  • Al aluminum
  • Al also has a work function as small as about 4.25 eV, and can be sufficiently used by using LiF as a base. Therefore, in the bottom emission type, Al can be formed thick on the second electrode 44.
  • the covering layer 46 is made of, for example, an inorganic insulating film such as SiN x or SiO 2, or an organic insulating film such as TFE (tetrafluoroethylene), and can be formed by a single layer or a laminated film of two or more layers.
  • the thickness of one layer is about 0.1 ⁇ m to 0.5 ⁇ m, and preferably it is a laminated film of about two layers.
  • the covering layer 46 is preferably formed in multiple layers with different materials.
  • the covering layer 46 is formed of a plurality of layers, so that even if a pinhole or the like is formed, the pinholes hardly coincide with each other in the plurality of layers, and are completely shielded from the outside air.
  • the coating layer 46 is formed so as to completely cover the organic light emitting layer 43 and the second electrode 44. Note that an organic insulating material may be provided between the two layers of the inorganic insulating film.
  • Example 1 (Method for manufacturing organic EL display device) Example 1 Next, a method of manufacturing the organic EL display device shown in FIG. 1A will be described with reference to the flowcharts of FIGS. 4A to 4B and the manufacturing process diagrams of FIGS. 5A to 5G.
  • a drive circuit including the TFT 20 is formed on the substrate 10 (S1 in FIG. 4A).
  • the base coat layer 11 is formed on the substrate 10.
  • the base coat layer 11 is formed by forming a SiO 2 layer with a thickness of about 500 nm by, for example, a plasma CVD method, and forming a SiN x layer with a thickness of about 50 nm on the SiN x layer. It is formed by laminating a SiO 2 layer to a thickness of about 250 nm (S11 in FIG. 4B).
  • a metal film such as Mo is formed on the surface of the base coat layer 11 by sputtering or the like, and patterned, thereby forming the gate electrode 23, the cathode wiring 27, and other gate wiring, signal wiring, and the like ( S12).
  • the gate insulating film 22 is formed on the entire surface (S13).
  • the gate insulating film 22 is formed by forming a SiO 2 layer with a thickness of about 50 nm by plasma CVD.
  • a semiconductor layer 21 made of an a-Si layer is formed on the surface of the gate insulating film 22 by plasma CVD (S14).
  • the semiconductor layer 21 is subjected to dehydrogenation processing by annealing at, for example, about 350 ° C. for about 45 minutes.
  • the second semiconductor layer 211 made of Si having a high impurity concentration at a portion connected to the second conductor film 25 a constituting the source electrode 25 and the first conductor film 26 a constituting the drain electrode 26. Is formed to a thickness of about 10 nm (S15). Without forming the second semiconductor layer, the portion of the semiconductor layer 21 to which the first conductor film 26a and the second conductor film 25a are connected may be doped with impurities.
  • a conductor film is formed to a thickness of about 200 nm to 800 nm by a method such as sputtering, and the first conductor film 26a and the second conductor film 25a are formed by patterning (S16).
  • the first conductor film 26a and the second conductor film 25a are patterned after sputtering or the like, thereby laminating about 300 nm of a Ti film and about 300 nm of an Al film, and laminating about 100 nm of Ti thereon, for example, Each is formed in a planar shape as shown in FIG. 2A.
  • the second semiconductor layer 211 sandwiched between the first conductor film 26a and the second conductor film 25a is removed by etching.
  • a drive circuit including the TFT 20, that is, a portion called a backplane is formed.
  • an inorganic insulating film 31 is formed on the surface of the drive circuit (returning to FIG. 4A, S2).
  • the inorganic insulating film 31 is made of SiN x with a thickness of about 200 nm by, for example, plasma CVD. This functions as a barrier layer that prevents the components of the organic insulating film 32 from entering the TFT 20.
  • the organic insulating film 32 is formed on the surface of the inorganic insulating film 31 (S3).
  • the organic insulating film 32 is embedded in a portion having an uneven surface by forming the TFT 20 or the like, and the surface of the organic insulating film 32 is easily flattened by applying a liquid resin.
  • the organic insulating film 32 is formed to have a thickness of about 2 ⁇ m, and for example, a polyimide resin or an acrylic resin can be used. A photosensitive resin in which a photopolymerization initiator is mixed in these resins may be used. This example will be described later. However, a non-photosensitive resin that does not contain a photopolymerization initiator is preferred because of its high purity and high surface smoothness. In particular, an acrylic resin is preferable because it is inexpensive.
  • the inorganic insulating film 31 and the organic insulating film 32 constitute a planarizing film 30.
  • a contact hole 30a reaching the TFT 20 is formed in the planarizing film 30 (S4).
  • the contact hole 30a is formed by forming a resist mask and performing etching such as dry etching in the same manner as the contact hole 24a described above.
  • etching such as dry etching in the same manner as the contact hole 24a described above.
  • the etching rates of the two are different, so that the etching is particularly performed by dry etching. Therefore, it is preferable because a step is hardly generated at the interface between the two.
  • a conductor layer 410 composed of a Ti layer 411 and a Cu layer 412 is formed inside the contact hole 30a and on the surface of the organic insulating film 32 (S5).
  • the Ti layer 411 is formed to the aforementioned thickness by a method such as sputtering, and then the Cu layer 412 is formed by electroplating using the Ti layer 411 as a current supply layer (seed layer).
  • seed layer As described above, Cu constituting the Cu layer 412 can be replaced with a Cu alloy.
  • the conductor layer 410 on the surface of the organic insulating film 32 is removed by polishing, and the surface of the organic insulating film 32 is further planarized by CMP polishing (S6). Since Cu and Cu alloys are chemically stable, etching and the like are difficult. Therefore, the conductor layer formed on the surface of the organic insulating film 32 is removed by mechanical polishing. As a result, the surface of the conductor layer 410 embedded in the contact hole 30a and the surface of the organic insulating film 32 are substantially flush, and the surface of the organic insulating film 32 is flattened even when viewed microscopically. .
  • the conductor layer 410 is polished by mixing a polishing agent made of fine particles such as cerium oxide (CeO 2 ), silica (SiO 2 ) or alumina (Al 2 O 3 ), and a pH adjusting agent in water or alcohol.
  • the conductive layer 410 on the organic insulating film 32 is removed by polishing with slurry.
  • silica fumed silica that is oxidized and desalted in a flame using SiCl 4 (silicon tetrachloride) as a raw material is preferable.
  • the surface roughness is a flat surface with an arithmetic average roughness Ra of 50 nm or less.
  • the second contact 45 for connecting the cathode (second electrode) of the organic EL display device to the cathode wiring 27 is similarly formed of the Ti layer 411 and the Cu layer 412.
  • the organic insulating film 32 is coated with a liquid resin by a method such as slit and spin and dried, the surface is likely to be flat. As described above, this surface has an arithmetic average surface roughness. Ra is formed to be about 100 to 300 nm. However, as described above, the present inventors have found that the unevenness of color and / or luminance appears due to the flatness of only the application of the organic insulating film 32 and the light emission characteristics cannot be sufficiently satisfied. Therefore, polishing is performed by CMP polishing so that the flatness of the surface is 50 nm or less in terms of arithmetic average roughness Ra.
  • this flatness is preferably as small as possible, it does not require very flatness of 20 nm or less as disclosed in Patent Document 1. If it was about 50 nm or less, color unevenness and / or luminance unevenness did not appear to be a problem.
  • the Cu layer 412 is chemically stable, it is preferably performed by mechanical polishing, but the organic insulating film 32 is preferably polished by CMP using the above-described abrasive. Further, the smaller the surface roughness is, the better. Therefore, the lower limit is not set, but since the polishing work becomes difficult, the surface roughness is preferably 20 nm or more and 50 nm or less.
  • the first electrode 41 of the OLED 40 is formed on the surface of the organic insulating film 32 so as to be connected to the conductor layer 410 formed in the contact hole 30a (S7).
  • a lower layer in which an Ag film 413 is stacked with a thickness of about 100 nm and an upper layer made of an ITO film 414 with a thickness of about 10 nm are formed, and then a resist film is formed and a photolithography process is performed.
  • the first electrode 41 is formed by forming a mask and performing etching such as wet etching.
  • the Ag film 413 that is in close contact with the Cu layer 412 of the conductor layer 410 inside the contact hole 30a is formed, so that the contact resistance between the conductor layer 410 and the first electrode 41 is reduced. Furthermore, by forming the ITO film 414 on the surface of the Ag film 413, the first electrode 41 having good consistency with the organic light emitting layer 43 formed thereon is formed. Note that Ag constituting the Ag film 413 can be replaced with APC.
  • the organic light emitting layer 43 is formed on the first electrode 41 (S8).
  • each bank is defined at the peripheral edge of the first electrode 41, and an insulating bank 42 for preventing contact between the cathode and the anode is formed.
  • the insulating bank 42 may be an inorganic insulating film such as SiO 2 or an organic insulating film such as polyimide or acrylic resin, and is formed so that a predetermined location of the first electrode 41 is exposed.
  • the insulating bank 42 is formed to have a height of about 1 ⁇ m.
  • various organic materials are stacked on the organic light emitting layer 43, and the stacking of the organic materials is performed by, for example, vacuum deposition.
  • R, G, B, etc. are made through the opening of the deposition mask.
  • the desired sub-pixel is formed through an evaporation mask having an opening.
  • a layer such as LiF that improves the electron injection property may be formed on the surface of the organic light emitting layer 43.
  • it can form by printing by the inkjet method etc. not by vapor deposition.
  • the reason why Ag is used for the first electrode 41 is that the light emitted from the organic light emitting layer 43 is reflected and used as a top emission type.
  • a second electrode (cathode) 44 is formed on the organic light emitting layer 43 (S9).
  • the second electrode 44 is formed as a cathode by forming a thin Mg—Ag eutectic film on the entire surface by vapor deposition or the like and patterning it.
  • the second electrode 44 is also formed on the second contact 45 and is connected to the cathode wiring 27 via the second contact 45 and the first contact 28.
  • the Mg—Ag eutectic film since the melting points of Mg and Ag are different, the Mg—Ag eutectic film is evaporated from separate crucibles to be eutectic during film formation. It is formed in a thickness of about 10 to 20 nm at a ratio of about 90% by mass of Mg and about 10% by mass of Ag.
  • a coating layer 46 that protects the second electrode 44 and the organic light emitting layer 43 from moisture or oxygen is formed on the second electrode 44.
  • the covering layer 46 protects the second electrode 44 and the organic light emitting layer 43 that are sensitive to moisture or oxygen, and thus hardly absorbs moisture and the like, and an inorganic insulating film such as SiO 2 or SiN x is formed by a CVD method or the like.
  • the covering layer 46 is preferably formed so that the end thereof is in close contact with an inorganic film such as the inorganic insulating film 31. This is because bonding between inorganic films is performed with good adhesion, but it is difficult to obtain complete bonding with organic films. Therefore, it is preferable that a part of the organic insulating film 32 is removed and bonded to the underlying inorganic insulating film 31. By doing so, intrusion of moisture and the like can be completely prevented.
  • the organic EL light emitting device shown in FIG. 1A is manufactured.
  • the surface of the conductor layer 410 embedded in the contact hole 30a at the junction with the first electrode 41 is also polished, so that the surface roughness is 50 nm or less. . Therefore, even if the organic light emitting layer 43 is formed in a region overlapping the contact hole 30a and the conductor layer 410 in plan view, display unevenness does not occur. Therefore, even in a small organic EL display device that is mounted on a portable device or the like and has a small space for forming a drive circuit, the organic light emitting elements can be arranged at a narrower pitch than conventional ones.
  • Example 2 In the manufacturing method of Example 1 shown in FIGS. 4A to 4B and FIGS. 5A to 5G, the flattening film 30 is formed by successively forming the inorganic insulating film 31 and the organic insulating film 32, and the contact holes 30a are formed collectively.
  • the organic insulating film 32 the organic insulating film 32 made of a photosensitive organic material containing a photopolymerization initiator is formed, and after the inorganic insulating film 31 is formed, the first contact hole 30a1 is formed.
  • the photosensitive organic insulating film 32 may be formed on the second contact hole 30a2, and the second contact hole 30a2 may be formed by exposure and development to form the contact hole 30a.
  • FIGS. 6A-6B An example is shown in FIGS. 6A-6B.
  • the process shown in FIG. 5A is performed in the same manner as in the first embodiment.
  • the first contact hole 30a1 is formed at the position where the contact hole 30a is formed.
  • the first contact hole 30a1 is formed by forming a resist film and then opening the resist film by a photolithography process. Etching is performed by dry etching or the like using the resist film as a mask. Is formed.
  • the photosensitive organic insulating film is formed, the second contact hole 30a2 can be easily formed.
  • the addition of the photopolymerization initiator reduces the leveling effect of the organic insulating film, so that the surface roughness becomes rough. .
  • the surface is polished by CMP, no problem occurs.
  • an organic insulating film 32 is formed, and a second contact hole 30a2 is formed at the position of the first contact hole 30a1 of the inorganic insulating film 31 by exposure and development.
  • the second contact hole 30a2 becomes the contact holes 30a and 30b continuously with the first contact hole 30a1.
  • the structure is the same as that shown in FIG. 5B, and the subsequent steps are the same as those in the first embodiment. Therefore, the description is omitted.
  • the surface of the conductor layer 410 embedded in the contact hole 30a at the junction with the first electrode 41 is polished, and the surface roughness is 50 nm or less.
  • the organic light emitting layer 43 is formed in a region overlapping with 30a and the conductor layer 410 in a plan view, display unevenness does not occur. Therefore, even in a small organic EL display device that is mounted on a portable device or the like and has a small space for forming a drive circuit, the organic light emitting elements can be arranged at a narrower pitch than conventional ones.
  • An organic EL display device includes a substrate having a surface on which a driving circuit including a thin film transistor is formed, a planarization film that planarizes the surface of the substrate by covering the driving circuit, A first electrode formed on the surface of the planarization film and connected to the driving circuit; an organic light emitting layer formed on the first electrode; and a second electrode formed on the organic light emitting layer.
  • the thin film transistor includes a gate electrode, a drain electrode, a source electrode, and a region serving as a channel of the thin film transistor, includes a semiconductor layer extending along a predetermined direction, and constitutes the drain electrode.
  • the first conductor film and the second conductor film so that a part of each of the first conductor film and the second conductor film constituting the source electrode are alternately arranged along the predetermined direction.
  • a film is disposed, and the channel is the semiconductor layer sandwiched between a part of the adjacent first conductor film and a part of the second conductor film, and the driving circuit and the first electrode Is connected via a conductor layer embedded in a contact hole formed in the planarization film, and the conductor layer includes a titanium layer and a copper layer or a copper alloy layer, and the planarization film
  • the surface is formed with an arithmetic average roughness Ra of 50 nm or less.
  • the W / L of the thin film transistor is increased, a thin film transistor having a high current driving capability can be obtained, while a complicated shape reflecting the shapes of the first conductive film and the second conductive film inorganic is obtained. Unevenness is formed on the surface of the drive circuit including the thin film transistor. However, since a planarized film having a surface with an arithmetic average roughness Ra of 50 nm or less is formed, the unevenness of the base of the organic light emitting element is eliminated microscopically.
  • the display quality of the organic EL display device can be greatly improved.
  • the conductor layer including the copper layer or the copper alloy layer is embedded in the contact hole formed in the planarizing film, it is possible to finely form copper or a copper alloy that is difficult to be etched. Thereby, since the thin film transistor and the organic light emitting element can be connected via the copper layer or the copper alloy layer, the power consumption of the organic EL display device is reduced.
  • the surface of the conductor layer embedded in the contact hole may be formed to the arithmetic average roughness Ra by polishing.
  • the embedded conductor layer and the desired arithmetic average roughness Ra can be easily obtained.
  • the first electrode may include a silver film or an APC film and an ITO film.
  • the contact resistance between the conductor and the first electrode is reduced. Thereby, consumption electrodes of the organic EL display device are reduced.
  • the silver film or the APC film is connected to the copper layer or the copper alloy, and the ITO layer is connected to the organic light emitting layer. It may be formed at the interface.
  • the silver film or the APC film is connected to the copper layer or the copper alloy, the contact resistance between the conductor and the first electrode is reduced. Thereby, consumption electrodes of the organic EL display device are reduced.
  • the ITO layer is formed at the interface with the organic light emitting layer, the first electrode has good consistency with the organic light emitting layer.
  • the first conductor film and the second conductor film are each formed in a comb shape in a planar shape, Each of the first conductor film and the second conductor film may be formed so that the respective comb teeth portions mesh with each other.
  • the light emitting region of the light emitting element is formed in a rectangular shape, and the thin film transistor is formed in a lower layer of the light emitting region.
  • a part of the conductor film and a part of the second conductor film facing each other may be formed along the long side of the rectangular shape.
  • the first conductor film and the second conductor film can be easily arranged in a rectangular shape within the limited area of the semiconductor layer, a thin film transistor having a large W / L can be obtained. It can be formed efficiently.
  • the thin film transistor is disposed so as to three-dimensionally overlap the organic light emitting element, the pixel can be formed small. Thereby, the organic EL light emitting device can be manufactured in a small size.
  • the region sandwiched between a part of the adjacent first conductor film and a part of the second conductor film is provided.
  • a plurality of the semiconductor layers are made of an amorphous semiconductor, and the plurality of sums of the lengths of the opposing portions of the plurality of adjacent first conductor films and the second conductor films are adjacent to each other.
  • Is W and L is the interval between the facing portions, W / L may be 50 or more and 500 or less.
  • a method for manufacturing an organic EL display device includes a step of forming a driving circuit including a thin film transistor on a substrate, and a step of forming an inorganic insulating film and an organic insulating film on the surface of the driving circuit. And forming a contact hole reaching the thin film transistor in the organic insulating film and the inorganic insulating film, and forming a titanium layer and a copper layer or a copper alloy layer in the contact hole and on the surface of the organic insulating film. Forming a conductor layer, removing the conductor layer on the surface of the organic insulating film by polishing, and further planarizing the surface of the organic insulating film by polishing the surface of the conductor layer.
  • the transistor includes a gate electrode, a gate insulating film, and a channel region, a semiconductor layer extending along a predetermined direction, and a first conductor film and a source electrode serving as a drain electrode connected to the semiconductor layer.
  • the first conductor film and the second conductor film are formed such that a part of each of the first conductor film and the second conductor film is alternately arranged along the predetermined direction.
  • the channel is the semiconductor layer sandwiched between a part of the adjacent first conductor film and a part of the second conductor film.
  • the W / L of the thin film transistor is increased, a thin film transistor having a high current driving capability can be obtained, while a complicated shape reflecting the shapes of the first conductive film and the second conductive film inorganic is obtained. Unevenness is formed on the surface of the drive circuit including the thin film transistor.
  • the base of the organic light-emitting element is polished, the unevenness on the surface is eliminated microscopically. As a result, light traveling in a slanting direction microscopically is suppressed, generation of color unevenness and / or luminance unevenness can be suppressed, and the display quality of the organic EL display device can be greatly improved.
  • the conductor layer including the copper layer or the copper alloy layer is embedded in the contact hole formed in the planarizing film, it is possible to finely form copper or a copper alloy that is difficult to be etched. Thereby, since the thin film transistor and the organic light emitting element can be connected via the copper layer or the copper alloy layer, the power consumption of the organic EL display device is reduced.
  • a silver film or an APC film is formed on the surface of the copper layer or the copper alloy layer. Then, an ITO film may be formed and then patterned.
  • the contact resistance between the conductor and the first electrode is reduced.
  • consumption electrodes of the organic EL display device are reduced.
  • the semiconductor layer is made of an amorphous semiconductor, and the semiconductor layer is between the first conductor film and the second conductor film.
  • a semiconductor layer having a high impurity concentration may be interposed between the two.
  • the contact resistance between the semiconductor layer made of an amorphous semiconductor, the first conductor film, and the second conductor film is reduced by the high impurity concentration semiconductor layer.
  • the consumption electrode of the device is reduced.
  • Substrate 20 TFT (Thin Film Transistor) 21 semiconductor layer 21c channel 23 gate electrode 25 source electrode 25a second conductor film 26 drain electrode 26a first conductor film 30 planarizing film 30a contact hole 31 inorganic insulating film 32 organic insulating film 40 OLED (organic light emitting element) 41 First electrode (anode) 43 Organic light emitting layer 44 Second electrode (cathode) 410 Conductor layer 413 Ag film 414 ITO film

Abstract

ＴＦＴを含む駆動回路が形成された基板と、駆動回路を覆って基板の表面を平坦化する平坦化膜と、平坦化膜の表面に形成され、駆動回路と接続された有機発光素子とを備えている。ＴＦＴは、ゲート電極、ドレイン電極、ソース電極、及びチャネルとなる領域を含み、所定方向に沿って延びる半導体層を有している。ドレイン電極を構成する第１導体膜と、ソース電極を構成する第２導体膜の各一部分が、所定方向に沿って交互に並ぶように第１導体膜及び第２導体膜が配置されている。駆動回路と有機発光素子との接続が、平坦化膜に形成されたコンタクト孔の内部に埋め込まれたＴｉ層及びＣｕ層（Ｃｕ合金層）を含む導体層を介して行われ、平坦化膜の表面は、算術平均粗さＲａで５０ｎｍ以下に形成されている。

Description

有機ＥＬ表示装置及びその製造方法
　本発明は、有機ＥＬ表示装置及びその製造方法に関する。
　近年、大型のテレビジョン、携帯機器などで、有機ＥＬ表示装置が採用される傾向にある。有機ＥＬ表示装置は、絶縁基板の上に、各画素の領域にスイッチング素子、駆動素子などの能動素子としての薄膜トランジスタ（以下、ＴＦＴともいう）を用いた駆動回路が形成され、その上に各画素の有機発光素子がＴＦＴと接続するように形成されることによって構成されている。有機ＥＬ表示装置としては、発光素子の上面を表示面とするトップエミッション型と、絶縁基板の裏面を表示面とするボトムエミッション型とがあり、トップエミッション型では、有機発光素子の表示領域によらず、その下方に前述の駆動回路が形成される。一方、ボトムエミッション型では、表示領域の周囲に駆動回路が形成される。そのため、駆動回路を形成するスペースが少ない携帯機器などの小型の有機ＥＬ表示装置では、トップエミッション型にして表示領域のほぼ全面の下方にＴＦＴなどの駆動回路が形成されるような構成が多用される。一方、ボトムエミッション型では、画素間のスペースに多少余裕のある大型のテレビジョンなどに適している。
　この駆動回路に用いられるＴＦＴの半導体は、アモルファスシリコンからなる半導体の成膜によって形成される。しかし、アモルファスシリコン（非晶質シリコン：以下、ａ－Ｓｉともいう）は、電子移動度が小さいので、多くの電流を必要とする場合には、レーザ光の照射によって低温ポリシリコン（低温多結晶シリコン：以下、ＬＴＰＳともいう）にして使用されている。有機ＥＬ表示装置は、有機発光素子（以下、ＯＬＥＤともいう）が電流駆動であるため、その駆動素子としてのＴＦＴは、多くの電流を流せるようにする必要がある。そのため、ａ－ＳｉからＬＴＰＳに改質することが必須となる。
　また、ＴＦＴなどによって駆動回路が形成されるとその表面が凸凹になる。その上にＯＬＥＤが形成されるので、駆動回路の上を、樹脂材料などで被覆することによって平坦化膜を形成している。そうすることによって、表面の平坦化が行われている。この平坦化膜は、従来、ＴＦＴが形成された後に、バリア層とする無機絶縁膜が形成され、前述のＯＬＥＤとＴＦＴとを接続するコンタクト孔をフォトリソグラフィ工程によって形成し、その上に感光性の有機絶縁膜を成膜して、フォトリソグラフィ工程と、ウェット現像によるコンタクト孔の形成によって得られていた。このように有機絶縁膜を形成することによって、ＴＦＴなどの形成による表面の凸凹が平坦化されている。
　特許文献１には、アクティブマトリクス型表示装置のピクセルごとのスイッチング素子などに好適な、小さな専有面積と優れたトランジスタ特性とを両立したＴＦＴ及びその製造方法が開示されている。これは、同一構成のＴＦＴをＣＭＰ処理によって表面の凹凸を２０ｎｍ以下とされた層間絶縁膜を介して、垂直に複数層のＴＦＴを一体的に形成するものである。すなわち、微細なＴＦＴを形成する際に、浅い焦点深度に対応するために層間絶縁膜の表面の平坦度を２０ｎｍ以下にするもので、ＴＦＴの上にＯＬＥＤを形成するための平坦化ではない。
特開２０１７－１１１７３号公報
　前述したように、ＯＬＥＤでは、駆動素子に大きな電流が流れるため、ａ－Ｓｉでは十分な動作が得られない。しかし、レーザ光の照射によってＬＴＰＳとするとき、大きな面積に均一な強さのレーザ光を照射することが困難である。特に近年の表示装置の大形化、電子機器の価格低下に伴い製造段階では大きいマザー基板で多数個を一度に形成することが行われており、そのマザー基板の大きさは、例えば液晶表示装置ではＧ６（約１５００ｍｍ×１８５０ｍｍ）から、現在ではＧ１２まで大型化しており、Ｇ１０でも、２８５０ｍｍ×３０５０ｍｍ程度である。このような大型のマザー基板にレーザ光を照射するには、部分的な照射を走査しながら行うことになるが、部分的な照射でもレーザ光の強度は均一にはならず、ましてや走査しながらレーザ光の照射を行うと、非常に不均一な照射になる。レーザ光の強度が異なると、結晶化の程度が異なり、同じ電圧でも駆動電流が異なることになる。各画素で駆動電流が異なると、画素によって輝度が変り、輝度ムラ、色ムラなどの表示ムラの原因になるという問題がある。この点、電流駆動のＯＬＥＤは、電圧駆動の液晶表示素子とは大きな相違がある。
　さらに、大きなマザー基板にレーザ光源を走査しながら照射することは、装置的にも大掛かりになり、コスト上昇の原因にもなる。
　前述したような画素による輝度ムラなどを解消するため、さらにＴＦＴを作りこんで、回路的に表示ムラを抑制する方法も考えられているが、ＴＦＴが増えると、発光素子の発光領域の下側で凹凸がさらに増えるという問題がある。このような凹凸を平坦化するため、有機絶縁膜をＴＦＴなどの駆動回路の上に形成して、その上にＯＬＥＤが形成されるが、本発明者らが鋭意検討を重ねて調べた結果、この有機絶縁膜による平坦化では十分な平坦度が得られず、その非平坦性に起因して輝度ムラ、色ムラなどの表示ムラが生じることを見出した。
　さらに、ＯＬＥＤの有機発光層が平坦でない場合には、有機発光層の表面に反射率の大きい層を設けてマイクロキャビティにすることによって発光出力を高める場合に、反射層にも凹凸が形成され、乱反射して完全な共振器とすることができず、出力の増大を得ることができなくなるという問題もある。
　一方、微細なＴＦＴを製造するための平坦性を必要とするものではないので、前述の特許文献１に記載されているような表面平坦度が２０ｎｍ以下という厳しい平坦度でなくても、有機発光層で発光する光が、ほぼ正面を中心に発光する程度に平坦になっていればよい。
　さらに、トップエミッション型の場合、絶縁基板の表面方向への光取り出し効率を高めるために、ＯＬＥＤの陽極は、可視光に対する反射率が高いＡｇ（銀）やＡＰＣ（銀－パラジウム－銅合金）を含んで形成される。ＡｇやＡＰＣは、Ｃｕ（銅）との接触抵抗が低いので、これらをＴＦＴとＯＬＥＤとの間を接続する導体層として使用したいが、Ｃｕは、ドライエッチング法を用いた微細加工が困難であるために、有機ＥＬ表示装置の導電材料として使用にくいという問題もある。
　本発明は、このような状況に鑑みてなされたもので、ａ－Ｓｉをポリシリコン化することなく、ａ－Ｓｉで十分な電流を得られるＴＦＴ構造とすることによって、有機ＥＬ表示装置のコストを大幅に下げると共に、安定した品質で色ムラ及び／又は輝度ムラの発生を抑制することで、表示品位を向上させた有機ＥＬ表示装置及びその製造方法を提供することを目的とする。
　本発明の他の目的は、ＴＦＴの構造が複雑になっても、駆動回路の表面の平坦化を行うことで、有機ＥＬ表示装置の色ムラ及び／又は輝度ムラを抑制することによって表示品位を向上させた有機ＥＬ表示装置及びその製造方法を提供することにある。
　本発明の一実施形態の有機ＥＬ表示装置は、薄膜トランジスタを含む駆動回路が形成された表面を有する基板と、前記駆動回路を覆うことによって前記基板の前記表面を平坦化する平坦化膜と、前記平坦化膜の表面上に形成され、前記駆動回路と接続された第１電極、前記第１電極の上に形成された有機発光層、及び前記有機発光層の上に形成された第２電極を有する有機発光素子と、を備え、前記薄膜トランジスタは、ゲート電極、ドレイン電極、ソース電極、及び前記薄膜トランジスタのチャネルとなる領域を含み、所定方向に沿って延びる半導体層を有し、前記ドレイン電極を構成する第１導体膜と、前記ソース電極を構成する第２導体膜とのそれぞれの一部が、前記所定方向に沿って交互に並ぶように前記第１導体膜及び前記第２導体膜が配置されており、前記チャネルは、隣接する前記第１導体膜の一部と前記第２導体膜の一部との間に挟まれる前記半導体層であり、前記駆動回路と前記第１電極との接続が、前記平坦化膜に形成されたコンタクト孔の内部に埋め込まれた導体層を介して行われ、前記導体層が、チタン層及び銅層又は銅合金層を含み、前記平坦化膜の表面が、算術平均粗さＲａで５０ｎｍ以下に形成されている。
　本発明の他の実施形態の有機ＥＬ表示装置の製造方法は、基板の上に、薄膜トランジスタを含む駆動回路を形成する工程と、前記駆動回路の表面に、無機絶縁膜及び有機絶縁膜を形成する工程と、前記有機絶縁膜及び前記無機絶縁膜に、前記薄膜トランジスタに達するコンタクト孔を形成する工程と、前記コンタクト孔の内部及び前記有機絶縁膜の表面にチタン層及び銅層又は銅合金層を形成することによって、導体層を形成する工程と、前記有機絶縁膜の表面の前記導体層を研磨によって除去し、さらに前記有機絶縁膜の表面を研磨することによって平坦化する工程を、前記導体層の表面に第１電極を形成する工程と、前記第１電極の上に有機発光層を形成する工程と、前記有機発光層の上に第２電極を形成する工程と、を含み、前記薄膜トランジスタは、ゲート電極、ゲート絶縁膜、チャネルとする領域を含み、所定方向に沿って延びる半導体層、及び前記半導体層と接続して形成されるドレイン電極とする第１導体膜とソース電極とする第２導体膜との積層構造によって形成され、前記第１導体膜と、前記第２導体膜とは、それぞれの一部が、前記所定方向に沿って交互に並んで配置されるように形成され、前記チャネルは、隣接する前記第１導体膜の一部と前記第２導体膜の一部との間に挟まれる前記半導体層である。
　本発明の実施形態によれば、薄膜トランジスタのＷ／Ｌが増加するので、ａ－Ｓｉで有機発光素子駆動用のＴＦＴを構成することができる。その結果、各画素でのＴＦＴ特性が一定となり、色ムラ、輝度ムラなどが発生し難い。さらに、ＴＦＴと有機発光素子の第１電極との接続が銅または銅合金によってなされているので、低抵抗で安定した接続が得られ、接続抵抗のバラツキも無くなる。さらに、平坦化膜の表面が算術平均粗さＲａで５０ｎｍ以下に研磨されるので、その表面の凹凸が、微視的にもなくなる。その結果、各画素で均一な発光が得られ、色ムラ及び／又は輝度ムラの発生を抑制し、有機ＥＬ表示装置の表示品位を大幅に向上させることができる。
本発明の一実施形態の有機ＥＬ表示装置の断面図である。 図１Ａのゲート電極をトップゲートにしたスタガ構造の断面図である。 図１Ｂと同様の構造で、ポリシリコンに適したＴＦＴ構造の例である。 図１Ａのチャネルの部分を説明する平面の説明図である。 図２Ａの第１導体膜と第２導体膜の他の配置例を示す図である。 図２Ａの第１導体膜と第２導体膜のさらに他の配置例を示す図である。 図１Ａの構造で、図２ＡのIIIＡ-IIIＡの断面図である。 図１Ｂの構造で、図２ＡのIIIＡ-IIIＡの断面図である。 図１Ａの実施例１の有機ＥＬ表示装置の製造工程を示すフローチャートである。 図４Ａの工程をさらに詳細に説明するフローチャートである。 図１Ａの実施例１の有機ＥＬ表示装置の製造工程を示す断面図である。 図１Ａの実施例１の有機ＥＬ表示装置の製造工程を示す断面図である。 図１Ａの実施例１の有機ＥＬ表示装置の製造工程を示す断面図である。 図１Ａの実施例１の有機ＥＬ表示装置の製造工程を示す断面図である。 図１Ａの実施例１の有機ＥＬ表示装置の製造工程を示す断面図である。 図１Ａの実施例１の有機ＥＬ表示装置の製造工程を示す断面図である。 図１Ａの実施例１の有機ＥＬ表示装置の製造工程を示す断面図である。 図１Ａの実施例２の有機ＥＬ表示装置の製造工程を示す断面図である。 図１Ａの実施例２の有機ＥＬ表示装置の製造工程を示す断面図である。
　次に、図面を参照しながら本発明の一実施形態である有機ＥＬ表示装置が説明される。図１Ａ～１Ｃに一実施形態の有機ＥＬ表示装置の一画素（厳密には、一画素中の赤、緑、青のサブ画素であるが、本明細書では、これらのサブ画素も含めて一画素ということもある）分の概略の断面図が示されている。
　本発明の一実施形態の有機ＥＬ表示装置は、図１Ａにその断面の説明図が、図２Ａにそのチャネル部分の構造の平面説明図がそれぞれ示されるように、ＴＦＴ２０を含む駆動回路が形成された表面を有する基板１０と、駆動回路を覆うことによって基板１０の表面を平坦化する平坦化膜３０と、平坦化膜３０の表面上に形成され、駆動回路と接続された第１電極４１、第１電極４１の上に形成された有機発光層４３、及び有機発光層４３の上に形成された第２電極４４を有するＯＬＥＤ４０と、を備えている。ＴＦＴ２０は、ゲート電極２３、ドレイン電極２６、ソース電極２５、及びＴＦＴ２０のチャネル２１ｃとなる領域を含み、所定方向Ｐ（図２Ａ参照）に沿って延びる半導体層２１を有している。また、ドレイン電極２６を構成する第１導体膜２６ａと、ソース電極２５を構成する第２導体膜２５ａとのそれぞれの一部２６ａ１、２６ａ２・・・と２５ａ１、２５ａ２・・・が、所定方向Ｐに沿って交互に並ぶように第１導体膜２６ａ及び第２導体膜２５ａが配置されており、チャネル２１ｃは、隣接する第１導体膜２６ａの一部２６ａ１、２６ａ２・・・と第２導体膜２５ａの一部２５ａ１、２５ａ２・・・との間に挟まれる半導体層２１からなる。また、駆動回路と第１電極４１との接続が、平坦化膜３０に形成されたコンタクト孔３０ａの内部に埋め込まれた導体層４１０を介して行われ、導体層４１０は、Ｔｉ層４１１及びＣｕ層（Ｃｕ合金層）４１２を含んでいる。そして、平坦化膜３０及びコンタクト孔３０aの内部に埋め込まれた導体層４１０の表面は、算術平均粗さＲａで５０ｎｍ以下に形成されている。
　すなわち、本実施形態の有機ＥＬ表示装置では、電子移動度の小さいアモルファスの半導体層を用いてＯＬＥＤ４０の駆動用ＴＦＴ２０を形成するため、本発明者らが鋭意検討を重ねて検討した結果、駆動用ＴＦＴのゲート幅を大きくすることによって、大電流を得ることができ、ＯＬＥＤ４０を駆動できることを見出した。前述したように、従来は、アモルファスシリコンにレーザ光を照射することによって、低温ポリシリコンにすることで、大電流を流せるようにしていた。しかし、大きな基板にレーザ光を均一に照射することは、非常に大変であり、コストが非常に嵩むと共に、細心の注意を払ってレーザ光の照射を行っても、レーザ光の照射を大きな基板１０に均一に行うことは難しく、画素によって、充分な電流が得られない場合が生じていた。その結果、色ムラ、輝度ムラなどの表示ムラの原因になっていた。
　本実施形態では、ａ－Ｓｉを用いて、ゲート幅を広くすることで大電流を得ているので、レーザ光の照射に基づくＴＦＴ特性のバラツキは無く、均一な特性で各画素のＯＬＥＤを駆動することができる。その結果、製造工程が非常に簡単でコストダウンを達成できると共に、品質の安定した、すなわち表示ムラのない表示品位の優れた有機ＥＬ表示装置が得られる。チャネル幅を広げる具体的な構造が以下に説明される。
　本実施形態のＴＦＴ２０は、図１Ａ～１Ｃに示されるような逆スタガ構造又はスタガ構造に形成され得る。図１Ａには、逆スタガ構造のボトムゲートの構造のＴＦＴ２０が示されている。図１Ａ～１Ｃは、図２Ａの所定方向Ｐに沿った一部の断面に対応する図である。なお、図１Ｂは、トップゲートのスタガ構造を示した図で、図１Ｃは、ポリシリコンに適した構造であるが、ａ－Ｓｉにも適用できる構造であり、図１Ａと同じ部分には同じ符号を付して、その説明は省略される。
　図１Ａに示される例では、基板１０の上に、ベースコート層１１を介してゲート電極２３が形成されている。この際、カソード配線２７及び他の図示しない配線も同時に形成される。この上に、ゲート絶縁膜２２及びａ－Ｓｉからなる半導体層２１、及びソース電極２５を構成する第２導体膜２５ａとドレイン電極２６を構成する第１導体膜２６ａとが積層して形成されている。図１Ａに示される例では半導体層２１と第１導体膜２６ａ及び第２導体膜２５ａとの間に、それぞれ第１導体膜２６ａ及び第２導体膜２５ａとの電気的接触を良好にするため、高不純物濃度の第２半導体層が介在されている。しかし、これは必須ではなく、半導体層２１の第１導体膜２６ａ及び第２導体膜２５ａの接続される部分に不純物がドーピングされてもよい。本実施形態では、半導体層２１のチャネル２１ｃ（図２Ａ参照）のチャネル幅が広くなるように形成されている。すなわち、図２Ａに示されるように、第１導体膜２６ａ及び第２導体膜２５ａがそれぞれ櫛歯のように分岐した一部２６ａ１、２６ａ２・・・、２５ａ１、２５ａ２・・・が形成され、それぞれの櫛歯が噛み合うように第１導体膜２６ａ及び第２導体膜２５ａが形成されている。
　図２Ａは、チャネル２１ｃ部分の平面説明図であり、破線で示される領域がゲート電極２３であり、半導体層２１は示されていないが図示しないゲート絶縁膜を介して、ゲート電極２３をカバーするように形成されている。その半導体層２１と接続して第１導体膜２６ａ、第２導体膜２５ａが形成されている。この積層構造は、図１Ａに示されるように逆スタガ構造でもよいし、図１Ｂに示されるスタガ構造でもよい。すなわち、図３Ａ～３Ｂに、図２Ａの第１部分２６ａ１に沿った断面の構造例（正確な断面図ではない）が示されるように、逆スタガの構造例が図３Ａに、スタガの構造例が図３Ｂに示されている。図３Ａ～３Ｂにおいて、図１Ａ及び図２Ａに示される部分と同じ部分には同じ符号を付してその説明は省略されている。
　図２Ａに示されるように、第１導体膜２６の一部である第１部分２６ａ１、２６ａ２、２６ａ３、２６ａ４と、第２導体膜２５の一部である第２部分２５ａ１、２５ａ２、２５ａ３、２５ａ４とが所定の方向Ｐに沿って交互に配置されるように、第１導体膜２６ａと第２導体膜２５ａとが形成されている。
　すなわち、第２導体膜２５ａの一部である第２部分２５ａ１と第１導体膜２６ａの一部である第１部分２６ａ１との間に挟まれる半導体層２１の部分がチャネル２１ｃであり、第１部分２６ａ１と第２部分２５ａ２とで挟まれる半導体層２１の部分がチャネル２１ｃになる。それ以降も同じであり、交互に配置され、隣接する第１部分２６ａｎと第２部分２５ａｎとの間に挟まれる半導体層の部分にチャネル２１ｃが形成される。従って、チャネル２１ｃは、噛み合った櫛歯の隣接する第１部分２６ａｎと第２部分２５ａｎとの対向する部分の全ての和になる。このチャネル２１ｃはスマートフォンのような小型の表示装置であっても、トップエミッション型にすれば、有機発光素子４０の発光領域の全面に形成することができるので、チャネル２１ｃを沢山形成することができる。その結果、チャネル幅を広くすることができるので、電子移動度が小さくても、大きな電流を流すことができる。
　このＴＦＴ２０のチャネル幅Ｗは、１組の第２部分２５ａ１と第１部分２６ａ１とが対向する部分の長さをＷとし、対向する部分がｎ個あるとすると、その全部の和になるので、Ｗ＝ｎ・ｗになる。一方、チャネル長Ｌは、第２部分２５ａ１と第１部分２６ａ１との間隔であり、両者の間隔を全て等しくすれば、チャネル長はＬになる。従って、チャネル幅Ｗとチャネル長Ｌとの比Ｗ／Ｌを大きくできる。従来、このＷ／Ｌの値が２．５であったが、本実施形態によれば、５０～５００にすることができた。すなわち、Ｗ／Ｌが大きくなることによって、電流を増大させることができ、ａ－ＳｉをＬＴＰＳにすることによる電流の増大の寄与は、２０倍程度であるのに対して、本実施形態によれば、２０～２００倍程度に増大することができる。
　図２Ａに示される構造であれば、所定の方向に並ぶ第２部分２５ａ１と第１部分２６ａ１とが対向する部分（ｗの長さの部分）の間隔は一定で安定してチャネルとして寄与する。しかし、図２Ａに示されるようにゲート電極２３が大きく形成されていれば、第２部分２５ａ１又は第１部分２６ａ１の先端部分と対向する第１導体膜２６ａ及び第２導体膜２５ａ、との間にも、それぞれチャネルが形成される。従って、この間隔も必要最小限のチャネル長Ｌにして形成すれば、さらにチャネル幅は広がる。しかし、第１部分２６ａ１又は第２部分５ａ１の先端のエッジの部分のチャネルとしての寄与が不明確であるので、前述したＷ／Ｌには、この先端部分の寄与を含めていない。従って、実際にはさらにチャネル幅は大きくなっている。その観点から、発光領域、すなわちチャネル２１ｃの形成領域が矩形形状である場合には、図２Ｂに示されるように、その長辺に沿って第１部分２６ａ１、第２部分２５ａ１が形成されれば、チャネル幅の確定的な長さＷを大きくすることができる。図２Ｂにおいて、図２Ａと同じ部分には同じ符号を付してその説明は省略される。
　図２Ｃは、第１導体膜２６ａの一部である第１部分２６ａ１、２６ａ２・・・が、第１導体膜２６ａから分岐した形状ではなく、連続して九十九折（ジグザグ）に形成され、その間に第２導体膜２５ａの第２部分２５ａ１・・・が挿入されることによって、第１導体膜２６ａの第１部分２６ａ１・・・と、第２導体膜２５ａの第２部分２５ａ１・・・とが交互に配置される構造になっている。すなわち、図２Ａ等に示される櫛歯状の櫛歯を噛み合わせる構造には限らない。図２Ｃにおいても、図２Ａと同じ部分には同じ符号を付してその説明は省略される。
　また、前述したように、本発明者らは、有機ＥＬ表示装置の色ムラ及び／又は輝度ムラが生じる原因について鋭意検討を重ねて調べた結果、ＯＬＥＤの有機発光層の面に凹凸があり、微視的には、有機発光層の表面が様々な方向に傾いて完全な平坦ではないこと、すなわち、有機発光層の表面の法線方向が表示面の法線方向に対して様々な方向に傾いていることに起因していることを見出した。すなわち、発光面に傾いている面があると、表示面と垂直方向から視認する場合、発光光が斜め方向に進む画素の光は認識し難くなり、輝度の低下又は混色の色が変化することになる。すなわち、発光する光は、その法線方向に最も輝度が大きく法線方向から傾くにつれてその輝度は低下する。スマートフォンなどの小型の表示装置では、このサブ画素の大きさは、一辺が数十μｍ程度と非常に小さい。そのため、僅かな凹凸があっても有機発光層の表面に凸凹のあるサブ画素では、正面に対する発光が非常に弱くなる。
　従来は、このような色ムラ及び／又は輝度ムラの対策としては、表示パネルの外縁にＴＦＴを作り込んでおいて、製品になった後の検査で色ムラ及び／又は輝度ムラがある画素の輝度を回路によって調整することが行われている。そのため、駆動回路が複雑になるという問題もある。
　さらに、詳述すると、従来のＴＦＴと第１電極とは、平坦化膜に形成されたコンタクト孔内にＩＴＯ膜とＡｇ膜などをスパッタリング又は真空蒸着などによって埋め込むことで接続されていた。しかし、このコンタクト孔は、直径が５μｍ程度と小さい。しかも、平坦化膜は、無機絶縁膜と有機絶縁膜の少なくとも２層構造で形成されており、２層を同時にエッチングしても無機絶縁膜と有機絶縁膜とでエッチングレートが異なるため、その界面で段差又はアンダーカットが生じやすい。有機絶縁膜に感光性樹脂を用いて、無機絶縁膜のコンタクト孔と有機絶縁膜のコンタクト孔を別々に形成しても、コンタクト孔のパターンが全く一致することは難しく、段差が生じやすい。このコンタクト孔にはＩＴＯとＡｇ又はＡＰＣなどがスパッタリング又は真空蒸着などによって埋め込まれると、孔が小さくなるにつれてコンタクト孔内に金属が入り難くなる。その結果、空隙も多くなり、ＴＦＴのソース電極とＯＬＥＤの第１電極などとの間の電気抵抗が増大する場合があることを本発明者らは見出した。このような電気抵抗が増大した画素の輝度は低下し、輝度ムラになることを本発明者らは見出した。
　また、ＯＬＥＤは、前述のように、駆動回路が形成されたＴＦＴなどの上に、表面を平坦にする平坦化膜の上に形成される。この有機絶縁膜の表面は、一応平坦になっており、従来は、これで問題はないと考えられていた。しかし、本発明者らが鋭意検討を重ねて調べた結果、有機絶縁膜表面は、非感光性の樹脂を用いても、算術平均粗さＲａで、１００～３００ｎｍ程度あり、従来一般的に用いられている感光性樹脂では、これよりもさらに凹凸が生じていることが分り、この表面にＯＬＥＤの電極及び有機発光層を形成すると、有機発光層の表面も同程度の表面粗さになっていた。有機発光層の表面に凸凹が生じると、微視的に見た光の進む向きは区々になる。そのため、正面から表示画面を見ると、斜め方向に進む光は視認され難くなり、色ムラ及び／又は輝度ムラになることを見出した。また、駆動回路のＴＦＴとＯＬＥＤの第１電極とを接続するコンタクト孔の内部の導体層が低抵抗に形成されていないこと、すなわち、接続部分に抵抗があるために、電流が減り、輝度が低下することを見出した。
　そこで、本発明者らは、コンタクト孔３０ａ内に埋め込む導体層４１０をスパッタリングなどによって形成されるＴｉ層４１１と、このＴｉ層４１１をシード層として電気めっきによって形成されるＣｕ層４１２とで形成することによって、コンタクト孔３０ａ内に完全に導体を埋め込むことができ、低抵抗にすることができることを見出した。すなわち、Ｔｉ層４１１がコンタクト孔３０ａ内にスパッタリングなどによって形成されても、コンタクト孔３０ａ内に金属膜が形成される初期の段階であるため、コンタクト孔３０ａも大きく均一に形成され、その後は、電気めっきによるＣｕ層４１２であるため、コンタクト孔３０ａが小さくなってもめっき液が浸み込みやすく、全面に均一にＣｕ層４１２も形成される。なお、Ｔｉ層４１１は、ＣｕがＴＦＴ２０に侵入するのを防止する機能を有している。また、Ｃｕ層４１２を構成するＣｕは、例えば、Ｃｕ－Ｍｏの組成を有するＣｕ合金であってもよい。
　このＴｉ層４１１の形成は、スパッタリングなどによって形成されるため、コンタクト孔３０ａの内部のみならず、有機絶縁膜３２の表面にも全面に形成される。そのため、有機絶縁膜３２の表面の導体層４１０は除去される必要がある。しかし、Ｃｕ層４１２は化学的に安定しているため、エッチングをし難い。一方、前述したように、この有機絶縁膜３２の表面の平坦度も輝度ムラなどの表示ムラの原因になっていることを本発明者らは見出した。そのため、この有機絶縁膜３２の上に形成されたＣｕ層４１２を研磨によって除去し、さらに、Ｃｕ層４１２及びＴｉ層４１１の研磨によって露出する有機絶縁膜３２も研磨する。その際、前述したように微細な凹凸のある表面を表面粗さが算術平均粗さＲａで５０ｎｍ以下となるようにコンタクト孔３０aの内部に埋め込まれた部分を含む導体層４１０の表面及び有機絶縁膜３２の表面を研磨することによって、前述した表面粗さによる色ムラ及び／又は輝度ムラを抑制することができる。換言すると、本実施形態では、コンタクト孔３０ａの内部に埋め込む金属がＴｉ層４１１とＣｕ層４１２で形成され、さらに、平坦化膜３０及びコンタクト孔３０aの内部に埋め込まれた導体層４１０の表面が研磨され、算術平均粗さＲａで５０ｎｍ以下に形成されていることに特徴がある。
　表面粗さは、小さいほど好ましいが、前述した特許文献１に示されるように、２０ｎｍ以下という平坦度にする必要はなく、算術平均粗さＲａで２０ｎｍ以上であっても、接続抵抗が安定して十分に小さければ、色ムラ又は輝度ムラが殆ど現れないことを見出した。すなわち、表面粗さは小さいほど好ましいので下限は設定されないが、表面粗さを小さくするには、研磨作業が大変になるので、算術平均粗さで２０ｎｍ以上で、５０ｎｍ以下の表面粗さにすることが好ましい。
　本実施形態では、さらに、平坦化膜３０にコンタクト孔３０ａが形成され、ＯＬＥＤ４０の第１電極４１を構成するＡｇ又はＡＰＣとの接触抵抗が低いＣｕ又はＣｕ合金を含む導体層４１０が、コンタクト孔３０ａに埋め込まれているので、ＴＦＴ２０とＯＬＥＤ４０との間の抵抗が低減される。これによって、有機ＥＬ表示装置の消費電力が低減される。
（有機ＥＬ表示装置の構造）
　次に、図１Ａに示される有機ＥＬ表示装置が、具体的に説明される。図１Ａ～１Ｃに、一実施形態の有機ＥＬ表示装置の一画素（厳密には、一画素中の赤、緑、青のサブ画素であるが、本明細書では、これらのサブ画素も含めて一画素ということもある）分の概略の断面図が示されている。
　基板１０は、ボトムエミッション型の有機ＥＬ表示装置の場合には、有機発光層４３で発光した光を透過させる必要があり、透光性の材料で、絶縁性の基板が用いられる。具体的には、ガラス基板又はポリイミドなどの樹脂フィルムが用いられる。樹脂フィルムが用いられることによって、有機ＥＬ表示装置を可撓性にすることができ、曲面などに貼り付けることも可能になる。
　基板１０がガラス基板の場合は必要ないが、基板１０がポリイミドのような樹脂フィルムの場合には、シリコンなどからなる半導体層を形成しにくいため、基板１０の表面に、ベースコート層１１が形成される。ベースコート層１１としては、例えばプラズマＣＶＤ法によってＳｉＯ2（酸化シリコン）を厚さ５００ｎｍ／ＳｉＮx（窒化シリコン）を厚さ５０ｎｍ／ＳｉＯ2を厚さ２５０ｎｍ程度の積層体が形成される。
　ベースコート層１１の表面に、ＴＦＴ２０を含む駆動回路が形成されている。図１Ａ～１Ｃでは、陰極配線２７のみが示されているが、その他のゲート配線及び信号配線なども同様に形成されている。図１Ａ～１Ｃでは、ＯＬＥＤ４０を駆動するＴＦＴ２０のみが示されているが、その他のスイッチングＴＦＴなど、他のＴＦＴも同様に形成されている。この駆動回路は、トップエミッション型の有機ＥＬ表示装置の場合は、ＯＬＥＤ４０の発光領域の下方の全面に亘って形成され得る。しかし、ボトムエミッション型の有機ＥＬ表示装置では、ＯＬＥＤ４０の発光領域の下方にＴＦＴなどを形成することはできないため、ＴＦＴなどは、発光領域と平面的に重ならない部分に形成される必要がある。この場合、ＯＬＥＤ４０の周縁部のＴＦＴ又は配線が形成される領域と、発光領域の下のＴＦＴなどが形成されない領域との境界部に傾斜面ができるため、発光領域の周縁部で凹凸ができ、表示品位を低下させる原因になる。従って、ボトムエミッション型でも、同様の平坦度が求められる。
　ＴＦＴ２０は、図１Ａに示される構造では、ゲート電極２３の上に、ゲート絶縁膜２２を介して、半導体層２１が形成されている。ゲート電極２３は、陰極配線２７などと同時に、厚さ２５０ｎｍ程度のＭｏなどの成膜後にパターニングされることによって、形成されている。ゲート電極２３及びベースコート層１１の表面に設けられたゲート絶縁膜２２は、厚さ５０ｎｍ程度のＳｉＯ2などからなり、ゲート絶縁膜２２の表面に設けられた半導体層２１は、ａ－Ｓｉによって厚さ２００ｎｍ程度に形成されている。図１Ａに示される例では、半導体層２１の表面に高不純物濃度ａ－Ｓｉからなる第２半導体層２１１が形成されている。第２半導体層２１１は、半導体層２１とソース電極２５を構成する第２導体膜２５ａ及びドレイン電極２６を構成する第１導体膜２６ａとの電気的接続を良好にするために設けられている。従って、第２半導体層２１１を形成しないで、半導体層２１の該当領域をドーピングなどによって高不純物濃度にしてもよい。これら全体の表面に、Ｔｉ／Ａｌ／Ｔｉなどからなる導体膜を成膜後にパターニングすることによって、ソース電極２５を構成する第２導体膜２５ａ及びドレイン電極２６を構成する第１導体膜２６ａが形成されている。第１導体膜２６ａ及び第２導体膜２５ａは、前述したように、第１部分２６ａ１、・・・及び第２部分２５ａ１、・・が交互に配置されるように形成される。
　後述する平坦化膜３０及び第２導体膜２５ａが露出するようにコンタクト孔３０ａが形成された後に、コンタクト孔３０ａの内部に埋め込まれた導体層４１０が形成され、導体層４１０によって、ソース電極２５を構成する第１導体膜２５ａは、有機発光素子４０の第１電極４１と接続されている。ドレイン電極２６を構成する第１導体膜２６ａは、図示されていない部分で駆動回路に接続されている。
　図１Ｂに示される例では、まず、ベースコート層１１の表面に、第１導体膜２５ａ及び第２導体膜２５ａが形成され、ベースコート層１１、第１導体膜２５ａ、及び第２導体膜２５ａの表面に半導体層２１が形成され、半導体層２１の表面にゲート絶縁膜２２が形成され、ゲート絶縁膜２２の表面にゲート電極２３が形成されることによって、ＴＦＴ２０が形成されている。
　図１Ｃに示される例は、ＬＴＰＳを用いたＴＦＴの構造と同じであるが、ａ－Ｓｉでも同様の構成にすることができる。すなわち、ベースコート層１１上にａ－Ｓｉからなる半導体層２１が形成され、ソース電極２５、ドレイン電極２６とそれぞれ接続される部分が高濃度にドーピングされることによって、ソース２１ｓ及びドレイン２１ｄが形成され、その間に低濃度にドーピングされたチャネル２１ｃが形成されている。その上にゲート絶縁膜２２とゲート電極２３が形成され、その上には３００ｎｍ厚程度のＳｉＯ2膜と３００ｎｍ厚程度のＳｉＮx膜からなる層間絶縁膜２４が形成されている。この層間絶縁膜２４を介してコンタクト孔２４ａ内に導体膜を埋め込んでソース２１ｓと接続され、ソース電極２５とされる第２導体膜２５ａ及びドレイン２１ｄと接続され、ドレイン電極２６とされる第１導体膜２６ａが形成されている。なお、層間絶縁膜２４が形成される前に、ソース２１ｓ及びドレイン２１ｄの電極接続部には、Ｂ（ボロン）イオンがドーピングされてｐ+化され、アニールによってドーパントが活性化されている。
　ＴＦＴ２０を含む駆動回路の表面にバリア層としての厚さ２００ｎｍ程度のＳｉＮxなどからなる無機絶縁膜３１と、例えばポリイミド又はアクリル樹脂からなる有機絶縁膜３２を厚さ２μｍ程度成膜した平坦化膜３０が形成されている。この平坦化膜３０にコンタクト孔３０ａが形成され、その中に導体層４１０が形成されている。このコンタクト孔３０ａは無機絶縁膜３１と有機絶縁膜３２を一括して形成されてもよいし、後述されるように、無機絶縁膜３１に第１コンタクト孔３０ａ１を形成した後に感光性の有機絶縁膜３２を形成してから露光、現像によって第２コンタクト孔３０ａ２が重なるように形成され、コンタクト孔３０ａとされてもよい。有機絶縁膜３２は、後述するように、表面が、算術平均粗さＲａで５０ｎｍ以下となるように、ＣＭＰ研磨によって平坦化されている。また、後述するように、算術平均粗さＲａは２０ｎｍ以上であることが好ましい。
　導体層４１０は、厚さ２５～１００ｎｍ程度のＴｉ層４１１と、厚さ１０００～２０００ｎｍ厚程度のＣｕ層４１２とで形成されている。Ｔｉ層４１１は、スパッタリングなどで全面に形成されているので、コンタクト孔３０ａ内に段差があっても隙間なく形成される。Ｃｕ層４１２は、Ｔｉ層４１１を電流供給層（シード層）として電気めっきされることによって、形成されている。従って、コンタクト孔３０ａ内に段差があっても、切れ目なく連続して低抵抗の導体層４１０になる。なお、Ｃｕ層４１２を構成するＣｕは、例えば、上述の組成を有するＣｕ合金であってもよい。有機ＥＬ表示装置の第２電極（陰極）を陰極配線２７と接続するための第２コンタクト４５も同様に、Ｔｉ層４１１とＣｕ層４１２とで形成されている。
　この平坦にされた平坦化膜３０及びコンタクト孔３０aの内部に埋め込まれた導体層４１０の表面にＡｇ膜４１３がスパッタリングなどによって厚さ１００ｎｍ程度に成膜され、さらに、Ａｇ膜４１３の表面にＩＴＯ膜４１４が成膜された後に、フォトリソグラフィ工程によってパターニングされることによってＯＬＥＤ４０の第１電極（陽極）４１が形成されている。このＡｇは、導体層４１０のＣｕやＣｕ合金とは非常に馴染みがよく、良好に接合されるので、これらの間の接触抵抗が低減される。従って、ＴＦＴ２０とＯＬＥＤ４０との間の抵抗も低減されるので、有機ＥＬ表示装置の消費電力が低減される。また、Ａｇなどは光反射性が大きいため、ＯＬＥＤ４０で発光した光を基板１０と反対面に反射させるので、トップエミッション型として輝度の大きい表示装置にし得る。なお、Ａｇ膜４１３を構成するＡｇは、ＡＰＣであってもよく、上述のＡｇと同様の効果を得ることができる。また、ＩＴＯ膜４１３を構成するＩＴＯは、透光性で仕事関数が５ｅＶ程度の材料で、有機発光層４３との関係で正孔の注入性を向上させる。そのため、ＡｇまたはＡＰＣからなる第１電極４１の表面には厚さ１０ｎｍ程度のＩＴＯ膜が積層形成されている。なお、第１電極４１は、ボトムエミッション型の場合には、ＩＴＯ膜が厚さ３００ｎｍ～１μｍ程度に形成される。その第１電極４１の周縁部に各画素を区画すると共に、第１電極４１と第２電極４４との絶縁を図るための絶縁材料からなる絶縁バンク４２が形成されており、その絶縁バンク４２によって囲まれる第１電極４１の上に有機発光層４３が積層されている。
　有機発光層４３は、絶縁バンク４２に囲われて露出する第１電極４１の上に積層される。この有機発光層４３は、図１Ａ～１Ｃなどでは一層で示されているが、種々の材料が積層されて複数層で形成される。また、この有機発光層４３は水分に弱く全面に形成してからパターニングをすることができないため、蒸着マスクを用いて、蒸発又は昇華させた有機材料を選択的に必要な部分のみに蒸着することによって形成される。又は印刷によって有機発光層４３が形成されてもよい。
　具体的には、例えば第１電極（陽極電極）４１に接する層として、正孔の注入性を向上させるイオン化エネルギーの整合性の良い材料からなる正孔注入層が設けられる場合がある。この正孔注入層上に、正孔の安定な輸送を向上させると共に、発光層への電子の閉じ込め（エネルギー障壁）が可能な正孔輸送層が、例えばアミン系材料により形成される。さらに、その上に発光波長に応じて選択される発光層が、例えば赤色、緑色に対してはＡｌｑ3（トリス（８－キノリノラト）アルミニウム）に赤色又は緑色の有機物蛍光材料がドーピングされて形成される。また、青色系の材料としては、ＤＳＡ（ジスチルアリレン）系の有機材料が用いられる。一方、図示しないカラーフィルタで着色される場合には、発光層は全てドーピングすることなく同じ材料で形成され得る。発光層の上には、さらに電子の注入性を向上させると共に、電子を安定に輸送する電子輸送層が、Ａｌｑ3などにより形成される。これらの各層がそれぞれ厚さ数十ｎｍ程度ずつ積層されることにより有機発光層４３の積層膜が形成されている。なお、この有機発光層４３と第２電極４４との間にＬｉＦ（フッ化リチウム）やＬｉｑ（８－ヒドロキシキノリナートリチウム）などの電子の注入性を向上させる電子注入層が設けられることもある。これは有機層ではないが、本明細書では、有機層によって発光させるものとして、有機発光層４３内に含めている。
　前述したように、有機発光層４３の積層膜のうち、発光層は、Ｒ、Ｇ、Ｂの各色に応じた材料の有機材料が堆積されないで、カラーフィルタによってカラーの表示装置にされてもよい。すなわち、発光層が同じ有機材料で形成され、図示しないカラーフィルタにより発光色が特定されてもよい。また、正孔輸送層、電子輸送層などは、発光性能を重視すれば、発光層に適した材料で別々に堆積されることが好ましい。しかし、材料コストの面を勘案して、Ｒ、Ｇ、Ｂの２色又は３色に共通して同じ材料で積層される場合もある。
　ＬｉＦ層などの電子注入層などを含む全ての有機発光層４３の積層膜が形成された後に、その表面に第２電極４４が形成されている。具体的には、第２電極（陰極）４４が有機発光層４３の上に形成される。第２電極４４は、全画素に亘って、共通で連続して形成されている。また、第２電極４４は、平坦化膜３０に形成された第２コンタクト４５及びＴＦＴ２０の絶縁膜２２、２４に形成された第１コンタクト２８を介して、陰極配線２７に接続されている。また、第２電極４４は、平坦化膜３０に形成された第２コンタクト４５を介して、陰極配線２７に接続されている。なお、図１Ｃの例では、第２コンタクト４５と陰極配線２７との間に、ＴＦＴ２０の絶縁膜２２、２４に形成された第１コンタクト２８を介在させている。第２電極４４は透光性の材料、例えば、薄膜のＭｇ－Ａｇ（マグネシウム－銀合金）共晶膜により形成され、水分で腐食しやすいので、その表面に設けられる被覆層４６によって被覆されている。陰極材料は仕事関数の小さい材料が好ましく、アルカリ金属又はアルカリ土類金属などが用いられ得る。Ｍｇ（マグネシウム）は、仕事関数が３.６ｅＶと小さいので好ましいが、活性で安定しないので、仕事関数が４.２５ｅＶのＡｇが１０質量％程度の割合で共蒸着されている。Ａｌ（アルミニウム）も仕事関数は４.２５ｅＶ程度と小さく、下地にＬｉＦが用いられることによって十分に使用し得る。そのため、ボトムエミッション型では、この第２電極４４にＡｌを厚く形成し得る。
　被覆層４６は、例えば、ＳｉＮx、ＳｉＯ2などの無機絶縁膜や、ＴＦＥ（テトラフルオロエチレン）などの有機絶縁膜からなり、一層、又は二層以上の積層膜によって形成され得る。例えば一層の厚さが０.１μｍ～０.５μｍ程度で、好ましくは二層程度の積層膜で形成される。この被覆層４６は、異なる材料で多層に形成されるのが好ましい。被覆層４６は、複数層で形成されることによって、ピンホールなどができても、複数層でピンホールが完全に一致することは殆ど無く、外気から完全に遮断する。前述のように、この被覆層４６は、有機発光層４３及び第２電極４４を完全に被覆するように形成される。なお、２層の無機絶縁膜の間に有機絶縁材料を備えていてもよい。
（有機ＥＬ表示装置の製造方法）
（実施例１）
　次に、図１Ａに示される有機ＥＬ表示装置の製造方法が、図４Ａ～４Ｂのフローチャート及び図５Ａ～５Ｇの製造工程の図を参照しながら説明される。
　まず、図４Ａのフローチャート及び図５Ａに示されるように、基板１０の上に、ＴＦＴ２０を含む駆動回路が形成される（図４ＡのＳ１）。具体的には、図４Ｂにフローチャートが示されるように、基板１０の上にベースコート層１１が形成される。ベースコート層１１は、例えばプラズマＣＶＤ法によって、ＳｉＯ2層を５００ｎｍ程度の厚さに形成し、その上にＳｉＮx層を５０ｎｍ程度の厚さに形成することによって下層を積層し、さらにその上層としてＳｉＯ2層を２５０ｎｍ程度の厚さに積層することによって形成される（図４ＢのＳ１１）。
　その後、ベースコート層１１の表面に、Ｍｏなどの金属膜をスパッタリングなどによって形成してパターニングすることで、ゲート電極２３、陰極配線２７、及びその他のゲート配線、信号配線などの配線が形成される（Ｓ１２）。
　その後に、これら全体の表面に、ゲート絶縁膜２２が成膜される（Ｓ１３）。ゲート絶縁膜２２は、プラズマＣＶＤ法によって、ＳｉＯ2層を厚さ５０ｎｍ程度成膜することで形成される。
　その後、ゲート絶縁膜２２の表面に、プラズマＣＶＤ法によってａ－Ｓｉ層からなる半導体層２１が形成される（Ｓ１４）。この半導体層２１は、例えば３５０℃程度で、４５分間程度のアニール処理によって脱水素化の処理が行われる。
　その後、半導体層２１の表面に、ソース電極２５を構成する第２導体膜２５ａ及びドレイン電極２６を構成する第１導体膜２６ａと接続される部分に高不純物濃度のＳｉからなる第２半導体層２１１が厚さ１０ｎｍ程度に形成される（Ｓ１５）。第２半導体層を形成しないで、半導体層２１の第１導体膜２６ａ及び第２導体膜２５ａが接続される部分に不純物がドーピングされてもよい。
　その上に、導体膜がスパッタリングなどの方法で、厚さ２００ｎｍから８００ｎｍ程度に形成され、パターニングすることによって、第１導体膜２６ａ及び第２導体膜２５ａが形成される（Ｓ１６）。第１導体膜２６ａ及び第２導体膜２５ａは、スパッタリングなどの後にパターニングすることによって、Ｔｉ膜を３００ｎｍ程度と、Ａｌ膜を３００ｎｍ程度積層し、その上にＴｉを１００ｎｍ程度積層することによって、例えば、図２Ａに示されるような平面形状に各々形成される。そして、第１導体膜２６ａ及び第２導体膜２５ａとの間に挟まれた第２半導体層２１１が、エッチングによって除去される。
　以上の工程によって、ＴＦＴ２０を含む駆動回路、すなわちバックプレーンと呼ばれる部分が形成される。
　その後、図５Ｂに示されるように、駆動回路の表面に無機絶縁膜３１を形成する（図４Ａに戻りＳ２）。無機絶縁膜３１は、例えばプラズマＣＶＤ法によって、ＳｉＮxを厚さ２００ｎｍ程度に形成される。これは、有機絶縁膜３２の成分がＴＦＴ２０の方に侵入するのを防止するバリア層として機能する。そして、無機絶縁膜３１の表面に有機絶縁膜３２を形成する（Ｓ３）。有機絶縁膜３２は、ＴＦＴ２０などの形成によって表面に凹凸のある部分に埋め込むもので、液状の樹脂を塗布することで有機絶縁膜３２の表面が平坦化しやすい。塗布法としては、スリットコート又はスピンコートなどの方法があるが、両方を合せたスリット・アンド・スピンコート法が好ましい。この有機絶縁膜３２は厚さ２μｍ程度になるように形成され、例えばポリイミド樹脂とか、アクリル樹脂が用いられ得る。これらの樹脂に光重合開始剤を混入させた感光性樹脂でもよい。この例については、後述される。しかし、光重合開始剤を含まない非感光性樹脂であれば、純度が高く、しかも表面平滑性が高いので好ましい。特に、アクリル樹脂が、安価であるため好ましい。これら無機絶縁膜３１と有機絶縁膜３２によって、平坦化膜３０が構成される。
　その後、この平坦化膜３０にＴＦＴ２０に達するコンタクト孔３０ａが形成される（Ｓ４）。このコンタクト孔３０ａの形成は、前述したコンタクト孔２４ａなどと同様に、レジストマスクを形成して、ドライエッチングなどのエッチングによって行われる。なお、この平坦化膜３０のように、無機絶縁膜３１と有機絶縁膜３２とが混在する層を纏めてエッチングをする場合には、両者のエッチングレートが異なるので、特にドライエッチングによってエッチングすることで、両者の界面に段差が生じ難いので好ましい。段差が生じると、コンタクト孔３０ａ内に埋め込む金属が完全に埋め込まれず、ソース電極２５などとの接触抵抗が増大しやすいという問題がある。しかし、本実施形態では、Ｔｉ層４１１の薄い層だけなので、段差があっても電気めっきによって十分に埋め込まれる。この際、陰極配線２７と接続する第２コンタクト４５を形成するためのコンタクト孔３０ｂも同様に形成される。
　次に、図５Ｃに示されるように、コンタクト孔３０ａの内部及び有機絶縁膜３２の表面にＴｉ層４１１、及びＣｕ層４１２からなる導体層４１０が形成される（Ｓ５）。具体的には、スパッタリングなどの方法によって、Ｔｉ層４１１が前述した厚さに形成され、その後、Ｔｉ層４１１を電流供給層（シード層）として電気めっきによってＣｕ層４１２が形成される。なお、上述のように、Ｃｕ層４１２を構成するＣｕは、Ｃｕ合金に置き換えられ得る。
　その後、図５Ｄに示されるように、有機絶縁膜３２の表面上の導体層４１０が研磨によって除去され、さらに有機絶縁膜３２の表面がＣＭＰ研磨されることによって平坦化される（Ｓ６）。ＣｕやＣｕ合金は化学的に安定しているため、エッチングなどをし難い。そのため、機械的研磨によって有機絶縁膜３２の表面に形成された導体層が除去される。その結果、コンタクト孔３０ａ内に埋め込まれた導体層４１０の表面と有機絶縁膜３２の表面とがほぼ面一になると共に、有機絶縁膜３２の表面が微視的に見ても平坦化される。
　この導体層４１０の研磨は、酸化セリウム（ＣｅＯ2）、シリカ（ＳｉＯ2）又はアルミナ（Ａｌ2Ｏ3）などの微粒子からなる研磨剤、及びｐＨ調整剤などを水又はアルコールに混入させた研磨スラリーを用いて研磨されることによって行われ、有機絶縁膜３２上の導体層４１０は除去される。シリカを用いる場合、ＳｉＣｌ4（四塩化ケイ素）を原料として、火炎中にて酸化及び脱塩がされたヒュームドシリカであることが好ましい。このような研磨スラリーを用いてＣＭＰ研磨されることによって、図３Ｄに示されるように、表面粗さが算術平均粗さＲａで５０ｎｍ以下の平坦面にされている。この際、有機ＥＬ表示装置の陰極（第２電極）を陰極配線２７と接続するための第２コンタクト４５も同様にＴｉ層４１１とＣｕ層４１２とで形成されている。
　すなわち、有機絶縁膜３２は、液状の樹脂をスリット・アンド・スピンなどの方法で塗布して乾燥させるため、表面が平坦になりやすく、前述したように、この表面は、算術平均の表面粗さＲａで１００～３００ｎｍ程度に形成されている。しかし、前述したように、この有機絶縁膜３２の塗布だけの平坦度では、色ムラ及び／又は輝度ムラが現れ、発光特性を十分に満足し得ないことを本発明者らは見出した。そのため、ＣＭＰ研磨によって、その表面の平坦度を算術平均粗さＲａで５０ｎｍ以下になるように研磨している。この平坦度は小さいほど好ましいが、特許文献１に示されるような２０ｎｍ以下という非常に平坦性を要求されるものではない。５０ｎｍ程度以下であれば、色ムラ及び／又は輝度ムラが問題になるほどには現れなかった。前述したように、Ｃｕ層４１２は化学的に安定しているため、機械的研磨で行うことが好ましいが、有機絶縁膜３２の研磨は、上述の研磨剤を用いたＣＭＰで行うことが好ましい。また、表面粗さは小さいほど好ましいので、下限は設定されないが、研磨作業が大変になるので、２０ｎｍ以上で、５０ｎｍ以下の表面粗さにすることが好ましい。
　その後、図５Ｅに示されるように、有機絶縁膜３２の表面にコンタクト孔３０ａの内部に形成された導体層４１０と接続されるようにＯＬＥＤ４０の第１電極４１が形成される（Ｓ７）。具体的には、例えばスパッタリングなどによって、Ａｇ膜４１３を厚さ１００ｎｍ程度積層した下層と、厚さ１０ｎｍ程度のＩＴＯ膜４１４からなる上層が成膜された後、レジスト膜の形成とフォトリソグラフィ工程によってマスクを形成し、ウェットエッチングなどのエッチングを行うことによって、第１電極４１が形成される。その結果、コンタクト孔３０ａの内部の導体層４１０のＣｕ層４１２と密着したＡｇ膜４１３が形成されるので、導体層４１０と第１電極４１との接触抵抗が低減される。さらに、Ａｇ膜４１３の表面に、ＩＴＯ膜４１４が形成されることで、この上に形成される有機発光層４３とも整合性の良い第１電極４１が形成される。なお、Ａｇ膜４１３を構成するＡｇは、ＡＰＣに置き換えられ得る。
　その後、図５Ｆに示されるように、第１電極４１の上に有機発光層４３が形成される（Ｓ８）。具体的には、第１電極４１の周縁部に各画素を区画すると共に、陰極と陽極の接触を防止するための絶縁バンク４２が形成される。絶縁バンク４２は、ＳｉＯ2などの無機絶縁膜でもよいし、ポリイミド又はアクリル樹脂などの有機絶縁膜でもよく、第１電極４１の所定の場所が露出するように形成される。絶縁バンク４２の高さは、厚さ１μｍ程度に形成される。前述したように、有機発光層４３は、各種の有機材料が積層されるが、有機材料の積層は、例えば真空蒸着によって行われ、その場合には、蒸着マスクの開口を通してＲ、Ｇ、Ｂなどの所望のサブ画素を開口した蒸着マスクを介して形成される。有機発光層４３の表面には、電子の注入性を向上させるＬｉＦなどの層が形成され得る。なお、蒸着によらないで、インクジェット法などによる印刷によっても形成され得る。第１電極４１にＡｇを用いるのは、有機発光層４３で発光した光を反射させてトップエミッション型として使用するためである。
　その後、図５Ｇに示されるように、有機発光層４３の上に、第２電極（陰極）４４が形成される（Ｓ９）。第２電極４４は、薄膜のＭｇ－Ａｇ共晶膜を蒸着などによって全面に形成し、パターニングすることによって陰極とされる。なお、この第２電極４４は、第２コンタクト４５上にも形成されることで第２コンタクト４５、第１コンタクト２８を介して陰極配線２７に接続されている。このＭｇ－Ａｇ共晶膜は、ＭｇとＡｇの融点が異なるので、別々のるつぼから蒸発させて成膜時に共晶化する。Ｍｇが９０質量％程度でＡｇが１０質量％程度の割合で、厚さ１０～２０ｎｍ程度に形成される。
　この第２電極４４の上には、第２電極４４及び有機発光層４３を水分又は酸素などから護る被覆層４６が形成される。この被覆層４６は、水分又は酸素に弱い第２電極４４及び有機発光層４３を保護するため、水分などを吸収し難い、ＳｉＯ2、ＳｉＮxなどの無機絶縁膜がＣＶＤ法などによって形成される。この被覆層４６は、好ましくは、その端部が無機絶縁膜３１などの無機膜と密着するように形成される。無機膜同士の接合であれば、密着性良く接合されるが、有機膜とでは、完全な密着性のよい接合を得にくいからである。従って、有機絶縁膜３２の一部を除去して、その下層の無機絶縁膜３１と接合させることが好ましい。そうすることによって、水分などの浸入を完全に防止し得る。
　このような工程を経て、図１Ａに示される有機ＥＬ発光装置が製造される。本実施例では、第１電極４１との接合部におけるコンタクト孔３０ａの内部に埋め込まれた導体層４１０の表面も前述の研磨が実施されているため、その表面粗さは５０ｎｍ以下となっている。そのため、コンタクト孔３０ａ及び導体層４１０と平面視で重なる領域に有機発光層４３を形成したとしても、表示ムラを生じさせることがない。したがって、携帯機器などに搭載され、駆動回路を形成するスペースが少ない小型の有機ＥＬ表示装置であっても、従来よりも狭いピッチで、有機発光素子を配置することができるようになる。
（実施例２）
　図４Ａ～４Ｂ及び図５Ａ～５Ｇに示される実施例１の製造方法は、平坦化膜３０が無機絶縁膜３１と有機絶縁膜３２が連続して形成され、一括してコンタクト孔３０ａが形成されたが、有機絶縁膜３２として、光重合開始剤を含む感光性の有機材料からなる有機絶縁膜３２が形成され、無機絶縁膜３１が形成された後に、第１コンタクト孔３０ａ１が形成され、その後に感光性の有機絶縁膜３２が形成され、露光と現像によって第２コンタクト孔３０ａ２が形成され、コンタクト孔３０ａとされてもよい。その例が、図６Ａ～６Ｂに示されている。
　具体的には、前述の図５Ａに示される工程は、実施例１と同様に行われる。その後、図６Ａに示されるように、無機絶縁膜３１が形成された後に、コンタクト孔３０ａの形成箇所に第１コンタクト孔３０ａ１が形成される。この第１コンタクト孔３０ａ１は、前述したコンタクト孔３０ａの形成と同様に、レジスト膜を形成した後フォトリソグラフィ工程によってレジスト膜に開口が形成され、そのレジスト膜をマスクとして、ドライエッチングなどによってエッチングすることで形成される。感光性の有機絶縁膜が形成されると第２コンタクト孔３０ａ２の形成が容易であるが、光重合開始剤の添加によって、有機絶縁膜のレベリングの効果が低下するので、表面粗さが粗くなる。しかし、その表面がＣＭＰ研磨されるため、問題は生じない。
　その後、図６Ｂに示されるように、有機絶縁膜３２が形成され、無機絶縁膜３１の第１コンタクト孔３０ａ１の位置に、露光と現像によって第２コンタクト孔３０ａ２が形成される。その結果、第２コンタクト孔３０ａ２は第１コンタクト孔３０ａ１と連続してコンタクト孔３０ａ、３０ｂになる。その結果、図５Ｂに示される構造と同じになり、以降の工程は実施例１と同じになる。そのため、その説明は省略される。本実施例においても、第１電極４１との接合部におけるコンタクト孔３０ａの内部に埋め込まれた導体層４１０の表面に研磨が実施され、その表面粗さは５０ｎｍ以下となっているので、コンタクト孔３０ａ及び導体層４１０と平面視で重なる領域に有機発光層４３を形成したとしても、表示ムラを生じさせることがない。したがって、携帯機器などに搭載され、駆動回路を形成するスペースが少ない小型の有機ＥＬ表示装置であっても、従来よりも狭いピッチで、有機発光素子を配置することができるようになる。
　［まとめ］
　本発明の態様１に係る有機ＥＬ表示装置は、薄膜トランジスタを含む駆動回路が形成された表面を有する基板と、前記駆動回路を覆うことによって前記基板の前記表面を平坦化する平坦化膜と、前記平坦化膜の表面上に形成され、前記駆動回路と接続された第１電極、前記第１電極の上に形成された有機発光層、及び前記有機発光層の上に形成された第２電極を有する有機発光素子と、を備え、前記薄膜トランジスタは、ゲート電極、ドレイン電極、ソース電極、及び前記薄膜トランジスタのチャネルとなる領域を含み、所定方向に沿って延びる半導体層を有し、前記ドレイン電極を構成する第１導体膜と、前記ソース電極を構成する第２導体膜とのそれぞれの一部が、前記所定方向に沿って交互に並ぶように前記第１導体膜及び前記第２導体膜が配置されており、前記チャネルは、隣接する前記第１導体膜の一部と前記第２導体膜の一部との間に挟まれる前記半導体層であり、前記駆動回路と前記第１電極との接続が、前記平坦化膜に形成されたコンタクト孔の内部に埋め込まれた導体層を介して行われ、前記導体層が、チタン層及び銅層又は銅合金層を含み、前記平坦化膜の表面が、算術平均粗さＲａで５０ｎｍ以下に形成されている。
　本発明の態様１の構成によると、薄膜トランジスタのＷ／Ｌが増加するので、電流駆動能力が高い薄膜トランジスタが得られる一方、第１導体膜と第２導体膜無機の形状を反映した複雑な形状の凹凸が、薄膜トランジスタを含む駆動回路の表面に形成される。しかしながら、算術平均粗さＲａで５０ｎｍ以下の表面の平坦化膜が形成されるので、有機発光素子の下地の凹凸が、微視的にもなくなる。その結果、微視的に斜め方向に進む光が抑制され、色ムラ及び／又は輝度ムラの発生を抑制し、有機ＥＬ表示装置の表示品位を大幅に向上させることができる。また、平坦化膜に形成されたコンタクト孔に、銅層又は銅合金層を含む導体層を埋め込んでいるので、エッチングなどをし難い銅又は銅合金を微細に形成することができる。これによって、銅層又は銅合金層を介して、薄膜トランジスタと有機発光素子とを接続することができるので、有機ＥＬ表示装置の消費電力が低減される。
　本発明の態様２に係る有機ＥＬ表示装置では、上記態様１において、前記コンタクト孔の内部に埋め込まれた導体層の表面が、研磨によって前記算術平均粗さＲａに形成されていてもよい。
　本発明の態様２の構成によると、埋め込まれた導体層及び所望の算術平均粗さＲａを簡便に得ることができる。
　本発明の態様３に係る有機ＥＬ表示装置では、上記態様１又は２において、前記第１電極が、銀膜又はＡＰＣ膜とＩＴＯ膜を含んでもよい。
　本発明の態様３の構成によると、導電体と第１電極との接触抵抗が低減される。これによって、有機ＥＬ表示装置の消費電極が低減される。
　本発明の態様４に係る有機ＥＬ表示装置では、上記態様３において、前記銀膜又は前記ＡＰＣ膜は、前記銅層又は前記銅合金と接続されており、前記ＩＴＯ層が前記有機発光層との界面に形成されてもよい。
　本発明の態様４の構成によると、銀膜又はＡＰＣ膜が、銅層又は銅合金と接続されるので、導電体と第１電極との接触抵抗が低減される。これによって、有機ＥＬ表示装置の消費電極が低減される。また、ＩＴＯ層が、有機発光層との界面に形成されているので、有機発光層とも整合性の良い第１電極となる。
　本発明の態様５に係る有機ＥＬ表示装置では、上記態様１～４のいずれか１態様において、前記第１導体膜及び前記第２導体膜が、それぞれ平面形状で櫛型に形成されると共に、前記第１導体膜及び前記第２導体膜のそれぞれの櫛歯部分が噛み合うように形成されていてもよい。
　本発明の態様５の構成によると、薄膜トランジスタのＷ／Ｌがさらに増加するので、さらに電流駆動能力が高い薄膜トランジスタが得られる。
　本発明の態様６に係る有機ＥＬ表示装置では、上記態様５において、前記発光素子の発光領域が矩形形状に形成され、かつ、前記薄膜トランジスタが前記発光領域の下層に形成されており、前記第１導体膜の一部及び前記第２導体膜の一部の対向する部分が、前記矩形形状の長辺に沿って形成されていてもよい。
　本発明の態様６の構成によると、限られた半導体層の専有面積の中で、第１導体膜及び第２導体膜を矩形形状に合わせて簡単に配置できるので、Ｗ／Ｌの大きい薄膜トランジスタを効率的に形成することができる。また、有機発光素子と立体的に重なるように、薄膜トランジスタが配置されるので、画素を小さく形成することができる。これによって、有機ＥＬ発光装置を小型に製造することができる。
　本発明の態様７に係る有機ＥＬ表示装置では、上記態様１～６のいずれか１態様において、隣接する前記第１導体膜の一部と前記第２導体膜の一部とで挟まれる領域が複数個あり、前記半導体層がアモルファス半導体からなり、前記複数個の隣接する前記第１導体膜の一部と前記第２導体膜の一部との対向する部分の長さの前記複数個の和をＷ、前記対向する部分の間隔をＬとするとき、Ｗ／Ｌが５０以上で、５００以下であってもよい。
　本発明の態様７の構成によると、有機発光素子を電流駆動させるのに十分な電流駆動能力を有する薄膜トランジスタを得ることができる。
　本発明の態様８に係る有機ＥＬ表示装置の製造方法は、基板の上に、薄膜トランジスタを含む駆動回路を形成する工程と、前記駆動回路の表面に、無機絶縁膜及び有機絶縁膜を形成する工程と、前記有機絶縁膜及び前記無機絶縁膜に、前記薄膜トランジスタに達するコンタクト孔を形成する工程と、前記コンタクト孔の内部及び前記有機絶縁膜の表面にチタン層及び銅層又は銅合金層を形成することによって、導体層を形成する工程と、前記有機絶縁膜の表面の前記導体層を研磨によって除去し、さらに前記有機絶縁膜の表面を研磨することによって平坦化する工程を、前記導体層の表面に第１電極を形成する工程と、前記第１電極の上に有機発光層を形成する工程と、前記有機発光層の上に第２電極を形成する工程と、を含み、前記薄膜トランジスタは、ゲート電極、ゲート絶縁膜、チャネルとする領域を含み、所定方向に沿って延びる半導体層、及び前記半導体層と接続して形成されるドレイン電極とする第１導体膜とソース電極とする第２導体膜との積層構造によって形成され、前記第１導体膜と、前記第２導体膜とは、それぞれの一部が、前記所定方向に沿って交互に並んで配置されるように形成され、前記チャネルは、隣接する前記第１導体膜の一部と前記第２導体膜の一部との間に挟まれる前記半導体層である。
　本発明の態様８の構成によると、薄膜トランジスタのＷ／Ｌが増加するので、電流駆動能力が高い薄膜トランジスタが得られる一方、第１導体膜と第２導体膜無機の形状を反映した複雑な形状の凹凸が、薄膜トランジスタを含む駆動回路の表面に形成される。しかしながら、有機発光素子の下地が研磨されるので、その表面の凹凸が、微視的にもなくなる。その結果、微視的に斜め方向に進む光が抑制され、色ムラ及び／又は輝度ムラの発生を抑制し、有機ＥＬ表示装置の表示品位を大幅に向上させることができる。また、平坦化膜に形成されたコンタクト孔に、銅層又は銅合金層を含む導体層を埋め込んでいるので、エッチングなどをし難い銅又は銅合金を微細に形成することができる。これによって、銅層又は銅合金層を介して、薄膜トランジスタと有機発光素子とを接続することができるので、有機ＥＬ表示装置の消費電力が低減される。
　本発明の態様９に係る有機ＥＬ表示装置の製造方法では、上記態様８において、前記第１電極の形成工程において、前記銅層又前記銅合金層の表面に、銀膜又はＡＰＣ膜を成膜した後、ＩＴＯ膜を成膜してからパターニングしてもよい。
　本発明の態様９の構成によると、導電体のＣｕ層と、第１電極とＡｇ膜が密着するので、導電体と第１電極との間の接触抵抗が低減される。これによって、有機ＥＬ表示装置の消費電極が低減される。
　本発明の態様１０に係る有機ＥＬ表示装置の製造方法では、上記態様８又は９において前記半導体層が、アモルファス半導体からなり、前記半導体層と前記第１導体膜及び前記第２導体膜との間に高不純物濃度の半導体層を介在させてもよい。
　本発明の態様１０の構成によると、高不純物濃度の半導体層によって、アモルファス半導体からなる半導体層と第１導体膜及び前記第２導体膜との間の接触抵抗が低減されるので、有機ＥＬ表示装置の消費電極が低減される。
　１０　　　基板
　２０　　　ＴＦＴ（薄膜トランジスタ）
　２１　　　半導体層
　２１ｃ　　チャネル
　２３　　　ゲート電極
　２５　　　ソース電極
　２５ａ　　第２導体膜
　２６　　　ドレイン電極
　２６ａ　　第１導体膜
　３０　　　平坦化膜
　３０ａ　　コンタクト孔
　３１　　　無機絶縁膜
　３２　　　有機絶縁膜
　４０　　　ＯＬＥＤ（有機発光素子）
　４１　　　第１電極（陽極）
　４３　　　有機発光層
　４４　　　第２電極（陰極）
　４１０　　導体層
　４１３　　Ａｇ膜
　４１４　　ＩＴＯ膜

Claims (10)

  1. 　薄膜トランジスタを含む駆動回路が形成された表面を有する基板と、
    　前記駆動回路を覆うことによって前記基板の前記表面を平坦化する平坦化膜と、
    　前記平坦化膜の表面上に形成され、前記駆動回路と接続された第１電極、前記第１電極の上に形成された有機発光層、及び前記有機発光層の上に形成された第２電極を有する有機発光素子と、
    を備え、
    　前記薄膜トランジスタは、ゲート電極、ドレイン電極、ソース電極、及び前記薄膜トランジスタのチャネルとなる領域を含み、所定方向に沿って延びる半導体層を有し、
    　前記ドレイン電極を構成する第１導体膜と、前記ソース電極を構成する第２導体膜とのそれぞれの一部が、前記所定方向に沿って交互に並ぶように前記第１導体膜及び前記第２導体膜が配置されており、
    　前記チャネルは、隣接する前記第１導体膜の一部と前記第２導体膜の一部との間に挟まれる前記半導体層であり、
    　前記駆動回路と前記第１電極との接続が、前記平坦化膜に形成されたコンタクト孔の内部に埋め込まれた導体層を介して行われ、前記導体層が、チタン層及び銅層又は銅合金層を含み、
    　前記平坦化膜の表面が、算術平均粗さＲａで５０ｎｍ以下に形成されている、有機ＥＬ表示装置。
  2. 　前記コンタクト孔の内部に埋め込まれた導体層の表面が、研磨によって前記算術平均粗さＲａに形成されている、請求項１に記載の有機ＥＬ表示装置。
  3. 　前記第１電極が、銀膜又はＡＰＣ膜とＩＴＯ膜を含む、請求項１又は２に記載の有機ＥＬ表示装置。
  4. 　前記銀膜又は前記ＡＰＣ膜は、前記銅層又は前記銅合金と接続されており、
    　前記ＩＴＯ層が前記有機発光層との界面に形成されている、請求項３に記載の有機ＥＬ表示装置。
  5. 　前記第１導体膜及び前記第２導体膜が、それぞれ平面形状で櫛型に形成されると共に、前記第１導体膜及び前記第２導体膜のそれぞれの櫛歯部分が噛み合うように形成されている、請求項１～４のいずれか１項に記載の有機ＥＬ表示装置。
  6. 　前記発光素子の発光領域が矩形形状に形成され、かつ、前記薄膜トランジスタが前記発光領域の下層に形成されており、前記第１導体膜の一部及び前記第２導体膜の一部の対向する部分が、前記矩形形状の長辺に沿って形成されている、請求項５に記載の有機ＥＬ表示装置。
  7. 　隣接する前記第１導体膜の一部と前記第２導体膜の一部とで挟まれる領域が複数個あり、前記半導体層がアモルファス半導体からなり、前記複数個の隣接する前記第１導体膜の一部と前記第２導体膜の一部との対向する部分の長さの前記複数個の和をＷ、前記対向する部分の間隔をＬとするとき、Ｗ／Ｌが５０以上で、５００以下である、請求項１～６のいずれか１項に記載の有機ＥＬ表示装置。
  8. 　基板の上に、薄膜トランジスタを含む駆動回路を形成する工程と、
    　前記駆動回路の表面に、無機絶縁膜及び有機絶縁膜を形成する工程と、
    　前記有機絶縁膜及び前記無機絶縁膜に、前記薄膜トランジスタに達するコンタクト孔を形成する工程と、
    　前記コンタクト孔の内部及び前記有機絶縁膜の表面にチタン層及び銅層又は銅合金層を形成することによって、導体層を形成する工程と、
    　前記有機絶縁膜の表面の前記導体層を研磨によって除去し、さらに前記有機絶縁膜の表面を研磨することによって平坦化する工程を、
    　前記導体層の表面に第１電極を形成する工程と、
    　前記第１電極の上に有機発光層を形成する工程と、
    　前記有機発光層の上に第２電極を形成する工程と、
    を含み、
    　前記薄膜トランジスタは、ゲート電極、ゲート絶縁膜、チャネルとする領域を含み、所定方向に沿って延びる半導体層、及び前記半導体層と接続して形成されるドレイン電極とする第１導体膜とソース電極とする第２導体膜との積層構造によって形成され、
    　前記第１導体膜と、前記第２導体膜とは、それぞれの一部が、前記所定方向に沿って交互に並んで配置されるように形成され、
    　前記チャネルは、隣接する前記第１導体膜の一部と前記第２導体膜の一部との間に挟まれる前記半導体層である、有機ＥＬ表示装置の製造方法。
  9. 　前記第１電極の形成工程において、前記銅層又前記銅合金層の表面に、銀膜又はＡＰＣ膜を成膜した後、ＩＴＯ膜を成膜してからパターニングする、請求項８に記載の製造方法。
  10. 　前記半導体層が、アモルファス半導体からなり、前記半導体層と前記第１導体膜及び前記第２導体膜との間に高不純物濃度の半導体層を介在させる、請求項８又は９に記載の有機ＥＬ表示装置の製造方法。
PCT/JP2018/012911 2018-03-28 2018-03-28 有機ｅｌ表示装置及びその製造方法 WO2019186810A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201880090124.XA CN111937160A (zh) 2018-03-28 2018-03-28 有机el显示装置及其制造方法
JP2019513869A JP6564965B1 (ja) 2018-03-28 2018-03-28 有機ｅｌ表示装置及びその製造方法
PCT/JP2018/012911 WO2019186810A1 (ja) 2018-03-28 2018-03-28 有機ｅｌ表示装置及びその製造方法
US16/625,675 US10997906B2 (en) 2018-03-28 2018-03-28 Organic EL display apparatus with reduced surface roughness and electrode having silver and ITO and manufacturing method therefor
US17/215,696 US11195457B2 (en) 2018-03-28 2021-03-29 Organic EL display device with reduced surface roughness and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/012911 WO2019186810A1 (ja) 2018-03-28 2018-03-28 有機ｅｌ表示装置及びその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/625,675 A-371-Of-International US10997906B2 (en) 2018-03-28 2018-03-28 Organic EL display apparatus with reduced surface roughness and electrode having silver and ITO and manufacturing method therefor
US17/215,696 Division US11195457B2 (en) 2018-03-28 2021-03-29 Organic EL display device with reduced surface roughness and manufacturing method therefor

Publications (1)

Publication Number Publication Date
WO2019186810A1 true WO2019186810A1 (ja) 2019-10-03

Family

ID=67695627

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/012911 WO2019186810A1 (ja) 2018-03-28 2018-03-28 有機ｅｌ表示装置及びその製造方法

Country Status (4)

Country Link
US (2) US10997906B2 (ja)
JP (1) JP6564965B1 (ja)
CN (1) CN111937160A (ja)
WO (1) WO2019186810A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111937160A (zh) * 2018-03-28 2020-11-13 堺显示器制品株式会社 有机el显示装置及其制造方法
US10991778B2 (en) * 2018-03-28 2021-04-27 Sakai Display Products Corporation Organic EL display apparatus and manufacturing method therefor
CN111276636B (zh) * 2020-02-17 2021-03-16 武汉华星光电半导体显示技术有限公司 有机发光二极管显示器及其制造方法
KR20220064624A (ko) * 2020-11-12 2022-05-19 엘지디스플레이 주식회사 표시패널과 이를 이용한 표시장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129881A (ja) * 2008-11-28 2010-06-10 Sharp Corp 薄膜トランジスタおよびアクティブマトリクス基板
JP2013062307A (ja) * 2011-09-12 2013-04-04 Sony Corp 薄膜トランジスタおよび電子機器
JP2014041946A (ja) * 2012-08-23 2014-03-06 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2014120487A (ja) * 2012-12-12 2014-06-30 Kobelco Kaken:Kk 表示装置または入力装置に用いられる電極、および電極形成用スパッタリングターゲット
WO2014184988A1 (ja) * 2013-05-16 2014-11-20 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
JP2016153888A (ja) * 2015-02-18 2016-08-25 株式会社リコー 画像表示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02275672A (ja) 1989-03-30 1990-11-09 Nippon Steel Corp 薄膜トランジスター
JP2006252774A (ja) 2005-03-07 2006-09-21 Ricoh Co Ltd 有機トランジスタ、及びディスプレイ装置
JP5090658B2 (ja) 2006-04-06 2012-12-05 三菱電機株式会社 薄膜トランジスタ、及びその製造方法、並びにアクティブマトリクス型表示装置
JP5521270B2 (ja) 2007-02-21 2014-06-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
JP2010272664A (ja) 2009-05-21 2010-12-02 Sony Corp ａ−ＳｉＴＦＴ及びこのａ−ＳｉＴＦＴを有するシフトレジスター
JP5732740B2 (ja) 2009-09-30 2015-06-10 大日本印刷株式会社 フレキシブルデバイス用薄膜トランジスタ基板およびフレキシブルデバイス
KR101407585B1 (ko) 2011-01-10 2014-06-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
JP6000703B2 (ja) * 2011-08-12 2016-10-05 キヤノン株式会社 有機ｅｌ素子、及びこれを用いた発光装置、画像形成装置、発光素子アレイ、撮像装置、表示装置
US9166054B2 (en) 2012-04-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20140143631A (ko) * 2013-06-07 2014-12-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6583812B2 (ja) 2015-06-24 2019-10-02 国立研究開発法人物質・材料研究機構 多層構成の薄膜トランジスタの製造方法
KR101849590B1 (ko) * 2016-10-31 2018-05-31 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102449772B1 (ko) * 2017-12-19 2022-09-30 엘지디스플레이 주식회사 유기발광 표시장치
CN111937160A (zh) * 2018-03-28 2020-11-13 堺显示器制品株式会社 有机el显示装置及其制造方法
US10991778B2 (en) * 2018-03-28 2021-04-27 Sakai Display Products Corporation Organic EL display apparatus and manufacturing method therefor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129881A (ja) * 2008-11-28 2010-06-10 Sharp Corp 薄膜トランジスタおよびアクティブマトリクス基板
JP2013062307A (ja) * 2011-09-12 2013-04-04 Sony Corp 薄膜トランジスタおよび電子機器
JP2014041946A (ja) * 2012-08-23 2014-03-06 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2014120487A (ja) * 2012-12-12 2014-06-30 Kobelco Kaken:Kk 表示装置または入力装置に用いられる電極、および電極形成用スパッタリングターゲット
WO2014184988A1 (ja) * 2013-05-16 2014-11-20 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
JP2016153888A (ja) * 2015-02-18 2016-08-25 株式会社リコー 画像表示装置

Also Published As

Publication number Publication date
US20210217359A1 (en) 2021-07-15
US11195457B2 (en) 2021-12-07
US10997906B2 (en) 2021-05-04
CN111937160A (zh) 2020-11-13
JP6564965B1 (ja) 2019-08-21
JPWO2019186810A1 (ja) 2020-04-30
US20210005134A1 (en) 2021-01-07

Similar Documents

Publication Publication Date Title
JP6585322B1 (ja) 有機ｅｌ表示装置及びその製造方法
JP6606309B1 (ja) 有機ｅｌ表示装置及びその製造方法
JP6564965B1 (ja) 有機ｅｌ表示装置及びその製造方法
KR20150041509A (ko) 유기 발광 표시 장치 및 그 제조 방법
US11812643B2 (en) Organic-EL display apparatus with zig-zag source drain electrodes and manufacturing method thereof
JP6603826B1 (ja) 有機ｅｌ表示装置及びその製造方法
JPWO2019186806A1 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
JP6802887B2 (ja) 有機ｅｌ表示装置及びその製造方法
JP7410242B2 (ja) 有機ｅｌ表示装置及びその製造方法
KR100445032B1 (ko) 유기 전계 발광 표시 장치와 그 제조 방법
JP6865249B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
CN110085625B (zh) 顶发射型显示器件及其制作方法
JP6694988B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
JP2012204261A (ja) 有機ｅｌ表示装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2019513869

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18913097

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18913097

Country of ref document: EP

Kind code of ref document: A1