JP2008263097A - 半導体装置及び半導体装置の製造方法 - Google Patents

Abstract

【目的】合わせずれにより下層配線層の絶縁膜が大きくエッチングされてしまうことを抑制する半導体装置の製造方法及びその方法で製造された半導体装置を提供することを目的とする。
【構成】本発明の一態様の半導体装置は、下層配線となるＣｕ膜２６０と、Ｃｕ膜２６０の側面側に配置された有機絶縁膜２２０と、Ｃｕ膜２６０の側面側であって有機絶縁膜２２０上に配置された有機絶縁膜２２０よりも比誘電率が高いＳｉＯＣ膜２２２と、ＳｉＯＣ膜２２２側に一部がはみ出して配置された、Ｃｕ膜２６０を上層配線２６５側へと接続するプラグ２６３と、Ｃｕ膜２６２のＳｉＯＣ膜２２２側にはみ出した部分の下部に配置された、ＳｉＯＣ膜２２２よりもエッチングレートが低い膜質の改質膜２８０と、を備えたことを特徴とする。
【選択図】図９

Description

本発明は、半導体装置及び半導体装置の製造方法に係り、例えば、ダマシン配線を形成する製造方法に関する。

近年、半導体集積回路（ＬＳＩ）の高集積化、及び高性能化に伴って新たな微細加工技術が開発されている。特に、最近はＬＳＩの高速性能化を達成するために、配線材料を従来のアルミ（Ａｌ）合金から低抵抗の銅（Ｃｕ）或いはＣｕ合金（以下、まとめてＣｕと称する。）に代える動きが進んでいる。Ｃｕは、Ａｌ合金配線の形成において頻繁に用いられたドライエッチング法による微細加工が困難であるので、溝加工が施された絶縁膜上にＣｕ膜を堆積し、溝内に埋め込まれた部分以外のＣｕ膜を化学機械研磨（ＣＭＰ）により除去して埋め込み配線を形成する、いわゆるダマシン（ｄａｍａｓｃｅｎｅ）法が主に採用されている。Ｃｕ膜はスパッタ法などで薄いシード層を形成した後に電解めっき法により数１００ｎｍ程度の厚さの積層膜を形成することが一般的である。さらに、多層Ｃｕ配線を形成する場合は、特に、デュアルダマシン構造と呼ばれる配線形成方法を用いることもできる。かかる方法では、下層配線上に絶縁膜を堆積し、所定のヴィアホール（孔）及び上層配線用のトレンチ（配線溝）を形成した後に、ヴィアホールとトレンチに配線材料となるＣｕを同時に埋め込み、さらに、上層の不要なＣｕをＣＭＰにより除去し平坦化することにより埋め込み配線を形成する。

そして、最近は層間絶縁膜として比誘電率の低い低誘電率材料膜（ｌｏｗ−ｋ膜）を用いることが検討されている。すなわち、比誘電率ｋが、約４．２のシリコン酸化膜（ＳｉＯ_２）膜から比誘電率ｋが３以下の低誘電率材料膜（ｌｏｗ−ｋ膜）を用いることにより、配線間の寄生容量を低減することが試みられている。そして、このｌｏｗ−ｋ膜中へのＣｕの拡散を防止するべく、溝内の壁面や底面には、まず、例えば、窒化チタン（ＴｉＮ）等のバリアメタル膜が形成され、そして、その後にＣｕが埋め込まれる。また、デュアルダマシン構造用の上層配線のパターニングの際のレジスト現像不良を抑制するために、ヴィアホールに電子線を照射するといった技術の開示も存在する（例えば、特許文献１参照）。

ここで、上述したようなＲＣ遅延を抑制するあまり、層間絶縁膜の誘電率低下に伴う機械的強度の低下や膜密度の低下による弊害が生じている。例えば、多層配線を形成する際に、下層配線に対してヴィアホール位置の合わせずれが生じた場合、ヴィアホールを開口する加工の際に下層配線層の絶縁膜部がエッチングされてしまうといった問題があった。特に、下層配線層上に形成されるＣｕの拡散防止膜をエッチングにより開口する際に、位置ずれが生じた箇所での下層配線層の絶縁膜部が大きくエッチングされてしまうといった問題があった。そして、絶縁膜部がエッチングされて大きく掘り込みが生じた箇所では局所的にヴィアアスペクト比が高くなってしまう。そのために、その後の金属材料を埋め込む際に埋込み不良が発生してしまう。よって、この埋込み不良箇所がボイドの発生サイトとなり配線の寿命を低下させてしまうといった問題があった。その他にも、ヴィアホールを開口する際のエッチング時に、絶縁膜のヴィアホール側壁にダメージが発生してその後に埋め込まれるプラグ材料を腐食させてしまうといった問題があった。
特開２００４−２２１１０４号公報

本発明は、上述したような従来の問題点を克服し、合わせずれにより下層配線層の絶縁膜が大きくエッチングされ、プラグ材料の埋込み不良が発生してしまうことを抑制する半導体装置の製造方法及びその方法で製造された半導体装置を提供することを目的とする。

本発明の一態様の半導体装置は、
下層配線と
前記下層配線の側面側に配置された第１の絶縁膜と、
前記下層配線の側面側であって前記第１の絶縁膜上に配置された前記第１の絶縁膜よりも比誘電率が高い第２の絶縁膜と、
前記第２の絶縁膜側に一部がはみ出して配置された、前記下層配線を上層配線側へと接続するプラグと、
前記プラグの前記第２の絶縁膜側にはみ出した部分の下部に配置された、前記第２の絶縁膜よりもエッチングレートが低い膜質の第３の絶縁膜と、
を備えたことを特徴とする。

また、本発明の一態様の半導体装置の製造方法は、
下層配線層が形成された基体上に拡散防止膜を形成する拡散防止膜形成工程と、
前記拡散防止膜上に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜に前記拡散防止膜まで貫通する開口部を、前記下層配線中の配線上方で形成する開口部形成工程と、
前記開口部を形成したことによって露出した前記拡散防止膜と、前記開口部の位置が前記下層配線層中の絶縁膜側へと位置ずれしたことによって前記開口部の下部に位置することになった前記下層配線層中の絶縁膜とに、紫外線照射と電子線照射と酸素イオン注入とのいずれかを行ない、行われた部分の膜質を改質する改質工程と、
前記改質の後露出した前記拡散防止膜をエッチングするエッチング工程と、
前記エッチングの後前記開口部内に導電性材料を埋め込んで導電性材料膜を形成する導電性材料膜形成工程と、
を備えたことを特徴とする。

本発明によれば、合わせずれにより下層配線層の絶縁膜が大きくエッチングされることを防止して、プラグ材料の埋め込み不良を低減することができる。よって、配線の信頼性を向上させることができる。

実施の形態１．
実施の形態１では、合わせずれが生じた位置に紫外線（ＵＶ）を照射することにより改質膜を形成して、この改質膜によって下層配線層の絶縁膜のエッチングを抑制する構成について説明する。以下、実施の形態１について、図面を用いて説明する。

図１は、実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。
図１において、実施の形態１の半導体装置の製造方法では、有機絶縁膜形成工程（Ｓ１０２）と、炭酸化シリコン（ＳｉＯＣ）膜形成工程（Ｓ１０４）と、開口部形成工程（Ｓ１０６）と、バリアメタル膜形成工程（Ｓ１０８）と、シード膜形成工程（Ｓ１１０）と、めっき及びアニール工程（Ｓ１１２）と、研磨工程（Ｓ１１４）と、炭化シリコン（ＳｉＣ）膜形成工程（Ｓ１１７）と、ＳｉＯＣ膜形成工程（Ｓ１１８）と、有機絶縁膜形成工程（Ｓ１２０）と、ＳｉＯＣ膜形成工程（Ｓ１２２）と、開口部形成工程（Ｓ１２４）と、ＵＶキュア工程（Ｓ１２６）と、エッチング工程（Ｓ１３０）と、バリアメタル膜形成工程（Ｓ１３２）と、シード膜形成工程（Ｓ１３４）と、めっき及びアニール工程（Ｓ１３６）と、研磨工程（Ｓ１３８）と、ＳｉＣ膜形成工程（Ｓ１４０）という一連の工程を実施する。

図２は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図２では、図１の有機絶縁膜形成工程（Ｓ１０２）からバリアメタル膜形成工程（Ｓ１０８）までを示している。

図２（ａ）において、有機絶縁膜形成工程として、基板２００上に多孔質の有機絶縁膜２２０を例えば７０〜１００ｎｍの厚さで形成する。このような絶縁膜を形成することで、比誘電率ｋが３．５よりも低い層間絶縁膜を得ることができる。ここでは、一例として、比誘電率が２．５未満の低誘電率絶縁材料となるポリアリーレンエーテル（ＰＡｒ）を塗布して有機絶縁膜２２０を形成する。有機絶縁膜２２０の材料としては、ＰＡｒの他に、ポリベンゾオキサゾール（ＰＢＯ）、ポリベンゾシクロブテンなどの有機樹脂を主成分とする材料を用いても好適である。また、基板２００として、例えば、直径３００ミリのシリコンウェハを用いる。ここでは、デバイス部分の図示を省略している。そして、基板２００上には、金属配線またはコンタクトプラグ等、図示しない各種の半導体素子あるいは構造を有する層が形成されていても構わない。或いは、その他の層が形成されていても構わない。例えば、金属配線材料の拡散を防止する拡散防止膜の層が形成されていても構わない。

図２（ｂ）において、ＳｉＯＣ膜形成工程として、有機絶縁膜２２０上にＣＶＤ法によってキャップ絶縁膜となるＳｉＯＣを例えば膜厚３０ｎｍ堆積することで、ＳｉＯＣ膜２２２の薄膜を形成する。ここでは、有機絶縁膜２２０の比誘電率ｋよりも高い比誘電率ｋが２．６程度のＳｉＯＣ膜２２２を形成する。ＳｉＯＣ膜２２２を形成することで、ダマシン法により配線材料を埋め込む際の化学機械研磨（ＣＭＰ）の荷重から機械的強度の小さい有機絶縁膜２２０を保護することができる。ここでは、ＣＶＤ法によって成膜しているが、溶液をスピンコートし熱処理して薄膜を形成するＳＯＤ（ｓｐｉｎ ｏｎ ｄｉｅｌｅｃｔｉｃ ｃｏａｔｉｎｇ）法などその他の方法を用いても構わない。

図２（ｃ）において、開口部形成工程として、リソグラフィー工程とドライエッチング工程でダマシン配線を作製するための配線溝構造である開口部１５０をＳｉＯＣ膜２２２と有機絶縁膜２２０内に形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィー工程を経てＳｉＯＣ膜２２２の上にレジスト膜が形成された基板２００に対し、露出したＳｉＯＣ膜２２２を異方性エッチング法により除去する。次に、ＳｉＯＣ膜２２２の下層に位置する有機絶縁膜２２０を同様に異方性エッチング法により除去することで、基板２００の表面に対し、略垂直に開口部１５０を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部１５０を形成すればよい。

図２（ｄ）において、バリアメタル膜形成工程として、開口部形成工程により形成された開口部１５０及びＳｉＯＣ膜２２２表面にバリアメタル材料を用いたバリアメタル膜２４０を形成する。物理気相成長法（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）法の１つであるスパッタ法を用いるスパッタリング装置内でタンタル（Ｔａ）膜の薄膜を例えば膜厚５ｎｍ堆積し、バリアメタル膜２４０を形成する。バリアメタル材料の堆積方法としては、ＰＶＤ法に限らず、原子層気相成長（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ、あるいは、ａｔｏｍｉｃ ｌａｙｅｒ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＣＶＤ）法やＣＶＤ法などを用いることができる。ＰＶＤ法を用いる場合より被覆率を良くすることができる。また、バリアメタル膜の材料としては、Ｔａの他、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）もしくはＴａとＴａＮ等これらを組合せて用いた積層膜であっても構わない。

図３は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図３では、図１のシード膜形成工程（Ｓ１１０）からＳｉＣ膜形成工程（Ｓ１１７）までを示している。

図３（ａ）において、シード膜形成工程として、スパッタ等の物理気相成長（ＰＶＤ）法により、次の工程である電解めっき工程のカソード極となるＣｕ薄膜をシード膜２５０としてバリアメタル膜２４０が形成された開口部１５０内壁及び基板２００表面に堆積（形成）させる。

図３（ｂ）において、めっき工程として、シード膜２５０をカソード極として、電解めっき等の電気化学成長法によりＣｕ膜２６０を開口部１５０及び基板２００表面に堆積させる。ここでは、例えば、膜厚２００ｎｍのＣｕ膜２６０を堆積させ、堆積させた後にアニール処理を例えば２５０℃の温度で３０分間行なう。

図３（ｃ）において、研磨工程として、ＣＭＰ法によって、基板２００の表面を研磨して、開口部以外に表面に堆積した配線層となるシード膜２５０を含むＣｕ膜２６０とバリアメタル膜２４０を研磨除去する。その結果、図３（ｃ）に示すように平坦化することができる。

図３（ｄ）において、ＳｉＣ膜形成工程として、基板２００上に、ＣＶＤ法により拡散防止膜としてＳｉＣ膜２３０を形成する。ＳｉＣ膜２３０をＣｕ膜２６０上に形成することで、Ｃｕが上層の絶縁膜へと拡散することを防止できる。拡散防止膜の材料としては、ＳｉＣの他に、窒化シリコン（ＳｉＮ）、或いは炭窒化シリコン（ＳｉＣＮ）等が好適である。これらの材料で形成される拡散防止膜は、ヴィアホール開口時のエッチングストッパの役割も果たす。

図４は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図４では、図１のＳｉＯＣ膜形成工程（Ｓ１１８）からＳｉＯＣ膜形成工程（Ｓ１２２）までを示している。

図４（ａ）において、ＳｉＯＣ膜形成工程として、ＳｉＣ膜２３０上にヴィア層の層間絶縁膜となるＳｉＯＣ膜２７０を例えば７０〜１００ｎｍの厚さで形成する。ＳｉＯＣ膜２７０は、例えば、ＣＶＤ法を用いて比誘電率ｋが２．５未満の低誘電率になるように形成される。例えば、比誘電率ｋが２．３となるＳｉＯＣ膜２７０を形成する。形成方法はＣＶＤ法に限るものではない。溶液をスピンコートし熱処理して薄膜を形成するＳＯＤ法を用いても好適である。ヴィア層の層間絶縁膜の材料としては、例えば、ポリメチルシロキサン、ポリシロキサン、ハイドロジェンシロセスキオキサン、或いはメチルシロセスキオキサンなどのシロキサン骨格を有する材料を用いることができる。

図４（ｂ）において、有機絶縁膜形成工程として、ＳｉＯＣ膜２７０上に上層配線層の層間絶縁膜となる多孔質の有機絶縁膜２７２を例えば３０ｎｍの厚さで形成する。このような絶縁膜を形成することで、比誘電率ｋが３．５よりも低い層間絶縁膜を得ることができる。ここでは、一例として、比誘電率が２．５未満の低誘電率絶縁材料となるＰＡｒを塗布して有機絶縁膜２７２を形成する。有機絶縁膜２７２の材料としては、有機絶縁膜２２０と同様、ＰＡｒの他に、ポリベンゾオキサゾール（ＰＢＯ）、ポリベンゾシクロブテンなどの有機樹脂を主成分とする材料を用いても好適である。

図４（ｃ）において、ＳｉＯＣ膜形成工程として、有機絶縁膜２７２上にＣＶＤ法によって上層配線層側のキャップ絶縁膜となるＳｉＯＣを例えば膜厚４０ｎｍ堆積することで、ＳｉＯＣ膜２７４を形成する。ここでは、有機絶縁膜２７２の比誘電率ｋよりも高い比誘電率ｋが２．６程度のＳｉＯＣ膜２７４を形成する。ＳｉＯＣ膜２７４を形成することで、デュアルダマシン法により配線材料を埋め込む際のＣＭＰの荷重から機械的強度の小さい有機絶縁膜２７２を保護することができる。ここでは、ＳｉＯＣ膜２２２と同様、ＣＶＤ法によって成膜しているが、ＳＯＤ法などその他の方法を用いても構わない。また、ここでは、ＳｉＯＣ膜２７４を形成しているが、それより比誘電率ｋが大きいシリコン酸化膜（ＳｉＯ_２膜）等であっても構わない。

図５は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図５では、図１の開口部形成工程（Ｓ１２４）を示している。

図５（ａ）において、開口部形成工程として、まず、リソグラフィー工程とドライエッチング工程で、ＳｉＯＣ膜２７４内のヴィアホールとなる位置に開口部１５２を形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィー工程を経てＳｉＯＣ膜２７４の上にレジスト膜が形成された基板２００に対し、露出したＳｉＯＣ膜２７４を下地の有機絶縁膜２７２をエッチングストッパとして異方性エッチング法により除去して開口部１５２を形成すればよい。異方性エッチング法を用いることで、基板２００の表面に対し、略垂直に開口部１５２を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部１５２を形成すればよい。

図５（ｂ）において、開口部形成工程の続きとして、ドライエッチング工程で開口部１５２の続きを有機絶縁膜２７２内に形成する。エッチングガス種を変えて、同様に、露出した有機絶縁膜２７２を下地のＳｉＯＣ膜２７０をエッチングストッパとして異方性エッチング法により除去して開口部１５２の続きを形成すればよい。

図５（ｃ）において、開口部形成工程の続きとして、リソグラフィー工程とドライエッチング工程によって今度は上層配線層のダマシン配線を作製するためのトレンチである開口部１５４をＳｉＯＣ膜２７４内に形成する。そして、同時に、ヴィアホールとなる開口部１５２をＳｉＯＣ膜２７０内に形成する。同じ材料を用いているので、同時にエッチングすることができる。図示していないレジスト塗布工程、露光工程等のリソグラフィー工程を経てＳｉＯＣ膜２７４の上にレジスト膜が形成された基板２００に対し、露出したＳｉＯＣ膜２７４を下地の有機絶縁膜２７２をエッチングストッパとして異方性エッチング法により除去して開口部１５４を形成すればよい。また、露出したＳｉＯＣ膜２７０を下地のＳｉＣ膜２３０をエッチングストッパとして、異方性エッチング法により除去して開口部１５２を形成すればよい。

従来技術では、この次に、開口部１５２底のエッチングストッパとなったＳｉＣ膜２３０をエッチングするところであるが、図５（ｃ）に示すように、開口したヴィアホールの位置が、下層配線となるＣｕ膜２６０の端部から下層配線層の層間絶縁膜側へとはみ出すように合わせずれ（位置ずれ）が生じてしまう場合がある。そのままＳｉＣ膜２３０をエッチングすると下地のＳｉＯＣ膜２２２はＳｉＣ膜２３０よりもエッチングレートが高いためにオーバーエッチングを行った際にＳｉＯＣ膜２２２に大きく掘り込み穴が形成されてしまう。場合によっては、この掘り込み穴が下層配線層の層間絶縁膜である有機絶縁膜２２０に達してしまう可能性もある。そのため、実施の形態１では、以下に説明するように、この下層配線層のキャップ膜であるＳｉＯＣ膜２２２に形成される掘り込み穴の掘り込み量を抑制する。

図６は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図６では、図１のＵＶキュア工程（Ｓ１２６）からエッチング工程（Ｓ１３０）の一部までを示している。

図６（ａ）において、ＵＶキュア工程として、開口部１５２底の露出したＳｉＣ膜２３０を残した状態で開口部１５２，１５４内とＳｉＯＣ膜２７４表面にＵＶ１６０を照射することでキュアする。ＵＶキュアにより開口部１５２直下の露出したＳｉＣ膜２３０と開口部１５２の合わせずれによって開口部１５２の下部に位置することになった下層配線層中のＳｉＯＣ膜２２２と開口部１５２，１５４の壁面のＳｉＯＣ膜２７０，２７４の表面膜質を改質することができる。ＳｉＯＣ膜２２２やＳｉＯＣ膜２７０，２７４では、膜中のメチル基（ＣＨ_３）の量が減少し、シリコン（Ｓｉ）と酸素（Ｏ）との結合（Ｓｉ−Ｏ−Ｓｉ結合）が増加してＳｉＯ_２に近い絶縁膜となる。また、エッチング時のダメージにより吸湿した開口部１５２，１５４側壁のＳｉＯＣ膜２７０，２７４ではキュアにより膜中の水分を消失させることができる。ここでは、基板温度が４００℃以下になるように加熱した状態で３５０ｎｍ以下の波長の紫外線を照射すると好適である。ＵＶキュアにより、開口部１５２の下部に位置するＳｉＯＣ膜２２２の表面には改質膜２８０が形成される。また、露出したＳｉＣ膜２３０は、改質膜２８２に改質される。また、開口部１５２の壁面のＳｉＯＣ膜２７０には、改質膜２８４が形成される。同様に、ＳｉＯＣ膜２７４の上面及び開口部１５４の壁面には、改質膜２８６が形成される。ここでは、特に、改質膜２８０の膜厚がエッチングストッパとなるＳｉＣ膜２３０の膜厚の３０％以上の厚さになるようにキュアすることが好適である。さらに、元々のＳｉＯＣ膜２２２の膜厚よりも薄くなるようにキュアすることが好適である。例えば、２０ｎｍ程度が望ましい。改質膜２８０の膜厚を厚くしすぎないようにすることで比誘電率を必要以上に上昇させないようにすることができる。

図６（ｂ）において、エッチング工程として、まず、露出したＳｉＣ膜２３０の改質膜２８２をエッチングより除去する。ここでは、Ｃｕ膜２６０上の改質膜２８２を完全に除去するために、例えば、３０％のオーバーエッチングを行なう。本実施の形態では、ヴィア直下のＳｉＯＣ膜２２２が深さｄ_０まで改質されＳｉＯ_２に近い膜質の改質膜２８０となっている。そのため、改質膜２８０はＳｉＯＣ膜２２２よりもエッチングレートが低くなる。よって、改質膜２８０に形成される掘り込みＨの深さｄが改質膜２８０の深さｄ_０よりも浅い、例えば３０％のオーバーエッチング分程度に抑えることができる。例えば、２０ｎｍ以下に抑えることができる。そのため、仮にヴィアホールと下層配線が合わせずれを生じたとしてもＳｉＯＣ膜２２２に大きな掘り込みが形成されないようにエッチングすることができる。

図７は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図７では、図１のエッチング工程（Ｓ１３０）の続きからバリアメタル膜形成工程（Ｓ１３２）までを示している。

図７（ａ）において、エッチング工程の続きとして、露出した有機絶縁膜２７２を下地のＳｉＯＣ膜２７０をエッチングストッパとして異方性エッチング法により除去して上層配線が埋め込まれる開口部１５４を完成させる。

図７（ｂ）において、導電性材料膜形成工程の一部となるバリアメタル膜形成工程として、開口部１５２，１５４内及びＳｉＯＣ膜２７４の改質膜２８６表面にバリアメタル材料を用いたバリアメタル膜２４２を形成する。下層配線形成時と同様、スパッタ法を用いて例えばＴａ膜を膜厚５ｎｍ堆積し、バリアメタル膜２４２を形成する。また、バリアメタル膜の材料としては、Ｔａの他、ＴａＮ、Ｔｉ、Ｗ、ＴｉＮ、ＷＮもしくはＴａとＴａＮ等これらを組合せて用いた積層膜であっても構わない点はバリアメタル膜２４０と同様である。

図８は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図８では、図１のシード膜形成工程（Ｓ１３４）からめっき及びアニール工程（Ｓ１３６）までを示している。

図８（ａ）において、導電性材料膜形成工程の一部となるシード膜形成工程として、スパッタ等のＰＶＤ法により、次の工程である電解めっき工程のカソード極となるＣｕ薄膜をシード膜２５２としてバリアメタル膜２４２が形成された開口部１５２，１５４内壁及び基板２００表面に堆積（形成）させる。

図８（ｂ）において、導電性材料膜形成工程の一部となるめっき工程として、シード膜２５２をカソード極として、電解めっき等の電気化学成長法により導電性材料のＣｕ膜２６２を開口部１５２，１５４及び基板２００表面に堆積させる。ここでは、例えば、膜厚８００ｎｍのＣｕ膜２６２を堆積させ、堆積させた後にアニール処理を例えば２５０℃の温度で３０分間行なう。

図９は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図９では、図１の研磨工程（Ｓ１３８）からＳｉＣ膜形成工程（Ｓ１４０）までを示している。

図９（ａ）において、研磨工程として、ＣＭＰ法によって、基板２００の表面を研磨して、開口部以外に表面に堆積した配線層となるシード膜２５２を含むＣｕ膜２６２とバリアメタル膜２４２とＳｉＯＣ膜２７４上面の改質膜２８６を研磨除去する。その結果、図９（ａ）に示すように平坦化することができる。

図９（ｂ）において、ＳｉＣ膜形成工程として、基板２００上に、ＣＶＤ法により拡散防止膜としてＳｉＣ膜２３２を形成する。ＳｉＣ膜２３２をＣｕ膜２６２上に形成することで、Ｃｕがさらなる上層の絶縁膜へと拡散することを防止できる。拡散防止膜の材料としては、ＳｉＣの他に、ＳｉＮ、或いはＳｉＣＮ等が好適である点は上述した通りである。以上のようにして、デュアルダマシン配線を形成することができる。

以上のようにして製造される半導体装置は、下層配線層に下層配線となるＣｕ膜２６０とＣｕ膜２６０の側面側に層間絶縁膜となる有機絶縁膜２２０とその上部のＳｉＯＣ膜２２２とＳｉＯＣ膜２２２上の一部分に配置された改質膜２８０が形成される。そして、この半導体装置には、Ｃｕ膜２６０を上層配線２６５となる開口部１５４内のＣｕ膜２６２側へと接続するプラグ２６３としての開口部１５２内のＣｕ膜２６２が、ＳｉＯＣ膜２２２側に一部がはみ出して配置される。合わせずれ量は、開口部１５２のヴィアホール直径の１／３以内の寸法まで許容可能である。改質膜２８０は、ＳｉＯＣ膜２２２上の一部分として、プラグ２６３のＳｉＯＣ膜２２２側にはみ出した部分の下部に配置される。改質膜２８０は、改質膜２８０が上部に配置されていないＳｉＯＣ膜２２２の他の部分の膜厚よりも薄く配置される。

以上のように、合わせずれが生じた位置での下層配線層の絶縁膜に改質膜２８０を形成しておくことで、改質膜２８０に形成される掘り込みＨの深さｄを浅くすることができる。そのため、局所的なアスペクト比の高い部分を生じさせない。よって、Ｃｕ膜２６２のヴィアホールへの埋め込み不良を抑制することができる。また、必要以上のキュアを行なわないようにすることで、上層配線層及び下層配線層における絶縁膜の比誘電率の上昇を抑えることができる。なお、キュアにより改質した箇所では同一配線層内でのＣ量、Ｏ量が異なっているため、例えばＴＥＭ／ＥＥＬＳ分析で膜質の相違を調べることができる。

実施の形態２．
実施の形態２では、合わせずれが生じた位置に電子線（ＥＢ）を照射することにより改質膜を形成して、この改質膜により下層配線層の絶縁膜のエッチングを抑制する構成について説明する。

図１０は、実施の形態２における半導体装置の製造方法の要部を表すフローチャートである。
図１０において、実施の形態２の半導体装置の製造方法では、ＵＶキュア工程（Ｓ１２６）の代わりに、ＥＢキュア工程（Ｓ１２８）を備えた点以外は、図１と同様である。また、Ｓ１０２〜Ｓ１２４までの各工程の内容は、実施の形態１と同様である。

図１１は、図１０のフローチャートに対応して実施される工程を表す工程断面図である。
図１１では、図１０のＥＢキュア工程（Ｓ１２８）を示している。
図１１において、ＥＢキュア工程として、開口部１５２底の露出したＳｉＣ膜２３０を残した状態で開口部１５２，１５４内とＳｉＯＣ膜２７４表面にＥＢ１６２を照射することでキュアする。ＥＢキュアにより、ＵＶキュアと同様、開口部１５２直下の露出したＳｉＣ膜２３０と開口部１５２の合わせずれによって開口部１５２の下部に位置することになった下層配線層中のＳｉＯＣ膜２２２と開口部１５２，１５４の壁面のＳｉＯＣ膜２７０，２７４の膜質を改質することができる。すなわち、ＳｉＯＣ膜２２２やＳｉＯＣ膜２７０，２７４では、膜中のメチル基（ＣＨ_３）の量が減少し、シリコン（Ｓｉ）と酸素（Ｏ）との結合（Ｓｉ−Ｏ−Ｓｉ結合）が増加してＳｉＯ_２に近い絶縁膜となる。また、エッチング時のダメージにより吸湿した開口部１５２，１５４側壁のＳｉＯＣ膜２７０，２７４ではキュアにより膜中の水分を消失させることができる。ここでは、基板温度が４００℃以下になるように加熱した状態で、加速電圧が２ｋｅＶ以下、照射時間が１２０ｓ以下になるようにＥＢを照射すると好適である。ＥＢキュアにより、ＵＶキュアと同様、開口部１５２の下部に位置するＳｉＯＣ膜２２２の表面には改質膜２８０が形成される。また、露出したＳｉＣ膜２３０は、改質膜２８２に改質される。また、開口部１５２の壁面のＳｉＯＣ膜２７０には、改質膜２８４が形成される。同様に、ＳｉＯＣ膜２７４の上面及び開口部１５４の壁面には、改質膜２８６が形成される。ここでも、改質膜２８０の膜厚がエッチングストッパとなるＳｉＣ膜２３０の膜厚の３０％以上の厚さになるようにキュアすることが好適である。さらに、元々のＳｉＯＣ膜２２２の膜厚よりも薄くなるようにキュアすることが好適である。すなわち、例えば、２０ｎｍ程度が望ましい。改質膜２８０の膜厚を厚くしすぎないようにすることで比誘電率を必要以上に上昇させないようにすることができる。以降のＳ１３０〜Ｓ１４０までの各工程の内容は実施の形態１と同様である。

以上のようにして、図９（ｂ）に示す実施の形態１と同様な半導体装置を製造することができる。よって、実施の形態１と同様、合わせずれが生じた位置での下層配線層の絶縁膜に改質膜２８０を形成しておくことで、改質膜２８０に形成される掘り込みＨの深さｄを浅くすることができる。よって、Ｃｕ膜２６２の埋め込み不良を抑制することができる。また、必要以上のキュアを行なわないようにすることで、上層配線層及び下層配線層における絶縁膜の比誘電率の上昇を抑えることができる。

実施の形態３．
実施の形態３では、合わせずれが生じた位置に酸素（Ｏ_２）イオン注入を行なうことによって改質膜を形成して、この改質膜により下層配線層の絶縁膜のエッチングを抑制する構成について説明する。

図１２は、実施の形態３における半導体装置の製造方法の要部を表すフローチャートである。
図１２において、実施の形態３の半導体装置の製造方法では、ＵＶキュア工程（Ｓ１２６）の代わりに、Ｏ_２イオン注入工程（Ｓ１２９）を備えた点以外は、図１と同様である。また、Ｓ１０２〜Ｓ１２４までの各工程の内容は、実施の形態１と同様である。

図１３は、図１２のフローチャートに対応して実施される工程を表す工程断面図である。
図１３では、図１２のＯ_２イオン注入工程（Ｓ１２９）を示している。
図１３において、Ｏ_２イオン注入工程として、開口部１５２底の露出したＳｉＣ膜２３０を残した状態で開口部１５２，１５４内とＳｉＯＣ膜２７４表面にＯ_２イオン１６４を注入する。Ｏ_２イオン注入により、ＵＶキュアと同様、開口部１５２直下の露出したＳｉＣ膜２３０と開口部１５２の合わせずれによって開口部１５２の下部に位置することになった下層配線層中のＳｉＯＣ膜２２２と開口部１５２，１５４の壁面のＳｉＯＣ膜２７０，２７４の膜質を改質することができる。すなわち、ＳｉＯＣ膜２２２やＳｉＯＣ膜２７０，２７４では、Ｓｉ−Ｏ−Ｓｉ結合が増加してＳｉＯ_２に近い絶縁膜となる。ここでは、酸素イオンガスを用いて、加速エネルギーを５ｋｅＶ〜２．０ＭｅＶ、Ｄｏｓｅ量を１０^１４〜１０^１７ｃｍ^−２になるようにＯ_２イオン注入すると好適である。Ｏ_２イオン注入により、ＵＶキュアと同様、開口部１５２の下部に位置するＳｉＯＣ膜２２２の表面には改質膜２８０が形成される。また、露出したＳｉＣ膜２３０は、改質膜２８２に改質される。また、開口部１５２の壁面のＳｉＯＣ膜２７０には、改質膜２８４が形成される。同様に、ＳｉＯＣ膜２７４の上面及び開口部１５４の壁面には、改質膜２８６が形成される。ここでも、改質膜２８０の膜厚がエッチングストッパとなるＳｉＣ膜２３０の膜厚の３０％以上の厚さになるようにＯ_２イオン注入することが好適である。さらに、元々のＳｉＯＣ膜２２２の膜厚よりも薄くなるようにＯ_２イオン注入することが好適である。すなわち、例えば、２０ｎｍ程度が望ましい。改質膜２８０の膜厚を厚くしすぎないようにすることで比誘電率を必要以上に上昇させないようにすることができる。以降のＳ１３０〜Ｓ１４０までの各工程の内容は実施の形態１と同様である。

以上のようにして、図９（ｂ）に示す実施の形態１と同様な半導体装置を製造することができる。よって、実施の形態１と同様、合わせずれが生じた位置での下層配線層の絶縁膜に改質膜２８０を形成しておくことで、改質膜２８０に形成される掘り込みＨの深さｄを浅くすることができる。よって、Ｃｕ膜２６２の埋め込み不良を抑制することができる。また、必要以上のＯ_２イオン注入を行なわないようにすることで、上層配線層及び下層配線層における絶縁膜の比誘電率の上昇を抑えることができる。

実施の形態４．
上述した各実施の形態では、Ｃｕの拡散を防止すべくＴａ等のバリアメタル膜を形成する工程を備えていた。実施の形態４では、シード膜の材料を変更することでバリアメタル膜形成工程を省略した半導体装置の製造方法について説明する。

図１４は、実施の形態４における半導体装置の製造方法の要部を表すフローチャートである。
図１４において、実施の形態４の半導体装置の製造方法では、バリアメタル膜形成工程（Ｓ１３２）を削除した点と、シード膜形成工程（Ｓ１３４）の代わりに、シード膜形成工程（Ｓ１３３）を備えた点以外は、図１と同様である。また、Ｓ１０２〜Ｓ１３０までの各工程の内容は、実施の形態１と同様である。

図１５は、図１４のフローチャートに対応して実施される工程を表す工程断面図である。
図１５では、図１４のシード膜形成工程（Ｓ１３３）からめっき及びアニール工程（Ｓ１３６）までを示している。

図１５（ａ）において、シード膜形成工程として、スパッタ等のＰＶＤ法により、次の工程である電解めっき工程のカソード極となるマンガン（Ｍｎ）とＣｕの合金膜をシード膜２５４として開口部１５２，１５４内壁及び基板２００表面に堆積（形成）させる。

図１５（ｂ）において、めっき工程として、シード膜２５４をカソード極として、電解めっきによる電気化学成長法により導電性材料となるＣｕ膜２６２を開口部１５２，１５４内及び基板２００表面に堆積させる。ここでは、例えば膜厚８００ｎｍのＣｕ膜２６２を堆積させ、堆積させた後にアニール処理を例えば２５０℃の温度で３０分間行なう。アニール処理を行うことでシード膜２５４中のＭｎが絶縁膜側壁に拡散し、Ｍｎがシリコン（Ｓｉ）や酸素（Ｏ）と結合してＭｎＳｉｘＯｙ、或いはＭｎＯｘを形成する。ここで、シリコンと酸素は、ＳｉＯＣ膜２７０，２７４等から供給を受けることができる。さらに、余剰のＭｎは開口部１５２，１５４以外のＣｕ膜２６２表面まで排出され得る。このようにして自己形成されたＭｎＳｉｘＯｙやＭｎＯｘがバリア絶縁膜２４４となる。よって、実施の形態４では、シード膜形成工程前のバリアメタル膜形成工程を省略することができる。

図１６は、図１４のフローチャートに対応して実施される工程を表す工程断面図である。
図１６では、図１４のＳｉＣ膜形成工程（Ｓ１４０）を示している。めっき及びアニール工程後のＳ１３８〜Ｓ１４０の各工程の内容は、実施の形態１と同様である。その結果、図１６に示すような多層配線を形成することができる。

なお、ここでは、ＵＶキュアを用いているが、ＥＢキュアでもＯ_２イオン注入でも構わないことは言うまでもない。

実施の形態５．
上述した各実施の形態では、下層配線となるＣｕ膜２６０の上層への拡散防止にＳｉＣ膜２３０を用いていた。実施の形態５では、ＳｉＣ膜２３０の他に、さらに、選択的にＣｕ膜２６０の上面をキャップする拡散防止膜を形成する構成について説明する。

図１７は、実施の形態５における半導体装置の製造方法の要部を表すフローチャートである。
図１７において、実施の形態５の半導体装置の製造方法では、研磨工程（Ｓ１１４）とＳｉＣ膜形成工程（Ｓ１１７）の間に、ＣｕＳｉＮ膜形成工程（Ｓ１１５）を追加した点以外は、図１と同様である。また、Ｓ１０２〜Ｓ１１４までの各工程の内容は、実施の形態１と同様である。

図１８は、図１７のフローチャートに対応して実施される工程を表す工程断面図である。
図１８では、図１７のＣｕＳｉＮ膜形成工程（Ｓ１１５）とＳｉＣ膜形成工程（Ｓ１４０）後の状態とを示している。

図１８（ａ）において、ＣｕＳｉＮ膜形成工程として、露出したＣｕ膜２６０の上面に選択的に拡散防止膜となるＣｕＳｉＮ膜２９０を形成する。ここでは、Ｃｕと珪素（Ｓｉ）と窒素（Ｎ）の化合物膜であるＣｕＳｉＮ膜２９０を形成する。ＣｕＳｉＮ膜２９０は、シラン（ＳｉＨ_４）ガスとアンモニア（ＮＨ_３）ガスを基板２００が配置された反応容器内に供給することでＣｕ膜２６０の表面を選択的に改質処理することで形成することができる。具体的には、Ｃｕ配線形成後、還元性プラズマにてＣｕ膜２６０の表面の酸化膜を除去したうえで、ＳｉＨ_４ガスでＣｕ膜２６０の表面を曝し、ＳｉをＣｕ中に拡散させる。その後、ＮＨ_３ガスの一成分であるＮを含むプラズマで余剰のＳｉを除去し、Ｓｉ−Ｎの結合をＣｕ膜２６０の表面に形成すればよい。このＣｕＳｉＮ膜２９０は、例えば、２〜３ｎｍの膜厚で形成される。ＣｕＳｉＮ膜２９０を形成することで絶縁膜中へのＣｕ拡散を抑制することができる。そして、その後のＳ１１７〜Ｓ１４０までの各工程の内容は、実施の形態１と同様である。その結果、図１８（ｂ）に示すような多層配線を形成することができる。

なお、ここでは、改質膜の形成にＵＶキュアを用いているが、ＥＢキュアでもＯ_２イオン注入でも構わないことは言うまでもない。

実施の形態６．
実施の形態６では、実施の形態５で説明したＣｕＳｉＮ膜２９０とは異なる拡散防止膜を形成する構成について説明する。

図１９は、実施の形態６における半導体装置の製造方法の要部を表すフローチャートである。
図１９において、実施の形態６の半導体装置の製造方法では、研磨工程（Ｓ１１４）とＳｉＣ膜形成工程（Ｓ１１７）の間に、コバルトタングステンボロン（ＣｏＷＢ）膜形成工程（Ｓ１１６）を追加した点以外は、図１と同様である。すなわち、ＣｕＳｉＮ膜形成工程（Ｓ１１５）の代わりにＣｏＷＢ膜形成工程（Ｓ１１６）を備えた点以外は、図１７と同様である。また、Ｓ１０２〜Ｓ１１４までの各工程の内容は、実施の形態１と同様である。

図２０は、図１９のフローチャートに対応して実施される工程を表す工程断面図である。
図２０では、図１９のＣｏＷＢ膜形成工程（Ｓ１１６）とＳｉＣ膜形成工程（Ｓ１４０）後の状態とを示している。

図２０（ａ）において、ＣｏＷＢ膜形成工程として、露出したＣｕ膜２６０の上面に選択的に拡散防止膜となるＣｏＷＢ膜２９２を形成する。選択めっき法を用いて、ＣｏＷＢを露出したＣｕ配線表面に成膜する。具体的には、Ｃｕ配線形成後、塩酸（ＨＣｌ）或いはフッ酸（ＨＦ）等の薬液に浸漬させるウェット処理にてＣｕ膜２６０の表面の酸化膜を除去したうえで、ジメチルアミンボラン（ＤＭＡＢ）を用いて無電解めっき法にてＣｕ膜２６０の表面に選択的にＣｏＷＢを形成すればよい。ＣｏＷＢの他に、同様の拡散防止膜となるＣｏ合金として、例えば、コバルトタングステンリン（ＣｏＷＰ）、或いはこれらを含むＣｏ合金も好適である。このＣｏＷＢ膜２９２は、例えば、１０ｎｍの膜厚で形成される。ＣｏＷＢ膜２９２を形成することで絶縁膜中へのＣｕ拡散を抑制することができる。そして、その後のＳ１１７〜Ｓ１４０までの各工程の内容は、実施の形態１と同様である。その結果、図２０（ｂ）に示すような多層配線を形成することができる。

なお、ここでも改質膜の形成にＵＶキュアを用いているが、ＥＢキュアでもＯ_２イオン注入でも構わないことは言うまでもない。

実施の形態７．
上述した各実施の形態では、層間絶縁膜に有機絶縁膜２２０，２７２を用いていたが実施の形態７では、ＳｉＯＣ膜とする構成について説明する。

図２１は、実施の形態７における半導体装置の製造方法の要部を表すフローチャートである。
図２１において、実施の形態７の半導体装置の製造方法では、有機絶縁膜形成工程（Ｓ１０２）を削除した点と、有機絶縁膜形成工程（Ｓ１２０）の代わりにＳｉＣ膜形成工程（Ｓ１２１）を備えた点以外は、図１と同様である。また、ＳｉＯＣ膜形成工程（Ｓ１０４）で形成されるＳｉＯＣ膜２２２が下層配線層の層間絶縁膜となる点を除いて、Ｓ１０４〜Ｓ１１８までの各工程の内容は、実施の形態１と同様である。

図２２は、図２１のフローチャートに対応して実施される工程を表す工程断面図である。
図２２では、図２１のＳｉＣ膜形成工程（Ｓ１２１）から開口部形成工程（Ｓ１２４）までを示している。

図２２（ａ）において、ＳｉＣ膜形成工程として、ＳｉＯＣ膜２７０上に、ＣＶＤ法によりミドルレイヤーとしてＳｉＣ膜２３４を形成する。例えば、２０〜３０ｎｍの膜厚でＳｉＣ膜２３４を形成する。ミドルレイヤーの材料としては、ＳｉＣの他に、ＳｉＮ、或いはＳｉＣＮ等が好適である。これらの材料で形成されるミドルレイヤーの膜は、上層配線用のトレンチ開口時のエッチングストッパの役割も果たす。

図２２（ｂ）において、ＳｉＯＣ膜形成工程として、ＳｉＣ膜２３４上に上層配線層の層間絶縁膜となるＳｉＯＣ膜２７６を例えば７０〜１００ｎｍの厚さで形成する。ＳｉＯＣ膜２７６は、例えば、ＣＶＤ法を用いて比誘電率ｋが２．５未満の低誘電率になるように形成される。例えば、比誘電率ｋが２．３となるＳｉＯＣ膜２７６を形成する。形成方法はＣＶＤ法に限るものではない。ＳＯＤ法を用いても好適である。上層配線層の層間絶縁膜の材料としては、例えば、ポリメチルシロキサン、ポリシロキサン、ハイドロジェンシロセスキオキサン、或いはメチルシロセスキオキサンなどのシロキサン骨格を有する材料を用いることができる。

図２２（ｃ）において、開口部形成工程として、まず、リソグラフィー工程とドライエッチング工程で、ＳｉＯＣ膜２７６とＳｉＣ膜２３４とＳｉＯＣ膜２７０内のヴィアホールとなる位置に開口部１５２を形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィー工程を経てＳｉＯＣ膜２７６の上にレジスト膜が形成された基板２００に対し、露出したＳｉＯＣ膜２７６とその下層のＳｉＣ膜２３４とＳｉＯＣ膜２７０を下地のＳｉＣ膜２３０をエッチングストッパとして異方性エッチング法により除去して開口部１５２を形成すればよい。異方性エッチング法を用いることで、基板２００の表面に対し、略垂直に開口部１５２を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部１５２を形成すればよい。

そして、開口部形成工程の続きとして、リソグラフィー工程とドライエッチング工程によって今度は上層配線層のダマシン配線を作製するためのトレンチである開口部１５４をＳｉＯＣ膜２７６内に形成する。同様に、図示していないレジスト塗布工程、露光工程等のリソグラフィー工程を経てＳｉＯＣ膜２７６の上にレジスト膜が形成された基板２００に対し、露出したＳｉＯＣ膜２７６を下地のＳｉＣ膜２３４をエッチングストッパとして異方性エッチング法により除去して開口部１５４を形成すればよい。

図２３は、図２１のフローチャートに対応して実施される工程を表す工程断面図である。
図２３では、図２１のＵＶキュア工程（Ｓ１２６）とＳｉＣ膜形成工程（Ｓ１４０）後の状態とを示している。

図２３（ａ）において、ＵＶキュア工程として、開口部１５２底の露出したＳｉＣ膜２３０を残した状態で開口部１５２，１５４内とＳｉＯＣ膜２７６表面にＵＶ１６０を照射することでキュアする。ＵＶキュアにより開口部１５２直下の露出したＳｉＣ膜２３０と開口部１５２の合わせずれによって開口部１５２の下部に位置することになった下層配線層中のＳｉＯＣ膜２２２と開口部１５２，１５４の壁面のＳｉＯＣ膜２７０，２７６及びＳｉＣ膜２３４の膜質を改質することができる。ＳｉＯＣ膜２２２やＳｉＯＣ膜２７０，２７６では、膜中のＣＨ_３基の量が減少し、ＳｉとＯとの結合（Ｓｉ−Ｏ−Ｓｉ結合）が増加してＳｉＯ_２に近い絶縁膜となる。また、エッチング時のダメージにより吸湿した開口部１５２，１５４側壁のＳｉＯＣ膜２７０，２７６ではキュアにより膜中の水分を消失させることができる。ここでは、基板温度が４００℃以下になるように加熱した状態で３５０ｎｍ以下の波長の紫外線を照射すると好適である。ＵＶキュアにより、開口部１５２の下部に位置するＳｉＯＣ膜２２２の表面には改質膜２８０が形成される。また、露出したＳｉＣ膜２３０は、改質膜２８２に改質される。また、開口部１５２の壁面のＳｉＯＣ膜２７０には、改質膜２８４が形成される。同様に、ＳｉＯＣ膜２７６の上面及び開口部１５４の壁面には、改質膜２８６が形成される。同様に、開口部１５４底面及び開口部１５２の壁面のＳｉＣ膜２３４には、改質膜２８５が形成される。その他は、実施の形態１と同様である。また、その後のＳ１３０〜Ｓ１４０までの各工程の内容は、実施の形態１と同様である。その結果、図２３（ｂ）に示すような多層配線を形成することができる。

なお、ここでは、改質膜の形成にＵＶキュアを用いているが、ＥＢキュアでもＯ_２イオン注入でも構わないことは言うまでもない。

以上の説明において、上記各実施の形態における配線層の材料として、Ｃｕ以外に、Ｃｕ−Ｓｎ合金、Ｃｕ−Ｔｉ合金、Ｃｕ−Ａｌ合金等の、半導体産業で用いられるＣｕを主成分とする材料を用いても同様の効果が得られる。

以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。

さらに、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。

その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置及び半導体装置の製造方法は、本発明の範囲に包含される。

また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれることは言うまでもない。

実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 実施の形態２における半導体装置の製造方法の要部を表すフローチャートである。 図１０のフローチャートに対応して実施される工程を表す工程断面図である。 実施の形態３における半導体装置の製造方法の要部を表すフローチャートである。 図１２のフローチャートに対応して実施される工程を表す工程断面図である。 実施の形態４における半導体装置の製造方法の要部を表すフローチャートである。 図１４のフローチャートに対応して実施される工程を表す工程断面図である。 図１４のフローチャートに対応して実施される工程を表す工程断面図である。 実施の形態５における半導体装置の製造方法の要部を表すフローチャートである。 図１７のフローチャートに対応して実施される工程を表す工程断面図である。 実施の形態６における半導体装置の製造方法の要部を表すフローチャートである。 図１９のフローチャートに対応して実施される工程を表す工程断面図である。 実施の形態７における半導体装置の製造方法の要部を表すフローチャートである。 図２１のフローチャートに対応して実施される工程を表す工程断面図である。 図２１のフローチャートに対応して実施される工程を表す工程断面図である。

符号の説明

２００ 基板
１５０，１５２，１５４ 開口部
１６０ ＵＶ
１６２ ＥＢ
１６４ Ｏ_２イオン
２２０，２７２ 有機絶縁膜
２２２，２７０，２７４，２７６ ＳｉＯＣ膜
２３０，２３２，２３４ ＳｉＣ膜
２６０，２６２ Ｃｕ膜
２６３ プラグ
２６５ 上層配線
２８０，２８２，２８４，２８５，２８６ 改質膜

Claims (5)

1. 下層配線と
   前記下層配線の側面側に配置された第１の絶縁膜と、
   前記下層配線の側面側であって前記第１の絶縁膜上に配置された前記第１の絶縁膜よりも比誘電率が高い第２の絶縁膜と、
   前記第２の絶縁膜側に一部がはみ出して配置された、前記下層配線を上層配線側へと接続するプラグと、
   前記プラグの前記第２の絶縁膜側にはみ出した部分の下部に配置された、前記第２の絶縁膜よりもエッチングレートが低い膜質の第３の絶縁膜と、
   を備えたことを特徴とする半導体装置。
2. 前記第３の絶縁膜は、前記第２の絶縁膜上の一部分に配置され、前記第３の絶縁膜が上部に配置されていない前記第２の絶縁膜の他の部分の膜厚よりも薄く形成されたことを特徴とする請求項１記載の半導体装置。
3. 下層配線層が形成された基体上に拡散防止膜を形成する拡散防止膜形成工程と、
   前記拡散防止膜上に絶縁膜を形成する絶縁膜形成工程と、
   前記絶縁膜に前記拡散防止膜まで貫通する開口部を、前記下層配線中の配線上方で形成する開口部形成工程と、
   前記開口部を形成したことによって露出した前記拡散防止膜と、前記開口部の位置が前記下層配線層中の絶縁膜側へと位置ずれしたことによって前記開口部の下部に位置することになった前記下層配線層中の絶縁膜とに、紫外線照射と電子線照射と酸素イオン注入とのいずれかを行ない、行われた部分の膜質を改質する改質工程と、
   前記改質の後露出した前記拡散防止膜をエッチングするエッチング工程と、
   前記エッチングの後前記開口部内に導電性材料を埋め込んで導電性材料膜を形成する導電性材料膜形成工程と、
   を備えたことを特徴とする半導体装置の製造方法。
4. 膜質が改質された結果、前記下層配線層中の絶縁膜に形成された改質膜が残るように前記エッチングが行なわれることを特徴とする請求項３記載の半導体装置の製造方法。
5. 前記下層配線層中の絶縁膜は、２層以上に形成された複数の絶縁膜で構成され、前記改質膜の膜厚が前記下層配線層中の上層の絶縁膜の膜厚よりも薄く形成されることを特徴とする請求項４記載の半導体装置の製造方法。

Images