JP2012510726A - 酸素含有前駆体を用いる誘電体バリアの堆積 - Google Patents

酸素含有前駆体を用いる誘電体バリアの堆積 Download PDF

Info

Publication number
JP2012510726A
JP2012510726A JP2011539598A JP2011539598A JP2012510726A JP 2012510726 A JP2012510726 A JP 2012510726A JP 2011539598 A JP2011539598 A JP 2011539598A JP 2011539598 A JP2011539598 A JP 2011539598A JP 2012510726 A JP2012510726 A JP 2012510726A
Authority
JP
Japan
Prior art keywords
film
dielectric film
barrier
precursor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011539598A
Other languages
English (en)
Other versions
JP5567588B2 (ja
Inventor
エム． マッツ，ローラ
ニコラス バーティス，レイモンド
レオナルド オニール，マーク
シナトール，ディーノ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Air Products and Chemicals Inc
Original Assignee
Air Products and Chemicals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Air Products and Chemicals Inc filed Critical Air Products and Chemicals Inc
Publication of JP2012510726A publication Critical patent/JP2012510726A/ja
Application granted granted Critical
Publication of JP5567588B2 publication Critical patent/JP5567588B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

低誘電率及び優れた電気特性等の改良されたバリア誘電体特性を有する、ケイ素、炭素、酸素及び水素を有する前駆体を含む誘電体バリアフィルムを堆積させるための方法を与える。この方法は、相互接続構造のためのダマシン又は二重ダマシン集積で、又は他の誘電体バリア用途で用いられるバリア層に関して重要となるであろう。この例では、バリア性能を改良する特定の構造特性が注目される。

Description

マイクロエレクトロニクス産業では、パターン密度の圧縮が、著しい性能向上を可能としてきた。そしてこの圧縮は、ムーアの法則により予想可能な２年周期で起こり続けている。デバイスの操作性を維持又は改善するために、トランジスタと相互接続層との両方の変更がなされてきた。より具体的には、相互接続構造（一般には配線工程、ＢＥＯＬといわれる）に着目すれば、寸法縮小が、許容範囲の線抵抗を維持するために、アルミニウムから銅へのメタライゼーションの移行をもたらした。また、銅線間に適切なキャパシタンスを維持するために、銅線を取り囲む誘電体又は絶縁フィルムを変更して、パターニングの変化に必要な集積化の変化を補ってきた。絶縁フィルムのキャパシタンスを最小化するために、理想的には各誘電体の誘電率（ｋ）を持続的に低下させるべきである。層間誘電体（「ＩＬＤ」：ｉｎｔｅｒｌｅｖｅｌ ｄｉｅｌｅｃｔｒｉｃ）に関して、この移行が継続的に、二酸化ケイ素から、フルオロケイ酸ガラス、高密度有機ケイ酸塩ガラス、そして最終的には多孔質有機ケイ酸塩ガラスへと行われた。それぞれのｋ値は、４．０、３．３〜３．７、２．７〜３．１、及び２．６未満である。
典型的には、ＩＬＤ絶縁フィルムは、誘電体中に水分を保持する場合がある。銅が、信頼性の問題を引き起こす可能性のある急激な酸化を受けやすいので、バリア誘電体が、誘電体積層体の一部を構成して、ＩＬＤからの銅表面上への水の拡散、及びＩＬＤフィルムへの銅の拡散を防ぐ、銅線とＩＬＤフィルムとの間の拡散バリアとして使用される。ＩＬＤフィルムの傾向に反して、誘電体が相互接続構造内で使用されるという信頼性機能のために、バリア誘電体は、大幅に低下することはなかった。しかし、バリア誘電体と比較して、ＩＬＤフィルムの誘電率が不均衡に低下してきたことを考えると、相互接続構造のキャパシタンス全体に対する、現在のバリアのキャパシタンスの寄与は、従来の技術ノードにおけるものよりも、重大である。
また、他の半導体用途、例えば光起電機器及び薄膜ディスプレイ機器では、比較的低いｋ値の誘電体バリアフィルムに関する要求がある。これらの用途では、銅拡散特性の要件は、必要ではないが、他の要求、例えば、透明性、湿分の化学的耐性（ｗｅｔ ｃｈｅｍｉｃａｌ ｒｅｓｉｓｔａｎｃｅ）、及び高い機械的強度が必要である。それに加え、誘電特性を密度、屈折率、フィルム組成、及び電気特性に合わせて調整できることが、必要である。
本発明の分野に関連する従来技術としては、特許文献１〜３が挙げられる。
米国特許出願公開第２００６／０２５１８７６号 米国特許第６３８３９５５号 米国特許出願公開第２００１／００２１５９０号
本発明では、シロキサン前駆体を組み込んだプラズマ支援化学気相成長（ＰＥＣＶＤ：ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）プロセスが、適度なバリア特性を維持しながら現行のバリア誘電体フィルムより顕著に低い誘電率を有する誘電体フィルムを与える。現行の業界標準の前駆体、３ＭＳ（トリメチルシラン）又は４ＭＳ（テトラメチルシラン）は、良好な特性をもたらすが、誘電率を低下させることが困難である。
従来技術は、比較的低い誘電率を与えるアルキルアルコキシシランに関して、特定のプロセス条件を必要とする。この状況の下では、直鎖のシロキサンフィルムを得るように、ガスに十分な反応性を与えるために、チャンバー中の反応ガスの滞留時間は、＞１００ミリ秒となる。従来技術は、３．１未満の比較的低い誘電率を有することが望ましく、そしてこれがチャンバー中の前駆体の滞留時間を延ばすことで達成されるということも提示している。
本発明は、次のステップを含む、集積回路の誘電体フィルムと銅要素との間にバリア誘電体フィルムを形成するための方法である：
銅要素の形成前の、誘電体フィルムを有する集積回路基材を与えるステップ；
次の式のバリア誘電体フィルム前駆体と、該基材とを接触させるステップ：
ＲｘＲ’ｙ（ＯＲ’’）ｚ（ＯＲ’’’）ａＳｉ
（式中、Ｒ、Ｒ’’及びＲ’’’は、メチル、エチル、及びビニルからなる群よりそれぞれ独立して選択され；Ｒ’は、水素、メチル、エチル、及びビニルからなる群より選択され；且つｘ、ｚ及びａは、それぞれ独立して１〜３であり、そしてｙは、０〜２であり、ｘ＋ｙ＋ｚ＋ａ＝４である）；
プラズマ支援化学気相成長を用いて基材にバリア誘電体フィルムを形成するステップ。
一実施態様では、本発明は、次のステップを含む、集積回路の誘電体フィルムと銅要素との間にバリア誘電体フィルムを形成するための方法である：
銅要素の形成前の、誘電体フィルムを有する集積回路基材を与えるステップ；
ジエトキシメチルシラン、ジメチルジエトキシシラン及びこれらの混合物からなる群より選択されるバリア誘電体フィルム前駆体、並びに水素、ヘリウム、アンモニア及びこれらの混合物からなる群より選択される化学物質を、該基材と接触させるステップ：
１００℃〜４００℃の範囲の温度でのプラズマ支援化学気相成長を用いて該基材にバリア誘電体フィルムを形成するステップ；
銅要素を該バリア誘電体フィルム上に形成するステップ。
他の一例では、光起電機器又はフラットパネルディスプレイ等の用途のために拡散バリア特性を必要とするバリア誘電体を、基材に形成する。
本発明の一実施態様では、フィルムの誘電率及び続いて密度を制御するために、様々な水準の水素ガスを、直鎖アルキルアルコキシシラン前駆体を有する反応プラズマに取り込むことによって、絶縁フィルムの特性を制御することが好ましい。所望のフィルムにおけるＣｘＨｙのＳｉ−Ｃ結合への転換の水準を制御するために、水素対前駆体ガスの比率を維持する一方で、チャンバー内の圧力又はＲＦ出力（ＲＦ ｐｏｗｅｒ）を変えることによって、同様の特性を達成することもできる。特定の堆積条件の下では、プラズマのエネルギー及び水素の水準は、フィルムの誘電率及び密度に直接的に関連する。
他の一実施態様では、比較的低いサーマルバジェット（ｔｈｅｒｍａｌ ｂｕｄｇｅｔ）で基材に堆積させるために、基材の温度を、比較的低い温度に変える。この例では、１．５ｇ／ｃｃ超の密度で３．５以上のｋ値等の所望の絶縁特性を達成するために、堆積条件は、前駆体に比較的少ない熱エネルギーを与え、且つ、比較的高い水素対前駆体比を必要とする。
他の一実施態様では、他の集積化プロセスの所望の特徴と合わせるために、４００℃までの比較的高い温度で、酸炭化ケイ素を含有する絶縁誘電体フィルムを堆積させることが望ましい。高温では、好ましくは４．０未満であるｋ値を維持するために、水素対前駆体の比は、低いことが望ましい。
ジメチルジエトキシシラン（ＤＭＤＥＳ）を前駆体として用いた一連のバリアフィルムに関しての、フィルムの屈折率と誘電率との関連を示すグラフである。 ＤＭＥＳ（ジメチルエトキシシラン）、ＤＭＤＭＯＳ（ジメチルジメトキシシラン）、ＤＭＤＥＳ（ジメチルジエトキシシラン）及びＭＥＳＣＰ（メチルエトキシシラシクロペンタン）に関しての、密度（ｇ／ｃｃ）対ｋ値のグラフである。この調査では、同じ堆積条件を用いて、フィルムを全て３５０℃で堆積させて、前駆体の影響の直接的な比較を行った。 （ｉ）ヘリウムを液体のキャリアガスとし、且つ水素を反応ガスとして用いた場合、（ii）ヘリウムを液体のキャリアガスとしてのみ用いた場合に、２５０℃と３５０℃で行ったＤＭＤＥＳ（ジメチルジエトキシシラン）の堆積で得られる、ｋ値の範囲のグラフである。 ＤＥＭＳ（ジエトキシメチルシラン）とＤＭＤＥＳ（ジメチルジエトキシシラン）とのＦＴＩＲスペクトルの比較である。 Ｓｉ−ＣＨ３のＦＴＩＲの積分したピーク領域と屈折率との関連を示すグラフである。このグラフのフィルムは、ヘリウムを液体のキャリアガスとして使い、ＤＭＤＥＳ及び水素を用いて堆積させた。また、広範囲の堆積条件、及び１５０〜３５０℃の範囲の堆積温度、例えば１８０℃、２００℃、２５０℃及び３００℃にわたって測定されたフィルムの結果である。 チャンバー中のガスの滞留時間と、酸炭化ケイ素の誘電率との関連のグラフである。滞留時間の計算は、下記の式（１）を用いた。ここで、代表的な例を表３に与えた。 異なるドーパントガスを用いて堆積させた酸炭化ケイ素フィルムに、１２分の広域のＵＶ露光をした場合のｋ値の変化を比較する棒グラフである。 ５つの異なる堆積圧力及び流量の条件を用いて、且つ各５条件に対して１５０℃、１８０℃、２００℃及び２５０℃の異なる基材温度を用いたＳｉ−ＣＨ３のＦＴＩＲの積分したピーク領域を示す棒グラフである。このグラフのフィルムは、ヘリウムを液体のキャリアガスとして使い、ＤＭＤＥＳ及び水素を用いて堆積させた。５つの特定の堆積条件を、表５に記載している。 様々なチャンバー堆積温度で、ＤＭＤＥＳ、ヘリウムキャリアガス及び水素反応ガスを用いて堆積させた酸炭化ケイ素フィルムに関しての、密度測定及びｋ値測定の棒グラフである。温度を低下させるにしたがって、ＤＭＤＥＳ：水素ガス比の調節を行って、同じフィルム特性を達成した。このグラフは、１５０℃〜３５０℃の温度の範囲にわたって、例えば１８０℃、２００℃及び２５０℃で、同じ密度及び誘電率を達成できる性能を示している。
記載した方法は、バリア特性を改良するための、ケイ素、炭素、酸素及び水素で構成されているアルキルアルコキシシラン前駆体を用いる、フィルムを堆積するための方法である。プラズマ支援化学気相成長（ＰＥＣＶＤ）を用いて、シロキサン種と、Ｈｅ、アルゴン、二酸化炭素、窒素、アンモニア、水素又は酸素を含む様々なドーパントガスとを反応させる。
単一のプロセスステップが好ましいが、堆積後にフィルムを後処理する多くの例も、特許請求の範囲内である。そのような後処理としては、例えば、熱処理、プラズマ処理、紫外線（ＵＶ）／可視光（Ｖｉｓ）／赤外線（ＩＲ）照射、及び化学処理の少なくとも１つを挙げることができ、１種以上のフィルム特性を改良できる。例えば、後処理は、所望の密度及び／又は応力を維持しながら、比較的低い誘電率を与えることができる。あるいは、ＵＶ硬化の追加は、誘電率が４．５を超えずに最小限に影響を与えながら、フィルムに硬化又は高密度化のいずれかを与えることができる。
ガス状試薬にエネルギーを適用して、ガスを反応させて、そして基材上にフィルムを堆積させる。そのようなエネルギーは、例えばプラズマ、パルスプラズマ、ヘリコンプラズマ、高密度プラズマ、誘導結合プラズマ、及びリモートプラズマ（これら全ては、本明細書において、プラズマ支援と述べられる）の方法によって、与えることができる。二次高周波（ｓｅｃｏｎｄａｒｙ ｒｆ ｆｒｅｑｕｅｎｃｙ）源を用いて、基材表面でプラズマ特性を変えることができる。
各ガス状試薬の流量は、一枚の２００ｍｍウェハー当たり、好ましくは１０〜５０００ｓｃｃｍ、より好ましくは２００〜２０００ｓｃｃｍの範囲である。合計流量は、適度な前駆体の反応のために、４００ｓｃｃｍを超えることが望ましい。液体化学物質の流れは、０．１〜１０ｇ／分の範囲であり、好ましくは０．５〜３ｇ／分の範囲である。個々の流量は、フィルム中のケイ素、炭素、酸素、水素等の所望の量及び比を与えるように、選択される。実際に必要な流量は、ウェハーのサイズ及びチャンバーの構造に依存し、決して２００ｍｍウェハー又は単一ウェハーチャンバーに限定されない。
堆積の間の真空チャンバー中の圧力は、好ましくは０．０１〜７６０ｔｏｒｒ、より好ましくは１〜２０ｔｏｒｒである。
フィルムは、好ましくは０．００２〜１０μｍの厚さに堆積させるが、必要に応じて厚さを変えることができる。パターン化されてない表面に堆積したブランケットのフィルム（ｂｌａｎｋｅｔ ｆｉｌｍ）は、優れた均一性を有し、適当な端部を除外して、例えば、基材最外部の端部１０ｍｍを均一性の統計的計算に含めずに、基材にわたって１標準偏差超で、厚みの変動が２％未満となる。
フィルムの密度は、高くした誘電率と共に、典型的には対応して高くすることができ、次世代へのこの材料の適用性を拡張する。上述の議論でより詳細に述べたように、フィルム特性を堆積条件を用いて変えることは、当業者に周知となるであろう。
本発明のフィルムは、好ましくは１．５ｇ／ｃｃ以上、より好ましくは１．８ｇ／ｃｃ以上の密度を有する。
本発明のフィルムは、他の候補の前駆体、例えばトリメチルシランから製造された公知のフィルムと比較して、向上した特性を有する。ある種の実施態様において、６．０未満の、好ましくは３．２〜６．０の、より好ましくは３．５〜６．０の、さらにより好ましくは３．２〜４．２の、最も好ましくは３．５〜４．２の誘電率を有する。
本発明のフィルムは、良好な化学的耐性を有しながら、熱的に安定である。
このフィルムは、様々な用途に関して、適切である。このフィルムは、他の集積した層への物質種の拡散を防ぐバリアフィルムとしての用途に関して、特に適切である。一実施態様において、堆積を半導体基材に行い、そして例えば、集積回路中での絶縁層、キャップ層、化学機械平坦化（ＣＭＰ）停止層若しくはエッチング停止層、バリア層（例えば、絶縁層で好ましくない場合がある、金属、水、又は他の金属の拡散に対するバリア）及び／又は接着層としての用途に関して特に適切となる。このフィルムは、コンフォーマルなコーティングを形成することができる。これらのフィルムが示す機械的特性は、Ａｌ減法技術（Ａｌ ｓｕｂｔｒａｃｔｉｖｅ ｔｅｃｈｎｏｌｏｇｙ）及びＣｕダマシン技術における用途に関して、フィルムを特に適切にする。
このフィルムは、化学機械平坦化及び異方性エッチングと適合し、且つ様々な材料、例えばケイ素、ＳｉＯ２、Ｓｉ３Ｎ４、有機ケイ酸塩ガラス（ＯＳＧ）、フッ化ケイ素ガラス（ＦＳＧ）、炭化ケイ素、反射防止コーティング、フォトレジスト、有機ポリマー、多孔質有機及び無機材料、金属（例えば、銅及びアルミニウム）並びに金属バリア層に接着することができ、また銅接着処理プロセスに適合することができる。
本発明は、フィルム及び主にフィルムとして本明細書に記載された本発明の生成物を与えるために、特に適切であるが、それに限定されない。本発明の生成物を、ＣＶＤにより堆積させることができるあらゆる形態、例えばコーティング、複層アセンブリ（ｍｕｌｔｉｌａｍｉｎａｒ ａｓｓｅｍｂｌｙ）、及び平面状又は薄い必要はない他のタイプの物体、並びに集積回路で用いる必要はない多数の物体で与えることができる。
シロキサン前駆体は、向上したバリア特性、例えば、良好なエッチング選択性、優れた電気特性（例えば、低い漏出及び比較的高い電気絶縁破壊）、低い誘電率、及び必要な所望の範囲にこれらの特性を大いに調整する柔軟性を与える。
本発明では、特に好ましい特性の前駆体構造が、好ましい優れたバリア特性を与えることに着目される。一般構造ＲｘＲ’ｙ（ＯＲ’’）ｚ（ＯＲ’’’）ａ−Ｓｉを有するアルキルアルコキシシランが、次の場合に好ましい特性を有することを見出した：Ｒ、Ｒ’、Ｒ’’及びＲ’’’が、Ｃ２Ｈ５又はＣＨ３であり、Ｒ’は水素になることもでき、ｘ、ｙ、ｚ及びａのそれぞれが、１〜３であり、且つｘ＋ｙ＋ｚ＋ａ＝４であるが、Ｒ’が水素であるときはｙ＝０〜２となる。特定の例において、２つのアルキル基の取り込みが、誘電体フィルムの屈折率を増加させながら、２つのアルコキシ基が、密度／ｋ値の所望の関係性を向上させることを見出した。
本発明において、バリア誘電体フィルムのための３ＭＳ又は４ＭＳのいずれかへの代替物として、アルキルアルコキシシランは、多くの場合、誘電率を低下させながら、誘電体フィルムのバリア特性を改良することができることを、われわれは見出した。一実施態様では、バリアフィルムに求められる所望のフィルム特性である密度及び誘電率を調和させる場合に、ジメチルジメトキシシラン（ＤＭＤＭＯＳ）の特定の前駆体構造が、最適なバリア特性を与える。
本発明では、酸素含有炭化ケイ素フィルムを形成する、アルキルアルコキシシラン前駆体を組み込んだプラズマ支援化学気相成長を開示する。従来から、標準的なバリア誘電体の堆積プロセスは、酸化剤（二酸化炭素、酸素又は亜酸化窒素）又は窒素含有反応ガス（窒素及びアンモニア）のいずれかとアルキルシラン（すなわち、トリメチルシラン及びテトラメチルシラン）とを組み込んで、酸素又は窒素の炭化ケイ素フィルムを形成するが、この堆積物が、密度を維持しながら、どの程度誘電率を低下させることができるかについては制限が存在する。
ＵＬＫ（ｕｌｔｒａ ｌｏｗ ｋ：超低誘電率）フィルムとバリア誘電率フィルムとの間の適当なフィルムの選択性が、エッチング停止フィルムとして機能することを実現するためには必要である。比較的高い屈折率のバリアフィルムは、特に＞１．５で、典型的には、比較的良好な選択性を与える。我々の試験では、比較的高い屈折率フィルムを得るために、一般的な前駆体構造（Ｒｘ）（Ｒ’ｙ）Ｓｉ（ＯＲ’’ｚ）（ＯＲ’’’ａ）において、Ｒ及びＲ’が、ＣｂＨｃの一般式を有し、ｂ＝１〜２、且つｃ＝３又は５である、直鎖のアルキル基となる必要があることを見出した。
バリア誘電体フィルム前駆体は、好ましくは、ジエトキシメチルシラン、ジメチルエトキシシラン、ジメチルジエトキシシラン、ジエチルジエトキシシラン、ジメチルジメトキシシラン、メチルジエトキシシラン、メチルエトキシシラン、メチルメトキシシラン、エチルエトキシシラン、エチルメトキシシラン、メチルトリエトキシシラン、エチルトリエトキシシラン、メチルトリメトキシシラン、メチルトリメトキシシラン、エチルトリメトキシシラン及びこれらの混合物からなる群より選択される。より好ましくは、バリア誘電体フィルム前駆体は、ジメチルジエトキシシランである。
一例では、Ｒ＝ＣＨ３で、且つＲ’＝Ｈであるジエトキシメチルシランを用いて試験を行ったところ、試験をした全てのプロセス条件に関して、屈折率が顕著に低下することが分かった（＜１．５）。Ｒ’基をＣＨ３に変えることによって、すなわちジメチルジエトキシシランに変えることによって、平均の屈折率が高くなり、堆積条件の変更をして、チャンバーのプロセス条件又はドーパントガスの変更のいずれかによって、１．５〜２．２の範囲を超えて変わる場合があった。１つの特定の例では、反応ガスとしての水素の添加によって、屈折率が１．８超の値近くまで上昇した。この例を、例１で示す。ここで、屈折率のｋ値との関連を、ジメチルジエトキシシラン及び様々な量の水素を用いて堆積させた絶縁フィルムに関して示す。グラフで示したように、このフィルムの屈折率の値は、エッチング選択性の向上のために、１．５超、好ましくは１．６超の値に維持される。
バリアフィルムの第二の重要な特性は、バリア拡散特性、特に電子デバイスの信頼性の低下をもたらす場合がある水分の拡散を防ぐためのバリア拡散特性である。フィルムの密度は、典型的には、拡散特性の良好な指標として用いられる。この業界での本分野の現行のバリアフィルムは、トリメチルシラン又はテトラメチルシランを前駆体として用いており、１．８〜２．０ｇ／ｃｃの密度を有する。しかし、従来技術の前駆体が有する問題は、適度なバリア特性に必要な所望の密度を得るためには、誘電率を低下させることが困難なことである。
本明細書で示した複数のアルキルアルコキシシラン前駆体を用いた最初の試験は、酸素含有ケイ素前駆体を用いると、非常に高密度なフィルムを維持しながら、ｋを低下させることができることを示している。図２において、３つの直鎖アルキルアルコキシシラン前駆体：ジメチルエトキシシラン（ＤＭＥＳ）；ジメチルジメトキシシラン（ＤＭＤＭＯＳ）；ジメチルジエトキシシラン（ＤＭＤＥＳ）と共にメチルエトキシシラシクロペンタン（ＭＥＳＣＰ）に関して、密度とｋ値との関連を示す。密度／ｋの関係性に関して比較的高い比（傾き）では、結果は、名目上同じ誘電率に対して、より高密度のフィルムとなるであろう。１．５ｇ／ｃｃの最小限の密度が望ましいとすると、本発明の前駆体：ＤＭＥＳ、ＤＭＤＭＯＳ、及びＤＭＤＥＳは、その最小限の密度で、おおよそ３．２の誘電率の値を有することがわかる。それら前駆体のそれぞれのグラフの傾きが、１．５ｇ／ｃｃで、ｋ＝３．２に収束するからである。４つの前駆体の比較により、ＭＥＳＣＰ化合物が、密度対ｋの非常に低い傾きを有することを確認できる。このＭＥＳＣＰの好ましくない結果は、ケイ素原子に結合している直鎖ではない炭化水素基に起因している。
より具体的には、本発明の目的は、密度／ｋの高い比を提供する前駆体を与えることであり、それにより誘電率を低下させながら密度を維持することができる、又はｋ値を維持しながら密度を高くすることができる。下記の表１に示したように、この密度対ｋの関係性に関する線形曲線フィッティングパラメーターを、図２の３つの直鎖アルキルアルコキシシランと共にメチルエトキシシラシクロペンタン（ＭＥＳＣＰ）に関して示す。示したように、この関係性に関して０．３超の比又は傾き、及びゼロに近い比較的低いｙ−切片、より具体的には＜０．３を有することが望ましい。多くの場合に、直鎖のアルキル基が、同じｋ値に対して向上した密度を与えることを見出した。この群内で、Ｒ’’及びＲ’’’に対してエチル官能基、Ｒ及びＲ’に対してメチル官能基の好ましい構造を有する場合に、さらなる利益がある。この点については、以下で詳細に説明するが、密度／ｋの最良の結果が、これらの官能基の両方を包含するジメチルジエトキシシラン（ＤＭＤＥＳ）で得られることに留意することは重要である。
ある種の集積配置では、誘電体を堆積させる前に、銅が露出されるであろう。これらの例では、酸素含有フィルムは、銅酸化の選好及び低下した接着性のために、銅に直接的に堆積させることができない。これらの特定の集積配置では、酸炭化シリコンの堆積の前に、適度な接着性のために界面層を必要とする。１つの実施態様では、界面層は、無電解めっきをしたＣｏＷＰ、又は酸化から銅を守るであろう他の銅処理プロセスとすることができる。他の１つの例では、界面層を、薄い比較的高いｋ値の窒素の炭化ケイ素又は窒化ケイ素とすることができ、その厚みは２０〜６００Åの範囲とすることができる。他の一実施態様では、界面層は、酸素拡散特性も示す良好な界面を形成するために用いる、表面層の代替物とすることができる。
Figure 2012510726
一実施態様では、希釈ガスとしての水素及びヘリウムの使用が、堆積条件に好ましい。上記図２で実証したように、高まる密度とｋ値との間に線形関係がある。また、適度な密度となる必要性と、低いｋ値（すなわち＜４．２）とを両立させるために、３．５〜４．２の範囲にあるｋ値が、望ましい。１つの実施態様では、ヘリウムを、液体前駆体のためのキャリアガスとして、且つ水素を、反応ガスとして用いて、フィルムに組み込まれるアルキル基の水準を制御する。
図３では、ＤＭＤＥＳを前駆体として用いたバリアフィルムの堆積に関しての平均のｋ値の範囲を、ヘリウムだけの場合と共に、ヘリウムキャリアガスに水素を加えた場合について示す。この例では、所望の範囲内でｋ値を得るために、１００〜８００ｓｃｃｍの流量で供給した水素が、これらの特性を得ることの容易性を向上させることを見出した。水素を用いた場合の特性の改良は、プラズマ中で発生するＨラジカル種に起因すると推測される。水素ラジカルは、ＤＭＤＥＳ構造のＣＨ３種からの水素と反応する場合があり、Ｓｉ−Ｃ結合への転化を比較的高い割合にすることを可能とし、それにより高密度で、且つある程度の比較的高いｋ値のフィルムを得ることを可能とする。このＳｉ−Ｃへの転化は、ヘリウムプラズマ条件でも起こるであろうが、その効率は、比較的低くなると考えられる。図２のデータに基づくと、密度／ｋ値の関係性は、ドーパントの条件によっては、大幅には変わらないが、ｋ値を所望の範囲とするであろう、特定の条件が存在する。このｋ値の範囲の結果が、比較的低い堆積温度、例えば２５０℃及び３５０℃で達成できることを、図３にも示す。
良好なエッチング選択性及びバリア特性を達成するために、直鎖アルキル基の転化によって結合している、ある程度の炭化ケイ素が必要であると通常考えられる。図４では、２種の直鎖アルキルアルコキシシラン前駆体、ジエトキシメチルシラン及びジメチルジエトキシシランを用いて堆積させた２つのフィルムのＦＴＩＲ解析を示す。定性的尺度で、Ｓｉ−Ｏ（約１１００ｃｍ−１）結合のＳｉ−Ｃ（８６０ｃｍ−１）結合に対する比は、ピーク領域比で２：１付近となるのが望ましい。１２７０ｃｍ−１での個々のピーク領域により示されるように、ジエトキシメチルシランフィルムの結合は、前駆体構造に包含された単一のメチル基に起因して、Ｓｉ−Ｃ結合よりもずっと多くのＳｉ−Ｏ結合を有する。対照的に、ジメチルジエトキシシランフィルムは、フィルム中での比較的多くのＳｉＣ結合に対応している、ＤＭＤＥＳのスペクトルの８６０ｃｍ−１での大きなピーク領域によって示されるように、比較的多くのＳｉ−Ｃ結合及び比較的低い水準のＳｉＯ：ＳｉＣを示す。また、Ｓｉ−ＣＨ３からＳｉ−Ｃ結合への転化に起因して、１２７３ｃｍ−１でのＳｉ−ＣＨ３のピーク領域が、ＤＭＤＥＳのスペクトルで減少していることにも留意すべきである。
より具体的には、前駆体の構造及び末端基の個数を制御する能力が、ｋ値に直接的に関連することを見出した。図５では、フィルムの屈折率（ｋ値に相当）とＳｉ−ＣＨ３の積分ピーク領域との間に直接的な関連が存在する。フィルムの屈折率が高くなるにしたがい、フィルムでのＳｉ−Ｃ結合の増加に起因して、Ｓｉ−ＣＨ３のピーク領域が減少する。それゆえ、特にＤＭＤＥＳ及び水素の好ましい実施態様に関して、フィルム特性を制御するカギは、Ｓｉ−Ｃ結合の所望の水準に合わせて、メチルアルキル基との反応を制御することによると考えられる。
本発明では、ＰＥＣＶＤの堆積条件を用いたアルキルアルコキシシラン前駆体の一般的な堆積について述べる。典型的な堆積温度は、１００℃〜５００℃の範囲とすることができ、好ましい堆積温度範囲は１５０℃〜４００℃とすることができる。例では、１５０℃、１８０℃、２００℃、２５０℃又は３５０℃のいずれかで堆積させている。加えて、ＰＥＣＶＤの推奨される操作上の堆積条件を、表２に示す。
Figure 2012510726
現行の３ＭＳ又は４ＭＳのバリア誘電体フィルムに存在している他の一つの潜在的な問題は、紫外線（ＵＶ）照射又は電子線への露出でのフィルム特性の変化、特に例えば誘電率の上昇又はフィルム応力の変化である。ある種の集積配置では、ＵＶの使用が組み込まれる場合があり、そしてフィルム特性の変化は、信頼性又は他の電気的な評価指標、例えば積分キャパシタンス（ｉｎｔｅｇｒａｔｅｄ ｃａｐａｃｉｔａｎｃｅ）での潜在的な問題を引き起こす場合がある。以下の例では、アルキルアルコキシシランと特定の堆積ガス（すなわち、アンモニア及び水素）の使用が、ＵＶ露光によるｋシフト及びまた応力の変化に対するフィルムの感受性を低くしている。
従来技術では、反応及び後のフィルムの密度を改善するために、アルキルアルコキシシランを、長い滞留時間（＞１００ミリ秒）でＰＥＣＶＤ反応器に供給することが規定されている。本明細書で提示した試験及び例では、これら前駆体に基づく滞留時間は、８５ミリ秒未満、好ましくは１０〜７０ミリ秒、さらに好ましくは２０〜６５ミリ秒の水準である。滞留時間は、次の式に基づく。
Figure 2012510726
ここで、
Ｐｒ：反応チャンバー圧力（Ｐａ）
Ｐｓ：標準的な雰囲気圧力（Ｐａ）
Ｔｒ：反応ガスの平均温度（Ｋ）
Ｔｓ：標準的な温度（Ｋ）
ｒｗ：ケイ素基材の半径（ｍ）
Ｄ：ケイ素基材と上部電極との間隔（ｍ）
Ｆ：反応ガスの合計流量（ｓｃｃｍ）
この式及び我々の標準的な操作条件に基づいて、図６は、前駆体の滞留時間と得られたｋ値との関係性を示す。多くの場合、前駆体の良好な反応及び３．５超へのｋ値（これは所望の密度に対応する）の制御のための所望の滞留時間は、従来技術の１００ミリ秒よりずっと短い時間、好ましくは７０ミリ秒未満、さらに好ましくは６５ミリ秒未満で得られることが分かった。滞留時間が長くなるに従い、ｋ値は低くなるが、これは従来技術と一致する。しかし、良好なバリア性のための密度は、図２に提示されたデータの概要に基づくと、ｋ値の範囲を＞３．２にすることを定める。表３は、本発明で報告された実験結果に関する標準的な条件に基づいて計算された滞留時間の範囲を示す。８０ミリ秒超の滞留時間を得るためには、われわれの標準的な操作条件から、流量を大幅に低くすることを必要とするであろうが、これは従来技術で示唆されているように、所望のフィルム特性を与えるとは分かっていない。
Figure 2012510726
例１
ジメチルジエトキシシランを、表２の推奨条件の下で堆積させた。そして、１２分の広域の紫外線（例えば、Ｆｕｓｉｏｎ Ｈ＋ ｂｕｌｂ）に露光した。この堆積を、ヘリウム、水素、及びアンモニアを用いて、３回行った。図７が示すように、生成フィルムを、続くフィルム処理の間に後にＵＶ照射にさらす時の、ジメチルジエトキシシランを堆積させる場合は、水素又はアンモニアのドーパントガスを用いることで、誘電率（ｋ）の変化を、最小化させることができた。このプロセスから製造された材料、及びこのプロセス条件の使用は、様々な用途で、例えばＩＣの製造で使用するために、フィルム特性をより受け入れやすくすると期待される。
例２
いくつかの製造手順では、比較的高い基材温度及びチャンバー温度での堆積が好ましい。この例では、ジメチルジエトキシシランを、８００ｍｇ／分の流量で液体前駆体として使用し、ヘリウムを、２００ｓｃｃｍの流量でキャリアガスとして使用し、且つ水素を、１５０ｓｃｃｍの流量で反応ガスとして加えた。堆積チャンバーを、４００℃で維持し、誘電体フィルムを、ケイ素基材上に堆積させた。比較的高い操作温度を考えて、水素対前駆体の比を、非常に低く設定した。これは、プラズマに加えられた比較的高い熱エネルギーに起因している。表４に示すように、誘電率４．０で密度１．８ｇ／ｃｃ超である目標のフィルムを、堆積条件の変更によって得ることができた。これらのフィルムに、堆積後にＵＶ安定性試験を行い、２０分までの露光の長いＵＶ硬化時間でも、誘電率がごくわずかな変化しか示さないことがわかった。
Figure 2012510726
いくつかの用途、例えば光起電機器又は低温度のディスプレイでは、ガラス基材に直接的に堆積させるバリアフィルムがあることが望ましい。別の基材、例えばガラスへの堆積のために、バリアフィルムを含むこのプロセスでの全てのフィルムに関して、サーマルバジェット及び後の堆積温度を低下させる必要がある。図９では、同等のｋ及び密度を、ジメチルジエトキシシランを前駆体として、且つ水素を反応ガスとして用いて堆積させたフィルムに関して測定した。基材温度を低下させるに従い、熱プラズマエネルギーの低下を補うために、水素対前駆体の比を高くした。この比を制御することによって、３５０℃から１５０℃に下げた基材温度で、同等のフィルム特性を得た。メチル基又はエチル基からの直鎖アルキル基の、フィルム中の窒化ケイ素結合への化学反応を制御することは、フィルムのｋ値及び密度に関連する。図８では、所定の堆積条件に関して、最も低い堆積温度が、最も高いＳｉ−ＣＨ３の積分ピーク領域をもたらすことが観察される（黒い棒、ＦＴＩＲ解析に基づく）。５つの堆積条件の比較を表５に示し、図８で比較した。最も低い前駆体：水素比（＃２及び＃５）が、最も小さなＳｉ−ＣＨ３のピーク領域を与え、続いて、比較的高い密度のフィルムを与えることが観察される。この比を、堆積の温度に応じて調節する。ここでは、酸炭化ケイ素フィルムが同じ目標ｋ値及び密度を得られるように、堆積温度を低下させるに従い、前駆体：水素比を低くする。
比と共に温度を低下させるこの手法を用いた、５つの堆積温度に対するｋ値及び密度の値を、図９にプロットする。これは、この一連の前駆体が、比較的低い温度まで高密度フィルムを堆積させる性能があることを示している。
Figure 2012510726

Claims (30)

  1. 次のステップを含む、基材にフィルムを形成させる方法：
    次の式の直鎖アルキルアルコキシシラン前駆体を与えるステップ：
    ＲｘＲ’ｙ（ＯＲ’’）ｚ（ＯＲ’’’）ａＳｉ
    （式中、Ｒ、Ｒ’’及びＲ’’’は、メチル、エチル、及びビニルからなる群よりそれぞれ独立して選択され；Ｒ’は、水素、メチル、エチル、及びビニルからなる群より選択され；且つｘ、ｚ及びａは、それぞれ独立して１〜３であり、そしてｙは、０〜２であり、ｘ＋ｙ＋ｚ＋ａ＝４である）；
    前記前駆体の化学気相成長反応を用いて基材にフィルムを形成するステップ、ここで前記反応での前記前駆体の流れの滞留時間が、８５ミリ秒以下であり、前記フィルムの密度が１．５ｇ／ｃｃ超であり、且つ誘電率が６．０未満である。
  2. 前記接触させるステップの間に、ヘリウム、アルゴン、二酸化炭素、窒素、アンモニア、水素、酸素及びこれらの混合物からなる群より選択される追加の化学物質を与える、請求項１に記載の方法。
  3. 前記フィルムが、拡散バリアとなる、請求項１に記載の方法。
  4. 前記前駆体が、ジエトキシメチルシラン、ジメチルエトキシシラン、ジメチルジエトキシシラン、ジエチルジエトキシシラン、ジメチルジメトキシシラン、メチルジエトキシシラン、メチルエトキシシラン、メチルメトキシシラン、エチルエトキシシラン、エチルメトキシシラン、メチルトリエトキシシラン、エチルトリエトキシシラン、メチルトリメトキシシラン、メチルトリメトキシシラン、エチルトリメトキシシラン、ビニルメチルジエトキシシラン、ビニルメチルエトキシシラン、ビニルメチルジメトキシシラン、ビニルメチルメトキシシラン及びこれらの混合物からなる群より選択される、請求項１に記載の方法。
  5. 前記基材の温度が、１００℃〜５００℃である、請求項１に記載の方法。
  6. 前記基材の温度が、１５０℃〜４００℃である、請求項１に記載の方法。
  7. 前記基材の温度が、２５０℃〜３５０℃である、請求項１に記載の方法。
  8. 前記化学気相成長反応が、プラズマ、パルスプラズマ、ヘリコンプラズマ、高密度プラズマ、誘導結合プラズマ、及びリモートプラズマからなる群より選択される、プラズマ支援化学気相成長である、請求項１に記載の方法。
  9. 前記フィルムの形成後に、前記基材をＵＶ照射にさらす、請求項１に記載の方法。
  10. 前記形成したフィルムが、１．８ｇ／ｃｃ超の密度を有する、請求項１に記載の方法。
  11. 前記形成したフィルムが、１．５超の屈折率を有する、請求項１に記載の方法。
  12. 前記滞留時間が、２０〜６５ミリ秒である、請求項１に記載の方法。
  13. 前記誘電率が、３．２〜６．０の範囲である、請求項１に記載の方法。
  14. 前記誘電率が、３．２〜４．２の範囲である、請求項１に記載の方法。
  15. 前記バリア誘電体フィルムが、０．３超の密度対誘電率の比を有する、請求項１に記載の方法。
  16. 前記バリア誘電体フィルムが、０．５超の密度対誘電率の比を有する、請求項１に記載の方法。
  17. 次のステップを含む、集積回路の誘電体フィルムと銅要素との間にバリア誘電体フィルムを形成する方法：
    銅要素の形成前の、誘電体フィルムを有する集積回路基材を与えるステップ；
    ジエトキシメチルシラン、ジメチルジエトキシシラン及びこれらの混合物からなる群より選択されるバリア誘電体フィルム前駆体、並びに水素、アンモニア及びこれらの混合物からなる群より選択される化学物質を、前記基材と接触させるステップ：
    プラズマ支援化学気相成長反応を用いて、前記基材にバリア誘電体フィルムを形成するステップ、ここで前記反応での前記前駆体及び前記化学物質の流れの滞留時間が、８５ミリ秒以下である；
    前記バリア誘電体フィルムに銅要素を形成するステップ；
    ここで、結果として得られるバリア誘電体フィルムは、１．５ｇ／ｃｃ超の密度を有する。
  18. 前記バリア誘電体フィルムを堆積させた後に、銅要素を前記バリア誘電体上に堆積させる、請求項１７に記載の方法。
  19. 前記バリア誘電体フィルムを、続いてＵＶ照射にさらす、請求項１７に記載の方法。
  20. 前記バリア誘電体フィルムが、酸炭化ケイ素である、請求項１７に記載の方法。
  21. 前記バリア誘電体フィルムが、６未満の誘電率を有する、請求項１７に記載の方法。
  22. 前記バリア誘電体フィルムが、３．２超の誘電率を有する、請求項２１に記載の方法。
  23. 前記バリア誘電体フィルムが、４．２未満の誘電率を有する、請求項２１に記載の方法。
  24. 前記バリア誘電体フィルムが、３．２〜４．２の範囲で誘電率を有する、請求項１７に記載の方法。
  25. 次のステップを含む、集積回路の誘電体フィルムと銅要素との間にバリア誘電体フィルムを形成する方法：
    銅要素を有する誘電体フィルムを有する集積回路基材を与えるステップ；
    前記銅要素を酸化から保護することができる界面層を、前記銅要素を有する誘電体フィルムに堆積させるステップ；
    ジエトキシメチルシラン、ジメチルジエトキシシラン、及びこれらの混合物からなる群より選択されるバリア誘電体フィルム前駆体、並びに水素、アンモニア、及びこれらの混合物からなる群より選択される化学物質を、基材と接触させるステップ；
    前記バリア誘電体前駆体のプラズマ支援化学気相成長反応を用いて、バリア誘電体フィルムを前記基材に形成するステップ、ここで前記反応での前記前駆体の流れの滞留時間は８５ミリ秒以下である；
    ここで、結果として得られるバリア誘電体フィルムは、１．５ｇ／ｃｃ超の密度を有する。
  26. 前記界面層が、ＣｏＷＰである、請求項２５に記載の方法。
  27. 前記形成したフィルムが、１．５超の屈折率を有する、請求項２５に記載の方法。
  28. 前記滞留時間が、２０〜６５ミリ秒である、請求項２５に記載の方法。
  29. 前記フィルムが、３．２〜６．０の範囲で誘電率を有する、請求項２５に記載の方法。
  30. 前記誘電率が、３．２〜４．２の範囲である、請求項２９に記載の方法。
JP2011539598A 2008-12-01 2009-11-25 酸素含有前駆体を用いる誘電体バリアの堆積 Active JP5567588B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11876908P 2008-12-01 2008-12-01
US61/118,769 2008-12-01
PCT/US2009/065867 WO2010065410A1 (en) 2008-12-01 2009-11-25 Dielectric barrier deposition using oxygen containing precursor

Publications (2)

Publication Number Publication Date
JP2012510726A true JP2012510726A (ja) 2012-05-10
JP5567588B2 JP5567588B2 (ja) 2014-08-06

Family

ID=41571526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011539598A Active JP5567588B2 (ja) 2008-12-01 2009-11-25 酸素含有前駆体を用いる誘電体バリアの堆積

Country Status (7)

Country Link
US (1) US8637396B2 (ja)
EP (1) EP2376672B1 (ja)
JP (1) JP5567588B2 (ja)
KR (1) KR101406154B1 (ja)
CN (2) CN104593747B (ja)
TW (1) TWI439565B (ja)
WO (1) WO2010065410A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018201037A (ja) * 2014-06-16 2018-12-20 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー アルキルアルコキシシラ環状化合物及びそれを用いた膜の堆積方法
JP7465287B2 (ja) 2019-06-08 2024-04-10 アプライド マテリアルズ インコーポレイテッド 自己形成バリア層を備えた低誘電率誘電体
JP7465256B2 (ja) 2018-08-29 2024-04-10 アプライド マテリアルズ インコーポレイテッド 非ｕｖ高硬度低ｋの膜堆積

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR112013015633A2 (pt) * 2010-12-28 2016-10-11 Kirin Brewery produto de plástico moldado de barreira de gás e método para produzir um produto de plástico moldado de barreira de gás
JP5781350B2 (ja) * 2011-03-30 2015-09-24 リンテック株式会社 ガスバリア積層体、その製造方法、電子デバイス用部材及び電子デバイス
KR101690392B1 (ko) 2011-12-20 2016-12-27 인텔 코포레이션 등각 저온 밀봉 유전체 확산 장벽들
US10325773B2 (en) 2012-06-12 2019-06-18 Novellus Systems, Inc. Conformal deposition of silicon carbide films
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
CN103871961B (zh) 2012-12-17 2017-08-25 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
US9362107B2 (en) * 2014-09-30 2016-06-07 Applied Materials, Inc. Flowable low-k dielectric gapfill treatment
US9786491B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
KR102378021B1 (ko) * 2016-05-06 2022-03-23 에이에스엠 아이피 홀딩 비.브이. SiOC 박막의 형성
US9837270B1 (en) * 2016-12-16 2017-12-05 Lam Research Corporation Densification of silicon carbide film using remote plasma treatment
US10847529B2 (en) 2017-04-13 2020-11-24 Asm Ip Holding B.V. Substrate processing method and device manufactured by the same
WO2018204709A1 (en) 2017-05-05 2018-11-08 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of oxygen containing thin films
US10910216B2 (en) 2017-11-28 2021-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Low-k dielectric and processes for forming same
US11848199B2 (en) 2018-10-19 2023-12-19 Lam Research Corporation Doped or undoped silicon carbide deposition and remote hydrogen plasma exposure for gapfill
US11594409B2 (en) * 2020-02-28 2023-02-28 Applied Materials, Inc. Systems and methods for depositing low-k dielectric films
CN117561349A (zh) * 2021-05-19 2024-02-13 弗萨姆材料美国有限责任公司 用于沉积具有高弹性模量的膜的新前体
WO2023096270A1 (ko) * 2021-11-26 2023-06-01 솔브레인 주식회사 고유전율 박막용 가리움제, 이를 이용한 선택영역증착 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
WO2023249418A1 (ko) * 2022-06-21 2023-12-28 성균관대학교산학협력단 중합체 박막, 이를 이용한 확산 방지막 및 그 제조 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174019A (ja) * 1998-12-01 2000-06-23 Fujitsu Ltd 半導体装置及びその製造方法
JP2001203200A (ja) * 2000-01-18 2001-07-27 Hitachi Ltd 半導体装置及びその製造方法
JP2002134502A (ja) * 2000-10-18 2002-05-10 Asm Japan Kk 半導体基板上のシリコン重合体絶縁膜及び膜を形成する方法
JP2002256434A (ja) * 2001-01-17 2002-09-11 Air Products & Chemicals Inc 低誘電率層間絶縁膜の形成方法
JP2004274052A (ja) * 2003-03-04 2004-09-30 Air Products & Chemicals Inc Ｕｖ照射による高密度及び多孔質有機ケイ酸塩材料の機械的強化
JP2005064516A (ja) * 2003-08-14 2005-03-10 Asm Japan Kk 低誘電率を有するシリコン系絶縁膜の形成方法及び装置
JP2005072584A (ja) * 2003-08-20 2005-03-17 Asm Japan Kk 低誘電率及び低膜応力を有するシリコン系絶縁膜を形成する方法
JP2006332676A (ja) * 2005-05-27 2006-12-07 Asm Japan Kk 誘電率が低いナノ粒子膜の製造方法
JP2008263097A (ja) * 2007-04-13 2008-10-30 Toshiba Corp 半導体装置及び半導体装置の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3000782A1 (de) * 1980-01-10 1981-07-16 Wacker-Chemie GmbH, 8000 München Verfahren zur kontinuierlichen herstellung von sioc-gruppen aufweisenden silanen oder sioc-gruppen aufweisenden polysiloxanen
CA2048168A1 (en) * 1990-08-03 1992-02-04 John T. Felts Silicon oxide based thin film vapour barriers
US6432846B1 (en) 1999-02-02 2002-08-13 Asm Japan K.K. Silicone polymer insulation film on semiconductor substrate and method for forming the film
US20060258176A1 (en) 1998-02-05 2006-11-16 Asm Japan K.K. Method for forming insulation film
US7064088B2 (en) 1998-02-05 2006-06-20 Asm Japan K.K. Method for forming low-k hard film
TW437017B (en) 1998-02-05 2001-05-28 Asm Japan Kk Silicone polymer insulation film on semiconductor substrate and method for formation thereof
US6383955B1 (en) 1998-02-05 2002-05-07 Asm Japan K.K. Silicone polymer insulation film on semiconductor substrate and method for forming the film
US6068884A (en) 1998-04-28 2000-05-30 Silcon Valley Group Thermal Systems, Llc Method of making low κ dielectric inorganic/organic hybrid films
US6159871A (en) * 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6875687B1 (en) 1999-10-18 2005-04-05 Applied Materials, Inc. Capping layer for extreme low dielectric constant films
US6258735B1 (en) 2000-10-05 2001-07-10 Applied Materials, Inc. Method for using bypass lines to stabilize gas flow and maintain plasma inside a deposition chamber
US6583048B2 (en) 2001-01-17 2003-06-24 Air Products And Chemicals, Inc. Organosilicon precursors for interlayer dielectric films with low dielectric constants
US7098149B2 (en) 2003-03-04 2006-08-29 Air Products And Chemicals, Inc. Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US20040197474A1 (en) * 2003-04-01 2004-10-07 Vrtis Raymond Nicholas Method for enhancing deposition rate of chemical vapor deposition films
JP2005294333A (ja) 2004-03-31 2005-10-20 Semiconductor Process Laboratory Co Ltd 成膜方法及び半導体装置
US7622400B1 (en) * 2004-05-18 2009-11-24 Novellus Systems, Inc. Method for improving mechanical properties of low dielectric constant materials
US7229934B2 (en) 2004-10-18 2007-06-12 International Business Machines Corporation Porous organosilicates with improved mechanical properties
US20060115980A1 (en) 2004-11-30 2006-06-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method for decreasing a dielectric constant of a low-k film
US7314828B2 (en) * 2005-07-19 2008-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Repairing method for low-k dielectric materials
DE102006051496B4 (de) 2006-10-31 2008-09-25 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem porösen Materialschichtstapel mit kleinem ε mit reduzierter UV-Empfindlichkeit und Verfahren zu dessen Herstellung
US7521358B2 (en) 2006-12-26 2009-04-21 Lam Research Corporation Process integration scheme to lower overall dielectric constant in BEoL interconnect structures
US20080173985A1 (en) 2007-01-24 2008-07-24 International Business Machines Corporation Dielectric cap having material with optical band gap to substantially block uv radiation during curing treatment, and related methods
US7847402B2 (en) 2007-02-20 2010-12-07 International Business Machines Corporation BEOL interconnect structures with improved resistance to stress

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174019A (ja) * 1998-12-01 2000-06-23 Fujitsu Ltd 半導体装置及びその製造方法
JP2001203200A (ja) * 2000-01-18 2001-07-27 Hitachi Ltd 半導体装置及びその製造方法
JP2002134502A (ja) * 2000-10-18 2002-05-10 Asm Japan Kk 半導体基板上のシリコン重合体絶縁膜及び膜を形成する方法
JP2002256434A (ja) * 2001-01-17 2002-09-11 Air Products & Chemicals Inc 低誘電率層間絶縁膜の形成方法
JP2004274052A (ja) * 2003-03-04 2004-09-30 Air Products & Chemicals Inc Ｕｖ照射による高密度及び多孔質有機ケイ酸塩材料の機械的強化
JP2005064516A (ja) * 2003-08-14 2005-03-10 Asm Japan Kk 低誘電率を有するシリコン系絶縁膜の形成方法及び装置
JP2005072584A (ja) * 2003-08-20 2005-03-17 Asm Japan Kk 低誘電率及び低膜応力を有するシリコン系絶縁膜を形成する方法
JP2006332676A (ja) * 2005-05-27 2006-12-07 Asm Japan Kk 誘電率が低いナノ粒子膜の製造方法
JP2008263097A (ja) * 2007-04-13 2008-10-30 Toshiba Corp 半導体装置及び半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018201037A (ja) * 2014-06-16 2018-12-20 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー アルキルアルコキシシラ環状化合物及びそれを用いた膜の堆積方法
JP2021073704A (ja) * 2014-06-16 2021-05-13 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー アルキルアルコキシシラ環状化合物及びそれを用いた膜の堆積方法
JP7032266B2 (ja) 2014-06-16 2022-03-08 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー アルキルアルコキシシラ環状化合物及びそれを用いた膜の堆積方法
JP7465256B2 (ja) 2018-08-29 2024-04-10 アプライド マテリアルズ インコーポレイテッド 非ｕｖ高硬度低ｋの膜堆積
JP7465287B2 (ja) 2019-06-08 2024-04-10 アプライド マテリアルズ インコーポレイテッド 自己形成バリア層を備えた低誘電率誘電体

Also Published As

Publication number Publication date
CN104593747B (zh) 2019-05-28
WO2010065410A1 (en) 2010-06-10
KR101406154B1 (ko) 2014-06-12
CN102232125B (zh) 2015-01-28
EP2376672A1 (en) 2011-10-19
US8637396B2 (en) 2014-01-28
CN104593747A (zh) 2015-05-06
TW201022466A (en) 2010-06-16
KR20110094205A (ko) 2011-08-22
TWI439565B (zh) 2014-06-01
US20100136789A1 (en) 2010-06-03
CN102232125A (zh) 2011-11-02
EP2376672B1 (en) 2019-06-05
JP5567588B2 (ja) 2014-08-06

Similar Documents

Publication Publication Date Title
JP5567588B2 (ja) 酸素含有前駆体を用いる誘電体バリアの堆積
KR101144535B1 (ko) 전구체 함유 질소를 사용한 유전 장벽 증착
JP4090740B2 (ja) 集積回路の作製方法および集積回路
US6649540B2 (en) Organosilane CVD precursors and their use for making organosilane polymer low-k dielectric film
US7422776B2 (en) Low temperature process to produce low-K dielectrics with low stress by plasma-enhanced chemical vapor deposition (PECVD)
TW201823159A (zh) 漸變或多層矽碳化物膜之基於遠端電漿的沉積
US20110206857A1 (en) Ultra low dielectric materials using hybrid precursors containing silicon with organic functional groups by plasma-enhanced chemical vapor deposition
TW201623669A (zh) 用於選擇性的超低介電常數封孔之可流動介電質
US7855123B2 (en) Method of integrating an air gap structure with a substrate
WO2008147689A1 (en) Boron nitride and boron nitride-derived materials deposition method
KR20110013574A (ko) 층간 부착 개선 방법
US20020137323A1 (en) Metal ion diffusion barrier layers
CN102047411B (zh) 半导体装置及其制造方法
JP2005045058A (ja) 銅拡散バリア性絶縁膜の形成方法およびその絶縁膜
TWI822044B (zh) 用於氣相沉積一介電膜的組合物及用於沉積一有機矽膜的方法
TW202217051A (zh) 烷氧基二矽氧烷及由其製造的密有機二氧化矽膜
KR20220160071A (ko) 고 탄성 계수를 갖는 막들을 증착하기 위한 신규한 전구체들
JPWO2010067395A1 (ja) 半導体装置の製造方法及びその製造装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140619

R150 Certificate of patent or registration of utility model

Ref document number: 5567588

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250