DE102006051496B4 - Halbleiterbauelement mit einem porösen Materialschichtstapel mit kleinem ε mit reduzierter UV-Empfindlichkeit und Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauelement mit einem porösen Materialschichtstapel mit kleinem ε mit reduzierter UV-Empfindlichkeit und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102006051496B4
DE102006051496B4 DE102006051496A DE102006051496A DE102006051496B4 DE 102006051496 B4 DE102006051496 B4 DE 102006051496B4 DE 102006051496 A DE102006051496 A DE 102006051496A DE 102006051496 A DE102006051496 A DE 102006051496A DE 102006051496 B4 DE102006051496 B4 DE 102006051496B4
Authority
DE
Germany
Prior art keywords
layer
dielectric
forming
semiconductor device
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006051496A
Other languages
English (en)
Other versions
DE102006051496A1 (de
Inventor
Christof Streck
Volker Kahlert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102006051496A priority Critical patent/DE102006051496B4/de
Priority to US11/775,964 priority patent/US20080099918A1/en
Publication of DE102006051496A1 publication Critical patent/DE102006051496A1/de
Application granted granted Critical
Publication of DE102006051496B4 publication Critical patent/DE102006051496B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren mit:
Bilden einer dielektrischen Barrierenschicht über einer dielektrischen Schicht, in der ein leitendes Gebiet ausgebildet ist, wobei die dielektrische Schicht über einem Substrat eines Halbleiterbauelements angeordnet ist;
Bilden einer Deckschicht über der dielektrischen Barrierenschicht, wobei die Deckschicht so gestaltet ist, dass UV-Strahlung wesentlich blockiert wird;
Bilden einer dielektrischen Schicht mit ε ≤ 3 über der Deckschicht; und
Ausführen einer Behandlung unter Anwendung von UV-Strahlung, um die Porosität der dielektrischen Schicht mit ε ≤ 3 zu erhöhen.

Description

  • Gabiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung von Metallisierungsschichten mit reduzierter Permittivität, die poröse dielektrische Materialien mit kleinem ε und moderne dielektrische Barrierenschichten enthalten.
  • Beschreibung des Stands der Technik
  • Halbleiterbauelemente werden auf im Wesentlichen scheibenförmigen Substraten hergestellt, die aus einem geeigneten Material aufgebaut sind. Die Mehrheit der Halbleiterbauelemente mit äußerst komplexen elektronischen Schaltungen wird gegenwärtig und in der nahen Zukunft auf der Grundlage von Silizium hergestellt, wodurch Siliziumsubstrate und siliziumenthaltende Substrate, etwa SOI-(Silizium-auf-Isolator-)Substrate geeignete Träger zur Herstellung von Halbleiterbauelementen, etwa Mikroprozessoren, SRAM's, ASIC's (anwendungsspezifische IC's) und dergleichen sind. Die einzelnen integrierten Schaltungen sind in einer Array-Form angeordnet, wobei die meisten Fertigungsschritte, die sich auf mehrere hundert einzelne Prozessschritte in modernen integrierten Schaltungen belaufen können, gleichzeitig an allen Chipbereichen auf dem Substrat ausgeführt werden, mit Ausnahme der Photolithographieprozesse, gewissen Messprozessen und dem Einbringen der einzelnen Bauelemente in ein Gehäuse nach dem Vereinzeln des Substrats. Daher bringen ökonomische Zwänge die Halbleiterhersteller dazu, die Substratabmessungen ständig zu vergrößern, wodurch auch der zur Herstellung der eigentlichen Halbleiterbauelemente verfügbare Flächenbereich vergrößert wird und damit auch die Produktionsausbeute ansteigt. Andererseits werden die Bauteilabmessungen im Hinblick auf Leistungskriterien ständig verringert, da typischerweise kleinere Transistorabmessungen eine höhere Arbeitsgeschwindigkeit zulassen. Daher werden während der Fertigungssequenz eine große Anzahl einzelner Bauelemente durch eine Vielzahl von Prozessanlagen geführt, wobei die Transport- und Substrathandhabungsprozesse gut definierte mechanische Eigenschaften erfordern, um nicht in unerwünschter Weise weitere Defekte durch Materialablösung und dergleichen hervorzurufen.
  • In modernen integrierten Schaltungen werden die Schaltungselemente in und auf einer Halbleiterschicht hergestellt, wobei die meisten elektrischen Verbindungen in einer oder mehreren „Verdrahtungsschichten" hergestellt werden, die auch als Metallisierungsschichten bezeichnet werden, wobei die elektrischen Eigenschaften, etwa der Widerstand, die Elektromigration, etc. der Metallisierungsschichten deutlich das Gesamtverhalten der integrierten Schaltung beeinflussen. Auf Grund der stets vorhandenen Forderung nach Reduzierung der Strukturgrößen in äußerst modernen Halbleiterbauelementen ist Kupfer in Verbindung mit einem dielektrischen Material mit kleinem ε eine häufig eingesetzte Alternative bei der Herstellung sogenannter Verdrahtungsstrukturen, die Metallisierungsschichten mit Metallleitungsschichten und dazwischenliegenden Kontaktlochschichten aufweisen. Metallleitungen dienen als Verbindungen innerhalb der Schicht und Kontaktlöcher dienen als Zwischenschichtverbindungen, wobei diese Verbindungen gemeinsam einzelne Schaltungselemente so verbinden, dass die erforderliche Funktion der integrierten Schaltung erreicht wird. Typischerweise sind mehrere aufeinander gestapelte Metallleitungsschichten und Kontaktlochschichten erforderlich, um die Verbindungen zwischen allen internen Schaltungselementen und I/O-(Eingangs/Ausgangs-)Anschlüssen, Leistungsanschlüssen und Masseanschlüssen des betrachteten Schaltungsaufbaus zu realisieren.
  • Für äußerst größenreduzierte integrierte Schaltungen ist die Signalausbreitungsverzögerung nicht mehr durch die Schaltungselemente selbst, beispielsweise durch die Feideffekttransistoren, begrenzt, sondern ist auf Grund der erhöhten Dichte an Schaltungselementen, die eine noch größere Anzahl an elektrischen Verbindungen erfordert, durch die unmittelbare Nachbarschaft der Metallleitungen beschränkt, da die Kapazität zwischen den Leitungen bei kleiner werdendem Abstand zunimmt. Diese Tatsache in Verbindung mit einer reduzierten Leiffähigkeit der Leitungen auf Grund einer geringeren Querschnittsfläche führt zu einer größeren RC-Zeitkonstante. Aus diesem Grunde werden traditionelle Dielektrika, etwa Siliziumdioxid (ε > 3,6) und Siliziumnitrid (ε > 5) zunehmend in Metallisierungsschichten durch dielektrische Materialien ersetzt, die eine geringere Permittivität aufweisen und daher als Dielektrika mit kleinem ε mit einer relativen Permittivität von ungefähr 3 oder deutlich weniger bezeichnet werden. Die reduzierte Permittivität dieser dielektrischen Materialien wird häufig noch verringert, indem Poren innerhalb des Materials geschaffen werden. Zu diesem Zweck besitzen die Materialien darin eingebaut sogenannte Porogene, d. h. typischerweise organische Verbindungen, die in einer späteren Phase entfernt werden, wodurch eine au ßerst poröse Struktur in dem dielektrischen Basismaterial zurückbleibt. Die Dichte und die mechanische Stabilität oder Festigkeit der Materialien mit kleinem ε kann daher deutlich geringer sein im Vergleich zu gut erprobten dielektrischen Materialien wie Siliziumdioxid und Siliziumnitrid. Folglich kann das elektrische Verhalten der Metallisierungsschichten, obwohl dies günstig im Hinblick auf das Bauteilleistungsverhalten ist, in Bezug auf die Zuverlässigkeit und auch im Hinblick auf die Substrathandhabung und den Transport, wie dies zuvor erläutert ist, schlechter sein im Vergleich zu Bauelementen mit einer konventionellen Metallisierungsschicht. Daher repräsentiert die Metallisierungsebene eine kritische Struktur, in der unterschiedliche Erfordernisse im Hinblick auf das elektrische Leistungsverhalten und die Zuverlässigkeit und Stabilität in sorgfältiger Weise zu gewichten sind.
  • Mit Bezug zu 1 wird nun ein typisches konventionelles Halbleiterbauelement und ein Prozess zur Herstellung beschrieben, wobei eine Metallisierungsschicht auf der Grundlage eines porösen Materials mit kleinem ε vorgesehen ist.
  • In 1 umfasst ein Halbleiterbauelement 100 ein Substrat 101, das Schaltungselemente, etwa Transistorelemente, Kondensatoren, und dergleichen enthalten kann. Der Einfachheit halber sind diese Schaltungselemente nicht gezeigt. Auf dem Substrat 101, das ein Siliziumvollsubstrat oder ein SOI-(Silizium-auf-Isolator-)Substrat repräsentieren kann, ist eine dielektrische Schicht 102 ausgebildet, die zumindest teilweise aus einem Material mit kleinem ε oder einem anderen dielektrischen Material aufgebaut sein kann, abhängig von den Bauteilerfordernissen. Ein Metallgebiet 103 ist in der dielektrischen Schicht 102 ausgebildet und kann einen gut leitenden Bauteilbereich, etwa einen Kontaktbereich eines Schaltungselements oder ein Metallgebiet einer tieferen Metallisierungsschicht repräsentieren. Das Metallgebiet 103 ist von dem Material der dielektrischen Schicht 102 durch eine Barrierenschicht 104 getrennt, die typischerweise als eine Schicht zum Reduzieren der Diffusionswahrscheinlichkeit von Metallatomen in dielektrische Schicht 102 und ferner zum Reduzieren der Diffusion von Atomen von dem dielektrischen Material der Schicht 102 in das Metallgebiet 103 vorgesehen ist. Des weiteren kann die Barrierenschicht 104 die Haftung des Metalls an dem dielektrischen Material verbessern. In modernsten Bauelementen weist das Metallgebiet 103 Kupfer auf und die Barrierenschicht 104 kann aus einer oder mehreren Schichten aufgebaut sein, die Tantal, Tantalnitrid, Titan, Titannitrid, und dergleichen enthalten können. Über der dielektrischen Schicht 102 und dem Metallgebiet 103 ist eine dielektrische Barrierenschicht 105 vorgesehen, die aus einem dielektrischen Material aufge baut ist, das im Wesentlichen eine Diffusion von Metallatomen des Metallgebiets 103 in die darüber liegenden Gebiete verhindert. Die Barrierenschicht 105 kann ferner als eine Ätzstoppschicht während des Strukturierens des dielektrischen Materials mit kleinem ε dienen, das über der Schicht 105 zu bilden ist. Die dielektrische Barrierenschicht 105 kann Siliziumnitrid aufweisen, das effizient eine Kupferdiffusion reduzieren kann. Im Hinblick auf eine gewünschte geringe Gesamtpermittivität kann das Material der Barrierenschicht 105 auch so gewählt sein, dass es eine moderat geringe dielektrische Konstante aufweist, was auf der Grundlage von Siliziumkarbid, stickstoffangereichertem Siliziumkarbid erreicht werden kann oder das eine gute diffusionsblockierende Wirkung aufweist und auch als eine Ätzstoppschicht während der nachfolgenden Strukturierungsprozesse dienen kann. Entsprechende Barrierenschichten mit kleinem ε werden auch als „Blok"-(Barriere mit kleinem ε)Schichten bezeichnet.
  • Das Bauteil umfasst ferner eine dielektrische Schicht mit kleinem ε 106, die aus einem beliebigen geeigneten Material aufgebaut sein kann, etwa einer Mischung aus Silizium, Oxid und Wasserstoff, Polymermaterialien, und dergleichen. Die dielektrische Schicht mit kleinem ε 106 kann darin eingebaut eine porenerzeugende Materialsorte aufweisen, d. h. ein Porogen 107, das zumindest teilweise auf der Grundlage einer Behandlung 108 entfernt werden kann. Die Auswahl eines geeigneten Kandidaten für ein Porogenmaterial kann von den Eigenschaften der Behandlung 108 abhängen. Beispielsweise ist für eine thermische Behandlung eine geringe Anzahl an Porogenmaterialien gegenwärtig verfügbar, wodurch auch die Kompatibilität mit nachfolgenden Prozessschritten eingeschränkt ist. In anderen Strategien wird die Behandlung daher als eine Bestrahlung mit UV-(Ultraviolett)Licht vorgesehen, wofür eine große Klasse an Porogenen verfügbar sind.
  • Ein typischer Prozessablauf zur Herstellung des Halbleiterbauelements 100 kann die folgenden Prozesse umfassen. Nach der Fertigstellung von Schaltungselementen in dem Substrat 101 werden die dielektrische Schicht 102 und das Metallgebiet 103 mit der Barrierenschicht 104 durch eine gut etablierte Prozesssequenz hergestellt. Anschließend wird die dielektrische Barrierenschicht 105 durch plasmaunterstützte CVD (chemische Dampfabscheidung) auf der Grundlage gut etablierter Prozessrezepte abgeschieden, um damit beispielsweise eine stickstoffangereicherte Siliziumkarbidschicht zu bilden. Danach wird die dielektrische Schicht 106 beispielsweise durch plasmaunterstützte CVD, Aufschleuderverfahren, und dergleichen abgeschieden. Beispielsweise kann die dielektrische Schicht mit kleinem ε 106 durch Abscheiden von SiCOH aus Trimethylsilan (3MS) oder 4MS und dergleichen abgebracht werden, wobei eine Sauerstoffbehandlung vor dem eigentlichen Abscheideprozess ausgeführt werden kann, um die freiliegende Oberfläche der Barrierenschicht 105 in geeigneter Weise zu präparieren. Während dieser Behandlung und/oder der Abscheidung des Materials mit kleinem ε wird ein gewisses Maß an Oberflächemodifizierung der Barrierenschicht 105 bis zu einigen Nanometern hervorgerufen, wodurch auch die Eigenschaften der Barrierenschicht 105 zu einem gewissen Maße geändert werden, während der verbleibende Bereich der Schicht 105 die gewünschten Eigenschaften aufweist. Wie zuvor erläutert ist, kann die mechanische Stabilität eines Schichtstapels mit kleinem ε einen deutlichen Einfluss auf die weiteren Prozesse im Hinblick auf die Substrathandhabung und auch in Bezug auf das Leistungsverhalten des fertiggestellten Bauelements ausüben. Zum Beispiel kann die Barrierenschicht 105 mit einer kompressiven Verspannung aufgebracht werden, um die mechanische Gesamtstabilität des dielektrischen Stapels mit kleinem ε zu verbessern, was insbesondere wichtig sein kann für poröse dielektrische Materialien.
  • Nach dem Abscheiden der dielektrischen Schicht mit kleinem ε 106 mit dem Porogenmaterial 107 durch beispielsweise CVD, wird die Behandlung 108 ausgeführt, um das Opfermaterial 107 zu reduzieren, das häufig als ein organisches Material vorgesehen ist, und um Hohlräume auf der Grundlage des Porogenmaterials 107 zu erzeugen, wobei auf Grund der erhöhten Prozessflexibilität vorzugsweise eine UV-Behandlung eingesetzt wird, möglicherweise in Verbindung mit einer begleitenden Wärmebehandlung. Danach kann die weitere Bearbeitung fortgesetzt werden, indem eine Deckschicht auf der Schicht 106 bei Bedarf ausgebildet und indem die Schicht 106 so strukturiert wird, dass Gräben und Kontaktlochöffnungen erhalten werden, die in einer nachfolgenden Prozessphase mit Metall gefüllt werden. Ein Verfahren zum Bilden von porösen, dielektrischen Schichten auf Halbleitersubstraten mittels UV-Aktivierung ist in der Patentanmeldung US 2005/0156288 A1 offenbart. Es stellt sich jedoch heraus, dass die Eigenschaften des resultierenden Schichtstapels und insbesondere der Barrierenschicht 105 zu einer reduzierten Leistung und/oder Stabilität führen, wenn die Behandlung 108 eine UV-Bestrahlung beinhaltet. Obwohl somit Vorteile im Hinblick auf die Prozessflexibilität geboten werden, kann eine Behandlung auf UV-Basis zum Erzeugen von Poren in einem dielektrischen Material mit kleinem ε mit deutlichen Änderungen des resultierenden Schichtstapels verbunden sein.
  • Angesichts der zuvor beschriebenen Situation beseht ein Bedarf für eine verbesserte Technik zur Herstellung poröser Dielektrika mit kleinem ε mit hoher Flexibilität auf der Grundlage eines Porogens, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest deren Auswirkungen reduziert werden.
  • Überblick über die Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung Techniken zur Herstellung verbesserter dielektrischer Schichtstapel mit kleinem ε, wobei das dielektrische Material mit kleinem ε einer Strahlungsbehandlung unterzogen werden kann, um damit die Porosität des dielektrischen Materials mit kleinem ε zu erhöhen. Im Gegensatz zu konventionellen Lösungen kann, wenn ein hohes Maß an Flexibilität bei der Auswahl entsprechender Porogenmaterialien wünschenswert ist, der Einfluss der entsprechenden Strahlungsbehandlung auf das darunter liegende dielektrische Barrierenmaterial deutlich verringert werden, indem eine entsprechende strahlungsblockierende Deckschicht vorgesehen wird, die deutlich das Einbringen in das dielektrische Barrierenmaterial der einfallenden Strahlung reduzieren kann. Folglich können deutliche Änderungen in den Materialeigenschaften, etwa eine Reduzierung der kompressiven Verspannung, die vorteilhafterweise in der dielektrischen Barrierenschicht zur Verbesserung der mechanischen Stabilität und zum Verbessern dese Elektromigrationsverhaltens des gesamten Schichtstapels erzeugt wird, im Wesentlichen beibehalten werden. Durch Vorsehen eines gut reflektierenden und/oder absorbierenden Materials auf der dielektrischen Barrierenschicht kann ferner die entsprechende Schichtdicke moderat dünn eingestellt werden, wodurch ebenso nachteilige Auswirkungen der entsprechenden Deckschicht in Bezug auf die Gesamtpermittivität des dielektrischen Schichtstapels mit kleinem ε verringert werden.
  • Die Aufgabe der vorliegenden Erfindung wird durch Verfahren gemäß den Ansprüchen 1 und 13 und durch eine Vorrichtung nach Anspruch 16 gelöst.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den Zeichnungen studiert wird, in denen:
  • 1 schematisch ein konventionelles Halbleiterbauelement während einer Fertigungssequenz zur Herstellung einer porösen dielektrischen Schicht mit kleinem ε über einer dielektrischen Barrierenschicht auf der Grundlage einer UV-Behandlung zeigt, wodurch die Materialeigenschaften der dielektrischen Barrierenschicht deutlich geändert werden;
  • 2a bis 2d schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung einer dielektrischen Schicht mit kleinem ε für moderne Halbleiterbauelement zeigen, wobei eine Deckschicht auf einer dielektrischen Barrierenschicht gebildet wird, um damit das Eindringen von Strahlung in die dielektrische Barrierenschicht gemäß anschaulicher Ausführungsformen zu reduzieren; und
  • 2e schematisch eine Querschnittsansicht des Halbleiterbauelements gemäß anderer anschaulicher Ausführungsformen zeigt, in denen unterschiedliche Materialien gemeinsam vorgesehen werden, um damit die UV-Blockiereigenschaften zu verbessern.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Im Allgemeinen richtet sich die vorliegende Erfindung an das Problem der Materialmodifizierungen einer dielektrischen Barrierenschicht in modernen Metallisierungsstrukturen von Halbleiterbauelementen, wobei die entsprechende dielektrische Barrierenschicht eine wichtige Komponente in der komplexen dielektrischen Struktur ist, die für die erforderlichen Diffusionsblockiereigenschaften sowie für die mechanische Stabilität und das Elektromigrationsverhalten der sich ergebenden Metallisierungsstruktur sorgt. Wie zuvor erläutert ist, ist die mechanische Stabilität moderner Metallisierungsstrukturen auf Basis von dielektrischen Materialien mit kleinem ε, deren Permittivität durch Erzeugen einer gewissen Porosität noch weiter reduziert werden kann, äußerst kritisch während der Bearbeitung der Bauelemente und auch nach der Herstellung der Bauelemente während des Betriebs, beispielsweise im Hinblick auf das Elektromigrationsverhalten. Daher kann eine Änderung der Materialeigenschaften deutlich die nachfolgenden Prozessschritte beeinflussen, wie dies zuvor erläutert ist, und kann auch das letztlich erreichte Leistungsverhalten des Bauelements beeinflussen. Beispielsweise kann ein moderates Maß an kompressiver Verspannung, die in einem dielektrischen Schichtstapel mit kleinem ε vorgesehen ist, zu einer erhöhten mechanischen Stabilität und damit zu einem besseren elektrischen Verhalten führen, so dass in anspruchsvollen Anwendungen die entsprechende dielektrische Barrierenschicht mit hoher kompressiver Verspannung vorgesehen wird. Eine Verringerung der kompressiven Verspannung oder sogar eine Umwandlung in eine Zugverspannung, wie dies durch UV-Strahlung während des Erzeugens von Poren in einem dielektrischen Material mit kleinem ε hervorgerufen werden kann, kann daher die Zuverlässigkeit und das Elektromigrationsverhalten der sich ergebenden Metallisierungsstruktur beeinträchtigen. Andererseits ist ein effizienter Mechanismus, d. h. eine große Klasse an Porogenmaterialien äußerst wünschenswert, um effiziente Verfahren zur weiteren Reduzierung der relativen Permittivität von dielektrischen Materialien mit kleinem ε bereitzustellen. Folglich bietet die vorliegende Erfindung eine Technik zum deutlichen Reduzieren der Wechselwirkung von UV-Strahlung und der dielektrischen Barrierenschicht, während gleichzeitig die Gesamteigenschaften des dielektrischen Schichtstapels beispielsweise im Hinblick auf die relative Permittivität nicht unnötig beeinflusst werden. Zu diesem Zweck wird eine effiziente Schutzschicht oder Deckschicht über der dielektrischen Barrierenschicht vorgesehen, die ein hohes Maß an Reflektivität und/oder Absorptionsfähigkeit selbst bei einer moderat dünnen Schichtdicke aufweist, wobei in einigen anschaulichen Ausführungsformen das entsprechende Material der Deckschicht oder der Schutzschicht eine Metallkomponente enthält, um damit die gewünschten Eigenschaften bereitzustellen.
  • Mit Bezug zu den 2a bis 2e werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben.
  • 2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 während einer Fertigungsphase, in der ein dielektrisches Material mit kleinem ε für eine moderne Metallisierungsstruktur herzustellen ist. In dieser Fertigungsphase umfasst das Halbleiterbauelement 200 ein Substrat 201, das ein beliebiges geeignetes Trägermaterial repräsentieren kann, um darin oder darauf entsprechende Schaltungselemente (nicht gezeigt) herzustellen, etwa Transistoren, Kondensatoren und dergleichen. Es sollte beachtet werden, dass das Substrat 201 im Falle modernster Halbleiterbauelemente Schaltungselemente aufweist, etwa Feldeffekttransistoren mit kritischen Abmessungen von 50 nm oder weniger, wenn beispielsweise die Gatelänge moderner integrierter Logikschaltungen betrachtet wird. In einigen anschaulichen Ausführungsformen repräsentiert das Substrat 201 ein Trägermaterial auf Siliziumbasis mit darin ausgebildeten kristallinen aktiven Gebieten auf Siliziumbasis, in denen p-Kanaltransistoren und n-Kanaltransistoren mit einer Gatelänge von 100 nm und deutlich weniger, etwa 50 nm und weniger, ausgebildet sind. Der Einfachheit halber sind derartige Schaltungselemente in den Zeichnungen nicht gezeigt. Ferner kann das Halbleiterbauelement 200 ein dielektrisches Material 202 aufweisen, das ein konventionelles dielektrisches Material, etwa Siliziumdioxid, Siliziumnitrid und dergleichen, repräsentieren kann, abhängig von den Bauteilerfordernissen. In anderen Fällen umfasst die dielektrische Schicht 202 ein dielektrisches Material mit kleinem ε, wenn die Schicht 202 eine von mehreren Metallisierungsebenen des Bauelements 200 repräsentiert. In dieser Hinsicht wird ein dielektrisches Material als ein dielektrisches Material mit kleinem ε bezeichnet, wenn eine relative Permittivität davon ungefähr 3,0 oder weniger ist, wobei beachtet werden sollte, dass die entsprechende relative Permittivität deutlich von der Homogenität des Materials abhängt, da das entsprechende dielektrische Verhalten durch Vorsehen entsprechender Hohlräume oder Poren in einer speziellen Materialschicht eingestellt werden kann.
  • Ferner umfasst das Halbleiterbauelement 200 ein leitendes Materialgebiet 203, das in einigen anschaulichen Ausführungsformen eine Metallleitung oder ein anderes Metallgebiet mit einem gut leitenden Metall, etwa Kupfer, und dergleichen, repräsentiert. In anderen Fällen kann das Gebiet 203 einen Kontaktbereich eines Schaltungselements und dergleichen repräsentieren. Ferner können bei Bedarf geeignete leitende Barrierenmaterialien vorgesehen sein. Wenn z. B. das Gebiet 203 ein kupferenthaltendes Metallgebiet darstellt, können entsprechende leitende Barrieren, wie sie im Stand der Technik bekannt sind, vorgesehen werden, wie dies auch mit Bezug zu dem Metallgebiet 103 des Bauelements 100 erläutert ist. Des weiteren kann das Halbleiterbauelement 200 eine dielektrische Barrierenschicht 205 aufweisen, die auch in anschaulichen Ausführungsformen eine hohe Ätzselektivität in Bezug auf ein dielektrisches Material mit kleinem ε bietet, das über der dielektrischen Barrierenschicht 205 zu bilden ist. Die dielektrische Barrierenschicht 205 kann eine entsprechende Materialeigenschaft so aufweisen, dass das leitende Material des Gebiets 203 zuverlässig eingeschlossen wird. D. h., die Barriere 205 unterdrückt im Wesentlichen eine Diffusion von Metall in die dielektrischen Materialien und kann auch die Diffusion von unerwünschten Sorten, etwa Sauerstoff, Fluor, und dergleichen in das Gebiet 203 reduzieren. In einigen anschaulichen Ausführungsformen wird die dielektrische Barrierenschicht 205 in Form einer BLOK-Schicht mit einer deutlich reduzierten relativen Permittivität beispielsweise im Vergleich zu einem Siliziumnitridmaterial vorgesehen. Z. B. kann stickstoffenthaltendes Siliziumkarbid eingesetzt werden, da dieses eine ausgeprägte Ätzselektivität in Bezug auf eine Vielzahl anisotroper Ätzchemien zeigt, die für das Strukturieren eines dielektrischen Materials mit kleinem ε, das noch über der Schicht 205 herzustellen ist, zeigt. In einigen anschaulichen Ausführungsformen können die Materialeigenschaften der Schicht 205 in Bezug auf verbesserte diffusionsblockierende Eigenschaften sowie in Bezug auf andere Materialeigenschaften, etwa ein hohes Maß an kompressiver Verspannung, ausgewählt werden, während die entsprechende Ätzselektivität durch eine Deckschicht 210 bereitgestellt wird oder zumindest verbessert wird, die auf der dielektrischen Barrierenschicht 205 gebildet ist. Die Deckschicht 210 kann aus einem beliebigen geeigneten Material mit einer ausgeprägten Reflektionsfähigkeit und/oder Absorptionsfähigkeit für Strahlung eines spezifizierten Wellenlängenbereichs und insbesondere für Ultraviolett-(UV)Strahlung aufweisen. Es sollte beachtet werden, dass in dem vorliegenden Falle UV-Strahlung als elektromagnetische Strahlung mit einem Wellenlängenbereich von ungefähr 400 nm bis zu ungefähr 100 nm betrachtet wird. Folglich kann die Deckschicht 210 als eine UV-Schutzschicht oder Blockierschicht betrachtet werden, da die UV-Strahlung entsprechend dem oben genannten Wellenlängenbereich effizient am Eindringen in die dielektrische Barrierenschicht 205 gehindert wird. In dieser Hinsicht ist ein im Wesentlichen Blockieren von UV-Strahlung so zu verstehen, dass UV-Strahlung, die in die Barrierenschicht 205 eindringt, um ungefähr 50% oder mehr im Verhältnis zu der Intensität der eintreffenden Strahlung, die auf die Deckschicht 210 auftrifft, reduziert wird.
  • In einigen anschaulichen Ausführungsformen werden die Materialeigenschaften der Deckschicht 210 so gewählt, dass ungefähr 80% oder mehr der eintreffenden UV-Strahlung blockiert werden, d. h. reflektiert und/oder absorbiert werden, abhängig von den Eigenschaften der Schicht 210. In einigen anschaulichen Ausführungsformen weist die Deckschicht 210 ein Metall auf, das in einer anschaulichen Ausführungsform Titan und/oder Vanadium aufweist, wobei die entsprechenden Metalle in ein Oxid umgewandelt werden können, wodurch die isolierende Eigenschaft der Schicht 210 bereitgestellt wird. In einer anschaulichen Ausführungsform ist die Deckschicht 210 aus Titanoxid aufgebaut, das ein hohes Maß an Reflektivität bietet, selbst für Strahlung in dem oben spezifizierten UV-Wellenlängenbereich. In einer weiteren Ausführungsform ist die Deckschicht 210 aus Vanadiumoxid (V2O5) aufgebaut, das einen hohen Extinktionskoeffizienten aufweist, und damit ein hohes Maß an Absorptionsfähigkeit bietet. In anderen anschaulichen Ausführungsformen ist die Deckschicht 210 aus zwei oder mehreren Metallkomponenten und/oder Teilschichten aufgebaut, wie dies nachfolgend detaillierter mit Bezug zu 2e beschrieben ist.
  • Das in 2a gezeigte Halbleiterbauelement 200 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Nach der Ausbildung von Schaltungselementen in und über dem Substrat 201 wird die dielektrische Schicht 202 auf der Grundlage gut etablierter Verfahren hergestellt. Wenn beispielsweise die dielektrische Schicht 202 in Verbindung mit dem Gebiet 203 eine Metallisierungsschicht des Bauelements 200 repräsentiert, können entsprechende Prozesssequenzen eingesetzt werden, wie dies nachfolgend beschrieben ist, wenn eine entsprechende dielektrische Schicht mit kleinem ε über der dielektrischen Barrierenschicht 205 gebildet wird. In ähnlicher Weise kann das leitende Gebiet 203 auf der Grundlage gut etablierter Prozessverfahren hergestellt werden, wozu eine Strukturierungssequenz zur Herstellung eines entsprechenden Grabens oder einer Öffnung in dem dielektrischen Material 202, das Abscheiden eines geeigneten Barrierenmaterials, wenn gut leitende Metalle, etwa Kupfer, in dem Gebiet 203 enthalten sind, gehören, woran sich eine geeignete Abscheidetechnik anschließt. Nach dem Einebnen der entsprechenden Oberflächentopographie wird die Barrierenschicht 205 gebildet, um das leitende Material des Gebiets 203 zuverlässig einzuschließen, was auf der Grundlage gut etablierter Prozessverfahren bewerkstelligt werden kann. Beispielsweise können plasmaunterstützte CVD-Rezepte eingesetzt werden, um ein geeignetes Material, etwa stickstoffenthaltendes Siliziumkarbid, abzuscheiden, wobei entsprechende Prozessparameter so eingestellt werden können, um ein hohes Maß an kompressiver Verspannung in der Schicht 205 zu erhalten. Beispielsweise kann ein reduzierter Ionenbeschuss während des Abscheideprozesses für eine erhöhte kompressive Verspannung in der abgeschiedenen Schicht 205 sorgen.
  • Anschließend wird die Deckschicht 210 auf der Grundlage geeigneter Abscheideverfahren gebildet, die in einigen anschaulichen Ausführungsformen CVD-ähnliche Prozesse auf der Grundlage geeigneter Vorstufenmaterialien mit einschließen. Beispielsweise kann Titanoxid durch CVD auf der Grundlage gut etablierter Rezepte abgeschieden werden, während in einigen anschaulichen Ausführungsformen auch selbstbegrenzende Abscheideprozesse eingesetzt werden können, in denen das Abscheiden in separaten Schritten ausgeführt wird, wobei jeder Schritt eine spezifizierte Schichtdicke liefert. Folglich kann eine verbesserte Prozesskontrolle erreicht werden, um damit in präziser Weise die Dicke der Deckschicht 210 einzustellen. Beispielsweise besitzt in einigen anschaulichen Ausführungsformen die Deckschicht 210 eine Dicke von 10 nm und weniger oder 5 nm und weniger, wodurch der Einfluss auf die Gesamteigenschaften des dielektrischen Schichtstapels mit kleinem ε, der noch herzustellen ist, reduziert wird. Beispielsweise wird das dielektrische Material mit kleinem ε in konventionellen Verfahren auf der dielektrischen Barrierenschicht 205 abgeschieden, wie dies beispielsweise mit Bezug zu 1 erläutert ist, wobei typischerweise auch eine signifikante Oberflächenmodifizierung bis zu einer Dicke von ungefähr 5 nm erfolgen kann, so dass das Gesamtintegrationsverhalten sich im Wesentlichen nicht ändert, wenn die Deckschicht 210 mit einer Dicke in dem oben spezifizierten Bereich vorgesehen wird.
  • 2b zeigt schematisch das Halbleiterbauelement 200 gemäß anderer Ausführungsformen der vorliegenden Erfindung. In dieser Fertigungsphase kann die dielektrische Barrierenschicht 205 so hergestellt sein, wie dies zuvor erläutert ist, und eine Zwischenschicht 210a ist auf der Barrierenschicht 205 gebildet. Die Zwischenschicht 210a weist geeignete Materialeigenschaften auf, die durch eine Behandlung 211 in entsprechender Weise so geändert werden können, dass das gewünschte optische Verhalten in Bezug auf den oben genannten UV-Wellenlängenbereich erreicht wird. In einer anschaulichen Ausführungsform wird die Zwischenschicht 210a als eine Metallschicht oder eine metallenthaltende Schicht auf der Grundlage gut etablierter Verfahren, etwa Sputter-Abscheidung, und dergleichen, abgeschieden. Beispielsweise kann im Hinblick auf eine effiziente Anlagenauslastung in einer Halbleiterprozesslinie die Schicht 210a in Form einer Titan- oder Titannitridschicht bereitgestellt werden, die auf der Grundlage gut etablierter Prozessrezepte hergestellt werden kann, da Titan oder Titannitrid auch als eine effiziente leitende Barrierenschicht in anderen Prozessstrategien eingesetzt werden. Beispielsweise wird in der Kontaktebene, d. h., der Ebene zur Bereitstellung entsprechender Kontaktpfropfen zu Schaltungselementen, Titan/Titannitrid häufig als eine effiziente Barrierenschicht verwendet. Somit sind entsprechende Prozessrezepte und Prozessanlagen gut verfügbar und können zum Abscheiden der Zwischenschicht 210a eingesetzt werden, wodurch der Gesamtprozessdurchsatz nicht unnötig reduziert wird. In anderen anschaulichen Ausführungsformen wird die Zwischenschicht 210a in Form einer Vanadiumschicht vorgesehen, was ebenso auf der Grundlage von Sputter-Abscheideverfahren bewerkstelligt werden kann. In noch anderen anschaulichen Ausführungsformen wird die Zwischenschicht 210a auf der Grundlage einer Oberflächenbehandlung der Barrierenschicht 205, beispielsweise durch eine Plasmabehandlung, durch einen niederenergetischen Im plantationsprozess und dergleichen, erhalten, wobei elf ε geeignete Implantationssorte in den Oberflächenbereich der Schicht 205 eingebaut wird. Beispielsweise können durch Einbau einer geeigneten Metallsorte, etwa Vanadium und dergleichen auf der Grundlage einer Plasmabehandlung die entsprechenden optischen Eigenschaften beispielsweise im Hinblick auf den Extinktionskoeffizienten der Barrierenschicht 205 in geeigneter Weise eingestellt werden, um damit ein hohes Mail an Absorptionsvermögen in Bezug auf den oben genannten Wellenlängenbereich zu erhalten.
  • Nach dem Herstellen der Zwischenschicht 210a, was in einigen anschaulichen Ausführungsformen das Abscheiden einer geeigneten metallenthaltenden Schicht, etwa einer Ti tanschicht, einer Titannitridschicht, einer Vanadiumschicht und dergleichen mit einschließen kann, wird die Behandlung 211 so ausgeführt, um die Zwischenschicht 210a in eine isolierende Schicht umzuwandeln, was beispielsweise auf der Grundlage eines Oxidationsprozesses erfolgen kann. Folglich wird die Zwischenschicht 210a in die Deckschicht 210 umgewandelt, die beispielsweise aus Titanoxid, Vanadiumoxid und dergleichen aufgebaut ist. In einer anschaulichen Ausführungsform wird die Behandlung 211 als eine Sauerstoffbehandlung vor dem Abscheiden eines dielektrischen Materials mit kleinem ε, das Silizium, Sauerstoff und Wasserstoff aufweist, ausgeführt, wodurch ein äußerst effizienter Prozessablauf erreicht wird, wobei konventionelle Prozessverfahren eingesetzt werden können, wenn Titan als das Metall in der Zwischenschicht 210a verwendet wird.
  • 2c zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium. In dieser Phase umfasst das Bauelement 200 ein dielektrisches Material 206 mit kleinem ε, das einer UV-Strahlungsbehandlung 208 unterzogen wird, um ein gewünschtes Maß an Porosität auf der Grundlage eines entsprechenden Porogen-Materials 207 zu erzeugen. Wie zuvor erläutert ist, bietet die Anwendung der Behandlung 208 auf der Grundlage einer UV-Strahlung eine hohe Flexibilität bei der Auswahl geeigneter porenerzeugender Materialien 207, was ebenso zu einer erhöhten Flexibilität bei der Auswahl einer geeigneten Materialzusammensetzung für das dielektrische Material mit kleinem ε 206 bewirkt. Folglich kann ein beliebiges geeignetes Material, etwa ein Polymermaterial, ein Material auf Siliziumbasis und dergleichen, für die Schicht 206 verwendet werden und kann auf der Grundlage geeigneter Abscheideverfahren abgeschieden werden, wobei das entsprechende Porogen-Material 207 entsprechend den Bauteilerfordernissen eingebaut wird. Während der Strahlungsbehandlung 208 führt eine chemische Reaktion in dem Material 207, die durch die Strahlung bewirkt wird, zu der Erzeugung von Materialinhomogenitäten in Form entsprechender Hohlräume oder Poren, die daher die Gesamtpermittivität des Materials 206 entsprechend verringern. Während der Behandlung 208 kann ein merklicher Anteil der Strahlung auch auf die Deckschicht 210 treffen, die jedoch im Gegensatz zu konventionellen Lösungen, deutlich die Intensität der Strahlung verringert, die in die Barrierenschicht 205 eindringt, so dass deren Materialeigenschaften im Wesentlichen beibehalten werden. Wenn beispielsweise ein hohes Maß an kompressiver Verspannung während des Abscheidens der Schicht 205 erzeugt wurde, kann eine entsprechende kompressive Verspannung im Wesentlichen beibehalten werden, wodurch zu einer verbesserten mechanischen Stabilität und einem besseren Elektromigrationsverhalten des leitenden Gebiets 203 beigetragen wird. Die Blockiereigenschaften der Schicht 210 können durch Erhöhen der Reflektivität im Vergleich zu der Barrierenschicht 205 erhalten werden. Beispielsweise führt ein Titanoxidmaterial zu einer erhöhten Reflektivität, was ebenso zu einer erhöhten Effizienz der Behandlung 208 auf Grund der kontinuierlichen Rückreflektionanstrahlung in das Material 206 beitragen kann. In anderen anschaulichen Ausführungsformen weist die Deckschicht 210 ein hohes Maß an Absorptionsvermögen auf, wodurch ebenso der Strahlungsanteil reduziert wird, der schließlich die dielektrische Barrierenschicht 205 erreicht. In noch anderen anschaulichen Ausführungsformen wird ein entsprechendes hohes Maß an Absorption mit einer hohen Oberflächenreflektivität kombiniert, wie dies später detailliert erläutert ist.
  • In einigen anschaulichen Ausführungsformen wird die Behandlung 208 auf der Grundlage einer im Wesentlichen parallelen Strahlung 208a ausgeführt, die in das Material 206 so eingekoppelt werden kann, dass die Strahlung ungefähr parallel (oder zumindest in einer im Wesentlichen nicht vertikalen Richtung) in Bezug auf die Schicht 210 sich ausbreitet, wodurch die Wahrscheinlichkeit des Eindingens der Strahlung in die Barrierenschicht 205 weiter verringert wird. In diesem Falle kann die entsprechende Dicke der Schicht 210 noch weiter verringert werden, um damit den Gesamteinfluss auf das schließlich erreichte Verhalten des Schichtstapels, der aus den Schichten 206, 210 und 205 aufgebaut ist, zu verringern. Beispielsweise kann eine entsprechende Schicht 206a auf dem dielektrischen Material mit kleinem ε 206 vorgesehen werden, die einen größeren Brechnungsindex im Vergleich zu dem Material der Schicht 206 aufweist, um damit den Strahl 208a in der gewünschten Weise abzulenken. Beispielsweise kann die Schicht 206a eine Deckschicht zum Erhöhen der mechanischen Stabilität des Materials 206 repräsentieren, oder die Schicht 206a kann in Form einer Opferschicht vorgesehen werden, die nach der Behandlung 208 entfernt wird. In diesem Falle wird der Strahl 208a unter einem spezifizierten Winkel auf das Bauteil 200 gerichtet, so dass eine entsprechende Ablenkung beim Eintritt in das Material 206 auftritt, um damit eine näherungsweise parallele Ausbreitung zu erhalten. Obwohl die Homogenität des Materials 206 während der Behandlung 208 reduziert werden kann, was zu einem anwachsenden Anteil an gestreutem Licht führen kann, kann die Gesamtintensität der auf die Schicht 210 einfallenden Strahlung verringert werden und die entsprechenden Einfallswinkel in Bezug auf die Schicht 210 werden deutlich erhöht, wodurch die optische Dicke vergrößert wird, die von dem entsprechenden einfallenden Strahl 208a „gesehen" wird. Dies kann zu einer erhöhten Effizienz für eine gegebene Dicke der Schicht 210 führen oder die Anfangsdicke der Schicht 210 kann weiter reduziert werden. In anderen anschaulichen Ausführungsformen müssen die Materialeigenschaften der Deckschicht 210 weniger strenge Anforderungen in Bezug auf die Reflektivität und/oder Absorption erfüllen auf Grund der deutlich reduzierten Gesamtintensität, die durch den größeren mittleren Einfallswinkel hervorgerufen wird. Somit können geeignete dielektrische Materialien für die Schicht 210 eingesetzt werden, indem beispielsweise deren optischen Eigenschaften geeignet eingestellt werden, was auf der Grundlage gut etablierter Verfahren erfolgen kann. Während des Abscheidens der Barrierenschicht 205 kann beispielsweise ein oberer Bereich davon so behandelt werden, dass dieser einen erhöhten Extinktionskoeffizienten oder einen geeigneten Brechungsindex aufweist. In diesem Falle wird eine noch bessere Kompatibilität mit konventionellen Prozessverfahren und Materialien erreicht, wodurch ein Einfluss der Schicht 210 auf die schließlich erreichten Gesamteigenschaften des Schichtstapels, der durch die Materialien 206, 210 und 205 gebildet ist, weiter verringert wird.
  • 2d zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium. In dieser Phase umfasst das Bauelement 200 einen dielektrischen Schichtstapel 212, der das dielektrische Material einer Metallisierungsschicht repräsentieren kann, wobei ein deutlicher Anteil an dielektrischem Material mit kleinem ε in Form eines porösen Materials vorgesehen ist. Beispielsweise kann das dielektrische Material 206 mit kleinem ε den wesentlichen Anteil des Schichtstapels 212 repräsentieren, der ferner die Deckschicht 210 und die dielektrische Barrierenschicht 205 aufweisen kann. In der gezeigten anschaulichen Ausführungsform ist eine entsprechende Verbindungsstruktur, die eine Metallleitung 213a in Verbindung mit einem entsprechenden Durchgangskontakt 213b enthalten kann, im Wesentlichen in das dielektrische Material mit kleinem ε 206 eingebettet, während in anderen anschaulichen Ausführungsformen (nicht gezeigt) die Leitung 213a in das Material 206 eingebettet ist, während der verbleibende Bereich des Schichtstapels 212 aus einem anderen Material hergestellt ist. Das dielektrische Material 206 weist entsprechende Poren oder Hohlräume auf, um entsprechend eine geringe Permittivität zu erhalten, die bei 2,5 oder sogar weniger in anspruchsvollen Anwendungen liegen kann. Wenn die entsprechenden Metalle in der Metallleitung 213a und den Durchgangskontakt 213b eine erhöhte Diffusionsaktivität in dem dielektrischen Material mit kleinem ε 206 aufweisen, kann ein entsprechendes Barrierenmaterial 214 vorgesehen werden. Ferner erhalten in einigen anschaulichen Ausführungsformen die Metallisierungsschicht, die aus dem Schichtstapel 212 und der Metallleitung 213a und der Kontaktdurchführung 213b aufgebaut ist, eine wei tere dielektrische Barrierenschicht 215, die im Wesentlichen die gleichen Eigenschaften wie die Schicht 205 aufweisen kann. Ein weiteres dielektrisches Material mit kleinem ε ist über der dielektrischen Barrierenschicht 215 gebildet, und eine weitere Deckschicht 220 kann vorgesehen werden, die im Wesentlichen die gleichen Eigenschaften wird die Schicht 210 aufweist, um damit die Wechselwirkung der Strahlung mit dem Material der Barrierenschicht 215 in einer späteren Fertigungsphase deutlich zu reduzieren, wenn beispielsweise ein hohes Maß an Porosität erzeugt wird, wie dies auch mit Bezug zu dem Material 206 erläutert ist.
  • Ein typischer Prozessablauf zur Herstellung des Halbleiterbauelements 200, wie es in 2d gezeigt ist, kann die folgenden Prozesse umfassen. Nach der Behandlung 208 zur Herstellung eines gewünschten Maßes an Porosität in dem Material 206 mit deutlich reduziertem Einfluss auf die Barrierenschicht 205 auf Grund der Deckschicht 210 wird ein geeignetes Strukturierungsschema zur Herstellung der Metallleitung 213a und der Kontaktdurchführung 213b ausgeführt. Beispielsweise werden geeignete Photolithographieprozesse in Verbindung mit anisotropen Ätzrezepten angewendet, um entsprechende Öffnungen in dem Material 206 zu schaffen. In diesem Strukturierungsprozess wird zunächst eine entsprechende Kontaktlochöffnung und anschließend ein entsprechender Graben gebildet, oder umgekehrt die Grabenöffnung wird zuerst und anschließend wird eine entsprechende Kontaktlochöffnung gebildet. In noch anderen Fällen wird das Material der Schicht 206 mit einer geeigneten Dicke aufgebracht, so dass lediglich das Kontaktloch 213b darin entsteht. Danach wird eine weitere Materialschicht gebildet, in der die entsprechende Metallleitung 213a vorgesehen wird. Unabhängig von der entsprechenden angewendeten Prozesssequenz kann der entsprechende Ätzprozess zur Herstellung der Kontaktlochöffnung für die Kontaktdurchführung 213b zuverlässig auf der Grundlage der Schichten 210 und/oder 205 gesteuert werden. Beispielsweise kann die Barrierenschicht 205 eine ausgeprägte Ätzselektivität in Bezug auf das Material 206 aufweisen, wenn beispielsweise gut etablierte Barrierenmaterialien, etwa stickstoffangereichertes Siliziumkarbid, Siliziumkarbid, und dergleichen verwendet werden. In anderen anschaulichen Ausführungsformen können die Eigenschaften der Deckschicht 210 zusätzlich für ein gewisses Maß an Ätzselektivität sorgen, wodurch die Auswahl an Materialeigenschaften der Materialschicht 205 im Hinblick auf die Barrieren- und Haftungseigenschaften ermöglicht wird, um damit ein verbessertes Elektromigrationsverhalten zu bieten, während die Stoppqualitäten in dem entsprechenden Ätzprozess weniger kritisch sind. Des weiteren können entsprechende Sorten, die in der Deckschicht 210 enthalten sind und obwohl diese lediglich in sehr geringen Mengen während des entsprechenden Ätzprozesses freigesetzt werden, dennoch für ein gut unterscheidbares Endpunkterkennungssignal sorgen, wodurch ebenso die Steuerbarkeit des entsprechenden Ätzprozesses verbessert wird. Danach werden die entsprechenden Öffnungen mit einem geeigneten Material, etwa dem Barrierenmaterial 214 und dem gut leitenden Metall, etwa Kupfer, Kupferlegierungen, und dergleichen gefüllt. Als nächstes wird das entsprechende Metall der Metallleitung 213a zuverlässig eingeschlossen, indem die Barrierenschicht 215 gebildet wird, woran sich die Deckschicht 220 anschließt, wenn eine weitere Schicht aus einem dielektrischen Material mit kleinem ε über der Barrierenschicht 215 zu bilden ist.
  • Folglich kann durch Vorsehen der Barrierenschicht 205 mit den gewünschten Materialeigenschaften, wozu beispielsweise eine hohe kompressive Verspannung gehört, die mechanischen und elektrischen Gesamteigenschaften des Halbleiterbauelements 200 wahrend des Bearbeitens und während des Betriebs auf ein gewünschtes hohes Niveau eingestellt werden, wobei nachfolgende Prozesse, etwa eine UV-Strahlungsbehandlung, die zum Erzeugen eines gewünschten Maßes an Porosität in dem Material mit kleinem ε eingesetzt wird, einen deutlich geringeren Einfluss besitzen.
  • 2e zeigt schematisch das Halbleiterbauelement 200 gemäß einer weiteren anschaulichen Ausführungsform, in der die Deckschicht 210 zwei oder mehrere Materialien aufweist, beispielsweise in Form von Teilschichten, die als 210a und 210b bezeichnet sind, die für die gewünschte UV-Blockiereigenschaft sorgen. In einer anschaulichen Ausführungsform besitzt die Schicht 210a ein hohes Maß an Absorptionsvermögen, das erreicht werden kann, indem ein entsprechendes Material, etwa Vanadiumoxid, vorgesehen wird, während die Teilschicht 210b für eine verbesserte Oberflächenreflektivität sorgt, was bewerkstelligt werden kann, indem eine Titanoxidschicht gebildet wird. Somit wird bei Einfall von UV-Strahlung ein deutlicher Anteil der Strahlung durch die Schicht 210b reflektiert, während Strahlung, die in die Schicht 210a weiterwandert, darin effizient absorbiert wird. In anderen anschaulichen Ausführungsformen besitzt die Schicht 210b eine moderat hohe Absorptionsfähigkeit für den betrachteten Wellenlängenbereich, während die Schicht 210a zusätzlich für ein hohes Maß an Reflektivität sorgt. In anderen anschaulichen Ausführungsformen repräsentiert die Schicht 210a ein dielektrisches Material, das mit einem hohen Maß an Kompatibilität in Bezug zu der Schicht 205 gebildet werden kann, während die Schicht 210b eine sehr dünne Schicht mit ungefähr 5 nm und deutlich weniger repräsentieren kann, die auf der Grundlage einer geeigneten Metallkomponente, etwa Titan, hergesellt werden kann, um damit ein hohes Maß an Reflektivität zu bieten, wohingegen die Schicht 210a für eine erhöhte Absorption sorgt beispielsweise im Vergleich zu dem Material 205, wodurch zusätzlich ein gewisser Anteil an Strahlung blockiert wird, der durch die reflektierende Schicht 210b dringen kann. In ähnlicher Weise kann die Schicht 210b mit einem hohen Maß an Absorptionsvermögen bereitgestellt werden, beispielsweise in Form einer Vanadiumoxidschicht. In diesem Falle kann eine Dicke im Bereich von 5 nm oder weniger vorgesehen werden, während die Schicht 210a als eine zusätzliche „Pufferschicht" dient, um damit eine unerwünschte Wechselwirkung der UV-Strahlung mit dem Material der Schicht 205 weiter zu unterdrücken. Folglich können durch Vorsehen zweier oder mehrerer Teilschichten die entsprechenden Materialeigenschaften und die entsprechenden Fertigungsprozesse zur Herstellung der Deckschicht 210 so zugeschnitten werden, dass ein hohes Maß an Flexibilität und/oder Kompatibilität mit vorhergehenden und nachfolgenden Prozessschritten erhalten wird. Durch geeignetes Kombinieren der Teilschichten 210a und 210b kann die Gesamtdicke und damit der Einfluss auf das Gesamtverhalten des Schichtstapels verringert werden. Beispielsweise kann eine geeignete Oberflächenmodifizierung des Bamerenmaterials 205 zu relativ effizienten UV-Blockiereigenschaften der Schicht 210a führen, während dennoch für eine hohe Prozesskompatibilität mit dem Prozess zur Herstellung der Schicht 205 gesorgt wird, während das Abscheiden einer sehr dünnen metallenthaltenden Schicht in Form der Schicht 210b ein noch verbessertes Verhalten der Deckschicht 210 bieten kann.
  • Es gilt also: Die vorliegende Erfindung stellt ein Halbleiterbauelement und ein Verfahren zur dessen Herstellung bereit, in welchem das Maß an Porosität eines dielektrischen Materials mit kleinem ε auf der Grundlage einer UV-Behandlung in Verbindung mit entsprechenden Porogen-Materialien eingestellt werden kann, wobei die Wechselwirkung der UV-Strahlung mit einem dielektrischen Barrierenmaterial, das zum zuverlässigen Einschließen gut leitender Metalle, etwa Kupfer, und dergleichen, verwendet wird, deutlich im Vergleich zu konventionellen Lösungen reduziert werden kann. Zu diesem Zweck wird eine effiziente Deckschicht mit einer Dicke im Bereich von 10 nm und deutlich weniger gebildet, die für die UV-Strahlungsblockiereigenschaften sorgt, um damit den Anteil an UV-Strahlung zu verringern, der tatsächlich in das Barrierenschichtmaterial eindringt. Folglich können die Materialeigenschaften dieser Schicht im Wesentlichen beibehalten werden, so dass beispielsweise ein hohes Maß an kompressiver Verspannung selbst nach der UV-Behandlung beibehalten wird, wodurch die Möglichkeit geschaffen wird, Metallisierungsstrukturen mit dielektrischem Material mit kleinem ε mit einem hohen Maß an Porosität zu bilden, während dennoch für die erhöhte mechanische Stabilität und das verbesserte Elektromigrationsverhalten gesorgt ist. Die Deckschicht, die aus zwei oder mehr Teilschichten aufgebaut sein kann, wird in einigen anschaulichen Ausführungsformen in Form einer metallenthaltenden Schicht vorgesehen, wodurch eine bessere Reflektivität und/oder verbesserte Absorptionseigenschaften erreicht werden. Beispielsweise können Titan, Vanadium und dergleichen effizient eingesetzt werden, um ein entsprechendes Metalloxid auf der Grundlage eines gut steuerbaren Abscheideprozesses, etwa eines ALD-Prozesses (Atomlagendeposition), CVD-artigen Prozessen zu bilden, oder wobei eine entsprechende Metallverbindung auf der Grundlage einer physikalischen Dampfabscheidung aufgebracht wird, wobei die Schicht dann in ein gut isolierendes Material in einer nachfolgenden Behandlung, etwa einem Oxidiationsprozess, umgewandelt wird. Somit können sogar gut etablierte Prozessverfahren und entsprechende Prozessanlagen eingesetzt werden, wodurch nicht zu einer zusätzlichen Prozesskomplexität im Vergleich zu konventionellen Ansätzen beigetragen wird. Die Effizienz der entsprechenden Deckschicht kann weiter verbessert werden, indem die entsprechende Strahlungsbehandlung so modifiziert wird, dass die Strahlung eine parallele Komponente besitzt, um damit dem Einfallswinkel zu vergrößern, wodurch der Strahlungsanteil weiter reduziert wird, der mit dem unter der Deckschicht vorgesehenen Material Wechselwirken kann.
  • Folglich kann die vorliegende Erfindung im Zusammenhang mit modernsten Halbleiterbauelementen eingesetzt werden, die Metallisierungsstrukturen mit dielektrischem Material mit kleinem ε erfordern, das eine sehr poröse Struktur aufweist, wobei dennoch entsprechende dielektrische Barrierenschichten, etwa Blok-Schichten, die gewünschte Materialeigenschaften, etwa ein hohes Maß an kompressiver Verspannung, und dergleichen, beibehalten.

Claims (20)

  1. Verfahren mit: Bilden einer dielektrischen Barrierenschicht über einer dielektrischen Schicht, in der ein leitendes Gebiet ausgebildet ist, wobei die dielektrische Schicht über einem Substrat eines Halbleiterbauelements angeordnet ist; Bilden einer Deckschicht über der dielektrischen Barrierenschicht, wobei die Deckschicht so gestaltet ist, dass UV-Strahlung wesentlich blockiert wird; Bilden einer dielektrischen Schicht mit ε ≤ 3 über der Deckschicht; und Ausführen einer Behandlung unter Anwendung von UV-Strahlung, um die Porosität der dielektrischen Schicht mit ε ≤ 3 zu erhöhen.
  2. Verfahren nach Anspruch 1, wobei Bilden der Deckschicht Abscheiden eines metallenthaltenden Materials umfasst.
  3. Verfahren nach Anspruch 2, das ferner umfasst: Umwandeln des metallenthaltenden Materials in ein dielektrisches Material durch in Gang setzen einer chemischen Reaktion.
  4. Verfahren nach Anspruch 3, wobei die chemische Reaktion einen Oxidationsprozess umfasst.
  5. Verfahren nach Anspruch 1, wobei die Deckschicht durch einen selbst begrenzenden Abscheideprozess und/oder einen chemischen Dampfabscheideprozess gebildet wird.
  6. Verfahren nach Anspruch 1, wobei die Deckschicht durch einen physikalischen Dampfabscheideprozess gebildet wird.
  7. Verfahren nach Anspruch 1, wobei die dielektrische Barrierenschicht mit einer inneren kompressiven Verspannung gebildet wird.
  8. Verfahren nach Anspruch 1, wobei die Deckschicht als eine reflektierende Schicht für die UV-Strahlung gebildet wird.
  9. Verfahren nach Anspruch 1, wobei die Deckschicht als eine Absorptionsschicht für die UV-Strahlung gebildet wird.
  10. Verfahren nach Anspruch 1, wobei Bilden der Deckschicht Bilden einer titanoxidenthaltenden Schicht umfasst.
  11. Verfahren nach Anspruch 1, wobei Bilden der Deckschicht Bilden einer vanadiumoxidenthaltenden Schicht umfasst.
  12. Verfahren nach Anspruch 1, wobei Bilden der Deckschicht umfasst: Bilden einer ersten Teilschicht auf der dielektrischen Barrierenschicht und einer zweiten Teilschicht auf der ersten Teilschicht.
  13. Verfahren mit: Bilden einer dielektrischen Barrierenschicht über einem Substrat eines Halbleiterbauelements; Bilden einer metallenthaltenden UV-Schutzschicht auf der dielektrischen Barrierenschicht; Bilden einer dielektrischen Schicht mit ε ≤ 3 über der UV-Schutzschicht; und Behandeln der dielektrischen Schicht mit ε ≤ 3 mit UV-Strahlung, um die Porosität der dielektrischen Schicht mit ε ≤ 3 zu erhöhen.
  14. Verfahren nach Anspruch 13, wobei Bilden der UV-Schutzschicht umfasst: Abscheiden einer Metallschicht und Behandeln der Metallschicht, um ein nicht leitendes Material zu bilden.
  15. Verfahren nach Anspruch 13, das ferner umfasst: Ausführen einer Sauerstoffbehandlung vor dem Bilden der dielektrischen Schicht mit ε ≤ 3, wobei die Sauerstoffbehandlung zu einem nicht leitenden Material für die UV-Schutzschicht führt.
  16. Halbleiterbauelement mit: einer dielektrischen Barrierenschicht, die über einem Substrat ausgebildet ist; einer metallenthaltenden UV-Schutzschicht, die auf der dielektrischen Barrierenschicht gebildet ist; einer porösen dielektrischen Schicht mit ε ≤ 3, die auf der metallenthaltenden UV-Schutzschicht gebildet ist; und einer Leitung, die in der porösen dielektrischen Schicht mit ε ≤ 3 ausgebildet ist.
  17. Halbleiterbauelement nach Anspruch 16, wobei die UV-Schutzschicht Titan und/oder Vanadium aufweist.
  18. Halbleiterbauelement nach Anspruch 16, wobei die UV-Schutzschicht eine Dicke von 10 nm oder weniger aufweist.
  19. Halbleiterbauelement nach Anspruch 18, wobei die dielektrische Barrierenschicht Silizium und Kohlenstoff aufweist.
  20. Halbleiterbauelement nach Anspruch 19, wobei die dielektrische Barrierenschicht eine stickstoffenthaltende Siliziumkarbidschicht ist.
DE102006051496A 2006-10-31 2006-10-31 Halbleiterbauelement mit einem porösen Materialschichtstapel mit kleinem ε mit reduzierter UV-Empfindlichkeit und Verfahren zu dessen Herstellung Expired - Fee Related DE102006051496B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006051496A DE102006051496B4 (de) 2006-10-31 2006-10-31 Halbleiterbauelement mit einem porösen Materialschichtstapel mit kleinem ε mit reduzierter UV-Empfindlichkeit und Verfahren zu dessen Herstellung
US11/775,964 US20080099918A1 (en) 2006-10-31 2007-07-11 Semiconductor device including a porous low-k material layer stack with reduced uv sensitivity

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006051496A DE102006051496B4 (de) 2006-10-31 2006-10-31 Halbleiterbauelement mit einem porösen Materialschichtstapel mit kleinem ε mit reduzierter UV-Empfindlichkeit und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE102006051496A1 DE102006051496A1 (de) 2008-05-08
DE102006051496B4 true DE102006051496B4 (de) 2008-09-25

Family

ID=39264723

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006051496A Expired - Fee Related DE102006051496B4 (de) 2006-10-31 2006-10-31 Halbleiterbauelement mit einem porösen Materialschichtstapel mit kleinem ε mit reduzierter UV-Empfindlichkeit und Verfahren zu dessen Herstellung

Country Status (2)

Country Link
US (1) US20080099918A1 (de)
DE (1) DE102006051496B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8637396B2 (en) * 2008-12-01 2014-01-28 Air Products And Chemicals, Inc. Dielectric barrier deposition using oxygen containing precursor
US8889235B2 (en) * 2009-05-13 2014-11-18 Air Products And Chemicals, Inc. Dielectric barrier deposition using nitrogen containing precursor
US9054052B2 (en) * 2013-05-28 2015-06-09 Global Foundries Inc. Methods for integration of pore stuffing material
US20150255388A1 (en) * 2014-03-09 2015-09-10 International Business Machines Corporation Enhancement of iso-via reliability
US9947576B2 (en) 2015-07-13 2018-04-17 Applied Materials, Inc. UV-assisted material injection into porous films

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050156288A1 (en) * 2003-03-31 2005-07-21 Goodner Michael D. UV-activated dielectric layer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399417B1 (ko) * 2001-01-08 2003-09-26 삼성전자주식회사 반도체 집적 회로의 제조 방법
DE10153760A1 (de) * 2001-10-31 2003-05-22 Fraunhofer Ges Forschung Verfahren zur Herstellung einer UV-absorbierenden transparenten Abriebschutzschicht
US6890656B2 (en) * 2002-12-20 2005-05-10 General Electric Company High rate deposition of titanium dioxide
DE102004042168B4 (de) * 2004-08-31 2009-08-20 Advanced Micro Devices, Inc., Sunnyvale Halbleiterelement mit einem Metallisierungsschichtstapel mit kleinem ε mit erhöhter Widerstandsfähigkeit gegen Elektromigration und Verfahren zum Bilden des Halbleiterelements
US7514347B2 (en) * 2005-10-13 2009-04-07 United Microelectronics Corp. Interconnect structure and fabricating method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050156288A1 (en) * 2003-03-31 2005-07-21 Goodner Michael D. UV-activated dielectric layer

Also Published As

Publication number Publication date
DE102006051496A1 (de) 2008-05-08
US20080099918A1 (en) 2008-05-01

Similar Documents

Publication Publication Date Title
DE102007004867B4 (de) Verfahren zum Erhöhen der Zuverlässigkeit von kupferbasierten Metallisierungsstrukturen in einem Mikrostrukturbauelement durch Anwenden von Aluminiumnitrid
DE69225082T2 (de) Halbleiter-Vorrichtung mit Verdrahtung der verbesserten Zuverlässigkeit und Verfahren zu ihner Herstellung
DE102005057075B4 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
EP1678746B1 (de) Verfahren zum Ausbilden eines Dielektrikums auf einer kupferhaltigen Metallisierung
DE102005052052B4 (de) Ätzstoppschicht für Metallisierungsschicht mit verbesserter Haftung, Ätzselektivität und Dichtigkeit und Verfahren zur Herstellung eines dielektrischen Schichtstapels
DE102008049775B4 (de) Herstellungsverfahren einer Metalldeckschicht mit besserer Ätzwiderstandsfähigkeit für kupferbasierte Metallgebiete in Halbleiterbauelementen
DE112011103146B4 (de) Verfahren zum Verbessern der mechanischen Eigenschaften von Halbleiterzwischenverbindungen mit Nanopartikeln
DE102005046975A1 (de) Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
DE102006051496B4 (de) Halbleiterbauelement mit einem porösen Materialschichtstapel mit kleinem ε mit reduzierter UV-Empfindlichkeit und Verfahren zu dessen Herstellung
DE102009010844B4 (de) Bereitstellen eines verbesserten Elektromigrationsverhaltens und Verringern der Beeinträchtigung empfindlicher dielektrischer Materialien mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen
DE102008063417B4 (de) Lokale Silizidierung an Kontaktlochunterseiten in Metallisierungssystemen von Halbleiterbauelementen
DE102008045035B4 (de) Verbessern der Strukturintegrität von Dielektrika mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen unter Anwendung einer Risse verhindernden Materialschicht
DE102010063294B4 (de) Verfahren zur Herstellung von Metallisierungssystemen von Halbleiterbauelementen, die eine Kupfer/Silizium-Verbindung als ein Barrierenmaterial aufweisen
DE10260619B4 (de) Verfahren zur Herstellung einer Deckschicht mit antireflektierenden Eigenschaften auf einem Dielektrikum mit kleinem ε
DE102008054069B4 (de) Reduzierte Scheibendurchbiegung in Halbleitern durch Verspannungstechniken im Metallisierungssystem
DE102021111424A1 (de) Speichervorrichtung und Verfahren zu deren Herstellung
DE102008044988A1 (de) Verwenden einer Deckschicht in Metallisierungssystemen von Halbleiterbauelementen als CMP- und Ätzstoppschicht
DE60132707T2 (de) Niedrigtemperaturverfahren zur Unterdrückung von Hügeln in Verbindungsleitungen von integrierten Schaltkreisen
DE102007009912A1 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
EP1118122B1 (de) Integrierte schaltungsanordnung und verfahren zu deren herstellung
DE10339990B4 (de) Verfahren zur Herstellung einer Metallleitung mit einer erhöhten Widerstandsfähigkeit gegen Elektromigration entlang einer Grenzfläche einer dielektrischen Barrierenschicht mittels Implantieren von Material in die Metalleitung
DE102004003863A1 (de) Technik zur Herstellung eingebetteter Metallleitungen mit einer erhöhten Widerstandsfähigkeit gegen durch Belastung hervorgerufenen Materialtransport
DE102008035815A1 (de) Verbessern der strukturellen Integrität und Definieren kritischer Abmessungen von Metallisierungssystemen von Halbleiterbauelementen unter Anwendung von ALD-Techniken
DE102006041004B4 (de) Technik zum Reduzieren plasmainduzierter Ätzschäden während der Herstellung von Kontaktdurchführungen in Zwischenschichtdielektrika
EP1711958B1 (de) Verfahren zum Herstellen eines Kondensators mit lokal erhöhter dielektrischer Konstante und eines Zwischendielektrikums mit niedriger dielektrischer Konstante

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee