DE102010038739B4 - Verfahren zur Herstellung eines Halbleiterbauelements mit erhöhter Stabilität eines komplexen Materialstapels durch Vorsehen von fluorangereicherten Grenzflächen - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements mit erhöhter Stabilität eines komplexen Materialstapels durch Vorsehen von fluorangereicherten Grenzflächen Download PDF

Info

Publication number
DE102010038739B4
DE102010038739B4 DE102010038739.8A DE102010038739A DE102010038739B4 DE 102010038739 B4 DE102010038739 B4 DE 102010038739B4 DE 102010038739 A DE102010038739 A DE 102010038739A DE 102010038739 B4 DE102010038739 B4 DE 102010038739B4
Authority
DE
Germany
Prior art keywords
silicon
material layer
fluorine
layer
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102010038739.8A
Other languages
English (en)
Other versions
DE102010038739A1 (de
Inventor
Christof Streck
Hartmut Ruelke
Heinz-Juergen Voss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102010038739.8A priority Critical patent/DE102010038739B4/de
Priority to US13/115,192 priority patent/US8609555B2/en
Publication of DE102010038739A1 publication Critical patent/DE102010038739A1/de
Application granted granted Critical
Publication of DE102010038739B4 publication Critical patent/DE102010038739B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • H01L23/53295Stacked insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren umfasst:
Herstellen einer siliziumenthaltenden Materialschicht (242) mit einer siliziumenthaltenden Oberfläche (242s) über einem Substrat (251);
Einwirken auf die Oberfläche (242s) der siliziumenthaltenden Materialschicht (242) mit einer reaktiven Prozessumgebung (202), die Fluorradikale (202r) aufweist, so dass Silizium-Fluor-Bindungen (242b) an der Oberfläche (242s) der siliziumenthaltenden Materialschicht (242) erzeugt werden; und nachfolgend
Ausführen eines chemischen Dampfabscheideprozesses (203, 203a) derart, dass eine dielektrische Materialschicht (231) auf der Oberfläche (242s), die die Silizium-Fluor-Bindungen (242b) aufweist, gebildet wird, indem Silizium-Fluor-Bindungen aufgebrochen und durch Bindungen mit einer chemisch reaktiven Komponente der dielektrischen Materialschicht (231) ersetzt werden.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung integrierte Schaltungen und betrifft insbesondere Techniken zur Erhöhung der mechanischen Stabilität komplexer Materialstapel, beispielsweise zum Verringern der Wechselwirkungen zwischen Chip und Gehäuse, die durch eine thermische Fehlanpassung zwischen dem Chip und dem Gehäuse insbesondere bei der Aufschmelzung einer Höckerstruktur für das direkte Verbinden des Chips und des Gehäuses hervorgerufen werden.
  • Beschreibung des Stands der Technik
  • Halbleiterbauelemente werden typischerweise auf im Wesentlichen scheibenförmigen Substraten hergestellt, die aus einem geeigneten Material aufgebaut sind. Die Mehrzahl der Halbleiterbauelemente mit sehr komplexen elektronischen Schaltungen wird gegenwärtig und in der vorhersehbaren Zukunft auf der Grundlage von Silizium hergestellt, wodurch Siliziumsubstrate und siliziumenthaltende Substrate, etwa SOI- (Silizium-auf-Isolator-) Substrate, geeignete Basismaterialien sind, um Halbleiterbauelemente, etwa Mikroprozessoren, SRAM's, ASIC's (anwendungsspezifische IC's), Systeme auf einem Chip (SOC) und dergleichen herzustellen. Die einzelnen integrierten Schaltungen werden in einem Array auf der Scheibe angeordnet, wobei die meisten Fertigungsschritte, die sich auf mehrere 100 oder mehr einzelne Prozessschritte in komplexen integrierten Schaltungen belaufen können, gleichzeitig für alle Chipbereiche auf dem Substrat ausgeführt werden, mit Ausnahme von Photolithographieprozessen, Messprozessen und dem Einbringen der einzelnen Bauelemente in ein Gehäuse nach dem Zerteilen des Substrats. Somit zwingen ökonomische Randbedingungen die Hersteller von Halbleitern dazu, die Substratabmessungen stetig zu vergrößern, wodurch auch die verfügbare Fläche zum Erzeugen von tatsächlichen Halbleiterbauelementen erhöht wird, so dass die Produktionsausbeute ansteigt. Des weiteren wird die Größe der einzelnen Chipgebiete auf der Scheibe vergrößert, um damit das Integrieren von mehr und mehr Schaltungsbereichen selbst von sehr unterschiedlicher Art zu ermöglichen, wodurch sehr komplexe integrierte Schaltungen erhalten werden, die komplexe Aufgaben ausführen.
  • Zusätzlich zum Vergrößern der Substratfläche ist es auch wichtig, die Ausnutzung der Substratfläche bei einer vorgegebenen Substratgröße zu optimieren, so dass möglichst viel Substratfläche für Halbleiterbauelemente und/oder Teststrukturen, die für die Prozesssteuerung verwendet werden, ausgenutzt wird. In dem Versuch, die nutzbare Oberfläche bei einer vorgegebenen Substratgröße zu maximieren, werden die Strukturgrößen von Schaltungselementen stetig verringert. Auf Grund dieser stetigen Forderung für die Verringerung der Strukturgrößen in sehr komplexen Halbleiterbauelementen wird Kupfer in Verbindung mit dielektrischen Materialien mit kleinem ε häufig als Alternative bei der Herstellung sogenannter Verbindungsstrukturen verwendet, die Metallleitungsschichten und dazwischen liegende Kontaktdurchführungsschichten aufweisen, die Metallleitungen als Verbindungen innerhalb der Schichten und Kontaktdurchführungen als Verbindungen zwischen den Schichten oder als vertikale Verbindungen aufweisen, die gemeinsam die einzelnen Schaltungselemente miteinander verbinden, um die erforderliche Funktionsfähigkeit der integrierten Schaltung zu gewährleisten. Typischerweise sind mehrere Metallleitungsschichten und Kontaktdurchführungsschichten, die aufeinander gestapelt sind, erforderlich, um die Verbindungen zwischen allen inneren Schaltungselementen und I/O- (Eingangs/Ausgangs-), Leistungs- und Masseanschlussflächen des betrachteten Schaltungsaufbaus zu realisieren.
  • Für extrem skalierte integrierte Schaltungen ist die Signalausbreitungsverzögerung nicht mehr durch die Schaltungselemente selbst, etwa durch die Feldeffekttransistoren und dergleichen, beschränkt, sondern diese ist auf Grund der erhöhten Dichte an Schaltungselementen, die eine noch größere Anzahl an elektrischen Verbindungen notwendig macht, durch die unmittelbare Nähe der Metallleitungen beschränkt, da die Kapazität zwischen den Leitungen größer wird, während die Leitfähigkeit der Leitungen auf Grund einer geringeren Querschnittsfläche reduziert ist. Aus diesem Grunde werden übliche Dielektrika, etwa Siliziumdioxid (ε > 3.6) und Siliziumnitrid (ε > 5) durch dielektrische Materialien mit einer geringeren Permittivität ersetzt, die daher auch als Dielektrika mit kleinem ε mit einer relativen Permittivität von 3 oder weniger bezeichnet werden. Die Dichte und die mechanische Stabilität oder Festigkeit der Materialien mit kleinem ε ist jedoch deutlich kleiner im Vergleich zu den gut bewährten Dielektrika wie Siliziumdioxid und Siliziumnitrid. Folglich hängt während der Herstellung des Metallisierungssystems und während nachfolgender Fertigungsprozesse der integrierten Schaltung die Produktionsausbeute von den mechanischen Eigenschaften empfindlicher dielektrischer Materialien, etwa der dielektrischen Schichten mit kleinem ε und ihrer Haftung an anderen Materialien ab.
  • Auf Grund der geringeren mechanischen Stabilität moderner dielektrischer Materialien mit einer Dielektrizitätskonstante von 3,0 oder weniger kann die Bauteilzuverlässigkeit durch das Vorsehen dieser Materialien während des Betriebs komplexer Halbleiterbauelemente und insbesondere während der weiteren Bearbeitung des Bauelements beeinträchtigt werden, was durch die Wechselwirkung durch einem Chip und dem Gehäuse auf Grund der thermischen Fehlanpassung der entsprechenden thermischen Ausdehnung der unterschiedlichen Materialien hervorgerufen wird. Beispielsweise wird bei der Herstellung komplexer integrierter Schaltungen zunehmend eine Kontakttechnologie angewendet für die Verbindung des Gehäuseträgers mit dem Chip, die als Flip-Chip-Gehäusetechnik bekannt ist. Im Gegensatz zu den gut etablierten Drahtverbindungstechniken, in denen geeignete Kontaktflächen am Rand der letzten Metallschicht des Chips vorgesehen werden, die dann mit entsprechenden Anschlüssen des Gehäuse mittels eines Verbindungsdrahtes verbunden werden, wird in der Flip-Chip-Technologie eine entsprechende Höckerstruktur auf der letzten Metallisierungsschicht hergestellt, die aus einem Lotmaterial aufgebaut ist, das mit entsprechenden Kontaktanschlussflächen des Gehäuses in Verbindung gebracht wird. Somit wird nach dem Wiederaufschmelzen des Höckermaterials eine zuverlässige elektrische und mechanische Verbindung zwischen der letzten Metallisierungsschicht und den Kontaktflächen des Gehäuseträgers erreicht. Auf diese Weise kann eine sehr große Anzahl an elektrischen Verbindungen über die gesamte Chipfläche der letzten Metallisierungsschicht hinweg bei geringerem Kontaktwiderstand und reduzierter parasitärer Kapazität geschaffen werden, wodurch die I/O- (Eingangs/Ausgangs-) Ressourcen bereitgestellt werden, die für komplexe integrierte Schaltungen, etwa CPU's, Speicherbauelemente und dergleichen, erforderlich sind. Während der entsprechenden Prozesssequenz zum Verbinden der Höckerstruktur mit einem Gehäuseträger wird Wärme auf das Verbundbauelement übertragen, um das Lotmaterial aufzuschmelzen und um eine zuverlässige Verbindung zwischen jedem der Höcker, die auf dem Chip hergestellt sind, und den Höckern oder Flächen, die auf dem Gehäusesubstrat ausgebildet sind, einzurichten. Die thermisch oder mechanisch hervorgerufene Verspannung, die durch die thermische Fehlanpassung hervorgerufen wird, wird jedoch auch auf die darunter liegenden Metallisierungsschichten, die typischerweise Dielektrika mit kleinem ε enthalten.
  • Folglich werden in komplexen Halbleiterbauelementen die mechanischen Eigenschaften der dielektrischen Materialien mit kleinem ε in geeigneter Weise eingestellt, um den erforderlichen Grad an mechanischer Stabilität während der weiteren Bearbeitung und während des Betriebs des Halbleiterbauelements im Gehäuse zu gewährleisten. Da insgesamt das Leistungsverhalten komplexer Halbleiterbauelemente wesentlich durch die Signalausbreitungsverzögerung bestimmt ist, die durch das komplexe Metallisierungssystem hervorgerufen wird, werden große Anstrengungen unternommen, um die parasitäre Kapazität in dem Metallisierungssystem weiter zu verringern, indem die Dielektrizitätskonstante der darin verwendeten dielektrischen Materialien weiter reduziert wird. Dazu wurden sogenannte ULK- (sehr kleines ε) Dielektrika entwickelt, die typischerweise dielektrische Materialien mit einer porösen Struktur repräsentieren, und die auf der Grundlage von Lithographietechniken oder auf der Grundlage von Prozesstechniken und Materialien hergestellt werden, in denen eine nanoporöse Struktur hervorgerufen wird. Beispielsweise werden geeignete Substanzen in ein Basismaterial eingebracht, das bereits eine geringe dielektrische Konstante aufweist und bei einer nachfolgenden Behandlung, beispielsweise in Form einer Wärmebehandlung, einer Strahlungsbehandlung und dergleichen, wird ein wesentlicher Teil der Substanz aus dem Basismaterial herausgetrieben, wodurch ein zufälliges Netzwerk aus Poren innerhalb des Basismaterials erzeugt wird, das somit eine Vielzahl zufällig verteilter „Luftspalte“ in dem Basismaterial darstellt, wodurch die Gesamtdielektrizitätskonstante verringert wird. Auf diese Weise kann die Dielektrizitätskonstante auf Werte von 2,7 und weniger verringert werden, was sich in einem besseren elektrischen Leistungsvermögen des Metallisierungssystems ausdrückt.
  • Das Einführen von ULK-Dielektrika oder porösen dielektrischen Materialien in das Metallisierungssystem komplexer Halbleiterbauelemente ist jedoch mit einer weiteren Reduzierung der mechanischen Stabilität der komplexen Metallisierungssysteme verknüpft, was somit eine präzise Ausgewogenheit zwischen dem elektrischen Leistungsverhalten und der mechanischen Festigkeit des Metallisierungssystems notwendig macht. In den jüngsten Entwicklungen wird die kontinuierliche Verringerung der kritischen Abmessungen für die einzelnen halbleiterbasierten Schaltungselemente, etwa für Feldeffekttransistoren und dergleichen, im Zusammenhang mit einer erhöhten Packungsdichte realisiert, wodurch die Möglichkeit geschaffen wird, immer mehr Funktionen in ein einzelnes Chipgebiet zu integrieren. Auf Grund der Fortschritte in der Prozessanlagentechnologie und dergleichen und auf Grund der Anforderung für das Bereitstellen von Halbleiterchips, in denen immer mehr funktionale Schaltungsbereiche integriert sind, wurde die Chipgröße entsprechend erhöht, wodurch sehr komplexe Metallisierungsschichten erforderlich sind, in denen ein signifikanter Anteil des dielektrischen Materials in Form von ULK-Materialien oder porösen dielektrischen Materialien bereitgestellt wird.
  • Mit Bezug zu den 1a und 1b wird ein komplexes konventionelles Halbleiterbauelement, das auf der Grundlage eines Höckerkontaktschemas in ein Gehäuse eingebracht ist, nunmehr detaillierter beschrieben.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 in einem Zustand, wenn es in einem Gehäuse angeordnet ist. D. h., das Halbeiterbauelement 100 umfasst einen Halbleiterchip 150 mit einem Substrat 151 und mehreren Bauteilebenen, die über dem Substrat 151 ausgebildet sind. Wie zuvor erläutert ist, repräsentiert das Substrat 151 typischerweise ein Siliziummaterial oder ein anderes geeignetes Trägermaterial, um darauf halbleiterbasierte Schaltungselemente, etwa Transistoren und dergleichen herzustellen. Der Einfachheit halber sind derartige Schaltungselemente in 1a nicht gezeigt. Ferner ist ein Metallisierungssystem 160 über dem Substrat 151 ausgebildet und umfasst typischerweise mehrere Metallleitungsschichten, etwa Schichten 120 und 130 mit dazwischen liegenden Kontaktdurchführungsschichten, wobei der Einfachheit halber eine einzelne Kontaktdurchführungsschicht 140 in 1a dargestellt ist. Ferner ist eine Kontaktstruktur oder eine Höckerstruktur 110 über dem Substrat 151 vorgesehen und kann als ein Teil des Metallisierungssystems 160 betrachtet werden. Die Höckerstruktur 110 umfasst ein geeignetes dielektrisches Material 111 und ein Höckersystem 112 mit mehreren Kontaktelementen oder Höckern 112a. Beispielsweise ist das Höckersystem 112 aus Kupfer, Aluminium, Zinn, Gold, Silber und dergleichen oder einer geeigneten Zusammensetzung aus bleifreien Materialien aufgebaut.
  • Ferner umfasst das Halbleiterbauelement mit Gehäuse 100 ein geeignetes Trägersubstrat oder ein Gehäusesubstrat 170, das einen beliebigen geeigneten Aufbau besitzt und das eine komplementäre Kontakt- oder Höckerstruktur 175 aufweist, in welchem geeignete Kontaktelemente oder Kontaktfläche 175a vorgesehen sind, die direkt mit den jeweiligen Höcker- oder Kontaktelementen 112a der Kontaktstruktur 110 verbunden sind.
  • Im Allgemeinen wird das im Gehäuse befindliche Halbleiterbauelement 100 auf der Grundlage beliebiger geeigneter Fertigungsstrategien hergestellt, um Schaltungselemente und das Metallisierungssystem 160 gemäß den Bauteilerfordernissen vorzusehen. Insbesondere das Metallisierungssystem 160 wird typischerweise in Form eines komplexen Materialstapels bereitgestellt, das Dielektrika mit sehr kleinem ε aufweist, wie dies nachfolgend detaillierter mit Bezug zu 1b erläutert ist. Wie ferner zuvor ausgeführt ist, sind auf Grund der Anforderung für die Integration von immer mehr Funktionen in den Halbleiterchip 150 geeignet ausgewählte laterale Abmessungen des Chips 150 vorgesehen, wodurch jedoch die Wahrscheinlichkeit des Erzeugens beträchtlicher Schäden erhöht wird, insbesondere in dem Metallisierungssystem 260, wenn der Chip 150 und das Gehäusesubstrat 170 verbunden werden, und auch während der weiteren Lebensdauer des Bauelements mit Gehäuse. Während eines entsprechenden Prozesses werden das Gehäusesubstrat 170 und der Halbleiterchip 150 mechanisch in Kontakt gebracht und werden erwärmt, um ein Lotmaterial, das beispielsweise in Form der Höcker 112a und/oder in Form der Kontaktelemente 175a vorgesehen ist, aufzuschmelzen, so dass nach der Wiederverfestigung des aufgeschmolzenen Lotmaterials eine intermetallische Verbindung zwischen der Kontaktstruktur 110 und der Kontaktstruktur 175 geschaffen wird. Folglich rufen die resultierenden Temperaturgradienten mechanische Scherkräfte während des Aufschmelzprozesses hervor, die nicht effizient kompensiert oder durch das Metallisierungssystem 160 gepuffert werden können. Typischerweise besitzt das Gehäusesubstrat 170 einen deutlich größeren thermischen Ausdehnungskoeffizienten im Vergleich zu dem Halbleiterchip 150, was zu einer ausgeprägten Deformation des zusammengesetzten Bauelements 100 während des Aufschmelzprozesses insbesondere während der Verfestigung führt, wenn vorzugsweise die peripheren Kontaktelemente rascher abkühlen im Vergleich zu den zentralen Kontaktelementen. Folglich kann die Deformation zu erhöhten mechanischen Verspannungskräften in dem Metallisierungssystem 160 führen. Da ein wesentlicher Teil des Metallisierungssystems 160 aus komplexen ULK-Materialien, etwa dem Material 131 in der Metallleitungsschicht 130 und der Kontaktdurchführungsschicht 140 aufgebaut ist, werden auch ausgeprägte Scherungskräfte in diese empfindlichen Materialsysteme übertragen. Insbesondere wurden Grenzflächen zwischen den diversen Materialien als Hauptquelle für Bauteilausfälle in Form von Materialablösungen erkannt.
  • 1b zeigt schematisch einen Teil des Metallisierungssystems 160 des Halbleiterchips 150 in detaillierterer Ansicht. Wie gezeigt, enthält die erste Metallleitungsschicht 120 ein geeignetes dielektrisches Material 121, etwa ein poröses ULK-Material, in welchem Metallleitungen 125 ausgebildet sind. Ferner ist die Metallleitungsschicht 120 über der Metallleitungsschicht 120 ausgebildet und ist mit dieser elektrisch mittels der dazwischen liegenden Kontaktdurchführungsschicht 140 verbunden. Die Schicht 130 umfasst das ULK-Material 131 mit porösem Aufbau und enthält geeignete Metallleitungen 135, die aus einem leitenden Barrierenmaterial oder Materialsystem 135a in Verbindung mit einem Kernmetall 135b aufgebaut sind. Typischerweise werden Tantal und Tantalnitrid als effiziente Barrierenmaterialien verwendet und das Kernmetall wird häufig in Form von Kupfer und dergleichen vorgesehen. Wie gezeigt, können das Barrierenmaterial 135 und das Kernmetall 135b zusammenhängend mit einer Kontaktdurchführung 145 verbunden sein und damit diese bilden, die lateral in den dielektrischen Materialien 131, 141 und 142 der Kontaktdurchführungsschicht 140 eingebettet ist.
  • Das Metallisierungssystem 160 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Nach der Fertigstellung der Metallleitungsschicht 120 wird das dielektrische Material 142 aufgebracht, beispielsweise in Form eines stickstoffenthaltenden Siliziumkarbidmaterials und dergleichen, so dass für ausgeprägte Ätzstoppeigenschaft gesorgt ist und so dass dieses als ein effizientes Kupferdiffusionsblockiermaterial bei Bedarf dient. Auf Grund des Einbaus von Stickstoff besitzt jedoch die Schicht 142 eine moderate hohe Dielektrizitätskonstante von ungefähr 4,5 oder höher. Daraufhin wird ein weiteres dielektrisches Material, etwa beispielsweise in Form Siliziumdioxid, das auf Basis von TEOS hergestellt werden kann, mit einer Dielektrizitätskonstante von 3,5 oder höher bereitgestellt, wobei dies von der tatsächlichen Materialzusammensetzung abhängt. Daraufhin wird ein dielektrisches Material abgeschieden und wird in geeigneter Weise behandelt, um den gewünschten porösen Zustand zu erhalten, was auf der Grundlage einer Vielzahl an Basismaterialien mit kleinem ε in Verbindung mit Substanzen gelingt, die nun in das Basismaterial eingebaut werden. Folglich kann nach der Behandlung des Basismaterials die dielektrische Materialschicht mit kleinem ε 131 in der Kontaktlochdurchführungsschicht 140 und in der Metallleitungsschicht 120 erhalten werden. Daraufhin wird ein komplexer Strukturierungsprozess typischerweise ausgeführt, der zwei Lithographieprozesse umfasst, um Ätzmasken zu erzeugen, die die laterale Größe und Lage der Kontaktdurchführungen 145 und der Metallleitungen 135b festlegen. Daraufhin werden die Materialien 135a und 135b auf der Grundlage einer geeigneten Prozessstrategie bereitgestellt, woran sich das Entfernen von überschüssigem Material anschließt. Auf diese Weise können weitere Metallleitungsschichten und dazwischen liegende Kontaktdurchführungsschichten vorgesehen werden, wobei zumindest einige dieser weiteren Schichten darin eingebaut ein dielektrisches Material mit sehr kleinem ε aufweisen.
  • Wie zuvor erläutert ist, wurden insbesondere Grenzflächen zwischen den diversen dielektrischen Materialschichten als Schwachpunkte in dem Metallisierungssystem 160 erkannt, wodurch Ablösungen insbesondere während des Einbringens des Halbleiterbauelements in ein Gehäuse und auch während der weiteren Bearbeitung hervorgerufen werden, wenn die Leistungsaufnahme zu einer ausgeprägten thermisch hervorgerufenen Verspannung auf Grund der thermischen Fehlanpassung zwischen dem Gehäuse und dem Siliziumchip führen, wie dies auch zuvor erläutert ist. Folglich wird in einigen Vorgehensweisen versucht, die Haftung der komplexen ULK-Materialien 131 mit darunter liegenden Materialien, etwa Ätzstoppmaterialien mit kleinem ε, die auf der Grundlage von stickstoffenthaltenden Siliziumkarbidmaterialien und dergleichen hergestellt werden, zu verbessern. Dazu werden häufig spezielle Oberflächenbehandlungen an dem Ätzstoppmaterial vor dem eigentlichen Abscheiden des ULK-Materials ausgeführt, wobei viele unterschiedliche Mechanismen angewendet werden. Beispielsweise wird eine plasmabasierte Behandlung eingesetzt, um die Oberfläche der Ätzstoppschicht chemisch zu modifizieren. Dazu werden argonbasierte Plasmaumgebungen in dem Versuch geschaffen, in geeigneter Weise die freiliegende Oberfläche mittels eines geeigneten physikalischen Beschusses der Oberfläche zu präparieren und zu modifizieren. In anderen Fällen wird Plasma auf der Grundlage von Helium eingesetzt, um die resultierende Oberfläche zu verdichten, während in anderen Fällen Sauerstoff während der Plasmabehandlung eingesetzt wird, um die Oberfläche zu oxidieren. In noch anderen Fällen werden Oberflächenmoleküle unter Anwendung von wasserstoffbasierten Plasmaatmosphären reduziert, während in anderen Fällen eine stickstoffenthaltende reaktive Prozessumgebung eingerichtet wird, um eine nitridartige Oberfläche zu erzeugen. Obwohl diese diversen Oberflächenbehandlungen zu einer etwas höheren Haftung des ULK-Materials führen, zeigt sich dennoch, dass insbesondere für komplexe Halbleiterbauelemente, die kleine Werte für Dielektrizitätskonstante in Verbindung mit einer Vielzahl an gestapelten Metallisierungsschichten in Verbindung mit einem Kontaktschema erfordern, wie es zuvor beschrieben ist, möglicherweise auf der Grundlage eines bleifreien Lotmaterials, das an sich schon eine größere mechanische Verspannung auf Grund des höheren Schmelzpunktes und der größeren Steifigkeit des bleifreien Lotmaterials erfordert, dennoch ausgeprägte Ausbeuteverluste und eine geringere Zuverlässigkeit beobachtet werden.
  • In anderen Vorgehensweisen wird ein Konzept angewendet, in welchem die Menge an ULK-Material verringert wird, indem Materialien mit höherer mechanischer Stabilität vorgesehen werden, wie dies beispielsweise in Form der Schicht 142 gezeigt ist, was jedoch trotzdem die Problematik mechanisch schwacher Grenzflächen zwischen einer Materialschicht und einem darüber liegenden ULK-Material nicht löst. Aus diesen Gründen werden sogenannte Übergangsschichten oder abgestufte Schichten eingeführt, in denen die Materialzusammensetzung geeignet so variiert wird, dass im Wesentlichen ein gradueller Übergang zu der Materialzusammensetzung des ULK-Materials erfolgt, was jedoch ebenfalls zum Einbau einer beträchtlichen Menge an dielektrischen Material mit einer unerwünscht hohen Dielektrizitätskonstante führt, während gleichzeitig auch ein zusätzlicher Grad an Prozesskomplexität für das Abscheiden geeigneter Übergangsschichten erforderlich ist.
  • Aus der US 6 251 770 B1 ist eine Halbleiteranordnung bekannt, in der eine siliziumenthaltende Ätzstoppschicht über einem Metallgebiet ausgebildet ist. Des Weiteren ist eine Schicht aus dielektrischem Material mit kleinem ε über der Ätzstoppschicht ausgebildet.
  • Aus der US 2002 / 0 133 258 A1 ist ein Verfahren zur Herstellung eines Halbleiterbauelements bekannt, bei dem eine stickstoffenthaltende Schicht auf einem Substrat abgeschieden wird, wobei ein Prozessgas verwendet wird, das sowohl ein siliziumenthaltendes als auch ein fluorenthaltendes Gas beinhaltet. Bei dieser Gaszusammensetzung wird auf dem Substrat eine nitrofluorinierte Silikatglasschicht mit Stickstoffdopanten, die über die gesamte Schicht verteilt sind, erzeugt.
  • Im Hinblick auf die zuvor beschriebene Situation betrifft die vorliegende Erfindung Fertigungstechniken von Halbleiterbauelementen, in denen Materialstapel auf der Grundlage eines siliziumenthaltenden dielektrischen Materials insbesondere in Metallisierungssystemen von Halbleiterbauelementen hergestellt werden, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert wird.
  • Überblick über die Erfindung
  • Die vorliegende Erfindung stellt dazu die in den Ansprüchen 1 und 13 bezeichneten Verfahren bereit.
  • Im Allgemeinen stellt die vorliegende Erfindung Fertigungstechniken von Halbleiterbauelementen bereit, in denen die Grenzflächeneigenschaften zwischen einem siliziumenthaltenden dielektrischen Material und einer nachfolgenden Materialschicht deutlich verbessert werden, indem modifizierte Oberflächenbedingungen vor dem eigentlichen Abscheiden der nachfolgenden Materialschicht geschaffen werden. Dazu wird eine Oberflächenbehandlung auf der Grundlage von Fluorradikalen angewendet, um Silizium/Fluorverbindungen an der Oberfläche der siliziumenthaltenden Materialschicht vor dem eigentlichen Erzeugen der nachfolgenden Materialschicht auf der Grundlage eines chemischen Abscheideprozesses zu erzeugen. Die Fluorradikale können in Form einer „milden“ Oberflächenbehandlung bereitgestellt werden, d. h. ohne das Hervorrufen ausgeprägter Oberflächenschäden, was bewerkstelligt werden kann, indem die Konzentration der Fluorradikale in der reaktiven Prozessumgebung geeignet gesteuert wird. Auf diese Weise können chemische Bindungen an der Oberfläche der siliziumenthaltenden Materialschicht, die zwischen dem Silizium und anderen Atomsorten oder Molekülen erzeugt werden, effizient mittels chemischer Bindungen ersetzt werden zwischen dem Silizium und dem Fluor, woraus sich das Entfernen unerwünschter atomarer Sorten oder Moleküle ergibt. Auf Grund der Oberflächenmodifizierung, die durch die Fluorradikale hervorgerufen wird, können selbst andere Moleküle, die an der Oberfläche anhaften, effizient entfernt werden, wodurch auch zu einem ausgeprägten Reinigungseffekt vor dem eigentlichen Abscheiden einer weiteren Materialschicht beigetragen wird. Beim Ausführen eines chemischen Abscheideprozesses, d. h. eines Abscheideprozesses, in welchem chemische Bindungen zwischen Oberflächenatomen oder Molekülen und einer Komponente, die in einer Abscheideumgebung bereitgestellt wird, beispielsweise in CVD- (chemische Dampfabscheide-) Prozessen oder zugehörigen Abscheidetechniken, etwa ALD- (Atomlagenabscheidung) und dergleichen, kann die Silizium/Fluor-Bindung aufgebrochen werden und das Fluor kann durch die chemisch aktive Komponente in der Abscheideumgebung ersetzt werden. Auf diese Weise können chemische Bindungen äußerst effizient zwischen den Siliziumatomen der darunter liegenden Materialschicht und der chemisch aktiven Komponente der Abscheideumgebung hergestellt werden, während die Fluorsorte mit anderen Komponenten, etwa dem Kohlenstoff und dergleichen abhängig von den speziellen Abscheidebedingungen reagiert.
  • Daher können in komplexen Halbleiterbauelementen dielektrische Materialschichten, die Silizium enthalten, d. h. zumindest an der Oberfläche davon, effizient als Abscheideoberflächen zur Herstellung von weiteren Materialien auf der Grundlage eines hohen Anteils chemischer Bindungen verwendet werden, wodurch eine bessere Haftung und somit chemische Stabilität erreicht wird. In einigen anschaulichen hierin offenbarten Ausführungsformen wird das Konzept einer Oberflächenbehandlung auf der Grundlage von Fluorradikalen effizient auf dielektrische Materialien komplexer Materialisierungssysteme angewendet, so dass sogar ULK-Materialien oder andere empfindliche dielektrische Materialien mit kleinem ε effizient auf einem siliziumenthaltenden dielektrischen Material bereitgestellt werden können, ohne dass zusätzliche Materialschichten oder graduelle Materialzusammensetzungen erforderlich sind, wodurch die Menge an dielektrischen Materialien mit einer größeren Dielektrizitätskonstante verringert wird.
  • Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst eine siliziumenthaltende Ätzstoppschicht, die über einem Metallgebiet eines Metallisierungssystems ausgebildet ist. Das Halbleiterbauelement umfasst ferner ein dielektrisches Material mit kleinem ε, das auf der Ätzstoppschicht ausgebildet ist, wobei die siliziumenthaltende Ätzstoppschicht und das dielektrische Material mit kleinem ε eine Grenzfläche bilden, wobei eine Fluorkonzentration der siliziumenthaltenden Ätzstoppschicht und des dielektrischen Materials mit kleinem ε an der Grenzfläche maximal ist.
  • Ein anschauliches hierin offenbartes Verfahren betrifft die Herstellung eines Halbleiterbauelements. Das Verfahren umfasst das Einwirken auf eine siliziumenthaltende Materialschicht mit einer reaktiven Prozessumgebung, die Fluroradikale aufweist, die Silizium-Fluor-Bindungen an einer Oberfläche der siliziumenthaltenden Materialschicht erzeugt werden. Das Verfahren umfasst ferner das Ausführen eines chemischen Dampfabscheideprozesses derart, dass ein dielektrisches Material auf der Oberfläche gebildet wird, die die Silizium-Fluor-Bindungen aufweist.
  • Ein noch weiteres anschauliches hierin offenbartes Verfahren umfasst das Bilden einer Ätzstoppschicht über einem Metallgebiet eines Metallisierungssystems eines Halbleiterbauelements, wobei die Ätzstoppschicht eine Oberfläche mit Silizium aufweist. Das Verfahren umfasst ferner das Einwirken auf die Oberfläche mit Fluorradikalen, so dass Silizium-Fluor-Bindungen an der Oberfläche geschaffen werden. Des weiteren umfasst das Verfahren das Bilden einer dielektrischen Materialschicht auf der Oberfläche durch Ausführen eines chemischen Abscheideprozesses.
  • Figurenliste
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
    • 1a schematisch eine Querschnittsansicht eines Halbleiterbauelements im Gehäuse nach einem Aufschmelzprozess zeigt, wobei ein komplexes Metallisierungssystem ein ULK-Material gemäß konventioneller Techniken enthält;
    • 1b schematisch eine Querschnittsansicht eines Teils des komplexen Metallisierungssystems zeigt, das zu erhöhten Ausbeuteverlusten beim Ausführen des Aufschmelzprozesses führt und das zu einer geringeren Zuverlässigkeit beim Betreiben des Halbleiterbauelements mit Gehäuse führt;
    • 2a schematisch eine Querschnittsansicht eines Halbleiterbauelements mit einer siliziumenthaltenden Materialschicht zeigt, auf der ein weiteres dielektrisches Material mit besserer Haftung gemäß anschaulicher Ausführungsformen auszubilden ist;
    • 2b schematisch eine Querschnittsansicht des Halbleiterbauelements während einer Oberflächenbehandlung auf der Grundlage von Fluorradikalen zeigt, die auf Basis eines Plasmas gemäß anschaulicher Ausführungsformen erhalten werden;
    • 2c schematisch eine Querschnittsansicht des Halbleiterbauelements während einer Oberflächenbehandlung auf der Grundlage von Fluorradikalen zeigt, die auf der Basis eines thermisch aktivierten Prozesses gemäß noch weiterer anschaulicher Ausführungsformen erhalten werden;
    • 2d schematisch eine Querschnittsansicht des Halbleiterbauelements nach der Behandlung auf der Grundlage von Fluorradikalen mit einer hohen Dichte an Silizium-Fluor-Bindungen an der Oberfläche der siliziumenthaltenden Materialschicht gemäß anschaulicher Ausführungsformen zeigt;
    • 2e schematisch eine Querschnittsansicht des Halbleiterbauelements während der chemischen Abscheidung einer weiteren Materialschicht gemäß anschaulicher Ausführungsformen zeigt;
    • 2f schematisch eine Querschnittsansicht des Halbleiterbauelements während eines Abscheideprozesses zur Herstellung eines ULK-Materials auf der Grundlage einer Kohlenstoffsorte gemäß anschaulicher Ausführungsformen zeigt; und
    • 2g schematisch eine Querschnittsansicht des Halbleiterbauelements zeigt, wobei ein komplexes Metallisierungssystem auf der Grundalge von Materialstapel mit besseren Grenzflächeneigenschaften hergestellt wird, die auf der Grundlage einer Behandlung unter Anwendung von Fluorradikalen gemäß noch weiterer anschaulicher Ausführungsformen erreicht werden.
  • Detaillierte Beschreibung
  • Generell stellt die vorliegende Erfindung Fertigungstechniken für Halbleiterbauelemente bereit, in denen eine Oberflächenbehandlung auf der Grundlage von Fluorradikalen effizient auf siliziumenthaltende Oberflächen von Materialschichten vor dem Abscheiden einer weiteren Materialschicht mit einer anderen Materialzusammensetzung angewendet wird. Es wurde erkannt, dass eine Behandlung auf der Grundlage von Fluorradikalen so gesteuert werden kann, dass unerwünschte Oberflächenschäden vermieden werden, d. h. ein unerwünschter Materialabtrag der unten liegenden siliziumenthaltenden Materialschicht, wobei dennoch eine hohe Dichte an Silizium-Fluor-Bindungen an der Oberfläche geschaffen wird, die damit effizient mit der Abscheideumgebung eines Prozesses wechselwirken kann, der zur Herstellung einer weiteren dielektrischen Materialschicht auf der freiliegenden Oberfläche auszuführen ist. Die Einwirkung durch die Fluorradikale kann zum Abtragen unerwünschter Moleküle führen, die an der Oberfläche anhaften, wodurch ein besserer Reinigungseffekt erreicht wird, während gleichzeitig auch Atomsorten durch Fluor dem hohen Grade ersetzt werden, wodurch die Oberfläche für die nachfolgende chemische Abscheidung einer weiteren Materialzusammensetzung vorbereitet wird. Die Fluorradikale kann auf der Grundlage eines Plasmas bereitgestellt werden, das in direktem Kontakt mit der zu behandelnden Oberfläche ist, während in anderen Fällen eine entfernte Plasmaquelle eingesetzt wird, um die Fluorradikale zu erzeugen, wobei die entsprechenden Plasmagase mit den Fluorradikalen dann einer Prozesskammer zugeführt werden, die nachfolgend auch zum Abscheiden einer weiteren Materialschicht verwendet wird. In anderen anschaulichen Ausführungsformen werden die Fluorradikale auf der Grundlage eines thermisch aktivierten Prozesses erzeugt, beispielsweise unter Anwendung von Chlorfluorid (CIF3) als Vorstufengas unter Anwendung erhöhter Temperaturen im Bereich von 100 bis 300 Grad C.
  • Ferner kann die Konzentration der Fluorradikale effizient gesteuert werden, indem weitere Prozessgase zugeführt werden, etwa inerte Gase in Form von Argon, Helium und dergleichen, so dass die Wirkung durch Fluorbehandlung effizient so eingestellt wird, dass die gewünschte modifizierten Oberflächeneigenschaften erreicht werden, ohne dass die freiliegende Materialschicht geschädigt wird. Dazu können geeignete Experimente ausgeführt werden, beispielsweise unter Anwendung unterschiedlicher Konzentrationen für die Fluorradikale für die Wechselwirkung mit einem betrachteten siliziumenthaltenden Material, wobei die resultierenden Oberflächeneigenschaften analysiert werden können, beispielsweise durch in-situ-Techniken, etwa durch Fourier-transformierte Infrarotspektroskopie oder durch andere optische Inspektionsverfahren, während in anderen Fällen Querschnittsanalysetechnik angewendet werden, um die Auswirkungen der Fluorbehandlung auf die betrachtete Oberfläche zu bewerten.
  • Durch Einrichten besserer Oberflächenbedingungen vor oder beim Abscheiden einer weiteren Materialschicht kann somit die stärkste mögliche Haftung der weiteren Materialschicht erreicht werden, da ein hoher Anteil an chemischen Bindungen zu dem Siliziumatomen an der Oberfläche erzeugt wird. Auf diese Weise kann die starke Grenzfläche das Abscheiden empfindlicher Materialien, etwa von dielektrischen Materialien mit kleinem ε oder von ULK-Materialien ermöglichen, ohne dass zusätzliche Übergangsschichten erforderlich sind, wodurch die gesamte Dielektrizitätskonstante komplexer Metallisierungssysteme geringer wird, wie dies auch zuvor erläutert ist.
  • Es sollte jedoch beachtet werden, dass die hierin offenbarten Prinzipien auch auf jeglichen anderen Materialstapel angewendet werden können, in welchem eine Materialschicht auf einer siliziumenthaltenden Materialschicht aufzubilden ist, wenn verbesserte Grenzflächeneigenschaften erforderlich sind.
  • Mit Bezug zu den 2a bis 2g werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch auf die 1a und 1b verwiesen wird, insbesondere im Hinblick auf den grundlegenden Aufbau komplexer Halbleiterbauelemente und von Gehäusesubstraten.
  • 2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 250 in einer Fertigungsphase, in der eine siliziumenthaltende Materialschicht 242 über einem Substrat 251 vorgesehen ist, wobei das Abscheiden einer weiteren Materialschicht auf der Schicht 242 erforderlich ist. In einigen anschaulichen Ausführungsformen repräsentiert das Substrat 251 ein beliebiges geeignetes Trägermaterial, über welchem eine oder mehrere Halbleiterschichten vorgesehen sind, in und über denen halbleiterbasierte Schaltungselemente, etwa Transistoren und dergleichen, gemäß dem gesamten Aufbau einer Schaltung des Bauelements 250 vorgesehen sind. Beispielsweise können derartige halbleiterbasierte Schaltungselemente auf der Grundlage kritischer Abmessungen von 50 nm oder weniger hergestellt werden, wenn anspruchsvolle Anwendungen betrachtet werden. Der Einfachheit halber sind derartige Schaltungselemente in 2a nicht gezeigt. In anderen Fällen ist das Substrat 251 das Halbleiterbauelement 250 während einer Fertigungsphase, beispielsweise vor oder während der Herstellung von halbleiterbasierten Schaltungselementen, in denen die siliziumenthaltende Materialschicht 242 das Abscheiden einer weiteren Materialschicht so erfordert, dass verbesserte Grenzflächeneigenschaften erhalten werden. In noch anderen Fällen repräsentiert die Schicht 242 einen Teil eines Metallisierungssystems des Bauelements 250, wie dies auch nachfolgend detaillierter beschrieben ist. Die siliziumenthaltende Materialschicht 242 kann ein dielektrisches Material mit Komponenten, etwa Stickstoff, Sauerstoff, Wasserstoff und dergleichen sein. Beispielsweise ist die Schicht 242 eine Siliziumnitridschicht, das typischerweise als ein Material mit Silizium und Stickstoff als die wesentlichen Komponenten verstanden wird, wobei auch ein gewisser Anteil an Wasserstoff aufgebaut ist. In anderen Fällen ist die Schicht 242 eine stickstoffenthaltende Siliziumkarbidschicht, die häufig als ein Ätzstoppmaterial in komplexen Metallisierungsschichten eingesetzt wird. In weiteren Fällen ist die Schicht 242 eine Siliziumdioxidschicht und dergleichen. Die Schicht 242 kann auf der Grundlage gut etablierter Abscheiderezepte hergestellt werden, beispielsweise auf der Grundlage von plasmaunterstützten oder thermisch aktivierten CVD-Techniken und dergleichen. Zu beachten ist, dass die Schicht 242 in Form eines Materialschichtstapels vorgesehen werden kann, wobei zumindest die oberste Schicht eine Siliziumsorte aufweist, oder wobei zumindest eine Oberfläche 242s darin eingebaut einen beträchtlichen Anteil an Silizium aufweist. Beim Abscheiden der Schicht 242 wird typischerweise die Oberfläche 242s durch eine gewisse chemische Konfiguration bestimmt, wie dies beispielsweise in Form von Sauerstoff und Wasserstoffatomen gezeigt ist, die chemisch mit dem Silizium der Schicht 242 verbunden sind. Auf Grund von Unregelmäßigkeiten beim Einrichten einer entsprechenden Umgebung für das Bauelement 250 können ferner unerwünschte Moleküle, die durch 242m bezeichnet sind, an der Oberfläche 242s anhaften oder können sogar chemisch mit der Oberfläche 242s mittels einer der Atomsorten 242a und dergleichen verbunden sein. Insbesondere können die Moleküle 242m Arten komplexer Moleküle repräsentieren, die als Kontaminationsstoffe betrachtet werden können und die typischerweise die weitere Bearbeitung beeinflussen, etwa durch Modifizieren der gesamten Grenzflächeneigenschaften und dergleichen. Durch Vorsehen einer Oberflächenbehandlung auf der Grundlage von Fluorradikalen können folglich die chemischen Bindungen an der Oberfläche 242s aufgebrochen werden und ein großer Anteil an Silizium-Fluor-Bindungen kann wieder hergestellt werden, wodurch sich ebenfalls das Freisetzen unerwünschter Moleküle 242m und auch das Entfernen gebundener Sorten 242a mit hoher Effizienz ergibt, beispielsweise im Vergleich zu anderen Oberflächenbehandlungen, die konventioneller Weise angewendet werden, wie dies auch zuvor erläutert ist.
  • 2b zeigt schematisch das Halbleiterbauelement 250, wenn es der Einwirkung eines Oberflächenprozess 202 unterliegt, in welchem Fluorradikale 202r mit einer gewünschten Konzentration vorhanden sind, um mit der Oberfläche 242s in Wechselwirkung zu treten. Die reaktive Prozessumgebung 202 kann auf der Grundlage eines Plasmas erzeugt werden, das wiederum in einer geeigneten Prozessanlage aufgebaut wird, die geeignet ausgebildet wird, um plasmaunterstützte Abscheideprozesse und dergleichen auszuführen. In anderen Fällen werden die Fluorradikale 202r in einer entfernten Prozesskammer erzeugt und werden der Umgebung 202 auf der Grundlage geeigneter Zufuhrleitungen zugeleitet, wie dies auch für etablierte Plasmaanlagen mit entfernter Plasmaerzeugung und dergleichen bekannt ist. Die Prozessumgebung 202 kann durch Zuführen von zusätzlichen Gasen, etwa Argon, Helium und dergleichen eingerichtet werden, um damit in geeigneter Weise die Konzentration der Radikale 202r zu steuern. Es sollte beachtet werden, dass geeignete Parameter in Bezug auf Temperatur, Druck und dergleichen effizient auf Basis entsprechender Parameter bestimmt werden können, die in konventionellen Oberflächenbehandlungen angewendet werden, während anderseits eine geeignete Konzentration der Fluorradikale 202r durch Experimente bestimmt wird, beispielsweise durch Bestimmen des Ergebnisses der Wechselwirkung der Umgebung 202 mit der Oberfläche 242s, wobei dies bewerkstelligt werden kann unter Anwendung von Inspektionstechniken, die sehr sensitiv auf chemische Bindungen reagieren. Beispielsweise kann die Fourier-transformierte Infrarotspektroskopie (FTIR) effizient angewendet werden, um die Modifizierung der Oberfläche 242s zu überwachen, wobei in Verbindung mit anderen Überwachungstechniken auch der Grad an Oberflächenschädigung beobachtet werden kann. Auf der Grundlage der Eigenschaften der Schicht 242 können somit geeignete Prozessparameter, etwa im Hinblick auf die Durchflussraten von Vorstufengasen zur Herstellung der Fluorradikale 202r und im Hinblick auf jegliche verdünnende Gase daher eingerichtet werden. Zu beachten ist, dass eine breite Fülle an fluorenthaltenden Vorstufengasen verwendet werden kann, etwa F2, NF3, C3F8, etc. können in Verbindung mit konventionellen plasmaunterstützten Abscheideanlagen verwendet werden, um die Fluorradikale 202r zu erzeugen.
  • 2c zeigt schematisch das Halbleiterbauelement 250, in welchem Radikale 202r auf der Grundlage einer Prozessumgebung 202a eingerichtet werden, in der ein thermisch aktivierter Mechanismus angewendet wird. Dazu wird beispielsweise Chlorfluorid (CIF3) als ein fluorenthaltendes Vorstufenmaterial verwendet, möglicherweise in Verbindung mit inerten Gasen, etwa Argon, Helium und dergleichen, um die Radikale 202r auf der Grundlage erhöhter Temperaturen im Bereich von ungefähr 100 bis 200 Grad C zu erzeugen. Auch in diesem Falle kann ein geeigneter Satz an Prozessparametern effizient auf der Grundlage von Experimenten bestimmt werden, wobei zumindest ein Prozessparameter so variiert wird, dass der gewünschte Grad an Oberflächenmodifizierung ohne Schädigung der Materialschicht 242 erreicht wird.
  • 2d zeigt schematisch das Bauelement 250 nach der Oberflächenbehandlung der Schicht 242 auf Basis von Fluorradikalen. Wie gezeigt, sind an der Oberfläche 242s viele Silizium-Fluor-Bindungen 242b vorhanden, wodurch andere Atomsorten und auch unerwünschte Moleküle in Form von anhaftenden Molekülen, chemisch gebundenen Molekülen und dergleichen, entfernt werden. Somit kann nach der Behandlung die Oberfläche 242s mit einem hohen Grad an Gleichmäßigkeit im Hinblick auf chemisches Verhalten in einem nachfolgenden chemisch aktivierten Abscheideprozess bereitgestellt werden.
  • 2e zeigt schematisch das Halbleiterbauelement 250, wenn es der Einwirkung eines chemischen Abscheideprozesses 203 unterliegt, in welchem eine weitere dielektrische Materialschicht 231 auf der Schicht 242 gebildet wird. Dazu können gut etablierte chemische Dampfabscheideverfahren, etwa CVD-artige Abscheideprozesse, angewendet werden, wobei typischerweise die Silizium-Fluor-Bindungen 242b aus 2d aufgebrochen und durch eine chemische Bindung 242 besetzt werden, die zwischen dem Silizium der Schicht 242 und einer chemisch reaktiven Komponente der Schicht 231 gebildet wird. Auf diese Weise haftet die Schicht 231 stark an der siliziumenthaltenden Materialschicht 242, da die entsprechende Grenzfläche 242i auf der Grundlage einer hohen Dichte an chemischen Bindungen erzeugt wird, wodurch der Grenzfläche 242i bessere mechanische Stabilität verliehen wird. In einigen anschaulichen Ausführungsformen wird die dielektrische Schicht 231 in Form eines dielektrischen Materials mit kleinem ε bereitgestellt wird, das beispielsweise in kritischen Bereichen bei der Herstellung von halbleiterbasierten Schaltungselementen, etwa von Transistoren und dergleichen, verwendet wird, während in anderen Fällen die Schicht 231 ein dielektrisches Zwischenschichtmaterial in einem komplexen Metallisierungssystem repräsentiert, wie dies auch zuvor erläutert ist.
  • In dieser Hinsicht sollte beachtet werden, dass die Dielektrizitätskonstante von dielektrischen Materialien auf der Grundlage gut etablierter Messtechniken ermittelt werden kann, beispielsweise durch Bilden einer geeigneten kapazitiven Struktur auf Testsubstraten oder Testgebieten und durch Messen der elektrischen Antwort der kapazitiven Struktur auf einen elektrischen Stimulus. Aus der erhaltenen elektrischen Antwort kann dann die Dielektrizitätskonstante des dielektrischen Materials effizient bestimmt werden. In ähnlicher Weise kann eine Dielektrizitätskonstante, die mit einem gewissen dielektrischen Material verknüpft ist, durch die Materialzusammensetzung bestimmt werden, auch wenn diese einen gewissen Grad an Porosität aufweist, und die Dielektrizitätskonstante kann für eine geeignete kapazitive Struktur unter Anwendung der interessierenden Materialzusammensetzung gemessen werden. Es sollte beachtet werden, dass Werte für eine Dielektrizitätskonstante somit so verstanden werden, dass diese sich auf einer gewissen Messstrategie beziehen, wobei typischerweise die jeweiligen Messergebnisse für die Dielektrizitätskonstante in weniger als ungefähr 2 bis 5% unterschiedlich sind. In diesem Sinne ist ein dielektrisches Material mit einer Dielektrizitätskonstante von 3,0 oder weniger generell als ein dielektrisches Material mit kleinem ε bezeichnet, während ein ULK-Material als ein Material betrachtet wird, das eine Dielektrizitätskonstante von 2,7 oder weniger besitzt.
  • 2f zeigt schematisch das Halbleiterbauelement 250 gemäß weiterer anschaulicher Ausführungsformen. Wie gezeigt, hat die Materialschicht 242 die Oberflächenbehandlung auf der Grundlage von Fluorradikalen durchlaufen, wie dies zuvor erläutert ist, und diese wird einer Abscheideumgebung 203a ausgesetzt, in der die Materialschicht 241 so gebildet wird, dass diese eine sehr geringe Dielektrizitätskonstante aufweist, indem beispielsweise das Material als ein im Wesentlichen poröses Material und dergleichen aufgebracht wird. In vielen Fällen umfasst die Abscheideumgebung 203a eine Kohlenstoffsorte, da gegenwärtig in vielen Materialien mit sehr kleinem ε ein Kohlenstoffmaterial eingebaut ist. In diesem Falle kann das Fluor, das an der Grenzfläche 242i beim Bilden der Schicht 231 vorhanden ist, effizient mit der Kohlenstoffsorte in Wechselwirkung treten, wodurch der Kohlenstoff aus der Grenzfläche 242i entfernt wird, da flüchtige Kohlenstofffluoridmoleküle erzeugt werden, die durch 202c angegeben sind, wodurch die Grenzfläche 242i im Hinblick auf die Kohlenstoffsorte zunehmend „verarmt“. Das lokale Entfernen des Kohlenstoffs aus der Grenzfläche 242i kann vorteilhaft sein im Hinblick auf eine bessere Grenzflächenstabilität da insbesondere in ULK-Materialien komplexer Metallisierungssysteme die Anwesenheit von Kohlenstoff an der Grenzfläche als eine wesentliche Quelle für eine reduzierte Stabilität erkannt wurde.
  • Nach der Herstellung der dielektrischen Schicht 231 auf der Schicht 242 mit der verbesserten Grenzfläche 242i geht die weitere Bearbeitung weiter mittels geeigneter Prozessschemata, wie dies zum Fertigstellen des Bauelements 250 erforderlich ist. Beispielsweise werden weitere Materialschichten über der Schicht 231 aufgebracht, wobei zumindest einige dieser Schichten einer Oberflächenbehandlung auf der Grundlage von Fluorradikalen unterzogen werden, wenn diese einen siliziumenthaltenden Oberflächenbereich besitzen, um damit bessere Abscheidebedingungen beim Ausführen eines weiteren chemisch aktivierten Abscheideprozesses zu erreichen. Auf diese Weise kann eine erhöhte Stabilität des resultierenden Materialschichtstapels erreicht werden, selbst wenn sensitive Materialien, etwa Materialien mit kleinem ε und ULK-Materialien aufgebracht werden.
  • Die 2g zeigt schematisch das Halbleiterbauelement 250 in einer weiter fortgeschrittenen Fertigungsphase gemäß anschaulicher Ausführungsformen. Wie gezeigt, umfasst das Bauelement 250 eine Bauteilebene 280, die über dem Substrat 251 ausgebildet ist, wobei die Bauteilebene 280 als eine oder mehrere Materialschichten zu verstehen ist, in und über welchen mehrere Schaltungselemente 281, etwa Transistoren und dergleichen, ausgebildet sind. Ferner ist ein Metallisierungssystem 260 über der Bauteilebene 280 ausgebildet und umfasst mehrere Metallisierungsschichten, etwa Schichten 220, 230 und 270. Zumindest einige der Metallisierungsschichten 220, 230, 270 können auf der Grundlage dielektrischer Materialien mit kleinem ε oder auf der Grundlage von ULK-Materialien hergestellt sein, um das Leistungsverhalten zu verbessern, wie dies auch zuvor erläutert ist. Beispielsweise umfasst die Metallisierungsschicht 220 das dielektrische Material 221 und Metallleitungen 225, die mit der Bauteilebene 280 verbunden sind. In ähnlicher Weise umfasst die Metallisierungsschicht 230 Metallleitungen und Kontaktdurchführungen 235, um mit der Metallisierungsschicht 220 eine Verbindung herzustellen. Des weiteren umfasst die Metallisierungsschicht 270 Metallleitungen und Kontaktdurchführungen 275, um eine Verbindung mit der Metallisierungsschicht 230 herzustellen. Es sollte beachtet werden, dass mehr oder weniger Metallisierungsschichten in dem Metallisierungssystem 260 vorgesehen sein können, wobei dies von der gesamten Komplexität des Bauelements 250 abhängt. In der gezeigten Ausführungsform umfasst die Metallisierungsschicht 230 die siliziumenthaltende Materialschicht 242, die somit eine dielektrische Deckschicht und eine Ätzstoppschicht darstellt, an die sich das dielektrische Material 231 anschließt, das in Form eines dielektrischen Materials mit kleinem ε oder in Form eines ULK-Materials vorgesehen wird. Im Gegensatz zu der in 1b gezeigten Struktur ist somit die Menge an Material mit reduzierter Dielektrizitätskonstante größer im Vergleich zu Konzepten, in denen weitere Übergangsschichten und dergleichen vorgesehen sind. Somit kann generell ein besseres Leistungsverhalten des Metallisierungssystems 260 erreicht werden. In der gezeigten Ausführungsform umfasst ferner die Metallisierungsschicht 270 eine Ätzstoppschicht 272 in Form eines siliziumenthaltenden Materials, die einen ähnlichen Aufbau wie die Schicht 242 besitzt. Ein dielektrisches Material 271 ist direkt auf der Schicht 272 ausgebildet und repräsentiert ein dielektrisches Material mit kleinem ε oder ein ULK-Material.
  • Im Allgemeinen kann das Bauelement 250 auf der Grundlage einer beliebigen geeigneten Prozessstrategie aufgebaut werden, beispielsweise durch Erzeugen der Schaltungselemente 281 gemäß den Entwurfsregeln, woran sich das Herstellen des Metallisierungssystems 260 anschließt, wobei auch zumindest einige der Metallleitungen und Kontaktdurchführungen 225, 235, 275 mit einer Breite oder generell mit einer lateralen Abmessung von 100 nm und deutlich weniger erforderlich ist. Nach dem Vorsehen der Metallisierungsschicht 220 und der Metallleitungen 225 wird die siliziumenthaltende Schicht 242 hergestellt, wie dies auch zuvor erläutert ist, woran sich das Abscheiden des Materials 231 anschließt, wobei die dazwischen liegende Oberflächenbehandlung auf der Grundlage der Fluorradikale für bessere Grenzflächeneigenschaften sorgt, wie dies auch zuvor erläutert ist. Nach der Strukturierung der Materialien 231 und 242 werde die Metallleitungen und Kontaktdurchführungen 235 hergestellt, woran sich die Herstellung der Metallisierungsschicht 270 anschließt, was auf der Grundlage der gleichen Prozesstechniken erfolgen kann, wie sie auch zuvor mit Bezug zu der Metallisierungsschichtung 230 erläutert sind. Folglich kann für ansonsten gleiche Bauteilparameter das Metallisierungssystem 260 mit einem besseren elektrischen Leistungsvermögen im Vergleich zu dem Metallisierungssystem 160 bereitgestellt werden, wie dies zuvor erläutert ist, während gleichzeitig eine höhere mechanische Stabilität erreicht wird. Z. B. kann das Halbleiterbauelement 250 auf der Grundlage eines Aufschmelzprozesses in ein Gehäuse eingebracht werden, wie dies auch zuvor mit Bezug zu 1a erläutert ist, wenn dies unter Bezugnahme auf das Halbleiterbauelement 150 und das Gehäusesubstrat 170 erfolgt, wobei die ausgeprägten Deformationen nunmehr zu deutlich geringeren Ausbeuteverlusten für das Bauelement 250 führen. In ähnlicher Weise kann die Gesamtzuverlässigkeit während des Betriebs des Bauelements 250 im Zustand mit einem Gehäuse verbessert werden, da bessere Grenzflächeneigenschaften zwischen siliziumenthaltenden Ätzstoppmaterialien und den ULK-Materialien erreicht werden, d. h. die Grenzflächeneigenschaften zwischen den Schichten 242 und 231 können verbessert werden, indem die Fluorbehandlung ausgeführt wird, was zu einer erhöhten Fluorkonzentration führen kann, die noch nach der Fertigstellung des Halbleiterbauelements 250 beobachtbar sein kann. Folglich ist eine Fluorkonzentration der Materialschichten 242 und 231 an deren Grenzfläche maximal, wodurch die besseren Grenzflächeneigenschaften gezeigt werden. In anderen Fällen kann, wenn die Schicht 231 auf der Grundlage von Kohlenstoff hergestellt wird, eine entsprechende Verarmung des Kohlenstoffs an der Grenzfläche beobachtet werden, wie dies auch zuvor erläutert ist, wodurch ebenfalls eine bessere mechanische Stabilität des Schichtstapels 242 und 231 für kohlenstoffbasierte ULK-Materialien angezeigt wird.
  • Es gilt also: Die vorliegende Erfindung stellt Halbleiterbauelemente und Fertigungstechniken bereit, in denen verbesserte Grenzflächeneigenschaften zwischen einer siliziumenthaltenden Materialschicht und einer darüber liegenden Schicht mit einer anderen Materialzusammensetzung erreicht werden, indem die Oberfläche der siliziumenthaltenden Materialschicht mit Fluorradikalen behandelt wird, um damit Silizium-Fluor-Verbindungen an der Grenzfläche beim Abscheiden der weiteren dielektrischen Materialschicht auf der Grundlage eines chemisch aktivierten Abscheideprozesses zu schaffen. Auf diese Weise können empfindliche Materialien, etwa dielektrische Materialien mit kleinem ε und ULK-Materialien mit dem darunter liegenden siliziumenthaltenden Material gebunden werden, so dass eine höhere mechanische Stabilität geschaffen wird, die zur einer höheren Robustheit in Bezug auf Wiederaufschmelzprozesse beim Einbringen des Halbleitersubstrats in ein Gehäuse führen. Auch während des Betriebs des Bauelements kann eine bessere Zuverlässigkeit erreicht werden auf Grund der höheren Robustheit in Bezug auf die thermischen Verspannungen, die typischerweise auf Grund der thermischen Fehlanpassung zwischen dem Gehäuse und dem Halbleitersubstrat auftreten. Im Vergleich zu konventionellen Strategien, in denen ein großer Anteil des Materials mit reduzierter dielektrischer Konstante durch Material mit höherer mechanischer Stabilität ersetzt wird, kann durch das Leistungsverhalten des resultierenden komplexen Metallisierungssystems auf Grund der reduzierten parasitären Kapazität erhöht werden.

Claims (15)

  1. Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren umfasst: Herstellen einer siliziumenthaltenden Materialschicht (242) mit einer siliziumenthaltenden Oberfläche (242s) über einem Substrat (251); Einwirken auf die Oberfläche (242s) der siliziumenthaltenden Materialschicht (242) mit einer reaktiven Prozessumgebung (202), die Fluorradikale (202r) aufweist, so dass Silizium-Fluor-Bindungen (242b) an der Oberfläche (242s) der siliziumenthaltenden Materialschicht (242) erzeugt werden; und nachfolgend Ausführen eines chemischen Dampfabscheideprozesses (203, 203a) derart, dass eine dielektrische Materialschicht (231) auf der Oberfläche (242s), die die Silizium-Fluor-Bindungen (242b) aufweist, gebildet wird, indem Silizium-Fluor-Bindungen aufgebrochen und durch Bindungen mit einer chemisch reaktiven Komponente der dielektrischen Materialschicht (231) ersetzt werden.
  2. Verfahren nach Anspruch 1, wobei Einwirken auf die Oberfläche (242s) der siliziumenthaltenden Materialschicht (242) mit der reaktiven Prozessumgebung (202, 202a) umfasst: Einrichten eines Plasmas auf der Grundlage eines fluorenthaltenden Gases.
  3. Verfahren nach Anspruch 2, wobei das Plasma entfernt zu der siliziumenthaltenden Materialschicht eingerichtet wird.
  4. Verfahren nach Anspruch 2, wobei das Plasma über und in Kontakt mit der siliziumenthaltenden Materialschicht erzeugt wird.
  5. Verfahren nach Anspruch 1, wobei Einwirken auf die Oberfläche der siliziumenthaltenden Materialschicht mittels einer reaktiven Prozessumgebung umfasst: Zuleiten eines fluorenthaltenden Gases zu der Prozessumgebung und Erzeugen der Fluorradikale durch thermisches Aktivieren des fluorenthaltenden Gases.
  6. Verfahren nach Anspruch 5, wobei das fluorenthaltende Gas Chlorfluorid (CIF3) ist.
  7. Verfahren nach Anspruch 1, das ferner umfasst: Steuern einer Konzentration der Fluorradikale in der Prozessumgebung durch Zuführen eines inerten Gases.
  8. Verfahren nach Anspruch 1, das ferner umfasst: Bilden einer Öffnung in dem dielektrischen Material und Füllen der Öffnung mit mindestens einer Metallsorte.
  9. Verfahren nach Anspruch 8, wobei die dielektrische Materialschicht so gebildet wird, dass sie eine Dielektrizitätskonstante von 3,0 oder weniger aufweist.
  10. Verfahren nach Anspruch 9, wobei Ausführen des chemischen Dampfabscheideprozesses umfasst: Vorsehen von Kohlenstoff, der in die dielektrische Materialschicht eingebaut wird.
  11. Verfahren nach Anspruch 1, das ferner umfasst: Bilden einer zweiten siliziumenthaltenden Materialschicht (272) über der siliziumenthaltenden Materialschicht (242), Bilden einer zweiten dielektrischen Materialschicht (271) auf der zweiten siliziumenthaltenden Materialschicht (272) und Einwirken auf die zweite siliziumenthaltende Materialschicht (271) mit Fluorradikalen vor dem Bilden der zweiten dielektrischen Materialschicht (271).
  12. Verfahren nach Anspruch 1, das ferner umfasst: Bilden eines Metallisierungssystems (260) des Halbleiterbauelements durch Verwenden der siliziumenthaltenden Materialschicht (242) und der dielektrischen Materialschicht (231) als eine Deck- und Ätzstoppschicht und als ein dielektrisches Zwischenschichtmaterial einer Metallisierungsschicht (230) des Metallisierungssystems (260) und durch direktes Verbinden des Metallisierungssystems (260) mit einem Gehäusesubstrat (170) durch Ausführen eines Aufschmelzprozesses.
  13. Verfahren mit: Bilden einer Ätzstoppschicht (242) über einem Metallgebiet (225) eines Metallisierungssystems (260) eines Halbleiterbauelements (250), wobei die Ätzstoppschicht (242) eine Oberfläche (242s) mit Silizium aufweist; Einwirken auf die Oberfläche (242s) mit Fluorradikalen (202r), so dass Silizium-Fluor-Bindungen (242b) an der Oberfläche (242s) erzeugt werden; und nachfolgend Bilden einer dielektrischen Materialschicht (231) auf der Oberfläche (242s) durch Ausführen eines chemischen Abscheideprozesses (203a) unter Zufuhr eines kohlenstoffenthaltenden Vorstufenmaterials, in welchem Silizium-Fluor-Bindungen aufgebrochen und flüchtige Kohlenstofffluoridmoleküle (202c) erzeugt werden.
  14. Verfahren nach Anspruch 13, wobei die dielektrische Materialschicht so hergestellt wird, dass sie eine Dielektrizitätskonstante von 3,0 oder weniger besitzt.
  15. Verfahren nach Anspruch 13, wobei Einwirken auf die Oberfläche mit Fluorradikalen umfasst: Einrichten einer Prozessumgebung unter Anwendung eines fluorenthaltenden Reinigungsgases und/oder eines chlor- und fluorenthaltenden Gases.
DE102010038739.8A 2010-07-30 2010-07-30 Verfahren zur Herstellung eines Halbleiterbauelements mit erhöhter Stabilität eines komplexen Materialstapels durch Vorsehen von fluorangereicherten Grenzflächen Active DE102010038739B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102010038739.8A DE102010038739B4 (de) 2010-07-30 2010-07-30 Verfahren zur Herstellung eines Halbleiterbauelements mit erhöhter Stabilität eines komplexen Materialstapels durch Vorsehen von fluorangereicherten Grenzflächen
US13/115,192 US8609555B2 (en) 2010-07-30 2011-05-25 Increased stability of a complex material stack in a semiconductor device by providing fluorine enriched interfaces

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010038739.8A DE102010038739B4 (de) 2010-07-30 2010-07-30 Verfahren zur Herstellung eines Halbleiterbauelements mit erhöhter Stabilität eines komplexen Materialstapels durch Vorsehen von fluorangereicherten Grenzflächen

Publications (2)

Publication Number Publication Date
DE102010038739A1 DE102010038739A1 (de) 2012-02-02
DE102010038739B4 true DE102010038739B4 (de) 2018-10-11

Family

ID=45471162

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010038739.8A Active DE102010038739B4 (de) 2010-07-30 2010-07-30 Verfahren zur Herstellung eines Halbleiterbauelements mit erhöhter Stabilität eines komplexen Materialstapels durch Vorsehen von fluorangereicherten Grenzflächen

Country Status (2)

Country Link
US (1) US8609555B2 (de)
DE (1) DE102010038739B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10181443B2 (en) * 2013-02-04 2019-01-15 Taiwan Semiconductor Manufacturing Company Limited Support structure for barrier layer of semiconductor device
US9362239B2 (en) * 2014-10-21 2016-06-07 Globalfoundries Inc. Vertical breakdown protection layer
US9947540B2 (en) * 2015-07-31 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Pre-deposition treatment and atomic layer deposition (ALD) process and structures formed thereby
US11004773B2 (en) * 2019-04-23 2021-05-11 Sandisk Technologies Llc Porous barrier layer for improving reliability of through-substrate via structures and methods of forming the same
US20240087882A1 (en) * 2022-09-09 2024-03-14 Applied Materials, Inc. Fluorine-doped silicon-containing materials

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6251770B1 (en) 1999-06-30 2001-06-26 Lam Research Corp. Dual-damascene dielectric structures and methods for making the same
US20020133258A1 (en) * 2001-01-12 2002-09-19 Applied Materials. Inc. Nitrogen doping of FSG layer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665611A (en) * 1996-01-31 1997-09-09 Micron Technology, Inc. Method of forming a thin film transistor using fluorine passivation
US6472315B2 (en) * 1998-03-30 2002-10-29 Intel Corporation Method of via patterning utilizing hard mask and stripping patterning material at low temperature
JP2005033173A (ja) * 2003-06-16 2005-02-03 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2005136215A (ja) * 2003-10-30 2005-05-26 Toshiba Corp 半導体装置
DE102006004428B4 (de) * 2006-01-31 2017-12-21 Globalfoundries Inc. Technik zum zerstörungsfreien Überwachen der Metallablösung in Halbleiterbauelementen
US7781306B2 (en) * 2007-06-20 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6251770B1 (en) 1999-06-30 2001-06-26 Lam Research Corp. Dual-damascene dielectric structures and methods for making the same
US20020133258A1 (en) * 2001-01-12 2002-09-19 Applied Materials. Inc. Nitrogen doping of FSG layer

Also Published As

Publication number Publication date
DE102010038739A1 (de) 2012-02-02
US8609555B2 (en) 2013-12-17
US20120025392A1 (en) 2012-02-02

Similar Documents

Publication Publication Date Title
DE102009035437B4 (de) Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
DE102006001254B4 (de) Verfahren zur Herstellung von Lotkugeln mit einer stabilen Oxidschicht durch Steuern der Aufschmelzumgebung
DE102005057075B4 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
DE102010038739B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit erhöhter Stabilität eines komplexen Materialstapels durch Vorsehen von fluorangereicherten Grenzflächen
DE102005035728B3 (de) Verfahren zum Reduzieren der Kontamination durch Entfernung eines Zwischenschichtdielektrikums von dem Substratrand
DE102011087279A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102007004867A1 (de) Erhöhen der Zuverlässigkeit von kupferbasierten Metallisierungsstrukturen in einem Mikrostrukturbauelement durch Anwenden von Aluminiumnitrid
DE112013007166B4 (de) Bewahrung von Umverteilungsleitungen feiner Teilung
DE102008016427A1 (de) Drahtbonden auf reaktiven Metalloberflächen einer Metallisierung eines Halbleiterbauelements durch Vorsehen einer Schutzschicht
DE102019123272A1 (de) Verbindungsstruktur und Verfahren zum Bilden derselben
DE102008063401A1 (de) Halbleiterbauelement mit einem kosteneffizienten Chipgehäuse, das auf der Grundlage von Metallsäuren angeschlossen ist
DE102006030266A1 (de) Verringern der Kontamination von Halbleitersubstraten während der Metallisierungsbearbeitung durch Bereitstellen einer Schutzschicht am Substratrand
DE102009010885B4 (de) Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür
DE102010040065A1 (de) Verspannungsreduktion in einem Chipgehäuse unter Anwendung eines Chip-Gehäuse-Verbindungsschemas bei geringer Temperatur
DE102007063268A1 (de) Drahtverbindung mit aluminiumfreien Metallisierungsschichten durch Oberflächenkonditionierung
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE102008054069B4 (de) Reduzierte Scheibendurchbiegung in Halbleitern durch Verspannungstechniken im Metallisierungssystem
DE102009010844B4 (de) Bereitstellen eines verbesserten Elektromigrationsverhaltens und Verringern der Beeinträchtigung empfindlicher dielektrischer Materialien mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen
DE102010030759B4 (de) Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse
DE102008045035A1 (de) Verbessern der Strukturintegrität von Dielektrika mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen unter Anwendung einer Risse verhindernden Materialschicht
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102010040071A1 (de) Wiederherstellung von Oberflächeneigenschaften empfindlicher Dielektrika mit kleinem ε in Mikrostrukturbauelementen unter Anwendung einer in-situ-Oberflächenmodifizierung
DE102005063089A1 (de) Verfahren zum Reduzieren der Kontaminierung durch Vorsehen einer Ätzstoppschicht am Substratrand
WO2007147790A1 (de) Verfahren zur selektiven entspiegelung einer halbleitergrenzfläche durch eine besondere prozessführung
DE102006051496B4 (de) Halbleiterbauelement mit einem porösen Materialschichtstapel mit kleinem ε mit reduzierter UV-Empfindlichkeit und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023522000

Ipc: H01L0021768000

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LLC & CO. K, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LLC & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LLC & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE