DE102009035437B4 - Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist - Google Patents

Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist Download PDF

Info

Publication number
DE102009035437B4
DE102009035437B4 DE102009035437A DE102009035437A DE102009035437B4 DE 102009035437 B4 DE102009035437 B4 DE 102009035437B4 DE 102009035437 A DE102009035437 A DE 102009035437A DE 102009035437 A DE102009035437 A DE 102009035437A DE 102009035437 B4 DE102009035437 B4 DE 102009035437B4
Authority
DE
Germany
Prior art keywords
copper
layer
semiconductor device
metallization
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102009035437A
Other languages
English (en)
Other versions
DE102009035437A1 (de
Inventor
Axel Walter
Matthias Lehr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102009035437A priority Critical patent/DE102009035437B4/de
Priority to US12/839,026 priority patent/US8450206B2/en
Priority to CN2010800386505A priority patent/CN102576699A/zh
Priority to CN201610078238.5A priority patent/CN105655312A/zh
Priority to PCT/IB2010/053457 priority patent/WO2011013091A2/en
Priority to TW099125274A priority patent/TWI533423B/zh
Publication of DE102009035437A1 publication Critical patent/DE102009035437A1/de
Application granted granted Critical
Publication of DE102009035437B4 publication Critical patent/DE102009035437B4/de
Priority to US13/870,411 priority patent/US9324631B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

Halbleiterbauelement (200) mit: einem über einem Substrat gebildeten Metallisierungssystem, das mehrere Metallisierungsschichten aufweist, wovon zumindest einige ein dielektrisches Material mit kleinem ε aufweisen; einer Verspannungspufferschicht (260), die über einer letzten Metallisierungsschicht (140) des Metallisierungssystems (120) gebildet ist, wobei die Verspannungspufferschicht (260) kupferenthaltende Puffergebiete (265) aufweist, die mit kupferenthaltenden Kontaktanschlussflächen (242) in Verbindung stehen, die in der letzten Metallisierungsschicht (140) des Metallisierungssystems (120) vorgesehen und voneinander durch Isoliergräben (266) getrennt sind; bleifreien Kontaktelementen (210), die auf Teilen der kupferenthaltenden Puffergebiete (265) ausgebildet sind; und einem Gehäusesubstrat, das mit dem Metallisierungssystem (120) über die bleifreien Kontaktelemente (210) verbunden ist; und wobei die Verspannungspufferschicht (260) ferner ein dielektrisches Abstandshaltermaterial, das das Puffergebiet lateral einschließt, und ein weiteres dielektrisches Material oberhalb des dielektrischen Abstandshaltermaterials und die Isoliergräben (266) füllend aufweist.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung integrierte Schaltungen und betrifft insbesondere Techniken zur Verringerung der Wechselwirkung zwischen einem Chip und einem Gehäuse, die durch eine thermische Fehlanpassung zwischen dem Chip und dem Gehäuse hervorgerufen wird.
  • Beschreibung des Stands der Technik
  • Halbleiterbauelemente werden typischerweise auf im Wesentlichen scheibenförmigen Substraten hergestellt, die aus einem geeigneten Material aufgebaut sind. Der Hauptanteil an Halbleiterbauelementen mit sehr komplexen elektronischen Schaltungen wird gegenwärtig in der absehbaren Zukunft auf der Grundlage von Silizium hergestellt, wodurch Siliziumsubstrate und siliziumenthaltende Substrate, etwa SOI-(Silizium-auf-Isolator-)Substrate, zu geeigneten Trägermaterialien werden, um Halbleiterbauelemente, etwa Mikroprozessoren, SRAM, ASIC's (anwendungsspezifische IC's) Systeme auf einem Chip (SoC) und dergleichen herzustellen. Die einzelnen integrierten Schaltungen sind in einem Array auf der Scheibe angeordnet, wobei die meisten Fertigungsschritte, die sich auf einige 100 oder mehr einzelne Prozessschritte in komplexen integrierten Schaltungen belaufen können, gleichzeitig für alle Bereiche auf dem Substrat ausgeführt werden, mit Ausnahme von Photolithographieprozessen, Messprozessen und dem Einbringen der einzelnen Bauelemente in ein Gehäuse, nach der Vereinzelung des Substrats. Daher zwingen ökonomische Rahmenbedingungen die Halbleiterhersteller dazu, die Substratabmessungen ständig zu verringern, wodurch auch die Fläche vergrößert wird, die zum Herstellen der eigentlichen Halbleiterbauelemente verfügbar ist, und wodurch somit die Produktionsausbeute gesteigert wird.
  • Zusätzlich zum Vergrößern der Substratfläche ist es auch wichtig, die Ausnutzung der Substratfläche bei einer vorgegebenen Substratgröße zu optimieren, um möglichst viel Substratfläche für Halbleiterbauelemente und/oder Teststrukturen, die für Prozesssteuerungszwecke verwendet werden, auszunutzen. In dem Versuch, die nutzbare Oberfläche bei einer gegebenen Substratgröße zu maximieren, werden die Strukturgrößen von Schaltungselementen ständig in der Größe verringert. Auf Grund dieser vorhandenen Anforderung zum Verringern der Strukturgrößen in komplexen Halbleiterbauelementen wird Kupfer in Verbindung mit dielektrischen Materialien mit kleinem ε häufig als Alternative bei der Herstellung sogenannter Verbindungsstrukturen eingesetzt, die Metallleitungsschichten und dazwischen liegende Kontaktdurchführungsschichten enthalten und damit Metallleitungen als Verbindungen innerhalb der Ebenen und Kontaktdurchführungen als Verbindung zwischen den Ebenen aufweisen, wobei diese Strukturen die einzelnen Schaltungselemente in Bezug auf die erforderliche Funktion der integrierten Schaltung miteinander verbinden. Typischerweise ist eine Vielzahl von Metallisierungsschichten und Kontaktdurchführungsschichten in gestapelter Weise erforderlich, um die Verbindung zwischen allen internen Schaltungselementen und den I/O-(Eingabe/Ausgabe-), Leistungs- und Masseanschlussflächen des betrachteten Schaltungsaufbaus einzurichten.
  • Für äußerst größenreduzierte integrierte Schaltungen ist die Signalausbreitungsverzögerung nicht mehr durch die Schaltungselemente selbst, etwa durch die Feldeffekttransistoren und dergleichen begrenzt, sondern ist auf Grund der erhöhten Dichte an Schaltungselementen, die wiederum eine noch höhere Anzahl an elektrischen Verbindungen erfordert, durch den geringen Abstand der Metallleitungen beschränkt, da die Kapazität zwischen den Leitungen sich vergrößert und zudem eine geringere Leitfähigkeit der Leitungen auf Grund der geringeren Querschnittsfläche auftritt. Aus diesem Grunde werden übliche Dielektrika, etwa Siliziumdioxid (ε > 4) und Siliziumnitrid (ε > 7) durch dielektrische Materialien mit einer geringeren Permittivität ersetzt, die daher als Dielektrika mit kleinem ε mit einer relativen Permittivität von 3 oder weniger bezeichnet werden. Jedoch sind die Dichte und die mechanische Stabilität oder Festigkeit der Materialien mit kleinem ε deutlich geringer im Vergleich zu gut erprobten Dielektrika wie Siliziumdioxid und Siliziumnitrid. Während der Herstellung des Metallisierungssystems und nachfolgender Fertigungsprozesse der integrierten Schaltungen hängt somit die Ausbeute von den mechanischen Eigenschaften dieser empfindlichen dielektrischen Materialien und ihrer Haftung an andere Materialien ab.
  • Zusätzlich zu den Problemen einer geringeren mechanischen Stabilität komplexer dielektrischer Materialien mit einer Dilektrizitätskonstante von 3,0 und deutlich weniger wird auch die Bauteilzuverlässigkeit durch diese Materialien während des Betriebs komplexer Halbleiterbauelemente auf Grund einer Wechselwirkung zwischen dem Chip und dem Gehäuse beinflusst, die durch eine thermische Fehlanpassung der entsprechenden thermischen Ausdehnungskoeffizienten unterschiedlichen Materialien hervorgerufen wird. Beispielsweise wird bei der Herstellung komplexer integrierter Schaltungen zunehmend eine Kontakttechnologie bei der Verbindung des Gehäusesubstrats mit dem Chip angewendet, die als Flip-Chip-Gehäuse-Technik bzw. Gehäusetechnik mit umgedrehten Chip bekannt ist. Im Gegensatz zu gut bekannten Drahtverbindungstechniken, in denen geeignete Kontaktanschlussflächen am Rand der letzten Metallschicht des Chips vorgesehen sind und die mit entsprechenden Anschlüssen des Gehäuses mittels eines Drahtes verbunden werden, wird in der Flip-Chip-Technik eine entsprechende Höckerstruktur auf der letzten Metallisierungsschicht vorgesehen, beispielsweise unter Anwendung von Aluminium als abschließendes Metall in Verbindung mit einem Lotmaterial, wobei diese Struktur mit zugehörigen Kontaktanschlussflächen des Gehäuses in Kontakt gebracht wird. Nach dem Aufschmelzen des Lotmaterials wird somit eine zuverlässige elektrische und mechanische Verbindung zwischen dem Abschlussmetall, das auf der letzten Metallisierungsschicht gebildet ist, und den Kontaktanschlussflächen des Gehäuseträgers erreicht. Auf diese Weise kann eine große Anzahl elektrischer Verbindungen über die gesamte Chipfläche hinweg in letzten Metallisierungsschicht bei geringem Kontaktwiderstand und geringer parasitärer Kapazität hergestellt werden, wodurch die I/O-(Eingabe/Ausgabe-)Ressourcen bereitgestellt werden, die für komplexe integrierte Schaltungen, etwa CPU's, Speicherbauelemente und dergleichen erforderlich sind. Während der jeweiligen Prozesssequenz zum Verbinden der Höckerstruktur mit einem Gehäuseträger wird ein gewisses Maß an Druck und/oder Wärme auf das Verbundbauelement ausgeübt, um damit eine zuverlässige Verbindung zwischen jedem Höcker, der auf dem Chip gebildet ist, und den Höckern oder Anschlussflächen, die auf dem Gehäusesubstrat vorgesehen sind, einzurichten. Die thermisch oder mechanisch hervorgerufene Verspannung kann jedoch auch auf die darunter liegenden Metallisierungsschichten einwirken, die typischerweise Dielektrika mit kleinem ε oder dielektrische Materialien mit sehr kleinem ε (ULK) aufweisen, wodurch die Wahrscheinlichkeit des Erzeugens von Defekten in Form von Rissen, Materialablösungen und dergleichen auf Grund der geringen mechanischen Stabilität und der geringeren Haftung zu anderen Materialien deutlich erhöht wird.
  • Während des Betriebs des fertig gestellten Halbleiterbauelements, das an einem entsprechenden Gehäusesubstrat angebracht ist, kann auch eine beträchtliche mechanische Verspannung auf Grund einer ausgeprägten Fehlanpassung im thermischen Ausdehnungsverhaltens des siliziumbasierten Halbleiterchips und des Gehäusesubstrats auftreten, da in der Massenproduktion komplexer integrierter Schaltungen ökonomische Vorgaben typischerweise die Verwendung spezieller Substratmaterialien für das Gehäuse erfordern, etwa in Form organischer Materialien, die eine deutlich unterschiedliche thermische Leitfähigkeit und einen anderen thermischen Ausdehnungskoeffizienten im Vergleich zu Siliziumchip besitzen.
  • In der U 6 943 440 B2 wird ein Verfahren zur Herstellung einer dicken ILD-Schicht beschrieben, in dem über einem Substrat ein Metallisierungssystem gebildet wird, das mehrere Metallisierungsschichten aufweist, wovon zumindest einige ein dielektrisches Material mit kleinem ε aufweisen, und ein Verspannungspufferschicht über einer letzten Metallisierungsschicht des Metallisierungssystems gebildet wird, wobei die Verspannungspufferschicht ein metallenthaltendes Puffergebiet aufweist, das mit einer kupferenthaltenden Kontaktanschlussfläche in Verbindung steht, die in der letzten Metallisierungsschicht des Metallisierungssystems vorgesehen ist.
  • In der US 2006/0 273 463 A1 wird ein Halbleiterbauteil mit einer ersten Isolierschicht und Verdrahtungsschicht und einer zweiten Isolierschicht auf der ersten Isolierschicht und der Verdrahtungsschicht beschrieben.
  • In der US 2005/0 127 530 A1 wird ein Halbleiterbauteil mit einer oberen Verdrahtungsschicht und einer oberen dielektrischen Schicht über einer Halbleiterstruktur beschrieben.
  • Mit Bezug zu den 1a und 1b wird ein typischer konventioneller Aufbau eines Halbleiterbauelements mit einer Lothöckerstruktur nachfolgend detaillierter beschrieben.
  • 1a zeigt schematisch eine Draufsicht des Aufbaus oder der Gestaltung eines Halbleiterbauelements 100, in welchem die mechanischen und elektrischen Verbindungen zwischen ein Gehäuse und dem Bauelement 100, d. h. einen speziellen Chip oder Chipbereich 101, auf der Grundlage einer Lothöckerstruktur einzurichten ist. Zu diesem Zweck wird eine geeignete Verteilung von Kontaktelementen 110 über die gesamte Fläche des Chips 101 bereitgestellt, wobei, wie zuvor erläutert ist, nahezu die gesamte Fläche des Chips 101 für das geeignete Anordnen der Kontaktelemente 110 verfügbar ist. Auf diese Weise kann eine sehr komplexe Kontaktstruktur erreicht werden, wobei jedes der Kontaktelemente 110 mit einem Gegenstück einer Anschlussfläche oder eines Höckers eines entsprechenden Gehäusesubstrats während eines einzelnen Fertigungsprozesses verbunden wird im Gegensatz zu den entsprechenden Drahtverbindungstechniken, in denen ein Verbindungsdraht mit den Verbindungsanschlussflächen des Chips und des Gehäuses in einer im Wesentlichen sequenziellen Weise zu verbinden ist.
  • 1b zeigt schematisch eine Querschnittsansicht des Bauelements 100 gemäß dem Schnitt IIb in 1a. Wie gezeigt, umfasst das Bauelement 100 den Chip 101, der als das grundlegendste Substrat zu verstehen ist, über welchem Schaltungselemente und dergleichen gebildet werden. Das Substrat 101 ist typischerweise in Form eines isolierenden Substrats, eines Halbleitermaterials und dergleichen vorgesehen. Es sollte beachtet werden, dass in und über dem Substrat 101 typischerweise eine Vielzahl an Schaltungselementen, etwa Transistoren, Kondensatoren, Widerständen und dergleichen, vorgesehen ist gemäß der Schaltungsfunktion, die in dem Bauelement 100 einzurichten ist. Der Einfachheit halber sind derartige Schaltungselemente, die Elemente mit kritischen Abmessungen von 50 nm und weniger in komplexen Bauelementen enthalten können, nicht in 1b gezeigt. Wie zuvor erläutert ist, wird auf Grund der komplexen Gestaltung elektronischer Schaltungen, die in dem Halbleiterbauelement 100 eingerichtet sind, auch ein komplexes Metallisierungssystem 120 typischerweise erforderlich, das eine Vielzahl von Metallisierungsschichten aufweist, die übereinander gestapelt sind, wobei der Einfachheit halber eine Metallisierungsschicht 130 und eine Metallisierungsschicht 140 gezeigt sind. Z. B. weist die Metallisierungsschicht 130 ein dielektrisches Material 131, etwa ein dielektrisches Material mit kleinem ε, ein ULK-Material und dergleichen auf, in welchem Metallleitungen und Kontaktdurchführungen 132 eingebettet sind, die typischerweise auf Kupfer in Verbindung mit geeigneten leitenden Barrierenmaterialien aufgebaut sind, um damit einen zuverlässigen Kupfereinschluss zu erreichen. Zu beachten ist, dass nicht notwendigerweise jede Metallisierungsschicht 120 ein empfindliches dielektrisches Material mit kleinem ε enthält, da unterschiedliche Metallisierungsebene unterschiedliche Leistungseigenschaften erfordern können, beispielsweise im Hinblick auf Strombelastung und die Signalausbreitungsverzögerung. Jedoch sind in jedem Fall typischerweise mehrere Metallisierungsschichten mit einem empfindlichen dielektrischen Material mit kleinem ε versehen, wodurch die gesamte mechanische Stabilität verringert wird, wie zuvor beschrieben ist. Die Metallisierungsschicht 140 repräsentiert die „letzte” Metallisierungsschicht und weist ein geeignetes dielektrisches Material 141 mit Metallgebieten 142 auf, die Kontaktanschlussflächen zur Anbindung an eine Kontaktstruktur oder eine Höckerstruktur 150 repräsentieren, die eigentliche Schnittstelle für das Verbinden des Bauelements 100 mit einem Gehäusesubstrat (nicht gezeigt) repräsentiert. Die Kontakt- oder Höckerstruktur 150 umfasst typischerweise eine Passivierungsschicht 151, die somit das Metallisierungssystem 120 „passiviert”, wobei typischerweise mehrere dielektrische Materialien, etwa Siliziumdioxid, Siliziumoxinitrid, Siliziumnitrid, verwendet werden, um die gewünschten Eigenschaften im Hinblick auf die chemische und mechanische Stabilität zu erreichen. Ein weiteres dielektrisches Material, etwa Polyimid 152 ist auf dem Passivierungsmaterial 151 gebildet. Die Materialien 151 und 152 sind so strukturiert, dass eine Öffnung 150a zumindest zu einem Teil der Kontaktanschlussfläche 142 der letzten Metallisierungsschicht 140 ausgerichtet ist. Wie zuvor erläutert ist, wird in komplexen Metallisierungssystemen, etwa dem System 120, Kupfer vorzugsweise eingesetzt, das ggf. nicht kompatibel ist mit gut etablierten Prozesstechniken und Materialien, die in komplexen Metallisierungssystemen verwendet wurden, die auf der Grundlage von Aluminium aufgebaut sind. Aus diesem Grunde wird häufig ein weiteres Metallmaterial 153, das auch als Abschlussmetall bezeichnet wird, in Form von Aluminium vorgesehen, um als eine Schnittstelle zwischen dem empfindlichen Kupfermaterial der Anschlussfläche 142 und dem Kontaktelement 110 zu dienen. Auf diese Weise können gut etablierte Materialien und Techniken für die Herstellung des Kontaktelements 110 eingesetzt werden, beispielsweise durch Bereitstellen effizienter Metallisierungssysteme unterhalb des Höckers 154, beispielsweise auf der Grundlage von Chrom, Kupfer, Wolfram und dergleichen. Andererseits erfordert das Vorsehen von Aluminium als das Abschlussmetall 153 zusätzliche Ressourcen zum Abscheiden, Strukturieren und Reinigen des Bauelements 100 vor dem eigentlichen Bilden des Kontaktelements 110. D. h., nach der Herstellung des Metallisierungssystems 120 auf der Grundlage gut etablierter Prozesstechniken wird das Passivierungsmaterial 151 abgeschieden und strukturiert, woran sich das Abscheiden des Aluminiummaterials anschließt, das mit dem Abscheiden einer geeigneten Barrierenmaterialschicht, etwa Titan, Titannitrid und dergleichen verbunden sein kann. Daraufhin wird ein komplexer Strukturierungsprozess angewendet, etwa durch Anwenden einer Ätzchemie auf der Grundlage von Brom und dergleichen. Folglich müssen entsprechende Vorstufenmaterialien und Abscheide- und Ätzanlagen für das Bereitstellen des Abschlussmetalls 153 verfügbar sein. Daraufhin wird eine gut etablierter Prozesssequenz angewendet, um das Polyimidmaterial 152 abzuscheiden und dieses zu strukturieren, woran sich das Abscheiden der Höckerunterseitenmaterialien 154 anschließt. Danach wird typischerweise eine Abscheidemaske aufgebracht und es wird ein Lothöckermaterial in Form eines bleienthaltenden Materials auf der Grundlage von Elektroplattiertechniken abgeschieden, woran sich das Entfernen der Abscheidemaske und das Strukturieren des Höckerunterseitenmaterials 154 anschließt. Nach dem Separieren des Halbleiterbauelements 100 in die einzelnen Chips 101, wir das Anbinden eines geeigneten Gehäusesubstrats bewerkstelligt, indem das Bauelement 100 und das Gehäusesubstrat mechanisch gekoppelt werden und indem das Kontaktelement 110 wieder aufgeschmolzen wird, wodurch die gewünschte intermetallische Verbindung zwischen dem Element 110 und der entsprechenden Kontaktanschlussfläche des Gehäusesubstrats hergestellt wird, das ebenfalls einen Lothöcker abhängig von der gesamten Prozessstrategie aufweisen kann. Schließlich wird ein geeignetes Füllmaterial zwischen dem Chip 101, d. h. der Kontaktstruktur 150, und dem Gehäusesubstrat vorgesehen, um damit die mechanische, chemische und thermische Stabilität des Verbundbauelements zu verbessern.
  • Wie zuvor erläutert ist, kann während der Herstellung des Bauelements 100, während des Vorgangs des Verbindens des Bauelements 100 mit einem Gehäusesubstrat und schließlich auch während des Betriebs des Verbundhalbleiterbauelements eine beträchtliche mechanische Verspannung auf das Metallisierungssystem 120 über die Kontaktstruktur 150, d. h. über die Kontaktelemente 110, ausgeübt werden, wobei ein gewisser Grad an Nachgiebigkeit der Kontaktelemente 110, d. h. des bleienthaltenden Lotmaterials, zu einem gewissen Grad an „Pufferwirkung” führt.
  • Bei der Einführung sogenannter bleifreier Lotmaterialien, etwa im Hinblick auf Umweltregularien und dergleichen und auch im Versuch, das thermische und elektrische Leistungsverhalten der Kontaktstruktur 150 weiter zu verbessern, etwa durch Bereitstellen von Kupfersäulen anstelle der Kontaktelemente 110, wird jedoch die mechanische Verspannung in dem Metallisierungssystem 120 noch weiter verstärkt, da diese Materialien typischerweise einen geringern Grad an Nachgiebigkeit besitzen, wodurch deutlich größere Scherungskräfte in die letzte Metallisierungsschicht 140 übertragen werden.
  • Folglich wird in vielen konventionellen Vorgehensweisen die Erhöhung der mechanischen Belastung des Metallisierungssystems 120 die Verwendung von dielektrischen Materialien mit einer größeren mechanischen Stabilität, wodurch jedoch die Dielektrizitätskonstante typischerweise erhöht wird und wodurch somit das gesamte elektrische Leistungsverhalten des Metallisierungssystems 120 verringert wird.
  • Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Erfindung Verfahren und Halbleiterbauelemente, in denen eine Kontaktstruktur, etwa eine Höckerstruktur oder eine Säulenstruktur auf der Grundlage eines bleifreien Materials bereitgestellt wird, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in deren Auswirkung reduziert werden.
  • Überblick über die Erfindung
  • Im Allgemeinen stellt die vorliegende Erfindung Halbleiterbauelemente und Fertigungstechniken bereit, in denen die mechanische Verspannung, die über eine Kontaktstruktur, die auf der Grundlage eines bleifreien Materials hergestellt ist, in ein Metallisierungssystems eines komplexen integrierten Schaltungsbauelements übertragen wird, entsprechend aufgenommen oder „gepuffert”, indem eine Pufferschicht vorgesehen wird, die „dicke” Puffergebiete mit größeren lateralen Abmessungen enthält, auf denen entsprechende Lothöcker oder Metallsäulen herzustellen sind. Auf diese Weise kann den Vorgang des Verbindens eines Halbleiterchips mit einem Gehäusesubstrat und die während des Betriebs des Verbundhalbleiterbauelements hervorgerufenen mechanischen Verspannungen effizient über im Wesentlichen die gesamte Oberfläche des Chips verteilt werden, ohne dass spezielle Modifizierungen in dem Metallisierungssystem erforderlich sind, beispielsweise ohne Verringerung der Menge an dielektrischem Material mit kleinem ε, das darin vorgesehen ist. In einigen anschaulichen offenbarten Aspekten wird die Pufferschicht auf der Grundlage eines Kupfermaterials ohne Verwendung von Aluminium hergestellt, wodurch das Erfordernis für Ressourcen vermieden wird, wie sie typischerweise unter Anwendung von Aluminium als Abschlussmetall erforderlich sind. Zu diesem Zweck wird das Puffergebiet so gebildet, dass es mit entsprechenden Kontaktanschlussflächen der letzten Metallisierungsschicht des Metallisierungssystems in Kontakt ist, wobei die größeren lateralen vertikalen Abmessungen des Kupferkontaktgebiets für die gewünschte mechanische Antwort auf eine thermische Fehlanpassung zwischen dem Halbleiterchip und dem Chipgehäuse sorgen.
  • Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst ein über einem Substrat gebildetes Metallisierungssystem, das mehrere Metallisierungsschichten aufweist, wovon zumindest einige ein dielektrisches Material mit kleinem ε aufweisen;
    eine Verspannungspufferschicht, die über einer letzten Metallisierungsschicht des Metallisierungssystems gebildet ist, wobei die Verspannungspufferschicht kupferenthaltende Puffergebiete aufweist, die mit kupferenthaltenden Kontaktanschlussflächen in Verbindung stehen, die in der letzten Metallisierungsschicht des Metallisierungssystems vorgesehen und voneinander durch Isoliergräben getrennt sind;
    bleifreie Kontaktelemente, die auf Teilen der kupferenthaltenden Puffergebiete ausgebildet sind; und
    ein Gehäusesubstrat, das mit dem Metallisierungssystem über die bleifreien Kontaktelemente verbunden ist; und wobei
    die Verspannungspufferschicht ferner ein dielektrisches Abstandshaltermaterial, das das Puffergebiet lateral einschließt, und ein weiteres dielektrisches Material oberhalb des dielektrischen Abstandshaltermaterials und die Isoliergräben füllend aufweist.
  • Ein anschauliches hierin offenbartes Verfahren umfasst die Schritte:
    Bilden einer ersten Öffnung in einer Passivierungsschicht, die über einem Metallisierungssystem eines Halbleiterbauelements gebildet ist, wobei das Metallisierungssystem eine letzte Metallisierungsschicht mit einer Kontaktanschlussfläche aufweist, die zu der ersten Öffnung ausgerichtet ist;
    Bilden einer Abscheidemaske über der Passivierungsschicht, wobei die Abscheidemaske eine zweite Öffnung aufweist, die zu der ersten Öffnung ausgerichtet ist;
    Bilden eines leitenden Barrierenmaterials auf der Passivierungsschicht vor dem Bilden der Abscheidemaske;
    Bilden eines kupferenthaltenden Materials in der ersten und der zweiten Öffnung;
    Bilden eines Isoliergrabens benachbart zu der ersten und zweiten Öffnung und sich durch das kupferenthaltenden Material und das leitende Barrierenmaterial erstreckend;
    Entfernen der Abscheidemaske; und
    Bilden eines Kontaktelements auf einem Teil des kupferenthaltenden Materials; und wobei
    das Bilden eines Kontaktelements auf einem Teil des kupferenthaltenden Materials umfasst: Bilden eines dielektrischen Materials lateral benachbart zu und über dem kupferenthaltenden Material, Bilden einer dritten Öffnung in dem dielektrischen Material und Bilden des Kontaktelements auf der Grundlage der dritten Öffnung; und
    das Bilden des dielektrischen Materials umfasst: Bilden einer ersten dielektrischen Schicht auf dem kupferenthaltenden Material und in dem Isoliergraben und Bilden einer zweiten dielektrischen Schicht auf der ersten dielektrischen Schicht und den Isoliergraben füllend.
  • Kurze Beschreibung der Zeichnungen
  • Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a schematisch eine Draufsicht eines Halbleiterbauelements mit einer Lothöckerstruktur zeigt, die gemäß einer gewünschten Gestaltung darauf ausgebildet ist;
  • 1b schematisch eine Querschnittsansicht eines konventionellen Halbleiterbauelements zeigt, das ein komplexes Metallisierungssystem und eine Höckerstruktur auf der Grundlage von Aluminium als Abschlussmaterial einen bleienthaltenden Lotmaterial enthält;
  • 2a schematisch eine Draufsicht eines Halbleiterbauelements mit einer Kontaktstruktur zur Anbindung an ein Gehäusesubstrat zeigt, wobei eine gewünschte Gestaltung in kupferenthaltenden Puffergebieten mit größeren lateralen Abmessungen vorgesehen ist, um damit gemäß anschaulicher Ausführungsformen die mechanische Verspannung zu verringern, die in das tiefer liegende Metallisierungssystem übertragen wird; und
  • 2b bis 2i schematisch Querschnittsansichten eines Halbleiterbauelements aus 2a während diverser Fertigungsphasen zeigen, wenn eine Kontaktstruktur hergestellt wird und diese mit einem Gehäusesubstrat gemäß anschaulicher Ausführungsformen verbunden wird.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Im Allgemeinen stellt die vorliegende Erfindung Halbleiterbauelemente und Techniken bereit, in denen komplexe Metallisierungssystem mit empfindlichen dielektrischen Materialien mit kleinem ε eine Höckerstruktur oder eine Säulenstruktur erhalten, die auf der Grundlage eines bleifreien Materials hergestellt wird, wobei mechanische Verspannungen verringert werden, indem eine geeignete Pufferschicht mit lateral isolierten Metallpuffergebieten mit moderat großen Abmessungen in der „vertikalen” und lateralen Richtung vorgesehen wird. Folglich kann die resultierende mechanische Verspannung durch ein großes Volumen aufgenommen werden, das in der Verspannungspufferschicht vorgesehen ist und Verspannung kann über im Wesentlichen die gesamte Chipoberfläche verteilt werden.
  • In diesem Zusammenhang sollte beachtet werden, dass ein bleifreies Material als eine Materialzusammensetzung zu verstehen ist, in der Blei nicht in der stoichiometrischen Zusammensetzung des Materials enthalten ist, so dass geringe Mengen an Blei, die unbeabsichtigt in das betrachtete Material eingebaut sind, weniger als ungefähr 0,5 Atomprozent im Hinblick auf die gesamte Materialzusammensetzung ausmachen. Beispielsweise werden bleifreie Lotmaterialien in Form von Zinn und einer weiteren Mischung, einer Zinn/Silber/Kupfer-Mischung und dergleichen bereitgestellt, wobei eine Bleiverunreinigung kleiner ist als dies zuvor angegeben ist. In ähnlicher Weise wird auch ein Kupfermaterial als ein bleifreies Material bezeichnet, wenn der Grad der Reinheit im Hinblick auf die Bleiverunreinigungen kleiner ist als dies zuvor angegeben ist.
  • In einigen anschaulichen Ausführungsformen wird das Metallisierungssystem in Verbindung mit einer Kontaktstruktur ohne Verwendung von Aluminium vorgesehen, wodurch ein besseres elektrisches Leistungsverhalten des Metallisierungssystems erreicht wird, wobei zusätzlich der Aufwand für Ressourcen vermieden wird, die zum Herstellen und Strukturieren von Aluminiummaterial benötigt werden. Somit kann eine bessere Effizienz des gesamten Prozessablaufs erreicht werden, wobei auch ein gewünschter hoher Grad an elektrischer Leistungsfähigkeit des Metallisierungssystems erreich wird, da mechanische Verspannung, die durch die Wechselwirkung durch Chip und Gehäuse hervorgerufen wird, effizient innerhalb des empfindlichen Metallisierungssystems verringert werden kann.
  • Mit Bezug zu den 2a bis 2i werden nunmehr anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf die 1a und 1b verwiesen wird.
  • 2a zeigt schematisch eine Draufsicht eines Teils eines Halbleiterbauelements 200, wobei der Einfachheit halber ein einzelnes Chipgebiet 201 oder ein Substratbereich in Verbindung mit einer entsprechenden Konfiguration von Kontaktelementen, etwa Lothöckerelementen, Metallsäulen und dergleichen dargestellt ist. Der Einfachheit halber ist die grundlegende Gestaltung der Kontaktelemente 210 so gewählt, dass die gleich ist zu dem konventionellen Bauelement 100, wie es zuvor mit Bezug zu den 1a und 1b beschrieben ist. Des weiteren umfasst das Bauelement 200 eine Verspannungspufferschicht 260, in der mehrere Puffergebiete 265 in Form von Metallgebieten vorgesehen sind, wobei die laterale Größe, d. h. die Oberfläche, der Puffergebiete größer ist im Vergleich zu der lateralen Größe der Kontaktelemente 210. Beispielsweise ist in einigen anschaulichen Ausführungsformen die Oberfläche der Puffergebiete 265 zumindest zwei mal so groß wie die Oberfläche der Kontaktelemente 210. Auf diese Weise kann eine mechanische Spannungskomponente, die über die Kontaktelemente 210 übertragen wird, effizient von der Verspannungspufferschicht 260 aufgenommen und über einen großen Bereich des gesamten Chips 201 verteilt werden. Beispielsweise kann die laterale Größe der Puffergebiete 265 regelmäßig für Kontaktelemente 210 sein, während in anderen Fällen die Kontaktgebiete 265 in der lateralen Größe an eine spezielle Position eines Kontaktelements innerhalb des Chips 201 angepasst sind. Beispielsweise ist, wie für ein Kontaktgebiet 265a gezeigt ist, eine laterale Abmessung in einer Richtung, die als Y bezeichnet ist, größer, um einen größeren Oberflächenbereich des Chips abzudecken. Andererseits ist die laterale Erstreckung in der X-Richtung durch einen gewünschten Mindestisolationsabstand zwischen benachbarten Kontaktgebieten 265 beschränkt. Beispielsweise wird ein lateraler Abstand zwischen zwei benachbarten Kontaktgebieten, etwa den Gebieten 265, 265a auf ungefähr 5 μm oder weniger, etwa 1 μm und weniger eingestellt, wodurch eine sehr effiziente Abdeckung des Oberflächenbereichs des Chips 201 durch die Puffergebiete 265 erreich wird. Wie nachfolgend detaillierter erläutert ist, können entsprechende Isolationsgräben 266 mit einem geeigneten dielektrischen Material, etwa Siliziumnitrid, Polyimid und dergleichen gefüllt werden.
  • 2b zeigt schematisch eine Querschnittsansicht des Bauelements 200 entlang des Schnittes IIb aus 2a. Wie gezeigt, umfasst das Bauelement 200 ein Substrat, das auch als Basismaterial 201 bezeichnet werden kann, in und über welchem Schaltungselemente nach Bedarf ausgebildet sind. Ferner ist ein Metallisierungssystem 220 über dem Substrat 201 ausgebildet und weist mehrere gestapelte Metallisierungsschichten auf, wie dies auch zuvor mit Bezug zu dem Metallisierungssystem 120 des Bauelements 100 beschrieben ist, wenn auf die Metallisierungsschichten 130 und 140 verwiesen wurde (siehe 1b). Zu beachten ist, dass das Metallisierungssystems 220 einem beliebigen geeigneten Aufbau aufweist, wobei jedoch eine entsprechende Anpassung im Hinblick auf das Verringern der Menge an dielektrischem Material mit kleinem ε nicht erforderlich ist, wenn die Kontaktelemente 210 (siehe 2a) auf der Grundlage eines bleifreien Materials hergestellt werden. Der Einfachheit halber ist lediglich die letzte Metallisierungsschicht 240 des Metallisierungssystems in 2b gezeigt, die ein geeignetes elektrisches Material 241 und Metallgebiete 242 aufweist, die aus einem geeigneten leitenden Metall, etwa Kupfer, Silber und dergleichen aufgebaut sind, möglicherweise in Verbindung mit geeigneten leitenden Barrierenmaterialien, etwa Tantal, Tantalnitrid und dergleichen. Zu beachten ist, dass die Metallgebiete 242 in 2b so gezeigt sind, dass sie entsprechende Kontaktanschlussflächen repräsentieren, um eine Verbindung zu Kontaktelementen 210 (siehe 2a) herzustellen, die noch zu bilden sind. Ferner ist eine Passivierungsschicht 250, die in Form eines Schichtstapels mit Materialschichten 251a, 251b bereitgestellt werden kann, auf der Metallisierungsschicht 240 ausgebildet und enthält Öffnungen 241c, 241d, um einen Teil der Kontaktanschlussflächen 242 freizulegen. Die dielektrischen Materialien 251a, 251b und andere Materialschichten sind so hergestellt, dass sie den Erfordernissen im Hinblick auf das Passivieren der Schicht 240 genügen. Beispielsweise wird Siliziumnitrid für die Schicht 251a eingesetzt, woran sich ein Siliziumoxidmaterial oder ein Siliziumoxinitridmaterial anschließt, während in anderen Fällen eine andere Zusammensetzung des Schichtstapels 251 angewendet wird.
  • Das in 2b gezeigte Halbleiterbauelement 200 kann auf der Grundlage einer beliebigen geeigneten Fertigungstechniken zur Herstellung von Schaltungselementen und zur Ausbildung des Metallisierungssystems 220 mit der gewünschten geringen gesamten Signalausbreitungsverzögerung hergestellt werden, wie dies auch zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist. Nach dem Vorsehen der letzten Metallisierungsschicht 240 wird somit die Passivierungsschicht 251 auf der Grundlage einer geeigneten Abscheidetechnik hergestellt, woran sich ein Lithographieprozess zur Bildung einer Ätzmaske (nicht gezeigt) und zum Strukturieren der Schicht 251 durch Verwendung gut etablierter Rezepte anschließt.
  • 2c zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der eine Barrierenschicht 256 über der Passivierungsschicht 251 und in den Öffnungen 251c, 251d gebildet ist. Die Schicht 256 besitzt eine geeignete Materialzusammensetzung, um einen gewünschten Grad an Haftung eines Metalls zu ermöglichen, das über der Passivierungsschicht 251 zu bilden ist, und um auch für die gewünschten elektrischen Eigenschaften, etwa die Leitfähigkeit zu den Kontaktanschlussflächen 242 zu sorgen. Ferner dient in einigen anschaulichen Ausführungsformen die Schicht 256 als eine Stromverteilungsschicht während eines elektrochemischen Abscheidens eines Metalls der Puffergebiete 265 (siehe 2a), die noch zu bilden sind. Beispielsweise kann Kupfer in Verbindung mit anderen Materialien, etwa Chrom, Tantal, Wolfram und dergleichen effizient eingesetzt werden. Bei jedes dieser Materialien typischerweise während der Halbleiterherstellung verwendet wird, sind entsprechende Abscheideanlagen und Vorstufenmaterialien gut verfügbar. Die Materialschicht 256 wird mit einer Dicke von ungefähr 50 bis mehrere 100 nm abhängig von den gesamten Bauteilerfordernissen bereitgestellt.
  • 2d zeigt schematisch das Halbleiterbauelement 200 mit einer Abscheidemaske 202, etwa einer Lackmaske, die die laterale Größe der Puffergebiete 265 (siehe 2a) festlegt und auch zum Abdecken von Bauteilbereichen verwendet wird, in denen entsprechende Puffergebiete nicht erwünscht sind. Wie beispielsweise gezeigt ist, kann ein Schneidelinienbereich 203 für das Herstellen einer Verspannungspufferschicht ausgeschlossen werden und somit wird dieser Bereich durch die Abscheidemaske 202 bedeckt. Somit kann die Abscheidemaske 202 entsprechende Öffnungen 202c, 202d definieren, die zu den Öffnungen 251c, 251d ausgerichtet sind, wobei laterale Abmessungen der Öffnungen 202c, 202d deutlich größer gewählt sind im Vergleich zu den Öffnungen 251c, 251d, um in geeigneter Weise die laterale Größe der Puffergebiete 265 in 2a zu definieren. Die Abscheidemaske 202 kann auf der Grundlage gut etablierter Lithographietechniken strukturiert werden.
  • 2e zeigt schematisch das Halbleiterbauelement 200 während eines Abscheideprozesses 204, etwa bei einem elektrochemischen Abscheideprozess, d. h. einem Elektroplattierprozess, einem stromlosen Plattierprozess, oder einer Kombination davon, um ein gewünschtes gut leitendes Metall, etwa Kupfer, Silber und dergleichen aufzubringen. Wie zuvor erläutert ist, kann es vorteilhaft sein, ein Metall zu verwenden, das auch in dem Metallisierungssystem 220 eingesetzt wird, da entsprechende Abscheideanlagen und Materialreassourcen gut verfügbar sind. In einer anschaulichen Ausführungsform wird Kupfermaterial aufgebracht, wodurch die Puffergebiete 265 mit den gewünschten lateralen Abmessungen hergestellt werden, wie sie durch die Abscheidemaske 202 festgelegt sind. Des weiteren ist eine Dicke des Metallmaterials und somit der Puffergebiete 265 „dick”, d. h. eine Dicke beträgt ungefähr 3 μm und mehr. Z. B. wird in anschaulichen Ausführungsformen die Dicke 265t im Bereich von ungefähr 3 μm bis 10 μm eingestellt. Durch das Vorsehen einer größeren Dicke über der letzten Metallisierungsschicht 240 wird somit dem Metallisierungssystem 220 eine höhere mechanische Stabilität im Hinblick auf eine mechanische Verspannung verliehen, die durch die Wechselwirkung zwischen dem Chip 201 und einen Gehäusesubstrat, das noch daran zu befestigen ist, hervorgerufen wird. Das moderat große Metallvolumen, das durch die Puffergebiete 265 erreicht wird, kann ebenfalls für eine bessere Wärmeabfuhrfähigkeit sorgen, was zu einer geringeren thermisch hervorgerufenen mechanischen Verspannung führt. Des weiteren wird eine bessere Abschirmwirkung, etwa in Hinblick auf Hochenergieteilchen, etwa kosmische Strahlung, Mikrowellenstrahlung und dergleichen, erreicht. Der Abscheideprozess 204 kann auf der Grundlage eines geeigneten Prozessrezepts ausgeführt werden, wie es auch während der Herstellung der Metallisierungsschicht des Metallisierungssystems 220 angewendet wird.
  • 2f zeigt schematisch das Halbleiterbauelement 200 während einer Prozesssequenz 205, um die Abscheidemaske 202 (siehe 2d) zu entfernen und um auch ein freiliegenden Bereich der leitenden Barrierenschicht 256 abzutragen. Folglich wird der Isoliergraben 266 zuverlässig zwischen den Puffergebieten 265 erzeugt, wobei eine Breite 266w somit den lateralen Abstand zwischen benachbarten Gebieten 265 festlegt. Beispielsweise wird die Breite 266w in einem Bereich von ungefähr 5 μm und weniger, etwa 1 μm und weniger, gehalten, wodurch ein hoher Grad an Abdeckung des Metallisierungssystems 220 durch die Puffergebiete 265 erreicht wird. Die Prozesssequenz 205 kann auf der Grundlage beliebiger geeigneter Prozesstechniken ausgeführt werden, beispielsweise durch Entfernen von Lackmaterial auf der Grundlage plasmaunterstützter Ätzprozesse, nasschemischer Ätzprozesse, woran sich das Entfernen des freiliegenden Teils der Schicht 256 anschließt, was mittels Sputter-Ätztechniken, nasschemischen Ätzprozessen und dergleichen abhängig von der Zusammensetzung der Schicht 256 gelingt. Zu beachten ist, dass ein gewisser Grad an Materialerosion der Gebiete 265 auf Grund der moderat großen Dicke und den lateralen Abmessungen nicht kritisch ist.
  • 2g zeigt schematisch das Halbleiterbauelement 200 mit einer dielektrischen Schicht 257, die auf Puffergebieten 265 und den Isoliergraben 266 isoliert ist, wodurch ein zuverlässiger Einschluss des Materials der Gebiete 265 erreicht wird und wodurch auch eine zuverlässige elektrische Isolierung der einzelnen Puffergebiete 265 erreicht wird. Beispielsweise wird ein geeignetes dielektrisches Zwischenschichtmaterial verwendet, etwa Siliziumnitrid, das auf der Grundlage gut etablierter Abscheidetechniken, etwa plasmaunterstützter CVD, und dergleichen, aufgebracht wird.
  • 2h zeigt schematisch das Halbleiterbauelement in einer weiter fortgeschrittenen Fertigungsphase, in der ein weiteres dielektrisches Material, etwa Polyimid 252 über dem dielektrischen Material 257 und in dem Isoliergraben 266 gebildet ist. Somit bilden die Puffergebiete 265 in Verbindung mit den dielektrischen Materialien, die in dem Isoliergraben 266 vorhanden sind, die Verspannungspufferschicht 260, die für die gewünschten mechanischen Eigenschaften sorgt. Ferner können Öffnungen 250a so gebildet sein, dass diese zu den Kontaktanschlussflächen 242 mit einer geeigneten lateralen Größe ausgerichtet sind, wie dies zur Herstellung von Höckerstrukturen, Metallsäulen und dergleichen gemäß dem gesamten Gestaltungsaufbau erforderlich ist, wie dies in 2a gezeigt ist. Das Material 252 wird auf der Grundlage gut etablierter Prozesstechniken bereitgestellt und die Strukturierung wird mittels Lithographie auf der Grundlage von Prozessparametern bewerkstelligt, wie sie typischerweise in konventionellen Prozesstechniken eingesetzt werden. Daraufhin wird das Material 252 als eine Ätzmaske verwendet, um einen Teil der Puffergebiete 265 in den Öffnungen 250a freizulegen. Zu diesem Zweck wird ein beliebiges geeignetes plasmaunterstütztes Ätzrezept, ein nasschemisches Ätzrezept, und dergleichen angewendet.
  • 2i zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der das Kontaktelement 210 in der Öffnung 250a, etwa in Form eines Lothöckers, gebildet ist, der wiederum auf der Grundlage eines bleifreien Lotmaterials hergestellt ist, wie dies auch zuvor erläutert ist. Bei Bedarf wird ein zusätzliches Barrierenmaterial 211 zwischen dem Kontaktelement 210 und dem Puffergebiet 265 vorgesehen, wenn ein direkter Kontakt als ungeeignet erachtet wird. In diesem Falle wird eine ähnliche Prozessstrategie wie in konventionellen Strategien angewendet, indem das Material 211 vorgesehen wird, eine Abscheidemaske gebildet wird, Material des Kontaktelements 210 aufgebracht wird, die Abscheidemaske entfernt wird und das Material 211 dann strukturiert wird. In anderen anschaulichen Ausführungsformen, wie dies für das Element 210 in gestrichelter Linie angegeben ist, wird eine Metallsäule vorgesehen, eine Kupfersäule, die direkt auf dem Gebiet 265 gebildet wird, indem eine geeignete Abscheidemaske möglicherweise in Verbindung mit einer kupferbasierten Saatschicht bei Bedarf angewendet wird. Daher kann eine Vielzahl an gut etablierten Prozesstechniken angewendet werden, um die Kontaktelemente 210, 210a bereitzustellen. Es wird ein Gehäusesubstrat 270 mit einer geeigneten Gestaltung von Kontaktanschlussflächen 271 bereitgestellt, die mit den Elementen 210, 210a gemäß gut etablierter Verbindungstechniken in Kontakt gebracht werden. Zu beachten ist, dass die Kontaktanschlussflächen 271 einen beliebigen geeigneten Aufbau besitzen, beispielsweise ein Lotmaterial, ein Kupfermaterial und dergleichen, um damit eine intermetallische Verbindung mit dem Kontaktelement 210 zu erzeugen.
  • Es gilt also: Die vorliegende Erfindung stellt Halbleiterbauelemente und Fertigungstechniken bereit, in denen eine Kontaktstruktur auf der Grundlage bleifreier Materialien mit besseren verspannungsverteilenden Eigenschaften bereitgestellt wird, indem eine Verspannungspufferschicht mit mehreren Puffergebieten mit größerer lateraler Größe und einer Dicke im Bereich von 3 bis 10 μm vorgesehen wird. Somit kann eine mechanische Verspannung, die während der Verbindung eines Halbleiterchips mit einem Gehäusesubstrat und danach durch den Betrieb des Verbundhalbleiterbauelements hervorgerufen wird, effizient über einen großen Oberflächenbereich verteilt werden. Folglich können ausgeprägte Modifizierungen, beispielsweise die Verringerung der Menge an empfindlichen dielektrischen Materialien mit großem ε, wie sie typischerweise inden konventionellen Strategien erforderlich sind, vermieden werden, wodurch ein besseres Leistungsverhalten des Metallisierungssystems ermöglicht wird. Ferner liefert die ausgeprägte Abdeckung des Metallisierungssystems durch die Puffergebiete ein besseres thermisches Verhalten und eine bessere Abschirmwirkung, wodurch eine effiziente Anwendung in kritischen Umgebungsbedingungen möglich ist.
  • Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher dient diese Beschreibung lediglich anschaulichen Zwecken und soll dem Fachmann die allgemeine Art und Weise vermitteln, in der die hierin offenbarten Prinzipien ausgeführt werden. Zu beachten ist, dass die hierin gezeigten und beschriebenen Formen als die geenwärtig bevorzugten Ausführungsformen zu betrachten sind.

Claims (16)

  1. Halbleiterbauelement (200) mit: einem über einem Substrat gebildeten Metallisierungssystem, das mehrere Metallisierungsschichten aufweist, wovon zumindest einige ein dielektrisches Material mit kleinem ε aufweisen; einer Verspannungspufferschicht (260), die über einer letzten Metallisierungsschicht (140) des Metallisierungssystems (120) gebildet ist, wobei die Verspannungspufferschicht (260) kupferenthaltende Puffergebiete (265) aufweist, die mit kupferenthaltenden Kontaktanschlussflächen (242) in Verbindung stehen, die in der letzten Metallisierungsschicht (140) des Metallisierungssystems (120) vorgesehen und voneinander durch Isoliergräben (266) getrennt sind; bleifreien Kontaktelementen (210), die auf Teilen der kupferenthaltenden Puffergebiete (265) ausgebildet sind; und einem Gehäusesubstrat, das mit dem Metallisierungssystem (120) über die bleifreien Kontaktelemente (210) verbunden ist; und wobei die Verspannungspufferschicht (260) ferner ein dielektrisches Abstandshaltermaterial, das das Puffergebiet lateral einschließt, und ein weiteres dielektrisches Material oberhalb des dielektrischen Abstandshaltermaterials und die Isoliergräben (266) füllend aufweist.
  2. Halbleiterbauelement (200) nach Anspruch 1, wobei eine Dicke des kupferenthaltenden Puffergebiets ungefähr 3 μm oder mehr beträgt.
  3. Halbleiterbauelement (200) nach Anspruch 1, wobei das bleifreie Kontaktelement (210) ein bleifreies Lotmaterial aufweist.
  4. Halbleiterbauelement (200) nach Anspruch 1, wobei das bleifreie Kontaktelement (210) eine Kupfersäule umfasst, die sich von dem Puffergebiet aus erstreckt.
  5. Halbleiterbauelement (200) nach Anspruch 1, wobei die Verspannungspufferschicht (260) über einer Passivierungsschicht (251) gebildet ist, die über der letzten Metallisierungsschicht angeordnet ist, und die Kontaktanschlussfläche freilässt.
  6. Halbleiterbauelement (200) nach Anspruch 5, das ferner eine leitende Barrierenschicht aufweist, die zwischen dem Puffergebiet und der Passivierungsschicht (251) ausgebildet ist.
  7. Halbleiterbauelement (200) nach Anspruch 1, wobei die Verspannungspufferschicht (260) mehrere Kupfergebiete aufweist, und wobei ein lateraler Abstand zwischen benachbarten Puffergebieten (265) ungefähr 5 μm oder weniger beträgt.
  8. Halbleiterbauelement (200) nach Anspruch 1, wobei der laterale Abstand ungefähr 1 um und weniger beträgt.
  9. Halbleiterbauelement (200) nach Anspruch 1, wobei eine laterale Größe des Puffergebiets mindestens zwei mal so groß wie eine laterale Größe der Kontaktanschlussfläche ist.
  10. Halbleiterbauelement (200) nach Anspruch 1, wobei das dielektrische Abstandshaltermaterial Siliziumnitrid umfasst.
  11. Verfahren mit: Bilden einer ersten Öffnung in einer Passivierungsschicht (251), die über einem Metallisierungssystem (120) eines Halbleiterbauelements (200) gebildet ist, wobei das Metallisierungssystem (120) eine letzte Metallisierungsschicht (140) mit einer Kontaktanschlussfläche (242) aufweist, die zu der ersten Öffnung ausgerichtet ist; Bilden einer Abscheidemaske (202) über der Passivierungsschicht (251), wobei die Abscheidemaske (202) eine zweite Öffnung aufweist, die zu der ersten Öffnung ausgerichtet ist; Bilden eines leitenden Barrierenmaterials auf der Passivierungsschicht (251) vordem Bilden der Abscheidemaske (202); Bilden eines kupferenthaltenden Materials in der ersten und der zweiten Öffnung; Bilden eines lsoliergrabens (266) benachbart zu der ersten und zweiten Öffnung und sich durch das kupferenthaltenden Material und das leitende Barrierenmaterial erstreckend; Entfernen der Abscheidemaske (202); und Bilden eines Kontaktelements (210) auf einem Teil des kupferenthaltenden Materials; und wobei das Bilden eines Kontaktelements (210) auf einem Teil des kupferenthaltenden Materials umfasst: Bilden eines dielektrischen Materials lateral benachbart zu und über dem kupferenthaltenden Material, Bilden einer dritten Öffnung in dem dielektrischen Material und Bilden des Kontaktelements (210) auf der Grundlage der dritten Öffnung; und das Bilden des dielektrischen Materials umfasst: Bilden einer ersten dielektrischen Schicht auf dem kupferenthaltenden Material und in dem Isoliergraben (266) und Bilden einer zweiten dielektrischen Schicht auf der ersten dielektrischen Schicht und den Isoliergraben (266) füllend.
  12. Verfahren nach Anspruch 11, das ferner umfasst: Entfernen eines Teils des leitenden Barrierenmaterials, der nicht von dem kupferenthaltenden Material abgedeckt ist.
  13. Verfahren nach Anspruch 12, wobei das kupferenthaltende Material mit einer Dicke von ungefähr 3 μm oder mehr hergestellt wird.
  14. Verfahren nach Anspruch 11, wobei eine laterale Erstreckung der zweiten Öffnung in einer lateralen Richtung mindestens zwei mal so groß ist wie eine laterale Erstreckung der ersten Öffnung in der lateralen Richtung.
  15. Verfahren nach Anspruch 11, wobei das Kontaktelement (210) als ein Lothöcker auf der Grundlage eines bleifreien Lotmaterials hergestellt wird.
  16. Verfahren nach Anspruch 11, wobei das Kontaktelement (210) als eine Kupfersäule hergestellt wird.
DE102009035437A 2009-07-31 2009-07-31 Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist Expired - Fee Related DE102009035437B4 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102009035437A DE102009035437B4 (de) 2009-07-31 2009-07-31 Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
US12/839,026 US8450206B2 (en) 2009-07-31 2010-07-19 Method of forming a semiconductor device including a stress buffer material formed above a low-k metallization system
CN201610078238.5A CN105655312A (zh) 2009-07-31 2010-07-29 包含形成于低k金属化系统上的应力缓冲材料的半导体装置
PCT/IB2010/053457 WO2011013091A2 (en) 2009-07-31 2010-07-29 Semiconductor device including a stress buffer material formed above a low-k metallization system
CN2010800386505A CN102576699A (zh) 2009-07-31 2010-07-29 包含形成于低k金属化系统上的应力缓冲材料的半导体装置
TW099125274A TWI533423B (zh) 2009-07-31 2010-07-30 包含形成在低ｋ金屬化系統上之應力緩衝材料的半導體裝置
US13/870,411 US9324631B2 (en) 2009-07-31 2013-04-25 Semiconductor device including a stress buffer material formed above a low-k metallization system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009035437A DE102009035437B4 (de) 2009-07-31 2009-07-31 Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist

Publications (2)

Publication Number Publication Date
DE102009035437A1 DE102009035437A1 (de) 2011-02-10
DE102009035437B4 true DE102009035437B4 (de) 2012-09-27

Family

ID=43430048

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009035437A Expired - Fee Related DE102009035437B4 (de) 2009-07-31 2009-07-31 Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist

Country Status (5)

Country Link
US (2) US8450206B2 (de)
CN (2) CN102576699A (de)
DE (1) DE102009035437B4 (de)
TW (1) TWI533423B (de)
WO (1) WO2011013091A2 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283781B2 (en) * 2010-09-10 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having pad structure with stress buffer layer
US8742564B2 (en) * 2011-01-17 2014-06-03 Bai-Yao Lou Chip package and method for forming the same
US20120326299A1 (en) * 2011-06-24 2012-12-27 Topacio Roden R Semiconductor chip with dual polymer film interconnect structures
US9245083B2 (en) 2011-10-13 2016-01-26 Globalfoundries Inc. Method, structures and method of designing reduced delamination integrated circuits
US20130134600A1 (en) * 2011-11-28 2013-05-30 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8791008B2 (en) * 2012-03-21 2014-07-29 Stats Chippac, Ltd. Semiconductor device and method of forming micro-vias partially through insulating material over bump interconnect conductive layer for stress relief
KR101936232B1 (ko) * 2012-05-24 2019-01-08 삼성전자주식회사 전기적 연결 구조 및 그 제조방법
US8710656B2 (en) 2012-07-20 2014-04-29 International Business Machines Corporation Redistribution layer (RDL) with variable offset bumps
KR102253552B1 (ko) * 2014-03-28 2021-05-18 인텔 코포레이션 앵커 인터커넥트
TWI620290B (zh) * 2014-05-27 2018-04-01 聯華電子股份有限公司 導電墊結構及其製作方法
DE102015100521B4 (de) * 2015-01-14 2020-10-08 Infineon Technologies Ag Halbleiterchip und Verfahren zum Bearbeiten eines Halbleiterchips
CN106505055B (zh) * 2015-09-08 2019-08-27 中芯国际集成电路制造（天津）有限公司 半导体结构及其形成方法
US10483196B2 (en) * 2017-02-22 2019-11-19 Advanced Semiconductor Engineering, Inc. Embedded trace substrate structure and semiconductor package structure including the same
CN109300947B (zh) * 2018-09-28 2021-09-07 京东方科技集团股份有限公司 柔性显示基板及其制造方法、显示装置
JP2020119974A (ja) * 2019-01-23 2020-08-06 株式会社村田製作所 半導体装置
US10916510B1 (en) * 2019-11-19 2021-02-09 Nanya Technology Corporation Semiconductor device with stress-relieving features and method for fabricating the same
US11373971B2 (en) 2020-06-30 2022-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and methods of forming the same
US11388822B2 (en) * 2020-08-28 2022-07-12 Applied Materials, Inc. Methods for improved polymer-copper adhesion
CN114512464B (zh) * 2022-04-19 2022-08-02 甬矽半导体(宁波)有限公司 扇出型封装结构和扇出型封装结构的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050127530A1 (en) * 2003-12-13 2005-06-16 Zhang Fan Structure and method for fabricating a bond pad structure
US6943440B2 (en) * 2003-09-09 2005-09-13 Intel Corporation Methods of processing thick ILD layers using spray coating or lamination for C4 wafer level thick metal integrated flow
US20060273463A1 (en) * 2005-06-01 2006-12-07 Casio Computer Co., Ltd. Semiconductor device and mounting structure thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183104A (ja) * 1998-12-15 2000-06-30 Texas Instr Inc <Ti> 集積回路上でボンディングするためのシステム及び方法
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6656828B1 (en) * 1999-01-22 2003-12-02 Hitachi, Ltd. Method of forming bump electrodes
JP3387083B2 (ja) 1999-08-27 2003-03-17 日本電気株式会社 半導体装置及びその製造方法
US6462426B1 (en) 2000-12-14 2002-10-08 National Semiconductor Corporation Barrier pad for wafer level chip scale packages
US7005752B2 (en) * 2003-10-20 2006-02-28 Texas Instruments Incorporated Direct bumping on integrated circuit contacts enabled by metal-to-insulator adhesion
JP2005268442A (ja) 2004-03-17 2005-09-29 Toshiba Corp 半導体装置およびその製造方法
US7242102B2 (en) * 2004-07-08 2007-07-10 Spansion Llc Bond pad structure for copper metallization having increased reliability and method for fabricating same
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7741714B2 (en) * 2004-11-02 2010-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure with stress-buffering layer capping interconnection metal layer
US7582556B2 (en) * 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
US20070176292A1 (en) 2006-01-27 2007-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding pad structure
US8421227B2 (en) * 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
JP4354469B2 (ja) 2006-08-11 2009-10-28 シャープ株式会社 半導体装置および半導体装置の製造方法
US20080111244A1 (en) 2006-11-15 2008-05-15 Texas Instruments Incorporated Copper-metallized integrated circuits having an overcoat for protecting bondable metal contacts and improving mold compound adhesion
US8159070B2 (en) * 2009-03-31 2012-04-17 Megica Corporation Chip packages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943440B2 (en) * 2003-09-09 2005-09-13 Intel Corporation Methods of processing thick ILD layers using spray coating or lamination for C4 wafer level thick metal integrated flow
US20050127530A1 (en) * 2003-12-13 2005-06-16 Zhang Fan Structure and method for fabricating a bond pad structure
US20060273463A1 (en) * 2005-06-01 2006-12-07 Casio Computer Co., Ltd. Semiconductor device and mounting structure thereof

Also Published As

Publication number Publication date
TW201133736A (en) 2011-10-01
US8450206B2 (en) 2013-05-28
WO2011013091A2 (en) 2011-02-03
US20110024900A1 (en) 2011-02-03
WO2011013091A3 (en) 2011-11-03
TWI533423B (zh) 2016-05-11
CN102576699A (zh) 2012-07-11
DE102009035437A1 (de) 2011-02-10
US20130234300A1 (en) 2013-09-12
US9324631B2 (en) 2016-04-26
CN105655312A (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
DE102009035437B4 (de) Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102010037941B4 (de) Verfahren und Verwendung eines rekonstituierten Wafer zur Halbleiterbauelementfabrikation
DE102021111153A1 (de) Gehäustes halbleiterbauelement und verfahren zum bilden dieses bauelements
DE102019123272B4 (de) Verbindungsstruktur und Verfahren zum Bilden derselben
DE102020104147B4 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102016101287B4 (de) Halbleitervorrichtungsstruktur und verfahren zu deren bildung
DE102019115275A1 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE102015105855A1 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102015105950A1 (de) Pufferschicht(en) auf einer gestapelten Struktur mit einer Durchkontaktierung
DE102011087279A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102008044984A1 (de) Halbleiterbauelement mit Verspannungsrelaxationsspalte zur Verbesserung der Chipgehäusewechselwirkungsstabilität
DE102008063401A1 (de) Halbleiterbauelement mit einem kosteneffizienten Chipgehäuse, das auf der Grundlage von Metallsäuren angeschlossen ist
DE102009010885B4 (de) Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür
DE102008054054A1 (de) Halbleiterbauelement mit einem Aufbau für reduzierte Verspannung von Metallsäulen
DE102016114814B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102010030759B4 (de) Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse
DE102020119971B4 (de) Halbleiterstruktur mit Chip-on-Wafer-Struktur mit Chiplet-Interposer und Verfahren zum Bilden derselben
DE102020124131A1 (de) Halbleitervorrichtung und verfahren
DE102017123326A1 (de) Halbleiter-Packages und Verfahren zu deren Herstellung
DE102014101030B4 (de) Barrierestrukturen zwischen externen elektrischen Anschlussteilen und entprechendes Verfahren
DE102023103380A1 (de) Halbleiter-packages mit gemischten bondarten und deren ausbildungsverfahren
DE102016117031B4 (de) Halbleiterstruktur und Herstellungsverfahren davon
DE102011005642B4 (de) Verfahren zum Schutz von reaktiven Metalloberflächen von Halbleiterbauelementen während des Transports durch Bereitstellen einer zusätzlichen Schutzschicht

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20121228

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee