DE102017117815B4 - Struktur eines Halbleitergehäuses und Herstellungsverfahren - Google Patents

Struktur eines Halbleitergehäuses und Herstellungsverfahren Download PDF

Info

Publication number
DE102017117815B4
DE102017117815B4 DE102017117815.5A DE102017117815A DE102017117815B4 DE 102017117815 B4 DE102017117815 B4 DE 102017117815B4 DE 102017117815 A DE102017117815 A DE 102017117815A DE 102017117815 B4 DE102017117815 B4 DE 102017117815B4
Authority
DE
Germany
Prior art keywords
dielectric layer
forming
bond pads
wafer
device die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017117815.5A
Other languages
English (en)
Other versions
DE102017117815A1 (de
Inventor
Chi-Hsi Wu
Der-Chyang Yeh
Hsien-Wei Chen
Jie Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102017117815A1 publication Critical patent/DE102017117815A1/de
Application granted granted Critical
Publication of DE102017117815B4 publication Critical patent/DE102017117815B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08147—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area disposed in a recess of the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08265—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08265—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H01L2224/08267—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component the bonding area connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1206—Inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1207—Resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Verfahren, umfassend:Ausbilden einer ersten passiven Vorrichtung (26) in einem ersten Wafer (20);Ausbilden einer ersten dielektrischen Schicht (38) über einer ersten Seite des ersten Wafers (20);Ausbilden einer ersten Mehrzahl von Bondpads (36) in der ersten dielektrischen Schicht (38);Planarisieren der ersten dielektrischen Schicht (38) und der ersten Mehrzahl von Bondpads (36), um obere Flächen der ersten dielektrischen Schicht (38) und der ersten Mehrzahl von Bondpads (36) gegeneinander einzuebnen;Hybridbonden eines ersten Vorrichtungs-Dies (42) mit der ersten dielektrischen Schicht (38) und zumindest einigen der ersten Mehrzahl von Bondpads (36); undKapseln des ersten Vorrichtungs-Dies (42) mit einem ersten Verkapselungsmittel (58).

Description

  • HINTERGRUND
  • Die Halbleiterindustrie hat aufgrund der fortlaufenden Verbesserungen der Integrationsdichte einer Vielzahl von elektronischen Komponenten (z. B. Transistoren, Dioden, Widerständen, Kondensatoren usw.) ein rasantes Wachstum erlebt. Meistens kam diese Verbesserung der Integrationsdichte von wiederholter Verringerung der minimalen Merkmalsgröße, die es erlaubt hat, mehr Komponenten in eine vorgegebene Fläche zu integrieren. Da die Nachfrage nach schrumpfenden elektronischen Vorrichtungen gewachsen ist, ist ein Bedarf an kleineren und kreativeren Verpackungsverfahren von Halbleiter-Dies entstanden. Ein Beispiel für solche Verpackungssysteme ist die Package-on-Package-(POP)-Technologie. In einer POP-Vorrichtung wird ein oberes Halbleitergehäuse auf ein unteres Halbleitergehäuse gestapelt, um ein hohes Maß an Integration und Komponentendichte bereitzustellen. Die POP-Technologie ermöglicht im Allgemeinen die Herstellung von Halbleitervorrichtungen mit verbesserter Funktionalität und kleinem Platzbedarf auf einer Leiterplatte (PCB). US 2015 / 0 214 110 A1 beschreibt eine Methode zum Befestigen von Integrierten-Schaltkreis-Dies auf einem Substrat.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Zeichnungen gelesen wird. Man beachte, dass in Übereinstimmung mit dem üblichen Vorgehen in der Branche verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Klarheit der Diskussion beliebig vergrößert oder verkleinert werden.
    • Die 1 bis 13 zeigen Querschnittsansichten von Zwischenschritten während eines Verfahrens zum Ausbilden einer Gehäusestruktur gemäß einigen Ausführungsformen.
    • 14 zeigt eine Querschnittsansicht einer Gehäusestruktur gemäß einigen Ausführungsformen, die Öffnungen durch einen Wafer umfasst.
    • 15 zeigt eine Querschnittsansicht einer Gehäusestruktur gemäß einigen Ausführungsformen, die einen einzelnen integrierten Schaltungs-Die umfasst.
    • Die 16 bis 23 zeigen Querschnittsansichten von Zwischenschritten während eines Verfahrens zum Ausbilden einer Gehäusestruktur gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Merkmale der Erfindung zu implementieren. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Das Ausbilden einer ersten Einrichtung über oder auf einer zweiten Einrichtung in der folgenden Beschreibung kann beispielsweise Ausführungsformen umfassen, in denen die erste und die zweite Einrichtung in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Einrichtungen zwischen der ersten Einrichtung und der zweiten Einrichtung ausgebildet sein können, so dass die erste und die zweite Einrichtung nicht in direktem Kontakt sein müssen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und erzwingt an sich keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „unten“, „unter“, „unterer“, „über“, „oberer“ und ähnliche, hier der Einfachheit der Beschreibung halber verwendet werden, um die Beziehung eines Elements oder einer Einrichtung mit anderen Element(en) oder Einrichtung(en) zu beschreiben, wie in den Figuren gezeigt ist. Die räumlich relativen Begriffe sollen verschiedene Orientierungen des Bauelements, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Orientierung umfassen. Die Vorrichtung kann anders orientiert sein (um 90 Grad gedreht oder in einer anderen Orientierung) und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.
  • Hier beschriebene Ausführungsformen können in einem spezifischen Kontext beschrieben sein, nämlich einer Gehäusestruktur und eines Verfahrens zum Ausbilden der Gehäusestruktur, einschließlich eines integrierten Fan-Out-Entwurfs, die mehr Funktionalität und Zuverlässigkeit ermöglichen. Die Gehäusestrukturen können einen Chip/Die umfassen, der mit einer Waferstruktur hybridgebondet ist, wobei die Waferstruktur eine oder mehrere integrierte passive Vorrichtungen (IPDs) umfasst. Einige der offenbarten Verfahren zum Ausbilden der Gehäusestruktur umfassen die Optimierung des Verfahrens, das nicht so viele Trägersubstrate wie andere Verfahren erfordert. Weiterhin ermöglicht das Hybridbond-Verfahren, dass die Bonds zwischen dem Chip/Die und dem Wafer kein Lötmaterial umfassen, was die Zuverlässigkeit und die Ausbeute an Gehäusestrukturen erhöhen kann.
  • Ferner sind die Lehren dieser Offenbarung auf jede Gehäusestruktur einschließlich eines integrierten Chips/Dies und/oder einer integrierten passiven Vorrichtungen anwendbar. Andere Ausführungsformen erwägen andere Anwendungen, wie z. B. verschiedene Gehäusetypen oder unterschiedliche Konfigurationen, die für einen Fachmann auf dem Gebiet beim Lesen dieser Offenbarung leicht ersichtlich sind. Man beachte, dass die hierin beschriebenen Ausführungsformen nicht notwendigerweise jede Komponente oder Merkmal zeigen, die in einer Struktur vorhanden sein können. Zum Beispiel können Vielfache einer Komponente aus einer Figur weggelassen werden, wie zum Beispiel, wenn die Beschreibung einer der Komponenten ausreichen kann, um Aspekte der Ausführungsform zu vermitteln. Ferner können hierin erörterte Verfahrensausführungsformen so beschrieben sein, dass sie in einer bestimmten Reihenfolge ausgeführt werden; jedoch können andere Verfahrensausführungsformen in irgendeiner logischen Reihenfolge ausgeführt werden.
  • Die 1 bis 13 zeigen Querschnittsansichten von Zwischenschritten während eines Verfahrens zum Ausbilden einer Gehäusestruktur gemäß einigen Ausführungsformen. In 1 ist ein Wafer 20 gezeigt, der ein Substrat 22, Durchkontaktierungen 24 und passive Vorrichtungen 26 umfasst. Das Substrat 22 kann ein Halbleitersubstrat sein, beispielsweise ein Bulk-Halbleiter, ein Halbleiter-auf-Isolator-(SOI)-Substrat oder dergleichen, die dotiert (z. B. mit einem p- oder einem n-Dotierstoff) oder undotiert sein können. Das Substrat 22 kann ein Wafer sein, etwa ein Siliziumwafer. Im Allgemeinen umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, das auf einer Isolatorschicht ausgebildet ist. Die Isolatorschicht kann beispielsweise eine vergrabene Oxidschicht (BOX), eine Siliziumoxidschicht oder dergleichen sein. Die Isolatorschicht ist auf einem Substrat vorgesehen, typischerweise einem Silizium- oder Glassubstrat. Es können auch andere Substrate, wie ein mehrschichtiges oder Gradientsubstrat, verwendet werden. In einigen Ausführungsformen kann das Halbleitermaterial des Substrats 22 Silizium; Germanium; einen Verbundhalbleiter, der Siliziumkarbid, Gallium-Arsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid umfasst; einen Legierungshalbleiter, der SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GalnAsP aufweist; oder Kombinationen davon umfassen.
  • In einigen Ausführungsformen kann das Substrat 22 zusätzlich zu den passiven Vorrichtungen 26 aktive Vorrichtungen (nicht gezeigt) aufweisen. Die aktiven Vorrichtungen können eine Vielzahl von aktiven Vorrichtungen umfassen, wie beispielsweise Transistoren und dergleichen, die verwendet werden können, um die gewünschten strukturellen und funktionalen Teile des Entwurfs zu erzeugen. Die aktiven Vorrichtungen können unter Verwendung irgendeines geeigneten Verfahrens entweder innerhalb oder auch auf dem Substrat 22 ausgebildet werden.
  • Die Durchkontaktierungen 24 des Wafers 20 können beispielsweise durch Ätzen von Öffnungen in das Substrat 22 und anschließendes Abscheiden eines leitfähigen Materials in die Öffnungen ausgebildet werden. Diese Öffnungen für die Durchkontaktierungen 24 können alle gleichzeitig in demselben Verfahren oder in getrennten Verfahren ausgebildet werden. Öffnungen in dem Substrat 22 können unter Verwendung eines geeigneten photolithographischen Maskier- und Ätzverfahrens ausgebildet werden. Beispielsweise kann ein Photoresist über dem Substrat 22 ausgebildet und strukturiert werden und ein oder mehrere Ätzverfahren (z. B. ein Nassätzverfahren oder ein Trockenätzverfahren) werden verwendet, um jene Abschnitte des Substrats 22 zu entfernen, wo die Durchkontaktierungen 24 vorgesehen sind.
  • Sobald die Öffnungen für die Durchkontaktierungen 24 ausgebildet sind, können die Öffnungen für die Durchkontaktierungen 24 beispielsweise mit einer Auskleidung, wie einer Diffusionssperrschicht, einer Haftschicht oder dergleichen, und einem leitfähigen Material gefüllt werden. Die Auskleidung kann Titan, Titannitrid, Tantal, Tantalnitrid oder dergleichen umfassen. Die Auskleidung kann unter Verwendung eines chemischen Dampfabscheidungsverfahrens (CVD), wie z. B. einer plasmaverstärkten CVD (PECVD), ausgebildet werden. Es können jedoch auch andere alternative Verfahren, wie z. B. Sputtern oder metallorganische chemische Dampfabscheidung (MOCVD), verwendet werden.
  • Das leitfähige Material der Durchkontaktierungen 24 kann ein oder mehrere leitfähige Materialien, Kupfer, eine Kupferlegierung, Silber, Gold, Wolfram, Aluminium, Nickel, andere leitfähige Metalle oder dergleichen umfassen. Das leitfähige Material kann zum Beispiel durch Abscheiden einer Keimschicht (nicht gezeigt) und unter Verwendung von Galvanisieren, stromlosem Plattieren oder dergleichen ausgebildet werden, um leitfähiges Material auf der Keimschicht abzuscheiden, wodurch die Öffnungen für die Durchkontaktierungen 24 gefüllt und überfüllt werden. Sobald die Öffnungen für die Durchkontaktierungen 24 gefüllt sind, können überschüssiges Auskleidungsmaterial und überschüssiges leitfähiges Material außerhalb der Öffnungen für die Durchkontaktierungen 24 durch einen Schleifverfahren, wie z. B. chemisch-mechanisches Polieren (CMP), entfernt werden, obwohl irgendein geeignetes Entfernungsverfahren benutzt werden kann. Wie der Fachmann erkennen wird, ist das oben beschriebene Verfahren zum Ausbilden der Durchkontaktierungen 24 lediglich ein Verfahren zum Ausbilden der Durchkontaktierungen 24, und andere Verfahren sollen auch vollständig in dem Umfang der Ausführungsformen eingeschlossen sein. Die Durchkontaktierungen 24 müssen sich an diesem Punkt in der Verarbeitung nicht durch das Substrat 22 erstrecken und zu einem späteren Zeitpunkt in der Verarbeitung kann das Substrat verdünnt werden, um die Durchkontaktierungen 24 durch das Substrat 22 freizulegen (siehe 11).
  • Die passiven Vorrichtungen 26 können als integrierte passive Vorrichtungen (IPDs) 26 bezeichnet werden. In einigen Ausführungsformen können die IPDs 26 durch die gleichen Verfahren und gleichzeitig mit den Durchkontaktierungen 24 ausgebildet werden. Die IPDs 26 können eine Vielzahl von passiven Vorrichtungen umfassen, wie beispielsweise Kondensatoren, Widerstände, Induktoren, dergleichen oder eine Kombination davon.
  • Die IPDs 26 können unter Verwendung irgendeines geeigneten Verfahrens entweder innerhalb oder auch auf dem ersten Substrat 22 ausgebildet werden. Beispielsweise kann ein Tiefgrabenkondensator ausgebildet werden, indem zuerst Gräben in dem Substrat 22 ausgebildet werden. Die Gräben können durch jedes geeignete photolithographische Maskier- und Ätzverfahren ausgebildet werden. Beispielsweise kann ein Photoresist über dem Substrat 22 ausgebildet und strukturiert werden, und ein oder mehrere Ätzverfahren (z. B. ein Trockenätzverfahren) können verwendet werden, um jene Abschnitte des Substrats 22 zu entfernen, wo die Tiefgrabenkondensatoren vorgesehen sind. Eine erste Kondensatorelektrode kann durch Ausbilden eines ersten leitfähigen Elektrodenmaterials in einem Graben, beispielsweise durch ein Abscheidungsverfahren oder ein anderes Verfahren, ausgebildet werden. Das erste leitfähige Elektrodenmaterial kann ein leitfähiges Material wie dotiertes Silizium, Polysilizium, Kupfer, Wolfram, eine Aluminium- oder Kupferlegierung oder ein anderes leitfähiges Material sein. Eine dielektrische Schicht kann über dem ersten leitfähigen Elektrodenmaterial innerhalb des Grabens ausgebildet werden. Die dielektrische Schicht kann high-k-dielektrische Materialien, ein Oxid, ein Nitrid oder dergleichen oder Kombinationen oder mehrere Schichten davon umfassen und unter Verwendung irgendeines geeigneten Abscheidungsverfahrens, wie eines CVD-Verfahrens, ausgebildet werden. Ein zweites leitfähiges Elektrodenmaterial kann über der dielektrischen Schicht in dem Graben ausgebildet werden, um eine zweite Kondensatorelektrode auszubilden, beispielsweise durch ein Abscheidungsverfahren oder ein anderes Verfahren. Das zweite leitfähige Elektrodenmaterial kann ein leitfähiges Material wie dotiertes Silizium, Polysilizium, Kupfer, Wolfram, eine Aluminium- oder Kupferlegierung oder ein anderes leitfähiges Material sein. Wie der Fachmann erkennen wird, ist das oben beschriebene Verfahren zum Ausbilden von Tiefgrabenkondensatoren lediglich ein Verfahren zum Ausbilden von Tiefgrabenkondensatoren, und andere Verfahren sollen auch vollständig in dem Umfang der Ausführungsformen eingeschlossen sein.
  • In den 2 und 3 wird eine vordere Umverteilungsstruktur 28 über dem Wafer 20, den Durchkontaktierungen 24 und den IPDs 26 ausgebildet. Die vordere Umverteilungsstruktur 28 umfasst dielektrische Schichten 32 und 38, Metallisierungsstrukturen 30 und Bondpads 36. In einigen Ausführungsformen beginnt das Ausbilden der Umverteilungsstruktur 28 mit dem Ausbilden der Metallisierungsstrukturen 30 über dem Wafer 20, gefolgt von den dielektrischen Schichten 32 und mehr der Metallisierungsstrukturen 30. In anderen Ausführungsformen wird zuerst eine dielektrische Schicht 32 über dem Wafer 20 ausgebildet, gefolgt von der Metallisierungsstruktur 30 und mehr der dielektrischen Schichten 32. In einigen Ausführungsformen können einige der Metallisierungsstrukturen 30 die Durchkontaktierungen 24 berühren. In einigen Ausführungsformen können einige der Metallisierungsstrukturen 30 Teile der IPDs 26 berühren.
  • Als ein Beispiel zum Ausbilden der Metallisierungsstrukturen 30 wird eine Keimschicht (nicht gezeigt) über dem Wafer 20 ausgebildet. In einigen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, die eine Mehrzahl von Unterschichten umfasst, die aus verschiedenen Materialien ausgebildet sind. In einigen Ausführungsformen umfasst die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht kann unter Verwendung von beispielsweise PVD oder dergleichen ausgebildet werden. Ein Photoresist wird dann auf der Keimschicht ausgebildet und strukturiert. Der Photoresist kann durch Rotationsbeschichtung oder dergleichen ausgebildet werden und kann Licht zur Strukturierung ausgesetzt werden. Die Struktur des Photoresists entspricht den Metallisierungsstrukturen 30. Die Strukturierung bildet Öffnungen durch den Photoresist aus, um die Keimschicht freizulegen. Ein leitfähiges Material wird in den Öffnungen des Photoresists und auf den freiliegenden Abschnitten der Keimschicht ausgebildet. Das leitfähige Material kann durch Plattieren, etwa Galvanisieren oder stromloses Plattieren oder dergleichen, ausgebildet werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden der Photoresist und Teile der Keimschicht, auf denen das leitfähige Material nicht ausgebildet ist, entfernt. Der Photoresist kann durch ein geeignetes Veraschungs- oder Entfernungsverfahren entfernt werden, beispielsweise durch Verwenden eines Sauerstoffplasmas oder dergleichen. Sobald der Photoresist entfernt ist, werden freiliegende Abschnitte der Keimschicht entfernt, beispielsweise durch Verwendung eines geeigneten Ätzverfahrens, etwa durch Nass- oder Trockenätzen. Die verbleibenden Teile der Keimschicht und des leitfähigen Materials bilden die Metallisierungsstrukturen 30.
  • Eine der dielektrischen Schichten 32 besteht aus Metallisierungsstrukturen 30. In einigen Ausführungsformen sind die dielektrischen Schichten 32 und 38 aus einem Polymer ausgebildet, das ein lichtempfindliches Material wie Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen sein kann, das unter Verwendung einer Lithographiemaske strukturiert werden kann. In anderen Ausführungsformen sind die dielektrischen Schichten 32 und 38 aus einem Nitrid wie Siliziumnitrid; einem Oxid wie Siliziumoxid, Phosphorsilikatglas (PSG), Borosilikatglas (BSG), Bor-dotiertem Phosphorsilikatglas (BPSG); oder dergleichen ausgebildet. Die dielektrischen Schichten 32 können durch Rotationsbeschichten, Laminieren, CVD, dergleichen oder einer Kombination davon ausgebildet werden.
  • Die dielektrische Schicht 32 wird dann strukturiert. Die Strukturierung bildet Öffnungen aus, um Teile der darunter liegenden Metallisierungsstrukturen freizulegen. Die Strukturierung kann durch ein geeignetes Verfahren erfolgen, beispielsweise durch Aussetzen der dielektrischen Schicht 32 mit Licht, wenn die dielektrische Schicht 32 ein lichtempfindliches Material ist, oder durch Ätzen unter Verwendung von beispielsweise einer anisotropen Ätzung. Wenn die dielektrische Schicht 32 ein lichtempfindliches Material ist, kann die dielektrische Schicht 32 nach der Belichtung entwickelt werden.
  • Das Ausbilden der Metallisierungsstrukturen 30 und der dielektrischen Schichten 32 kann dann wiederholt werden, um die Umverteilungsstruktur 28 mit der geeigneten Anzahl von Schichten auszubilden. Nachdem die geeignete Anzahl von Schichten 30 und 32 ausgebildet sind, werden oberste Metallisierungsstrukturen 36, die Bondpads 36 aufweisen, über den Schichten 32 und 30 und in elektrischem Kontakt mit zumindest einigen der Metallisierungsstrukturen 30 ausgebildet.
  • Als ein Beispiel für das Ausbilden der obersten Metallisierungsstrukturen 36, einschließlich der Bondpads 36, wird eine Keimschicht (nicht gezeigt) über der obersten Schicht 32 ausgebildet. In einigen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, die eine Mehrzahl von Unterschichten umfasst, die aus verschiedenen Materialien ausgebildet sind. In einigen Ausführungsformen umfasst die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht kann unter Verwendung von beispielsweise PVD oder dergleichen ausgebildet werden. Ein Photoresist wird dann auf der Keimschicht ausgebildet und strukturiert. Der Photoresist kann durch Rotationsbeschichtung oder dergleichen ausgebildet werden und kann Licht zur Strukturierung ausgesetzt werden. Die Struktur des Photoresists entspricht den Metallisierungsstrukturen 36. Die Strukturierung bildet Öffnungen durch den Photoresist aus, um die Keimschicht freizulegen. Ein leitfähiges Material wird in den Öffnungen des Photoresists und auf den freiliegenden Abschnitten der Keimschicht ausgebildet. Das leitfähige Material kann durch Plattieren, etwa Galvanisieren oder stromloses Plattieren oder dergleichen, ausgebildet werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden der Photoresist und Teile der Keimschicht, auf denen das leitfähige Material nicht ausgebildet ist, entfernt. Der Photoresist kann durch ein geeignetes Veraschungs- oder Entfernungsverfahren entfernt werden, beispielsweise durch Verwenden eines Sauerstoffplasmas oder dergleichen. Sobald der Photoresist entfernt ist, werden freiliegende Abschnitte der Keimschicht entfernt, beispielsweise durch Verwendung eines geeigneten Ätzverfahrens, etwa durch Nass- oder Trockenätzen. Die verbleibenden Abschnitte der Keimschicht und des leitfähigen Materials bilden die Metallisierungsstrukturen 36 einschließlich der Bondpads 36. Ein Teil der Metallisierungsstrukturen 36 wird verwendet, um Durchkontaktierungen 40 auszubilden (siehe 4) und werden nicht als Bondpads 36 betrachtet.
  • In einigen Ausführungsformen ist die oberste dielektrische Schicht 38 so ausgebildet, dass sie die Bondpads 36 bedeckt. Bei diesen Ausführungsformen wird ein Planarisierungsschritt durchgeführt, wie z. B. ein Schleifen oder CMP, um überschüssige Teile der obersten dielektrischen Schicht 38 zu entfernen und koplanare Oberflächen für die Bondpads 36 und die oberste dielektrische Schicht 38 bereitzustellen.
  • In anderen Ausführungsformen wird die Umverteilungsstruktur 28 in einem Dual-Damascene-Verfahren ausgebildet, das das Abscheiden der dielektrischen Schichten 32 und 38 (die als einzelne Schichten oder zwei Schichten, die durch eine Ätzstoppschicht getrennt sind, ausgebildet werden können), das Ausbilden von Gräben und Durchgangsöffnungen in den dielektrischen Schichten, um einige Abschnitte der Metallisierungsstrukturen 30 freizulegen, und das Füllen der Gräben und Durchgangsöffnungen mit einem leitfähigen Material umfasst, um mehr Metallisierungsstrukturen 30 und/oder Bondpads 36 auszubilden. Ein CMP wird dann durchgeführt, um überschüssiges leitfähiges Material zu entfernen. Dementsprechend werden die Abschnitte des leitfähigen Materials, die die Gräben in den dielektrischen Schichten 32 und 38 füllen, zu den Metallisierungsstrukturen 30 bzw. den Bondpads 36, während die Abschnitte des leitfähigen Materials, die die Durchgangsöffnungen füllen, zu Durchkontaktierungen werden.
  • In 4 werden Durchkontaktierungen 40 über der Umverteilungsstruktur 28 ausgebildet. Als ein Beispiel zum Ausbilden der Durchkontaktierungen 40 wird eine Keimschicht über der Umverteilungsstruktur 28 ausgebildet, z. B. der dielektrischen Schicht 38 und den freiliegenden Abschnitten der Metallisierungsstruktur 36, wie gezeigt. In einigen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, die eine Mehrzahl von Unterschichten umfasst, die aus verschiedenen Materialien ausgebildet sind. In einigen Ausführungsformen umfasst die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht kann unter Verwendung von beispielsweise PVD oder dergleichen ausgebildet werden. Ein Photoresist wird dann auf der Keimschicht ausgebildet und strukturiert. Der Photoresist kann durch Rotationsbeschichtung oder dergleichen ausgebildet werden und kann Licht zur Strukturierung ausgesetzt werden. Die Struktur des Photoresists entspricht den Durchkontaktierungen. Die Strukturierung bildet Öffnungen durch den Photoresist aus, um die Keimschicht freizulegen. Ein leitfähiges Material wird in den Öffnungen des Photoresists und auf den freiliegenden Abschnitten der Keimschicht ausgebildet. Das leitfähige Material kann durch Plattieren, etwa Galvanisieren oder stromloses Plattieren oder dergleichen, ausgebildet werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Der Photoresist und Teile der Keimschicht, auf denen das leitfähige Material nicht ausgebildet ist, werden entfernt. Der Photoresist kann durch ein geeignetes Veraschungs- oder Entfernungsverfahren entfernt werden, beispielsweise durch Verwenden eines Sauerstoffplasmas oder dergleichen. Sobald der Photoresist entfernt ist, werden freiliegende Abschnitte der Keimschicht entfernt, beispielsweise durch Verwendung eines geeigneten Ätzverfahrens, etwa durch Nass- oder Trockenätzen. Die verbleibenden Teile der Keimschicht und des leitfähigen Materials bilden die Durchkontaktierungen 40.
  • In 5 werden integrierte Schaltungs-Dies 42 mit der dielektrischen Schicht 38 und den Bondpads 36 der Umverteilungsstruktur 28 gebondet. Die integrierten Schaltungs-Dies 42 können logische Dies sein (z. B. eine zentrale Verarbeitungseinheit, ein Mikrocontroller usw.), Speicher-Dies (z. B. ein dynamischer RAM-(DRAM)-Die, ein statischer RAM-(SRAM)-Die usw.), Power-Management-Dies (z. B. Dies einer integrierten Power-Management-Schaltung (PMIC)), Hochfrequenz-(HF)-Dies, Sensor-Dies, Mikrosystem-(MEMS)-Dies, Signalverarbeitungs-Dies (z. B. Dies für digitale Signalverarbeitung (DSP)), Front-End-Dies (z. B. analoge Front-End-(AFE)-Dies), dergleichen oder eine Kombination davon. Auch können in einigen Ausführungsformen die integrierten Schaltungs-Dies 42 unterschiedliche Größen (z. B. eine unterschiedliche Höhe und/oder Fläche) haben und in anderen Ausführungsformen können die integrierten Schaltungs-Dies 42 die gleiche Größe (z. B. gleiche Höhe und/oder Fläche) haben.
  • Vor dem Bonden mit der Umverteilungsstruktur 28 können die integrierten Schaltungs-Dies 42 gemäß anwendbaren Herstellungsverfahren verarbeitet werden, um integrierte Schaltungen in den integrierten Schaltungs-Dies 42 auszubilden. Beispielsweise umfassen die integrierten Schaltungs-Dies 42 jeweils ein Halbleitersubstrat 43, wie Silizium, dotiert oder undotiert, oder eine aktive Schicht eines Halbleiter-auf-Isolator-(SOI)-Substrats. Das Halbleitersubstrat 43 kann ein anderes Halbleitermaterial, wie beispielsweise Germanium; einen Verbundhalbleiter, der Siliziumkarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid umfasst; einen Legierungshalbleiter, der SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GalnAsP umfasst; oder Kombinationen davon umfassen. Es können auch andere Substrate, wie mehrschichtige oder Gradientsubstrate, verwendet werden. Vorrichtungen, wie beispielsweise Transistoren, Dioden, Kondensatoren, Widerstände usw., können in und/oder auf dem Halbleitersubstrat 43 ausgebildet werden und können durch Verbindungsstrukturen 44 miteinander verbunden sein, die beispielsweise durch Metallisierungsstrukturen in einer oder mehreren dielektrischen Schichten auf dem Halbleitersubstrat 43 ausgebildet sind, um eine integrierte Schaltung auszubilden.
  • Die integrierten Schaltungs-Dies 42 umfassen ferner Pads (nicht gezeigt), wie Aluminium-Pads, auf den Verbindungsstrukturen 44, mit denen externe Verbindungen hergestellt werden. Die Pads befinden sich auf dem, was als jeweilige aktive Seite der integrierten Schaltungs-Dies 42 bezeichnet werden kann. Die-Verbinder 46 (die als Bondpads 46 bezeichnet werden können), beispielsweise leitfähige Säulen (die z. B. ein Metall wie Kupfer aufweisen), werden mechanisch und elektrisch mit den jeweiligen Pads verbunden. Die Die-Verbinder 46 können beispielsweise durch Plattieren oder dergleichen ausgebildet werden. Die Die-Verbinder 46 verbinden die jeweiligen integrierten Schaltungen der integrierten Schaltungs-Dies 42 elektrisch. Die integrierten Schaltungs-Dies 42 können vereinzelt werden, beispielsweise durch Sägen oder Zerteilen, und auf die Umverteilungsstruktur 28
    werden, indem beispielsweise ein Pick-and-Place-Werkzeug verwendet wird.
  • Ein dielektrisches Material 48 befindet sich auf den aktiven Seiten der integrierten Schaltungs-Dies 42, wie auf den Die-Verbindern 46. Das dielektrische Material 48 verkapselt die Die-Verbinder 46 seitlich, und das dielektrische Material 48 ist seitlich mit den jeweiligen integrierten Schaltungs-Dies 42 bündig. Das dielektrische Material 48 kann aus einem Polymer wie PBO, Polyimid, BCB oder dergleichen; einem Nitrid wie Siliziumnitrid oder dergleichen; einem Oxid wie Siliziumoxid, PSG, BSG, BPSG oder dergleichen; dergleichen oder einer Kombination davon bestehen und kann beispielsweise durch Rotationsbeschichten, Laminieren, CVD oder dergleichen ausgebildet werden.
  • Die integrierten Schaltungs-Dies 42 werden mit der dielektrischen Schicht 38 und den Bondpads 36 durch Hybridbonden gebondet. Um das Hybrid-Bonden zu erreichen, werden die integrierten Schaltungs-Dies 42 zuerst durch leichtes Pressen der integrierten Schaltungs-Dies 42 gegen die dielektrische Schicht 38 und die Bondpads 36 an die dielektrische Schicht 38 und die Bondpads 36 vorgebondet. Obwohl vier integrierte Schaltungs-Dies 42 gezeigt sind, kann das Hybridbonden auf Wafer-Ebene durchgeführt werden, wobei eine Mehrzahl von integrierten Schaltungs-Dies, die mit den gezeigten integrierten Schaltungs-Dies 42 identisch sind, vorgebondet und als Zeilen und Spalten angeordnet werden.
  • Nachdem alle integrierten Schaltungs-Dies 42 vorgebondet sind, wird ein Glühen durchgeführt, um die Interdiffusion der Metalle in den Bondpads 36 und den Die-Bondpads 46 zu bewirken. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst eine oder beide der dielektrischen Schichten 38 und 48 ein Polymer. Deshalb wird die Glühtemperatur auf weniger als etwa 250 °C gesenkt, um die Beschädigung des Polymers zu vermeiden. Beispielsweise kann die Glühtemperatur (mit dem Vorhandensein des Polymers) im Bereich zwischen etwa 200 °C und etwa 250 °C liegen. Die Glühzeit kann zwischen etwa 2 Stunden und 3 Stunden liegen. Wenn beide dielektrischen Schichten 38 und 48 aus anorganischen dielektrischen Materialien wie Oxid oder Oxynitrid ausgebildet sind, kann die Glühtemperatur höher sein, was niedriger als etwa 400 °C bedeutet. Beispielsweise kann die Glühtemperatur (ohne das Vorhandensein von Polymeren) im Bereich zwischen etwa 300 °C und etwa 400 °C und die Glühzeit kann im Bereich zwischen etwa 1,5 Stunden und etwa 2,5 Stunden liegen.
  • Durch das Hybridbonden werden die Bondpads 36 und 46 durch direktes Metallbonden, das durch Metall-Interdiffusion verursacht wird, miteinander gebondet. Die Bondpads 36 und 46 können unterscheidbare Grenzflächen aufweisen. Die dielektrische Schicht 38 wird ebenfalls mit der dielektrischen Schicht 48 gebondet, wobei dazwischen Bindungen ausgebildet werden. Beispielsweise bilden die Atome in einer der dielektrischen Schichten 38 und 48 (etwa Sauerstoffatome) mit den Atomen in der anderen der dielektrischen Schichten 38 und 48 (etwa Wasserstoffatomen) chemische oder kovalente Bindungen (wie beispielsweise OH-Bindungen). Die resultierenden Bindungen zwischen den dielektrischen Schichten 38 und 48 sind dielektrisch-dielektrische Bindungen, die anorganisch-Polymer-, Polymer-Polymer- oder anorganisch-anorganische Bindungen gemäß verschiedenen Ausführungsformen sein können. Weiterhin können die dielektrischen Oberflächenschichten 48 von zwei integrierten Schaltungs-Dies 42 voneinander verschieden sein (wobei beispielsweise die eine eine Polymerschicht und die andere eine anorganische Schicht ist) und daher können zwei Arten von anorganisch-Polymer-, Polymer-Polymer- und anorganisch-anorganischen Bindungen gleichzeitig in dem gleichen Gehäuse vorhanden sein.
  • In den 6 und 7 wird ein Verkapselungsmittel 58 auf den verschiedenen Komponenten ausgebildet. Das Verkapselungsmittel 58 kann eine Formmasse, ein Epoxidharz oder dergleichen sein und kann durch Formpressen, Transferformen oder dergleichen aufgebracht werden. Die obere Fläche des Verkapselungsmittels 58 ist höher als die oberen Enden der Durchkontaktierungen 40 und die rückseitige Fläche der integrierten Schaltungs-Dies 42. Das Verkapselungsmittel 58 wird dann gehärtet. In Übereinstimmung mit anderen Ausführungsformen kann das Verkapselungsmittel 58 aus einem anorganischen dielektrischen Material ausgebildet sein, beispielsweise einem Oxid (wie Siliziumoxid oder Siliziumoxynitrid) oder einem Nitrid (wie Siliziumnitrid). Die Ausbildungsverfahren des Verkapselungsmittels 58 gemäß diesen Ausführungsformen können CVD umfassen.
  • In 8 wird eine Planarisierung durchgeführt, wie ein CMP-Schritt oder ein Schleifschritt, um das Verkapselungsmittel 58 zu verdünnen, bis die Durchkontaktierungen 40 (falls vorhanden) freigelegt sind. Die obersten Flächen der Durchkontaktierungen 40 und des Verkapselungsmittels 58 sind nach dem Planarisierungsverfahren koplanar. In einigen Ausführungsformen kann das Planarisierungsverfahren weggelassen werden, beispielsweise wenn die Durchkontaktierungen 40 bereits durch das Verkapselungsmittel 58 freiliegen. Obwohl nicht gezeigt, kann bei einigen Ausführungsformen das Planarisierungsverfahren rückseitige Flächen der integrierten Schaltungs-Dies 42 freilegen.
  • In 9 wird eine rückseitige Umverteilungsstruktur 60 ausgebildet. Wie in 9 gezeigt, umfasst die rückseitige Umverteilungsstruktur 60 eine oder mehrere dielektrische Schichten 62 und Metallisierungsstrukturen 64. Eine erste dielektrische Schicht 62 wird auf dem Verkapselungsmittel 58 und den Durchkontaktierungen 40 abgeschieden. In einigen Ausführungsformen ist die dielektrischen Schicht 62 aus einem Polymer ausgebildet, das ein lichtempfindliches Material wie PBO, Polyimid, BCB oder dergleichen sein kann, das unter Verwendung einer Lithographiemaske strukturiert werden kann. In anderen Ausführungsformen ist die dielektrische Schicht 62 aus einem Nitrid wie Siliziumnitrid; einem Oxid wie Siliziumoxid, PSG, BSG, BPSG; oder dergleichen ausgebildet. Die dielektrische Schicht 62 kann durch Rotationsbeschichten, Laminieren, CVD, dergleichen oder einer Kombination davon ausgebildet werden.
  • Als nächstes wird die erste dielektrische Schicht 62 dann strukturiert. Die Strukturierung bildet Öffnungen aus, um Teile der Durchkontaktierungen 40 freizulegen. Die Strukturierung kann durch ein geeignetes Verfahren erfolgen, beispielsweise durch Aussetzen der dielektrischen Schicht 62 mit Licht, wenn die dielektrische Schicht 62 ein lichtempfindliches Material ist, oder durch Ätzen unter Verwendung von beispielsweise einer anisotropen Ätzung. Wenn die dielektrische Schicht 62 ein lichtempfindliches Material ist, kann die dielektrische Schicht 62 nach der Belichtung entwickelt werden.
  • Als nächstes wird eine Metallisierungsstruktur 64 mit Durchkontaktierungen auf der ersten dielektrischen Schicht 62 ausgebildet. Als ein Beispiel zum Ausbilden der Metallisierungsstruktur 64 wird eine Keimschicht (nicht gezeigt) über der ersten dielektrischen Schicht 62 und in Öffnungen durch die erste dielektrische Schicht 62 ausgebildet. In einigen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, die eine Mehrzahl von Unterschichten umfasst, die aus verschiedenen Materialien ausgebildet sind. In einigen Ausführungsformen umfasst die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht kann unter Verwendung von beispielsweise PVD oder dergleichen ausgebildet werden. Ein Photoresist wird dann auf der Keimschicht ausgebildet und strukturiert. Der Photoresist kann durch Rotationsbeschichtung oder dergleichen ausgebildet werden und kann Licht zur Strukturierung ausgesetzt werden. Die Struktur des Photoresists entspricht der Metallisierungsstruktur 64. Die Strukturierung bildet Öffnungen durch den Photoresist aus, um die Keimschicht freizulegen. Ein leitfähiges Material wird in den Öffnungen des Photoresists und auf den freiliegenden Abschnitten der Keimschicht ausgebildet. Das leitfähige Material kann durch Plattieren, etwa Galvanisieren oder stromloses Plattieren oder dergleichen, ausgebildet werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden der Photoresist und Teile der Keimschicht, auf denen das leitfähige Material nicht ausgebildet ist, entfernt. Der Photoresist kann durch ein geeignetes Veraschungs- oder Entfernungsverfahren entfernt werden, beispielsweise durch Verwenden eines Sauerstoffplasmas oder dergleichen. Sobald der Photoresist entfernt ist, werden freiliegende Abschnitte der Keimschicht entfernt, beispielsweise durch Verwendung eines geeigneten Ätzverfahrens, etwa durch Nass- oder Trockenätzen. Die verbleibenden Teile der Keimschicht und des leitfähigen Materials bilden die Metallisierungsstrukturen 64 und die Durchkontaktierungen. Die Durchkontaktierungen werden in Öffnungen durch die erste dielektrische Schicht 62 zu z. B. den Durchgangslöchern 40 ausgebildet.
  • Als nächstes wird eine zweite dielektrische Schicht 62 auf der Metallisierungsstruktur 64 und der ersten dielektrischen Schicht 62 abgeschieden. In einigen Ausführungsformen ist die zweite dielektrischen Schicht 62 aus einem Polymer ausgebildet, das ein lichtempfindliches Material wie PBO, Polyimid, BCB oder dergleichen sein kann, das unter Verwendung einer Lithographiemaske strukturiert werden kann. In anderen Ausführungsformen ist die zweite dielektrische Schicht 62 aus einem Nitrid wie Siliziumnitrid; einem Oxid wie Siliziumoxid, PSG, BSG, BPSG; oder dergleichen ausgebildet. Die zweite dielektrische Schicht 62 kann durch Rotationsbeschichten, Laminieren, CVD, dergleichen oder einer Kombination davon ausgebildet werden.
  • Die zweite dielektrische Schicht 62 wird dann strukturiert. Die Strukturierung bildet Öffnungen aus, um Teile der Metallisierungsstruktur 64 freizulegen. Die Strukturierung kann durch ein geeignetes Verfahren erfolgen, beispielsweise durch Aussetzen der dielektrischen Schicht 62 mit Licht, wenn die dielektrische Schicht ein lichtempfindliches Material ist, oder durch Ätzen unter Verwendung von beispielsweise einer anisotropen Ätzung. Wenn die zweite dielektrische Schicht 62 ein lichtempfindliches Material ist, kann die zweite dielektrische Schicht 62 nach der Belichtung entwickelt werden.
  • Die rückseitige Umverteilungsstruktur 60 ist beispielhaft gezeigt. Mehr oder weniger dielektrische Schichten und Metallisierungsstrukturen können in der rückseitigen Umverteilungsstruktur 60 ausgebildet werden. Wenn weniger dielektrische Schichten und Metallisierungsstrukturen ausgebildet werden sollen, können Schritte und Verfahren, die oben beschrieben wurden, weggelassen werden. Wenn mehr dielektrische Schichten und Metallisierungsstrukturen ausgebildet werden sollen, können die oben beschriebenen Schritte und Verfahren wiederholt werden. Ein Fachmann wird leicht verstehen, welche Schritte und Verfahren weggelassen oder wiederholt werden.
  • Die in 9 gezeigte Struktur kann als ein oder mehrere erste Gehäuse 100 bezeichnet werden, die in einigen Ausführungsformen zu einem späteren Zeitpunkt bei der Verarbeitung vereinzelt werden können.
  • In 10 werden ein oder mehrere zweite Gehäuse 110 mit dem einen oder den mehreren ersten Gehäuse 100 von 9 gebondet. Jedes der zweiten Gehäuse 110 umfasst ein Substrat 70 und ein oder mehrere Dies 74, die mit dem Substrat 70 verbunden sind. Das Substrat 70 kann aus einem Halbleitermaterial wie Silizium, Germanium, Diamant oder dergleichen hergestellt sein. In einigen Ausführungsformen können auch Verbundmaterialien wie Silizium-Germanium, Siliziumkarbid, Gallium-Arsen, Indiumarsenid, Indiumphosphid, Silizium-Germaniumkarbid, Gallium-Arsenphosphid, Gallium-Indiumphosphid, Kombinationen davon und dergleichen verwendet werden. Zusätzlich kann das Substrat 70 ein Silizium-auf-Isolator-(SOI)-Substrat sein. Im Allgemeinen umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial wie Silizium, Germanium, Silizium-Germanium, SOI, Silizium-Germanium-auf-Isolator (SGOI) oder einer Kombination davon. Das Substrat 70 basiert in einer alternativen Ausführungsform auf einem isolierenden Kern, wie einem glasfaserverstärkten Harzkern. Ein Beispiel-Kernmaterial ist Glasfaser-Harz wie beispielsweise FR4. Alternativen für das Kernmaterial umfassen Bismaleimid-Triazin-(BT)-Harz oder alternativ andere Leiterplatten-(PCB)-Materialien oder -Folien. Aufbaufolien wie Ajinomoto Bulid-Up-Film (ABF) oder andere Laminate können für das Substrat 70 verwendet werden.
  • Das Substrat 70 kann aktive und passive Vorrichtungen (nicht gezeigt) umfassen. Wie der Fachmann erkennen wird, kann eine Vielzahl von Vorrichtungen wie Transistoren, Kondensatoren, Widerständen, Kombinationen davon und dergleichen verwendet werden, um die strukturellen und funktionalen Anforderungen des Entwurfs für das Gehäuse zu erzeugen. Die Vorrichtungen können unter Verwendung irgendeines geeigneten Verfahrens ausgebildet werden.
  • Das Substrat 70 kann auch Metallisierungsschichten 72 und Durchkontaktierungen (nicht gezeigt) umfassen. Die Metallisierungsschichten 72 können über den aktiven und passiven Vorrichtungen ausgebildet sein und sind so ausgelegt, dass sie die verschiedenen Vorrichtungen verbinden, um funktionale Schaltungen auszubilden. Die Metallisierungsschichten können aus alternierenden Schichten aus einem Dielektrikum (z. B. einem low-k-dielektrischen Material) und leitfähigem Material (z. B. Kupfer) ausgebildet werden, wobei Durchkontaktierungen die Schichten aus leitfähigem Material verbinden, und durch jedes geeignete Verfahren (wie Abscheidung, Damascene-, Dual-Damascene-Verfahren und dergleichen) ausgebildet werden. In einigen Ausführungsformen ist das Substrat 70 im Wesentlichen frei von aktiven und passiven Vorrichtungen.
  • Das Substrat 70 kann Bondpads (nicht gezeigt) auf einer ersten Seite des Substrats 70, um mit den Dies 74 verbunden zu werden, und Bondpads 71 auf einer zweiten Seite des Substrats 70 aufweisen, wobei die zweite Seite der ersten Seite des Substrats 70 gegenüberliegt, um mit den leitfähigen Verbindern 78 verbunden zu werden. In einigen Ausführungsformen werden die Bondpads durch Ausbilden von Vertiefungen (nicht gezeigt) in dielektrischen Schichten (nicht gezeigt) auf der ersten und der zweiten Seite des Substrats 70 ausgebildet. Die Vertiefungen können so ausgebildet sein, dass die Bondpads in die dielektrischen Schichten eingebettet werden können. In anderen Ausführungsformen werden die Vertiefungen weggelassen, wenn die Bondpads auf der dielektrischen Schicht ausgebildet werden können. In einigen Ausführungsformen umfassen die Bondpads eine dünne Keimschicht (nicht gezeigt), die aus Kupfer, Titan, Nickel, Gold, Palladium, dergleichen oder einer Kombination davon hergestellt ist. Das leitfähige Material der Bondpads kann über der dünnen Keimschicht abgeschieden werden. Das leitfähige Material kann durch ein elektrochemisches Plattierungsverfahren, ein stromloses Plattierungsverfahren, CVD, ALD, PVD, dergleichen oder eine Kombination davon ausgebildet werden. In einer Ausführungsform ist das leitfähige Material der Bondpads Kupfer, Wolfram, Aluminium, Silber, Gold, dergleichen oder eine Kombination davon.
  • In einer Ausführungsform sind die Bondpads UBMs, die drei Schichten von leitfähigen Materialien umfassen, wie eine Schicht aus Titan, eine Schicht aus Kupfer und eine Schicht aus Nickel. Ein Fachmann wird jedoch erkennen, dass es viele geeignete Anordnungen von Materialien und Schichten geben kann, etwa eine Anordnung von Chrom/Chrom-Kupfer-Legierung/Kupfer/Gold, eine Anordnung aus Titan/Titan-Wolfram/Kupfer oder eine Anordnung aus Kupfer/Nickel/Gold, die zum Ausbilden der UBMs geeignet sind. Alle geeigneten Materialien oder Materialschichten, die für die UBMs verwendet werden können, sollen vollständig in dem Umfang der vorliegenden Anmeldung aufgenommen werden. In einigen Ausführungsformen erstrecken sich die Durchkontaktierungen durch das Substrat 70 und verbinden mindestens ein Bondpad auf der ersten Seite des Substrats 70 mit mindestens einem Bondpad 71 auf der zweiten Seite des Substrats.
  • Die Dies 74 können mit dem Substrat 70 durch Drahtbonds oder leitfähige Bumps (Kontakthöcker) verbunden sein. In einer Ausführungsform sind die Dies 74 gestapelte Speicher-Dies. Beispielsweise können die gestapelten Speicher-Dies 74 DDR-Speichermodule mit niedriger Leistung (LP), wie beispielsweise LPDDR1, LPDDR2, LPDDR3, LPDDR4 oder ähnliche Speichermodule umfassen.
  • In einigen Ausführungsformen können die Dies und die Drahtbonds (falls vorhanden) durch ein Formmaterial 76 gekapselt sein. Das Formmaterial 76 kann auf den Dies 74 geformt werden, beispielsweise unter Verwendung von Pressformen. In einigen Ausführungsformen ist das Formmaterial 76 eine Formmasse, ein Polymer, ein Epoxid, Siliziumoxid-Füllmaterial, dergleichen oder eine Kombination davon. Ein Härtungsschritt kann durchgeführt werden, um das Formmaterial 76 zu härten, wobei das Härten ein thermisches Härten, ein UV-Härten, dergleichen oder eine Kombination davon sein kann.
  • In einigen Ausführungsformen werden die Dies 74 und die Drahtbonds (falls vorhanden) in dem Formmaterial 76 vergraben und nach dem Härten des Formmaterials 76 wird ein Planarisierungsschritt durchgeführt, wie z. B. ein Schleifen, um überschüssige Anteile des Formmaterial 76 zu entfernen und eine im Wesentlichen planare Oberfläche für die zweiten Gehäuse 110 bereitzustellen.
  • Nachdem die zweiten Gehäuse 110 ausgebildet sind, werden die zweiten Gehäuse 110 mit den ersten Gehäusen 100 über leitfähige Verbinder 78, die Bondpads 71 und die Metallisierungsstruktur 64 gebondet.
  • Die leitfähigen Verbinder 78 können BGA-Verbinder, Lötkugeln, Metallsäulen, C4-Bumps, Mikro-Bumps, Bumps, die durch ein stromloses Nickel-stromloses Palladium-Goldimmersion-Verfahren (ENEPIG) ausgebildet werden, oder dergleichen sein. Die leitfähigen Verbinder 78 können ein leitfähiges Material wie Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn, dergleichen oder eine Kombination davon umfassen. In einigen Ausführungsformen werden die leitfähigen Verbinder 78 durch anfängliches Ausbilden einer Lotschicht durch solche üblicherweise verwendeten Verfahren wie Verdampfen, Galvanisieren, Drucken, Lotübertragung, Ballplatzierung oder dergleichen ausgebildet. Nachdem eine Schicht aus Lot auf der Struktur ausgebildet wurde, kann ein Aufschmelzen durchgeführt werden, um das Material in die gewünschte Höckerform zu formen. In einer anderen Ausführungsform sind die leitfähigen Verbinder 78 Metallsäulen (wie Kupfersäulen), die durch Sputtern, Drucken, Galvanisieren, stromloses Plattieren, CVD oder dergleichen ausgebildet werden. Die Metallsäulen können lotfrei sein und haben im Wesentlichen vertikale Seitenwände. In einigen Ausführungsformen ist eine Metall-Deckschicht (nicht gezeigt) auf der Oberseite der Metall-Säulenverbinder 78 ausgebildet. Die Metall-Deckschicht kann Nickel, Zinn, Zinn-Blei, Gold, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold, dergleichen oder eine Kombination davon umfassen und kann durch ein Plattierungsverfahren ausgebildet werden.
  • In einigen Ausführungsformen werden die leitfähigen Verbinder 78 vor dem Bonden mit einem Flussmittel (nicht gezeigt) beschichtet, wie z.B. einem rückstandfreien Flussmittel. Die leitfähigen Verbinder 78 können in das Flussmittel eingetaucht werden, oder das Flussmittel kann auf die leitfähigen Verbinder 78 ausgestoßen werden. In einer weiteren Ausführungsform kann das Flussmittel auf die Oberflächen der Metallisierungsstrukturen 64 aufgebracht werden.
  • In einigen Ausführungsformen können die leitfähigen Verbinder 78 ein Epoxidflussmittel (nicht gezeigt) aufweisen, das darauf ausgebildet wird, bevor sie mit mindestens einem Teil des Epoxidabschnitts des Epoxidflussmittels aufgeschmolzen werden, das verbleibt, nachdem das zweite Gehäuse 110 an dem ersten Gehäuse 100 befestigt wurde. Dieser verbleibende Epoxidteil kann als Unterfüllung dienen, um Spannung zu reduzieren und die Verbindungen zu schützen, die sich aus dem Aufschmelzen der leitfähigen Verbinder 78 ergeben. In einigen Ausführungsformen kann eine Unterfüllung 80 zwischen dem zweiten Gehäuse 110 und dem ersten Gehäuse 100 ausgebildet werden und die leitfähigen Verbinder 78 umgeben. Die Unterfüllung kann durch einen Kapillarströmungsverfahren ausgebildet werden, nachdem das zweite Gehäuse 110 angebracht wurde, oder durch ein geeignetes Abscheidungsverfahren ausgebildet werden, bevor das zweite Gehäuse 110 angebracht wurde.
  • Das Bonden zwischen dem zweiten Gehäuse 110 und dem ersten Gehäuse 100 kann ein Lötbonden oder ein direktes Metall-Metall-Bonden sein (etwa ein Kupfer-Kupfer- oder ein Zinn-Zinn-Bonden). In einer Ausführungsform wird das zweite Gehäuse 110 mit dem ersten Gehäuse 100 durch ein Aufschmelzverfahren gebondet. Während dieses Aufschmelzverfahrens berühren die leitfähigen Verbinder 78 die Bondpads 71 und die Metallisierungsstrukturen 64, um das zweite Gehäuse 110 physisch und elektrisch mit dem ersten Gehäuse 100 zu verbinden. Nach dem Bondverfahren kann sich an der Grenzfläche der Metallisierungsstrukturen 64 und der leitfähigen Verbinder 78 und auch an der Grenzfläche zwischen den leitfähigen Verbindern 78 und den Bondpads 71 ein IMC (nicht gezeigt) bilden.
  • In 11 wird die Struktur, die ein oder mehrere erste Gehäuse 100 und ein oder mehrere zweite Gehäuse 110 umfasst, umgedreht und auf einem Band 82 platziert. Ferner kann der Wafer 20 einem Schleifverfahren unterzogen werden, um die Durchkontaktierungen 24 freizulegen. Die Oberflächen der Durchkontaktierungen 24 und des Wafers 20 sind nach dem Schleifverfahren koplanar. In einigen Ausführungsformen kann das Schleifverfahren weggelassen werden, beispielsweise wenn die Durchkontaktierungen 24 bereits durch den Wafer 20 freigelegt sind.
  • Nachdem die Durchkontaktierungen 24 freigelegt sind, werden über den Durchkontaktierungen 24 Pads 84 und leitfähige Verbinder 86 ausgebildet. Die Pads 84 werden auf freiliegenden Flächen der Durchkontaktierungen 24 ausgebildet. Die Pads 84 werden verwendet, um mit den leitfähigen Verbindern 86 verbunden zu werden und können als Under-Bump Metallurgies (UBMs) 84 bezeichnet werden. Als ein Beispiel zum Ausbilden der Pads 84 wird eine Keimschicht (nicht gezeigt) über der Oberfläche des Wafers 20 ausgebildet. In einigen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, die eine Mehrzahl von Unterschichten umfasst, die aus verschiedenen Materialien ausgebildet sind. In einigen Ausführungsformen umfasst die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht kann unter Verwendung von beispielsweise PVD oder dergleichen ausgebildet werden. Ein Photoresist wird dann auf der Keimschicht ausgebildet und strukturiert. Der Photoresist kann durch Rotationsbeschichtung oder dergleichen ausgebildet werden und kann Licht zur Strukturierung ausgesetzt werden. Die Struktur des Photoresists entspricht den Pads 84. Die Strukturierung bildet Öffnungen durch den Photoresist aus, um die Keimschicht freizulegen. Ein leitfähiges Material wird in den Öffnungen des Photoresists und auf den freiliegenden Abschnitten der Keimschicht ausgebildet. Das leitfähige Material kann durch Plattieren, etwa Galvanisieren oder stromloses Plattieren oder dergleichen, ausgebildet werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden der Photoresist und Teile der Keimschicht, auf denen das leitfähige Material nicht ausgebildet ist, entfernt. Der Photoresist kann durch ein geeignetes Veraschungs- oder Entfernungsverfahren entfernt werden, beispielsweise durch Verwenden eines Sauerstoffplasmas oder dergleichen. Sobald der Photoresist entfernt ist, werden freiliegende Abschnitte der Keimschicht entfernt, beispielsweise durch Verwendung eines geeigneten Ätzverfahrens, etwa durch Nass- oder Trockenätzen. Die verbleibenden Teile der Keimschicht und des leitfähigen Materials bilden die Pads 84. In der Ausführungsform, in der die Pads 84 unterschiedlich ausgebildet sind, können mehrere Photoresist- und Strukturierungsschritte verwendet werden.
  • Die leitfähigen Verbinder 86 sind auf den UBMs 84 ausgebildet. Die leitfähigen Verbinder 86 können BGA-Verbinder, Lötkugeln, Metallsäulen, C4-Bumps, Mikro-Bumps, durch ENEPIG ausgebildete Bumps oder dergleichen sein. Die leitfähigen Verbinder 86 können ein leitfähiges Material wie Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn, dergleichen oder eine Kombination davon umfassen. In einigen Ausführungsformen werden die leitfähigen Verbinder 86 durch anfängliches Ausbilden einer Lotschicht durch solche üblicherweise verwendeten Verfahren wie Verdampfen, Galvanisieren, Drucken, Lotübertragung, Ballplatzierung oder dergleichen ausgebildet. Nachdem eine Schicht aus Lot auf der Struktur ausgebildet wurde, kann ein Aufschmelzen durchgeführt werden, um das Material in die gewünschte Höckerform zu formen. In einer anderen Ausführungsform sind die leitfähigen Verbinder 86 Metallsäulen (wie Kupfersäulen), die durch Sputtern, Drucken, Galvanisieren, stromloses Plattieren, CVD oder dergleichen ausgebildet werden. Die Metallsäulen können lotfrei sein und haben im Wesentlichen vertikale Seitenwände. In einigen Ausführungsformen ist eine Metall-Deckschicht (nicht gezeigt) auf der Oberseite der Metall-Säulenverbinder 86 ausgebildet. Die Metall-Deckschicht kann Nickel, Zinn, Zinn-Blei, Gold, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold, dergleichen oder eine Kombination davon umfassen und kann durch ein Plattierungsverfahren ausgebildet werden.
  • In 12 wird die Struktur, die ein oder mehrere erste Gehäuse 100 und ein oder mehrere zweite Gehäuse 110 umfasst, umgedreht und auf einem Band 88 platziert. Ferner wird ein Vereinzelungsverfahren durch Sägen 90 entlang der Ritzlinienbereiche, z. B. zwischen den zweiten Gehäusen 110 und den ersten Gehäusen 100, durchgeführt.
  • 13 zeigt ein resultierendes, vereinzeltes Gehäuse, das ein erstes Gehäuse 100 und ein zweites Gehäuse 110 umfasst. Ferner kann das Gehäuse einschließlich der Gehäuse 100 und 110 auf einem Substrat 112 angebracht werden. Das Substrat 112 kann als Gehäusesubstrat 112 bezeichnet werden. Das Gehäuse 100 ist an dem Gehäusesubstrat 112 unter Verwendung der leitfähigen Verbinder 86 angebracht.
  • Das Gehäusesubstrat 112 kann aus einem Halbleitermaterial wie Silizium, Germanium, Diamant oder dergleichen hergestellt sein. Alternativ können auch Verbundmaterialien wie Silizium-Germanium, Siliziumkarbid, Gallium-Arsen, Indiumarsenid, Indiumphosphid, Silizium-Germaniumkarbid, Gallium-Arsenphosphid, Gallium-Indiumphosphid, Kombinationen davon und dergleichen verwendet werden. Zusätzlich kann das Gehäusesubstrat 112 ein SOI-Substrat sein. Im Allgemeinen umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial wie Silizium, Germanium, Silizium-Germanium, SOI, SGOI oder Kombinationen davon. Das Substrat 112 basiert in einer alternativen Ausführungsform auf einem isolierenden Kern, wie einem glasfaserverstärkten Harzkern. Ein Beispiel-Kernmaterial ist Glasfaser-Harz wie beispielsweise FR4. Alternativen für das Kernmaterial umfassen Bismaleimid-Triazin-(BT)-Harz oder alternativ andere PCB-Materialien oder -Folien. Build-Up-Folien wie ABF oder andere Laminate können für das Gehäusesubstrat 112 verwendet werden.
  • Das Gehäusesubstrat 112 kann aktive und passive Vorrichtungen (nicht gezeigt) umfassen. Wie der Fachmann erkennen wird, kann eine Vielzahl von Vorrichtungen wie Transistoren, Kondensatoren, Widerständen, Kombinationen davon und dergleichen verwendet werden, um die strukturellen und funktionalen Anforderungen des Entwurfs für das Gehäuse herzustellen. Die Vorrichtungen können unter Verwendung irgendeines geeigneten Verfahrens ausgebildet werden.
  • Das Gehäusesubstrat 112 kann auch Metallisierungsschichten und Durchkontaktierungen und Bondpads (nicht gezeigt) über den Metallisierungsschichten und Durchkontaktierungen umfassen. Die Metallisierungsschichten können über den aktiven und passiven Vorrichtungen ausgebildet sein und sind so entworfen, dass sie die verschiedenen Vorrichtungen verbinden, um funktionale Schaltungen auszubilden. Die Metallisierungsschichten können aus alternierenden Schichten aus einem Dielektrikum (z. B. einem low-k-dielektrischen Material) und leitfähigem Material (z. B. Kupfer) ausgebildet werden, wobei Durchkontaktierungen die Schichten aus leitfähigem Material verbinden, und durch jedes geeignete Verfahren (wie Abscheidung, Damascene-, Dual-Damascene-Verfahren und dergleichen) ausgebildet werden. In einigen Ausführungsformen ist das Gehäusesubstrat 112 im Wesentlichen frei von aktiven und passiven Vorrichtungen.
  • In einigen Ausführungsformen können die leitfähigen Verbinder 86 aufgeschmolzen werden, um die Gehäuse 100 und 110 an dem Substrat 112 anzubringen. Die leitfähigen Verbinder 86 verbinden das Substrat 112, einschließlich der Metallisierungsschichten in dem Substrat 112, elektrisch und/oder physisch mit dem ersten Gehäuse 100.
  • Die leitfähigen Verbinder 86 können ein Epoxidflussmittel (nicht gezeigt) aufweisen, das darauf ausgebildet ist, bevor sie mit wenigstens einem Teil des Epoxidabschnitts des Epoxidflussmittels aufgeschmolzen werden, der verbleibt, nachdem die Gehäuse 110 und 100 an dem Substrat 112 befestigt sind. Dieser verbleibende Epoxidteil kann als Unterfüllung dienen, um Spannung zu reduzieren und die Verbindungen zu schützen, die sich aus dem Aufschmelzen der leitfähigen Verbinder 86 ergeben. In einigen Ausführungsformen kann eine Unterfüllung (nicht gezeigt) zwischen dem ersten Gehäuse 100 und dem Substrat 112 ausgebildet werden, die die leitfähigen Verbinder 86 umgibt. Die Unterfüllung kann durch ein Kapillarströmungsverfahren ausgebildet werden, nachdem die Gehäuse 110 und 100 befestigt sind, oder durch ein geeignetes Abscheidungsverfahren ausgebildet werden, bevor die Gehäuse 110 und 100 befestigt sind.
  • 14 zeigt eine Querschnittsansicht einer Gehäusestruktur gemäß einigen Ausführungsformen, die Öffnungen durch einen Wafer umfasst. Diese Ausführungsform ähnelt der vorherigen Ausführungsform der 1 bis 13, mit der Ausnahme, dass bei dieser Ausführungsform der Wafer 20 Öffnungen aufweist, die durch ihn ausgebildet sind, wobei elektrische Verbinder 114 in den Öffnungen anstelle der Durchkontaktierungen 24 ausgebildet sind. Einzelheiten bezüglich dieser Ausführungsform, die denjenigen für die zuvor beschriebene Ausführungsform ähneln, werden hier nicht wiederholt.
  • In 14 kann der Wafer 20 Öffnungen aufweisen, die durch ihn ausgebildet sind, um zu ermöglichen, dass die leitfähigen Verbinder 86 elektrisch mit der vorderseitigen Umverteilungsstruktur 28 verbunden sind. Die Öffnungen können durch den Wafer 20 beispielsweise durch Laserbohren, Ätzen oder dergleichen ausgebildet werden. Die Öffnungen können ausgebildet werden, unmittelbar bevor die leitfähigen Verbinder 86 ausgebildet werden (siehe z. B. 11 der vorherigen Ausführungsform), oder können früher in dem Verfahren ausgebildet werden.
  • Die elektrischen Verbinder 114 können in den Öffnungen durch den Wafer 20 ausgebildet werden, während die Struktur sich umgedreht auf einem Band befindet, ähnlich wie in 11 gezeigt ist. Als ein Beispiel für das Ausbilden der elektrischen Verbinder 114 wird eine Keimschicht (nicht gezeigt) über dem Wafer 20 und in den Öffnungen ausgebildet. In einigen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, die eine Mehrzahl von Unterschichten umfasst, die aus verschiedenen Materialien ausgebildet sind. In einigen Ausführungsformen umfasst die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht kann unter Verwendung von beispielsweise PVD oder dergleichen ausgebildet werden. Ein Photoresist wird dann auf der Keimschicht ausgebildet und strukturiert. Der Photoresist kann durch Rotationsbeschichtung oder dergleichen ausgebildet werden und kann Licht zur Strukturierung ausgesetzt werden. Die Struktur des Photoresists entspricht den elektrischen Verbindern 114. Die Strukturierung bildet Öffnungen durch den Photoresist aus, um die Keimschicht freizulegen. Ein leitfähiges Material wird in den Öffnungen des Photoresists und auf den freiliegenden Abschnitten der Keimschicht ausgebildet. Das leitfähige Material kann durch Plattieren, etwa Galvanisieren oder stromloses Plattieren oder dergleichen, ausgebildet werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden der Photoresist und Teile der Keimschicht, auf denen das leitfähige Material nicht ausgebildet ist, entfernt. Der Photoresist kann durch ein geeignetes Veraschungs- oder Entfernungsverfahren entfernt werden, beispielsweise durch Verwenden eines Sauerstoffplasmas oder dergleichen. Sobald der Photoresist entfernt ist, werden freiliegende Abschnitte der Keimschicht entfernt, beispielsweise durch Verwendung eines geeigneten Ätzverfahrens, etwa durch Nass- oder Trockenätzen. Die verbleibenden Teile der Keimschicht und des leitfähigen Materials bilden die elektrischen Verbinder 114.
  • Nachdem die elektrischen Verbinder 114 ausgebildet sind, können die leitfähigen Verbinder 86 auf den elektrischen Verbindern 114 ausgebildet werden. In einigen Ausführungsformen gibt es UBMs zwischen den leitfähigen Verbindern 86 und den elektrischen Verbindern 114.
  • 15 zeigt eine Querschnittsansicht einer Gehäusestruktur gemäß einigen Ausführungsformen, die einen einzelnen integrierten Schaltungs-Die 42 umfasst. Diese Ausführungsform ähnelt der vorherigen Ausführungsform der 1 bis 13, mit der Ausnahme, dass bei dieser Ausführungsform die Gehäusestruktur einen einzelnen integrierten Schaltungs-Die 42 anstelle der mehreren integrierten Schaltungs-Dies 42 aufweist. Einzelheiten bezüglich dieser Ausführungsform, die denjenigen für die zuvor beschriebene Ausführungsform ähneln, werden hier nicht wiederholt.
  • Die 16 bis 23 zeigen Querschnittsansichten von Zwischenschritten während eines Verfahrens zum Ausbilden einer Gehäusestruktur gemäß einigen Ausführungsformen. Diese Ausführungsform ähnelt der vorherigen Ausführungsform von 15, mit der Ausnahme, dass in dieser Ausführungsform das zweite Gehäuse 110 durch eine integrierte Fan-Out-(InFO)-Gehäusestruktur 160 ersetzt worden ist. Einzelheiten bezüglich dieser Ausführungsform, die denjenigen für die zuvor beschriebene Ausführungsform ähneln, werden hier nicht wiederholt.
  • Die 16 bis 23 zeigen Querschnittsansichten von Zwischenschritten zum Ausbilden des zweiten Gehäuses 160 über dem ersten Gehäuse 130 von 15. In diesen Figuren ist nur ein zweites Gehäuse 160 gezeigt, aber mehrere zweite Gehäuse 160 können gleichzeitig über mehreren zweiten Gehäusen 160 ausgebildet werden und dann kann die Struktur vereinzelt werden, um mehrere Gehäusestrukturen auszubilden. 16 zeigt Öffnungen in der Umverteilungsstruktur 60, um Teile der Metallisierungsstruktur 64 freizulegen.
  • In 17 werden Durchkontaktierungen 136 ausgebildet. Als ein Beispiel zum Ausbilden der Durchkontaktierungen 136 wird eine Keimschicht über der Umverteilungsstruktur 60 in den Öffnungen ausgebildet. In einigen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, die eine Mehrzahl von Unterschichten umfasst, die aus verschiedenen Materialien ausgebildet sind. In einigen Ausführungsformen umfasst die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht kann unter Verwendung von beispielsweise PVD oder dergleichen ausgebildet werden. Ein Photoresist wird dann auf der Keimschicht ausgebildet und strukturiert. Der Photoresist kann durch Rotationsbeschichtung oder dergleichen ausgebildet werden und kann Licht zur Strukturierung ausgesetzt werden. Die Struktur des Photoresists entspricht den Durchkontaktierungen. Die Strukturierung bildet Öffnungen durch den Photoresist aus, um die Keimschicht freizulegen. Ein leitfähiges Material wird in den Öffnungen des Photoresists und auf den freiliegenden Abschnitten der Keimschicht ausgebildet. Das leitfähige Material kann durch Plattieren, etwa Galvanisieren oder stromloses Plattieren oder dergleichen, ausgebildet werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Der Photoresist und Teile der Keimschicht, auf denen das leitfähige Material nicht ausgebildet ist, werden entfernt. Der Photoresist kann durch ein geeignetes Veraschungs- oder Entfernungsverfahren entfernt werden, beispielsweise durch Verwenden eines Sauerstoffplasmas oder dergleichen. Sobald der Photoresist entfernt ist, werden freiliegende Abschnitte der Keimschicht entfernt, beispielsweise durch Verwendung eines geeigneten Ätzverfahrens, etwa durch Nass- oder Trockenätzen. Die verbleibenden Teile der Keimschicht und des leitfähigen Materials bilden die Durchkontaktierungen 136.
  • In 18 werden integrierte Schaltungs-Dies 138 an der Umverteilungsstruktur 60 durch einen Klebstoff (nicht gezeigt) befestigt. Wie in 18 gezeigt, werden zwei integrierte Schaltungs-Dies 138 befestigt, und in anderen Ausführungsformen können mehr oder weniger integrierte Schaltungs-Dies 138 für jede der Gehäusestrukturen befestigt werden. Die integrierten Schaltungs-Dies 138 können logische Dies sein (z. B. zentrale Verarbeitungseinheiten, Mikrocontroller usw.), Speicher-Dies (z. B. DRAM-Dies, SRAM-Dies usw.), Power-Management-Dies (z. B. PMIC-Dies), HF-Dies, Sensor-Dies, MEMS-Dies, Signalverarbeitungs-Dies (z. B. DSP-Dies), Front-End-Dies (z. B. AFE-Dies), dergleichen oder eine Kombination davon. Auch können in einigen Ausführungsformen die integrierten Schaltungs-Dies 138 eine unterschiedliche Größe (z. B. unterschiedliche Höhe und/oder Fläche) haben und in anderen Ausführungsformen können die integrierten Schaltungs-Dies 138 die gleiche Größe (z. B. die gleiche Höhe und/oder Fläche) haben.
  • Vor dem Befestigen können die integrierten Schaltungs-Dies 138 gemäß anwendbaren Herstellungsverfahren verarbeitet werden, um integrierte Schaltungen in den integrierten Schaltungs-Dies 138 auszubilden. Beispielsweise umfassen die integrierten Schaltungs-Dies 138 jeweils ein Halbleitersubstrat 139, wie Silizium, dotiert oder undotiert, oder eine aktive Schicht eines Halbleiter-auf-Isolator-(SOI)-Substrats. Das Halbleitersubstrat 139 kann ein anderes Halbleitermaterial, wie beispielsweise Germanium; einen Verbundhalbleiter, der Siliziumkarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid umfasst; einen Legierungshalbleiter, der SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP umfasst; oder Kombinationen davon umfassen. Es können auch andere Substrate, wie mehrschichtige oder Gradientsubstrate, verwendet werden. Vorrichtungen, wie beispielsweise Transistoren, Dioden, Kondensatoren, Widerstände usw., können in und/oder auf dem Halbleitersubstrat 139 ausgebildet werden und können durch Verbindungsstrukturen 120 miteinander verbunden sein, die beispielsweise durch Metallisierungsstrukturen in einer oder mehreren dielektrischen Schichten auf dem Halbleitersubstrat 139 ausgebildet sind, um eine integrierte Schaltung auszubilden.
  • Die integrierten Schaltungs-Dies 138 umfassen ferner Pads, wie z. B. Aluminiumpads, mit denen externe Verbindungen hergestellt werden. Die Pads befinden sich auf dem, was als jeweilige aktive Seite der integrierten Schaltungs-Dies 138 bezeichnet werden kann. Die-Verbinder 142, wie beispielsweise leitfähige Säulen (die z. B. ein Metall wie Kupfer aufweisen), sind mechanisch und elektrisch mit den jeweiligen Pads verbunden. Die Die-Verbinder 142 können beispielsweise durch Plattieren oder dergleichen ausgebildet werden. Die Die-Verbinder 142 verbinden die jeweiligen integrierten Schaltungen der integrierten Schaltungs-Dies 138 elektrisch.
  • Ein dielektrisches Material 144 befindet sich auf den aktiven Seiten der integrierten Schaltungs-Dies 138, wie auf den Die-Verbindern 142. Das dielektrische Material 144 verkapselt die Die-Verbinder 142 seitlich, und das dielektrische Material 144 ist seitlich mit den jeweiligen integrierten Schaltungs-Dies 138 bündig. Das dielektrische Material 144 kann aus einem Polymer wie PBO, Polyimid, BCB oder dergleichen; einem Nitrid wie Siliziumnitrid oder dergleichen; einem Oxid wie Siliziumoxid, PSG, BSG, BPSG oder dergleichen; dergleichen oder einer Kombination davon bestehen und kann beispielsweise durch Rotationsbeschichten, Laminieren, CVD oder dergleichen ausgebildet werden.
  • Die Klebstoffschicht (nicht gezeigt) kann sich auf den Rückseiten der integrierten Schaltungs-Dies 138 befinden und befestigt die integrierten Schaltungs-Dies 138 an das erste Gehäuse 130. Der Klebstoff kann ein beliebiger geeigneter Klebstoff, ein Epoxid, eine Die-Befestigungsfolie (DAF) oder dergleichen sein. Der Klebstoff kann auf eine Rückseite der integrierten Schaltungs-Dies 138 aufgebracht werden, beispielsweise auf eine Rückseite des jeweiligen Halbleiterwafers, oder kann auf der Oberfläche des ersten Gehäuses 130 aufgebracht werden. Die integrierten Schaltungs-Dies 138 können vereinzelt werden, beispielsweise durch Sägen oder Zerteilen, und an das erste Gehäuse 130 durch den Klebstoff unter Verwendung von beispielsweise einem Pick-and-Place-Werkzeug befestigt werden.
  • In 19 wird ein Verkapselungsmittel 146 auf den verschiedenen Komponenten ausgebildet. Das Verkapselungsmittel 146 kann eine Formmasse, ein Epoxidharz oder dergleichen sein und kann durch Formpressen, Transferformen oder dergleichen aufgebracht werden.
  • In 20 kann nach dem Härten das Verkapselungsmittel 146 einem Schleifverfahren unterzogen werden, um die Durchkontaktierungen 136 und die Die-Verbinder 142 freizulegen. Die oberen Flächen der Durchkontaktierungen 136, der Die-Verbinder 142 und des Verkapselungsmittels 146 sind nach dem Schleifverfahren koplanar. In einigen Ausführungsformen kann das Schleifen weggelassen werden, beispielsweise wenn die Durchkontaktierungen 136 und Die-Verbinder 142 bereits freiliegen.
  • In 21 wird eine vorderseitige Umverteilungsstruktur 148 ausgebildet. Wie in 21 gezeigt, umfasst die vorderseitige Umverteilungsstruktur 148 dielektrische Schichten 152 und Metallisierungsstrukturen 150, die mit den Durchkontaktierungen 136 und den Die-Verbindern 142 verbunden sind. Die Umverteilungsstruktur 148 kann ähnlich der oben beschriebenen Umverteilungsstruktur 60 ausgebildet werden, und die Beschreibung wird hier nicht wiederholt. Nach dem Ausbilden der Umverteilungsstruktur 148 ist das zweite Gehäuse 160 ausgebildet.
  • Die vorderseitige Umverteilungsstruktur 148 ist beispielhaft gezeigt. Mehr oder weniger dielektrische Schichten und Metallisierungsstrukturen können in der vorderseitigen Umverteilungsstruktur 148 ausgebildet werden. Wenn weniger dielektrische Schichten und Metallisierungsstrukturen ausgebildet werden sollen, können Schritte und Verfahren, die oben beschrieben wurden, weggelassen werden. Wenn mehr dielektrische Schichten und Metallisierungsstrukturen ausgebildet werden sollen, können die oben beschriebenen Schritte und Verfahren wiederholt werden. Ein Fachmann wird leicht verstehen, welche Schritte und Verfahren weggelassen oder wiederholt werden.
  • In 22 wird die Struktur, die ein oder mehrere erste Gehäuse 130 und ein oder mehrere zweite Gehäuse 160 umfasst, umgedreht und auf einem Band 162 platziert. Ferner kann der Wafer 20 einem Schleifverfahren unterzogen werden, um die Durchkontaktierungen 24 freizulegen. Die Oberflächen der Durchkontaktierungen 24 und des Wafers 20 sind nach dem Schleifverfahren koplanar. In einigen Ausführungsformen kann das Schleifverfahren weggelassen werden, beispielsweise wenn die Durchkontaktierungen 24 bereits durch den Wafer 20 freigelegt sind. Nachdem die Durchgangslöcher 24 freigelegt sind, werden über den Durchgangslöchern 24 Pads (nicht gezeigt) und leitfähige Verbinder 86 ausgebildet.
  • In einigen Ausführungsformen wird die Struktur, die ein oder mehrere erste Gehäuse 130 und ein oder mehrere zweite Gehäuse 160 umfasst, umgedreht und auf ein Band für ein Vereinzelungsverfahren platziert.
  • 23 zeigt ein resultierendes, vereinzeltes Gehäuse, das ein erstes Gehäuse 130 und ein zweites Gehäuse 160 umfasst. Ferner kann das Gehäuse einschließlich der Gehäuse 130 und 160 auf einem Substrat 112 angebracht werden. Das Substrat 112 kann als Gehäusesubstrat 112 bezeichnet werden. Das Gehäuse 130 ist an dem Gehäusesubstrat 112 unter Verwendung der leitfähigen Verbinder 86 angebracht.
  • Die hier beschriebenen Ausführungsformen können Vorteile bieten. Insbesondere umfassen die offenbarten Ausführungsformen einen integrierten Fan-Out-Entwurf, der mehr Funktionalität und Zuverlässigkeit ermöglicht. Die Gehäusestrukturen können einen Chip/Die umfassen, der mit einer Waferstruktur hybridgebondet ist, wobei die Waferstruktur eine oder mehrere integrierte passive Vorrichtungen (IPDs) umfasst. Einige der offenbarten Verfahren zum Ausbilden der Gehäusestruktur umfassen die Optimierung des Verfahrens, das nicht so viele Trägersubstrate (oder in einigen Fällen keine Trägersubstrate) wie andere Verfahren benötigt. Weiterhin ermöglicht das Hybridbond-Verfahren, dass die Bonds zwischen dem Chip/Die und dem Wafer kein Lötmaterial umfassen, was die Zuverlässigkeit und die Ausbeute an Gehäusestrukturen erhöhen kann.
  • Eine Ausführungsform ist ein Verfahren, umfassend: das Ausbilden einer ersten passiven Vorrichtung in einem ersten Wafer, das Ausbilden einer ersten dielektrischen Schicht über einer ersten Seite des ersten Wafers, das Ausbilden einer ersten Mehrzahl von Bondpads in der ersten dielektrischen Schicht, das Planarisieren der ersten dielektrischen Schicht und der ersten Mehrzahl von Bondpads, um obere Flächen der ersten dielektrischen Schicht und der ersten Mehrzahl von Bondpads einzuebnen, das Hybridbonden eines ersten Vorrichtungs-Dies mit der ersten dielektrischen Schicht und zumindest einigen der ersten Mehrzahl von Bondpads und das Kapseln des ersten Vorrichtungs-Dies mit einem ersten Verkapselungsmittel.
  • Eine weitere Ausführungsform ist ein Verfahren, umfassend: das Ausbilden eines ersten Gehäuses, das das Ausbilden einer passiven Vorrichtung und einer Durchkontaktierung in einem ersten Wafer umfasst, das Ausbilden einer ersten Umverteilungsstruktur über einer ersten Seite des ersten Wafers, wobei die erste Umverteilungsstruktur eine erste Mehrzahl von Bondpads in einer ersten dielektrischen Schicht aufweist, wobei obere Flächen der ersten Mehrzahl von Bondpads im Wesentlichen koplanar mit einer oberen Fläche der ersten dielektrischen Schicht sind, das Ausbilden eines ersten elektrischen Verbinders auf einem der ersten Mehrzahl von Bondpads, das Bonden eines ersten Vorrichtungs-Dies mit der ersten Umverteilungsstruktur, wobei eine dielektrische Schicht des ersten Vorrichtungs-Dies mit der ersten dielektrischen Schicht gebondet wird und Metallpads in dem ersten Vorrichtungs-Die mit der ersten Mehrzahl von Bondpads durch Metall-Metall-Bonden gebondet werden, und das Kapseln des ersten Vorrichtungs-Dies in einer ersten Formmasse.
  • Eine weitere Ausführungsform ist eine Struktur, umfassend einen ersten Wafer mit einer ersten passiven Vorrichtung und einer ersten Durchkontaktierung, wobei die erste passive Vorrichtung in dem ersten Wafer eingebettet ist, wobei die erste Durchkontaktierung sich durch den ersten Wafer erstreckt, eine erste Umverteilungsstruktur auf einer ersten Seite des ersten Wafers, wobei die erste Umverteilungsstruktur eine Mehrzahl von Metallisierungsstrukturen, die eine erste Mehrzahl von Bondpads aufweisen, und eine erste Mehrzahl von dielektrischen Schichten umfasst, wobei die Mehrzahl von Metallisierungsstrukturen in der ersten Mehrzahl von dielektrischen Schichten angeordnet sind, und wobei die erste Mehrzahl von dielektrischen Schichten eine erste dielektrische Schicht aufweist, wobei eine erste Oberfläche der ersten dielektrischen Schicht im Wesentlichen koplanar mit ersten Oberflächen der ersten Mehrzahl von Bondpads ist, und einen Vorrichtungs-Die, der eine zweite Mehrzahl von Bondpads, die mit der ersten Mehrzahl von Bondpads durch Metall-Metall-Bonden gebondet sind, und eine zweite Mehrzahl von dielektrischen Schichten umfasst, die eine zweite dielektrische Schicht umfassen, wobei die zweite dielektrische Schicht eine zweite Oberfläche aufweist, die im Wesentlichen koplanar mit zweiten Oberflächen der zweiten Mehrzahl von Bondpads ist, wobei die erste dielektrische Schicht durch dielektrisch-dielektrische Bonds mit der zweiten dielektrischen Schicht gebondet ist.

Claims (20)

  1. Verfahren, umfassend: Ausbilden einer ersten passiven Vorrichtung (26) in einem ersten Wafer (20); Ausbilden einer ersten dielektrischen Schicht (38) über einer ersten Seite des ersten Wafers (20); Ausbilden einer ersten Mehrzahl von Bondpads (36) in der ersten dielektrischen Schicht (38); Planarisieren der ersten dielektrischen Schicht (38) und der ersten Mehrzahl von Bondpads (36), um obere Flächen der ersten dielektrischen Schicht (38) und der ersten Mehrzahl von Bondpads (36) gegeneinander einzuebnen; Hybridbonden eines ersten Vorrichtungs-Dies (42) mit der ersten dielektrischen Schicht (38) und zumindest einigen der ersten Mehrzahl von Bondpads (36); und Kapseln des ersten Vorrichtungs-Dies (42) mit einem ersten Verkapselungsmittel (58).
  2. Verfahren nach Anspruch 1, weiter umfassend: Ausbilden einer ersten Durchkontaktierung (40) auf einem der ersten Mehrzahl von Bondpads (36), wobei die erste Durchkontaktierung (40) in dem ersten Verkapselungsmittel (58) gekapselt ist.
  3. Verfahren nach Anspruch 2, wobei das Ausbilden der ersten Durchkontaktierung (40) auf einem der ersten Mehrzahl von Bondpads (36) umfasst: vor dem Kapseln, Plattieren der Durchkontaktierung (40) auf dem einen der ersten Mehrzahl von Bondpads (36).
  4. Verfahren nach Anspruch 2 oder 3, weiter umfassend: Ausbilden einer zweiten dielektrischen Schicht (62) über dem ersten Vorrichtungs-Die (42), der ersten Durchkontaktierung (40) und dem ersten Verkapselungsmittel (58); Ausbilden einer zweiten Mehrzahl von Bondpads (64) in der zweiten dielektrischen Schicht (62), wobei mindestens einer der zweiten Mehrzahl von Bondpads (64) elektrisch mit der ersten Durchkontaktierung (40) verbunden ist; und Bonden einer Gehäusestruktur (110) mit der zweiten Mehrzahl von Bondpads (64).
  5. Verfahren nach Anspruch 2 oder 3, weiter umfassend: Ausbilden einer zweiten dielektrischen Schicht (62) über dem ersten Vorrichtungs-Die (42), der ersten Durchkontaktierung (40) und dem ersten Verkapselungsmittel (58); Ausbilden einer ersten Mehrzahl von Kontaktpads (64) in der zweiten dielektrischen Schicht (62), wobei mindestens einer der ersten Mehrzahl von Kontaktpads (64) elektrisch mit der ersten Durchkontaktierung (40) verbunden ist; Ausbilden einer dritten Durchkontaktierung (136) auf einem der ersten Mehrzahl von Kontaktpads (64); Befestigen eines zweiten Vorrichtungs-Dies (138) über der zweiten dielektrischen Schicht (62); Kapseln des zweiten Vorrichtungs-Dies (138) und der dritten Durchkontaktierung (136) mit einem zweiten Verkapselungsmittel (146); Ausbilden einer dritten dielektrischen Schicht (152) über dem zweiten Vorrichtungs-Die (138), der dritten Durchkontaktierung (136) und dem zweiten Verkapselungsmittel (146); und Ausbilden einer ersten Metallisierungsstruktur (150) in der dritten dielektrischen Schicht (152), wobei die erste Metallisierungsstruktur (150) elektrisch mit der dritten Durchkontaktierung (136) und dem zweiten Vorrichtungs-Die (138) verbunden ist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: Ausbilden einer zweiten Durchkontaktierung (24), die sich von der ersten Seite in den ersten Wafer (20) erstreckt.
  7. Verfahren nach Anspruch 6, wobei die erste passive Vorrichtung (26) und die zweite Durchkontaktierung (24) in denselben Verarbeitungsschritten ausgebildet werden.
  8. Verfahren nach Anspruch 6 oder 7, weiter umfassend: Ausdünnen einer zweiten Seite des ersten Wafers (20), um ein Ende der zweiten Durchkontaktierung (24) freizulegen; und Ausbilden eines leitfähigen Verbinders (86) auf dem freigelegten Ende der zweiten Durchkontaktierung (24).
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste passive Vorrichtung (26) einen Kondensator, einen Widerstand, einen Induktor oder eine Kombination davon umfasst.
  10. Verfahren nach einem der vorhergehenden Ansprüche, weiter umfassend: Laserbohren von einer zweiten Seite des ersten Wafers (20), um eine Öffnung durch den ersten Wafer (20) auszubilden, wobei die Öffnung durch den ersten Wafer (20) ein leitfähiges Element (28, 30) auf der ersten Seite des ersten Wafers (20) freilegt; Ausbilden eines elektrischen Verbinders (114) in der Öffnung und entlang der zweiten Seite des ersten Wafers (20); und Ausbilden eines leitfähigen Verbinders (86) auf dem elektrischen Verbinder (114).
  11. Verfahren, umfassend: Ausbilden eines ersten Gehäuses (100), umfassend: Ausbilden einer passiven Vorrichtung (26) und einer Durchkontaktierung (24) in einem ersten Wafer (20); Ausbilden einer ersten Umverteilungsstruktur (28) über einer ersten Seite des ersten Wafers (20), wobei die erste Umverteilungsstruktur (28) eine erste Mehrzahl von Bondpads (36) in einer ersten dielektrischen Schicht (38) aufweist, wobei obere Flächen der ersten Mehrzahl von Bondpads (36) im Wesentlichen koplanar mit einer oberen Fläche der ersten dielektrischen Schicht (38) sind; Ausbilden eines ersten elektrischen Verbinders (40) auf einem der ersten Mehrzahl von Bondpads (36); Bonden eines ersten Vorrichtungs-Dies (42) mit der ersten Umverteilungsstruktur (28), wobei eine dielektrische Schicht (48) des ersten Vorrichtungs-Dies (42) mit der ersten dielektrischen Schicht (38) gebondet wird und Metallpads (46) in dem ersten Vorrichtungs-Die (42) mit der ersten Mehrzahl von Bondpads (36) durch Metall-Metall-Bonden gebondet werden; und Kapseln des ersten Vorrichtungs-Dies (42) in einer ersten Formmasse (58).
  12. Verfahren nach Anspruch 11, weiter umfassend: Ausbilden einer zweiten Umverteilungsstruktur (60) über dem ersten Vorrichtungs-Die (42), der ersten Formmasse (58) und dem ersten elektrischen Verbinder (40), wobei die zweite Umverteilungsstruktur (60) eine zweite Mehrzahl von Bondpads (64) in einer zweiten dielektrischen Schicht (62) umfasst; und Bonden eines zweiten Gehäuses (110) mit dem ersten Gehäuse (100) unter Verwendung eines ersten Satzes von leitfähigen Verbindern (78).
  13. Verfahren nach Anspruch 12, wobei das zweite Gehäuse (110) einen zweiten Die (74) umfasst.
  14. Verfahren nach Anspruch 12 oder 13, weiter umfassend: Ausdünnen einer zweiten Seite des ersten Wafers (20), um die Durchkontaktierung (24) in dem ersten Wafer (20) freizulegen; und Ausbilden eines leitfähigen Verbinders (86) auf der zweiten Seite des ersten Wafers (20) und elektrisch mit der freiliegenden Durchkontaktierung (24) verbunden.
  15. Verfahren nach einem der Ansprüche 11 bis 14, ferner umfassend: Ausbilden einer zweiten Umverteilungsstruktur (60) über dem ersten Vorrichtungs-Die (42), der ersten Formmasse (58) und dem ersten elektrischen Verbinder (40), wobei die zweite Umverteilungsstruktur (60) Metallisierungsstrukturen (64) in einer zweiten dielektrischen Schicht (62) umfasst; Ausbilden eines zweiten elektrischen Verbinders (136) auf einer der Metallisierungsstrukturen (64); Befestigen eines zweiten Vorrichtungs-Dies (138) an die zweite Umverteilungsstruktur (60); und Kapseln des zweiten Vorrichtungs-Dies (138) und des zweiten elektrischen Verbinders (136) in einer zweiten Formmasse (146).
  16. Verfahren nach Anspruch 15, ferner umfassend: Ausbilden einer dritten Umverteilungsstruktur (148) über dem zweiten Vorrichtungs-Die (138), der zweiten Formmasse (146) und dem zweiten elektrischen Verbinder (136), wobei die dritte Umverteilungsstruktur (148) Metallisierungsstrukturen (150) in einer dritten dielektrischen Schicht (152) umfasst, wobei die Metallisierungsstrukturen (150) mit dem zweiten elektrischen Verbinder (136) und dem zweiten Vorrichtungs-Die (138) elektrisch verbunden sind.
  17. Verfahren nach einem der Ansprüche 11 bis 16, wobei die passive Vorrichtung (26) einen Kondensator, einen Widerstand, einen Induktor oder eine Kombination davon umfasst.
  18. Struktur, umfassend: ein erstes Substrat (22) mit einer ersten passiven Vorrichtung (26) und einer ersten Durchkontaktierung (24), wobei die erste passive Vorrichtung (26) in dem ersten Substrat (22) eingebettet ist, wobei die erste Durchkontaktierung (24) sich durch das erste Substrat (22) erstreckt; eine erste Umverteilungsstruktur (28) auf einer ersten Seite des ersten Substrats (22), wobei die erste Umverteilungsstruktur (28) umfasst: eine Mehrzahl von Metallisierungsstrukturen (30, 36), die eine erste Mehrzahl von Bondpads (36) aufweisen; und eine erste Mehrzahl von dielektrischen Schichten (32, 38), wobei die Mehrzahl von Metallisierungsstrukturen (30, 36) in der ersten Mehrzahl von dielektrischen Schichten (32, 38) angeordnet sind und wobei die erste Mehrzahl von dielektrischen Schichten (32, 38) eine erste dielektrische Schicht (38) aufweisen, wobei eine erste Oberfläche der ersten dielektrischen Schicht (38) im Wesentlichen koplanar mit ersten Oberflächen der ersten Mehrzahl von Bondpads (36) ist; und einen Vorrichtungs-Die (42), umfassend: eine zweite Mehrzahl von Bondpads (46), die mit der ersten Mehrzahl von Bondpads (36) durch Metall-Metall-Bonden gebondet sind; und eine zweite Mehrzahl von dielektrischen Schichten, die eine zweite dielektrische Schicht (48) aufweisen, wobei die zweite dielektrische Schicht (48) eine zweite Oberfläche aufweist, die im Wesentlichen koplanar mit zweiten Oberflächen der zweiten Mehrzahl von Bondpads (46) ist, wobei die erste dielektrische Schicht (38) durch dielektrisch-dielektrische Bonds mit der zweiten dielektrischen Schicht (48) gebondet ist.
  19. Struktur nach Anspruch 18, wobei sich die erste dielektrische Schicht (38) seitlich über die jeweiligen Ränder der zweiten dielektrischen Schicht (48) hinaus erstreckt.
  20. Struktur nach Anspruch 18 oder 19, wobei die erste dielektrische Schicht (38) mit der zweiten dielektrischen Schicht (48) mit entsprechenden Bindungen gebondet ist, die OH-Bindungen umfassen.
DE102017117815.5A 2016-09-22 2017-08-07 Struktur eines Halbleitergehäuses und Herstellungsverfahren Active DE102017117815B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/272,491 US9768133B1 (en) 2016-09-22 2016-09-22 Semiconductor package and method of forming the same
US15/272,491 2016-09-22

Publications (2)

Publication Number Publication Date
DE102017117815A1 DE102017117815A1 (de) 2018-03-22
DE102017117815B4 true DE102017117815B4 (de) 2021-02-11

Family

ID=59828287

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017117815.5A Active DE102017117815B4 (de) 2016-09-22 2017-08-07 Struktur eines Halbleitergehäuses und Herstellungsverfahren

Country Status (5)

Country Link
US (5) US9768133B1 (de)
KR (1) KR101885036B1 (de)
CN (1) CN107871718B (de)
DE (1) DE102017117815B4 (de)
TW (1) TWI642157B (de)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102566996B1 (ko) * 2016-09-09 2023-08-14 삼성전자주식회사 FOWLP 형태의 반도체 패키지 및 이를 가지는 PoP 형태의 반도체 패키지
US9768133B1 (en) * 2016-09-22 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
DE102018124695A1 (de) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrieren von Passivvorrichtungen in Package-Strukturen
US10784247B2 (en) 2017-11-15 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Process control for package formation
US10770364B2 (en) 2018-04-12 2020-09-08 Xilinx, Inc. Chip scale package (CSP) including shim die
US10361122B1 (en) * 2018-04-20 2019-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Processes for reducing leakage and improving adhesion
US10811404B2 (en) * 2018-05-31 2020-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
TWI659515B (zh) * 2018-07-26 2019-05-11 欣興電子股份有限公司 封裝結構及其製造方法
US20200075533A1 (en) 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
KR102536269B1 (ko) * 2018-09-14 2023-05-25 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102538181B1 (ko) 2018-10-24 2023-06-01 삼성전자주식회사 반도체 패키지
KR102583127B1 (ko) 2018-10-30 2023-09-26 삼성전자주식회사 다이스택 구조물과 이를 구비하는 반도체 패키지
US11211334B2 (en) * 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US10867929B2 (en) * 2018-12-05 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods of forming the same
CN109485010A (zh) * 2018-12-06 2019-03-19 中芯长电半导体（江阴）有限公司 Mems封装结构、晶圆级mems封装结构及其制备方法
US11024702B2 (en) * 2019-03-04 2021-06-01 Cyntec Co., Ltd. Stacked electronic structure
KR102596759B1 (ko) 2019-03-18 2023-11-02 삼성전자주식회사 반도체 패키지
US11139249B2 (en) * 2019-04-01 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of forming the same
US10818640B1 (en) 2019-04-02 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Die stacks and methods forming same
KR102584960B1 (ko) * 2019-04-12 2023-10-05 삼성전기주식회사 반도체 패키지
US11562982B2 (en) * 2019-04-29 2023-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods of forming the same
US11024605B2 (en) 2019-05-31 2021-06-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
DE102019125790B4 (de) * 2019-05-31 2022-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Integriertes schaltkreis-package und verfahren
US10950519B2 (en) * 2019-05-31 2021-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11862587B2 (en) 2019-07-25 2024-01-02 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US11837575B2 (en) * 2019-08-26 2023-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding passive devices on active device dies to form 3D packages
US11264343B2 (en) * 2019-08-30 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure for semiconductor device and method of forming same
US11018113B2 (en) * 2019-10-17 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory module, semiconductor package including the same, and manufacturing method thereof
US11282816B2 (en) * 2020-01-17 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Memory packages and methods of forming same
US11502024B2 (en) 2020-01-21 2022-11-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11211362B2 (en) * 2020-03-20 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. 3D trench capacitor for integrated passive devices
CN113725088B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
US11495472B2 (en) * 2020-04-16 2022-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondutor packages and methods of forming same
DE102020128855A1 (de) * 2020-05-21 2021-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Chiplets-3d-soic-systemintegrations- und herstellungsverfahren
US11532524B2 (en) * 2020-07-27 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit test method and structure thereof
US11670614B2 (en) * 2020-10-02 2023-06-06 Qualcomm Incorporated Integrated circuit assembly with hybrid bonding
CN114388487A (zh) * 2020-10-16 2022-04-22 虹晶科技股份有限公司 封装结构及该封装结构的制备方法
US11784172B2 (en) 2021-02-12 2023-10-10 Taiwan Semiconductor Manufacturing Hsinchu, Co., Ltd. Deep partition power delivery with deep trench capacitor
US11961809B2 (en) * 2021-02-26 2024-04-16 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna apparatus and method
TWI775352B (zh) * 2021-03-19 2022-08-21 力晶積成電子製造股份有限公司 半導體封裝及其製造方法
US20220352123A1 (en) * 2021-05-03 2022-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
US11855057B2 (en) * 2021-07-08 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US20230060520A1 (en) * 2021-08-27 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and semiconductor device
KR20230059653A (ko) * 2021-10-26 2023-05-03 에스케이하이닉스 주식회사 반도체 장치 제조 방법
US20230207522A1 (en) * 2021-12-24 2023-06-29 Intel Corporation Reconstituted wafer-to-wafer hybrid bonding interconnect architecture with known good dies
CN114975415A (zh) * 2022-04-29 2022-08-30 盛合晶微半导体(江阴)有限公司 扇出堆叠型半导体封装结构及其封装方法
CN114823592B (zh) * 2022-06-30 2022-11-11 之江实验室 一种晶上系统结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150214110A1 (en) * 2014-01-28 2015-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and Approach to Prevent Thin Wafer Crack

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6987058B2 (en) * 2003-03-18 2006-01-17 Micron Technology, Inc. Methods for underfilling and encapsulating semiconductor device assemblies with a single dielectric material
US7772681B2 (en) * 2005-06-30 2010-08-10 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
US8975729B2 (en) 2012-01-13 2015-03-10 Qualcomm Incorporated Integrating through substrate vias into middle-of-line layers of integrated circuits
US9847284B2 (en) * 2013-01-29 2017-12-19 Apple Inc. Stacked wafer DDR package
US8822268B1 (en) * 2013-07-17 2014-09-02 Freescale Semiconductor, Inc. Redistributed chip packages containing multiple components and methods for the fabrication thereof
US9252076B2 (en) 2013-08-07 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
CN104576417B (zh) * 2013-10-23 2017-12-01 中芯国际集成电路制造(上海)有限公司 封装结构和封装方法
CN104009014B (zh) * 2014-04-26 2017-04-12 华进半导体封装先导技术研发中心有限公司 集成无源器件晶圆级封装三维堆叠结构及制作方法
US9543170B2 (en) 2014-08-22 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US9633974B2 (en) * 2015-03-04 2017-04-25 Apple Inc. System in package fan out stacking architecture and process flow
US9659907B2 (en) * 2015-04-07 2017-05-23 Apple Inc. Double side mounting memory integration in thin low warpage fanout package
US9768133B1 (en) * 2016-09-22 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150214110A1 (en) * 2014-01-28 2015-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and Approach to Prevent Thin Wafer Crack

Also Published As

Publication number Publication date
US9768133B1 (en) 2017-09-19
US10026704B2 (en) 2018-07-17
CN107871718A (zh) 2018-04-03
KR20180032516A (ko) 2018-03-30
KR101885036B1 (ko) 2018-08-02
US10522490B2 (en) 2019-12-31
TWI642157B (zh) 2018-11-21
US11373969B2 (en) 2022-06-28
TW201814858A (zh) 2018-04-16
US10741512B2 (en) 2020-08-11
CN107871718B (zh) 2019-12-20
US20200083187A1 (en) 2020-03-12
DE102017117815A1 (de) 2018-03-22
US20180342474A1 (en) 2018-11-29
US20200373266A1 (en) 2020-11-26
US20180082964A1 (en) 2018-03-22

Similar Documents

Publication Publication Date Title
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102018116729B3 (de) Halbleiter-Bauelement-Package und Verfahren
DE102015105855B4 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102020104147B4 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102018112657A1 (de) Halbleitergehäuse und verfahren zu seinem herstellen
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102019109690A1 (de) Halbleiterstrukturen und Verfahren zu deren Herstellung
DE102017117810A1 (de) Umverteilungsschichten in halbleiter-packages und verfahren zu deren herstellung
DE102018130035B4 (de) Package und verfahren
DE102019118492A1 (de) Eingebettete spannungsreglerstruktur undverfahren zum bilden derselben
DE102018121879B4 (de) Verfahren zur Herstellung eines Halbleiter-Package
DE102021102836A1 (de) Integriertes schaltungspackage und verfahren
DE102021113639B3 (de) Integriertes schaltungs-package und verfahren zum bilden desselben
DE102017122831B4 (de) Gehäusestrukturen und Ausbildungsverfahren
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102020130996A1 (de) Halbleiter-package und verfahren zu dessen herstellung
DE102019114984B4 (de) Package für integrierte schaltungen und verfahren
DE102017123326B4 (de) Halbleiter-Packages und Verfahren zu deren Herstellung
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102020131125A1 (de) Halbleiterpaket und Verfahren zum Herstellen desselben
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102023100773A1 (de) Integriertes schaltungs-package und verfahren
DE102023103380A1 (de) Halbleiter-packages mit gemischten bondarten und deren ausbildungsverfahren
DE102023100013A1 (de) Halbleitervorrichtung und verfahren
DE102017102534B4 (de) Umverteilungsschichten in Halbleiter-Packages und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final