CN107871718B - 半导体封装件及其形成方法 - Google Patents

半导体封装件及其形成方法 Download PDF

Info

Publication number
CN107871718B
CN107871718B CN201710367857.0A CN201710367857A CN107871718B CN 107871718 B CN107871718 B CN 107871718B CN 201710367857 A CN201710367857 A CN 201710367857A CN 107871718 B CN107871718 B CN 107871718B
Authority
CN
China
Prior art keywords
forming
dielectric layer
wafer
bond pads
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710367857.0A
Other languages
English (en)
Other versions
CN107871718A (zh
Inventor
吴集锡
叶德强
陈宪伟
陈洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107871718A publication Critical patent/CN107871718A/zh
Application granted granted Critical
Publication of CN107871718B publication Critical patent/CN107871718B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08147—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area disposed in a recess of the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08265—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08265—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H01L2224/08267—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component the bonding area connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1206—Inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1207—Resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一个实施例是一种方法，该方法包括在第一晶圆中形成第一无源器件，在第一晶圆的第一侧上方形成第一介电层，在第一介电层中形成多个第一接合焊盘，平坦化第一介电层和多个第一接合焊盘以使第一介电层和多个第一接合焊盘的顶面彼此齐平，将第一器件管芯混合接合至第一介电层和多个第一接合焊盘中的至少一些，并且将第一器件管芯密封在第一密封剂中。本发明的实施例还涉及半导体封装件及其形成方法。

Description

半导体封装件及其形成方法
技术领域
本发明的实施例涉及半导体封装件及其形成方法。
背景技术
由于许多电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断改进，半导体产业经历了快速发展。对于大部分而言，集成密度的改进来自于最小部件尺寸的反复减小，这允许将更多的组件集成到给定的区域中。随着对缩小电子器件的需求的增长，已经出现了对更小和更具创造性的半导体管芯封装技术的需求。这种封装系统的实例是叠层封装(PoP)技术。在PoP器件中，将顶部半导体封装件堆叠在底部半导体封装件的顶部上以提供高水平的集成和组件密度。PoP技术通常使得能够在印刷电路板(PCB)上生产具有增强的功能和小占用面积的半导体器件。
发明内容
本发明的实施例提供了一种形成半导体封装件的方法，包括：在第一晶圆中形成第一无源器件；在所述第一晶圆的第一侧上方形成第一介电层；在所述第一介电层中形成多个第一接合焊盘；平坦化所述第一介电层和所述多个第一接合焊盘以使所述第一介电层和所述多个第一接合焊盘的顶面彼此齐平；将第一器件管芯混合接合至所述第一介电层和所述多个第一接合焊盘中的至少一些；以及将所述第一器件管芯密封在第一密封剂中。
本发明的另一实施例提供了一种形成半导体封装件的方法，包括：形成第一封装件，包括：在第一晶圆中形成无源器件和贯通孔；在所述第一晶圆的第一侧上方形成第一再分布结构，所述第一再分布结构包括第一介电层中的多个第一接合焊盘，所述多个第一接合焊盘的顶面与所述第一介电层的顶面共面；在所述多个第一接合焊盘中的一个上形成第一电连接件；将第一器件管芯接合至所述第一再分布结构，所述第一器件管芯的介电层接合至所述第一介电层，并且所述第一器件管芯中的金属焊盘通过金属至金属接合接合至所述多个第一接合焊盘；以及将所述第一器件管芯密封在第一模塑料中。
本发明的又一实施例提供了一种半导体封装件结构，包括：第一衬底，包括第一无源器件和第一贯通孔，所述第一无源器件嵌入在所述第一衬底中，所述第一贯通孔延伸穿过所述第一衬底；第一再分布结构，位于所述第一衬底的第一侧上，所述第一再分布结构包括：多个金属化图案，包括多个第一接合焊盘；以及多个第一介电层，其中，所述多个金属化图案位于所述多个第一介电层中，并且所述多个第一介电层包括第一介电层，其中，所述第一介电层的第一表面与所述多个第一接合焊盘的第一表面共面；以及器件管芯，包括：多个第二接合焊盘，通过金属至金属接合接合至所述多个第一接合焊盘；以及多个第二介电层，包括第二介电层，其中，所述第二介电层具有与所述多个第二接合焊盘的第二表面共面的第二表面，其中，所述第一介电层通过电介质至电介质接合接合至所述第二介电层。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1至图13示出根据一些实施例的在用于形成封装件结构的工艺期间的中间步骤的截面图。
图14示出根据一些实施例的包括穿过晶圆的开口的封装件结构的截面图。
图15示出根据一些实施例的包括单个集成电路管芯的封装件结构的截面图。
图16至图23示出根据一些实施例的在用于形成封装件结构的工艺期间的中间步骤的截面图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
可以在特定的上下文中讨论本文所讨论的实施例，即封装件结构和形成封装件结构的方法，该封装件结构包括使得能够更具功能性和可靠性的集成扇出设计。封装件结构可以包括混合接合至晶圆结构的芯片/管芯，该晶圆结构包括一个或多个集成无源器件(IPD)。一些公开的形成封装件结构的方法包括不需要与其他方法一样多的载体衬底的方法的优化。此外，混合接合工艺允许芯片/管芯和晶圆之间的接合不包括焊料材料，并且因此可以增加封装件结构的可靠性和产量。
此外，本发明的教导适用于包括集成芯片/管芯和/或集成无源器件的任何封装件结构。其他实施例涉及其他应用，诸如本领域普通技术人员在阅读本发明之后将显而易见的不同的封装件类型或不同的配置。应该注意，本文讨论的实施例不必示出可以存在于结构中的每一个组件或部件。例如，诸如当讨论一个组件可足以表达实施例的各个方面时，可从附图中省略多个组件。此外，本文中讨论的方法实施例可以讨论为以特定顺序实施；然而，可以以任何逻辑顺序实施其他方法实施例。
图1至图13示出根据一些实施例的在用于形成封装件结构的工艺期间的中间步骤的截面图。在图1中，示出包括衬底22、贯通孔24和无源器件26的晶圆20。衬底22可以是掺杂的(例如，掺杂有p型或n型掺杂剂)或未掺杂的诸如块状半导体、绝缘体上半导体(SOI)衬底等的半导体衬底。衬底22可以是诸如硅晶圆的晶圆。通常，SOI衬底包括形成在绝缘层上的半导体材料层。例如，绝缘层可以是埋氧(BOX)层、氧化硅层等。在通常为硅或玻璃衬底的衬底上提供绝缘层。还可以使用诸如多层或梯度衬底的其他衬底。在一些实施例中，衬底22的半导体材料可包括硅；锗；包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟的化合物半导体；包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP的合金半导体；或它们的组合。
在一些实施例中，除了无源器件26之外，衬底22可以包括有源器件(未示出)。有源器件可以包括诸如晶体管等的许多有源器件，其可以用于产生设计的期望的结构和功能部分。可以使用任何合适的方法在衬底22内或上形成有源器件。
例如，可以通过在衬底22中蚀刻开口，然后将导电材料沉积到开口中来形成晶圆20的贯通孔24。可以在相同的工艺中或在单独的工艺中同时形成所有用于贯通孔24的这些开口。可以使用合适的光刻掩模和蚀刻工艺形成衬底22中的开口。例如，可以在衬底22上方形成和图案化光刻胶，并且利用一个或多个蚀刻工艺(例如，湿蚀刻工艺或干蚀刻工艺)来去除衬底22的贯通孔24所期望的那些部分。
一旦已经形成用于贯通孔24的开口，可以利用例如衬里(诸如扩散阻挡层、粘附层等)和导电材料填充用于贯通孔24的开口。衬里可包括钛、氮化钛、钽、氮化钽等。可以使用诸如等离子体增强CVD(PECVD)的化学汽相沉积(CVD)工艺形成衬里。然而，可以使用诸如溅射或金属有机化学汽相沉积(MOCVD)的其他可选工艺。
贯通孔24的导电材料可以包括一种或多种导电材料，铜、铜合金、银、金、钨、铝、镍、其他导电金属等。例如，可以通过沉积晶种层(未示出)并且使用电镀、化学镀等以将导电材料沉积到晶种层上，填充和过填充用于贯通孔24的开口来形成导电材料。一旦已经填充用于贯通孔24的开口，可以通过诸如化学机械抛光(CMP)的研磨工艺去除用于贯通孔24的开口外部的多余的衬里和多余的导电材料，但是可以使用任何合适的去除工艺。如本领域普通技术人员将意识到的，用于形成贯通孔24的上述工艺仅仅是形成贯通孔24的一种方法，并且其他方法也完全旨在包括在实施例的范围内。在处理中的这个时间点，贯通孔24可以不延伸穿过衬底22，并且在处理中的稍后的时间点，可以削薄衬底以暴露穿过衬底22的贯通孔24(参见图11)。
无源器件26可以称为集成无源器件(IPD)26。在一些实施例中，可以通过与贯通孔24相同的工艺且同时形成IPD 26。IPD 26可以包括诸如电容器、电阻器、电感器等或它们的组合的各种无源器件。
可以使用任何合适的方法在第一衬底22内或上形成IPD 26。例如，可以通过首先在衬底22中形成沟槽来形成深沟槽电容器。可以通过任何合适的光刻掩模和蚀刻工艺形成沟槽。例如，可以在衬底22上形成和图案化光刻胶，并且可以利用一个或多个蚀刻工艺(例如，干蚀刻工艺)以去除衬底22的深沟槽电容器所期望的那些部分。可以通过诸如沉积工艺或另一工艺在沟槽中形成第一导电电极材料来形成第一电容器电极。第一导电电极材料可以是诸如掺杂的硅、多晶硅、铜、钨、铝或铜合金的导电材料，或另一导电材料。可以在沟槽内的第一导电电极材料上方形成介电层。介电层可以包括高K介电材料、氧化物、氮化物等或它们的组合或它们的多层，并且可以使用诸如CVD工艺的任何合适的沉积工艺形成。诸如可以通过沉积工艺或另一工艺在沟槽中的介电层上方形成第二导电电极材料来形成第二电容器电极。第二导电电极材料可以是诸如掺杂的硅、多晶硅、铜、钨、铝或铜合金的导电材料或另一导电材料。如本领域普通技术人员将意识到的，用于形成深沟槽电容器的上述工艺仅仅是形成深沟槽电容器的一种方法，并且其他方法也完全旨在包括在实施例的范围内。
在图2和图3中，在晶圆20、贯通孔24和IPD 26上方形成前侧再分布结构28。前侧再分布结构28包括介电层32和38、金属化图案30和接合焊盘36。在一些实施例中，再分布结构28的形成开始于在晶圆20上方形成金属化图案30，接着形成介电层32和多个金属化图案30。在其他实施例中，首先在晶圆20上方形成介电层32、接着形成金属化图案30和多个介电层32。在一些实施例中，一些金属化图案30可以接触贯通孔24。在一些实施例中，一些金属化图案30可以接触IPD 26的部分。
作为形成金属化图案30的实例，在晶圆20上方形成晶种层(未示出)。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和钛层上方的铜层。例如，可以使用PVD等形成晶种层。然后在晶种层上形成且图案化光刻胶。可通过旋涂等形成光刻胶并且可将光刻胶暴露于光用于图案化。光刻胶的图案对应于金属化图案30。图案化形成穿过光刻胶的开口以暴露晶种层。在光刻胶的开口中且在晶种层的暴露的部分上形成导电材料。可以通过诸如电镀或化学镀等的镀来形成导电材料。导电材料可以包括金属，如铜、钛、钨、铝等。然后，去除光刻胶以及晶种层的其上未形成导电材料的部分。可通过诸如使用氧等离子体等的可接受的灰化或剥离工艺去除光刻胶。一旦去除光刻胶，诸如通过使用可接受的蚀刻工艺(诸如通过湿蚀刻或干蚀刻)去除晶种层的暴露部分。晶种层和导电材料的剩余部分形成金属化图案30。
介电层32的一个是金属化图案30。在一些实施例中，介电层32和38由聚合物形成，该聚合物可以是诸如聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等的光敏材料，并且可使用光刻掩模图案化。在其他实施例中，介电层32和38由诸如氮化硅的氮化物；诸如氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)的氧化物等形成。可以通过旋涂、层压、CVD等或它们的组合形成介电层32。
然后图案化介电层32。图案化形成了开口以暴露下面的金属化图案的部分。可以通过诸如当介电层32是光敏材料时将介电层32暴露于光或者使用例如各向异性蚀刻的蚀刻的可接受的工艺进行图案化。如果介电层32是光敏材料，则可以在曝光之后显影介电层32。
然后可以重复金属化图案30和介电层32的形成，以形成具有适当数量的层的再分布结构28。在形成适当数量的层30和32之后，包括接合焊盘36的最顶部金属化图案36形成在层32和30上方并且与至少一些金属化图案30电接触。
作为形成最顶部金属化图案36(包括接合焊盘36)的实例，在最顶层32上方形成晶种层(未示出)。在一些实施例中，晶种层是金属层，其可为单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和钛层上方的铜层。例如，可以使用PVD等形成晶种层。然后在晶种层上形成并且图案化光刻胶。可通过旋涂等形成光刻胶并且可将光刻胶暴露于光用于图案化。光刻胶的图案对应于金属化图案36。图案化形成穿过光刻胶的开口以暴露晶种层。在光刻胶的开口中且在晶种层的暴露的部分上形成导电材料。可以通过诸如电镀或化学镀等的镀来形成导电材料。导电材料可以包括金属，如铜、钛、钨、铝等。然后，去除光刻胶以及晶种层的其上未形成导电材料的部分。可通过诸如使用氧等离子体等的可接受的灰化或剥离工艺去除光刻胶。一旦去除光刻胶，诸如通过使用可接受的蚀刻工艺(诸如通过湿蚀刻或干蚀刻)去除晶种层的暴露部分。晶种层和导电材料的剩余部分形成金属化图案36(包括接合焊盘36)。一些金属化图案36将用于在其上形成贯通孔40(参见图4)，并且不认为是接合焊盘36。
在一些实施例中，最顶部介电层38形成为覆盖接合焊盘36。在这些实施例中，实施诸如研磨或CMP的平坦化步骤，以去除最顶部介电层38的多余部分，并为接合焊盘36和最顶部介电层38提供共面的表面。
在其他实施例中，在双镶嵌工艺中形成再分布结构28，该双镶嵌工艺包括沉积介电层32和38(其可以形成为单层或通过蚀刻停止层分离的两层)，在介电层中形成沟槽和通孔开口以暴露金属化图案30的一些部分，并且用导电材料填充沟槽和通孔开口以形成多个金属化图案30和/或接合焊盘36。然后实施CMP以除去多余的导电材料。因此，导电材料的填充介电层32和38中的沟槽的部分分别变成金属化图案30和接合焊盘36，而导电材料的填充通孔开口的部分成为通孔。
在图4中，在再分布结构28上方形成贯通孔40。作为形成贯通孔40的实例，在再分布结构28(例如如图所示的介电层38和金属化图案36的暴露部分)上方形成晶种层。在一些实施例中，晶种层是金属层，其可为单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和钛层上方的铜层。例如，可以使用PVD等形成晶种层。在晶种层上形成并图案化光刻胶。可通过旋涂等形成光刻胶并且可将光刻胶暴露于光用于图案化。光刻胶的图案对应于贯通孔。图案化形成了穿过光刻胶的开口以暴露晶种层。在光刻胶的开口中且在晶种层的暴露部分上形成导电材料。可以通过诸如电镀或化学镀等的镀来形成导电材料。导电材料可以包括金属，如铜、钛、钨、铝等。去除光刻胶以及晶种层的其上未形成导电材料的部分。可通过诸如使用氧等离子体等的可接受的灰化或剥离工艺去除光刻胶。一旦去除光刻胶，诸如通过使用可接受的蚀刻工艺(诸如湿蚀刻或干蚀刻)去除晶种层的暴露部分。晶种层和导电材料的剩余部分形成贯通孔40。
在图5中，将集成电路管芯42接合至再分布结构28的介电层38和接合焊盘36。集成电路管芯42可以是逻辑管芯(例如，中央处理单元、微控制器等)、存储器管芯(例如，动态随机存取存储器(DRAM)管芯、静态随机存取存储器(SRAM)管芯等)、功率管理管芯(例如，功率管理集成电路(PMIC)管芯)、射频(RF)管芯、传感器管芯、微机电系统(MEMS)管芯、信号处理管芯(例如，数字信号处理(DSP)管芯)、前端管芯(例如，模拟前端(AFE)管芯)等或它们的组合。此外，在一些实施例中，集成电路管芯42可以具有不同的尺寸(例如，不同的高度和/或表面积)，并且在其他实施例中，集成电路管芯42可以具有相同的尺寸(例如，相同的高度和/或表面积)。
在接合至再分布结构28之前，可以根据适用的制造工艺来处理集成电路管芯42，以在集成电路管芯42中形成集成电路。例如，每个集成电路管芯42包括诸如掺杂或未掺杂的硅的半导体衬底43或绝缘体上半导体(SOI)衬底的有源层。半导体衬底43可以包括诸如锗的另一半导体材料；包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟的化合物半导体；包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP的合金半导体；或它们的组合。还可以使用诸如多层或梯度衬底的其他衬底。诸如晶体管、二极管、电容器、电阻器等的器件可以形成在半导体衬底43中和/或上并且可以通过互连结构44互连以形成集成电路，互连结构44由例如半导体衬底43上的一个或多个介电层中的金属化图案形成。
集成电路管芯42还包括位于互连结构44上的诸如铝焊盘的焊盘(未示出)，制造至该互连结构44的外部连接。焊盘位于可以称为集成电路管芯42的相应的有源侧上。诸如导电柱(例如，包括诸如铜的金属)的管芯连接件46(可以称为接合焊盘46)机械地连接且电连接至相应的焊盘。例如，可以通过镀等形成管芯连接件46。管芯连接件46电连接集成电路管芯42的相应的集成电路。通过诸如锯切或切割来分割集成电路管芯42，并且通过使用例如拾取和放置工具将集成电路管芯42放置在介电层38上。
介电材料48位于集成电路管芯42的有源侧上，诸如管芯连接件46上。介电材料48横向密封管芯连接件46，并且介电材料48与相应的集成电路管芯42横向共端点。介电材料48可以是诸如PBO、聚酰亚胺、BCB等的聚合物；诸如氮化硅等的氮化物；诸如氧化硅、PSG、BSG、BPSG等的氧化物；或它们的组合，并且可以例如通过旋涂、层压、CVD等形成。
通过混合接合将集成电路管芯42接合至介电层38和接合焊盘36。为了实现混合接合，通过将集成电路管芯42轻轻地压在介电层38和接合焊盘36上，来将集成电路管芯42首先预接合至介电层38和接合焊盘36。尽管示出了四个集成电路管芯42，但是可以在晶圆级实施混合接合，其中将与所示的集成电路管芯42相同的多个集成电路管芯预接合，并且布置为行和列。
在预接合所有集成电路管芯42之后，实施退火以引起接合焊盘36和管芯接合焊盘46中的金属的相互扩散。根据本发明的一些实施例，介电层38和48中的一个或两个包括聚合物。因此，退火温度降低至低于约250℃，以避免聚合物的损坏。例如，退火温度(存在聚合物)可以在约200℃和约250℃之间的范围内。退火时间可以介于约2小时和3小时之间。当介电层38和48两者由诸如氧化物或氮氧化物的无机介电材料形成时，退火温度可以更高，其低于约400℃。例如，退火温度(不存在聚合物)可以在约300℃和约400℃之间的范围内，并且退火时间可以在约1.5小时和约2.5小时之间的范围内。
通过混合接合，接合焊盘36和46通过由金属互相扩散引起的直接金属接合而彼此接合。接合焊盘36和46可具有可区分的界面。介电层38还接合至介电层48，具有形成在它们之间的键。例如，介电层38和48的一个中的原子(诸如氧原子)与介电层38和48中的另一个中的原子(诸如氢原子)形成化学或共价键(诸如O-H键)。根据各个实施例，介电层38和48之间的产生的接合是电介质至电介质接合，其可以是无机物至聚合物接合、聚合物至聚合物接合或无机物至无机物接合。此外，两个集成电路管芯42的表面介电层48可以彼此不同(例如，一个是聚合物层，另一个是无机层)，并且因此在同一封装件中可以同时存在无机物至聚合物接合、聚合物至聚合物接合和无机物至无机物接合中的两种类型。
在图6和7中，在各个组件上形成密封剂58。密封剂58可以是模塑料、环氧树脂等，并且可以通过压缩模制、传递模制等来施加。密封剂58的顶面高于贯通孔40的顶端和集成电路管芯42的背侧表面。然后固化密封剂58。根据其他实施例，密封剂58可以由包括氧化物(诸如氧化硅或氮氧化硅)或氮化物(诸如氮化硅)的无机介电材料形成。根据这些实施例，密封剂58的形成方法可以包括CVD。
在图8中，实施诸如CMP步骤或研磨步骤的平坦化以削薄密封剂58，直到暴露贯通孔40(如果有的话)。在平坦化工艺之后，贯通孔40和密封剂58的顶面是共面的。在一些实施例中，例如，如果已经通过密封剂58暴露贯通孔40，则可以省略平坦化工艺。尽管未示出，但是在一些实施例中，平坦化工艺可以暴露集成电路管芯42的背侧表面。
在图9中，形成背侧再分布结构60。如将在图9中示出的，背侧再分布结构60包括一个或多个介电层62和金属化图案64。在密封剂58和通孔40上沉积第一介电层62。在一些实施例中，介电层62由聚合物形成，聚合物可以是诸如PBO、聚酰亚胺、BCB等的光敏材料，可以使用光刻掩模图案化聚合物。在其他实施例中，介电层62由诸如氮化硅的氮化物、诸如氧化硅、PSG、BSG、BPSG的氧化物等形成。可以通过旋涂、层压、CVD等或它们的组合形成介电层62。
接下来，然后图案化第一介电层62。图案化形成了开口以暴露贯通孔40的部分。可以通过诸如当介电层62是光敏材料时将介电层62暴露于光或者通过使用例如各向异性蚀刻的蚀刻的可接受的工艺进行图案化。如果介电层62是光敏材料，则可以在曝光之后显影介电层62。
接下来，在第一介电层62上形成具有通孔的金属化图案64。作为形成金属化图案64的实例，在第一介电层62上方并且在穿过第一介电层62的开口中形成晶种层(未示出)。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和钛层上方的铜层。例如，可以使用PVD等形成晶种层。然后在晶种层上形成并且图案化光刻胶。可通过旋涂等形成光刻胶并且可将所述光刻胶暴露于光用于图案化。光刻胶的图案对应于金属化图案64。图案化形成了穿过光刻胶的开口以暴露晶种层。在光刻胶的开口中并且在晶种层的暴露部分上形成导电材料。可以通过诸如电镀或化学镀等的镀来形成导电材料。导电材料可以包括金属，如铜、钛、钨、铝等。然后，去除光刻胶以及晶种层的其上未形成导电材料的部分。可通过诸如使用氧等离子体等的可接受的灰化或剥离工艺去除光刻胶。一旦去除光刻胶，诸如通过使用可接受的蚀刻工艺(诸如通过湿蚀刻或干蚀刻)去除晶种层的暴露部分。晶种层和导电材料的剩余部分形成金属化图案64和通孔。在穿过第一介电层62的开口中形成至例如贯通孔40通孔。
接下来，在金属化图案64和第一介电层62上沉积第二介电层62。在一些实施例中，第二介电层62由聚合物形成，聚合物可以是诸如PBO、聚酰亚胺、BCB等的光敏材料，可以使用光刻掩模图案化聚合物。在其他实施例中，第二介电层62由诸如氮化硅的氮化物、诸如氧化硅、PSG、BSG、BPSG的氧化物等形成。可以通过旋涂、层压、CVD等或它们的组合形成第二介电层62。
然后图案化第二介电层62。图案化形成了开口以暴露金属化图案64的部分。可以通过诸如当介电层是光敏材料时将介电层62暴露于光或者通过使用例如各向异性蚀刻的蚀刻的可接受的工艺进行图案化。如果第二介电层62是光敏材料，则可以在曝光之后显影第二介电层62。
背侧再分布结构60示出为实例。可以在背侧再分布结构60中形成更多或更少的介电层和金属化图案。如果形成更少的介电层和金属化图案，则可以省略以上讨论的步骤和工艺。如果形成更多的介电层和金属化图案，则可以重复以上讨论的步骤和工艺。本领域的普通技术人员将容易理解，会省略或重复哪些步骤和工艺。
图9中示出的结构可以称为一个或多个第一封装件100，在一些实施例中，可以在处理的稍后时间分割第一封装件100。
在图10中，将一个或多个第二封装件110接合至图9的一个或多个第一封装件100。每个第二封装件110包括衬底70和连接至衬底70的一个或多个管芯74。衬底70可以由诸如硅、锗、金刚石等的半导体材料制成。在一些实施例中，还可以使用诸如硅锗、碳化硅、砷化镓、砷化铟、磷化铟、碳化硅锗、磷砷化镓、磷化镓铟的化合物材料、它们的组合等。此外，衬底70可以是绝缘体上硅(SOI)衬底。通常，SOI衬底包括诸如外延硅、锗、硅锗、SOI、绝缘体上硅锗(SGOI)或它们的组合的半导体材料层。在一个可选实施例中，衬底70基于诸如玻璃纤维增强树脂芯的绝缘芯。一种示例性芯材料是诸如FR4的玻璃纤维树脂。芯材料的可选物包括双马来酰亚胺-三嗪(BT)树脂、或者可选地，其他印刷电路板(PCB)材料或膜。诸如味之素积层膜(ABF)或其他层压件的积层膜可用于衬底70。
衬底70可以包括有源和无源器件(未示出)。作为本领域的普通技术人员将会意识到，诸如晶体管、电容器、电阻器、它们的组合等的各种器件可用于生成用于封装件的设计的结构和功能要求。可以使用任何合适的方法来形成器件。
衬底70还可以包括金属化层72和贯通孔(未示出)。金属化层72可以形成在有源和无源器件上方并且设计为连接各个有源器件以形成功能电路。金属化层可以由介电材料(例如，低k介电材料)和具有互连导电材料层的通孔的导电材料(例如，铜)的交替层形成，并且可以通过任何合适的工艺(诸如沉积、镶嵌、双镶嵌等)形成。在一些实施例中，衬底70大致没有有源或无源器件。
衬底70可以具有位于衬底70的第一侧上的接合焊盘(未示出)以连接至管芯74，和位于衬底70的第二侧上的接合焊盘71以连接至导电连接件78，衬底70的第二侧与第一侧相对。在一些实施例中，通过在衬底70的第一侧和第二侧上的介电层(未示出)中形成凹槽(未示出)来形成接合焊盘。凹槽可以形成为允许接合焊盘嵌入在介电层中。在其他实施例中，省略了凹槽，因为接合焊盘可以形成在介电层上。在一些实施例中，接合焊盘包括由铜、钛、镍、金、钯等或它们的组合制成的薄晶种层(未示出)。可以在薄晶种层上方沉积接合焊盘的导电材料。可以通过电化学镀工艺、化学镀工艺、CVD、ALD、PVD等或它们的组合形成导电材料。在实施例中，接合焊盘的导电材料是铜、钨、铝、银、金等或它们的组合。
在实施例中，接合焊盘是包括诸如钛层、铜层和镍层的三个导电材料层的UBM。然而，本领域的普通技术人员将意识到，可以存在适用于形成UBM的诸如铬/铬-铜合金/铜/金布置、钛/钛钨/铜布置或铜/镍/金布置的材料和层的许多合适的布置。可用于UBM的任何合适的材料或材料层完全旨在包括在当前申请的范围内。在一些实施例中，贯通孔延伸穿过衬底70并将衬底70的第一侧上的至少一个接合焊盘连接至衬底的第二侧上的至少一个接合焊盘71。
管芯74可以通过引线接合或导电凸块连接至衬底70。在实施例中，管芯74是堆叠的存储器管芯。例如，堆叠的存储器管芯74可以包括诸如LPDDR1、LPDDR2、LPDDR3、LPDDR4等存储器模块的低功率(LP)双数据速率(DDR)存储器模块。
在一些实施例中，可以通过模制材料76密封管芯74和引线接合(如果存在)。例如，可以使用压缩模制将模制材料76模制在管芯74上。在一些实施例中，模制材料76是模塑料、聚合物、环氧树脂、氧化硅填充材料等或它们的组合。可以实施固化步骤以固化模制材料76，其中固化可以是热固化、UV固化等或它们的组合。
在一些实施例中，管芯74和引线接合(如果存在)掩埋在模制材料76中，并且在固化模制材料76之后，实施诸如研磨的平坦化步骤，以去除模制材料76的多余部分并且为第二封装件110提供大致平坦的表面。
在形成第二封装件110之后，第二封装件110通过导电连接件78、接合焊盘71和金属化图案64接合至第一封装件100。
导电连接件78可以是BGA连接件、焊球、金属柱、可控坍塌芯片连接(C4)凸块、微凸块、化学镀镍-化学镀钯浸金技术(ENEPIG)形成的凸块等。导电连接件78可以包括诸如焊料、铜、铝、金、镍、银、钯、锡等或它们的组合的导电材料。在一些实施例中，最初通过诸如蒸发、电镀、印刷、焊料转移、球放置等这种常用的方法形成焊料层来形成导电连接件78。一旦已经在该结构上形成焊料层，就可以实施回流，以将材料成形为期望的凸块形状。在另一个实施例中，导电连接件78是通过溅射、印刷、电镀、化学镀、CVD等形成的金属柱(诸如铜柱)。金属柱可以没有焊料并且具有大致垂直的侧壁。在一些实施例中，在金属柱连接件78的顶部上形成金属覆盖层(未示出)。金属覆盖层可以包括镍、锡、锡-铅、金、银、钯、铟、镍钯金、镍金等或它们组合并且可以通过镀工艺形成。
在一些实施例中，在接合导电连接件78之前，利用诸如免洗焊剂的焊剂(未示出)涂覆导电连接件78。导电连接件78可以浸入焊剂中，或者焊剂可以喷射到导电连接件78上。在另一实施例中，可以对金属化图案64的表面施加焊剂。
在一些实施例中，导电连接件78在它们被回流之前可具有形成在其上的环氧树脂焊剂(未示出)，在第二封装件110附接至第一封装件100之后剩余环氧树脂焊剂的环氧树脂部分的至少一些。该剩余的环氧树脂部分可以用作底部填充物以减少应力并且保护回流导电连接件78所得到的接点。在一些实施例中，底部填充物80可以形成在第二封装件110和第一封装件100之间并且围绕导电连接件78。底部填充物可以在附接第二封装件110之后通过毛细管流动工艺形成，或者可以在附接第二封装件110之前通过合适的沉积方法形成。
第二封装件110与第一封装件100之间的接合可以是焊料接合或直接金属至金属(诸如铜至铜或锡至锡)接合。在实施例中，通过回流工艺将第二封装件110接合至第一封装件100。在该回流工艺期间，导电连接件78与接合焊盘71和金属化图案64接触以将第二封装件110物理连接且电连接至第一封装件100。在接合工艺之后，可以在金属化图案64和导电连接件78的界面处并且还在导电连接件78和接合焊盘71之间的界面处形成IMC(未示出)。
在图11中，在胶带82上翻转并放置包括一个或多个第一封装件100和一个或多个第二封装件110的结构。此外，晶圆20可经历研磨工艺以暴露贯通孔24。在研磨工艺之后，贯通孔24和晶圆20的顶面是共面的。在一些实施例中，例如，如果已经通过晶圆20暴露贯通孔24，则可以省略研磨。
在暴露贯通孔24之后，在贯通孔24上方形成焊盘84和导电连接件86。在贯通孔24的暴露表面上形成焊盘84。焊盘84用于连接至导电连接件86并且可以称为凸块下金属(UBM)84。作为形成焊盘84的实例，在晶圆20的表面上方形成晶种层(未示出)。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和钛层上方的铜层。例如，可以使用PVD等形成晶种层。然后在晶种层上形成并且图案化光刻胶。可通过旋涂等形成光刻胶并且可将光刻胶暴露于光用于图案化。光刻胶的图案对应于焊盘84。图案化形成了穿过光刻胶的开口以暴露晶种层。在光刻胶的开口中并且在晶种层的暴露部分上形成导电材料。可以通过诸如电镀或化学镀等的镀来形成导电材料。导电材料可以包括金属，如铜、钛、钨、铝等。然后，去除光刻胶以及晶种层的其上未形成导电材料的部分。可通过诸如使用氧等离子体等的可接受的灰化或剥离工艺去除光刻胶。一旦去除光刻胶，诸如通过使用可接受的蚀刻工艺(诸如通过湿蚀刻或干蚀刻)去除晶种层的暴露部分。晶种层和导电材料的剩余部分形成焊盘84。在实施例中，可以利用多个的光刻胶和图案化步骤不同地形成焊盘84。
在UBM 84上形成导电连接件86。导电连接件86可以是BGA连接件、焊球、金属柱、C4凸块、微凸块、ENEPIG形成的凸块等。导电连接件86可以包括诸如焊料、铜、铝、金、镍、银、钯、锡等或它们的组合的导电材料。在一些实施例中，最初通过诸如蒸发、电镀、印刷、焊料转移、球放置等这种常用的方法形成焊料层来形成导电连接件86。一旦已经在结构上形成焊料层，就可以实施回流，以将材料成形为期望的凸块形状。在另一个实施例中，导电连接件86是通过溅射、印刷、电镀、化学镀、CVD等形成的金属柱(诸如铜柱)。金属柱可以没有焊料并且具有大致垂直的侧壁。在一些实施例中，在金属柱连接件86的顶部上形成金属覆盖层(未示出)。金属覆盖层可以包括镍、锡、锡-铅、金、银、钯、铟、镍钯金、镍金等或它们组合并且可以通过镀工艺形成。
在图12中，在胶带88上翻转并放置包括一个或多个第一封装件100和一个或多个第二封装件110的结构。此外，通过沿着例如在第二封装件110和第一封装件100之间的划线区锯切90来实施分割工艺。
图13示出所得的分割的封装件，其包括第一封装件100和第二封装件110。此外，可以将包括封装件100和110的封装件安装到衬底112上。衬底112可以称为封装件衬底112。使用导电连接件86将封装件100安装到封装件衬底112上。
封装件衬底112可以由诸如硅、锗、金刚石等的半导体材料制成。可选地，还可以使用诸如硅锗、碳化硅、砷化镓、砷化铟、磷化铟、碳化硅锗、磷砷化镓、磷化镓铟、它们的组合等的化合物材料。此外，封装件衬底112可以是SOI衬底。通常，SOI衬底包括诸如外延硅、锗、硅锗、SOI、SGOI或它们的组合的半导体材料层。在一个可选实施例中，封装件衬底112基于诸如玻璃纤维增强树脂芯的绝缘芯。一种示例性芯材料是诸如FR4的玻璃纤维树脂。芯材料的可选物包括双马来酰亚胺-三嗪(BT)树脂、或者可选地，其他PCB材料或膜。诸如ABF或其他层压件的积层膜可用于封装件衬底112。
封装件衬底112可以包括有源和无源器件(未示出)。作为本领域的普通技术人员将会意识到，诸如晶体管、电容器、电阻器、它们的组合等的各种器件可用于生成用于半导体封装件的设计的结构和功能要求。可以使用任何合适的方法来形成器件。
封装件衬底112还可以包括金属化层和通孔以及位于金属化层和通孔上方的接合焊盘(未示出)。金属化层可以形成在有源和无源器件上方并且设计为连接各个器件以形成功能电路。金属化层可以由介电材料(例如，低k介电材料)和具有互连导电材料层的通孔的导电材料(例如，铜)的交替层形成，并且可以通过任何合适的工艺(诸如沉积、镶嵌、双镶嵌等)形成。在一些实施例中，封装件衬底112大致没有有源和无源器件。
在一些实施例中，可以回流导电连接件86以将封装件100和110附接至衬底112。导电连接件86将衬底112(包括衬底112中的金属化层)电连接和/或物理连接至第一封装件100。
导电连接件86在它们被回流之前可具有形成在其上的环氧树脂焊剂(未示出)，在将封装件110和100附接至衬底112之后剩余环氧树脂焊剂的环氧树脂部分的至少一些。该剩余的环氧树脂部分可以用作底部填充物以减少应力并保护回流导电连接件86所得到的接点。在一些实施例中，底部填充物(未示出)可以形成在第一封装件100和衬底112之间并且围绕导电连接件86。底部填充物可以在附接封装件110和100之后通过毛细管流动工艺形成，或者可以在附接封装件110和100之前通过合适的沉积方法形成。
图14示出根据一些实施例的包括穿过晶圆的开口的封装件结构的截面图。该实施例类似于先前的图1至图13的实施例，除了在该实施例中，晶圆20具有穿过晶圆20形成的开口，其中在开口中形成电连接件114而不是贯通孔24。关于该实施例的细节类似于先前描述的实施例的那些，本文中将不再重复。
在图14中，晶圆20可以具有穿过晶圆20形成的开口以允许导电连接件86电连接至前侧再分布结构28。例如，使用激光钻孔、蚀刻等穿过晶圆20形成开口。可以刚好在形成导电连接件86之前形成开口(参见，例如先前实施例的图11)或可以在该工艺中较早地形成开口。
电连接件114可以形成在穿过晶圆20的开口中，同时该结构在胶带上翻转，类似于图11所示的那些。作为形成电连接件114的实例，在晶圆20上方且在开口中形成晶种层(未示出)。在一些实施例中，晶种层是金属层，其可为单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和钛层上方的铜层。例如，可以使用PVD等形成晶种层。然后在晶种层上形成并且图案化光刻胶。可通过旋涂等形成光刻胶并且可将光刻胶暴露于光用于图案化。光刻胶的图案对应于电连接件114。图案化形成了穿过光刻胶的开口以暴露晶种层。在光刻胶的开口中且在晶种层的暴露部分上形成导电材料。可以通过诸如电镀或化学镀等的镀来形成导电材料。导电材料可以包括金属，如铜、钛、钨、铝等。然后，去除光刻胶以及晶种层的其上未形成导电材料的部分。可通过诸如使用氧等离子体等的可接受的灰化或剥离工艺去除光刻胶。一旦去除光刻胶，诸如通过使用可接受的蚀刻工艺(诸如通过湿蚀刻或干蚀刻)去除晶种层的暴露部分。晶种层和导电材料的剩余部分形成电连接件114。
在形成电连接件114之后，可以在电连接件114上形成导电连接件86。在一些实施例中，在导电连接件86和电连接件114之间存在UBM。
图15示出根据一些实施例的包括单个集成电路管芯42的封装件结构的截面图。该实施例类似于先前的图1至图13的实施例，除了在该实施例中，封装件结构包括单个集成电路管芯42而不是多个集成电路管芯42。关于该实施例的细节类似于先前描述的实施例的那些，本文中将不再重复。
图16至图23示出了根据一些实施例的在用于形成封装件结构的工艺期间的中间步骤的截面图。该实施例类似于先前的图15的实施例，除了在该实施例中，第一封装件110已经用集成扇出(InFO)封装件结构160替换。关于该实施例的细节类似于先前描述的实施例的那些，本文中将不再重复。
图16至图23示出在图15的第二封装件130上方形成第一封装件160的中间步骤的截面图。在这些图中，仅示出了一个第一封装件160，但是可以在多个第二封装件160上方同时形成多个第一封装件160，然后可以分割该结构以形成多个封装件结构。图16示出再分布结构60中的开口以暴露金属化图案64的部分。
在图17中，形成贯通孔136。作为形成贯通孔136的实例，在开口中的再分布结构60上方形成晶种层。在一些实施例中，晶种层是金属层，其可为单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和钛层上方的铜层。例如，可以使用PVD等形成晶种层。将光刻胶形成并图案化在晶种层上。可通过旋涂等形成光刻胶并且可将光刻胶暴露于光用于图案化。光刻胶的图案对应于贯通孔。图案化形成了穿过光刻胶的开口以暴露晶种层。在光刻胶的开口中且在晶种层的暴露部分上形成导电材料。可以通过诸如电镀或化学镀等的镀来形成导电材料。导电材料可以包括金属，如铜、钛、钨、铝等。去除光刻胶以及晶种层的其上未形成导电材料的部分。可通过诸如使用氧等离子体等的可接受的灰化或剥离工艺去除光刻胶。一旦去除光刻胶，诸如通过使用可接受的蚀刻工艺(诸如通过湿蚀刻或干蚀刻)去除晶种层的暴露部分。晶种层和导电材料的剩余部分形成贯通孔136。
在图18中，集成电路管芯138通过粘合剂(未示出)附接至再分布结构60。如图18所示，附接两个集成电路管芯138，并且在其他实施例中，可为每个封装件结构附接更多或更少的集成电路管芯138。集成电路管芯138可以是逻辑管芯(例如，中央处理单元、微控制器等)、存储器管芯(例如，DRAM管芯、SRAM管芯等)、功率管理管芯(例如，PMIC管芯)、RF管芯、传感器管芯、MEMS管芯、信号处理管芯(例如，DSP管芯)、前端管芯(例如，AFE管芯)等或它们的组合。此外，在一些实施例中，集成电路管芯138可以具有不同的尺寸(例如，不同的高度和/或表面积)，并且在其他实施例中，集成电路管芯138可以具有相同的尺寸(例如，相同的高度和/或表面积)。
在粘合之前，可根据可应用的制造工艺处理集成电路管芯138以在集成电路管芯138中形成集成电路。例如，每个集成电路管芯138包括半导体衬底139，诸如掺杂或未掺杂的硅或绝缘体上半导体(SOI)衬底的有源层。半导体衬底139可以包括诸如锗的另一半导体材料；包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟的化合物半导体；包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP的合金半导体；或它们的组合。还可以使用诸如多层或梯度衬底的其他衬底。诸如晶体管、二极管、电容器、电阻器等的器件可以形成在半导体衬底139中和/或上并且可以通过互连结构140互连以形成集成电路，互连结构140通过例如半导体衬底139上的一个或多个介电层中的金属化图案形成。
集成电路管芯138还包括诸如铝焊盘的焊盘，制造至该焊盘的外部连接。焊盘位于可以称为集成电路管芯138的相应的有源侧的侧上。诸如导电柱(例如，包括诸如铜的金属)的管芯连接件142机械地连接且电连接至相应的焊盘。例如，可以通过镀等形成管芯连接件142。管芯连接件142电连接集成电路管芯138的相应的集成电路。
介电材料144位于诸如管芯连接件142上的集成电路管芯138的有源侧上。介电材料144横向密封管芯连接件142，并且介电材料144与相应的集成电路管芯138横向共端点。介电材料144可以是诸如PBO、聚酰亚胺、BCB等的聚合物；诸如氮化硅等的氮化物；诸如氧化硅、PSG、BSG、BPSG等的氧化物；或它们的组合，并且可以例如通过旋涂、层压、CVD等形成。
粘合层(未示出)可以位于集成电路管芯138的背侧上并且将集成电路管芯138粘合至第一封装件130。粘合剂可以是任何合适的粘合剂、环氧树脂、管芯附接膜(DAF)等。可以对诸如相应的半导体晶圆的背侧的集成电路管芯138的背侧施加粘合剂，或者可以在第一封装件130的表面上方施加粘合剂。可以诸如通过锯切或切割来分割集成电路管芯138，并且通过粘合剂使用例如拾取和放置工具将集成电路管芯138粘附至第一封装件130。
在图19中，在各个组件上形成密封剂146。密封剂146可以是模塑料、环氧树脂等，并且可以通过压缩模制、传递模制等来施加。
在图20中，在固化之后，密封剂146可经历研磨工艺以暴露贯通孔136和管芯连接件142。在研磨工艺之后，贯通孔136、管芯连接件142和密封剂146的顶面是共面的。在一些实施例中，例如，如果贯通孔136和管芯连接件142已经暴露，则可以省略研磨。
在图21中，形成前侧再分布结构148。如图21所示，前侧再分布结构148包括介电层152和连接至贯通孔136和管芯连接件142的金属化图案150。再分布结构148可以形成为类似于上述的再分布结构60，并且本文中不重复描述。在形成再分布结构148之后，形成第二封装件160。
前侧再分布结构148示出为实例。可以在前侧再分布结构148中形成更多或更少的介电层和金属化图案。如果形成更少的介电层和金属化图案，则可以省略以上讨论的步骤和工艺。如果形成更多的介电层和金属化图案，则可以重复以上讨论的步骤和工艺。本领域的普通技术人员将容易理解可省略或重复哪些步骤和工艺。
在图22中，在胶带162上翻转并放置包括一个或多个第一封装件130和一个或多个第二封装件160的结构。此外，晶圆20可经历研磨工艺以暴露贯通孔24。在研磨工艺之后，贯通孔24和晶圆20的表面是共面的。在一些实施例中，例如，如果贯通孔24已经通过晶圆20暴露，则可以省略研磨。在暴露贯通孔24之后，在贯通孔24上方形成焊盘(未示出)和导电连接件86。
在一些实施例中，在胶带上翻转并放置包括一个或多个第一封装件130和一个或多个第二封装件160的结构，从而用于分割工艺。
图23示出了所得的包括第一封装件130和第二封装件160的分割的封装件。此外，可以将包括封装件130和160的封装件安装至衬底112上。衬底112可以称为封装件衬底112。使用导电连接件86将封装件100安装到封装件衬底112上。
本文所讨论的实施例可实现一些优势。特别地，所公开的实施例包括使得能够更具功能性和可靠性的集成扇出设计。封装件结构可以包括混合接合至晶圆结构的芯片/管芯，该晶圆结构包括一个或多个集成无源器件(IPD)。一些公开的形成封装件结构的方法包括不需要与其他方法一样多的载体衬底(或者在一些情况下不需要载体衬底)的方法的优化。此外，混合接合工艺允许芯片/管芯和晶圆之间的接合不包括焊料材料，并且因此可以增加封装件结构的可靠性和产量。
一个实施例是一种方法，该方法包括在第一晶圆中形成第一无源器件，在第一晶圆的第一侧上方形成第一介电层，在第一介电层中形成多个第一接合焊盘，平坦化第一介电层和多个第一接合焊盘以使第一介电层和多个第一接合焊盘的顶面彼此齐平，将第一器件管芯混合接合至第一介电层和多个第一接合焊盘中的至少一些，并且将第一器件管芯密封在第一密封剂中。
在上述方法中，还包括：在所述多个第一接合焊盘中的一个上形成第一贯通孔，所述第一贯通孔密封在所述第一密封剂中。
在上述方法中，还包括：在所述多个第一接合焊盘中的一个上形成第一贯通孔，所述第一贯通孔密封在所述第一密封剂中，其中，在所述多个第一接合焊盘中的一个上形成所述第一贯通孔包括：在所述密封之前，在所述多个第一接合焊盘中的所述一个上镀所述第一贯通孔。
在上述方法中，还包括：在所述多个第一接合焊盘中的一个上形成第一贯通孔，所述第一贯通孔密封在所述第一密封剂中，在所述第一器件管芯、所述第一贯通孔和所述第一密封剂上方形成第二介电层；在所述第二介电层中形成多个第二接合焊盘，所述多个第二接合焊盘中的至少一个电连接至所述第一贯通孔；以及将封装件结构接合至所述多个第二接合焊盘。
在上述方法中，还包括：在所述多个第一接合焊盘中的一个上形成第一贯通孔，所述第一贯通孔密封在所述第一密封剂中，在所述第一器件管芯、所述第一贯通孔和所述第一密封剂上方形成第二介电层；在所述第二介电层中形成多个第一接触焊盘，所述多个第一接触焊盘中的至少一个电连接至所述第一贯通孔；在所述多个第一接触焊盘中的一个上形成第三贯通孔；将第二器件管芯粘合在所述第二介电层上；将所述第二器件管芯和所述第三贯通孔密封在第二密封剂中；在所述第二器件管芯、所述第三贯通孔和所述第二密封剂上方形成第三介电层；以及在所述第三介电层中形成第一金属化图案，所述第一金属化图案电连接至所述第三贯通孔和所述第二器件管芯。
在上述方法中，还包括：形成从所述第一侧延伸到所述第一晶圆中的第二贯通孔。
在上述方法中，还包括：形成从所述第一侧延伸到所述第一晶圆中的第二贯通孔，其中，所述第一无源器件和所述第二贯通孔在相同的处理步骤中形成。
在上述方法中，还包括：形成从所述第一侧延伸到所述第一晶圆中的第二贯通孔，削薄所述第一晶圆的第二侧以暴露所述第二贯通孔的端部；以及在所述第二贯通孔的暴露的端部上形成导电连接件。
在上述方法中，其中，所述第一无源器件包括电容器、电阻器、电感器或它们的组合。
在上述方法中，还包括：从所述第一晶圆的第二侧激光钻孔以形成穿过所述第一晶圆的开口，穿过所述第一晶圆的所述开口暴露所述第一晶圆的所述第一侧上的导电部件；在所述开口中并且沿着所述第一晶圆的所述第二侧形成电连接件；以及在所述电连接件上形成导电连接件。
另一实施例是一种方法，该方法包括形成第一封装件，形成第一封装件包括在第一晶圆中形成无源器件和贯通孔，在第一晶圆的第一侧上方形成第一再分布结构，第一再分布结构包括第一介电层中的多个第一接合焊盘，多个第一接合焊盘的顶面与第一介电层的顶面大致共面，在多个第一接合焊盘中的一个上形成第一电连接件，将第一器件管芯接合至第一再分布结构，第一器件管芯的介电层接合至第一介电层，并且通过金属至金属接合将第一器件管芯中的金属焊盘接合至多个第一接合焊盘，以及将第一器件管芯密封在第一模塑料中。
在上述方法中，还包括：在所述第一器件管芯、所述第一模塑料和所述第一电连接件上方形成第二再分布结构，所述第二再分布结构包括第二介电层中的多个第二接合焊盘；以及使用第一组导电连接件将第二封装件接合至所述第一封装件。
在上述方法中，还包括：在所述第一器件管芯、所述第一模塑料和所述第一电连接件上方形成第二再分布结构，所述第二再分布结构包括第二介电层中的多个第二接合焊盘；以及使用第一组导电连接件将第二封装件接合至所述第一封装件，其中，所述第二封装件包括第二管芯。
在上述方法中，还包括：在所述第一器件管芯、所述第一模塑料和所述第一电连接件上方形成第二再分布结构，所述第二再分布结构包括第二介电层中的多个第二接合焊盘；以及使用第一组导电连接件将第二封装件接合至所述第一封装件，削薄所述第一晶圆的第二侧以暴露所述第一晶圆中的所述贯通孔；以及在所述第一晶圆的所述第二侧上形成导电连接件并且所述导电连接件电连接至暴露的所述贯通孔。
在上述方法中，还包括：在所述第一器件管芯、所述第一模塑料和所述第一电连接件上方形成第二再分布结构，所述第二再分布结构包括位于第二介电层中的金属化图案；在所述金属化图案的一个上形成第二电连接件；将第二器件管芯粘合至所述第二再分布结构；以及将所述第二器件管芯和所述第二电连接件密封在第二模塑料中。
在上述方法中，还包括：在所述第一器件管芯、所述第一模塑料和所述第一电连接件上方形成第二再分布结构，所述第二再分布结构包括位于第二介电层中的金属化图案；在所述金属化图案的一个上形成第二电连接件；将第二器件管芯粘合至所述第二再分布结构；以及将所述第二器件管芯和所述第二电连接件密封在第二模塑料中，在所述第二器件管芯、所述第二模塑料和所述第二电连接件上方形成第三再分布结构，所述第三再分布结构包括位于第三介电层中的金属化图案，所述金属化图案电连接至所述第二电连接件和所述第二器件管芯。
在上述方法中，其中，所述无源器件包括电容器、电阻器、电感器或它们的组合。
另一实施例是一种结构，该结构包括第一晶圆，第一晶圆包括第一无源器件和第一贯通孔，第一无源器件嵌入在第一晶圆中，第一贯通孔延伸穿过第一晶圆；第一再分布结构，位于第一晶圆的第一侧上，第一再分布结构包括多个金属化图案，多个金属化图案包括多个第一接合焊盘和多个第一介电层，多个金属化图案位于多个第一介电层中，并且多个第一介电层包括第一介电层，第一介电层的第一表面与多个第一接合焊盘的第一表面大致共面；和器件管芯，包括通过金属至金属接合接合至多个第一接合焊盘的多个第二接合焊盘，和包括第二介电层的多个第二介电层，第二介电层具有与多个第二接合焊盘的第二表面大致共面的第二表面，其中，第一介电层通过电介质至电介质接合接合至第二介电层。
在上述结构中，其中，所述第二介电层横向延伸超过所述第一介电层的相应边缘。
在上述结构中，其中，所述第一介电层利用包括O-H键的相应的键接合至所述第二介电层。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (20)

1.一种形成半导体封装件的方法，包括：
在第一晶圆中形成第一无源器件；
在所述第一晶圆的第一侧上方形成第一介电层；
在所述第一介电层中形成多个第一接合焊盘；
平坦化所述第一介电层和所述多个第一接合焊盘以使所述第一介电层和所述多个第一接合焊盘的顶面彼此齐平；
将第一器件管芯混合接合至所述第一介电层和所述多个第一接合焊盘中的至少一些，所述第一器件管芯中的金属焊盘与所述第一接合焊盘对齐；以及
将所述第一器件管芯密封在第一密封剂中。
2.根据权利要求1所述的形成半导体封装件的方法，还包括：
在所述多个第一接合焊盘中的一个上形成第一贯通孔，所述第一贯通孔密封在所述第一密封剂中。
3.根据权利要求2所述的形成半导体封装件的方法，其中，在所述多个第一接合焊盘中的一个上形成所述第一贯通孔包括：
在所述密封之前，在所述多个第一接合焊盘中的所述一个上镀所述第一贯通孔。
4.根据权利要求2所述的形成半导体封装件的方法，还包括：
在所述第一器件管芯、所述第一贯通孔和所述第一密封剂上方形成第二介电层；
在所述第二介电层中形成多个第二接合焊盘，所述多个第二接合焊盘中的至少一个电连接至所述第一贯通孔；以及
将封装件结构接合至所述多个第二接合焊盘。
5.根据权利要求2所述的形成半导体封装件的方法，还包括：
在所述第一器件管芯、所述第一贯通孔和所述第一密封剂上方形成第二介电层；
在所述第二介电层中形成多个第一接触焊盘，所述多个第一接触焊盘中的至少一个电连接至所述第一贯通孔；
在所述多个第一接触焊盘中的一个上形成第三贯通孔；
将第二器件管芯粘合在所述第二介电层上；
将所述第二器件管芯和所述第三贯通孔密封在第二密封剂中；
在所述第二器件管芯、所述第三贯通孔和所述第二密封剂上方形成第三介电层；以及
在所述第三介电层中形成第一金属化图案，所述第一金属化图案电连接至所述第三贯通孔和所述第二器件管芯。
6.根据权利要求1所述的形成半导体封装件的方法，还包括：
形成从所述第一侧延伸到所述第一晶圆中的第二贯通孔。
7.根据权利要求6所述的形成半导体封装件的方法，其中，所述第一无源器件和所述第二贯通孔在相同的处理步骤中形成。
8.根据权利要求6所述的形成半导体封装件的方法，还包括：
削薄所述第一晶圆的第二侧以暴露所述第二贯通孔的端部；以及
在所述第二贯通孔的暴露的端部上形成导电连接件。
9.根据权利要求1所述的形成半导体封装件的方法，其中，所述第一无源器件包括电容器、电阻器、电感器或它们的组合。
10.根据权利要求1所述的形成半导体封装件的方法，还包括：
从所述第一晶圆的第二侧激光钻孔以形成穿过所述第一晶圆的开口，穿过所述第一晶圆的所述开口暴露所述第一晶圆的所述第一侧上的导电部件；
在所述开口中并且沿着所述第一晶圆的所述第二侧形成电连接件；以及
在所述电连接件上形成导电连接件。
11.一种形成半导体封装件的方法，包括：
形成第一封装件，包括：
在第一晶圆中形成无源器件和贯通孔；
在所述第一晶圆的第一侧上方形成第一再分布结构，所述第一再分布结构包括第一介电层中的多个第一接合焊盘，所述多个第一接合焊盘的顶面与所述第一介电层的顶面共面；
在所述多个第一接合焊盘中的一个上形成第一电连接件；
将第一器件管芯接合至所述第一再分布结构，所述第一器件管芯的介电层接合至所述第一介电层，并且所述第一器件管芯中的金属焊盘通过金属至金属接合接合至所述多个第一接合焊盘，所述第一器件管芯中的所述金属焊盘和所述第一接合焊盘对齐；以及
将所述第一器件管芯密封在第一模塑料中。
12.根据权利要求11所述的形成半导体封装件的方法，还包括：
在所述第一器件管芯、所述第一模塑料和所述第一电连接件上方形成第二再分布结构，所述第二再分布结构包括第二介电层中的多个第二接合焊盘；以及
使用第一组导电连接件将第二封装件接合至所述第一封装件。
13.根据权利要求12所述的形成半导体封装件的方法，其中，所述第二封装件包括第二管芯。
14.根据权利要求12所述的形成半导体封装件的方法，还包括：
削薄所述第一晶圆的第二侧以暴露所述第一晶圆中的所述贯通孔；以及
在所述第一晶圆的所述第二侧上形成导电连接件并且所述导电连接件电连接至暴露的所述贯通孔。
15.根据权利要求11所述的形成半导体封装件的方法，还包括：
在所述第一器件管芯、所述第一模塑料和所述第一电连接件上方形成第二再分布结构，所述第二再分布结构包括位于第二介电层中的金属化图案；
在所述金属化图案的一个上形成第二电连接件；
将第二器件管芯粘合至所述第二再分布结构；以及
将所述第二器件管芯和所述第二电连接件密封在第二模塑料中。
16.根据权利要求15所述的形成半导体封装件的方法，还包括：
在所述第二器件管芯、所述第二模塑料和所述第二电连接件上方形成第三再分布结构，所述第三再分布结构包括位于第三介电层中的金属化图案，所述金属化图案电连接至所述第二电连接件和所述第二器件管芯。
17.根据权利要求11所述的形成半导体封装件的方法，其中，所述无源器件包括电容器、电阻器、电感器或它们的组合。
18.一种半导体封装件结构，包括：
第一衬底，包括第一无源器件和第一贯通孔，所述第一无源器件嵌入在所述第一衬底中，所述第一贯通孔延伸穿过所述第一衬底；
第一再分布结构，位于所述第一衬底的第一侧上，所述第一再分布结构包括：
多个金属化图案，包括多个第一接合焊盘；以及
多个第一介电层，其中，所述多个金属化图案位于所述多个第一介电层中，并且所述多个第一介电层包括第一介电层，其中，所述第一介电层的第一表面与所述多个第一接合焊盘的第一表面共面；以及
器件管芯，包括：
多个第二接合焊盘，通过金属至金属接合接合至所述多个第一接合焊盘，所述第二接合焊盘和所述第一接合焊盘对齐；以及
多个第二介电层，包括第二介电层，其中，所述第二介电层具有与所述多个第二接合焊盘的第二表面共面的第二表面，其中，所述第一介电层通过电介质至电介质接合接合至所述第二介电层。
19.根据权利要求18所述的半导体封装件结构，其中，所述第二介电层横向延伸超过所述第一介电层的相应边缘。
20.根据权利要求18所述的半导体封装件结构，其中，所述第一介电层利用包括O-H键的相应的键接合至所述第二介电层。
CN201710367857.0A 2016-09-22 2017-05-23 半导体封装件及其形成方法 Active CN107871718B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/272,491 2016-09-22
US15/272,491 US9768133B1 (en) 2016-09-22 2016-09-22 Semiconductor package and method of forming the same

Publications (2)

Publication Number Publication Date
CN107871718A CN107871718A (zh) 2018-04-03
CN107871718B true CN107871718B (zh) 2019-12-20

Family

ID=59828287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710367857.0A Active CN107871718B (zh) 2016-09-22 2017-05-23 半导体封装件及其形成方法

Country Status (5)

Country Link
US (5) US9768133B1 (zh)
KR (1) KR101885036B1 (zh)
CN (1) CN107871718B (zh)
DE (1) DE102017117815B4 (zh)
TW (1) TWI642157B (zh)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
KR102566996B1 (ko) * 2016-09-09 2023-08-14 삼성전자주식회사 FOWLP 형태의 반도체 패키지 및 이를 가지는 PoP 형태의 반도체 패키지
US9768133B1 (en) * 2016-09-22 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US20180182665A1 (en) 2016-12-28 2018-06-28 Invensas Bonding Technologies, Inc. Processed Substrate
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10784247B2 (en) 2017-11-15 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Process control for package formation
DE102018124695A1 (de) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrieren von Passivvorrichtungen in Package-Strukturen
US10770364B2 (en) 2018-04-12 2020-09-08 Xilinx, Inc. Chip scale package (CSP) including shim die
US10361122B1 (en) 2018-04-20 2019-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Processes for reducing leakage and improving adhesion
US10811404B2 (en) * 2018-05-31 2020-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
TWI659515B (zh) * 2018-07-26 2019-05-11 欣興電子股份有限公司 封裝結構及其製造方法
US20200075533A1 (en) 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
KR102536269B1 (ko) 2018-09-14 2023-05-25 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102538181B1 (ko) 2018-10-24 2023-06-01 삼성전자주식회사 반도체 패키지
KR102583127B1 (ko) 2018-10-30 2023-09-26 삼성전자주식회사 다이스택 구조물과 이를 구비하는 반도체 패키지
US11211334B2 (en) * 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US10867929B2 (en) * 2018-12-05 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods of forming the same
CN109485010A (zh) * 2018-12-06 2019-03-19 中芯长电半导体（江阴）有限公司 Mems封装结构、晶圆级mems封装结构及其制备方法
CN113228234A (zh) * 2019-03-04 2021-08-06 桑迪士克科技有限责任公司 具有包括支撑管芯的接合结构的三维器件及其制备方法
US11024702B2 (en) * 2019-03-04 2021-06-01 Cyntec Co., Ltd. Stacked electronic structure
KR102596759B1 (ko) 2019-03-18 2023-11-02 삼성전자주식회사 반도체 패키지
US11139249B2 (en) 2019-04-01 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of forming the same
US10818640B1 (en) 2019-04-02 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Die stacks and methods forming same
KR102584960B1 (ko) * 2019-04-12 2023-10-05 삼성전기주식회사 반도체 패키지
US11562982B2 (en) * 2019-04-29 2023-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods of forming the same
US10950519B2 (en) * 2019-05-31 2021-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
DE102019125790B4 (de) 2019-05-31 2022-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Integriertes schaltkreis-package und verfahren
US11024605B2 (en) 2019-05-31 2021-06-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US10879138B1 (en) * 2019-06-14 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging structure including interconnection to probe pad with probe mark and method of manufacturing the same
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11862587B2 (en) 2019-07-25 2024-01-02 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US11837575B2 (en) * 2019-08-26 2023-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding passive devices on active device dies to form 3D packages
US11264343B2 (en) * 2019-08-30 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure for semiconductor device and method of forming same
KR102713395B1 (ko) * 2019-10-07 2024-10-04 삼성전자주식회사 다이 대 웨이퍼 접합 구조 및 이를 이용한 반도체 패키지
US11018113B2 (en) * 2019-10-17 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory module, semiconductor package including the same, and manufacturing method thereof
US11107779B2 (en) 2019-10-17 2021-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11282816B2 (en) 2020-01-17 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Memory packages and methods of forming same
US11502024B2 (en) 2020-01-21 2022-11-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11211362B2 (en) * 2020-03-20 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. 3D trench capacitor for integrated passive devices
CN113725088B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
US11495472B2 (en) * 2020-04-16 2022-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondutor packages and methods of forming same
DE102020128855A1 (de) * 2020-05-21 2021-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Chiplets-3d-soic-systemintegrations- und herstellungsverfahren
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11532524B2 (en) * 2020-07-27 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit test method and structure thereof
US11670614B2 (en) * 2020-10-02 2023-06-06 Qualcomm Incorporated Integrated circuit assembly with hybrid bonding
CN114388487A (zh) * 2020-10-16 2022-04-22 虹晶科技股份有限公司 封装结构及该封装结构的制备方法
US11784172B2 (en) 2021-02-12 2023-10-10 Taiwan Semiconductor Manufacturing Hsinchu, Co., Ltd. Deep partition power delivery with deep trench capacitor
US11961809B2 (en) * 2021-02-26 2024-04-16 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna apparatus and method
TWI775352B (zh) * 2021-03-19 2022-08-21 力晶積成電子製造股份有限公司 半導體封裝及其製造方法
KR20220147922A (ko) 2021-04-28 2022-11-04 삼성전자주식회사 반도체 패키지
US12021064B2 (en) * 2021-05-03 2024-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
US11855057B2 (en) * 2021-07-08 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US20230060520A1 (en) * 2021-08-27 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and semiconductor device
KR20230059653A (ko) * 2021-10-26 2023-05-03 에스케이하이닉스 주식회사 반도체 장치 제조 방법
US20230207522A1 (en) * 2021-12-24 2023-06-29 Intel Corporation Reconstituted wafer-to-wafer hybrid bonding interconnect architecture with known good dies
CN114975415A (zh) * 2022-04-29 2022-08-30 盛合晶微半导体(江阴)有限公司 扇出堆叠型半导体封装结构及其封装方法
CN114823592B (zh) * 2022-06-30 2022-11-11 之江实验室 一种晶上系统结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104009014A (zh) * 2014-04-26 2014-08-27 华进半导体封装先导技术研发中心有限公司 集成无源器件晶圆级封装三维堆叠结构及制作方法
CN104067383A (zh) * 2012-01-13 2014-09-24 高通股份有限公司 将贯穿基板通孔集成到集成电路的中段工序层中
CN104576417A (zh) * 2013-10-23 2015-04-29 中芯国际集成电路制造(上海)有限公司 封装结构和封装方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6987058B2 (en) * 2003-03-18 2006-01-17 Micron Technology, Inc. Methods for underfilling and encapsulating semiconductor device assemblies with a single dielectric material
CN101807533B (zh) 2005-06-30 2016-03-09 费查尔德半导体有限公司 半导体管芯封装及其制作方法
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
US9847284B2 (en) * 2013-01-29 2017-12-19 Apple Inc. Stacked wafer DDR package
US8822268B1 (en) * 2013-07-17 2014-09-02 Freescale Semiconductor, Inc. Redistributed chip packages containing multiple components and methods for the fabrication thereof
US9252076B2 (en) 2013-08-07 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9412662B2 (en) * 2014-01-28 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and approach to prevent thin wafer crack
US9543170B2 (en) 2014-08-22 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US9633974B2 (en) * 2015-03-04 2017-04-25 Apple Inc. System in package fan out stacking architecture and process flow
US9659907B2 (en) * 2015-04-07 2017-05-23 Apple Inc. Double side mounting memory integration in thin low warpage fanout package
US9768133B1 (en) * 2016-09-22 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104067383A (zh) * 2012-01-13 2014-09-24 高通股份有限公司 将贯穿基板通孔集成到集成电路的中段工序层中
CN104576417A (zh) * 2013-10-23 2015-04-29 中芯国际集成电路制造(上海)有限公司 封装结构和封装方法
CN104009014A (zh) * 2014-04-26 2014-08-27 华进半导体封装先导技术研发中心有限公司 集成无源器件晶圆级封装三维堆叠结构及制作方法

Also Published As

Publication number Publication date
TW201814858A (zh) 2018-04-16
KR20180032516A (ko) 2018-03-30
US20200373266A1 (en) 2020-11-26
US10026704B2 (en) 2018-07-17
US11373969B2 (en) 2022-06-28
TWI642157B (zh) 2018-11-21
US9768133B1 (en) 2017-09-19
US10522490B2 (en) 2019-12-31
DE102017117815B4 (de) 2021-02-11
US20200083187A1 (en) 2020-03-12
CN107871718A (zh) 2018-04-03
US20180342474A1 (en) 2018-11-29
US20180082964A1 (en) 2018-03-22
KR101885036B1 (ko) 2018-08-02
DE102017117815A1 (de) 2018-03-22
US10741512B2 (en) 2020-08-11

Similar Documents

Publication Publication Date Title
CN107871718B (zh) 半导体封装件及其形成方法
CN109309074B (zh) 半导体封装件及其形成方法
US11018088B2 (en) Dummy features in redistribution layers (RDLS) and methods of forming same
CN107665887B (zh) 封装结构及其形成方法
CN108074872B (zh) 封装件结构及其形成方法
US11189603B2 (en) Semiconductor packages and methods of forming same
CN109786266B (zh) 半导体封装件及其形成方法
CN109216296B (zh) 半导体封装件和方法
US10867973B2 (en) Package structure and method of forming the same
CN109585404B (zh) 半导体封装及其形成方法
CN108074828B (zh) 封装结构及其形成方法
US10629537B2 (en) Conductive vias in semiconductor packages and methods of forming same
US10529650B2 (en) Semiconductor package and method
KR20220027001A (ko) 집적 회로 패키지 및 방법
US20240266336A1 (en) Package structure and method of forming the same
CN112582389A (zh) 半导体封装件、封装件及其形成方法
CN110660752A (zh) 半导体装置封装体及其制造方法
US20230335536A1 (en) Semiconductor Packages and Methods of Forming the Same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant