DE102018121879B4 - Verfahren zur Herstellung eines Halbleiter-Package - Google Patents

Verfahren zur Herstellung eines Halbleiter-Package Download PDF

Info

Publication number
DE102018121879B4
DE102018121879B4 DE102018121879.6A DE102018121879A DE102018121879B4 DE 102018121879 B4 DE102018121879 B4 DE 102018121879B4 DE 102018121879 A DE102018121879 A DE 102018121879A DE 102018121879 B4 DE102018121879 B4 DE 102018121879B4
Authority
DE
Germany
Prior art keywords
dielectric layer
layer
photoresist
opening
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018121879.6A
Other languages
English (en)
Other versions
DE102018121879A1 (de
Inventor
Hung-Jui Kuo
Yun Chen Hsieh
Hui-Jung TSAI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102018121879A1 publication Critical patent/DE102018121879A1/de
Application granted granted Critical
Publication of DE102018121879B4 publication Critical patent/DE102018121879B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren, das Folgendes umfasst:Ausbilden einer ersten dielektrischen Schicht (142) über einem Die (114), wobei die erste dielektrische Schicht (142) ein lichtempfindliches Material umfasst;Aushärten der ersten dielektrischen Schicht (142), um die Lichtempfindlichkeit der ersten dielektrischen Schicht (142) zu reduzieren;Strukturieren der ersten dielektrischen Schicht (142) durch Ätzen, um eine erste Öffnung (148) zu bilden;Ausbilden einer ersten Metallisierungsstruktur (144) in der ersten Öffnung (148) der ersten dielektrischen Schicht (142);Ausbilden einer zweiten dielektrischen Schicht (160) über der ersten Metallisierungsstruktur (144) und der ersten dielektrischen Schicht (142), wobei die zweite dielektrische Schicht (160) das lichtempfindliche Material umfasst;Strukturieren der zweiten dielektrischen Schicht (160) durch Belichten und Entwickeln, um eine zweite Öffnung (164) zu bilden; undAusbilden einer zweiten Metallisierungsstruktur (162) in der zweiten Öffnung (164) der zweiten dielektrischen Schicht (160), wobei die zweite Metallisierungsstruktur (162) elektrisch mit der ersten Metallisierungsstruktur (144) verbunden ist.

Description

  • HINTERGRUND
  • Die Halbleiter-Industrie hat aufgrund ständiger Verbesserungen bei der Erhöhung der Integrationsdichte einer Vielzahl verschiedener elektronischer Komponenten (zum Beispiel Transistoren, Dioden, Widerstände, Kondensatoren usw.) ein schnelles Wachstum erfahren. Größtenteils ist die Verbesserung der Integrationsdichte auf eine wiederholte Reduzierung der Mindestgröße der Strukturelemente zurückzuführen, wodurch mehr Komponenten innerhalb einer bestimmten Fläche integriert werden können. In dem Maße, wie die Nachfrage nach immer kleineren elektronischen Geräten zugenommen hat, hat sich die Notwendigkeit immer kleinerer und kreativerer Packaging-Techniken von Halbleiter-Dies herausgebildet. Ein Beispiel solcher Packaging-Systeme ist die Package-on-Package (PoP)-Technologie. Bei einer PoP-Vorrichtung wird ein oberes Halbleiter-Package auf einem unteren Halbleiter-Package angeordnet, um einen hohen Grad an Integration und Komponentendichte zu erreichen. Die PoP-Technologie ermöglicht allgemein die Produktion von Halbleitervorrichtungen mit verbesserten Funktionen und geringem Flächenbedarf auf einer gedruckten Leiterplatte (Printed Circuit Board, PCB).
    DE 10 2016 115 788 A1 beschreibt eine Halbleitervorrichtung und deren Herstellungsverfahren. Die Halbleitervorrichtung umfasst eine erste dielektrische Schicht über einem Verkapselungsmittel, die eine Durchkontaktierung und einen Halbleiter-Die verkapseln. Eine Umverteilungsschicht ist über der ersten dielektrischen Schicht angeordnet. Eine zweite dielektrische Schicht ist über der Umverteilungsschicht angeordnet und umfasst ein Niedertemperatur-Polyimidmaterial.
    US 2015 / 0 259 194 A1 beschreibt eine Halbleitervorrichtung, die einen ersten Halbleiterchip und eine modulare Verbindungsstruktur neben dem ersten Halbleiterchip aufweist. Ein Verkapselungsmaterial wird über dem ersten Halbleiterchip und der modularen Verbindungsstruktur als rekonstituierte Platte abgeschieden. Eine Verbindungsstruktur wird über dem ersten Halbleiterchip und der modularen Verbindungsstruktur gebildet. Ein aktiver Bereich des ersten Halbleiterchips bleibt frei von der Verbindungsstruktur. Ein zweiter Halbleiterchip ist über dem ersten Halbleiterchip angeordnet. Eine aktive Oberfläche des zweiten Halbleiterchips ist auf eine aktive Oberfläche des ersten Halbleiterchips ausgerichtet. Die rekonstituierte Platte wird vor oder nach der Montage des zweiten Halbleiterchips vereinzelt. Der erste oder zweite Halbleiterchip umfasst ein MEMS. Der zweite Halbleiterchip umfasst ein Verkapselungsmaterial und eine Verbindungsstruktur, die über dem zweiten Halbleiterchip ausgebildet sind.
    US 2018 / 0 026 023 A1 beschreibt eine Halbleitervorrichtung, die ein Verkapselungsmaterial aufweist, welche über einer ersten Oberfläche des Halbleiterchips und um den Halbleiterchip herum abgeschieden ist. Eine erste Isolierschicht ist über einer zweiten Oberfläche des Halbleiterchips gegenüber der ersten Oberfläche gebildet. Eine leitende Schicht ist über der ersten Isolierschicht gebildet. Eine Verbindungsstruktur ist durch das Verkapselungsmaterial außerhalb eines Umfangs des Halbleiterchips gebildet und elektrisch mit der leitenden Schicht verbunden. Die erste Isolierschicht umfasst ein optisch transparentes Material. Der Halbleiterchip umfasst einen Sensor eingerichtet zum Empfangen eines externen Stimulus, der durch die erste Isolierschicht geht. Eine zweite Isolierschicht ist über der ersten Oberfläche des Halbleiterchips gebildet. Eine leitende Durchkontaktierung ist durch die erste Isolierschicht außerhalb einer Grundfläche des Halbleiterchips gebildet. Mehrere gestapelte Halbleiterbauelemente sind durch die Verbindungsstruktur elektrisch verbunden.
    US 2005 / 0 133 920 A1 beschreibt ein Verfahren zum Bilden einer Öffnung in einer ILD. Die ILD umfasst ein Matrixmaterial und ein lichtempfindliches Porogen. In der ILD werden harte Seitenwände gebildet, die es ermöglichen, eine dünne Barriereschicht in einem doppelten Damaszenerkupfer und einem porösen Low-k ohne Porenversiegelungsschritte zu verwenden.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie zusammen mit den beiliegenden Figuren gelesen werden. Es ist anzumerken, dass gemäß der gängigen Praxis in der Industrie verschiedene Strukturelemente nicht maßstabsgetreu gezeichnet sind. Die Abmessungen der verschiedenen Strukturelemente können im Interesse der Übersichtlichkeit der Besprechung nach Bedarf vergrößert oder verkleinert werden.
    • 1 bis 16 veranschaulichen Querschnittsansichten von Zwischenschritten während eines Prozesses zum Bilden von Vorrichtungs-Packages gemäß einigen Ausführungsformen.
    • 17 und 18 veranschaulichen Querschnittsansichten von Zwischenschritten während eines Prozesses zum Bilden einer Package-Struktur gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereit. Im Folgenden werden konkrete Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und dienen nicht der Einschränkung. Zum Beispiel kann die Ausbildung eines ersten Strukturelements über oder auf einem zweiten Strukturelement in der folgenden Beschreibung Ausführungsformen enthalten, bei denen die ersten und zweiten Strukturelemente in direktem Kontakt ausgebildet sind, und können auch Ausführungsformen enthalten, bei denen zusätzliche Strukturelemente zwischen den ersten und zweiten Strukturelementen ausgebildet sein können, so dass die ersten und zweiten Strukturelemente nicht unbedingt in direktem Kontakt stehen. Des Weiteren kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schafft nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
  • Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen, im vorliegenden Text verwendet werden, um die Beschreibung zu vereinfachen, um die Beziehung eines Elements oder Strukturelements zu einem oder mehreren anderen Elementen oder Strukturelementen zu beschreiben, wie in den Figuren veranschaulicht. Die räumlich relativen Begriffe sollen neben der in den Figuren gezeigten Ausrichtung noch weitere Ausrichtungen der Vorrichtung während des Gebrauchs oder Betriebes umfassen. Die Vorrichtung kann auch anders ausgerichtet (90 Grad gedreht oder anders ausgerichtet) sein, und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können gleichermaßen entsprechend interpretiert werden.
  • Gemäß einigen Ausführungsformen wird eine lichtempfindliche dielektrische Schicht auf einem Die ausgebildet. Die lichtempfindliche dielektrische Schicht kann eine unterste Schicht einer Umverteilungsstruktur sein. Die lichtempfindliche dielektrische Schicht wird strukturiert durch: Ausbilden eines Photoresists über der lichtempfindlichen dielektrischen Schicht, Strukturieren des Photoresists, und Transferieren der Struktur zu der lichtempfindlichen dielektrischen Schicht mit einem Plasmaätzprozess. Die lichtempfindlichen dielektrischen Schichten anschließend gebildeter Umverteilungsstruktur-Schichten werden strukturiert, indem die lichtempfindlichen Materialien belichtet werden. Ein höheres Durchkontaktierungsseitenverhältnis kann erreicht werden, indem die unterste Schicht mit einem Lithografie- und Plasmaätzprozess strukturiert wird, obgleich die unterste Schicht auch mittels Belichten und Entwickeln strukturiert werden könnte.
  • 1 bis 16 veranschaulichen Querschnittsansichten von Zwischenschritten während eines Prozesses zum Bilden erster Packages 200 gemäß einigen Ausführungsformen. Eine erste Package-Region 600 und eine zweite Package-Region 602 sind veranschaulicht, und ein erstes Package 200 wird in jeder Package-Region gebildet. Die ersten Packages 200 können auch als integrierte Fan-out (InFO)-Packages bezeichnet werden.
  • In 1 wird ein Trägersubstrat 100 bereitgestellt, und eine Trennschicht 102 wird auf dem Trägersubstrat 100 ausgebildet. Das Trägersubstrat 100 kann ein Glas-Trägersubstrat, ein keramisches Trägersubstrat oder dergleichen sein. Das Trägersubstrat 100 kann ein Wafer sein, dergestalt, dass mehrerer Packages gleichzeitig auf dem Trägersubstrat 100 gebildet werden können. Die Trennschicht 102 kann aus einem Polymermaterial gebildet werden, das zusammen mit dem Trägersubstrat 100 von den darüberliegenden Strukturen, die in anschließenden Schritten gebildet werden, entfernt werden kann. In einigen Ausführungsformen ist die Trennschicht 102 ein thermisch ablösbares Epoxidmaterial, das sein Klebevermögen verliert, wenn es erwärmt wird, wie zum Beispiel eine Licht-zu-Wärme-Umwandlungs (Light-To-Heat-Conversion, LTHC)-Trennbeschichtung. In anderen Ausführungsformen kann die Trennschicht 102 ein Ultraviolett (UV)-Leim sein, der sein Klebevermögen verliert, wenn er UV-Strahlung ausgesetzt wird. Die Trennschicht 102 kann als eine Flüssigkeit aufgetragen und ausgehärtet werden, kann ein Laminatfilm sein, der auf das Trägersubstrat 100 laminiert wird, oder dergleichen. Die Oberseite der Trennschicht 102 kann planarisiert werden und kann einen hohen Grad an Koplanarität besitzen.
  • In 2 werden eine dielektrische Schicht 104, eine Metallisierungsstruktur 106 (mitunter als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet) und eine dielektrische Schicht 108 ausgebildet. Die dielektrische Schicht 104 wird auf der Trennschicht 102 ausgebildet. Die Unterseite der dielektrischen Schicht 104 kann mit der Oberseite der Trennschicht 102 in Kontakt stehen. In einigen Ausführungsformen wird die dielektrische Schicht 104 aus einem Polymer gebildet, wie zum Beispiel Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen. In anderen Ausführungsformen besteht die dielektrische Schicht 104 aus einem Nitrid, wie zum Beispiel Siliziumnitrid, einem Oxid, wie zum Beispiel Siliziumoxid, Phosphosilikatglas (PSG), Borsilikatglas (BSG), Bor-dotiertem Phosphosilikatglas (BPSG) oder dergleichen. Die dielektrische Schicht 104 kann durch jeden akzeptablen Abscheidungsprozess gebildet werden, wie zum Beispiel Aufschleudern, chemisches Aufdampfen (CVD), Laminieren, dergleichen oder eine Kombination davon.
  • Die Metallisierungsstruktur 106 wird auf der dielektrischen Schicht 104 ausgebildet. Als ein Beispiel des Bildens der Metallisierungsstruktur 106 wird eine (nicht gezeigte) Keimschicht über der dielektrischen Schicht 104 ausgebildet. In einigen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, die mehrere Teilschichten umfasst, die aus verschiedenen Materialien bestehen. In einigen Ausführungsformen umfasst die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht kann beispielsweise mittels PVD oder dergleichen gebildet werden. Dann wird ein Photoresist auf der Keimschicht gebildet und strukturiert. Der Photoresist kann durch Aufschleudern oder dergleichen gebildet werden und kann zum Strukturieren belichtet werden. Die Struktur des Photoresists entspricht der Metallisierungsstruktur 106. Die Strukturierung bildet Öffnungen durch den Photoresist, um die Keimschicht frei zu legen. Ein leitfähiges Material wird in den Öffnungen des Photoresists und auf den frei liegenden Abschnitten der Keimschicht ausgebildet. Das leitfähige Material kann durch Plattieren gebildet werden, wie zum Beispiel Galvanisieren oder chemisches Plattieren oder dergleichen. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden der Photoresist und Abschnitte der Keimschicht, auf denen das leitfähige Material nicht ausgebildet ist, entfernt. Der Photoresist kann durch einen akzeptablen Ashing- oder Stripping-Prozess entfernt werden, wie zum Beispiel unter Verwendung eines Sauerstoffplasmas oder dergleichen. Sobald der Photoresist entfernt wurde, werden die frei liegenden Abschnitte der Keimschicht entfernt, wie zum Beispiel mittels eines akzeptablen Ätzprozesses, wie zum Beispiel durch Nass- oder Trockenätzen. Die verbliebenen Abschnitte der Keimschicht und des leitfähigen Materials bilden die Metallisierungsstruktur 106.
  • Die dielektrische Schicht 108 wird auf der Metallisierungsstruktur 106 und der dielektrischen Schicht 104 ausgebildet. In einigen Ausführungsformen besteht die dielektrische Schicht 108 aus einem Polymer, das ein lichtempfindliches Material sein kann, wie zum Beispiel PBO, Polyimid, BCB oder dergleichen, das unter Verwendung einer Lithografiemaske strukturiert werden kann. In anderen Ausführungsformen wird die dielektrische Schicht 108 aus einem Nitrid, wie zum Beispiel Siliziumnitrid, einem Oxid, wie zum Beispiel Siliziumoxid, PSG, BSG, BPSG, oder dergleichen gebildet. Die dielektrische Schicht 108 kann durch Aufschleudern, Laminieren, CVD, dergleichen oder eine Kombination davon gebildet werden. Die dielektrische Schicht 108 wird dann strukturiert, um Öffnungen 114 zu bilden, um Abschnitte der Metallisierungsstruktur 106 freizulegen. Die Strukturierung kann durch einen akzeptablen Prozess erfolgen, wie zum Beispiel durch Belichten der dielektrischen Schicht 108, wenn die dielektrische Schicht 108 ein lichtempfindliches Material ist, oder durch Ätzen unter Verwendung beispielsweise eines anisotropen Ätzmittels.
  • Die dielektrischen Schichten 104 und 108 und die Metallisierungsstrukturen 106 können als eine rückseitige Umverteilungsstruktur 110 bezeichnet werden. In der gezeigten Ausführungsform enthält die rückseitige Umverteilungsstruktur 110 die zwei dielektrischen Schichten 104 und 108 und eine Metallisierungsstruktur 106. In anderen Ausführungsformen kann die rückseitige Umverteilungsstruktur 110 jede beliebige Anzahl von dielektrischen Schichten, Metallisierungsstrukturen und Durchkontaktierungen enthalten. Eine oder mehrere zusätzliche Metallisierungsstrukturen und dielektrische Schichten können in der rückseitigen Umverteilungsstruktur 110 durch Wiederholen der Prozesse zum Bilden der Metallisierungsstruktur 106 und der dielektrischen Schicht 108 gebildet werden. Durchkontaktierungen (nicht gezeigt) können während der Bildung einer Metallisierungsstruktur durch Bilden der Keimschicht und eines leitfähigen Materials der Metallisierungsstruktur in der Öffnung der darunterliegenden dielektrischen Schicht gebildet werden. Die Durchkontaktierungen können darum die verschiedenen Metallisierungsstrukturen miteinander verbinden und elektrisch koppeln.
  • In 3 werden Durchkontaktierungen 112 ausgebildet. Als ein Beispiel zum Bilden der Durchkontaktierungen 112 wird eine Keimschicht über der rückseitigen Umverteilungsstruktur 110 ausgebildet, zum Beispiel auf der dielektrischen Schicht 108 und Abschnitten der Metallisierungsstruktur 106, die durch die Öffnungen 109 freigelegt werden. In einigen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, die mehrere Teilschichten umfasst, die aus verschiedenen Materialien bestehen. In einigen Ausführungsformen umfasst die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht kann beispielsweise unter Verwendung von PVD oder dergleichen gebildet werden. Ein Photoresist wird auf der Keimschicht ausgebildet und strukturiert. Der Photoresist kann durch Aufschleudern oder dergleichen gebildet werden und kann zum Strukturieren belichtet werden. Die Struktur des Photoresists entspricht Durchkontaktierungen. Die Strukturierung bildet Öffnungen durch den Photoresist, um die Keimschicht frei zu legen. Ein leitfähiges Material wird in den Öffnungen des Photoresists und auf den frei liegenden Abschnitten der Keimschicht ausgebildet. Das leitfähige Material kann durch Plattieren wie zum Beispiel Galvanisieren oder chemisches Plattieren oder dergleichen gebildet werden. Das leitfähige Material kann ein Metall umfassen, wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Der Photoresist und Abschnitte der Keimschicht, auf denen das leitfähige Material nicht ausgebildet ist, werden entfernt. Der Photoresist kann durch einen akzeptablen Ashing- oder Stripping-Prozess entfernt werden, wie zum Beispiel unter Verwendung eines Sauerstoffplasmas oder dergleichen. Nachdem der Photoresist entfernt wurde, werden frei liegende Abschnitte der Keimschicht entfernt, wie zum Beispiel mittels eines akzeptablen Ätzprozesses, wie zum Beispiel durch Nass- oder Trockenätzen. Die verbliebenen Abschnitte der Keimschicht und das leitfähige Material bilden Durchkontaktierungen 112.
  • In 4 werden Integrierte-Schaltkreis-Dies 114 durch einen Klebstoff 116 an die dielektrische Schicht 108 geklebt. Die Integrierten-Schaltkreis-Dies 114 können Logik-Dies (zum Beispiel eine zentrale Verarbeitungseinheit, ein Mikrocontroller usw.), Speicher-Dies (zum Beispiel ein Dynamischer-Direktzugriffsspeicher (DRAM)-Die, ein Statischer-Direktzugriffsspeicher (SRAM)-Die usw.), Energiemanagement-Dies (zum Beispiel ein Energiemanagement-Integrierter-Schaltkreis (PMIC)-Die), Hochfrequenz (HF)-Dies, Sensor-Dies, Mikro-Elektro-Mechanische-System (MEMS)-Dies, Signalverarbeitungs-Dies (zum Beispiel ein Digitalsignalverarbeitungs (DSP)-Die), Frontend-Dies (zum Beispiel Analoge-Frontend (AFE)-Dies), dergleichen oder eine Kombination davon sein. Außerdem können in einigen Ausführungsformen die Integrierten-Schaltkreis-Dies 114 andere Größen (zum Beispiel andere Höhen und/oder Oberflächen) haben, und in anderen Ausführungsformen können die Integrierten-Schaltkreis-Dies 114 die gleiche Größe (zum Beispiel gleiche Höhen und/oder Oberflächen) haben.
  • Bevor sie an die dielektrische Schicht 108 geklebt werden, können die Integrierten-Schaltkreis-Dies 114 gemäß üblichen Herstellungsprozessen verarbeitet werden, um integrierte Schaltkreise in den Integrierten-Schaltkreis-Dies 114 zu bilden. Zum Beispiel enthalten die Integrierten-Schaltkreis-Dies 114 jeweils ein Halbleitersubstrat 118, wie zum Beispiel Silizium, dotiert oder undotiert, oder eine aktive Schicht eines Halbleiter-auf-Isolator (SOI)-Substrats. Das Halbleitersubstrat kann andere Halbleitermaterialien wie zum Beispiel Germanium, einen Verbundhalbleiter, einschließlich Siliziumcarbid, Gallium-Arsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid, einen Legierungshalbleiter, einschließlich SiGe, GaAsP, AlInAs, AlGaAs, GalnAs, GaInP und/oder GalnAsP, oder Kombinationen davon enthalten. Andere Substrate, wie zum Beispiel mehrschichtige oder Gradientensubstrate, können ebenfalls verwendet werden. Bauelemente wie zum Beispiel Transistoren, Dioden, Kondensatoren, Widerstände usw. können in und/oder auf dem Halbleitersubstrat 118 gebildet werden und können durch Interconnect-Strukturen 120 miteinander verbunden werden, die beispielsweise durch Metallisierungsstrukturen in einer oder mehreren dielektrischen Schichten auf dem Halbleitersubstrat 118 gebildet werden, um einen integrierten Schaltkreis zu bilden.
  • Die Integrierten-Schaltkreis-Dies 114 umfassen des Weiteren Kontaktpads 122, wie zum Beispiel Aluminium-Kontaktpads, zu denen externe Verbindungen hergestellt werden. Die Kontaktpads 122 befinden sich auf sogenannten jeweiligen aktiven Seiten der Integrierten-Schaltkreis-Dies 114. Passivierungsfilme 124 befinden sich auf den Integrierten-Schaltkreis-Dies 114 und auf Abschnitten der Kontaktpads 122. Öffnungen verlaufen durch die Passivierungsfilme 124 zu den Kontaktpads 122. Die-Verbinder 126, wie zum Beispiel leitfähige Säulen (die zum Beispiel ein Metall, wie zum Beispiel Kupfer, umfassen), verlaufen in den Öffnungen durch die Passivierungsfilme 124 und sind mechanisch und elektrisch mit den jeweiligen Kontaktpads 122 gekoppelt. Die Die-Verbinder 126 können beispielsweise durch Plattieren oder dergleichen gebildet werden. Die Die-Verbinder 126 koppeln elektrisch die jeweiligen integrierten Schaltkreise der Integrierten-Schaltkreis-Dies 114.
  • Ein dielektrisches Material 128 befindet sich auf der aktive Seiten der Integrierten-Schaltkreis-Dies 114, wie zum Beispiel auf den Passivierungsfilmen 124 und den Die-Verbindern 126. Das dielektrische Material 128 verkapselt lateral die Die-Verbinder 126, und das dielektrische Material 128 schließt lateral gemeinsam mit den jeweiligen Integrierten-Schaltkreis-Dies 114 ab. Das dielektrische Material 128 kann ein Polymer, wie zum Beispiel PBO, Polyimid, BCB oder dergleichen, ein Nitrid, wie zum Beispiel Siliziumnitrid oder dergleichen, ein Oxid, wie zum Beispiel Siliziumoxid, PSG, BSG, BPSG oder dergleichen, dergleichen oder eine Kombination davon sein und kann zum Beispiel durch Aufschleudern, Laminieren, CVD oder dergleichen gebildet werden.
  • Der Klebstoff 116 befindet sich auf Rückseiten der Integrierten-Schaltkreis-Dies 114 und klebt die Integrierten-Schaltkreis-Dies 114 an die rückseitige Umverteilungsstruktur 110, wie zum Beispiel die dielektrische Schicht 108. Der Klebstoff 116 kann jeder geeignete Klebstoff, Epoxid, Die-Attach-Film (DAF) oder dergleichen sein. Der Klebstoff 116 kann auf eine Rückseite der Integrierten-Schaltkreis-Dies 114 aufgebracht werden, wie zum Beispiel eine Rückseite des jeweiligen Halbleiterwafers, oder kann über der Oberfläche des Trägersubstrats 100 aufgebracht werden. Die Integrierten-Schaltkreis-Dies 114 können vereinzelt werden, wie zum Beispiel durch Sägen oder Zerschneiden, und können an der dielektrischen Schicht 108 durch den Klebstoff 116 unter Verwendung beispielsweise eines Aufnahme-und-Ablege-Werkzeugs angebracht werden.
  • Obgleich zwei Integrierte-Schaltkreis-Dies 114 als in jeder der ersten Package-Region 600 und der zweiten Package-Region 602 angeklebt veranschaulicht sind, versteht es sich, dass auch mehr oder weniger Integrierte-Schaltkreis-Dies 114 in jeder Package-Region angeklebt sein können. Zum Beispiel braucht nur ein einziger Integrierter-Schaltkreis-Die 114 in jeder Region angeklebt zu sein. Des Weiteren können die Integrierten-Schaltkreis-Dies 114 in ihrer Größe variieren. In einigen Ausführungsformen können die Integrierten-Schaltkreis-Die 114 Dies mit einer großen Grundfläche sein, wie zum Beispiel System-on-Chip (SoC)-Vorrichtungen. In Ausführungsformen, wo der Integrierte-Schaltkreis-Die 114 eine große Grundfläche hat, kann der für die Durchkontaktierungen 112 in den Package-Regionen verfügbare Platz begrenzt sein. Die Verwendung der rückseitigen Umverteilungsstruktur 110 erlaubt eine verbesserte Interconnect-Anordnung, wenn die Package-Regionen nur ein begrenztes Platzangebot für die Durchkontaktierungen 112 haben.
  • In 5 wird ein Verkapselungsmaterial 130 auf den verschiedenen Komponenten ausgebildet. Das Verkapselungsmaterial 130 kann eine Vergussmasse, ein Epoxid oder dergleichen sein und kann durch Pressformen, Spritzpressen oder dergleichen aufgebracht werden. Das Verkapselungsmaterial 130 kann über dem Trägersubstrat 100 dergestalt ausgebildet werden, dass die Durchkontaktierungen 112 und/oder Die-Verbinder 126 der Integrierten-Schaltkreis-Dies 114 vergraben oder bedeckt sind. Das Verkapselungsmaterial 130 wird dann ausgehärtet.
  • In 6 wird ein Planarisierungsprozess auf dem Verkapselungsmaterial 130 ausgeführt, um die Durchkontaktierungen 112 und die Die-Verbinder 126 freizulegen. Der Planarisierungsprozess kann außerdem das dielektrische Material 128 schleifen. Oberseiten der Durchkontaktierungen 112, der Die-Verbinder 126, des dielektrischen Materials 128 und des Verkapselungsmaterials 130 sind nach dem Planarisierungsprozess koplanar. Der Planarisierungsprozess kann beispielsweise ein chemisch-mechanisches Polieren (CMP), ein Schleifprozess oder dergleichen sein. In einigen Ausführungsformen kann auf das Planarisieren verzichtet werden, beispielsweise dann, wenn die Durchkontaktierungen 112 und die Die-Verbinder 126 bereits frei liegen.
  • In den 7 bis 14 wird eine vorderseitige Umverteilungsstruktur 140 ausgebildet. Wie veranschaulicht werden wird, enthält die vorderseitige Umverteilungsstruktur 140 dielektrische Schichten 142, 160, 174 und 178, Metallisierungsstrukturen 144, 162 und 176, und Lötmetallisierungen (UBMs) 182. Die Metallisierungsstrukturen können auch als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet werden, und enthalten leitfähige Durchkontaktierungen und leitfähige Leitungen.
  • In 7 wird die dielektrische Schicht 142 auf dem Verkapselungsmaterial 130, den Durchkontaktierungen 112 und den Die-Verbindern 126 abgeschieden. Die dielektrische Schicht 142 wird aus einem lichtempfindlichen Material wie zum Beispiel PBO, Polyimid, BCB oder dergleichen gebildet, das unter Verwendung einer Lithografiemaske strukturiert werden kann. In einer Ausführungsform ist die dielektrische Schicht 142 ein lichtempfindliches Polyimid. Die dielektrische Schicht 142 kann durch Aufschleudern, Laminieren, CVD, dergleichen oder eine Kombination davon gebildet werden. Die dielektrische Schicht 142 wird dann ausgehärtet. Das Aushärten kann zum Beispiel durch ein thermisches Aushärten oder dergleichen erfolgen. Die dielektrische Schicht 142 verliert ihre Lichtempfindlichkeit (oder hat zumindest eine reduzierte Lichtempfindlichkeit), wenn sie ausgehärtet ist. Die ausgehärtete, nicht-lichtempfindliche dielektrische Schicht 142 kann als eine Passivierungsschicht bezeichnet werden. Die Metallisierungsstruktur 144 wird dann auf der dielektrischen Schicht 142 - und durch diese hindurch - ausgebildet. Es können verschiedene Verfahren verwendet werden, um die Metallisierungsstruktur 144 zu bilden.
  • 8A bis 8F veranschaulichen einen Prozess zum Bilden der Metallisierungsstruktur 144 gemäß einer Ausführungsform. In dieser Ausführungsform wird ein Plasmaätzprozess zum Strukturieren der dielektrischen Schicht 142 verwendet.
  • In 8A wird ein Photoresist 146 auf der dielektrischen Schicht 142 ausgebildet. Der Photoresist 146 kann ein Einzelschicht-Photoresist, ein Dreischicht-Photoresist oder dergleichen sein und wird in der gezeigten Ausführungsform direkt auf (zum Beispiel in Kontakt mit) der dielektrischen Schicht 142 ausgebildet. Der Photoresist 146 kann durch Aufschleudern oder dergleichen ausgebildet werden und kann zum Strukturieren belichtet werden. In einigen Ausführungsformen enthält der Photoresist 146 eine unterste Antireflexionsbeschichtung (BARC) oder eine absorptive Schicht, dergestalt, dass nur der Photoresist 146 belichtet wird und die dielektrische Schicht 142 nicht belichtet oder entwickelt wird. Die Strukturierung bildet Öffnungen durch den Photoresist 146, um die dielektrische Schicht 142 freizulegen.
  • In 8B wird die dielektrische Schicht 142 strukturiert, indem die Struktur des Photoresists 146 zu der dielektrischen Schicht 142 transferiert wird. Die Strukturierung bildet Öffnungen 148 durch die dielektrische Schicht 142, um Abschnitte der Die-Verbinder 126 und/oder der Durchkontaktierungen 112 (nicht gezeigt) freizulegen. Die dielektrische Schicht 142 wird auf eine Dicke T1 von etwa 1 µm bis etwa 30 µm ausgebildet, wie zum Beispiel etwa 20 µm. Wie weiter unten noch besprochen wird, haben die Öffnungen 148 Breiten W1, was von der Dicke T1 der dielektrischen Schicht 142 und dem Prozess, der zum Bilden der Öffnungen 148 verwendet wird, abhängt. Die Breiten W1 können von etwa 1 µm bis etwa 10 µm reichen, wie zum Beispiel etwa 3 µm.
  • Die Strukturierung kann durch einen Ätzprozess, wie zum Beispiel einen Plasmaätzprozess, erfolgen. Der Plasmaätzprozess verwendet einen oder mehrere Vorläufer (mitunter als Ätzgase bezeichnet) mit Verhältnissen, die eine bestimmte Ätzselektivität zwischen dem Photoresist 146 und der dielektrischen Schicht 142 erreichen. Zu den verwendeten Vorläufern können O2, CF4, N2, Ar und Kombinationen davon gehören. In einigen Ausführungsformen enthalten die Vorläufer O2 und CF4 in einem Verhältnis von etwa 6:1 bis etwa 8:1. Während des Plasmaätzprozesses wird ein Teil des Photoresists 146 aufgezehrt, wodurch die Dicke T2 des Photoresists 146 verringert wird. Die Menge an Photoresist 146, der durch den Plasmaätzprozess aufgezehrt wird, richtet sich nach der Ätzselektivität zwischen dem Photoresist 146 und der dielektrischen Schicht 142 in Bezug auf den Plasmaätzprozess.
  • Nach der Strukturierung bilden Seitenwände der Öffnungen 148 Winkel θ1 mit einer Ebene parallel zu einer Hauptfläche der dielektrischen Schicht 142. Die Steilheit des Winkels θ1 richtet sich nach der anfänglichen Dicke T2 des Photoresists 146. Bildet man den Photoresist 146 mit einer größeren Dicke T2, so können die Winkel θ1 größer sein. In der gezeigten Ausführungsform können die Winkel θ1 im Bereich von etwa 75 Grad bis etwa 85 Grad liegen. Es ist anzumerken, dass zwar die dielektrische Schicht 142 selbst lichtempfindlich ist, wenn sie gebildet wird, doch sie wird trotzdem mit einem Fotolithografie- und Ätzprozess unter Verwendung des Photoresists 146 strukturiert. Durch das Bilden der Öffnungen 148 mit dem Fotolithografie- und Ätzprozess können die Seitenwandwinkel θ1 größer sein als Seitenwandwinkel, die entstehen, wenn die Öffnungen 148 durch Strukturieren der dielektrischen Schicht 142 durch Belichten und Entwickeln gebildet werden. Weil die Öffnungen 148 mit steileren Seitenwandwinkeln θ1 gebildet werden, können die Öffnungen 148 auch mit kleineren Breiten W1 gebildet werden, wodurch das Seitenverhältnis der Öffnungen 148 größer wird. Des Weiteren können durch das Bilden der Öffnungen 148 durch einen Fotolithografie- und Ätzprozess Probleme (zum Beispiel Kontakte, die bedeckt oder teilweise bedeckt bleiben) vermieden werden, die entstehen, wenn die dielektrische Schicht 142 unterentwickelt ist.
  • In 8C wird der Photoresist 146 entfernt. Der Photoresist 146 kann durch einen akzeptablen Ashing- oder Stripping-Prozess entfernt werden, wie zum Beispiel unter Verwendung eines Sauerstoffplasmas oder dergleichen.
  • In 8D wird eine Keimschicht 150 über der dielektrischen Schicht 142 und in den Öffnungen 148 durch die dielektrische Schicht 142 hindurch gebildet. In einigen Ausführungsformen ist die Keimschicht 150 eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, die mehrere Teilschichten enthält, die aus verschiedenen Materialien bestehen. In einigen Ausführungsformen enthält die Keimschicht 150 eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht 150 kann unter Verwendung beispielsweise von PVD oder dergleichen gebildet werden. Dann wird ein Photoresist 152 auf der Keimschicht 150 gebildet und strukturiert. Der Photoresist 152 kann durch Aufschleudern oder dergleichen gebildet werden und kann zum Strukturieren belichtet werden. Die Struktur des Photoresists 152 entspricht der Metallisierungsstruktur 144. Die Strukturierung bildet Öffnungen 154 durch den Photoresist 152, um die Keimschicht 150 freizulegen.
  • In 8E wird ein leitfähiges Material 156 in den Öffnungen 154 des Photoresists 152 und auf den freiliegenden Abschnitten der Keimschicht 150 gebildet. Das leitfähige Material 156 kann durch Plattieren, wie zum Beispiel Galvanisieren oder chemisches Plattieren oder dergleichen, ausgebildet werden. Das leitfähige Material 156 kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen.
  • In 8F werden der Photoresist 152 und Abschnitte der Keimschicht 150, auf denen das leitfähige Material 156 nicht ausgebildet ist, entfernt. Der Photoresist 152 kann durch einen akzeptablen Ashing- oder Stripping-Prozess entfernt werden, wie zum Beispiel unter Verwendung eines Sauerstoffplasmas oder dergleichen. Sobald der Photoresist 152 entfernt wurde, werden die frei liegenden Abschnitte der Keimschicht 150 entfernt, wie zum Beispiel mittels eines akzeptablen Ätzprozesses, wie zum Beispiel durch Nass- oder Trockenätzen. Die verbliebenen Abschnitte der Keimschicht 150 und des leitfähigen Materials 156 bilden die Metallisierungsstruktur 144, die leitfähige Durchkontaktierungen 144A und leitfähige Leitungen 144B aufweist. Die leitfähigen Durchkontaktierungen 144A werden in den Öffnungen 148 durch die dielektrische Schicht 142 hindurch beispielsweise zu den Die-Verbindern 126 und/oder den Durchkontaktierungen 112 (nicht gezeigt) gebildet. Die leitfähigen Leitungen 144B werden entlang der Oberseite der dielektrischen Schicht 142 gebildet.
  • 9A bis 9G veranschaulichen einen Prozess zum Bilden der Metallisierungsstruktur 144 gemäß einer anderen Ausführungsform. In dieser Ausführungsform wird ein Plasmaätzprozess zum Strukturieren der dielektrischen Schicht 142 verwendet, und eine zusätzliche Maskierungsschicht wird in dem Plasmaätzprozess verwendet. Beschreibungen ähnlicher Merkmale der vorherigen Ausführungsform werden hier nicht wiederholt.
  • In 9A wird eine Maskenschicht 158 auf der dielektrischen Schicht 142 gebildet. Die Maskenschicht 158 kann aus einem Metall oder einem metallhaltigen Material wie zum Beispiel Ti, Cu, TiW, TaN, TiN, Kombinationen davon oder Multischichten davon gebildet werden und können als eine Hartmaskenschicht bezeichnet werden. Die Maskenschicht 158 wird aus einem Material gebildet, das eine hohe Ätzselektivität sowohl bei dem Photoresist 146 als auch bei der dielektrischen Schicht 142 in Bezug auf den Ätzprozess hat, der für das Strukturieren der dielektrischen Schicht 142 verwendet wird. Die Maskenschicht 158 ist dünn im Vergleich zu der dielektrischen Schicht 142 und kann durch einen Abscheidungsprozess wie zum Beispiel PVD, CVD oder dergleichen gebildet werden. In einigen Ausführungsformen wird die Maskenschicht 158 unter Verwendung des gleichen Prozesses und der gleichen Material(ien) gebildet, die zum Bilden der Keimschicht 150 verwendet werden. Der Photoresist 146 wird dann auf der Maskenschicht 158 gebildet und wird strukturiert.
  • In 9B wird die Maskenschicht 158 durch Transferieren der Struktur des Photoresists 146 zu der Maskenschicht 158 strukturiert. Die Maskenschicht 158 kann durch einen akzeptablen Ätzprozess, wie zum Beispiel durch Nassätzen, Trockenätzen oder eine Kombination davon, unter Verwendung des strukturierten Photoresists 146 als eine Ätzmaske strukturiert werden. In Ausführungsformen, bei denen die Maskenschicht 158 eine Titanschicht und eine Kupferschicht über der Titanschicht enthält, kann die Kupferschicht mit einem Nassätzen entfernt werden, und die Titanschicht kann mit einem Trockenätzen entfernt werden. Das Nassätzen kann mit Ätzmitteln ausgeführt werden, die mit dem Kupferabschnitt der Maskenschicht 158 selektiv sind und eine gute Netzbarkeit mit Photoresist-Materialien haben. Zum Beispiel können die Ätzmittel eine wässrige Wasserstoffperoxid, Phosphorsäure, Schwefelsäure, Kombinationen davon oder dergleichen enthalten. Das Trockenätzen kann ein Plasmaätzen sein, das mit dem Titanabschnitt der Maskenschicht 158 selektiv ist und mit einem Vorläufer wie zum Beispiel Fluorid, Sauerstoff und Stickstoff ausgeführt werden kann.
  • In 9C wird die dielektrische Schicht 142 durch Transferieren der Struktur der Maskenschicht 158 zu der dielektrischen Schicht 142 strukturiert. Die dielektrische Schicht 142 wird auf eine Dicke T1 von etwa 1 µm bis etwa 30 µm gebildet. Die dielektrische Schicht 142 kann unter Verwendung eines Plasmaätzprozesses strukturiert werden, ähnlich dem oben beschriebenen; jedoch kann der Plasmaätzprozess variiert werden, um das Material der Maskenschicht 158 zu berücksichtigen. Wenn zum Beispiel die Maskenschicht 158 aus Titan und Kupfer gebildet wird, so können die verwendeten Vorläufer Fluorid und Sauerstoff in einem Verhältnis von etwa 20:1 bis etwa 1:20 enthalten. Durch Verwendung der Maskenschicht 158 als eine zusätzliche Maske für die Ätzprozesse können die Breiten W1 der Öffnungen 148 weiter reduziert werden, und die Seitenwandwinkel θ1 der Öffnungen 148 können weiter vergrößert werden. Zum Beispiel können in der gezeigten Ausführungsform die Breiten W1 von etwa 1 µm bis etwa 10 µm reichen, und die Seitenwandwinkel θ1 können von etwa 85 Grad bis etwa 90 Grad reichen.
  • In 9D werden der Photoresist 146 und die Maskenschicht 158 entfernt. Der Photoresist 146 kann durch einen akzeptablen Ashing- oder Stripping-Prozess entfernt werden. Die Maskenschicht 158 kann durch einen akzeptablen Ätzprozess entfernt werden, wie zum Beispiel durch Nass- oder Trockenätzen. In Ausführungsformen, bei denen die Maskenschicht 158 unter Verwendung des gleichen Prozesses und der gleichen Material(ien) gebildet wird wie denen, die zum Bilden der Keimschicht 150 verwendet, kann die Maskenschicht 158 auch unter Verwendung des gleichen Prozesses entfernt werden, der zum Entfernen der Keimschicht 150 verwendet wird.
  • In 9E wird die Keimschicht 150 über der dielektrischen Schicht 142 und in den Öffnungen 148 durch die dielektrische Schicht 142 hindurch gebildet. Der Photoresist 152 wird dann auf der Keimschicht 150 ausgebildet und strukturiert.
  • In 9F wird das leitfähige Material 156 in den Öffnungen 154 des Photoresists 152 und auf den freiliegenden Abschnitten der Keimschicht 150 gebildet.
  • In 9G werden der Photoresist 152 und Abschnitte der Keimschicht 150, auf denen das leitfähige Material 156 nicht ausgebildet ist, entfernt. Die übrigen Abschnitte der Keimschicht 150 und des leitfähigen Materials 156 bilden die Metallisierungsstruktur 144, die leitfähige Durchkontaktierungen 144A und leitfähige Leitungen 144B aufweist.
  • In 10 wird die dielektrische Schicht 160 auf der Metallisierungsstruktur 144, die unter Verwendung des Prozesses ausgebildet wurde, der in den 8A-8F oder den 9A-9G veranschaulicht ist, und der dielektrischen Schicht 142 abgeschieden. Die dielektrische Schicht 160 wird aus einem lichtempfindlichen Material wie zum Beispiel PBO, Polyimid, BCB oder dergleichen gebildet, das unter Verwendung einer Lithografiemaske strukturiert werden kann. In einer Ausführungsform ist die dielektrische Schicht 160 ein lichtempfindliches Polyimid. Die dielektrische Schicht 160 kann durch Aufschleudern, Laminieren, CVD, dergleichen oder eine Kombination davon ausgebildet werden. Im Gegensatz zu der dielektrischen Schicht 142 braucht die dielektrische Schicht 160 nicht nach der Bildung ausgehärtet zu werden, so dass sie ihre Lichtempfindlichkeit behält. Die Metallisierungsstruktur 162 wird dann auf der dielektrischen Schicht 160 ausgebildet und erstreckt sich durch sie hindurch. Es können verschiedene Verfahren verwendet werden, um die Metallisierungsstruktur 162 zu bilden. 11A bis 11D veranschaulichen einen Prozess zum Bilden der Metallisierungsstruktur 162 gemäß einer Ausführungsform.
  • In 11A wird die dielektrische Schicht 160 strukturiert. Die Strukturierung bildet Öffnungen 164, die Abschnitte der Metallisierungsstruktur 144 freilegen. Weil die dielektrische Schicht 160 ein lichtempfindliches Material ist, kann die Strukturierung ausgeführt werden durch, indem man die dielektrische Schicht 160 belichtet und die dielektrische Schicht 160 nach dem Belichten entwickelt. Im Gegensatz zu dem Fotolithografie- und Ätzprozess, der dafür verwendet wird, die Öffnungen 148 zu bilden (die in den 8C und 9D gezeigt sind), bildet das Belichten der dielektrischen Schicht 160 und ihr Entwickeln die Öffnungen 164 mit Seitenwandwinkeln θ2, die weniger steil sind als die Seitenwandwinkel θ1. Die Seitenwandwinkel θ2 können weniger als 85 Grad betragen, wie zum Beispiel von etwa 60 Grad bis etwa 85 Grad. Oder anders ausgedrückt: Die Seitenwandwinkel θ2 sind kleiner als die Seitenwandwinkel θ1. Die Öffnungen 164 werden mit einer Breite W2 ausgebildet. Die Breite W2 kann größer sein als die Breite W1, was das Bilden der Öffnungen 164 erlaubt, während Probleme vermieden werden, die mit dem Bilden von Öffnungen von kleineren kritischen Abmessungen, wie zum Beispiel den Öffnungen 148, einhergehen. Zum Beispiel kann das Risiko des Unterentwickelns des lichtempfindlichen Materials reduziert werden, selbst wenn die Breite W2 der Öffnungen 164 klein ist (wie zum Beispiel weniger als 3 µm) und die Dicke T3 der dielektrischen Schicht 160 groß ist (wie zum Beispiel größer als 5 µm).
  • In 11B wird eine Keimschicht 166 über der dielektrischen Schicht 160 und in den Öffnungen 164 durch die dielektrische Schicht 160 hindurch gebildet. Abschnitte der Keimschicht 166 werden auf der Metallisierungsstruktur 144 gebildet. In einigen Ausführungsformen ist die Keimschicht 166 eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, die mehrere Teilschichten umfasst, die aus verschiedenen Materialien bestehen. In einigen Ausführungsformen umfasst die Keimschicht 166 eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht 166 kann unter Verwendung zum Beispiel von PVD oder dergleichen ausgebildet werden. Ein Photoresist 168 wird dann auf der Keimschicht 166 ausgebildet und strukturiert. Der Photoresist 168 kann durch Aufschleudern oder dergleichen ausgebildet werden und kann zum Strukturieren belichtet werden. Die Struktur des Photoresists entspricht der Metallisierungsstruktur 162. Die Strukturierung bildet Öffnungen 170 durch den Photoresist, um die Keimschicht 166 freizulegen.
  • In 11C wird ein leitfähiges Material 172 in den Öffnungen 170 des Photoresists 168 und auf den freiliegenden Abschnitten der Keimschicht 166 gebildet. Das leitfähige Material 172 kann durch Plattieren ausgebildet werden, wie zum Beispiel Galvanisieren oder chemisches Plattieren oder dergleichen. Das leitfähige Material 172 kann ein Metall wie zum Beispiel Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen.
  • In 11D werden der Photoresist 168 und Abschnitte der Keimschicht 166, auf denen das leitfähige Material 172 nicht ausgebildet ist, entfernt. Der Photoresist 168 kann durch einen akzeptablen Ashing- oder Stripping-Prozess entfernt werden, wie zum Beispiel unter Verwendung eines Sauerstoffplasmas oder dergleichen. Sobald der Photoresist 168 entfernt wurde, werden freiliegende Abschnitte der Keimschicht 166 entfernt, wie zum Beispiel durch Verwendung eines akzeptablen Ätzprozesses, wie zum Beispiel durch Nass- oder Trockenätzen. Die übrigen Abschnitte der Keimschicht 166 und des leitfähigen Materials 172 bilden die Metallisierungsstruktur 162, die leitfähige Durchkontaktierungen 162A und leitfähige Leitungen 162B aufweist. Die leitfähigen Durchkontaktierungen 162A werden in den Öffnungen 164 durch die dielektrische Schicht 160 hindurch zu der Metallisierungsstruktur 144 gebildet. Die leitfähigen Leitungen 162B werden entlang der Oberseite der dielektrischen Schicht 160 gebildet. Die Metallisierungsstruktur 162 ist elektrisch und physisch mit der Metallisierungsstruktur 144 verbunden.
  • In 12 wird die dielektrische Schicht 174 auf der Metallisierungsstruktur 162 und der dielektrischen Schicht 160 abgeschieden. In einigen Ausführungsformen wird die dielektrische Schicht 174 aus einem Polymer gebildet, das ein lichtempfindliches Material wie zum Beispiel PBO, Polyimid, BCB oder dergleichen sein kann, das unter Verwendung einer Lithografiemaske strukturiert werden kann. In anderen Ausführungsformen wird die dielektrische Schicht 174 aus einem Nitrid wie zum Beispiel Siliziumnitrid; einem Oxid wie zum Beispiel Siliziumoxid, PSG, BSG, BPSG; oder dergleichen gebildet.
  • Die dielektrische Schicht 174 kann durch Aufschleudern, Laminieren, CVD, dergleichen oder eine Kombination davon ausgebildet werden. Die dielektrische Schicht 174 wird dann strukturiert. Die Strukturierung bildet Öffnungen, um Abschnitte der Metallisierungsstruktur 162 freizulegen. Die Strukturierung kann durch einen akzeptablen Prozess erfolgen, wie zum Beispiel durch Belichten der dielektrischen Schicht 174, wenn die dielektrische Schicht 174 ein lichtempfindliches Material ist, oder durch Ätzen unter Verwendung zum Beispiel eines anisotropen Ätzens. Wenn die dielektrische Schicht 174 ein lichtempfindliches Material ist, so kann die dielektrische Schicht 174 nach dem Belichten entwickelt werden.
  • Die Metallisierungsstruktur 176 mit Durchkontaktierungen wird auf der dielektrischen Schicht 174 gebildet. Als ein Beispiel zum Bilden einer Metallisierungsstruktur 176 wird eine Keimschicht (nicht gezeigt) über der dielektrischen Schicht 174 und in den Öffnungen durch die dielektrische Schicht 174 hindurch gebildet. In einigen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, die mehrere Teilschichten umfasst, die aus verschiedenen Materialien bestehen. In einigen Ausführungsformen umfasst die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht kann unter Verwendung zum Beispiel von PVD oder dergleichen ausgebildet werden. Ein Photoresist wird dann auf der Keimschicht ausgebildet und strukturiert. Der Photoresist kann durch Aufschleudern oder dergleichen ausgebildet werden und kann zum Strukturieren belichtet werden. Die Struktur des Photoresists entspricht der Metallisierungsstruktur 176. Die Strukturierung bildet Öffnungen durch den Photoresist, um die Keimschicht freizulegen. Ein leitfähiges Material wird in den Öffnungen des Photoresists und auf den freiliegenden Abschnitten der Keimschicht gebildet. Das leitfähige Material kann durch Plattieren ausgebildet werden, wie zum Beispiel Galvanisieren oder chemisches Plattieren oder dergleichen. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden der Photoresist und Abschnitte der Keimschicht, auf denen das leitfähige Material nicht ausgebildet ist, entfernt. Der Photoresist kann durch einen akzeptablen Ashing- oder Stripping-Prozess entfernt werden, wie zum Beispiel unter Verwendung eines Sauerstoffplasmas oder dergleichen. Sobald der Photoresist entfernt wurde, werden freiliegende Abschnitte der Keimschicht entfernt, wie zum Beispiel durch Verwendung eines akzeptablen Ätzprozesses, wie zum Beispiel durch Nass- oder Trockenätzen. Die übrigen Abschnitte der Keimschicht und des leitfähigen Materials bilden die Metallisierungsstruktur 176 und Durchkontaktierungen. Die Durchkontaktierungen werden in Öffnungen durch die dielektrische Schicht 174 beispielsweise zu Abschnitten der Metallisierungsstruktur 162 gebildet.
  • In 13 wird die dielektrische Schicht 178 auf der Metallisierungsstruktur 176 und der dielektrischen Schicht 174 abgeschieden. In einigen Ausführungsformen wird die dielektrische Schicht 178 aus einem Polymer, das ein lichtempfindliches Material wie zum Beispiel PBO, Polyimid, BCB oder dergleichen sein kann, gebildet, das unter Verwendung einer Lithografiemaske strukturiert werden kann. In anderen Ausführungsformen wird die dielektrische Schicht 178 aus einem Nitrid wie zum Beispiel Siliziumnitrid; einem Oxid wie zum Beispiel Siliziumoxid, PSG, BSG, BPSG; oder dergleichen gebildet. Die dielektrische Schicht 178 kann durch Aufschleudern, Laminieren, CVD, dergleichen oder eine Kombination davon ausgebildet werden.
  • Die dielektrische Schicht 178 wird dann strukturiert. Die Strukturierung bildet Öffnungen 180, um Abschnitte der Metallisierungsstruktur 176 freizulegen. Die Strukturierung kann durch einen akzeptablen Prozess erfolgen, wie zum Beispiel durch Belichten der dielektrischen Schicht 178, wenn die dielektrische Schicht 178 ein lichtempfindliches Material ist, oder durch Ätzen unter Verwendung zum Beispiel eines anisotropen Ätzens. Wenn die dielektrische Schicht 178 ein lichtempfindliches Material ist, so kann die dielektrische Schicht 178 nach dem Belichten entwickelt werden. Die Öffnungen 180 können breiter sein als die Öffnungen für die Durchkontaktierungsabschnitte der Metallisierungsstrukturen 144, 162 und 176.
  • In 14 werden UBMs 182 auf der dielektrischen Schicht 178 gebildet. In der veranschaulichten Ausführungsform werden die UBMs 182 durch die Öffnungen 180 und durch die dielektrische Schicht 178 hindurch zu der Metallisierungsstruktur 176 gebildet. Als ein Beispiel zum Bilden der UBMs 182 wird eine Keimschicht (nicht gezeigt) über der dielektrischen Schicht 178 gebildet. In einigen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, die mehrere Teilschichten umfasst, die aus verschiedenen Materialien bestehen. In einigen Ausführungsformen umfasst die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht kann unter Verwendung zum Beispiel von PVD oder dergleichen ausgebildet werden. Ein Photoresist wird dann auf der Keimschicht ausgebildet und strukturiert. Der Photoresist kann durch Aufschleudern oder dergleichen ausgebildet werden und kann zum Strukturieren belichtet werden. Die Struktur des Photoresists entspricht den UBMs 182. Die Strukturierung bildet Öffnungen durch den Photoresist, um die Keimschicht freizulegen. Ein leitfähiges Material wird in den Öffnungen des Photoresists und auf den freiliegenden Abschnitten der Keimschicht gebildet. Das leitfähige Material kann durch Plattieren ausgebildet werden, wie zum Beispiel Galvanisieren oder chemisches Plattieren oder dergleichen. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden der Photoresist und Abschnitte der Keimschicht, auf denen das leitfähige Material nicht ausgebildet ist, entfernt. Der Photoresist kann durch einen akzeptablen Ashing- oder Stripping-Prozess entfernt werden, wie zum Beispiel unter Verwendung eines Sauerstoffplasmas oder dergleichen. Sobald der Photoresist entfernt wurde, werden freiliegende Abschnitte der Keimschicht entfernt, wie zum Beispiel durch Verwendung eines akzeptablen Ätzprozesses, wie zum Beispiel durch Nass- oder Trockenätzen. Die übrigen Abschnitte der Keimschicht und des leitfähigen Materials bilden die UBMs 182. In Ausführungsformen, bei denen die UBMs 182 unterschiedlich gebildet werden, können mehr Photoresist- und Strukturierungsschritte verwendet werden.
  • Die vorderseitige Umverteilungsstruktur 140 ist als ein Beispiel gezeigt. Es können mehr oder weniger dielektrische Schichten und Metallisierungsstrukturen in der vorderseitigen Umverteilungsstruktur 140 gebildet werden. Falls weniger dielektrische Schichten und Metallisierungsstrukturen gebildet werden sollen, so können oben besprochene Schritte und Prozesse weggelassen werden. Falls mehr dielektrische Schichten und Metallisierungsstrukturen gebildet werden sollen, so können oben besprochene Schritte und Prozesse wiederholt werden. Der Durchschnittsfachmann versteht ohne Weiteres, welche Schritte und Prozesse weggelassen oder wiederholt werden würden.
  • Es versteht sich des Weiteren, dass die Prozesse zum Bilden der Metallisierungsstrukturen 144, 162 und 176 auf der Basis der gewünschten Abmessungen der Strukturen variiert werden können. In der gezeigten Ausführungsform wird der Prozess der 8A bis 8F oder der Prozess der 9A bis 9G dafür verwendet, Metallisierungsstrukturen in der untersten Ebene der vorderseitigen Umverteilungsstruktur 140, zum Beispiel der Metallisierungsstruktur 144, zu bilden. Solche Prozesse erzeugen leitfähige Leitungen und Durchkontaktierungen mit kleineren kritischen Abmessungen. Des Weiteren wird der Prozess der 11A bis 11D dafür verwendet, Metallisierungsstrukturen in oberen Ebenen der vorderseitigen Umverteilungsstruktur 140, zum Beispiel den Metallisierungsstrukturen 162 und 176, zu bilden. Ein solcher Prozess hat geringere Produktionskosten und kann verwendet werden, wo leitfähige Leitungen und Durchkontaktierungen mit größeren Abmessungen akzeptabel sind. Es versteht sich, dass der Prozess der 8A bis 8F oder der Prozess der 9A bis 9G in mehreren unteren Ebenen (zum Beispiel beiden Metallisierungsstrukturen 144 und 162) oder allen Ebenen der vorderseitigen Umverteilungsstruktur 140 verwendet werden kann.
  • In 15 werden leitfähige Verbinder 184 auf den UBMs 182 gebildet. Die leitfähigen Verbinder 184 können Ball Grid Array (BGA)-Verbinder, Lotperlen, Metallsäulen, Controlled Collapse Chip Connection (C4)-Höcker, Mikrohöcker, mittels der Electroless Nickel-Electroless Palladium-Immersion Gold (ENEPIG)-Technik ausgebildete Höcker oder dergleichen sein. Die leitfähigen Verbinder 184 können ein leitfähiges Material, wie zum Beispiel Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn, dergleichen oder eine Kombination davon enthalten. In einigen Ausführungsformen werden die leitfähigen Verbinder 184 gebildet, indem zunächst eine Schicht aus Lot durch gängige Verfahren wie zum Beispiel Verdampfung, Galvanisieren, Aufdrucken, Lottransfer, Perlenanordnung oder dergleichen gebildet wird. Nachdem eine Schicht aus Lot auf der Struktur gebildet wurde, kann ein Wiederaufschmelzen ausgeführt werden, um das Material in die gewünschten Höckerformen zu bringen. In einer anderen Ausführungsform sind die leitfähigen Verbinder 184 Metallsäulen (wie zum Beispiel eine Kupfersäule), die durch Sputtern, Aufdrucken, Galvanisieren, chemisches Plattieren, CVD oder dergleichen gebildet werden. Die Metallsäulen können Lot-frei sein und im Wesentlichen vertikale Seitenwände haben. In einigen Ausführungsformen wird eine (nicht gezeigte) Metallkappschicht auf den Metallsäulen ausgebildet. Die Metallkappschicht kann Nickel, Zinn, Zinn-Blei, Gold, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold, dergleichen oder eine Kombination davon enthalten und kann durch einen Plattierungsprozess gebildet werden.
  • In 16 wird ein Trägersubstrat-Entbonden ausgeführt, um das Trägersubstrat 100 von der rückseitigen Umverteilungsstruktur 100, zum Beispiel der dielektrischen Schicht 104, abzulösen (zu entbonden). Die ersten Packages 200 werden dadurch in jeder der ersten Package-Region 600 und der zweiten Package-Region 602 ausgebildet. Gemäß einigen Ausführungsformen enthält das Entbonden das Projizieren eines Lichts, wie zum Beispiel eines Laserlichts oder eines UV-Lichts, auf die Trennschicht 102, so dass sich die Trennschicht 102 unter der Wärme des Lichts zersetzt und das Trägersubstrat 100 entfernt werden kann. Die Struktur wird dann umgedreht und auf einem Band 186 angeordnet. Des Weiteren werden Öffnungen 188 durch die dielektrische Schicht 104 gebildet, um Abschnitte der Metallisierungsstruktur 106 freizulegen. Die Öffnungen 188 können zum Beispiel unter Verwendung von Laserbohren, Ätzen oder dergleichen gebildet werden.
  • 17 und 18 veranschaulichen Querschnittsansichten von Zwischenschritten während eines Prozesses zum Bilden einer Package-Struktur 500 gemäß einigen Ausführungsformen. Die Package-Struktur 500 kann als eine Package-on-Package (PoP)-Struktur bezeichnet werden.
  • In 17 wird ein zweites Package 300 an dem ersten Package 200 angebracht. Das zweite Package 300 enthält ein Substrat 302 und einen oder mehrere gestapelte Dies 308 (308A und 308B), die mit dem Substrat 302 gekoppelt sind. Obgleich ein einzelner Stapel von Dies 308 (308A und 308B) veranschaulicht ist, können in anderen Ausführungsformen mehrere gestapelte Dies 308 (die jeweils einen oder mehrere gestapelte Dies haben) nebeneinander angeordnet werden und mit derselben Fläche des Substrats 302 gekoppelt sein. Das Substrat 302 kann aus einem Halbleitermaterial wie zum Beispiel Silizium, Germanium, Diamant oder dergleichen bestehen. In einigen Ausführungsformen können auch Verbundmaterialien, wie zum Beispiel Silizium-Germanium, Siliziumcarbid, Gallium-Arsen, Indiumarsenid, Indiumphosphid, Silizium-Germaniumcarbid, Gallium-Arsen-Phosphid, Gallium-Indiumphosphid, Kombinationen davon und dergleichen verwendet werden. Außerdem kann das Substrat 302 ein Silizium-auf-Isolator (SOI)-Substrat sein. Im Allgemeinen enthält ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, wie zum Beispiel epitaxiales Silizium, Germanium, Silizium-Germanium, SOI, Silizium-Germanium-auf-Isolator (SOI) oder Kombinationen davon. Das Substrat 302 basiert in einer alternativen Ausführungsform auf einem Isolierungskern, wie zum Beispiel einem glasfaserverstärkten Harzkern. Ein beispielhaftes Kernmaterial ist Glasfaserharz, wie zum Beispiel FR4. Zu Alternativen für das Kernmaterial gehören Bismaleimid-Triazin (BT)-Harz oder alternativ andere Platinen (PCB)-Materialien oder -Filme. Aufbaufilme, wie zum Beispiel Ajinomoto Build-Up Film (ABF) oder andere Laminate, können für das Substrat 302 verwendet werden.
  • Das Substrat 302 kann aktive und passive Bauelemente (nicht gezeigt) enthalten. Wie dem Durchschnittsfachmann klar ist, können eine breite Vielfalt verschiedener Bauelemente wie zum Beispiel Transistoren, Kondensatoren, Widerstände, Kombinationen davon und dergleichen verwendet werden, um die strukturellen und funktionalen Anforderungen des Designs für das zweite Package 300 zu generieren. Die Bauelemente können unter Verwendung eines beliebigen geeigneten Verfahrens ausgebildet werden.
  • Das Substrat 302 kann auch Metallisierungsschichten (nicht gezeigt) und Durchkontaktierungen 306 enthalten. Die Metallisierungsschichten können über den aktiven und passiven Bauelementen ausgebildet werden und sind dafür ausgelegt, die verschiedenen Bauelemente zu verbinden, um funktionale Schaltungen zu bilden. Die Metallisierungsschichten können aus abwechselnden Schichten von dielektrischem (zum Beispiel dielektrischem Material mit niedrigem k-Wert) und leitfähigem Material (zum Beispiel Kupfer) ausgebildet werden, wobei Durchkontaktierungen die Schichten aus leitfähigem Material miteinander verbinden, und können durch jeden geeigneten Prozess gebildet werden (wie zum Beispiel Abscheidung, Damaszen, Dual-Damaszen oder dergleichen). In einigen Ausführungsformen ist das Substrat 302 im Wesentlichen frei von aktiven und passiven Bauelementen.
  • Das Substrat 302 kann Bondpads 303 auf einer ersten Seite des Substrats 202 haben, um mit den gestapelten Dies 308 gekoppelt zu werden, und Bondpads 304 auf einer zweiten Seite des Substrats 302, wobei die zweite Seite der ersten Seite des Substrats 302 gegenüberliegt, um mit den leitfähigen Verbindern 314 gekoppelt zu werden. In einigen Ausführungsformen werden die Bondpads 303 und 304 durch Bilden von Aussparungen (nicht gezeigt) in dielektrische Schichten (nicht gezeigt) auf der ersten und der zweiten Seite des Substrats 302 gebildet. Die Aussparungen können gebildet werden, damit die Bondpads 303 und 304 in die dielektrischen Schichten eingebettet werden können. In anderen Ausführungsformen werden die Aussparungen weggelassen, da die Bondpads 303 und 304 auf der dielektrischen Schicht gebildet werden können. In einigen Ausführungsformen enthalten die Bondpads 303 und 304 eine dünne Keimschicht aus Kupfer, Titan, Nickel, Gold, Palladium, dergleichen oder einer Kombination davon. Das leitfähige Material der Bondkontaktpads 303 und 304 kann über der dünnen Keimschicht abgeschieden werden. Das leitfähige Material kann durch einen elektrochemischen Plattierungsprozess, einen chemischen Plattierungsprozess, CVD, ALD, PVD, dergleichen oder eine Kombination davon gebildet werden. In einer Ausführungsform ist das leitfähige Material der Bondkontaktpads 303 und 304 Kupfer, Wolfram, Aluminium, Silber, Gold, dergleichen oder eine Kombination davon, dergleichen oder eine Kombination davon.
  • In einer Ausführungsform sind die Bondpads 303 und 304 UBMs, die drei Schichten aus leitfähigem Materialien enthalten, wie zum Beispiel eine Schicht aus Titan, eine Schicht aus Kupfer und eine Schicht aus Nickel. Zum Beispiel können die Bondpads 304 aus Kupfer gebildet werden, können auf einer Schicht aus Titan (nicht gezeigt) gebildet werden, und haben eine Nickeloberfläche, was die Lagerfähigkeit des Vorrichtungs-Package 300 verbessern kann, was insbesondere vorteilhaft sein kann, wenn das Vorrichtungs-Package 300 eine Speichervorrichtung wie zum Beispiel ein DRAM-Modul ist. Jedoch erkennt der Durchschnittsfachmann, dass es viele geeignete Anordnungen von Materialien und Schichten gibt, wie zum Beispiel eine Anordnung aus Chrom/Chrom-Kupfer-Legierung/Kupfer/Gold, eine Anordnung aus Titan/Titan Wolfram/Kupfer oder eine Anordnung aus Kupfer/Nickel/Gold, die sich zum Bilden der UBMs 303 und 304 eignen. Es ist beabsichtigt, dass jegliche geeigneten Materialien oder Schichten aus Material, die für die UBMs 303 und 304 verwendet werden können, in vollem Umfang im Schutzumfang der vorliegenden Anmeldung enthalten sind. In einigen Ausführungsformen erstrecken sich die Durchkontaktierungen 306 durch das Substrat 302 und koppeln mindestens eine Bondkontaktinsel 303 mit mindestens einer Bondkontaktinsel 304.
  • In der veranschaulichten Ausführungsform sind die gestapelten Dies 308 mit dem Substrat 302 durch Drahtbondungen 310 gekoppelt, obgleich auch andere Verbindungen verwendet werden können, wie zum Beispiel leitfähigen Höcker. In einer Ausführungsform sind die gestapelten Dies 308 gestapelte Speicher-Dies. Zum Beispiel können die gestapelten Speicher-Dies 308 Low-Power (LP) Double Data Rate (DDR)-Speichermodule enthalten, wie zum Beispiel LPDDR1, LPDDR2, LPDDR3, LPDDR4 oder ähnliche Speichermodule.
  • Die gestapelten Dies 308 und die Drahtbondungen 310 durch ein Vergussmaterial 312 verkapselt werden. Das Vergussmaterial 312 kann auf den gestapelten Dies 308 und den Drahtbondungen 310 zum Beispiel unter Verwendung von Pressformen ausgebildet werden. In einigen Ausführungsformen ist das Vergussmaterial 312 eine Vergussmasse, ein Polymer, ein Epoxid, Siliziumoxid-Füllmaterial, dergleichen oder eine Kombination davon. Ein Aushärtungsschritt kann ausgeführt werden, um das Vergussmaterial 312 auszuhärten, wobei das Aushärten ein thermisches Aushärten, ein UV-Aushärten, dergleichen oder eine Kombination davon sein kann.
  • In einigen Ausführungsformen werden die gestapelten Dies 308 und die Drahtbondungen 310 in dem Vergussmaterial 312 vergraben, und nach dem Aushärten des Vergussmaterials 312 wird ein Planarisierungsschritt, wie zum Beispiel Schleifen, ausgeführt, um überschüssige Abschnitte des Vergussmaterials 312 zu entfernen und eine im Wesentlichen planare Oberfläche für die zweiten Packages 300 zu erzeugen.
  • Nachdem das zweite Package 300 gebildet wurde, wird das zweite Package 300 mittels leitfähiger Verbinder 314, der Bondkontaktpads 304 und der Metallisierungsstruktur 106 mechanisch und elektrisch an das erste Package 200 gebondet. In einigen Ausführungsformen können die gestapelten Dies 308 durch die Drahtbondungen 310, die Bondkontaktpads 303 und 304, Durchkontaktierungen 306, die leitfähigen Verbinder 314 und die Durchkontaktierungen 112 mit den Integrierten-Schaltkreis-Dies 114 gekoppelt werden
  • In einigen Ausführungsformen wird ein Lotresist (nicht gezeigt) auf der Seite des Substrats 302 gegenüber den gestapelten Dies 308 ausgebildet. Die leitfähigen Verbinder 314 können in Öffnungen in dem Lotresist angeordnet werden, um elektrisch und mechanisch mit leitfähigen Strukturelementen (zum Beispiel den Bondpads 304) in dem Substrat 302 gekoppelt zu werden. Der Lotresist kann dafür verwendet werden, Bereiche des Substrats 302 vor äußerer Beschädigung zu schützen.
  • In einigen Ausführungsformen wird auf den leitfähigen Verbindern 314 ein Epoxidflussmittel (nicht gezeigt) ausgebildet, bevor sie wiederaufgeschmolzen werden, wobei mindestens ein Teil des Epoxidabschnitts des Epoxidflussmittels zurückbleibt, nachdem das zweite Package 300 an dem ersten Package 299 angebracht wurde.
  • In einigen Ausführungsformen wird eine Unterfüllung (nicht gezeigt) zwischen dem ersten Package 200 und dem zweiten Package 300 und um die leitfähigen Verbinder 314 herum gebildet. Die Unterfüllung kann Dehnungsbelastungen reduzieren und die Fugen schützen, die durch das Wiederaufschmelzen der leitfähigen Verbinder 314 entstehen. Die Unterfüllung kann durch einen kapillaren Flussprozess ausgebildet werden, nachdem das erste Package 200 angebracht wurde, oder kann durch ein geeignetes Abscheidungsverfahren ausgebildet werden, bevor das erste Package 200 angebracht wird. In Ausführungsformen, bei denen das Epoxidflussmittel ausgebildet wird, kann es als die Unterfüllung dienen.
  • In 18 wird ein Vereinzelungsprozess durch Sägen entlang von Skribierlinienregionen, zum Beispiel zwischen der ersten Package-Region 600 und der zweiten Package-Region 602, ausgeführt. Das Sägen vereinzelt die erste Package-Region 600 von der zweiten Package-Region 602. Die resultierenden, vereinzelten ersten und zweiten Packages 200 und 300 stammen von der ersten Package-Region 600 oder der zweiten Package-Region 602. In einigen Ausführungsformen wird der Vereinzelungsprozess ausgeführt, nachdem das zweite Package 300 an dem ersten Package 200 angebracht wurde. In anderen Ausführungsformen (nicht gezeigt) wird der Vereinzelungsprozess ausgeführt, bevor das zweite Package 300 an dem ersten Package 200 angebracht wird, wie zum Beispiel, nachdem das Trägersubstrat 100 entbondet wurde und die Öffnungen 188 ausgebildet wurden.
  • Das erste Package 200 wird dann unter Verwendung der leitfähigen Verbinder 184 an einem Package-Substrat 400 montiert. Das Package-Substrat 400 kann aus einem Halbleitermaterial wie zum Beispiel Silizium, Germanium, Diamant oder dergleichen hergestellt werden. Alternativ können auch Verbundmaterialien wie zum Beispiel Silizium-Germanium, Siliziumcarbid, Gallium-Arsen, Indium-Arsenid, Indium-Phosphid, Silizium-Germaniumcarbid, Gallium-Arsen-Phosphid, Gallium-Indium-Phosphid, Kombinationen davon und dergleichen verwendet werden. Zusätzlich kann das Package-Substrat 400 ein SOI-Substrat sein. Allgemein enthält ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, wie zum Beispiel epitaxiales Silizium, Germanium, Silizium-Germanium, SOI, SGOI oder Kombinationen davon. Das Package-Substrat 400 basiert in einer alternativen Ausführungsform auf einem Isolierungskern, wie zum Beispiel einem glasfaserverstärkten Harzkern. Ein beispielhaftes Kernmaterial ist Glasfaserharz, wie zum Beispiel FR4. Zu Alternativen für das Kernmaterial gehören Bismaleimid-Triazin (BT)-Harz oder alternativ andere PCB-Materialien oder Filme. Aufbaufilme, wie zum Beispiel ABF, oder andere Laminate können für das Package-Substrat 400 verwendet werden.
  • Das Package-Substrat 400 kann aktive und passive Bauelemente (nicht gezeigt) enthalten. Wie dem Durchschnittsfachmann klar ist, können eine breite Vielfalt verschiedener Bauelemente wie zum Beispiel Transistoren, Kondensatoren, Widerstände, Kombinationen davon und dergleichen verwendet werden, um die strukturellen und funktionalen Anforderungen des Designs für die Package-Struktur 500 zu generieren. Die Bauelemente können unter Verwendung beliebiger geeigneter Verfahren gebildet werden.
  • Das Package-Substrat 400 kann auch Metallisierungsschichten und Durchkontaktierungen (nicht gezeigt) und Bondpads 402 über den Metallisierungsschichten und Durchkontaktierungen enthalten. Die Metallisierungsschichten können über den aktiven und passiven Bauelementen ausgebildet werden und sind dafür ausgelegt, die verschiedenen Bauelemente zu verbinden, um funktionale Schaltungen zu bilden. Die Metallisierungsschichten können aus abwechselnden Schichten von dielektrischem (zum Beispiel dielektrischem Material mit niedrigem k-Wert) und leitfähigem Material (zum Beispiel Kupfer) ausgebildet werden, wobei Durchkontaktierungen die Schichten aus leitfähigem Material miteinander verbinden, und können durch jeden geeigneten Prozess gebildet werden (wie zum Beispiel Abscheidung, Damaszen, Dual-Damaszen oder dergleichen). In einigen Ausführungsformen ist das Package-Substrat 400 im Wesentlichen frei von aktiven und passiven Bauelementen.
  • In einigen Ausführungsformen werden die leitfähigen Verbinder 184 wiederaufgeschmolzen, um das erste Package 200 an den Bondpads 402 anzubringen. Die leitfähigen Verbinder 184 koppeln das Package-Substrat 400, einschließlich der Metallisierungsschichten in dem Package-Substrat 400, elektrisch und/oder physisch an das erste Package 200. In einigen Ausführungsformen können passive Bauelemente (zum Beispiel oberflächenmontierte Bauelemente (SMDs), nicht veranschaulicht) an dem ersten Package 200 angebracht werden (zum Beispiel an die Bondpads 402 gebondet werden), bevor sie an dem Package-Substrat 400 montiert werden. In solchen Ausführungsformen können die passiven Bauelemente an dieselbe Fläche des ersten Package 200 gebondet werden wie die leitfähigen Verbinder 184.
  • Auf den leitfähigen Verbindern 184 kann ein Epoxidflussmittel (nicht gezeigt) ausgebildet werden, bevor sie wiederaufgeschmolzen werden, wobei mindestens ein Teil des Epoxidabschnitts des Epoxidflussmittels zurückbleibt, nachdem das erste Package 200 an dem Package-Substrat 400 angebracht wurde. Dieser übrige Epoxidabschnitt kann als eine Unterfüllung dienen, um Dehnungsbelastungen zu reduzieren und die Fugen zu schützen, die durch das Wiederaufschmelzen der leitfähigen Verbinder 314 entstehen. In einigen Ausführungsformen kann eine Unterfüllung (nicht gezeigt) zwischen dem ersten Package 200 und dem Package-Substrat 400 und um die leitfähigen Verbinder 184 herum ausgebildet werden. Die Unterfüllung kann durch einen kapillaren Flussprozess ausgebildet werden, nachdem das erste Package 200 angebracht wurde, oder kann durch ein geeignetes Abscheidungsverfahren ausgebildet werden, bevor das erste Package 200 angebracht wird.
  • Ausführungsformen können Vorteile erreichen. Wir wenden und den 8A-8F zu. Das Strukturieren der untersten dielektrischen Schicht 142 der vorderseitigen Umverteilungsstruktur 140 durch eine Lithografie- und Plasmaätztechnik erlaubt es, die Öffnungen 148 mit einer schmaleren Breite auszubilden. Wir wenden uns nun den 9A-9G zu. Die Verwendung einer Hartmaske wie zum Beispiel der Maskenschicht 158 während der Strukturierung kann es erlauben, die Ätzselektivität zwischen der dielektrischen Schicht 142 und dem Photoresist 146 zu erhöhen, wodurch die Breite noch weiter verringert werden kann. Seitenwände der Öffnungen 148 können auch ein steileres Profil haben. Darum kann die kritische Abmessung der gebildeten Durchkontaktierungen verringert werden, wodurch ein feinerer Mittenabstand zwischen Durchkontaktierungen der vorderseitigen Umverteilungsstruktur 140 realisiert werden kann. Und schließlich kann die Struktur des Photoresists 146 einfacher nachgearbeitet werden als im Fall einer Struktur, die direkt in der dielektrischen Schicht 142 ausgebildet ist (zum Beispiel durch Belichten und Entwickeln).
  • In einer Ausführungsform enthält ein Verfahren Folgendes: Ausbilden einer ersten dielektrischen Schicht über einem Die, wobei die erste dielektrische Schicht ein lichtempfindliches Material enthält; Aushärten der ersten dielektrischen Schicht, um die Lichtempfindlichkeit der ersten dielektrischen Schicht zu reduzieren; Strukturieren der ersten dielektrischen Schicht durch Ätzen, um eine erste Öffnung zu bilden; Ausbilden einer ersten Metallisierungsstruktur in der ersten Öffnung der ersten dielektrischen Schicht; Ausbilden einer zweiten dielektrischen Schicht über der ersten Metallisierungsstruktur und der ersten dielektrischen Schicht, wobei die zweite dielektrische Schicht das lichtempfindliche Material enthält; Strukturieren der zweiten dielektrischen Schicht durch Belichten und Entwickeln, um eine zweite Öffnung zu bilden; und Ausbilden einer zweiten Metallisierungsstruktur in der zweiten Öffnung der zweiten dielektrischen Schicht, wobei die zweite Metallisierungsstruktur elektrisch mit der ersten Metallisierungsstruktur verbunden ist.
  • In einigen Ausführungsformen enthält das Verfahren des Weiteren Folgendes: Verkapseln des Dies und einer Durchkontaktierung mit einer Vergussmasse; und Planarisieren der Vergussmasse dergestalt, dass Oberseiten des Dies, der Durchkontaktierung und der Vergussmasse bündig sind, wobei die erste dielektrische Schicht auf den Oberseiten des Dies, der Durchkontaktierung und der Vergussmasse gebildet wird. In einigen Ausführungsformen des Verfahrens enthält das Strukturieren der ersten dielektrischen Schicht Folgendes: Ausbilden eines ersten Photoresists, der die erste dielektrische Schicht berührt; Strukturieren des ersten Photoresists mit einer ersten Struktur; und Transferieren der ersten Struktur des ersten Photoresists zu der ersten dielektrischen Schicht mit einem ersten Ätzprozess. In einigen Ausführungsformen des Verfahrens enthält das Strukturieren der ersten dielektrischen Schicht Folgendes: Ätzen der ersten dielektrischen Schicht mit einem Plasmaätzprozess, wobei der Plasmaätzprozess mit Vorläufern ausgeführt wird, die O2, und CF4 in einem Verhältnis von etwa 6:1 bis etwa 8:1 enthalten. In einigen Ausführungsformen des Verfahrens enthält das Strukturieren der ersten dielektrischen Schicht Folgendes: Ausbilden einer ersten Metallschicht, welche die erste dielektrische Schicht berührt; Ausbilden eines ersten Photoresists, der die erste Metallschicht berührt; Strukturieren des ersten Photoresists mit einer ersten Struktur; Transferieren der ersten Struktur des ersten Photoresists zu der ersten Metallschicht mit einem ersten Ätzprozess; und Transferieren der ersten Struktur von der ersten Metallschicht zu der ersten dielektrischen Schicht mit einem zweiten Ätzprozess. In einigen Ausführungsformen des Verfahrens enthält das Strukturieren der ersten dielektrischen Schicht Folgendes: Ätzen der ersten dielektrischen Schicht mit einem Plasmaätzprozess, wobei der Plasmaätzprozess mit Vorläufern ausgeführt wird, die Fluorid und Sauerstoff in einem Verhältnis von etwa 20:1 bis etwa 1:20 enthalten.
  • In einer Ausführungsform enthält ein Verfahren Folgendes: Ausbilden einer ersten lichtempfindlichen dielektrischen Schicht über einem Die; Reduzieren der Lichtempfindlichkeit der ersten lichtempfindlichen dielektrischen Schicht, um eine erste Passivierungsschicht zu bilden; Ausbilden eines ersten Photoresists, der die erste Passivierungsschicht berührt; Strukturieren des ersten Photoresists mit einer ersten Struktur; Ätzen einer ersten Öffnung in der ersten Passivierungsschicht unter Verwendung der ersten Struktur des ersten Photoresists als eine Ätzmaske; Abscheiden einer ersten Keimschicht in der ersten Öffnung und entlang einer Oberseite der ersten Passivierungsschicht; und Plattieren eines ersten leitfähigen Materials von der ersten Keimschicht aus, um eine erste Metallisierungsstruktur zu bilden.
  • In einigen Ausführungsformen des Verfahrens enthält das Ätzen der ersten Öffnung in der ersten Passivierungsschicht Folgendes: Ätzen der ersten Passivierungsschicht mit einem Plasmaätzprozess. In einigen Ausführungsformen des Verfahrens wird der Plasmaätzprozess mit Vorläufern ausgeführt, die O2 und CF4 in einem Verhältnis von etwa 6:1 bis etwa 8:1 enthalten. In einigen Ausführungsformen enthält das Verfahren des Weiteren Folgendes: Verkapseln des Dies und einer Durchkontaktierung mit einer Vergussmasse; Planarisieren der Vergussmasse dergestalt, dass Oberseiten des Dies, der Durchkontaktierung und der Vergussmasse bündig sind; und Bilden der ersten lichtempfindlichen dielektrischen Schicht über dem Die, der Durchkontaktierung und der Vergussmasse. In einigen Ausführungsformen des Verfahrens legt die erste Öffnung in der ersten Passivierungsschicht die Durchkontaktierung frei. In einigen Ausführungsformen des Verfahrens legt die erste Öffnung in der ersten Passivierungsschicht einen Verbinder des Dies frei. In einigen Ausführungsformen enthält das Verfahren des Weiteren Folgendes: Ausbilden einer zweiten lichtempfindlichen dielektrischen Schicht über der ersten Metallisierungsstruktur und der ersten Passivierungsschicht; Strukturieren einer zweiten Öffnung in der zweiten lichtempfindlichen dielektrischen Schicht durch Belichten der zweiten lichtempfindlichen dielektrischen Schicht, wobei die zweite Öffnung die erste Metallisierungsstruktur freilegt; Abscheiden einer zweiten Keimschicht in der zweiten Öffnung, entlang einer Oberseite der zweiten lichtempfindlichen dielektrischen Schicht, und entlang einer Oberseite der ersten Metallisierungsstruktur; und Plattieren eines zweiten leitfähigen Materials von der zweiten Keimschicht aus, um eine zweite Metallisierungsstruktur zu bilden.
  • In einer Ausführungsform enthält ein Verfahren Folgendes: Ausbilden einer ersten lichtempfindlichen dielektrischen Schicht über einem Die; Reduzieren der Lichtempfindlichkeit der ersten lichtempfindlichen dielektrischen Schicht, um eine erste Passivierungsschicht zu bilden; Ausbilden einer ersten Metallschicht, welche die erste Passivierungsschicht berührt; Ausbilden eines ersten Photoresists, der die erste Metallschicht berührt; Strukturieren des ersten Photoresists mit einer ersten Struktur; Transferieren der ersten Struktur des ersten Photoresists zu der ersten Metallschicht mit einem ersten Ätzprozess; Ätzen einer ersten Öffnung in der ersten Passivierungsschicht unter Verwendung der ersten Struktur der ersten Metallschicht als eine Ätzmaske; Abscheiden einer ersten Keimschicht in der ersten Öffnung und entlang einer Oberseite der ersten Passivierungsschicht; und Plattieren eines ersten leitfähigen Materials von der ersten Keimschicht aus, um eine erste Metallisierungsstruktur zu bilden.
  • In einigen Ausführungsformen des Verfahrens enthält das Ätzen der ersten Öffnung in der ersten Passivierungsschicht Folgendes: Ätzen der ersten Passivierungsschicht mit einem Plasmaätzprozess. In einigen Ausführungsformen des Verfahrens wird der Plasmaätzprozess mit Vorläufern ausgeführt, die Fluorid und Sauerstoff in einem Verhältnis von etwa 20:1 bis etwa 1:20 enthalten. In einigen Ausführungsformen enthält das Verfahren des Weiteren Folgendes: Verkapseln des Dies und einer Durchkontaktierung mit einer Vergussmasse; Planarisieren der Vergussmasse dergestalt, dass Oberseiten des Dies, der Durchkontaktierung und der Vergussmasse bündig sind; und Bilden der ersten lichtempfindlichen dielektrischen Schicht über dem Die, der Durchkontaktierung und der Vergussmasse. In einigen Ausführungsformen des Verfahrens legt die erste Öffnung in der ersten Passivierungsschicht die Durchkontaktierung. In einigen Ausführungsformen des Verfahrens legt die erste Öffnung in der ersten Passivierungsschicht einen Verbinder des Dies frei. In einigen Ausführungsformen enthält das Verfahren des Weiteren Folgendes: Ausbilden einer zweiten lichtempfindlichen dielektrischen Schicht über der ersten Metallisierungsstruktur und der ersten Passivierungsschicht; Strukturieren einer zweiten Öffnung in der zweiten lichtempfindlichen dielektrischen Schicht durch Belichten der zweiten lichtempfindlichen dielektrischen Schicht, wobei die zweite Öffnung die erste Metallisierungsstruktur freilegt; Abscheiden einer zweiten Keimschicht in der zweiten Öffnung, entlang einer Oberseite der zweiten lichtempfindlichen dielektrischen Schicht, und entlang einer Oberseite der ersten Metallisierungsstruktur; und Plattieren eines zweiten leitfähigen Materials von der zweiten Keimschicht aus, um eine zweite Metallisierungsstruktur zu bilden.

Claims (18)

  1. Verfahren, das Folgendes umfasst: Ausbilden einer ersten dielektrischen Schicht (142) über einem Die (114), wobei die erste dielektrische Schicht (142) ein lichtempfindliches Material umfasst; Aushärten der ersten dielektrischen Schicht (142), um die Lichtempfindlichkeit der ersten dielektrischen Schicht (142) zu reduzieren; Strukturieren der ersten dielektrischen Schicht (142) durch Ätzen, um eine erste Öffnung (148) zu bilden; Ausbilden einer ersten Metallisierungsstruktur (144) in der ersten Öffnung (148) der ersten dielektrischen Schicht (142); Ausbilden einer zweiten dielektrischen Schicht (160) über der ersten Metallisierungsstruktur (144) und der ersten dielektrischen Schicht (142), wobei die zweite dielektrische Schicht (160) das lichtempfindliche Material umfasst; Strukturieren der zweiten dielektrischen Schicht (160) durch Belichten und Entwickeln, um eine zweite Öffnung (164) zu bilden; und Ausbilden einer zweiten Metallisierungsstruktur (162) in der zweiten Öffnung (164) der zweiten dielektrischen Schicht (160), wobei die zweite Metallisierungsstruktur (162) elektrisch mit der ersten Metallisierungsstruktur (144) verbunden ist.
  2. Verfahren nach Anspruch 1, das des Weiteren Folgendes umfasst: Verkapseln des Dies (114) und einer Durchkontaktierung (112) mit einer Vergussmasse (130); und Planarisieren der Vergussmasse (130) dergestalt, dass Oberseiten des Dies (114), der Durchkontaktierung (112) und der Vergussmasse (130) bündig sind, wobei die erste dielektrische Schicht (142) auf den Oberseiten des Dies (114), der Durchkontaktierung (112) und der Vergussmasse (130) gebildet wird.
  3. Verfahren nach Anspruch 1, wobei das Strukturieren der ersten dielektrischen Schicht (142) Folgendes umfasst: Ausbilden eines ersten Photoresists (146), der die erste dielektrische Schicht (142) berührt; Strukturieren des ersten Photoresists (146) mit einer ersten Struktur; und Transferieren der ersten Struktur des ersten Photoresists (146) zu der ersten dielektrischen Schicht (142) mit einem ersten Ätzprozess.
  4. Verfahren nach Anspruch 3, wobei das Strukturieren der ersten dielektrischen Schicht (142) Folgendes umfasst: Ätzen der ersten dielektrischen Schicht (142) mit einem Plasmaätzprozess, wobei der Plasmaätzprozess mit Vorläufern ausgeführt wird, die O2 und CF4 in einem Verhältnis von etwa 6:1 bis etwa 8:1 enthalten.
  5. Verfahren nach einem der vorangegangenen Ansprüche, wobei das Strukturieren der ersten dielektrischen Schicht (142) Folgendes umfasst: Ausbilden einer ersten Metallschicht (158), welche die erste dielektrische Schicht (142) berührt; Ausbilden eines ersten Photoresists (146), der die erste Metallschicht (158) berührt; Strukturieren des ersten Photoresists (146) mit einer ersten Struktur; Transferieren der ersten Struktur des ersten Photoresists (146) zu der ersten Metallschicht (158) mit einem ersten Ätzprozess; und Transferieren der ersten Struktur von der ersten Metallschicht (158) zu der ersten dielektrischen Schicht (142) mit einem zweiten Ätzprozess.
  6. Verfahren nach Anspruch 5, wobei das Strukturieren der ersten dielektrischen Schicht (142) Folgendes umfasst: Ätzen der ersten dielektrischen Schicht (142) mit einem Plasmaätzprozess, wobei der Plasmaätzprozess mit Vorläufern ausgeführt wird, die Fluorid und Sauerstoff in einem Verhältnis von etwa 20:1 bis etwa 1:20 enthalten.
  7. Verfahren, das Folgendes umfasst: Ausbilden einer ersten lichtempfindlichen dielektrischen Schicht (142) über einem Die (114); Reduzieren der Lichtempfindlichkeit der ersten lichtempfindlichen dielektrischen Schicht (142), um eine erste Passivierungsschicht (142) zu bilden; Ausbilden eines ersten Photoresists (146), der die erste Passivierungsschicht (142) berührt; Strukturieren des ersten Photoresists (146) mit einer ersten Struktur; Ätzen einer ersten Öffnung (148) in der ersten Passivierungsschicht (142) unter Verwendung der ersten Struktur des ersten Photoresists (146) als eine Ätzmaske; Abscheiden einer ersten Keimschicht (150) in der ersten Öffnung (148) und entlang einer Oberseite der ersten Passivierungsschicht (142); Plattieren eines ersten leitfähigen Materials (156) von der ersten Keimschicht (150) aus, um eine erste Metallisierungsstruktur (144) zu bilden; Ausbilden einer zweiten lichtempfindlichen dielektrischen Schicht (160) über der ersten Metallisierungsstruktur (144) und der ersten Passivierungsschicht (142); Strukturieren einer zweiten Öffnung (164) in der zweiten lichtempfindlichen dielektrischen Schicht (160) durch Belichten der zweiten lichtempfindlichen dielektrischen Schicht (160), wobei die zweite Öffnung (164) die erste Metallisierungsstruktur (144) freilegt; Abscheiden einer zweiten Keimschicht (166) in der zweiten Öffnung (164), entlang einer Oberseite der zweiten lichtempfindlichen dielektrischen Schicht (160), und entlang einer Oberseite der ersten Metallisierungsstruktur (144); und Plattieren eines zweiten leitfähigen Materials (172) von der zweiten Keimschicht (166) aus, um eine zweite Metallisierungsstruktur (162) zu bilden.
  8. Verfahren nach Anspruch 7, wobei das Ätzen der ersten Öffnung (148) in der ersten Passivierungsschicht (142) Folgendes umfasst: Ätzen der ersten Passivierungsschicht (142) mit einem Plasmaätzprozess.
  9. Verfahren nach Anspruch 8, wobei der Plasmaätzprozess mit Vorläufern ausgeführt wird, die O2 und CF4 in einem Verhältnis von etwa 6:1 bis etwa 8:1 enthalten.
  10. Verfahren nach einem der vorangegangenen Ansprüche 7 bis 9, das des Weiteren Folgendes umfasst: Verkapseln des Dies (114) und einer Durchkontaktierung (112) mit einer Vergussmasse (130); Planarisieren der Vergussmasse (130) dergestalt, dass Oberseiten des Dies (114), der Durchkontaktierung (112) und der Vergussmasse (130) bündig sind; und Bilden der ersten lichtempfindlichen dielektrischen Schicht (142) über dem Die (114), der Durchkontaktierung (112) und der Vergussmasse (130).
  11. Verfahren nach Anspruch 10, wobei die erste Öffnung (148) in der ersten Passivierungsschicht (142) die Durchkontaktierung (112) freilegt.
  12. Verfahren nach Anspruch 10, wobei die erste Öffnung (148) in der ersten Passivierungsschicht (142) einen Verbinder (126) des Dies (114) freilegt.
  13. Verfahren, das Folgendes umfasst: Ausbilden einer ersten lichtempfindlichen dielektrischen Schicht (142) über einem Die (114); Reduzieren der Lichtempfindlichkeit der ersten lichtempfindlichen dielektrischen Schicht (142), um eine erste Passivierungsschicht (142) zu bilden; Ausbilden einer ersten Metallschicht (158), welche die erste Passivierungsschicht (142) berührt; Ausbilden eines ersten Photoresists (146), der die erste Metallschicht (158) berührt; Strukturieren des ersten Photoresists (146) mit einer ersten Struktur; Transferieren der ersten Struktur des ersten Photoresists (146) zu der ersten Metallschicht (158) mit einem ersten Ätzprozess; Ätzen einer ersten Öffnung (148) in der ersten Passivierungsschicht (142) unter Verwendung der ersten Struktur der ersten Metallschicht (158) als eine Ätzmaske; Abscheiden einer ersten Keimschicht (150) in der ersten Öffnung (148) und entlang einer Oberseite der ersten Passivierungsschicht (142); Plattieren eines ersten leitfähigen Materials (156) von der ersten Keimschicht (150) aus, um eine erste Metallisierungsstruktur (144) zu bilden; Ausbilden einer zweiten lichtempfindlichen dielektrischen Schicht (160) über der ersten Metallisierungsstruktur (144) und der ersten Passivierungsschicht (142); Strukturieren einer zweiten Öffnung (164) in der zweiten lichtempfindlichen dielektrischen Schicht (160) durch Belichten der zweiten lichtempfindlichen dielektrischen Schicht (160), wobei die zweite Öffnung (164) die erste Metallisierungsstruktur (144) freilegt; Abscheiden einer zweiten Keimschicht (166) in der zweiten Öffnung (164entlang einer Oberseite der zweiten lichtempfindlichen dielektrischen Schicht (160), und entlang einer Oberseite der ersten Metallisierungsstruktur (144); und Plattieren eines zweiten leitfähigen Materials (172) von der zweiten Keimschicht (166) aus, um eine zweite Metallisierungsstruktur (162) zu bilden.
  14. Verfahren nach Anspruch 13, wobei das Ätzen der ersten Öffnung (148) in der ersten Passivierungsschicht (142) Folgendes umfasst: Ätzen der ersten Passivierungsschicht (142) mit einem Plasmaätzprozess.
  15. Verfahren nach Anspruch 14, wobei der Plasmaätzprozess mit Vorläufern ausgeführt wird, die Fluorid und Sauerstoff in einem Verhältnis von etwa 20:1 bis etwa 1:20 enthalten.
  16. Verfahren nach einem der Ansprüche 13 bis 15, das des Weiteren Folgendes umfasst: Verkapseln des Dies (114) und einer Durchkontaktierung (112) mit einer Vergussmasse (130); Planarisieren der Vergussmasse (130) dergestalt, dass Oberseiten des Dies (114), der Durchkontaktierung (112) und der Vergussmasse (130) bündig sind; und Bilden der ersten lichtempfindlichen dielektrischen Schicht (142) über dem Die (114), der Durchkontaktierung (112) und der Vergussmasse (130).
  17. Verfahren nach Anspruch 16, wobei die erste Öffnung (148) in der ersten Passivierungsschicht (142) die Durchkontaktierung (112) freilegt.
  18. Verfahren nach Anspruch 16, wobei die erste Öffnung (148) in der ersten Passivierungsschicht (142) einen Verbinder (126) des Dies (114) freilegt.
DE102018121879.6A 2018-08-01 2018-09-07 Verfahren zur Herstellung eines Halbleiter-Package Active DE102018121879B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/052,334 US10515848B1 (en) 2018-08-01 2018-08-01 Semiconductor package and method
US16/052,334 2018-08-01

Publications (2)

Publication Number Publication Date
DE102018121879A1 DE102018121879A1 (de) 2020-02-06
DE102018121879B4 true DE102018121879B4 (de) 2020-12-03

Family

ID=68979709

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018121879.6A Active DE102018121879B4 (de) 2018-08-01 2018-09-07 Verfahren zur Herstellung eines Halbleiter-Package

Country Status (5)

Country Link
US (3) US10515848B1 (de)
KR (1) KR102135706B1 (de)
CN (1) CN110797270B (de)
DE (1) DE102018121879B4 (de)
TW (1) TWI727220B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10515848B1 (en) * 2018-08-01 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US11264359B2 (en) * 2020-04-27 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Chip bonded to a redistribution structure with curved conductive lines
DE102020131125A1 (de) * 2020-04-29 2021-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterpaket und Verfahren zum Herstellen desselben
US11948930B2 (en) 2020-04-29 2024-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of manufacturing the same
WO2022244095A1 (ja) * 2021-05-18 2022-11-24 キヤノンアネルバ株式会社 積層体及び積層体の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050133920A1 (en) * 2003-12-23 2005-06-23 Huey-Chiang Liou Method and materials for self-aligned dual damascene interconnect structure
US20150259194A1 (en) * 2014-03-13 2015-09-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Microelectromechanical Systems (MEMS) Package
DE102016115788A1 (de) * 2015-10-20 2017-04-20 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleitervorrichtung und Verfahren
US20180026023A1 (en) * 2008-12-12 2018-01-25 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method of Forming a Vertical Interconnect Structure for 3-D FO-WLCSP

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5817579A (en) * 1997-04-09 1998-10-06 Vanguard International Semiconductor Corporation Two step plasma etch method for forming self aligned contact
TW546771B (en) * 2002-05-13 2003-08-11 Nanya Technology Corp Manufacturing method of dual damascene structure
US7238602B2 (en) * 2004-10-26 2007-07-03 Advanced Chip Engineering Technology Inc. Chip-size package structure and method of the same
DE102004052611A1 (de) 2004-10-29 2006-05-04 Infineon Technologies Ag Verfahren zur Herstellung einer mit einem Füllmaterial mindestens teilweise gefüllten Öffnung, Verfahren zur Herstellung einer Speicherzelle und Speicherzelle
US7192878B2 (en) * 2005-05-09 2007-03-20 United Microelectronics Corp. Method for removing post-etch residue from wafer surface
US8072059B2 (en) 2006-04-19 2011-12-06 Stats Chippac, Ltd. Semiconductor device and method of forming UBM fixed relative to interconnect structure for alignment of semiconductor die
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US8222154B2 (en) * 2009-02-10 2012-07-17 International Business Machines Corporation Fin and finFET formation by angled ion implantation
US20110089531A1 (en) * 2009-10-16 2011-04-21 Teledyne Scientific & Imaging, Llc Interposer Based Monolithic Microwave Integrate Circuit (iMMIC)
US8637395B2 (en) * 2009-11-16 2014-01-28 International Business Machines Corporation Methods for photo-patternable low-k (PPLK) integration with curing after pattern transfer
US20110198762A1 (en) 2010-02-16 2011-08-18 Deca Technologies Inc. Panelized packaging with transferred dielectric
CN102859691B (zh) 2010-04-07 2015-06-10 株式会社岛津制作所 放射线检测器及其制造方法
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9754928B2 (en) * 2014-07-17 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. SMD, IPD, and/or wire mount in a package
US10177115B2 (en) * 2014-09-05 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming
US11018025B2 (en) * 2015-07-31 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution lines having stacking vias
US20170338204A1 (en) * 2016-05-17 2017-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Device and Method for UBM/RDL Routing
US10276548B2 (en) * 2016-09-14 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages having dummy connectors and methods of forming same
US10515848B1 (en) * 2018-08-01 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050133920A1 (en) * 2003-12-23 2005-06-23 Huey-Chiang Liou Method and materials for self-aligned dual damascene interconnect structure
US20180026023A1 (en) * 2008-12-12 2018-01-25 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method of Forming a Vertical Interconnect Structure for 3-D FO-WLCSP
US20150259194A1 (en) * 2014-03-13 2015-09-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Microelectromechanical Systems (MEMS) Package
DE102016115788A1 (de) * 2015-10-20 2017-04-20 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleitervorrichtung und Verfahren

Also Published As

Publication number Publication date
KR102135706B1 (ko) 2020-07-21
TWI727220B (zh) 2021-05-11
US11404308B2 (en) 2022-08-02
US10840129B2 (en) 2020-11-17
US10515848B1 (en) 2019-12-24
DE102018121879A1 (de) 2020-02-06
CN110797270B (zh) 2021-07-23
TW202008481A (zh) 2020-02-16
US20200126850A1 (en) 2020-04-23
CN110797270A (zh) 2020-02-14
KR20200014672A (ko) 2020-02-11
US20210082745A1 (en) 2021-03-18

Similar Documents

Publication Publication Date Title
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102017117810B4 (de) Halbleiterpackage, sowie vorrichtung mit umverteilungsschichten und verfahrenzu dessen herstellung
DE102018121879B4 (de) Verfahren zur Herstellung eines Halbleiter-Package
DE102015105855B4 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102020104147B4 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102018130035B4 (de) Package und verfahren
DE102019117762A1 (de) Integriertes schaltungspackage und verfahren
DE102019118492A1 (de) Eingebettete spannungsreglerstruktur undverfahren zum bilden derselben
DE102021102227A1 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102017123326B4 (de) Halbleiter-Packages und Verfahren zu deren Herstellung
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102021114921A1 (de) Package und Verfahren zum Fertigen desselben
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102020131125A1 (de) Halbleiterpaket und Verfahren zum Herstellen desselben
DE102018127314B4 (de) Integriertes Schaltkreis-Package und Verfahren
DE102020108481A1 (de) Halbleiter-Die-Package und Herstellungsverfahren
DE102020107216A1 (de) Doppelseitiges Routing in 3D-SIP-Struktur
DE102017102534B4 (de) Umverteilungsschichten in Halbleiter-Packages und Verfahren zu deren Herstellung
DE102021108156A1 (de) Halbleiter-package und verfahren zur bildung derselben
DE102018105052B4 (de) Halbleiter-Package und Verfahren
DE102021115388A1 (de) Chiplet-interposer
DE102018108924A1 (de) Halbleiter-Package und Verfahren
DE102018119298B4 (de) Halbleiter-Packages

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021768000

Ipc: H01L0021600000

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final