DE102017117810A1 - Umverteilungsschichten in halbleiter-packages und verfahren zu deren herstellung - Google Patents

Umverteilungsschichten in halbleiter-packages und verfahren zu deren herstellung Download PDF

Info

Publication number
DE102017117810A1
DE102017117810A1 DE102017117810.4A DE102017117810A DE102017117810A1 DE 102017117810 A1 DE102017117810 A1 DE 102017117810A1 DE 102017117810 A DE102017117810 A DE 102017117810A DE 102017117810 A1 DE102017117810 A1 DE 102017117810A1
Authority
DE
Germany
Prior art keywords
segment
integrated circuit
circuit die
conductive
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102017117810.4A
Other languages
English (en)
Other versions
DE102017117810B4 (de
Inventor
Cheng-Hsien Hsieh
Li-Han Hsu
Wei-Cheng Wu
Hsien-Wei Chen
Der-Chyang Yeh
Chi-Hsi Wu
Chen-Hua Yu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102017117810A1 publication Critical patent/DE102017117810A1/de
Application granted granted Critical
Publication of DE102017117810B4 publication Critical patent/DE102017117810B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein Package umfasst bei einer Ausführungsform einen ersten integrierten Schaltkreis-Die; ein Verkapselungsmaterial um den ersten integrierten Schaltkreis-Die; und eine leitfähige Verbindung, die eine erste leitfähige Durchkontaktierung mit einer zweiten leitfähigen Durchkontaktierung elektrisch verbindet. Die leitfähige Verbindung weist ein erstes Segment über dem ersten integrierten Schaltkreis-Die, das eine erste Längsabmessung hat, die in einer ersten Richtung verläuft, und ein zweites Segment auf, das eine zweite Längsabmessung hat, die in einer zweiten Richtung verläuft, die von der ersten Richtung verschieden ist. Das zweite Segment verläuft über eine Grenze zwischen dem ersten integrierten Schaltkreis-Die und dem Verkapselungsmaterial.

Description

  • Hintergrund der Erfindung
  • Die Halbleiter-Branche hat ein rasches Wachstum auf Grund von ständigen Verbesserungen bei der Integrationsdichte verschiedener elektronischer Komponenten (z. B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) erfahren. Größtenteils ist die Verbesserung der Integrationsdichte auf wiederholte Reduzierungen der kleinsten Strukturbreite zurückzuführen, wodurch mehr Komponenten auf einer gegebenen Fläche integriert werden können. Da die Forderung nach einer Verkleinerung von elektronischen Bauelementen stärker geworden ist, ist ein Bedarf an kreativeren Verkappungsverfahren für Halbleiter-Dies entstanden. Ein Beispiel für solche Verkappungssysteme ist die Package-auf-Package(PoP)-Technologie. Bei einem PoP-Bauelement wird ein oberes Halbleiter-Package auf ein unteres Halbleiter-Package gestapelt, um einen hohen Integrationsgrad und eine hohe Komponentendichte zu erzielen. Die PoP-Technologie ermöglicht im Allgemeinen die Herstellung von Halbleiter-Bauelementen mit verbesserten Funktionalitäten und kleinen Anschlussflächen auf einer Leiterplatte (PCB).
  • Kurze Beschreibung der Zeichnungen
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
  • Die 1 bis 15 zeigen Schnittansichten von Zwischenstufen bei einem Prozess zur Herstellung einer ersten Package-Struktur gemäß einigen Ausführungsformen.
  • Die 16 bis 17 zeigen Draufsichten der Führung einer leitfähigen Schicht gemäß einigen Ausführungsformen.
  • Die 18 bis 23 zeigen Schnittansichten von Zwischenstufen bei einem Prozess zur weiteren Herstellung des ersten Package und zum Befestigen weiterer Package-Strukturen an dem ersten Package gemäß einigen Ausführungsformen.
  • Die nachstehende Beschreibung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereit. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt ausgebildet werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so ausgebildet werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich”, „unter”, „untere(r)”/„unteres”, „darüber befindlich”, „obere(r)”/„oberes” und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen des in Gebrauch oder in Betrieb befindlichen Bauelements umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.
  • Ausführungsformen, die hier erörtert werden, können in einem speziellen Zusammenhang erörtert werden, und zwar in Zusammenhang mit einer Package-Struktur mit einem RDL-Führungsentwurf (RDL: Umverteilungsschicht), der eine höhere Zuverlässigkeitsrobustheit an einer Halbleiter-Verkapselungsmaterial-Grenze [z. B. einer Silizium-Formmasse(Si/MC)-Grenze] ermöglicht. Die Package-Strukturen können ein Fan-out-Package oder Fan-in-Package umfassen und können eine oder mehrere RDLs aufweisen. Zum Beispiel führt eine Erwärmung eines Package in Wafer-Form von Raumtemperatur auf 220°C zu hohen Biegespannungen auf der RDL an der Halbleiter-Verkapselungsmaterial-Grenze, da sich auf Grund einer Fehlanpassung des Wärmeausdehnungskoeffizienten (coefficient of thermal expansion; CTE) die Krümmung ändert. Der Halbleiter kann ein Die oder Chip sein. Die Spannung beim Übergang über eine solche Grenze kann zu Rissen in der RDL führen. Daher kann bei einigen Ausführungsformen der RDL-Führungsentwurf entsprechend dieser CTE-Fehlanpassung konfiguriert werden und kann für eine Verbesserung der Zuverlässigkeitsrobustheit und eine Verringerung von Herstellungsfehlern verwendet werden.
  • Darüber hinaus können die Grundsätze der vorliegenden Erfindung für eine Package-Struktur gelten, die eine oder mehrere leitfähige Schichten umfasst, die verschiedene Materialien durchqueren, die unterschiedliche CTEs haben. Weitere Ausführungsformen sehen weitere Anwendungsmöglichkeiten vor, wie etwa andere Package-Typen oder andere Konfigurationen, die ein Durchschnittsfachmann beim Lesen der vorliegenden Erfindung problemlos erkennen dürfte. Es ist zu beachten, dass Ausführungsformen, die hier erörtert werden, nicht unbedingt jede Komponente oder jedes Element erläutern, die/das in einer Struktur vorhanden sein kann. Zum Beispiel können Mehrfachdarstellungen einer Komponente in einer Figur weggelassen werden, zum Beispiel wenn die Erörterung nur einer Komponente ausreicht, um Aspekte der Ausführungsform zu vermitteln. Weiterhin können Verfahrens-Ausführungsformen, die hier erörtert werden, als Ausführungsformen erörtert werden, die in einer speziellen Reihenfolge ausgeführt werden, aber andere Verfahrens-Ausführungsformen können in jeder logischen Reihenfolge ausgeführt werden.
  • Die 1 bis 15 zeigen Schnittansichten von Zwischenstufen bei einem Prozess zur Herstellung einer ersten Package-Struktur gemäß einigen Ausführungsformen. 1 zeigt ein Trägersubstrat 100 und eine Ablöseschicht 102, die auf dem Trägersubstrat 100 hergestellt ist. Weiterhin sind ein erster Package-Bereich 600 und ein zweiter Package-Bereich 602 für die Herstellung eines ersten Package bzw. eines zweiten Package dargestellt.
  • Das Trägersubstrat 100 kann ein Glas-Trägersubstrat, ein Keramik-Trägersubstrat oder dergleichen sein. Das Trägersubstrat 100 kann ein Wafer sein, sodass mehrere Packages gleichzeitig auf dem Trägersubstrat 100 hergestellt werden können. Die Ablöseschicht 102 kann aus einem Material auf Polymerbasis bestehen, das entlang dem Trägersubstrat 100 von den darüber befindlichen Strukturen entfernt werden kann, die in nachfolgenden Schritten hergestellt werden. Bei einigen Ausführungsformen ist die Ablöseschicht 102 ein sich durch Wärme ablösendes Material auf Epoxidbasis, das bei Erwärmung sein Haftvermögen verliert, wie etwa eine LTHC-Ablösebeschichtung (LTHC: light-to-heat conversion; Licht-Wärme-Umwandlung). Bei anderen Ausführungsformen kann die Ablöseschicht 102 ein Ultraviolett(UV)-Klebstoff sein, der sein Haftvermögen bei Bestrahlung mit UV-Licht verliert. Die Ablöseschicht 102 kann als eine Flüssigkeit verteilt werden und gehärtet werden, oder sie kann eine Laminatschicht, die auf das Trägersubstrat 100 geschichtet ist, oder dergleichen sein. Die Oberseite der Ablöseschicht 102 kann nivelliert sein und kann einen hohen Koplanaritätsgrad haben.
  • In 2 werden eine dielektrische Schicht 104 und eine Metallisierungsstruktur 106 hergestellt. Wie in 2 gezeigt ist, wird eine dielektrische Schicht 104 auf der Ablöseschicht 102 hergestellt. Die Unterseite der dielektrischen Schicht 104 kann in Kontakt mit der Oberseite der Ablöseschicht 102 sein. Bei einigen Ausführungsformen besteht die dielektrische Schicht 104 aus einem Polymer, wie etwa Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen. Bei anderen Ausführungsformen besteht die dielektrische Schicht 104 aus einem Nitrid, wie etwa Siliziumnitrid, einem Oxid, wie etwa Siliziumoxid, Phosphorsilicatglas (PSG), Borsilicatglas (BSG), Borphosphorsilicatglas (BPSG) oder dergleichen. Die dielektrische Schicht 104 kann mit einem geeigneten Abscheidungsverfahren hergestellt werden, wie etwa Schleuderbeschichtung, chemische Aufdampfung (CVD), Laminierung oder dergleichen, oder einer Kombination davon.
  • Auf der dielektrischen Schicht 104 wird eine Metallisierungsstruktur 106 hergestellt. Als ein Beispiel für die Herstellung der Metallisierungsstruktur 106 wird eine Seed-Schicht (nicht dargestellt) über der dielektrischen Schicht 104 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine einfache Schicht oder eine Verbundschicht sein kann, die eine Vielzahl von Teilschichten aufweist, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird ein Fotoresist auf der Seed-Schicht hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht der Metallisierungsstruktur 106. Durch die Strukturierung werden Öffnungen durch das Fotoresist hergestellt, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden das Fotoresist und die Teile der Seed-Schicht entfernt, auf denen das leitfähige Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablöse- oder Stripping-Verfahren entfernt werden, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen. Nachdem das Fotoresist entfernt worden ist, werden die freigelegten Teile der Seed-Schicht entfernt, wie etwa mit einem geeigneten Ätzverfahren, zum Beispiel Nass- oder Trockenätzung. Die verbleibenden Teile der Seed-Schicht und das leitfähige Material bilden die Metallisierungsstruktur 106.
  • In 3 wird eine dielektrische Schicht 108 auf der Metallisierungsstruktur 106 und der dielektrischen Schicht 104 hergestellt. Bei einigen Ausführungsformen besteht die dielektrische Schicht 108 aus einem Polymer, das ein lichtempfindliches Material, wie etwa PBO, Polyimid, BCB oder dergleichen, sein kann und unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei anderen Ausführungsformen besteht die dielektrische Schicht 108 aus einem Nitrid, wie etwa Siliziumnitrid, einem Oxid, wie etwa Siliziumoxid, PSG, BSG, BPSG oder dergleichen. Die dielektrische Schicht 108 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen, oder eine Kombination davon hergestellt werden. Die dielektrische Schicht 108 wird dann strukturiert, um Öffnungen herzustellen, um Teile der Metallisierungsstruktur 106 freizulegen. Die Strukturierung kann mit einem geeigneten Verfahren durchgeführt werden, wie etwa durch Belichten der dielektrischen Schicht 108, wenn die dielektrische Schicht 108 ein lichtempfindliches Material ist, oder durch Ätzen, zum Beispiel durch anisotropes Ätzen.
  • Die dielektrischen Schichten 104 und 108 und die Metallisierungsstruktur 106 können als rückseitige Umverteilungsstruktur 110 bezeichnet werden. Wie gezeigt ist, weist die rückseitige Umverteilungsstruktur 110 die zwei dielektrischen Schichten 104 und 108 und eine Metallisierungsstruktur 106 auf. Bei anderen Ausführungsformen kann die rückseitige Umverteilungsstruktur 110 jede Anzahl von dielektrischen Schichten, Metallisierungsstrukturen und Durchkontaktierungen aufweisen. Durch Wiederholen der Prozesse zur Herstellung der Metallisierungsstruktur 106 und der dielektrischen Schicht 108 können eine oder mehrere weitere Metallisierungsstrukturen und dielektrische Schichten in der rückseitigen Umverteilungsstruktur 110 hergestellt werden. Während der Herstellung einer Metallisierungsstruktur können Durchkontaktierungen dadurch hergestellt werden, dass die Seed-Schicht und das leitfähige Material der Metallisierungsstruktur in der Öffnung der darunter befindlichen dielektrischen Schicht abgeschieden werden. Die Durchkontaktierungen können daher die verschiedenen Metallisierungsstrukturen physisch und elektrisch verbinden.
  • Weiterhin werden in 3 Durchkontaktierungen 112 hergestellt. Als ein Beispiel für die Herstellung der Durchkontaktierungen 112 wird eine Seed-Schicht über der rückseitigen Umverteilungsstruktur 110, z. B. der dielektrischen Schicht 108 und den freigelegten Teilen der Metallisierungsstruktur 106, hergestellt, wie gezeigt ist. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine einfache Schicht oder eine Verbundschicht sein kann, die eine Vielzahl von Teilschichten aufweist, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird ein Fotoresist auf der Seed-Schicht hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht den Durchkontaktierungen. Durch die Strukturierung werden Öffnungen durch das Fotoresist hergestellt, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden das Fotoresist und die Teile der Seed-Schicht entfernt, auf denen das leitfähige Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablöse- oder Stripping-Verfahren entfernt werden, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen. Nachdem das Fotoresist entfernt worden ist, werden die freigelegten Teile der Seed-Schicht entfernt, wie etwa mit einem geeigneten Ätzverfahren, zum Beispiel Nass- oder Trockenätzung. Die verbleibenden Teile der Seed-Schicht und das leitfähige Material bilden die Metallisierungsstruktur 106.
  • In 4 werden integrierte Schaltkreis-Dies 114 mittels eines Klebstoffs 116 an die dielektrische Schicht 108 angeklebt. Wie in 4 gezeigt ist, werden zwei integrierte Schaltkreis-Dies 114 jeweils in den ersten Package-Bereich 600 und den zweiten Package-Bereich 602 geklebt, und bei anderen Ausführungsformen können mehr oder weniger integrierte Schaltkreis-Dies 114 in jeden Bereich geklebt werden. Zum Beispiel kann bei einer Ausführungsform nur ein integrierter Schaltkreis-Die 114 in jeden Bereich geklebt werden. Die integrierten Schaltkreis-Dies 114 können logische Dies (z. B. ein Zentrale-Verarbeitungseinheits-Die, ein Microcontroller-Die usw.), Speicher-Dies [z. B. ein Dynamischer-RAM(DRAM)-Die, ein Statischer-RAM(SRAM)-Die usw.], Power-Management-Dies [z. B. ein integrierter Power-Management-Schaltkreis(PMIC)-Die], Hochfrequenz-Dies, Sensor-Dies, Mikroelektromagnetisches-System(MEMS)-Dies, Signalverarbeitungs-Dies [z. B. ein Digitale-Signalverarbeitungs(DSP)-Die], Front-End-Dies [z. B. analoge Front-End(AFE)-Dies] oder dergleichen oder eine Kombination davon sein. Außerdem können bei einigen Ausführungsformen die integrierten Schaltkreis-Dies 114 unterschiedliche Größen (z. B. unterschiedliche Höhen und/oder Flächeninhalte) haben, und bei anderen Ausführungsformen können die integrierten Schaltkreis-Die 114 die gleiche Größe (z. B. die gleiche Höhe und/oder den gleichen Flächeninhalt) haben.
  • Bevor die integrierten Schaltkreis-Dies 114 an die dielektrische Schicht 108 angeklebt werden, können sie mit geeigneten Fertigungsverfahren bearbeitet werden, um integrierte Schaltkreise in den integrierten Schaltkreis-Dies 114 herzustellen. Zum Beispiel weisen die integrierten Schaltkreis-Dies 114 jeweils ein Halbleitersubstrat 118, wie etwa dotiertes oder undotiertes Silizium, oder eine aktive Schicht eines SOI-Substrats (SOI: Halbleiter auf Isolator) auf. Das Halbleitersubstrat kann Folgendes umfassen: ein anderes Halbleitermaterial, wie etwa Germanium; einen Verbindungshalbleiter, wie etwa Siliziumcarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, wie etwa SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon. Weitere Substrate, wie etwa Mehrschicht- oder Gradient-Substrate, können ebenfalls verwendet werden. Bauelemente, wie etwa Transistoren, Dioden, Kondensatoren, Widerstände usw., können in und/oder auf dem Halbleitersubstrat 118 hergestellt werden und können durch Verbindungsstrukturen 120, die zum Beispiel von Metallisierungsstrukturen in einer oder mehreren dielektrischen Schichten auf dem Halbleitersubstrat 118 gebildet werden, miteinander verbunden werden, um einen integrierten Schaltkreis herzustellen.
  • Die integrierten Schaltkreis-Dies 114 weisen weiterhin Pads 122, wie etwa Aluminium-Pads, auf, zu denen äußere Anschlüsse hergestellt werden. Die Pads 122 befinden sich auf Seiten, die als aktive Seiten der jeweiligen integrierten Schaltkreis-Dies 114 bezeichnet werden können. Auf den integrierten Schaltkreis-Dies 114 und auf Teilen der Pads 122 befinden sich Passivierungsschichten 124. Öffnungen verlaufen durch die Passivierungsschichten 124 zu den Pads 122. In den Öffnungen durch die Passivierungsschichten 124 sind Die-Verbinder 126, wie etwa leitfähige Säulen (die zum Beispiel ein Metall wie Kupfer aufweisen), angeordnet, die mechanisch und elektrisch mit den jeweiligen Pads 122 verbunden sind. Die Die-Verbinder 126 können zum Beispiel durch Plattierung oder dergleichen hergestellt werden. Die Die-Verbinder 126 verbinden die jeweiligen integrierten Schaltkreise der integrierten Schaltkreis-Dies 114 elektrisch.
  • Auf den aktiven Seiten der integrierten Schaltkreis-Dies 114, wie etwa auf den Passivierungsschichten 124 und den Die-Verbindern 126, ist ein dielektrisches Material 128 angeordnet. Das dielektrische Material 128 kapselt die Die-Verbinder 126 seitlich ein und endet seitlich mit den jeweiligen integrierten Schaltkreis-Dies 114. Das dielektrische Material 128 kann ein Polymer, wie etwa PBO, Polyimid, BCB oder dergleichen; ein Nitrid, wie etwa Siliziumnitrid oder dergleichen; ein Oxid, wie etwa Siliziumoxid; PSG, BSG, BPSG oder dergleichen; ein ähnliches Material oder eine Kombination davon sein und kann zum Beispiel durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen hergestellt werden.
  • Der Klebstoff 116 befindet sich auf den Rückseiten der integrierten Schaltkreis-Dies 114 und verklebt die integrierten Schaltkreis-Dies 114 mit der rückseitigen Umverteilungsstruktur 110, wie etwa der dielektrischen Schicht 108 in der Darstellung. Der Klebstoff 116 kann jeder geeignete Klebstoff, ein Epoxidharz, eine Die-Befestigungsschicht (die attach film; DAF) oder dergleichen sein. Der Klebstoff 116 kann auf eine Rückseite der integrierten Schaltkreis-Dies 114, wie etwa auf eine Rückseite des jeweiligen Halbleiterwafers, aufgebracht werden, oder er kann über der Oberfläche des Trägersubstrats 100 aufgebracht werden. Die integrierten Schaltkreis-Dies 114 können zum Beispiel durch Zersägen oder Zertrennen vereinzelt werden und können mittels des Klebstoffs 116 unter Verwendung zum Beispiel eines Pick-and-Place-Geräts an die dielektrische Schicht 108 angeklebt werden.
  • In 5 wird ein Verkapselungsmaterial 130 auf den verschiedenen Komponenten abgeschieden. Das Verkapselungsmaterial 130 kann eine Formmasse, ein Epoxidharz oder dergleichen sein und kann durch Formpressen, Transferpressen oder dergleichen aufgebracht werden. Nach dem Härten kann das Verkapselungsmaterial 130 einem Schleifprozess unterzogen werden, um die Durchkontaktierungen 112 und die Die-Verbinder 126 freizulegen. Die Oberseiten der Durchkontaktierungen 112, der Die-Verbinder 126 und des Verkapselungsmaterials 130 sind nach dem Schleifprozess koplanar. Bei einigen Ausführungsformen kann das Schleifen entfallen, zum Beispiel wenn die Durchkontaktierungen 112 und die Die-Verbinder 126 bereits freigelegt sind.
  • In den 6 bis 15 und 19 wird eine vorderseitige Umverteilungsstruktur 160 hergestellt. Wie in 19 dargestellt ist, weist die vorderseitige Umverteilungsstruktur 160 dielektrische Schichten 132, 140, 148 und 156 und Metallisierungsstrukturen 138, 146 und 154 auf.
  • In 6 wird die dielektrische Schicht 132 auf dem Verkapselungsmaterial 130, den Durchkontaktierungen 112 und den Die-Verbindern 126 abgeschieden. Bei einigen Ausführungsformen wird die dielektrische Schicht 132 aus einem Polymer hergestellt, das ein lichtempfindliches Material, wie etwa PBO, Polyimid, BCB oder dergleichen, sein kann, das unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei weiteren Ausführungsformen besteht die dielektrische Schicht 132 aus einem Nitrid, wie etwa Siliziumnitrid, einem Oxid, wie etwa Siliziumoxid, PSG, BSG, BPSG oder dergleichen. Die dielektrische Schicht 132 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden.
  • In 7 wird dann die dielektrische Schicht 132 strukturiert. Durch die Strukturierung entstehen Öffnungen, um Teile der Durchkontaktierungen 112 und der Die-Verbinder 126 freizulegen. Die Strukturierung kann mit einem geeigneten Verfahren durchgeführt werden, wie etwa durch Belichten der dielektrischen Schicht 132, wenn die dielektrische Schicht 132 ein lichtempfindliches Material ist, oder durch Ätzung, zum Beispiel anisotrope Ätzung. Wenn die dielektrische Schicht 132 ein lichtempfindliches Material ist, kann sie nach der Belichtung entwickelt werden.
  • In 8 wird die Metallisierungsstruktur 138 mit Durchkontaktierungen auf der dielektrischen Schicht 132 hergestellt. Als ein Beispiel für die Herstellung der Metallisierungsstruktur 138 wird eine Seed-Schicht (nicht dargestellt) über der dielektrischen Schicht 132 und in Öffnungen durch die dielektrische Schicht 132 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine Einfachschicht oder eine Verbundschicht sein kann, die eine Vielzahl von Teilschichten umfasst, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird ein Fotoresist auf der Seed-Schicht hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht der Metallisierungsstruktur 138. Durch die Strukturierung entstehen Öffnungen durch das Fotoresist, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall aufweisen, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Dann werden das Fotoresist und die Teile der Seed-Schicht entfernt, auf denen das leitfähige Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablöse- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden auch die freigelegten Teile der Seed-Schicht zum Beispiel mit einem geeigneten Ätzverfahren entfernt, wie etwa Nass- oder Trockenätzung. Die verbleibenden Teile der Seed-Schicht und das leitfähige Material bilden die Metallisierungsstruktur 138 und die Durchkontaktierungen. Die Durchkontaktierungen werden in den Öffnungen durch die dielektrische Schicht 132 z. B. zu den Durchkontaktierungen 112 und/oder den Die-Verbindern 126 hergestellt.
  • In 9 wird die dielektrische Schicht 140 auf der Metallisierungsstruktur 138 und der dielektrischen Schicht 132 abgeschieden. Bei einigen Ausführungsformen wird die dielektrische Schicht 140 aus einem Polymer hergestellt, das ein lichtempfindliches Material, wie etwa PBO, Polyimid, BCB oder dergleichen, sein kann, das unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei weiteren Ausführungsformen besteht die dielektrische Schicht 140 aus einem Nitrid, wie etwa Siliziumnitrid, einem Oxid, wie etwa Siliziumoxid, PSG, BSG, BPSG oder dergleichen. Die dielektrische Schicht 140 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden.
  • In 10 wird dann die dielektrische Schicht 140 strukturiert. Durch die Strukturierung entstehen Öffnungen, um Teile der Metallisierungsstruktur 138 freizulegen. Die Strukturierung kann mit einem geeigneten Verfahren durchgeführt werden, wie etwa durch Belichten der dielektrischen Schicht 140, wenn die dielektrische Schicht ein lichtempfindliches Material ist, oder durch Ätzung, zum Beispiel anisotrope Ätzung. Wenn die dielektrische Schicht 140 ein lichtempfindliches Material ist, kann sie nach der Belichtung entwickelt werden.
  • In 11 wird die Metallisierungsstruktur 146 mit Durchkontaktierungen auf der dielektrischen Schicht 140 hergestellt. Als ein Beispiel für die Herstellung der Metallisierungsstruktur 146 wird eine Seed-Schicht (nicht dargestellt) über der dielektrischen Schicht 140 und in Öffnungen durch die dielektrische Schicht 140 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine Einfachschicht oder eine Verbundschicht sein kann, die eine Vielzahl von Teilschichten umfasst, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird ein Fotoresist auf der Seed-Schicht hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht der Metallisierungsstruktur 146. Durch die Strukturierung entstehen Öffnungen durch das Fotoresist, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall umfassen, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Dann werden das Fotoresist und die Teile der Seed-Schicht entfernt, auf denen das leitfähige Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablöse- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden auch die freigelegten Teile der Seed-Schicht zum Beispiel mit einem geeigneten Ätzverfahren entfernt, wie etwa Nass- oder Trockenätzung. Die verbleibenden Teile der Seed-Schicht und das leitfähige Material bilden die Metallisierungsstruktur 146 und die Durchkontaktierungen. Die Durchkontaktierungen werden in den Öffnungen durch die dielektrische Schicht 140 z. B. zu Teilen der Metallisierungsstruktur 138 hergestellt.
  • In 12 wird die dielektrische Schicht 148 auf der Metallisierungsstruktur 146 und der dielektrischen Schicht 140 abgeschieden. Bei einigen Ausführungsformen wird die dielektrische Schicht 148 aus einem Polymer hergestellt, das ein lichtempfindliches Material, wie etwa PBO, Polyimid, BCB oder dergleichen, sein kann, das unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei weiteren Ausführungsformen besteht die dielektrische Schicht 148 aus einem Nitrid, wie etwa Siliziumnitrid, einem Oxid, wie etwa Siliziumoxid, PSG, BSG, BPSG oder dergleichen. Die dielektrische Schicht 148 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden.
  • In 13 wird dann die dielektrische Schicht 148 strukturiert. Durch die Strukturierung entstehen Öffnungen, um Teile der Metallisierungsstruktur 146 freizulegen. Die Strukturierung kann mit einem geeigneten Verfahren durchgeführt werden, wie etwa durch Belichten der dielektrischen Schicht 148, wenn die dielektrische Schicht ein lichtempfindliches Material ist, oder durch Ätzung, zum Beispiel anisotrope Ätzung. Wenn die dielektrische Schicht 148 ein lichtempfindliches Material ist, kann sie nach der Belichtung entwickelt werden.
  • In 14 wird die Metallisierungsstruktur 154 mit Durchkontaktierungen auf der dielektrischen Schicht 148 hergestellt. Als ein Beispiel für die Herstellung der Metallisierungsstruktur 154 wird eine Seed-Schicht (nicht dargestellt) über der dielektrischen Schicht 148 und in Öffnungen durch die dielektrische Schicht 148 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine Einfachschicht oder eine Verbundschicht sein kann, die eine Vielzahl von Teilschichten umfasst, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird ein Fotoresist auf der Seed-Schicht hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht der Metallisierungsstruktur 154. Durch die Strukturierung entstehen Öffnungen durch das Fotoresist, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall aufweisen, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Dann werden das Fotoresist und die Teile der Seed-Schicht entfernt, auf denen das leitfähige Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablöse- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden auch die freigelegten Teile der Seed-Schicht zum Beispiel mit einem geeigneten Ätzverfahren entfernt, wie etwa Nass- oder Trockenätzung. Die verbleibenden Teile der Seed-Schicht und das leitfähige Material bilden die Metallisierungsstruktur 154 und die Durchkontaktierungen. Die Durchkontaktierungen werden in den Öffnungen durch die dielektrische Schicht 148 z. B. zu Teilen der Metallisierungsstruktur 146 hergestellt.
  • In 15 wird die dielektrische Schicht 156 auf der Metallisierungsstruktur 154 und der dielektrischen Schicht 148 abgeschieden. Bei einigen Ausführungsformen wird die dielektrische Schicht 156 aus einem Polymer hergestellt, das ein lichtempfindliches Material, wie etwa PBO, Polyimid, BCB oder dergleichen, sein kann, das unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei weiteren Ausführungsformen besteht die dielektrische Schicht 156 aus einem Nitrid, wie etwa Siliziumnitrid, einem Oxid, wie etwa Siliziumoxid, PSG, BSG, BPSG oder dergleichen. Die dielektrische Schicht 156 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden.
  • Die 16 und 17 zeigen vereinfachte Draufsichten der RDL-Führung gemäß einigen Ausführungsformen. 16 zeigt eine vereinfachte Draufsicht einer der ersten Package-Strukturen von 15. In der dargestellten Draufsicht ist eine Grenze 702 zwischen einem der integrierten Schaltkreis-Dies 114 und dem Verkapselungsmaterial 130 gezeigt. Es sind leitfähige Leitungen 704 und 710 der darüber befindlichen Metallisierungsstrukturen 154/146/138 (RDL-Strukturen) gezeigt. Außerdem sind leitfähige Durchkontaktierungen 706A, 706B, 712A und 712B (z. B. die Die-Verbinder 126, die Durchkontaktierungen 112 und/oder die Durchkontaktierungen der Metallisierungsstrukturen 154/146/138) zur Bezugnahme im Geisterbild dargestellt. Die dielektrischen Schichten 132, 140, 148 und 156 sind nicht dargestellt. Verschiedene Strukturelemente der in 16 gezeigten Draufsicht sind lediglich der Einfachheit halber in einer Einfachschicht dargestellt. Bei verschiedenen Ausführungsformen können Strukturelemente in 16 entsprechend der Schnittansicht von 15 in anderen Schichten angeordnet werden. Darüber hinaus können die leitfähigen Leitungen 704 und 710 in ein und derselben Metallisierungsstruktur oder in verschiedenen Metallisierungsstrukturen in einem Package angeordnet werden. Zum Beispiel kann die leitfähige Leitung 704 in ein und derselben Schicht, über oder unter der leitfähigen Leitung 710 angeordnet werden.
  • Wie in 16 gezeigt ist, verlaufen die leitfähigen Leitungen 704 und 710 über die Grenze 702 zwischen dem integrierten Schaltkreis-Die 114 und dem Verkapselungsmaterial 130. Die leitfähigen Leitungen 704 und 710 können die leitfähigen Durchkontaktierungen 706A und 712A über dem integrierten Schaltkreis-Die 114 mit den leitfähigen Durchkontaktierungen 706B und 712B in und/oder über dem Verkapselungsmaterial 130 elektrisch und mechanisch verbinden. Wie vorstehend dargelegt worden ist, kann es auf Grund der CTE-Fehlanpassung zwischen den Materialien des integrierten Schaltkreis-Die 114 und dem Verkapselungsmaterial 130 zu Krümmungen des Bauelement-Package an der Grenze 702 kommen, wodurch eine Spannung auf die leitfähigen Leitungen 704 und 710 an der Stelle aufgebracht wird, an der sich die Grenze 702 befindet. Es ist festgestellt worden, dass diese Spannung auf die leitfähigen Leitungen 704 und 710 dadurch abgeschwächt werden kann, dass die Längsrichtung der leitfähigen Leitungen 704 und 710 zwischen der Durchkontaktierung 706A, 706B, 712A bzw. 712B und der Grenze 702 geändert wird. Zum Beispiel weisen die leitfähigen Leitungen 704 und 710 jeweils mindestens eine Krümmung auf, die sich über dem integrierten Schaltkreis-Die 114 und zwischen der Durchkontaktierung 706A bzw. 712A und der Grenze 702 befindet. Die leitfähigen Leitungen 704 und 710 können weiterhin jeweils mindestens eine Krümmung aufweisen, die sich über dem Verkapselungsmaterial 130 und zwischen der Durchkontaktierung 706B bzw. 712B und der Grenze 702 befindet. Es ist festgestellt worden, dass dadurch, dass die leitfähigen Leitungen entsprechend der CTE-Fehlanpassung zwischen dem integrierten Schaltkreis-Die 114 und dem Verkapselungsmaterial 130 in der hier beschriebenen Weise konfiguriert werden, die Spannung auf die leitfähigen Leitungen, die über eine Grenze zwischen dem Die und der Formmasse verlaufen, um 50% oder mehr verringert werden können. Durch Verringern der Spannung, die auf die leitfähigen Leitungen aufgebracht wird, können Risse und/oder andere Herstellungsfehler in den Metallisierungsstrukturen einer RDL reduziert werden.
  • Zum Beispiel weist in 16 die leitfähige Leitung 704 drei leitfähige Leitungssegmente 704A, 704B und 704C auf, die Längsabmessungen haben, die in der Draufsicht von 16 in unterschiedlichen Richtungen verlaufen. Eine Querabmessung W1 der leitfähigen Leitung 704 kann etwa 5 μm bis etwa 34 μm betragen. Bei anderen Ausführungsformen kann die Querabmessung W1 der leitfähigen Leitung 704 einen anderen Wert haben.
  • Das leitfähige Leitungssegment 704A verläuft von einer ersten leitfähigen Durchkontaktierung 706A (z. B. über dem integrierten Schaltkreis-Die 114) zu dem leitfähigen Leitungssegment 704B. Das leitfähige Leitungssegment 704B verläuft von dem leitfähigen Leitungssegment 704A zu dem leitfähigen Leitungssegment 704C. Das leitfähige Leitungssegment 704C verläuft von dem leitfähigen Leitungssegment 704B zu einer zweiten leitfähigen Durchkontaktierung 706B (z. B. in und/oder über dem Verkapselungsmaterial 130). Bei einer Ausführungsform ist eine Längsabmessung L1 des leitfähigen Leitungssegments 704A größer als etwa 15 μm, und eine Längsabmessung L2 des leitfähigen Leitungssegments 704C ist ebenfalls größer als etwa 15 μm. Die Längsabmessungen L1 und L2 können im Wesentlichen gleich sein oder auch nicht. Bei anderen Ausführungsformen können die Längsabmessungen der leitfähigen Leitungssegmente 704A und/oder 704C unterschiedliche Werte haben.
  • Wie gezeigt ist, sind die leitfähigen Leitungssegmente 704A und 704C nicht parallel zu einer Linie 708, die durch jeweilige Mittelpunkte der leitfähigen Durchkontaktierungen 706A und 706B verläuft. Zum Beispiel kann ein Winkel θ1 zwischen dem leitfähigen Leitungssegment 704A und der Linie 708 etwa 30° bis etwa 60° betragen, und ein Winkel θ2 zwischen dem leitfähigen Leitungssegment 704C und der Linie 708 kann ebenfalls etwa 30° bis etwa 60° betragen. Die Winkel θ1 und θ2 können im Wesentlichen gleich sein oder auch nicht. Darüber hinaus ist das leitfähige Leitungssegment 704B nicht parallel zu den leitfähigen Leitungssegmenten 704A und 704B. Zum Beispiel kann ein Winkel θ3 zwischen dem leitfähigen Leitungssegment 704A und dem leitfähigen Leitungssegment 704B etwa 120° bis etwa 150° betragen, und ein Winkel θ4 zwischen dem leitfähigen Leitungssegment 704B und dem leitfähigen Leitungssegment 704C kann ebenfalls etwa 120° bis etwa 150° betragen. Die Winkel θ3 und θ3 können im Wesentlichen gleich sein oder auch nicht. Es ist festgestellt worden, dass wenn die Winkel θ1, θ2, θ3 und/oder θ4 in den vorgenannten Bereichen liegen, die Spannung auf die leitfähige Leitung 704 reduziert werden kann, wodurch die Gefahr einer Rissbildung der leitfähigen Leitung 704 verringert wird. Bei anderen Ausführungsformen können die relativen Winkel der jeweiligen leitfähigen Leitungssegmente 704A, 704B und/oder 704C andere Werte haben. Außerdem ist der Winkel zwischen dem leitfähigen Leitungssegment 704C und der Grenze 702 rein erläuternd, und das leitfähige Leitungssegment 704C kann in einem Winkel über die Grenze 702 hinweg angeordnet werden. Der Winkel zwischen der Linie 708 und der Grenze 702 ist ebenfalls rein erläuternd, und die Linie 708 kann in einem Winkel über die Grenze 702 hinweg angeordnet werden.
  • Wie hier beschrieben ist, weist die leitfähige Leitung 704 zwei Krümmungen auf, und zwar eine erste Krümmung an benachbarten leitfähigen Leitungssegmenten 704A und 704B und eine zweite Krümmung an benachbarten leitfähigen Leitungssegmenten 704B und 704C. Die erste Krümmung ist zwischen der ersten leitfähigen Durchkontaktierung 706A (z. B. über dem integrierten Schaltkreis-Die 114) und der Grenze 702 angeordnet. Die zweite Krümmung ist zwischen der zweiten leitfähigen Durchkontaktierung 706B (z. B. in und/oder über dem Verkapselungsmaterial 130) und der Grenze 702 angeordnet. Die leitfähige Leitung 704 ändert ihre Richtung zwischen der ersten leitfähigen Durchkontaktierung 706A und der Grenze 702 sowie zwischen der Grenze 702 und der zweiten leitfähigen Durchkontaktierung 706B. Bei anderen Ausführungsformen können verschiedene leitfähige Leitungen, die über die Grenze 702 verlaufen, eine andere Anzahl von Krümmungen haben, wie etwa mehr als zwei Krümmungen. Wie zum Beispiel ebenfalls in 16 gezeigt ist, weist die leitfähige Leitung 710 vier Krümmungen sowie leitfähige Leitungssegmente 710A, 710B, 710C, 710D und 710E auf, die Längsabmessungen haben, die in der Draufsicht von 16 in unterschiedlichen Richtungen verlaufen. Eine Querabmessung W2 der leitfähigen Leitung 710 kann etwa 5 μm bis etwa 34 μm betragen. Bei anderen Ausführungsformen kann die Querabmessung W2 der leitfähigen Leitung 710 einen anderen Wert haben.
  • Das leitfähige Leitungssegment 710A verläuft von einer ersten leitfähigen Durchkontaktierung 712A (z. B. in und/oder über dem integrierten Schaltkreis-Die 114) zu dem leitfähigen Leitungssegment 710B. Das leitfähige Leitungssegment 710B verläuft von dem leitfähigen Leitungssegment 710A zu dem leitfähigen Leitungssegment 710C. Das leitfähige Leitungssegment 710C verläuft über die Grenze 702 von dem leitfähigen Leitungssegment 710B zu dem leitfähigen Leitungssegment 710D. Das leitfähige Leitungssegment 710D verläuft von dem leitfähigen Leitungssegment 710C zu dem leitfähigen Leitungssegment 710E. Das leitfähige Leitungssegment 710E verläuft von dem leitfähigen Leitungssegment 710D zu einer zweiten leitfähigen Durchkontaktierung 712B (z. B. in und/oder über dem Verkapselungsmaterial 130). Bei einer Ausführungsform ist eine Längsabmessung L3 des leitfähigen Leitungssegments 710A größer als etwa 15 μm, und eine Längsabmessung L4 des leitfähigen Leitungssegments 710E ist ebenfalls größer als etwa 15 μm. Die Längsabmessungen L3 und L4 können im Wesentlichen gleich sein oder auch nicht. Bei anderen Ausführungsformen können die Längsabmessungen der leitfähigen Leitungssegmente 710A und 710E unterschiedliche Werte haben.
  • Wie gezeigt ist, sind die leitfähigen Leitungssegmente 710A, 710C und 710E nicht parallel zu einer Linie 714, die durch jeweilige Mittelpunkte der leitfähigen Durchkontaktierungen 712 verläuft. Zum Beispiel kann ein Winkel θ5 zwischen dem leitfähigen Leitungssegment 710A und der Linie 714 etwa 30° bis etwa 60° betragen, und ein Winkel θ6 zwischen dem leitfähigen Leitungssegment 710E und der Linie 714 kann ebenfalls etwa 30° bis etwa 60° betragen. Die Winkel θ5 und θ6 können im Wesentlichen gleich sein oder auch nicht. Darüber hinaus sind die leitfähigen Leitungssegmente 710B und 710D nicht parallel zu den leitfähigen Leitungssegmenten 710A und 710E. Zum Beispiel kann ein Winkel θ7 zwischen dem leitfähigen Leitungssegment 710A und dem leitfähigen Leitungssegment 710B etwa 120° bis etwa 150° betragen, und ein Winkel θ8 zwischen dem leitfähigen Leitungssegment 710D und dem leitfähigen Leitungssegment 710E kann ebenfalls etwa 120° bis etwa 150° betragen. Die Winkel θ7 und θ8 können im Wesentlichen gleich sein oder auch nicht. Darüber hinaus sind die leitfähigen Leitungssegmente 710B und 710D nicht parallel zu dem leitfähigen Leitungssegment 710C. Zum Beispiel kann ein Winkel θ9 zwischen dem leitfähigen Leitungssegment 710B und dem leitfähigen Leitungssegment 710C etwa 120° bis etwa 150° betragen, und ein Winkel θ10 zwischen dem leitfähigen Leitungssegment 710D und dem leitfähigen Leitungssegment 710C kann ebenfalls etwa 120° bis etwa 150° betragen. Die Winkel θ9 und θ10 können im Wesentlichen gleich sein oder auch nicht. Es ist festgestellt worden, dass wenn die Winkel θ5, θ6, θ7, θ8, θ9 und/oder θ10 in den vorgenannten Bereichen liegen, die Spannung auf die leitfähige Leitung 710 reduziert werden kann, wodurch die Gefahr einer Rissbildung der leitfähigen Leitung 710 verringert wird. Bei anderen Ausführungsformen können die leitfähigen Leitungssegmente 710A, 710B, 710C, 710D und/oder 710E in anderen Winkeln angeordnet werden.
  • Mindestens eine der Krümmungen in der leitfähigen Leitung 710 befindet sich zwischen der ersten leitfähigen Durchkontaktierung 712A und der Grenze 702, und mindestens eine der Krümmungen in der leitfähigen Leitung 710 befindet sich zwischen der Grenze 702 und der zweiten leitfähigen Durchkontaktierung 712B. Außerdem ist der Winkel zwischen dem leitfähigen Leitungssegment 710C und der Grenze 702 rein erläuternd, und das leitfähige Leitungssegment 710C kann in einem Winkel über die Grenze 702 hinweg angeordnet werden. Der Winkel zwischen der Linie 714 und der Grenze 702 ist ebenfalls rein erläuternd, und die Linie 714 kann in einem Winkel über die Grenze 702 verlaufen.
  • In 16 sind die leitfähigen Durchkontaktierungen 706B und 712B über oder in dem Verkapselungsmaterial 130 angeordnet. Bei anderen Ausführungsformen können die leitfähigen Durchkontaktierungen 706B und 712B über einem zweiten integrierten Schaltkreis-Die 114 angeordnet werden. 17 zeigt zum Beispiel zwei integrierte Schaltkreis-Dies 114A und 114B, die in dem Verkapselungsmaterial 130 verkapselt sind. Bei einer Ausführungsform kann ein Abstand W3 zwischen den beiden integrierten Schaltkreis-Dies 114A und 114B etwa 50 μm bis etwa 300 μm betragen. Bei einer anderen Ausführungsform kann der Abstand W3 zwischen den beiden integrierten Schaltkreis-Dies 114A und 114B einen anderen Wert haben. Der erste Schaltkreis-Die 114A und das Verkapselungsmaterial 130 haben eine gemeinsame erste Grenze 702A, und der zweite Schaltkreis-Die 114B und das Verkapselungsmaterial 130 haben eine gemeinsame zweite Grenze 702B.
  • Die ersten leitfähigen Durchkontaktierungen 706A und 712A sind über dem ersten integrierten Schaltkreis-Die 114A angeordnet, und die zweiten leitfähigen Durchkontaktierungen 706B und 712B sind über dem zweiten integrierten Schaltkreis-Die 114B angeordnet. Die leitfähige Leitung 704 verbindet die erste leitfähige Durchkontaktierung 706A elektrisch und mechanisch mit der zweiten leitfähigen Durchkontaktierung 706B, und die leitfähige Leitung 710 verbindet die erste leitfähige Durchkontaktierung 712A elektrisch und mechanisch mit der zweiten leitfähigen Durchkontaktierung 712B. Darüber hinaus können die leitfähigen Leitungen 704 und 710 jeweils mindestens eine Krümmung haben, die jeweils über den integrierten Schaltkreis-Dies 114A und 114B angeordnet sind. Zum Beispiel weisen die leitfähigen Leitungen 704 und 710 jeweils mindestens eine Krümmung auf, die über dem ersten integrierten Schaltkreis-Die 114A und zwischen der ersten leitfähigen Durchkontaktierung 706A bzw. 712A und der ersten Grenze 702A angeordnet ist. Die leitfähigen Leitungen 704 und 710 können weiterhin jeweils mindestens eine Krümmung aufweisen, die über dem zweiten integrierten Schaltkreis-Die 114B und zwischen der zweiten leitfähigen Durchkontaktierung 706B bzw. 712B und der zweiten Grenze 702B angeordnet ist. Es ist festgestellt worden, dass wenn die leitfähigen Leitungen 704 und 710 in den hier beschriebenen und in 17 dargestellten Konfigurationen hergestellt werden, eine Reduzierung der Spannung auf die leitfähigen Leitungen 704 und 710 erreicht werden kann. Die verschiedenen Einzelheiten der leitfähigen Leitungen 704 und 710 von 17 können im Wesentlichen denen der leitfähigen Leitungen 704 bzw. 710 von 16 ähnlich sein, wobei gleiche Bezugssymbole gleiche Elemente bezeichnen, die unter Verwendung von gleichen Prozessen hergestellt werden (die z. B. in den 1 bis 15 beschrieben sind). Daher entfällt der Kürze halber eine weitere Beschreibung der leitfähigen Leitungen 704 und 710 in 17.
  • Bei einigen Ausführungsformen werden die vorstehend beschriebenen RDL-Führungsentwurfsverfahren nur für die erste Metallisierungsstruktur (z. B. die Metallisierungsstruktur 138) verwendet, die sich über dem integrierten Schaltkreis-Die 114 und dem Verkapselungsmaterial 130 befindet, wobei die übrigen Metallisierungsstrukturen ohne Berücksichtigung der in den 16 und 17 beschriebenen Konfigurationen geführt werden. Bei einigen weiteren Ausführungsformen werden die vorstehend beschriebenen RDL-Führungsentwurfsverfahren für alle Metallisierungsstrukturen über dem integrierten Schaltkreis-Die 114 und dem Verkapselungsmaterial 130 (z. B. die Metallisierungsstrukturen 138, 146 und 154) verwendet.
  • Die 18 bis 23 zeigen Schnittansichten von Zwischenstufen bei einem Prozess zur weiteren Herstellung eines ersten Package und zum Befestigen von weiteren Package-Strukturen an dem ersten Package gemäß einigen Ausführungsformen.
  • In 18 wird dann die dielektrische Schicht 156 strukturiert. Durch die Strukturierung entstehen Öffnungen, um Teile der Metallisierungsstruktur 154 freizulegen. Die Strukturierung kann mit einem geeigneten Verfahren durchgeführt werden, wie etwa durch Belichten der dielektrischen Schicht 156, wenn die dielektrische Schicht ein lichtempfindliches Material ist, oder durch Ätzung, zum Beispiel anisotrope Ätzung. Wenn die dielektrische Schicht 156 ein lichtempfindliches Material ist, kann sie nach der Belichtung entwickelt werden.
  • Die vorderseitige Umverteilungsstruktur 160 ist als ein Beispiel gezeigt. Es können mehr oder weniger dielektrische Schichten und Metallisierungsstrukturen in der vorderseitigen Umverteilungsstruktur 160 hergestellt werden. Wenn weniger dielektrische Schichten und Metallisierungsstrukturen hergestellt werden sollen, können Schritte und Prozesse, die vorstehend erörtert worden sind, weggelassen werden. Wenn mehr dielektrische Schichten und Metallisierungsstrukturen hergestellt werden sollen, können Schritte und Prozesse, die vorstehend erörtert worden sind, wiederholt werden. Ein Durchschnittsfachmann dürfte ohne weiteres erkennen, welche Schritte und Prozesse weggelassen oder wiederholt werden.
  • Der RDL-Führungsentwurf, der hier beschrieben wird, wird zwar anhand der vorderseitigen Umverteilungsstruktur 160 erörtert, aber die Grundsätze des RDL-Führungsentwurfsverfahrens können auch für die rückseitige Umverteilungsstruktur 110 verwendet werden.
  • In 19 werden Pads 162 auf einer Außenseite der vorderseitigen Umverteilungsstruktur 160 hergestellt. Die Pads 162 dienen zum Verbinden mit leitfähigen Verbindern 166 (siehe 20) und können als Metallisierungen unter dem Kontakthügel (underbump metallizations; UBMs) 162 bezeichnet werden. Bei der dargestellten Ausführungsform werden die Pads 162 durch Öffnungen durch die dielektrische Schicht 156 zu der Metallisierungsstruktur 154 hergestellt. Als ein Beispiel für die Herstellung der Pads 162 wird eine Seed-Schicht (nicht dargestellt) über der dielektrischen Schicht 156 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine Einfachschicht oder eine Verbundschicht sein kann, die eine Vielzahl von Teilschichten umfasst, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird ein Fotoresist auf der Seed-Schicht hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht den Pads 162. Durch die Strukturierung entstehen Öffnungen durch das Fotoresist, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall aufweisen, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Dann werden das Fotoresist und die Teile der Seed-Schicht entfernt, auf denen das leitfähige Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablöse- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden auch die freigelegten Teile der Seed-Schicht zum Beispiel mit einem geeigneten Ätzverfahren entfernt, wie etwa Nass- oder Trockenätzung. Die verbleibenden Teile der Seed-Schicht und das leitfähige Material bilden die Pads 162. Bei einer Ausführungsform, bei der die Pads 162 anders hergestellt werden, können mehr Fotoresist- und Strukturierungsschritte ausgeführt werden.
  • In 20 werden leitfähige Verbinder 166 auf den UBMs 162 hergestellt. Die leitfähigen Verbinder 166 können BGA-Verbinder (BGA: ball grid array; Kugelgitter-Array), Lotkugeln, Metallsäulen, C4-Kontakthügel (C4: controlled collapse chip connection; Chipverbindung mit kontrolliertem Kollaps), Microbumps, mit dem ENEPIG-Verfahren hergestellte Kontakthügel (ENEPIG: Electroless Nickel Electroless Palladium Immersion Gold) oder dergleichen sein. Die leitfähigen Verbinder 166 können ein leitfähiges Material aufweisen, wie etwa Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn oder dergleichen, oder eine Kombination davon. Bei einigen Ausführungsformen werden die leitfähigen Verbinder 166 dadurch hergestellt, dass zunächst eine Schicht aus Lot mittels solcher allgemein üblicher Verfahren wie Verdampfung, Elektroplattierung, Drucken, Lotübertragung, Kugelplatzierung oder dergleichen hergestellt wird. Nachdem eine Schicht aus Lot auf der Struktur hergestellt worden ist, kann eine Aufschmelzung durchgeführt werden, um dem Material die gewünschten Kontakthügel-Formen zu verleihen. Bei einer weiteren Ausführungsform sind die leitfähigen Verbinder 166 Metallsäulen (wie etwa Kupfersäulen), die durch Sputtern, Drucken Elektroplattierung, stromlose Plattierung, CVD oder dergleichen hergestellt werden. Die Metallsäulen können lotfrei sein und im Wesentlichen vertikale Seitenwände haben. Bei einigen Ausführungsformen wird eine Metall-Verkappungsschicht (nicht dargestellt) auf der Oberseite der Metallsäulen-Verbinder 166 hergestellt. Die Metall-Verkappungsschicht kann Nickel, Zinn, Zinn-Blei, Gold, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold oder dergleichen oder eine Kombination davon aufweisen und kann mit einem Plattierungsprozess hergestellt werden.
  • In 21 wird eine Trägersubstrat-Ablösung durchgeführt, um das Trägersubstrat 100 von der rückseitigen Umverteilungsstruktur, z. B. der dielektrischen Schicht 104, abzulösen. Gemäß einigen Ausführungsformen umfasst die Ablösung das Projizieren von Licht, wie etwa Laserlicht oder UV-Licht, auf die Ablöseschicht 102, sodass sich die Ablöseschicht 102 durch die Wärme des Lichts zersetzt und das Trägersubstrat 100 entfernt werden kann. Die Struktur wird dann umgedreht und auf einem Band 190 platziert.
  • Wie weiterhin in 21 gezeigt ist, werden Öffnungen durch die dielektrische Schicht 104 hergestellt, um Teile der Metallisierungsstruktur 106 freizulegen. Die Öffnungen können zum Beispiel durch Laserbohren, Ätzen oder dergleichen hergestellt werden.
  • In 22 wird eine Vereinzelung mit einem Zersägungsprozess 184 entlang Ritzgrabenbereichen z. B. zwischen benachbarten Bereichen 600 und 602 durchgeführt. Durch den Zersägungsprozess 184 wird der erste Package-Bereich 600 von dem zweiten Package-Bereich 602 getrennt.
  • 22 zeigt ein resultierendes vereinzeltes Package 200, das aus dem ersten Package-Bereich 600 oder dem zweiten Package-Bereich 602 stammen kann. Das Package 200 kann auch als ein integriertes Fan-out(InFO)-Package 200 bezeichnet werden.
  • 23 zeigt eine Package-Struktur 500, die das Package 200 (das als ein erstes Package 200 bezeichnet werden kann), ein zweites Package 300 und ein Substrat 400 aufweist. Das zweite Package 300 weist ein Substrat 302 und einen oder mehrere gestapelte Dies 308 (308A und 308B) auf, die mit dem Substrat 302 verbunden sind. Das Substrat 302 kann aus einem Halbleitermaterial, wie etwa Silizium, Germanium, Diamant oder dergleichen, bestehen. Bei einigen Ausführungsformen können auch zusammengesetzte Materialien verwendet werden, wie etwa Siliziumgermanium, Siliziumcarbid, Galliumarsen, Indiumarsenid, Indiumphosphid, Siliziumgermaniumcarbid, Galliumarsenphosphid, Galliumindiumphosphid, Kombinationen davon und dergleichen. Außerdem kann das Substrat 302 ein Silizium-auf-Isolator-Substrat (SOI-Substrat) sein. In der Regel weist ein SOI-Substrat eine Schicht aus einem Halbleitermaterial auf, wie etwa epitaxiales Silizium, Germanium, Siliziumgermanium, SOI, Siliziumgermanium auf Isolator (SGOI) oder Kombinationen davon. Das Substrat 302 basiert bei einer alternativen Ausführungsform auf einem isolierenden Kern, wie etwa einem Kern aus glasfaserverstärktem Harz. Ein beispielhaftes Kernmaterial ist Glasfaser-Harz, wie etwa FR4. Alternativen für das Kernmaterial sind Bismaleimid-Triazin(BT)-Harz oder alternativ andere Leiterplatten(PCB)-Materialien oder -Schichten. Für das Substrat 302 können auch Aufbauschichten, wie etwa eine Ajinomoto-Aufbauschicht (ABF), oder andere Schichtstoffe verwendet werden.
  • Das Substrat 302 kann aktive und passive Bauelemente (in 23 nicht dargestellt) aufweisen. Wie ein Durchschnittsfachmann erkennen dürfte, können viele verschiedene Bauelemente, wie etwa Transistoren, Kondensatoren, Widerstände, Kombinationen davon und dergleichen, zum Erfüllen der baulichen und funktionellen Anforderungen an den Entwurf für das Halbleiter-Package 300 verwendet werden. Die Bauelemente können mit geeigneten Verfahren hergestellt werden.
  • Das Substrat 302 kann außerdem Metallisierungsschichten (nicht dargestellt) und Durchkontaktierungen 306 aufweisen. Die Metallisierungsschichten können über den aktiven und passiven Bauelementen hergestellt werden und sind so konfiguriert, dass sie die verschiedenen Bauelemente zu funktionellen Schaltungen verbinden. Die Metallisierungsschichten können aus abwechselnden Schichten aus einem dielektrischen Material (z. B. einem dielektrischen Low-k-Material) und einem leitfähigen Material (z. B. Kupfer) mit Durchkontaktierungen, die die Schichten aus leitfähigem Material miteinander verbinden, mit einem geeigneten Verfahren (wie etwa Abscheidung, Single-Damascene-Prozess, Dual-Damascene-Prozess oder dergleichen) hergestellt werden. Bei einigen Ausführungsformen ist das Substrat 302 im Wesentlichen frei von aktiven und passiven Bauelementen.
  • Das Substrat 302 kann Bondpads 303 auf einer ersten Seite des Substrats 302 zum Verbinden mit den gestapelten Dies 308 sowie Bondpads 304 auf einer zweiten Seite des Substrats 302 zum Verbinden mit den leitfähigen Verbindern 314 haben, wobei die zweite Seite des Substrats 302 der ersten Seite gegenüberliegt. Bei einigen Ausführungsformen werden die Bondpads 303 und 304 dadurch hergestellt, dass Aussparungen (nicht dargestellt) in dielektrischen Schichten (nicht dargestellt) auf der ersten und der zweiten Seite des Substrats 302 ausgebildet werden. Die Aussparungen können so ausgebildet werden, dass die Bondpads 303 und 304 in die dielektrischen Schichten eingebettet werden. Bei weiteren Ausführungsformen werden die Aussparungen weggelassen, da die Bondpads 303 und 304 auf der dielektrischen Schicht hergestellt werden können. Bei einigen Ausführungsformen weisen die Bondpads 303 und 304 eine dünne Seed-Schicht (nicht dargestellt) aus Kupfer, Titan, Nickel, Gold, Palladium oder dergleichen oder einer Kombination davon auf. Das leitfähige Material der Bondpads 303 und 304 kann über der dünnen Seed-Schicht abgeschieden werden. Das leitfähige Material kann durch elektrochemische Plattierung, stromlose Plattierung, CVD, ALD, PVD oder dergleichen oder eine Kombination davon abgeschieden werden. Bei einer Ausführungsform ist das leitfähige Material der Bondpads 303 und 304 Kupfer, Wolfram, Aluminium, Silber, Gold oder dergleichen oder eine Kombination davon.
  • Bei einer Ausführungsform sind die Bondpads 303 und 304 UBMs, die drei Schichten aus leitfähigen Materialien umfassen, wie etwa eine Schicht aus Titan, eine Schicht aus Kupfer und eine Schicht aus Nickel. Ein Durchschnittsfachmann dürfte jedoch erkennen, dass es viele geeignete Anordnungen von Materialien und Schichten gibt, wie etwa die Anordnung Chrom/Chrom-Kupfer-Legierung/Kupfer/Gold, die Anordnung Titan/Titanwolfram/Kupfer oder die Anordnung Kupfer/Nickel/Gold, die für die Herstellung der UBMs 303 und 304 geeignet sind. Alle geeigneten Materialien oder Materialschichten, die für die UBMs 303 und 304 verwendet werden können, sollen innerhalb des Schutzumfangs der vorliegenden Anmeldung liegen. Bei einigen Ausführungsformen verlaufen die Durchkontaktierungen 306 durch das Substrat 302 und verbinden mindestens ein Bondpad 303 mit mindestens einem Bondpad 304.
  • Bei der dargestellten Ausführungsform werden die gestapelten Dies 308 durch Drahtverbindungen 310 mit dem Substrat 302 verbunden, aber es können auch andere Verbindungen verwendet werden, wie etwa leitfähige Kontakthügel. Bei einer Ausführungsform sind die gestapelten Dies 308 gestapelte Speicher-Dies. Die gestapelten Speicher-Dies 308 können zum Beispiel leistungsarme (low-power; LP) Speichermodule mit doppelter Datenflussrate (double data rate; DDR) umfassen, wie etwa LPDDR1, LPDDR2, LPDDR3, LPDDR4 oder ähnliche Speichermodule.
  • Bei einigen Ausführungsformen können die gestapelten Dies 308 und die Drahtverbindungen 310 mit einem Formmaterial 312 eingekapselt werden. Das Formmaterial 312 kann zum Beispiel durch Formpressen auf den gestapelten Dies 308 und den Drahtverbindungen 310 geformt werden. Bei einigen Ausführungsformen ist das Formmaterial 312 eine Formmasse, ein Polymer, ein Epoxidharz, ein Siliziumoxid-Füllstoff oder dergleichen oder eine Kombination davon. Zum Härten des Formmaterials 312 kann ein Härtungsprozess durchgeführt werden, wobei die Härtung durch Warmhärten, UV-Härten oder dergleichen oder eine Kombination davon erfolgen kann.
  • Bei einigen Ausführungsformen werden die gestapelten Dies 308 und die Drahtverbindungen 310 in dem Formmaterial 312 vergraben, und nach dem Härten des Formmaterials 312 wird ein Planarisierungsprozess, wie etwa Schleifen, durchgeführt, um überschüssige Teile des Formmaterials 312 zu entfernen und eine im Wesentlichen planare Oberfläche für das zweite Package 300 bereitzustellen.
  • Nachdem die zweiten Packages 300 hergestellt worden sind, werden sie mittels der leitfähigen Verbinder 314, der Bondpads 304 und der Metallisierungsstruktur 106 an die ersten Packages 200 gebondet. Bei einigen Ausführungsformen können die gestapelten Speicher-Dies 308 über die Drahtverbindungen 310, die Bondpads 303 und 304, die Durchkontaktierungen 306, die leitfähigen Verbinder 314 und die Durchkontaktierungen 112 mit den integrierten Schaltkreis-Dies 114 verbunden werden.
  • Die leitfähigen Verbinder 314 können den vorstehend beschriebenen leitfähigen Verbindern 166 ähnlich sein, und sie werden hier nicht nochmals beschrieben, aber die leitfähigen Verbinder 314 und 166 müssen nicht gleich sein. Bei einigen Ausführungsformen werden die leitfähigen Verbinder 314 vor dem Bonden mit einem Flussmittel (nicht dargestellt), wie etwa einem rückstandsfreien Flussmittel, überzogen. Die leitfähigen Verbinder 314 können in das Flussmittel eingetaucht werden, oder das Flussmittel kann auf die leitfähigen Verbinder 314 gesprüht werden. Bei einer weiteren Ausführungsform kann das Flussmittel auf die Oberflächen der Metallisierungsstrukturen 106 aufgebracht werden.
  • Bei einigen Ausführungsformen können die leitfähigen Verbinder 314 ein Epoxid-Flussmittel (nicht dargestellt) haben, das aufgebracht wird, bevor sie aufgeschmolzen werden, wobei zumindest ein Teil des Epoxid-Anteils des Epoxid-Flussmittels zurückbleibt, nachdem das zweite Package 300 an dem ersten Package 200 befestigt worden ist. Dieser zurückbleibende Epoxid-Anteil kann als eine Unterfüllung zum Verringern der mechanischen Spannung und zum Schützen der Verbindungsstellen fungieren, die durch die Aufschmelzung der leitfähigen Verbinder 314 entstehen. Bei einigen Ausführungsformen kann eine Unterfüllung (nicht dargestellt) zwischen dem zweiten Package 300 und dem ersten Package 200 und um die leitfähigen Verbinder 314 herum hergestellt werden. Die Unterfüllung kann mit dem Kapillarfluss-Verfahren hergestellt werden, nachdem das zweite Package 300 befestigt worden ist, oder sie kann mit einem geeigneten Abscheidungsverfahren hergestellt werden, bevor das zweite Package 300 befestigt wird.
  • Das Bonden zwischen dem zweiten Package 300 und dem ersten Package 200 kann durch Lötbonden oder Metall-auf-Metall-Direktbonden (wie etwa Kupfer-auf-Kupfer- oder Zinn-auf-Zinn-Direktbonden) erfolgen. Bei einer Ausführungsform wird das zweite Package 300 mit einem Aufschmelzprozess an das erste Package 200 gebondet. Während dieses Aufschmelzprozesses sind die leitfähigen Verbinder 314 in Kontakt mit den Bondpads 304 und den Metallisierungsstrukturen 106, um das zweite Package 300 physisch und elektrisch mit dem ersten Package 200 zu verbinden. Nach dem Bondprozess kann eine intermetallische Verbindung (IMC) an der Grenzfläche zwischen den Metallisierungsstrukturen 106 und den leitfähigen Verbindern 314 sowie an der Grenzfläche zwischen den leitfähigen Verbindern 314 und den Bondpads 304 (nicht dargestellt) entstehen.
  • Ein Halbleiter-Package 500 umfasst die Packages 200 und 300, die auf das Substrat 400 montiert sind. Das Substrat 400 kann auch als Package-Substrat 400 bezeichnet werden. Das Package 200 wird unter Verwendung der leitfähigen Verbinder 166 auf das Package-Substrat 400 montiert.
  • Das Package-Substrat 400 kann aus einem Halbleitermaterial, wie etwa Silizium, Germanium, Diamant oder dergleichen, bestehen. Alternativ können auch zusammengesetzte Materialien verwendet werden, wie etwa Siliziumgermanium, Siliziumcarbid, Galliumarsen, Indiumarsenid, Indiumphosphid, Siliziumgermaniumcarbid, Galliumarsenphosphid, Galliumindiumphosphid, Kombinationen davon und dergleichen. Außerdem kann das Package-Substrat 400 ein SOI-Substrat sein. In der Regel weist ein SOI-Substrat eine Schicht aus einem Halbleitermaterial auf, wie etwa epitaxiales Silizium, Germanium, Siliziumgermanium, SOI, SGOI oder Kombinationen davon. Das Package-Substrat 400 basiert bei einer alternativen Ausführungsform auf einem isolierenden Kern, wie etwa einem Kern aus glasfaserverstärktem Harz. Ein beispielhaftes Kernmaterial ist Glasfaser-Harz, wie etwa FR4. Alternativen für das Kernmaterial sind Bismaleimid-Triazin(BT)-Harz oder alternativ andere Leiterplatten-Materialien oder -Schichten. Für das Package-Substrat 400 können auch Aufbauschichten, wie etwa ABF, oder andere Schichtstoffe verwendet werden.
  • Das Package-Substrat 400 kann aktive und passive Bauelemente (in 23 nicht dargestellt) aufweisen. Wie ein Durchschnittsfachmann erkennen dürfte, können viele verschiedene Bauelemente, wie etwa Transistoren, Kondensatoren, Widerstände, Kombinationen davon und dergleichen, zum Erfüllen der baulichen und funktionellen Anforderungen an den Entwurf für das Halbleiter-Package 500 verwendet werden. Die Bauelemente können mit geeigneten Verfahren hergestellt werden.
  • Das Package-Substrat 400 kann außerdem Metallisierungsschichten und Durchkontaktierungen (nicht dargestellt) und Bondpads 402 über den Metallisierungsschichten und Durchkontaktierungen aufweisen. Die Metallisierungsschichten können über den aktiven und passiven Bauelementen hergestellt werden und sind so konfiguriert, dass sie die verschiedenen Bauelemente zu funktionellen Schaltungen verbinden. Die Metallisierungsschichten können aus abwechselnden Schichten aus einem dielektrischen Material (z. B. einem dielektrischen Low-k-Material) und einem leitfähigen Material (z. B. Kupfer) mit Durchkontaktierungen, die die Schichten aus leitfähigem Material miteinander verbinden, mit einem geeigneten Verfahren (wie etwa Abscheidung, Single-Damascene-Prozess, Dual-Damascene-Prozess oder dergleichen) hergestellt werden. Bei einigen Ausführungsformen ist das Package-Substrat 400 im Wesentlichen frei von aktiven und passiven Bauelementen.
  • Bei einigen Ausführungsformen können die leitfähigen Verbinder 166 aufgeschmolzen werden, um das erste Package 200 an den Bondpads 402 zu befestigen. Die leitfähigen Verbinder 166 verbinden das Substrat 400 sowie die Metallisierungsschichten in dem Substrat 400 elektrisch und/oder physisch mit dem ersten Package 200.
  • Die leitfähigen Verbinder 166 können ein Epoxid-Flussmittel (nicht dargestellt) haben, das aufgebracht wird, bevor sie aufgeschmolzen werden, wobei zumindest ein Teil des Epoxid-Anteils des Epoxid-Flussmittels zurückbleibt, nachdem das Package 200 an dem Substrat 400 befestigt worden ist. Dieser zurückbleibende Epoxid-Anteil kann als eine Unterfüllung zum Verringern der mechanischen Spannung und zum Schützen der Verbindungsstellen fungieren, die durch die Aufschmelzung der leitfähigen Verbinder 166 entstehen. Bei einigen Ausführungsformen kann eine Unterfüllung (nicht dargestellt) zwischen dem ersten Package 200 und dem Substrat 400 und um die leitfähigen Verbinder 166 herum hergestellt werden. Die Unterfüllung kann mit dem Kapillarfluss-Verfahren hergestellt werden, nachdem das Package 200 befestigt worden ist, oder sie kann mit einem geeigneten Abscheidungsverfahren hergestellt werden, bevor das Package 200 befestigt wird.
  • Die Ausführungsformen des Bauelements und der Verfahren in der vorliegenden Erfindung haben zahlreiche Vorzüge. Insbesondere ermöglicht ein RDL-Führungsentwurf eine höhere Zuverlässigkeitsrobustheit an einer Halbleiter-Verkapselungsmaterial-Grenze [z. B. einer Silizium-Formmasse(Si/MC)-Grenze]. Zum Beispiel führt das Erwärmen eines Package in Wafer-Form von Raumtemperatur auf 220°C zu hohen Biegespannungen auf der RDL an der Halbleiter-Verkapselungsmaterial-Grenze, da sich die Krümmung wegen der CTE-Fehlanpassung drastisch ändert. Die mechanische Spannung beim Übergang von dem Fan-in-zu dem Fan-out-Bereich kann zu einer Rissbildung in der RDL und an den Die-Ecken und -Seiten führen. Daher kann bei einigen Ausführungsformen der RDL-Führungsentwurf (siehe 16 und 17) für die Verbesserung der Zuverlässigkeitsrobustheit verwendet werden.
  • Gemäß einer Ausführungsform weist ein Package Folgendes auf: einen ersten integrierten Schaltkreis-Die; ein Verkapselungsmaterial um den ersten integrierten Schaltkreis-Die; und eine leitfähige Leitung, die eine erste leitfähige Durchkontaktierung mit einer zweiten leitfähigen Durchkontaktierung elektrisch verbindet. Die leitfähige Leitung weist ein erstes Segment über dem ersten integrierten Schaltkreis-Die, das eine erste Längsabmessung hat, die in einer ersten Richtung verläuft, und ein zweites Segment auf, das eine zweite Längsabmessung hat, die in einer zweiten Richtung verläuft, die von der ersten Richtung verschieden ist. Das zweite Segment verläuft über eine Grenze zwischen dem ersten integrierten Schaltkreis-Die und dem Verkapselungsmaterial.
  • Bei einer weiteren Ausführungsform weist ein Bauelement einen ersten integrierten Schaltkreis-Die, einen zweiten integrierten Schaltkreis-Die und ein Verkapselungsmaterial um den ersten integrierten Schaltkreis-Die auf. Seitenwände des ersten integrierten Schaltkreis-Die und des Verkapselungsmaterials definieren eine erste Grenze. Das Bauelement weist weiterhin eine Vielzahl von Durchkontaktierungen auf, die durch das Verkapselungsmaterial verlaufen und mit dem ersten integrierten Schaltkreis-Die und Umverteilungsschichten über dem ersten integrierten Schaltkreis-Die und dem Verkapselungsmaterial elektrisch verbunden sind. Eine leitfähige Leitung in den Umverteilungsschichten verbindet eine erste leitfähige Durchkontaktierung über dem ersten integrierten Schaltkreis-Die mit einer zweiten leitfähigen Durchkontaktierung. Die leitfähige Leitung weist eine erste Krümmung zwischen der ersten leitfähigen Durchkontaktierung und der ersten Grenze in einer Draufsicht des Bauelements und eine zweite Krümmung zwischen der ersten Grenze und der zweiten leitfähigen Durchkontaktierung in der Draufsicht des Bauelements auf.
  • Bei einer weiteren Ausführungsform weist ein Bauelement einen ersten integrierten Schaltkreis-Die, einen zweiten integrierten Schaltkreis-Die und ein Verkapselungsmaterial auf, das zwischen dem ersten integrierten Schaltkreis-Die und dem zweiten integrierten Schaltkreis-Die angeordnet ist. Das Bauelement weist weiterhin eine Vielzahl von Durchkontaktierungen auf, die durch das Verkapselungsmaterial verlaufen und mit dem ersten integrierten Schaltkreis-Die, dem zweiten integrierten Schaltkreis-Die und Umverteilungsschichten über dem ersten integrierten Schaltkreis-Die und dem Verkapselungsmaterial elektrisch verbunden sind. Eine leitfähige Leitung in den Umverteilungsschichten verbindet eine erste leitfähige Durchkontaktierung über dem ersten integrierten Schaltkreis-Die mit einer zweiten leitfähigen Durchkontaktierung über dem zweiten integrierten Schaltkreis-Die. Die leitfähige Leitung weist ein erstes Segment über dem ersten integrierten Schaltkreis-Die, ein zweites Segment, das in einem anderen Winkel als das erste Segment in einer Draufsicht des Bauelements angeordnet ist, und ein drittes Segment über dem zweiten integrierten Schaltkreis-Die auf, das in einem anderen Winkel als das zweite Segment in der Draufsicht des Bauelements angeordnet ist. Das zweite Segment verläuft über eine erste Grenzfläche zwischen dem ersten integrierten Schaltkreis-Die und dem Verkapselungsmaterial.
  • Bei einer noch weiteren Ausführungsform umfasst ein Verfahren die folgenden Schritte: Verkapseln eines ersten integrierten Schaltkreis-Die in einem Verkapselungsmaterial; und Herstellen von Umverteilungsschichten (RDLs) über dem ersten integrierten Schaltkreis-Die und dem Verkapselungsmaterial. Die RDLs weisen eine erste leitfähige Durchkontaktierung über dem ersten integrierten Schaltkreis-Die und eine leitfähige Leitung auf, die die erste leitfähige Durchkontaktierung mit einer zweiten leitfähigen Durchkontaktierung elektrisch verbindet. Die leitfähige Leitung weist Folgendes auf: ein erstes Segment über dem ersten integrierten Schaltkreis-Die, das entlang einer ersten Richtung verläuft; ein zweites Segment, das über eine Grenze zwischen dem ersten integrierten Schaltkreis-Die und dem Verkapselungsmaterial in einer zweiten Richtung verläuft, die von der ersten Richtung verschieden ist; und ein drittes Segment, das entlang einer dritten Richtung verläuft, die von der zweiten Richtung verschieden ist.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.

Claims (20)

  1. Package mit: einem ersten integrierten Schaltkreis-Die; einem Verkapselungsmaterial um den ersten integrierten Schaltkreis-Die; und einer leitfähigen Verbindung, die eine erste leitfähige Durchkontaktierung mit einer zweiten leitfähigen Durchkontaktierung elektrisch verbindet, wobei die leitfähige Verbindung Folgendes aufweist: ein erstes Segment über dem ersten integrierten Schaltkreis-Die, das eine erste Längsabmessung hat, die in einer ersten Richtung verläuft, und ein zweites Segment, das eine zweite Längsabmessung hat, die in einer zweiten Richtung verläuft, die von der ersten Richtung verschieden ist, wobei das zweite Segment über eine Grenze zwischen dem ersten integrierten Schaltkreis-Die und dem Verkapselungsmaterial verläuft.
  2. Package nach Anspruch 1, wobei die leitfähige Verbindung weiterhin ein drittes Segment aufweist, das eine dritte Längsabmessung hat, die in einer dritten Richtung verläuft, die von der zweiten Richtung verschieden ist, wobei das zweite Segment zwischen dem ersten Segment und dem dritten Segment angeordnet ist.
  3. Package nach Anspruch 1 oder 2, wobei eine erste Linie, die entlang der ersten Richtung angeordnet ist, nicht parallel zu einer zweiten Linie ist, die durch Mittelpunkte der ersten leitfähigen Durchkontaktierung und der zweiten leitfähigen Durchkontaktierung verläuft.
  4. Package nach Anspruch 3, wobei ein Winkel zwischen der ersten Linie und der zweiten Linie etwa 30° bis etwa 60° beträgt.
  5. Package nach einem der vorhergehenden Ansprüche, wobei ein Winkel zwischen dem ersten Segment und dem zweiten Segment etwa 120° bis etwa 150° beträgt.
  6. Package nach einem der vorhergehenden Ansprüche, wobei die leitfähige Verbindung weiterhin ein viertes Segment zwischen dem ersten Segment und dem zweiten Segment aufweist, wobei das vierte Segment eine vierte Längsabmessung hat, die in einer vierten Richtung verläuft, die von der ersten Richtung und der zweiten Richtung verschieden ist.
  7. Package nach einem der vorhergehenden Ansprüche, wobei die zweite leitfähige Durchkontaktierung in das Verkapselungsmaterial hinein reicht oder über dem Verkapselungsmaterial angeordnet ist.
  8. Package nach einem der vorhergehenden Ansprüche, das weiterhin einen zweiten integrierten Schaltkreis-Die, der an den ersten integrierten Schaltkreis-Die angrenzt, aufweist, wobei das Verkapselungsmaterial zwischen dem ersten integrierten Schaltkreis-Die und dem zweiten integrierten Schaltkreis-Die angeordnet ist und die zweite leitfähige Durchkontaktierung über dem zweiten integrierten Schaltkreis-Die angeordnet ist.
  9. Vorrichtung mit: einem ersten integrierten Schaltkreis-Die; einem zweiten integrierten Schaltkreis-Die; einem Verkapselungsmaterial, das zwischen dem ersten integrierten Schaltkreis-Die und dem zweiten integrierten Schaltkreis-Die angeordnet ist; einer Vielzahl von Durchkontaktierungen, die durch das Verkapselungsmaterial verlaufen und mit dem ersten integrierten Schaltkreis-Die elektrisch verbunden sind; Umverteilungsschichten über dem ersten integrierten Schaltkreis-Die, dem zweiten integrierten Schaltkreis-Die und dem Verkapselungsmaterial, wobei eine leitfähige Verbindung in den Umverteilungsschichten eine erste leitfähige Durchkontaktierung über dem ersten integrierten Schaltkreis-Die mit einer zweiten leitfähigen Durchkontaktierung über dem zweiten integrierten Schaltkreis-Die verbindet, und wobei die leitfähige Verbindung Folgendes aufweist: ein erstes Segment über dem ersten integrierten Schaltkreis-Die, ein zweites Segment, das in einer Draufsicht der Vorrichtung in einem anderen Winkel als des erste Segment angeordnet ist, wobei das zweite Segment über eine erste Grenzfläche zwischen dem ersten integrierten Schaltkreis-Die und dem Verkapselungsmaterial verläuft, und ein drittes Segment über dem zweiten integrierten Schaltkreis-Die, das in der Draufsicht der Vorrichtung in einem anderen Winkel als das zweite Segment angeordnet ist.
  10. Vorrichtung nach Anspruch 9, wobei das erste Segment nicht parallel zu einer Linie ist, die durch Mittelpunkte der ersten Durchkontaktierung und der zweiten Durchkontaktierung verläuft, und das dritte Segment nicht parallel zu der Linie ist, die durch Mittelpunkte der ersten Durchkontaktierung und der zweiten Durchkontaktierung verläuft.
  11. Vorrichtung nach Anspruch 10, wobei ein erster Winkel zwischen dem ersten Segment und der Linie etwa 30° bis etwa 60° beträgt und ein zweiter Winkel zwischen dem ersten Segment und dem zweiten Segment etwa 120° bis etwa 150° beträgt.
  12. Vorrichtung nach einem der Ansprüche 9 bis 11, wobei das zweite Segment über eine zweite Grenzfläche zwischen dem zweiten integrierten Schaltkreis-Die und dem Verkapselungsmaterial verläuft.
  13. Vorrichtung nach einem der Ansprüche 9 bis 12, wobei die zweite leitfähige Durchkontaktierung über einem zweiten integrierten Schaltkreis-Die, der an den ersten integrierten Schaltkreis-Die angrenzt, angeordnet ist, wobei Seitenwände des zweiten integrierten Schaltkreis-Die und des Verkappungsmaterials eine zweite Grenze definieren.
  14. Vorrichtung nach einem der Ansprüche 9 bis 13, wobei die leitfähige Verbindung weiterhin Folgendes aufweist: ein viertes Segment zwischen dem ersten Segment und dem zweiten Segment, wobei das vierte Segment in einem anderen Winkel als das erste Segment und das zweite Segment angeordnet ist; und ein fünftes Segment zwischen dem zweiten Segment und dem dritten Segment, wobei das fünfte Segment in einem anderen Winkel als das zweite Segment und das dritte Segment angeordnet ist.
  15. Verfahren mit den folgenden Schritten: Verkapseln eines ersten integrierten Schaltkreis-Dies in einem Verkapselungsmaterial; und Herstellen von Umverteilungsschichten (RDLs) über dem ersten integrierten Schaltkreis-Die und dem Verkapselungsmaterial, wobei die RDLs Folgendes aufweisen: eine erste leitfähige Durchkontaktierung über dem ersten integrierten Schaltkreis-Die, und eine leitfähige Verbindung, die die erste leitfähige Durchkontaktierung mit einer zweiten leitfähigen Durchkontaktierung elektrisch verbindet, wobei die leitfähige Verbindung Folgendes aufweist: ein erstes Segment über dem ersten integrierten Schaltkreis-Die, das entlang einer ersten Richtung verläuft, ein zweites Segment, das über eine Grenze zwischen dem ersten integrierten Schaltkreis-Die und dem Verkapselungsmaterial in einer zweiten Richtung verläuft, die von der ersten Richtung verschieden ist, und ein drittes Segment, das entlang einer dritten Richtung verläuft, die von der zweiten Richtung verschieden ist, wobei das zweite Segment zwischen dem ersten Segment und dem dritten Segment angeordnet ist.
  16. Verfahren nach Anspruch 15, wobei die leitfähige Verbindung weiterhin ein viertes Segment zwischen dem ersten Segment und dem zweiten Segment aufweist, wobei das vierte Segment in einer vierten Richtung angeordnet ist, die von der ersten Richtung und der zweiten Richtung verschieden ist.
  17. Verfahren nach Anspruch 15 oder 16, wobei die zweite leitfähige Durchkontaktierung durch das Verkapselungsmaterial verläuft.
  18. Verfahren nach Anspruch 15 oder 16, wobei die zweite leitfähige Durchkontaktierung über dem Verkapselungsmaterial angeordnet ist.
  19. Verfahren nach einem der Ansprüche 15 bis 18, wobei die zweite leitfähige Durchkontaktierung über einem zweiten integrierten Schaltkreis-Die und dem ersten integrierten Schaltkreis-Die angeordnet ist.
  20. Verfahren nach einem der Ansprüche 15 bis 19, wobei ein Winkel zwischen dem ersten Segment und einer Linie, die durch Mittelpunkte der ersten leitfähigen Durchkontaktierung und der zweiten leitfähigen Durchkontaktierung verläuft, etwa 30° bis etwa 60° beträgt.
DE102017117810.4A 2016-09-09 2017-08-07 Halbleiterpackage, sowie vorrichtung mit umverteilungsschichten und verfahrenzu dessen herstellung Active DE102017117810B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/261,202 US9741690B1 (en) 2016-09-09 2016-09-09 Redistribution layers in semiconductor packages and methods of forming same
US15/261,202 2016-09-09

Publications (2)

Publication Number Publication Date
DE102017117810A1 true DE102017117810A1 (de) 2018-03-15
DE102017117810B4 DE102017117810B4 (de) 2022-03-10

Family

ID=59581530

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017117810.4A Active DE102017117810B4 (de) 2016-09-09 2017-08-07 Halbleiterpackage, sowie vorrichtung mit umverteilungsschichten und verfahrenzu dessen herstellung

Country Status (5)

Country Link
US (4) US9741690B1 (de)
KR (1) KR101908859B1 (de)
CN (1) CN107808870B (de)
DE (1) DE102017117810B4 (de)
TW (1) TWI637473B (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10062648B2 (en) * 2016-02-26 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US10354114B2 (en) 2016-06-13 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor in InFO structure and formation method
US9741690B1 (en) * 2016-09-09 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
KR101973431B1 (ko) * 2016-09-29 2019-04-29 삼성전기주식회사 팬-아웃 반도체 패키지
DE102018105554A1 (de) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co. Ltd. Metallisierungsstrukturen in halbleiter-packages und verfahren zum ausbilden von diesen
DE102018106038A1 (de) 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte schaltkreis-packages und verfahren zu deren herstellung
US11410918B2 (en) 2017-11-15 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making an integrated circuit package including an integrated circuit die soldered to a bond pad of a carrier
US10522436B2 (en) 2017-11-15 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization of semiconductor packages and structures resulting therefrom
CN109962038A (zh) * 2017-12-26 2019-07-02 财团法人工业技术研究院 封装结构及其形成方法
TWI663781B (zh) * 2017-12-26 2019-06-21 國家中山科學研究院 多頻天線封裝結構
US10361122B1 (en) 2018-04-20 2019-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Processes for reducing leakage and improving adhesion
US10910323B2 (en) 2018-08-20 2021-02-02 Mediatek Inc. Semiconductor package with reduced noise
US10665520B2 (en) * 2018-10-29 2020-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US10867929B2 (en) * 2018-12-05 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods of forming the same
US11195823B2 (en) * 2019-02-01 2021-12-07 Nanya Technology Corporation Semiconductor package and manufacturing method thereof
TWI718011B (zh) * 2019-02-26 2021-02-01 日商長瀨產業股份有限公司 嵌入式半導體封裝及其方法
US11456247B2 (en) * 2019-06-13 2022-09-27 Nanya Technology Corporation Semiconductor device and fabrication method for the same
US11264359B2 (en) * 2020-04-27 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Chip bonded to a redistribution structure with curved conductive lines
DE102021100006A1 (de) * 2020-04-27 2021-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und verfahren
US11670601B2 (en) 2020-07-17 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking via structures for stress reduction
US20220037243A1 (en) * 2020-07-31 2022-02-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method
KR20220031414A (ko) 2020-09-04 2022-03-11 삼성전자주식회사 반도체 패키지
JP2022083468A (ja) * 2020-11-25 2022-06-06 ソニーグループ株式会社 半導体装置
US11594477B2 (en) * 2021-04-15 2023-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing semiconductor package
US20230063726A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure and manufacturing method thereof
WO2023179496A1 (en) * 2022-03-25 2023-09-28 Mediatek Inc. Redistribution layer structure for high-density semiconductor package assembly

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3093476B2 (ja) * 1992-08-31 2000-10-03 ローム株式会社 電子部品およびその実装方法
US6451624B1 (en) 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
US7459781B2 (en) * 2003-12-03 2008-12-02 Wen-Kun Yang Fan out type wafer level package structure and method of the same
DE102005026229B4 (de) * 2004-06-08 2006-12-07 Samsung Electronics Co., Ltd., Suwon Halbleiter-Package, das ein Neuverteilungsmuster enthält, und Verfahren zu dessen Herstellung
KR100753528B1 (ko) 2006-01-04 2007-08-30 삼성전자주식회사 웨이퍼 레벨 패키지 및 이의 제조 방법
US7446352B2 (en) * 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US7635915B2 (en) * 2006-04-26 2009-12-22 Cree Hong Kong Limited Apparatus and method for use in mounting electronic elements
US8193034B2 (en) 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
US8829663B2 (en) * 2007-07-02 2014-09-09 Infineon Technologies Ag Stackable semiconductor package with encapsulant and electrically conductive feed-through
SG148901A1 (en) * 2007-07-09 2009-01-29 Micron Technology Inc Packaged semiconductor assemblies and methods for manufacturing such assemblies
KR20090006357A (ko) 2007-07-11 2009-01-15 주식회사 포스코 휘발성 실록세인 화합물을 함유한 바이오가스 정제방법
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
JP5230997B2 (ja) * 2007-11-26 2013-07-10 新光電気工業株式会社 半導体装置
US8049320B2 (en) * 2008-02-19 2011-11-01 Texas Instruments Incorporated Integrated circuit stacked package precursors and stacked packaged devices and systems therefrom
JP2010016258A (ja) * 2008-07-04 2010-01-21 Panasonic Corp 半導体集積回路装置
US8884422B2 (en) 2009-12-31 2014-11-11 Stmicroelectronics Pte Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
CN102859691B (zh) 2010-04-07 2015-06-10 株式会社岛津制作所 放射线检测器及其制造方法
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
JP6132769B2 (ja) 2011-10-21 2017-05-24 パナソニック株式会社 半導体装置
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US8779592B2 (en) 2012-05-01 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via-free interconnect structure with self-aligned metal line interconnections
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US9711465B2 (en) * 2012-05-29 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna cavity structure for integrated patch antenna in integrated fan-out packaging
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9543260B2 (en) 2013-08-02 2017-01-10 Infineon Technologies Ag Segmented bond pads and methods of fabrication thereof
US9252065B2 (en) * 2013-11-22 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming package structure
US9691686B2 (en) * 2014-05-28 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Contact pad for semiconductor device
US9741690B1 (en) * 2016-09-09 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US11158619B2 (en) 2016-10-31 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US9773753B1 (en) 2016-11-18 2017-09-26 Advanced Semiconductor Engineering, Inc. Semiconductor devices and methods of manufacturing the same

Also Published As

Publication number Publication date
US9741690B1 (en) 2017-08-22
CN107808870B (zh) 2020-01-14
US10950577B2 (en) 2021-03-16
US20180076175A1 (en) 2018-03-15
TWI637473B (zh) 2018-10-01
US20200058616A1 (en) 2020-02-20
CN107808870A (zh) 2018-03-16
DE102017117810B4 (de) 2022-03-10
US11508695B2 (en) 2022-11-22
KR101908859B1 (ko) 2018-10-16
TW201810565A (zh) 2018-03-16
US20210193618A1 (en) 2021-06-24
US10475768B2 (en) 2019-11-12
KR20180028920A (ko) 2018-03-19

Similar Documents

Publication Publication Date Title
DE102017117810B4 (de) Halbleiterpackage, sowie vorrichtung mit umverteilungsschichten und verfahrenzu dessen herstellung
DE102018108051B4 (de) Integrierte Fan-Out-Packages und Verfahren zu deren Herstellung
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102015105855B4 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102019117762B4 (de) Integriertes schaltungspackage und verfahren
DE102020101431B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102019121201A1 (de) Integrierte fan-out-packages und verfahren zum bilden derselben
DE102018121879B4 (de) Verfahren zur Herstellung eines Halbleiter-Package
DE102018122228B4 (de) Integriertes Multichip-Fan-Out-Package sowie Verfahren zu dessen Herstellung
DE102019129870A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102020115150B4 (de) Giga-interposer-integration durch chip-on-wafer-on-substrat und verfahren zur bildung von chip-on-wafer-on-substrate-paketen
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102017118183B4 (de) Halbleiter-Packages mit Dummy-Verbindern und Verfahren zu deren Herstellung
DE102017123326B4 (de) Halbleiter-Packages und Verfahren zu deren Herstellung
DE102021119243A1 (de) Geformte dies in halbleiterpackages und deren herstellungsverfahren
DE102018127314B4 (de) Integriertes Schaltkreis-Package und Verfahren
DE102017102534B4 (de) Umverteilungsschichten in Halbleiter-Packages und Verfahren zu deren Herstellung
DE102018105052B4 (de) Halbleiter-Package und Verfahren
DE102018105166B4 (de) Zwei vorrichtungen zu einem halbleiter-package und verfahren zur herstellung eines halbleiter-package
DE102018108924A1 (de) Halbleiter-Package und Verfahren
DE102017117952A1 (de) Packagestruktur und verfahren zu ihrer bildung
DE102018119298B4 (de) Halbleiter-Packages
DE102018106038A1 (de) Integrierte schaltkreis-packages und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final