CN107808870B - 半导体封装件中的再分布层及其形成方法 - Google Patents

半导体封装件中的再分布层及其形成方法 Download PDF

Info

Publication number
CN107808870B
CN107808870B CN201710534227.8A CN201710534227A CN107808870B CN 107808870 B CN107808870 B CN 107808870B CN 201710534227 A CN201710534227 A CN 201710534227A CN 107808870 B CN107808870 B CN 107808870B
Authority
CN
China
Prior art keywords
segment
integrated circuit
circuit die
encapsulant
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710534227.8A
Other languages
English (en)
Other versions
CN107808870A (zh
Inventor
谢正贤
许立翰
吴伟诚
陈宪伟
叶德强
吴集锡
余振华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107808870A publication Critical patent/CN107808870A/zh
Application granted granted Critical
Publication of CN107808870B publication Critical patent/CN107808870B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Abstract

实施例封装件包括第一集成电路管芯，围绕第一集成电路管芯的密封剂以及将第一导电通孔电连接到第二导电通孔的导线。该导线包括位于第一集成电路管芯上方并且具有沿第一方向延伸的第一长度方向尺寸的第一段，以及具有沿与第一方向不同的第二方向延伸的第二纵向尺寸的第二段。第二段在第一集成电路管芯和密封剂之间的边界上方延伸。本发明的实施例还提供了一种形成半导体器件的方法。

Description

半导体封装件中的再分布层及其形成方法
技术领域
本发明的实施例总体涉及半导体领域，更具体地，涉及半导体封装件中的再分布层及其形成方法。
背景技术
由于许多电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成度的不断提高，半导体工业经历了快速发展。大多数情况下，这种集成度的改进来自于最小特征尺寸的连续减小，这允许更多的组件集成到给定的区域。随着对缩小电子器件的需求的增长，已经出现了对更小和更具创造性的半导体管芯封装技术的需求。这种封装系统的实例是叠层封装(PoP)技术。在PoP器件中，顶部半导体封装件堆叠在底部半导体封装件的顶部上以提供高水平的集成和部件密度。PoP技术通常能够生产具有增强的功能和在印刷电路板(PCB)上占用小封装面积(footprint)的半导体器件。
发明内容
根据本发明的一个方面，提供了一种封装件，包括：第一集成电路管芯；密封剂，围绕所述第一集成电路管芯；导线，将第一导电通孔电连接到第二导电通孔，其中，所述导线包括：第一段，在所述第一集成电路管芯上方，并且具有沿第一方向延伸的第一纵向尺寸；和第二段，具有沿与所述第一方向不同的第二方向延伸的第二纵向尺寸，其中，所述第二段在所述第一集成电路管芯和所述密封剂之间的边界上方延伸。
根据本发明的另一个方面，提供了一种半导体器件，包括：第一集成电路管芯；第二集成电路管芯；密封剂，设置在所述第一集成电路管芯和所述第二集成电路管芯之间；多个通孔，延伸穿过所述密封剂并且电连接到所述第一集成电路管芯；再分布层，在所述第一集成电路管芯、所述第二集成电路管芯和所述密封剂上方，其中，所述再分布层中的导线将所述第一集成电路管芯上方的第一导电通孔连接到所述第二集成电路管芯上方的第二导电通孔，并且所述导线包括：第一段，在第一集成电路管芯上方；第二段，在所述器件的平面图中以与所述第一段不同的角度设置，其中，所述第二段在所述第一集成电路管芯和所述密封剂之间的第一界面上方延伸；和第三段，在第二集成电路管芯上方并且在所述器件的平面图中以与所述第二段不同的角度布置。
根据本发明的又一个方面，提供了一种形成半导体器件的方法，包括：将第一集成电路管芯封装在密封剂中；在所述第一集成电路管芯和所述密封剂上形成再分布层(RDL)，其中，所述RDL包括：第一导电通孔，在第一集成电路管芯上方；和导线，将所述第一导电通孔电连接到第二导电通孔，其中，所述导线包括：第一段，在所述第一集成电路管芯上方并且沿第一方向延伸；第二段，以与第一方向不同的第二方向在所述第一集成电路管芯和所述密封剂之间的边界上延伸；和第三段，以与所述第二方向不同的第三方向延伸，其中，所述第二段设置在所述第一段和所述第三段之间。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1至图15示出了根据一些实施例的用于形成第一封装件结构的工艺期间的中间步骤的截面图。
图16至图18示出了根据一些实施例的导电层布线的平面图。
图19至图23示出了根据一些实施例的用于进一步形成第一封装件和用于将其它封装件结构附接到第一封装件的工艺期间的中间步骤的截面图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下”、“在…之上”、“上”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地做出相应的解释。
本文讨论的实施例可以在特定的背景中讨论，即，包括再分布层(RDL)布线设计的封装结构，该再分布层(RDL)布线设计能够在半导体-封装剂的边界处(例如，硅/模塑料(Si/MC)边界)实现更大的可靠稳健性。封装结构可以包括扇出式封装件或扇入式封装件，并且可以包括一个或多个RDL。例如，由于热膨胀系数(CTE)不匹配而导致的曲率变化，将晶圆形式的封装件从室温加热至220摄氏度(℃)导致半导体-封装剂边界处的RDL上的高弯曲应力。半导体可以是管芯/芯片。跨越这种边界的应力会导致RDL开裂。因此，在一些实施例中，RDL布线设计可以根据该CTE不匹配来配置，并且用于提高可靠稳健性和更少的制造缺陷。
此外，本公开的教导适用于包括横跨具有不同CTE的不同材料的一个或导电层的任何封装结构。其他实施例预期其他应用，诸如本领域普通技术人员在阅读本发明之后将显而易见的不同封装件类型或不同配置。应该注意，本文讨论的实施例不必示出可能存在于结构中的每一个元件或部件。例如，可从附图中省略多个部件，诸如当讨论一个元件可能足以表达实施例的各个方面时。此外，可将本文讨论的方法实施例讨论为按特殊顺序实施；然而，可按任何逻辑顺序实施其他方法实施例。
图1至图15示出了根据一些实施例的用于形成第一封装结构的工艺期间的中间步骤的截面图。图1示出了载体衬底100和形成在载体衬底100上的释放层102。分别示出了用于形成第一封装件和第二封装件的第一封装区域600和第二封装区域602。
载体衬底100可以是玻璃载体衬底、陶瓷载体衬底等。载体衬底100可以是晶圆，从而使得可以在载体衬底100上同时形成多个封装件。释放层102可以由基于聚合物的材料形成，其与载体衬底100一起从将在随后的步骤中形成的上面的结构处去除。在一些实施例中，释放层102是加热时失去其粘性的基于环氧树脂的热释放材料，诸如光热转换(LTHC)释放涂层。在其他实施例中，释放层102可以是紫外(UV)胶，当紫外(UV)胶暴露于UV光时失去其粘性。释放层102可以作为液体分配然后固化，释放层102可以是层压在载体衬底100上的层压膜等。可使释放层102的顶面齐平并且所述顶面可具有高度的平面性。
在图2中，形成介电层104和金属化图案106。如图2所示，在释放层102上形成介电层104。介电层104的底表面可以与释放层102的顶表面接触。在一些实施例中，介电层104可以由诸如聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等聚合物形成。在其他实施例中，介电层104由诸如氮化硅的氮化物；诸如氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、掺杂硼的磷硅酸盐玻璃(BPSG)等氧化物等形成。介电层104可以通过任何可接受的沉积工艺(诸如旋涂、化学汽相沉积(CVD)、层压等或它们的组合)形成。
在电介质层104上形成金属化图案106。作为形成金属化图案106的实例，在电介质层104上形成晶种层(未示出)。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和在钛层上的铜层。晶种层可以使用例如PVD等形成。然后在晶种层上形成光刻胶并且将其图案化。光刻胶可以通过旋涂等形成，并且可以曝光以进行图案化。光刻胶的图案对应于金属化图案106。图案化形成穿过光刻胶的开口以暴露晶种层。导电材料形成在光刻胶的开口中和晶种层的暴露部分上。导电材料可以通过诸如电镀或化学镀等的镀法形成。导电材料可以包括金属，例如铜、钛、钨、铝等。然后，去除光刻胶和晶种层的其上未形成导电材料的部分。可以通过可接受的灰化或剥离工艺(诸如使用氧等离子体等)去除光刻胶。一旦去除光刻胶，例如通过使用可接受的蚀刻工艺(诸如通过湿蚀刻或干蚀刻)去除晶种层的暴露部分。晶种层和导电材料的剩余部分形成金属化图案106。
在图3中，在金属化图案106和电介质层104上形成电介质层108。在一些实施例中，电介质层108由聚合物形成，聚合物可以是使用光刻掩模来图案化的感光材料，诸如PBO、聚酰亚胺、BCB等。在其他实施例中，介电层108由诸如氮化硅的氮化物；诸如氧化硅、PSG、BSG、BPSG的氧化物等形成。介电层108可以通过旋涂、层压、CVD等或它们的组合形成。然后将电介质层108图案化以形成开口以暴露金属化图案106的各部分。图案化可以通过可接受的工艺，例如当介电层是光敏材料时通过将介电层108暴露于光，或者通过使用例如各向异性蚀刻的蚀刻。
电介质层104和108以及金属化图案106可以被称为背侧再分布结构110。如图所示，背侧再分布结构110包括两个介电层104和108以及一个金属化图案106。在其他实施例中，背侧再分布结构110可以包括任何数量的介电层、金属化图案和通孔。可以通过重复用于形成金属化图案106和介电层108的工艺在背侧再分布结构110中形成一个或多个额外的金属化图案和电介质层。可以在通过在下层电介质层的开口中形成金属化图案的晶种层和导电材料而形成金属化图案的期间来形成通孔。因此，通孔可以互连并电连接各种金属化图案。
此外，在图3中，形成通孔112。作为形成贯穿通孔112的实例，在背侧再分布结构110(例如，如图所示的介电层108和金属化图案106的暴露部分)上方形成晶种层。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和在钛层上的铜层。晶种层可以使用例如PVD等形成。在晶种层上形成且图案化光刻胶。光刻胶可以通过旋涂等形成，并且可以暴露于光以图案化。光刻胶的图案对应于贯穿通孔。图案形成穿过光刻胶的开口以暴露晶种层。导电材料形成在光刻胶的开口中和晶种层的暴露部分上。导电材料可以通过例如电镀或化学镀等镀法形成。导电材料可以包括金属，如铜、钛、钨、铝等。去除光刻胶和晶种层的其上未形成导电材料的部分。可以通过可接受的灰化或剥离工艺(诸如使用氧等离子体等)去除光刻胶。一旦光刻胶被去除，诸如通过使用可接受的蚀刻工艺，诸如通过湿蚀刻或干蚀刻，去除晶种层的暴露部分。晶种层和导电材料的剩余部分形成贯穿通孔112。
在图4中，集成电路管芯114通过粘合剂116粘附到介电层108。如图4所示，两个集成电路管芯114粘附在第一封装区域600和第二封装区域602中的每一个中，并且在其他实施例中，可以在每个区域中粘附更多或更少的集成电路管芯114。例如，在一个实施例中，在每个区域中仅可以粘附一个集成电路管芯114。集成电路管芯114可以是逻辑管芯(例如，中央处理单元，微控制器等)、存储器管芯(例如，动态随机存取存储器(DRAM)管芯、静态随机存取存储器(SRAM)管芯等)、电源管理管芯(例如，功率管理集成电路(PMIC)管芯)、射频(RF)管芯、传感器管芯、微机电系统(MEMS)管芯、信号处理管芯(例如，数字信号处理(DSP)管芯)、前端管芯(例如，模拟前端(AFE)管芯)等或它们的组合。此外，在一些实施例中，集成电路管芯114可以具有不同的尺寸(例如，不同的高度和/或表面积)，并且在其他实施例中，集成电路管芯114可以具有相同的尺寸(例如，相同的高度和/表面积)。
在粘附到介电层108之前，可以根据适用的制造工艺来处理集成电路管芯114，以在集成电路管芯114中形成集成电路。例如，集成电路管芯114每个都包括半导体衬底118，例如掺杂或未掺杂的硅或绝缘体上半导体(SOI)衬底的有源层。半导体衬底可以包括其它半导体材料，例如锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或它们的组合。也可以使用其它衬底，例如多层或梯度衬底。诸如晶体管、二极管、电容器、电阻器等器件可以形成在半导体衬底118中和/或上，并且可以通过互连结构120互连以形成集成电路，互连结构120由例如半导体衬底118上的一个或多个介电层中的金属化图案形成。
集成电路管芯114还包括焊盘122，例如铝焊盘，外部连接到该焊盘。焊盘122位于可称为集成电路管芯114的相应有源侧上。钝化膜124在集成电路管芯114上和焊盘122的部分上。开口通过钝化膜124到达焊盘122。诸如导电柱(例如，包括诸如铜的金属)的管芯连接件126位于穿过钝化膜124的开口中，并且机械地和电气地连接到相应的焊盘122。管芯连接件126可以由例如电镀等形成。管芯连接件126电连接集成电路管芯114的相应集成电路。
电介质材料128在集成电路管芯114的有源侧上，诸如在钝化膜124和管芯连接件126上。电介质材料128横向封装管芯连接件126，并且电介质材料128与相应的集成电路管芯114横向相连。介电材料128可以是诸如PBO、聚酰亚胺、BCB等聚合物；诸如氮化硅等氮化物；诸如氧化硅、PSG、BSG、BPSG等氧化物；或它们的组合，并且可以例如通过旋涂、层压、CVD等形成。
粘合剂116在集成电路管芯114的背面上并将集成电路管芯114粘附到背侧再分布结构110，例如在图示中的介电层108。粘合剂116可以是任何合适的粘合剂，环氧树脂，管芯附接膜(DAF)等。粘合剂116可以施加到集成电路管芯114的背侧，例如施加到相应半导体晶片的背面，或者可以施加在载体衬底100的表面上。集成电路管芯114可以是例如通过锯切或切割分割，并且使用例如贴片工具通过粘合剂116粘附到介电层108。
在图5中，在各种部件上形成密封剂130。密封剂130可以是模塑料、环氧树脂等，并且可以通过压缩模塑、传递模塑等施加。在固化之后，密封剂130可经历研磨工艺以暴露通孔112和管芯连接件126。通孔112、管芯连接件126和密封剂130的顶表面在研磨工艺之后共面。在一些实施例中，例如，如果通孔112和管芯连接件126已经暴露，则可以省略研磨。
在图6至图15和图19中，形成前侧再分布结构160。如图19所示，前侧再分布结构160包括介电层132、140、148和156以及金属化图案138、146和154。
在图6中，电介质层132沉积在密封剂130、通孔112和管芯连接件126上。在一些实施例中，电介质层132由聚合物形成，其可以是可以使用光刻掩模来图案化的光敏材料，诸如PBO，聚酰亚胺，BCB等。在其他实施例中，介电层132由诸如氮化硅的氮化物；诸如氧化硅、PSG、BSG、BPSG的氧化物等形成。介电层132可以通过旋涂、层压、CVD等或它们的组合形成。
在图7中，然后图案化介电层132。图案化形成开口以暴露通孔112和管芯连接件126的部分。图案化可以利用可接受的工艺，例如当介电层132是光敏材料时通过将介电层132暴露于光，或者通过使用例如各向异性蚀刻的蚀刻。如果介电层132是光敏材料，则可以在曝光之后显影介电层132。
在图8中，在电介质层132上形成具有通孔的金属化图案138。作为形成金属化图案138的实例，在电介质层132上以及通过电介质层的开口中形成晶种层(未示出)。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和在钛层上的铜层。晶种层可以使用例如PVD等形成。然后在晶种层上形成光刻胶并且将其图案化。光刻胶可以通过旋涂等形成，并且可以曝光以用于图案化。光刻胶的图案对应于金属化图案138。图案形成穿过光刻胶的开口以暴露晶种层。导电材料形成在光刻胶的开口中和晶种层的暴露部分上。导电材料可以通过镀，例如电镀或化学镀等形成。导电材料可以包括金属，例如铜、钛、钨、铝等。然后，去除光刻胶和晶种层的其上未形成导电材料的部分。可以通过可接受的灰化或剥离工艺(例如使用氧等离子体等)去除光刻胶。一旦去除光刻胶，例如通过使用可接受的蚀刻工艺，例如通过湿蚀刻或干蚀刻，去除晶种层的暴露部分。晶种层和导电材料的剩余部分形成金属化图案138和通孔。通孔形成为穿过介电层132的开口直至例如通孔112和/或管芯连接件126。
在图9中，电介质层140沉积在金属化图案138和电介质层132上。在一些实施例中，电介质层140由聚合物形成，聚合物可以是可以使用光刻掩模来图案化的感光材料，例如PBO、聚酰亚胺、BCB等。在其他实施例中，介电层140由诸如氮化硅的氮化物；诸如氧化硅、PSG、BSG、BPSG的氧化物等形成。介电层140可以通过旋涂、层压、CVD等或它们的组合形成。
在图10中，然后图案化介电层140。图案化形成开口以暴露金属化图案138的各部分。图案化可以通过可接受的工艺，例如当介电层是光敏材料时通过将介电层140暴露于光，或者通过使用例如各向异性蚀刻的蚀刻。如果介电层140是光敏材料，则可以在曝光之后显影介电层140。
在图11中，在电介质层140上形成具有通孔的金属化图案146。作为形成金属化图案146的实例，在电介质层140上以及通过电介质层140的开口中形成晶种层(未示出)。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和在钛层上的铜层。晶种层可以使用例如PVD等形成。然后在晶种层上形成光刻胶并且将其图案化。光刻胶可以通过旋涂等形成，并且可以曝光以用于图案化。光刻胶的图案对应于金属化图案146。图案化形成穿过光刻胶的开口以暴露晶种层。导电材料形成在光刻胶的开口中和晶种层的暴露部分上。导电材料可以通过例如电镀或化学镀等镀法形成。导电材料可以包括金属，例如铜，钛，钨，铝等。然后，去除光刻胶和晶种层的其上未形成导电材料的部分。可以通过可接受的灰化或剥离工艺(例如使用氧等离子体等)去除光刻胶。一旦去除光刻胶，例如通过使用可接受的蚀刻工艺，诸如通过湿蚀刻或干蚀刻来去除晶种层的暴露部分。晶种层和导电材料的剩余部分形成金属化图案146和通孔。通孔形成在穿过介电层140的开口中直至例如金属化图案138的部分上。
在图12中，电介质层148沉积在金属化图案146和电介质层140上。在一些实施例中，电介质层148由聚合物形成，聚合物可以是可以使用光刻掩模来图案化的感光材料，例如PBO、聚酰亚胺、BCB等。在其他实施例中，介电层148由诸如氮化硅的氮化物；诸如氧化硅，PSG，BSG，BPSG的氧化物等形成。介电层148可以通过旋涂、层压、CVD等或它们的组合形成。
在图13中，然后图案化介电层148。图案化形成开口以暴露金属化图案146的部分。图案化可以通过可接受的工艺，例如当介电层是光敏材料时通过将介电层148暴露于光，或者通过使用例如各向异性蚀刻的蚀刻。如果介电层148是光敏材料，则可以在曝光之后显影介电层148。
在图14中，在电介质层148上形成具有通孔的金属化图案154。作为形成金属化图案154的实例，在电介质层148上方和穿过电介质层的开口中形成晶种层(未示出)。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和在钛层上的铜层。晶种层可以使用例如PVD等形成。然后在晶种层上形成光刻胶并且将其图案化。光刻胶可以通过旋涂等形成，并且可以曝光以用于图案化。光刻胶的图案对应于金属化图案154。图案化形成穿过光刻胶的开口以暴露晶种层。导电材料形成在光刻胶的开口中和晶种层的暴露部分上。导电材料可以通过例如电镀或化学镀等镀法形成。导电材料可以包括金属，例如铜、钛、钨、铝等。然后，去除光刻胶和晶种层的其上未形成导电材料的部分。可以通过可接受的灰化或剥离工艺(例如使用氧等离子体等)去除光刻胶。一旦去除光刻胶，例如通过使用可接受的蚀刻工艺，例如通过湿蚀刻或干蚀刻来去除晶种层的暴露部分。晶种层和导电材料的剩余部分形成金属化图案154和通孔。通孔形成在穿过介电层148的开口中直至例如金属化图案146的部分。
在图15中，电介质层156沉积在金属化图案154和电介质层148上。在一些实施例中，电介质层156由聚合物形成，聚合物可以是使用光刻掩模来图案化的感光材料，诸如PBO，聚酰亚胺，BCB等。在其他实施例中，介电层156由诸如氮化硅的氮化物；诸如氧化硅，PSG，BSG，BPSG的氧化物等形成。介电层156可以通过旋涂、层压、CVD等或它们的组合形成。
图16和17示出了根据一些实施例的RDL布线的简化平面图。图16示出了图15的第一封装结构之一的简化平面图。所示的平面图包括在集成电路管芯114之一和密封剂130之间的边界702。示出了覆盖金属化图案154/146/138(RDL图案)的导线704和710。导电通孔706A，706B、712A和712B(例如，金属化图案154/146/138的管芯连接件126，通孔112和/或通孔)也以虚线示出以供参考。未示出介电层132、140、148和156。为了简单起见，图16所示的平面图的各种部件在单层中示出。在各种实施例中，根据图15的横截面视图，图16中的部件可以设置在不同的层中。此外，导线704和710可以设置在封装件内的同一金属化图案或不同金属化图案中。例如，导线704可以设置在导线710的同一层内，或在导线710的上方或下方。
如图16所示，导线704和710在集成电路管芯114和密封剂130之间的边界702上延伸。导线704和710可以将在集成电路管芯114上方的导电通孔706A和712A电连接和机械连接至在封装件130中和/或上方的导电通孔706B和712B。如上所述，由于集成电路管芯114和密封剂130的材料之间的CTE不匹配，器件封装件的弯曲可能发生在边界702处，该弯曲对边界702的位置处的导线704和710施加应力。已经观察到，可以通过改变相应的通孔706A/706B/712A/712B和边界702之间的导线704和710之间的纵向来减轻对导线704和710的该应力。例如，导线704和710中的每一个包括设置在集成电路管芯114上方并且设置在相应的通孔706A/712A和边界702之间的至少一个弯曲。导线704和710中的每一个可以进一步包括设置在密封剂130上方并且设置在相应的通孔706B/712B和边界702之间的至少一个弯曲。已经观察到，通过根据在集成电路管芯114和封装件130之间的CTE不匹配以本文描述的方式配置导线，对在管芯/模塑料边界上延伸的导线的应力可以减小50％或更多。通过减小施加到导线的应力，可以减少RDL的金属化图案中的开裂和/或其他制造缺陷。
例如，在图16中，导线704包括在图16的平面图中具有在不同方向上延伸的纵向尺寸的三个导线段704A，704B和704C。导线704的宽度方向尺寸W1可以为约5μm至约34μm。在其他实施例中，导线704的宽度方向尺寸W1可以是不同的值。
导线段704A从第一导电通孔706A(例如，在集成电路管芯114上方)延伸到导线段704B。导线段704B从导线段704A延伸到导线段704C。导线段704C从导线段704B延伸到第二导电通孔706B(例如，在密封剂130中和/或上方)。在实施例中，导线段704A的纵向尺寸L1大于约15μm，并且导线段704C的纵向尺寸L2大于约15μm。纵向尺寸L1和L2可以或可以基本不相等。在其他实施例中，导线段704A和/或705C的纵向尺寸可以具有不同的值。
如图所示，导线段704A和704C不平行于延伸穿过导电通孔706A和706B的相应中心的线708。例如，导线段704A和线708之间的角度θ1可以为约30°至约60°，并且导线段704C与线708之间的角度θ2可以为约30°至约60°。角度θ1和θ2可以或可以不基本相等。此外，导线段704B与导线段704A和704B不平行。例如，导线段704A与导线段704B之间的角度θ3可以为约120°至约150°，导线段704B与导线段704C之间的角度θ4可以为约120°至约150°。角度θ3和θ4可以或可以不基本相等。已经观察到，当角度θ1、θ2、θ3和/或θ4设置在上述范围内时，可以减小对导线704的应力，这降低了导线开裂的风险。在其他实施例中，各个导线段704A、704B和/或704C的相应角度可以是不同的值。此外，导线段704C和边界702之间的角度是纯粹说明性的，并且导线段704C可以以跨越边界702的角度设置。线708和边界702之间的角度也仅仅是说明性的，并且线708可以以跨越边界702的角度设置。
如本文所述，导线704包括两个弯曲，包括邻接的导线段704A和704B处的第一弯曲和邻接的导线段704B和704C处的第二弯曲。第一弯曲设置在第一导电通孔706A(例如，在集成电路管芯114上方)和边界702之间。第二弯曲设置在第二导电通孔706B(例如，在密封剂130内和/或上方)和边界702之间。导线704改变第一导电通孔706A和边界702之间的方向，并且导线704也改变在边界702和第二导电通孔706B之间的方向。在其他实施例中，在边界702上方延伸的各种导线可以包括不同数量的弯曲，例如大于两个弯曲。例如，也如图16所示，导线710包括四个弯曲部分和导线段710A，710B，710C，710D和710E，每段具有在图16的平面图中沿不同方向延伸的纵向尺寸。导线710的宽度尺寸W2可以是大约5μm至大约34μm。在其他实施例中，导线710的宽度方向尺寸W2可以是不同的值。
导线段710A从第一导电通孔712A(例如，在集成电路管芯114中和/或上方)延伸到导线段710B。导线段710B从导线段710A延伸到导线段710C。导线段710C在边界702上延伸，导线段710C从导线段710B延伸到导线段710D。导线段710D从导线段710C延伸到导线段710E。导线段710E从导线段710D延伸到第二导电通孔712B(例如，在密封剂130中和/或上方)。在一个实施例中，导线段710A的纵向尺寸L3大于约15μm，并且导线段710E的纵向尺寸L4大于约15μm。纵向尺寸L3和L4可以或可以不基本相等。在其他实施例中，导线段710A和710E的纵向尺寸可以具有不同的值。
如图所示，导线段710A，710C和710E与延伸穿过导电通孔712的相应中心的线714不平行。例如，导线段710A和线714之间的角度θ5可以是约30°至约60°，并且导线段710E与线714之间的角度θ6可以为约30°至约60°。角度θ1和θ2可以或可以不基本相等。此外，导线段710B和710D与导线段710A和710E不平行。例如，导线段710A和导线段710B之间的角度θ7可以为约120°至约150°，导线段710D与导线段710E之间的角度θ8可以为约120°至约150°。角度θ7和θ8可以或可以不基本相等。此外，导线段710B和710D与导线段710C不平行。例如，导线段710B和导线段710C之间的角度θ9可以为约120°至约150°，导线段710D与导线段710C之间的角度θ10可以为约120°至约150°。角度θ9和θ10可以或可以不基本相等。已经观察到，当角度θ5、θ6、θ7、θ8、θ9和/或θ10设置在上述范围内时，可以减小对导线710的应力，这降低了导线断裂的风险。在其他实施例中，导线段710A、710B、710C、710D和/或710E可以以不同的角度设置。
导线710中的弯曲中的至少一个在第一导电通孔712A和边界702之间，并且导线710中的弯曲中的至少一个在边界702和第二导电通孔712B之间。此外，导线段710C和边界702之间的角度仅是说明性的，并且导线段710C可以以跨越边界702的角度设置。线714和边界702之间的角度也仅仅是说明性的，并且线714可以以跨越边界702的角度设置。
在图16中，导电通孔706B和712B设置在密封剂130之上或之中。在其他实施例中，导电通孔706B和712B可以设置在第二集成电路管芯114上方。例如，图17示出了封装在封装件130中的两个集成电路管芯114A和114B。在一个实施例中，两个集成电路管芯114A和114B之间的距离W3可以为约50μm至约300μm。在另一实施例中，两个集成电路管芯114A和114B之间的距离W3可以是不同的值。第一边界702A被第一集成电路管芯114A和密封剂130共享，并且第二边界702B被第二集成电路管芯114B和密封剂130共享。
第一导电通孔706A和712A设置在第一集成电路管芯114A上方，并且第二导电通孔706B和712B设置在第二集成电路管芯114B上方。导线704将第一导电通孔706A电连接和机械连接到第二导电通孔706B，导线710将第一导电通孔712A电连接和机械连接到第二导电通孔712B。此外，导线704和710中的每一个可以具有设置在每个集成电路管芯114A/114上方的至少一个弯曲部。例如，导线704和710中的每个包括设置在第一集成电路管芯114A上方并且设置在相应的第一导电通孔706A/712A和第一边界702A之间的至少一个弯曲。导线704和710中的每个还可以包括设置在第二集成电路管芯114B上方并且设置在相应的第二导电通孔706B/712B和第二边界702B之间的至少一个弯曲。已经观察到，当导线704和710以本文描述和图17所示的配置形成时，可以实现对导线704和710的应力减小。图17中的导线704和710的各种细节可以基本上类似于图16中的相应导线704和710，其中相同的附图标记表示使用相似的工艺(例如，如图1至15中所描述的)形成的相同的元件。因此，为了简洁，省略了图17中的导线704和710的额外描述。
在一些实施例中，上述RDL布线设计技术仅应用于覆盖集成电路管芯114和密封剂130的第一金属化图案(例如，金属化图案138)，剩余的金属化图案被布线而不考虑在图16和17中描述的配置。在一些其它实施例中，上述RDL布线设计技术应用于覆盖集成电路管芯114和密封剂130的所有金属化图案(例如，金属化图案138，146和154)。
图18至23示出根据一些实施例的在用于进一步形成第一封装件和用于将其它封装结构附接到第一封装件的工艺期间的中间步骤的截面图。
在图18中，然后图案化介电层156。图案化形成开口以暴露金属化图案154的部分。图案化可以通过可接受的工艺，例如当介电层是光敏材料时通过将介电层156暴露于光，或者通过使用例如各向异性蚀刻的蚀刻。如果介电层156是光敏材料，则可以在曝光之后显影介电层156。
前侧再分布结构160被示为示例。可以在前侧再分布结构160中形成更多或更少的电介质层和金属化图案。如果要形成更少的电介质层和金属化图案，则可以省略上面讨论的步骤和工艺。如果要形成更多的电介质层和金属化图案，则可以重复上面讨论的步骤和工艺。本领域的普通技术人员将容易地理解哪些步骤和过程将被省略或重复。
尽管针对前侧再分布结构160讨论了本文所描述的RDL布线设计，但是RDL布线工艺的教导也可以应用于背侧再分布结构110。
在图19中，焊盘162形成在前侧再分布结构160的外侧上。焊盘162用于连接到导电连接件166(参见图20)，并且可以被称为凸块下金属(UBM)162。在所示实施例中，焊盘162通过穿过介电层156到金属化图案154的开口形成。作为形成焊盘162的实例，在介电层156上形成晶种层(未示出)。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和在钛层上的铜层。晶种层可以使用例如PVD等形成。然后在晶种层上形成光刻胶并其将其图案化。光刻胶可以通过旋涂等形成，并且可以曝光以用于图案化。光刻胶的图案对应于焊盘162。图案化形成穿过光刻胶的开口以暴露晶种层。导电材料形成在光刻胶的开口中和晶种层的暴露部分上。导电材料可以通过镀，例如电镀或化学镀等形成。导电材料可以包括金属，例如铜、钛、钨、铝等。然后，去除光刻胶和晶种层的其上未形成导电材料的部分。可以通过可接受的灰化或剥离工艺(例如使用氧等离子体等)去除光刻胶。一旦去除光刻胶，诸如通过使用可接受的蚀刻工艺，诸如通过湿蚀刻或干蚀刻，去除晶种层的暴露部分。晶种层和导电材料的剩余部分形成焊盘162。在焊盘162被不同地形成的实施例中，可以利用更多的光刻胶和图案化步骤。
在图20中，导电连接件166形成在UBM 162上。导电连接件166可以是BGA连接件，焊球，金属柱，受控塌陷芯片连接(C4)凸块，微凸块，化学镀镍-钯浸金技术(ENEPIG)形成的凸块等。导电连接件166可以包括诸如焊料，铜，铝，金，镍，银，钯，锡等导电材料或其组合。在一些实施例中，通过最初通过诸如蒸发，电镀，印刷，焊料转移，置球等通常使用的方法形成焊料层来形成导电连接件166。一旦在结构上形成了焊料层，就可以执行回流，以便将材料成形为期望的凸块形状。在另一实施例中，导电连接件166是通过溅射，印刷，电镀，化学镀，CVD等形成的金属柱(例如铜柱)。金属柱可以是无焊料的并且具有基本上垂直的侧壁。在一些实施例中，金属盖层(未示出)形成在金属柱连接件166的顶部上。金属盖层可以包括镍，锡，锡铅，金，银，钯，铟，金，镍-金等或其组合，并且可以通过镀工艺形成。
在图21中，执行载体衬底去接合以从背侧再分布结构处(例如，电介质层104)分离(去接合)载体衬底100。根据一些实施例，去接合包括在释放层102上投射诸如激光或UV光的光，使得释放层102在光的热量下分解，并且可以去除载体衬底100。然后将结构翻转并放置在带190上。
如图21进一步所示，开口形成为穿过介电层104以暴露金属化图案106的部分。可以例如使用激光钻孔、蚀刻等形成开口。
在图22中，通过沿着例如相邻区域600和602之间的划线区域锯切184来执行切割工艺。锯切184将第二封装区域602与第一封装区域600分割。
图22示出了所得的单个封装件200，其可以来自第一封装区域600和第二封装区域602之一。封装200还可以被称为集成扇出(InFO)封装件200。
图23示出了包括封装件200(可以称为第一封装件200)、第二封装件300和衬底400的封装结构500。第二封装件300包括衬底302和连接到衬底302的一个或多个堆叠管芯308(308A和308B)。衬底302可以由诸如硅、锗、金刚石等半导体材料制成。在一些实施例中，也可以使用化合物材料，例如硅锗，碳化硅，砷化镓，砷化铟，磷化铟，碳化硅锗，磷化镓砷，磷化镓铟，这些的组合等。另外，衬底302可以是绝缘体上硅(SOI)衬底。通常，SOI衬底包括半导体材料(诸如外延硅，锗，硅锗，SOI，绝缘体上硅锗(SGOI)或其组合)层。在一个替代实施例中，衬底302基于绝缘芯，例如玻璃纤维增强树脂芯。一种示例性芯材料是玻璃纤维树脂，例如FR4。芯材料的替代物包括双马来酰亚胺-三嗪(BT)树脂，或者可选地，其它印刷电路板(PCB)材料或膜。诸如味之素积层膜(ABF)或其它层压体的积层膜可用于衬底302。
衬底302可以包括有源和无源器件(图23中未示出)。如本领域普通技术人员将认识到的，可以使用诸如晶体管，电容器，电阻器，这些的组合等各种器件来产生用于半导体封装300的设计的结构和功能要求。器件可以使用任何合适的方法形成。
衬底302还可以包括金属化层(未示出)和通孔306。金属化层可以形成在有源和无源器件之上，并且被设计为连接各种器件以形成功能电路。金属化层可以由电介质(例如，低k电介质材料)和导电材料(例如，铜)的交替层形成，同时通孔将各导电材料层互连，并且可以通过任何合适的工艺(例如沉积、镶嵌、双镶嵌等)形成。在一些实施例中，衬底302基本上没有有源和无源器件。
衬底302可以具有在衬底302的第一侧上的连接到堆叠的管芯308的接合焊盘303，以及在衬底302的第二侧上的连接至导电连接件314的接合焊盘304，第二侧与衬底的第一侧相对302。在一些实施例中，通过在衬底302的第一和第二侧上的介电层(未示出)中形成凹槽(未示出)来形成接合焊盘303和304。沟槽被形成为允许接合焊盘303和304嵌入到各电介质层中。在其他实施例中，省略了凹槽，因为接合焊盘303和304可以形成在电介质层上。在一些实施例中，接合焊盘303和304包括由铜、钛、镍、金、钯等或它们的组合制成的薄晶种层(未示出)。接合焊盘303和304的导电材料可以沉积在薄晶种层上。导电材料可以通过电-化学镀工艺、无电镀工艺、CVD、ALD、PVD等或它们的组合形成。在一个实施例中，接合焊盘303和304的导电材料是铜、钨、铝、银、金等或它们的组合。
在一个实施例中，接合焊盘303和304是包括三层导电材料的UBM，例如钛层、铜层和镍层。然而，本领域的普通技术人员将认识到，存在许多合适的材料和层的布置，例如铬/铬-铜合金/铜/金的布置、钛/钛钨/铜的布置、铜/镍/金的布置，这些布置适合于形成UBM303和304。可用于UBM303和304的任何合适的材料或材料层完全旨在包括在本申请的范围内。在一些实施例中，通孔306延伸穿过衬底302并将至少一个接合焊盘303连接到至少一个接合焊盘304。
在所示实施例中，堆叠管芯308通过引线接合310连接到衬底302，但是可以使用其他连接，例如导电凸块。在实施例中，堆叠管芯308是堆叠的存储器管芯。例如，堆叠的存储器管芯308可以包括诸如LPDDR1，LPDDR2，LPDDR3，LPDDR4或类似存储器模块的低功率(LP)双倍数据速率(DDR)存储器模块。
在一些实施例中，堆叠的管芯308和引线接合310可以由模制材料312封装。例如，可以使用压缩模制，在层叠管芯308和引线接合310上模制模制材料312。在一些实施例中，模制材料312是模塑料、聚合物、环氧树脂、氧化硅填充材料等或它们的组合。可以执行固化步骤以固化模制材料312，其中固化可以是热固化、UV固化等或它们的组合。
在一些实施例中，堆叠的管芯308和引线接合310被掩埋在模制材料312中，并且在模制材料312固化之后，执行平面化步骤，诸如研磨，以去除模制材料312的多余的部分并为第二封装件300提供基本上平坦的表面。
在形成第二封装件300之后，通过导电连接件314、接合焊盘304和金属化图案106将封装件300接合到第一封装件200。在一些实施例中，堆叠的存储器管芯308可以通过引线接合310、接合焊盘303和304、通孔306、导电连接件314和通孔112连接到集成电路管芯114。
导电连接件314可以类似于上述的导电连接件166，因此这里不再重复描述，尽管导电连接件314和166不需要是相同的。在一些实施例中，在接合导电连接件314之前，导电连接件314涂覆有焊剂(未示出)，诸如免洗焊剂。导电连接件314可以浸入焊剂中，或者焊剂可以喷射到导电连接件314上。在另一个实施例中，焊剂可以施加到金属化图案106的表面。
在一些实施例中，导电连接件314可以在它们被回流之前具有在其上形成的环氧树脂助焊剂(未示出)，同时，在第二封装件300附接到第一封装件200之后环氧树脂助焊剂的环氧树脂部分的至少一些保留。该剩余的环氧树脂部分可以用作底部填充物以减少应力并保护由于回流导电连接件314而产生的接头。在一些实施例中，底部填充物(未示出)可以形成在第二封装件300和第一封装件200之间并且包围导电连接件314。底部填充物可以在附接第二封装件300之后通过毛细管流动工艺形成，或者可以在附接第二封装件300之前通过合适的沉积方法形成。
第二封装件300和第一封装件200之间的接合可以是焊接接合或直接金属-金属(例如铜-铜或锡-锡)接合。在一个实施例中，第二封装件300通过回流工艺接合到第一封装件200。在该回流工艺期间，导电连接件314与接合焊盘304和金属化图案106接触，以将第二封装件300物理地和电连接到第一封装件200。在接合工艺之后，IMC(未示出)可以在金属化图案106和导电连接件314的界面处以及在导电连接件314和接合焊盘304(未示出)之间的界面处形成。
半导体封装件500包括安装到衬底400的封装件200和300。衬底400可以称为封装衬底400。使用导电连接件166将封装件200安装到封装衬底400。
封装衬底400可以由诸如硅，锗，金刚石等半导体材料制成。或者，也可以使用诸如硅锗，碳化硅，砷化镓，砷化铟，磷化铟，碳化硅锗，磷化镓砷，磷化镓铟，它们的组合等的化合物材料。此外，封装衬底400可以是SOI衬底。通常，SOI衬底包括诸如外延硅，锗，硅锗，SOI，SGOI或它们的组合的半导体材料层。在一个替代实施例中，封装衬底400基于绝缘芯，例如玻璃纤维增强树脂芯。一种示例性芯材料是玻璃纤维树脂，例如FR4。芯材料的替代物包括双马来酰亚胺-三嗪BT树脂，或可选地，其它PCB材料或膜。诸如ABF或其他层压体的积层膜可以用于封装衬底400。
封装衬底400可以包括有源和无源器件(图23中未示出)。如本领域普通技术人员将认识到的，可以使用诸如晶体管、电容器、电阻器、这些的组合等的各种器件来产生用于半导体封装件500的设计的结构和功能要求。器件可以使用任何合适的方法形成。
封装衬底400还可以包括在金属化层和通孔(未示出)和在金属化层和通孔上方的接合焊盘402。金属化层可以形成在有源和无源器件之上，并且被设计为连接各种器件以形成功能电路。金属化层可以由电介质(例如，低k电介质材料)和导电材料(例如，铜)的交替层形成，同时通孔互连各导电材料层，并且可以通过任何合适的工艺(例如沉积、镶嵌、双镶嵌等)形成。在一些实施例中，封装衬底400基本上没有有源和无源器件。
在一些实施例中，导电连接件166可被回流以将封装件200附接到接合焊盘402。导电连接件166将衬底400(包括衬底400中的金属化层)电和/或物理连接到第一封装件200。
导电连接件166可以在它们回流之前具有形成在其上的环氧树脂助焊剂(未示出)，同时，在封装200附接到衬底400之后，环氧树脂助焊剂的环氧树脂部分的至少一些保留。该剩余的环氧树脂部分可用作底部填充物以减少应力并保护由回流导电连接件166而产生的接头。在一些实施例中，可在第一封装件200与衬底400之间并围绕导电连接件166形成底部填充(未示出)。底部填充物可以在附接封装200之后通过毛细流动工艺形成，或者可以在附接封装200之前通过合适的沉积方法形成。
本公开中的器件和方法的实施例具有许多优点。特别地，在半导体密封剂边界(例如硅/模塑料(Si/MC)边界)处实现更可靠的稳健性的再分布层(RDL)布线设计。例如，由于曲率因为CTE失配而剧烈变化，将晶圆形式的封装件从室温加热到220℃导致在半导体封装剂边界处的RDL上的高弯曲应力。从扇入转移到扇出区域的应力可能导致RDL在管芯角部和管芯侧部的破裂。因此，在一些实施例中，RDL布线设计(参见图16和17)可用于可靠稳健性。
根据实施例，一种封装件包括第一集成电路管芯、围绕第一集成电路管芯的密封剂、以及将第一导电通孔电连接到第二导电通孔的导线。导线包括在第一集成电路管芯上方并且具有在第一方向延伸的第一纵向尺寸的第一段和具有在不同于第一方向的第二方向延伸的第二纵向尺寸的第二段。第二段在第一集成电路管芯和封装机之间的边界上方延伸。
在一些实施例中，所述导线还包括：第三段，具有沿与所述第二方向不同的第三方向延伸的第三纵向尺寸，其中，所述第二段设置在所述第一段和所述第三段之间。
在一些实施例中，沿着所述第一方向设置的第一线不平行于延伸穿过所述第一导电通孔的中心和所述第二导电通孔的中心的第二线。
在一些实施例中，所述第一线和所述第二线之间的角度为约30°至约60°。
在一些实施例中，所述第一段和所述第二段之间的角度为约120°至约150°。
在一些实施例中，所述导线还包括：第四段，在所述第一段和所述第二段之间，其中，所述第四段具有沿与所述第一方向和所述第二方向不同的第四方向延伸的第四纵向尺寸。
在一些实施例中，所述第二导电通孔延伸到所述密封剂中或者设置在所述密封剂上方。
在一些实施例中，所述的封装件还包括：第二集成电路管芯，与所述第一集成电路管芯相邻，其中，所述密封剂设置在所述第一集成电路管芯和所述第二集成电路管芯之间，并且所述第二导电通孔设置在所述第二集成电路上方。
根据另一实施例，一种器件包括第一集成电路管芯，第二集成电路管芯和第一集成电路管芯周围的密封剂。第一集成电路管芯的侧壁和密封剂的侧壁限定第一边界。该器件还包括延伸穿过密封剂并且电连接到第一集成电路管芯的多个通孔和在第一集成电路管芯和密封剂上方的再分布层。再分布层中的导线将第一集成电路管芯上方的第一导电通孔连接到第二导电通孔。导线包括在所述器件的平面视图中的所述第一导电通路和所述第一边界之间的第一弯曲部以及在所述器件的平面图中的所述第一边界与所述第二导电通孔之间的第二弯曲部。
在一些实施例中，所述第一段不平行于穿过所述第一导电通孔的中心和所述第二导电通孔的中心的线，并且所述第三段不平行于穿过所述第一导电通孔的中心和所述第二导电通孔的中心的线。
在一些实施例中，所述第一段和所述线之间的第一角度在约30°至约60°之间，并且所述第一段和所述第二段之间的第二角度在约120°至约150°之间。
在一些实施例中，所述第二段在所述第二集成电路管芯和所述密封剂之间的第二界面上方延伸。
在一些实施例中，所述第二导电通孔设置在邻近所述第一集成电路管芯的第二集成电路管芯上方，所述第二集成电路管芯的侧壁和所述密封剂的侧壁限定第二边界。
在一些实施例中，所述导线还包括：第四段，位于所述第一段和所述第二段之间，其中，所述第四段设置成与所述第一段和所述第二段不同的角度；以及第五段，位于所述第二段和所述第三段之间，其中，所述第五段设置成与所述第二段和所述第三段不同的角度。
根据另一实施例，一种器件包括第一集成电路管芯，第二集成电路管芯和设置在第一集成电路管芯和第二集成电路管芯之间的密封剂。该器件还包括延伸穿过密封剂并且电连接到第一集成电路管芯，第二集成电路管芯的多个通孔和第一集成电路管芯和密封剂上的再分布层。再分布层中的导线将第一集成电路管芯上的第一导电通孔连接到第二集成电路管芯上的第二导电通孔。导线包括第一集成电路管芯上方的第一段，在器件的平面图中以与第一段不同的角度设置的第二段，以及在第二集成电路管芯上方并且在设备的平面图中以不同于第二个段的角度设置的第三段。第二段在第一集成电路管芯与密封剂之间的第一界面上方延伸。
根据另一个实施例，一种方法包括将第一集成电路管芯密封在密封剂中并且在第一集成电路管芯和密封剂上方形成再分布层(RDL)。RDL包括在第一集成电路管芯上的第一导电通孔和将第一导电通孔电连接到第二导电通孔的导线。所述导线包括在所述第一集成电路管芯上方且沿着第一方向延伸的第一段，以与所述第一方向不同的第二方向上在所述第一集成电路管芯和所述密封剂之间的边界上延伸的第二段，以及沿着与第二方向不同的第三方向延伸的第三段。第二段设置在第一段和第三段之间。
在一些实施例中，所述导线还包括：第四段，在所述第一段和所述第二段之间，其中，所述第四段设置在与所述第一方向和所述第二方向不同的第四方向上。
在一些实施例中，所述第二导电通孔延伸穿过所述密封剂。
在一些实施例中，所述第二导电通孔设置在所述密封剂上方。
在一些实施例中，所述第二导电通孔设置在第二集成电路管芯和所述第一集成电路管芯上方。
在一些实施例中，所述第一段与延伸穿过所述第一导电通孔的中心和所述第二导电通孔的中心的线之间的角度为约30°至约60°。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (20)

1.一种封装件，包括：
第一集成电路管芯；
密封剂，围绕所述第一集成电路管芯；
导线，将第一导电通孔电连接到第二导电通孔，其中，所述导线包括：
第一段，在所述第一集成电路管芯上方，并且具有沿第一方向延伸的第一纵向尺寸；和
第二段，具有沿与所述第一方向不同的第二方向延伸的第二纵向尺寸，其中，所述第二段在所述第一集成电路管芯和所述密封剂之间的边界上方延伸。
2.根据权利要求1所述的封装件，其中，所述导线还包括：第三段，具有沿与所述第二方向不同的第三方向延伸的第三纵向尺寸，其中，所述第二段设置在所述第一段和所述第三段之间。
3.根据权利要求1所述的封装件，其中，沿着所述第一方向设置的第一段不平行于延伸穿过所述第一导电通孔的中心和所述第二导电通孔的中心的第一线。
4.根据权利要求3所述的封装件，其中，所述第一段和所述第一线之间的角度为约30°至约60°。
5.根据权利要求1所述的封装件，其中，所述第一段和所述第二段之间的角度为约120°至约150°。
6.根据权利要求1所述的封装件，其中，所述导线还包括：第四段，在所述第一段和所述第二段之间，其中，所述第四段具有沿与所述第一方向和所述第二方向不同的第四方向延伸的第四纵向尺寸。
7.根据权利要求1所述的封装件，其中，所述第二导电通孔延伸到所述密封剂中或者设置在所述密封剂上方。
8.根据权利要求1所述的封装件，还包括：第二集成电路管芯，与所述第一集成电路管芯相邻，其中，所述密封剂设置在所述第一集成电路管芯和所述第二集成电路管芯之间，并且所述第二导电通孔设置在所述第二集成电路管芯上方。
9.一种半导体器件，包括：
第一集成电路管芯；
第二集成电路管芯；
密封剂，设置在所述第一集成电路管芯和所述第二集成电路管芯之间；
多个通孔，延伸穿过所述密封剂并且电连接到所述第一集成电路管芯；
再分布层，在所述第一集成电路管芯、所述第二集成电路管芯和所述密封剂上方，其中，所述再分布层中的导线将所述第一集成电路管芯上方的第一导电通孔连接到所述第二集成电路管芯上方的第二导电通孔，并且所述导线包括：
第一段，在第一集成电路管芯上方；
第二段，在所述半导体器件的平面图中以与所述第一段不同的角度设置，其中，所述第二段在所述第一集成电路管芯和所述密封剂之间的第一界面上方延伸；和
第三段，在第二集成电路管芯上方并且在所述半导体器件的平面图中以与所述第二段不同的角度布置。
10.根据权利要求9所述的半导体器件，其中，所述第一段不平行于穿过所述第一导电通孔的中心和所述第二导电通孔的中心的线，并且所述第三段不平行于穿过所述第一导电通孔的中心和所述第二导电通孔的中心的线。
11.根据权利要求10所述的半导体器件，其中，所述第一段和所述线之间的第一角度在约30°至约60°之间，并且所述第一段和所述第二段之间的第二角度在约120°至约150°之间。
12.根据权利要求9所述的半导体器件，其中，所述第二段在所述第二集成电路管芯和所述密封剂之间的第二界面上方延伸。
13.根据权利要求9所述的半导体器件，其中，所述第二导电通孔设置在邻近所述第一集成电路管芯的第二集成电路管芯上方，所述第二集成电路管芯的侧壁和所述密封剂的侧壁限定第二边界。
14.根据权利要求9所述的半导体器件，其中，所述导线还包括：
第四段，位于所述第一段和所述第二段之间，其中，所述第四段设置成与所述第一段和所述第二段不同的角度；以及
第五段，位于所述第二段和所述第三段之间，其中，所述第五段设置成与所述第二段和所述第三段不同的角度。
15.一种形成半导体器件的方法，包括：
将第一集成电路管芯封装在密封剂中；
在所述第一集成电路管芯和所述密封剂上形成再分布层(RDL)，其中，所述再分布层包括：
第一导电通孔，在第一集成电路管芯上方；和
导线，将所述第一导电通孔电连接到第二导电通孔，其中，所述导线包括：
第一段，在所述第一集成电路管芯上方并且沿第一方向延伸；
第二段，以与第一方向不同的第二方向在所述第一集成电路管芯和所述密封剂之间的边界上延伸；和
第三段，以与所述第二方向不同的第三方向延伸，其中，所述第二段设置在所述第一段和所述第三段之间。
16.根据权利要求15所述的方法，其中，所述导线还包括：第四段，在所述第一段和所述第二段之间，其中，所述第四段设置在与所述第一方向和所述第二方向不同的第四方向上。
17.根据权利要求15所述的方法，其中，所述第二导电通孔延伸穿过所述密封剂。
18.根据权利要求15所述的方法，其中，所述第二导电通孔设置在所述密封剂上方。
19.根据权利要求15所述的方法，其中，所述第二导电通孔设置在第二集成电路管芯上方。
20.根据权利要求15所述的方法，其中，所述第一段与延伸穿过所述第一导电通孔的中心和所述第二导电通孔的中心的线之间的角度为约30°至约60°。
CN201710534227.8A 2016-09-09 2017-07-03 半导体封装件中的再分布层及其形成方法 Active CN107808870B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/261,202 US9741690B1 (en) 2016-09-09 2016-09-09 Redistribution layers in semiconductor packages and methods of forming same
US15/261,202 2016-09-09

Publications (2)

Publication Number Publication Date
CN107808870A CN107808870A (zh) 2018-03-16
CN107808870B true CN107808870B (zh) 2020-01-14

Family

ID=59581530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710534227.8A Active CN107808870B (zh) 2016-09-09 2017-07-03 半导体封装件中的再分布层及其形成方法

Country Status (5)

Country Link
US (4) US9741690B1 (zh)
KR (1) KR101908859B1 (zh)
CN (1) CN107808870B (zh)
DE (1) DE102017117810B4 (zh)
TW (1) TWI637473B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10062648B2 (en) 2016-02-26 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US10354114B2 (en) 2016-06-13 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor in InFO structure and formation method
US9741690B1 (en) 2016-09-09 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
KR101973431B1 (ko) * 2016-09-29 2019-04-29 삼성전기주식회사 팬-아웃 반도체 패키지
DE102018106038A1 (de) 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte schaltkreis-packages und verfahren zu deren herstellung
US10522436B2 (en) 2017-11-15 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization of semiconductor packages and structures resulting therefrom
DE102018105554A1 (de) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co. Ltd. Metallisierungsstrukturen in halbleiter-packages und verfahren zum ausbilden von diesen
US11410918B2 (en) 2017-11-15 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making an integrated circuit package including an integrated circuit die soldered to a bond pad of a carrier
TWI663781B (zh) * 2017-12-26 2019-06-21 國家中山科學研究院 多頻天線封裝結構
CN109962038A (zh) * 2017-12-26 2019-07-02 财团法人工业技术研究院 封装结构及其形成方法
US10361122B1 (en) * 2018-04-20 2019-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Processes for reducing leakage and improving adhesion
US10910323B2 (en) * 2018-08-20 2021-02-02 Mediatek Inc. Semiconductor package with reduced noise
US10665520B2 (en) * 2018-10-29 2020-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US10867929B2 (en) * 2018-12-05 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods of forming the same
US11195823B2 (en) * 2019-02-01 2021-12-07 Nanya Technology Corporation Semiconductor package and manufacturing method thereof
TWI718011B (zh) * 2019-02-26 2021-02-01 日商長瀨產業股份有限公司 嵌入式半導體封裝及其方法
US11456247B2 (en) * 2019-06-13 2022-09-27 Nanya Technology Corporation Semiconductor device and fabrication method for the same
US11264359B2 (en) * 2020-04-27 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Chip bonded to a redistribution structure with curved conductive lines
DE102021100006A1 (de) * 2020-04-27 2021-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und verfahren
US11670601B2 (en) 2020-07-17 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking via structures for stress reduction
US20220037243A1 (en) * 2020-07-31 2022-02-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method
KR20220031414A (ko) 2020-09-04 2022-03-11 삼성전자주식회사 반도체 패키지
JP2022083468A (ja) * 2020-11-25 2022-06-06 ソニーグループ株式会社 半導体装置
US11594477B2 (en) * 2021-04-15 2023-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing semiconductor package
US20230063726A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure and manufacturing method thereof
WO2023179496A1 (en) * 2022-03-25 2023-09-28 Mediatek Inc. Redistribution layer structure for high-density semiconductor package assembly

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104658989A (zh) * 2013-11-22 2015-05-27 台湾积体电路制造股份有限公司 形成封装件衬底的机制
CN105280599A (zh) * 2014-05-28 2016-01-27 台湾积体电路制造股份有限公司 用于半导体器件的接触焊盘

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3093476B2 (ja) * 1992-08-31 2000-10-03 ローム株式会社 電子部品およびその実装方法
US6451624B1 (en) 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
US7459781B2 (en) * 2003-12-03 2008-12-02 Wen-Kun Yang Fan out type wafer level package structure and method of the same
DE102005026229B4 (de) * 2004-06-08 2006-12-07 Samsung Electronics Co., Ltd., Suwon Halbleiter-Package, das ein Neuverteilungsmuster enthält, und Verfahren zu dessen Herstellung
KR100753528B1 (ko) 2006-01-04 2007-08-30 삼성전자주식회사 웨이퍼 레벨 패키지 및 이의 제조 방법
US7446352B2 (en) * 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US7635915B2 (en) * 2006-04-26 2009-12-22 Cree Hong Kong Limited Apparatus and method for use in mounting electronic elements
US8193034B2 (en) 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
US8829663B2 (en) * 2007-07-02 2014-09-09 Infineon Technologies Ag Stackable semiconductor package with encapsulant and electrically conductive feed-through
SG148901A1 (en) * 2007-07-09 2009-01-29 Micron Technology Inc Packaged semiconductor assemblies and methods for manufacturing such assemblies
KR20090006357A (ko) 2007-07-11 2009-01-15 주식회사 포스코 휘발성 실록세인 화합물을 함유한 바이오가스 정제방법
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
JP5230997B2 (ja) * 2007-11-26 2013-07-10 新光電気工業株式会社 半導体装置
US8049320B2 (en) * 2008-02-19 2011-11-01 Texas Instruments Incorporated Integrated circuit stacked package precursors and stacked packaged devices and systems therefrom
JP2010016258A (ja) * 2008-07-04 2010-01-21 Panasonic Corp 半導体集積回路装置
US8884422B2 (en) 2009-12-31 2014-11-11 Stmicroelectronics Pte Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
EP2557597A4 (en) 2010-04-07 2014-11-26 Shimadzu Corp RADIATION DETECTOR AND METHOD FOR MANUFACTURING SAME
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
CN103620762B (zh) 2011-10-21 2016-08-17 松下电器产业株式会社 半导体装置
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US8779592B2 (en) 2012-05-01 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via-free interconnect structure with self-aligned metal line interconnections
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9711465B2 (en) * 2012-05-29 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna cavity structure for integrated patch antenna in integrated fan-out packaging
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9543260B2 (en) 2013-08-02 2017-01-10 Infineon Technologies Ag Segmented bond pads and methods of fabrication thereof
US9741690B1 (en) 2016-09-09 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US11158619B2 (en) 2016-10-31 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US9773753B1 (en) 2016-11-18 2017-09-26 Advanced Semiconductor Engineering, Inc. Semiconductor devices and methods of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104658989A (zh) * 2013-11-22 2015-05-27 台湾积体电路制造股份有限公司 形成封装件衬底的机制
CN105280599A (zh) * 2014-05-28 2016-01-27 台湾积体电路制造股份有限公司 用于半导体器件的接触焊盘

Also Published As

Publication number Publication date
KR101908859B1 (ko) 2018-10-16
US20180076175A1 (en) 2018-03-15
KR20180028920A (ko) 2018-03-19
US11508695B2 (en) 2022-11-22
DE102017117810B4 (de) 2022-03-10
DE102017117810A1 (de) 2018-03-15
TWI637473B (zh) 2018-10-01
US10475768B2 (en) 2019-11-12
US9741690B1 (en) 2017-08-22
CN107808870A (zh) 2018-03-16
US10950577B2 (en) 2021-03-16
US20210193618A1 (en) 2021-06-24
US20200058616A1 (en) 2020-02-20
TW201810565A (zh) 2018-03-16

Similar Documents

Publication Publication Date Title
CN107808870B (zh) 半导体封装件中的再分布层及其形成方法
US11652063B2 (en) Semiconductor package and method of forming the same
CN108010854B (zh) 封装件及其形成方法
US11682655B2 (en) Semiconductor packages and methods of forming the same
US11189603B2 (en) Semiconductor packages and methods of forming same
CN109786266B (zh) 半导体封装件及其形成方法
CN109786267B (zh) 半导体封装件和方法
CN107833864B (zh) 封装结构及其形成方法
CN108987380B (zh) 半导体封装件中的导电通孔及其形成方法
US11728249B2 (en) Semiconductor package and method
CN108122880B (zh) 半导体装置的制造方法
US11158619B2 (en) Redistribution layers in semiconductor packages and methods of forming same
US20230335536A1 (en) Semiconductor Packages and Methods of Forming the Same
US20230335471A1 (en) Semiconductor packages

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant