DE102017118183B4 - Halbleiter-Packages mit Dummy-Verbindern und Verfahren zu deren Herstellung - Google Patents

Halbleiter-Packages mit Dummy-Verbindern und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102017118183B4
DE102017118183B4 DE102017118183.0A DE102017118183A DE102017118183B4 DE 102017118183 B4 DE102017118183 B4 DE 102017118183B4 DE 102017118183 A DE102017118183 A DE 102017118183A DE 102017118183 B4 DE102017118183 B4 DE 102017118183B4
Authority
DE
Germany
Prior art keywords
connectors
package
dummy
functional
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017118183.0A
Other languages
English (en)
Other versions
DE102017118183A1 (de
Inventor
Chen-Shien Chen
Hsiu-Jen Lin
Ming-Chih Yew
Ming-Da Cheng
Yi-Jen LAI
Yu-Tse Su
Sey-Ping Sun
Yang-Che CHEN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/669,563 external-priority patent/US10276548B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102017118183A1 publication Critical patent/DE102017118183A1/de
Application granted granted Critical
Publication of DE102017118183B4 publication Critical patent/DE102017118183B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Package mit:einem ersten Package (200), das Folgendes aufweist:einen ersten integrierten Schaltkreis-Die (114),ein Verkapselungsmaterial (130) um den ersten integrierten Schaltkreis-Die (114), undeine Umverteilungsschicht (106) über dem Verkapselungsmaterial (130) und dem ersten integrierten Schaltkreis-Die (114);einem zweiten Package (300), das mittels einer Mehrzahl von funktionellen Verbindern (314) an das erste Package (200) gebondet ist, wobei die funktionellen Verbinder (314) und die Umverteilungsschicht (106) einen zweiten integrierten Schaltkreis-Die (308) des zweiten Packages (300) elektrisch mit dem ersten integrierten Schaltkreis-Die (114) verbinden; undeiner Mehrzahl von Dummy-Verbindern (316), die zwischen dem ersten Package (200) und dem zweiten Package (300) angeordnet sind, wobei jeder der Mehrzahl von Dummy-Verbindern (316) einen Lotbereich aufweist, wobei ein Ende jedes der Mehrzahl von Dummy-Verbindern (316), das zu dem ersten Package (200) zeigt, von dem ersten Package (200) physisch getrennt ist.

Description

  • Die Erfindung betrifft ein Package mit einem ersten Package, das Folgendes aufweist: einen ersten integrierten Schaltkreis-Die, ein Verkapselungsmaterial um den ersten integrierten Schaltkreis-Die, und eine Umverteilungsschicht über dem Verkapselungsmaterial und dem ersten integrierten Schaltkreis-Die; einem zweiten Package, das mittels einer Mehrzahl von funktionellen Verbindern an das erste Package gebondet ist, wobei die funktionellen Verbinder und die Umverteilungsschicht einen zweiten integrierten Schaltkreis-Die des zweiten Packages elektrisch mit dem ersten integrierten Schaltkreis-Die verbinden; und einer Mehrzahl von Dummy-Verbindern, die zwischen dem ersten Package und dem zweiten Package angeordnet sind, wobei jeder der Mehrzahl von Dummy-Verbindern einen Lotbereich aufweist, wobei ein Ende jedes der Mehrzahl von Dummy-Verbindern, das zu dem ersten Package zeigt, von dem ersten Package physisch getrennt ist. Ein Halbleiter-Package ist bekannt aus der Druckschrift US 2015 / 0 255 432 A1. Ein weiteres Halbleiter-Package ist bekannt aus der Druckschrift US 2015 / 0 004 751 A1.
  • Hintergrund der Erfindung
  • Die Halbleiter-Branche hat ein rasches Wachstum auf Grund von ständigen Verbesserungen bei der Integrationsdichte verschiedener elektronischer Komponenten (z. B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) erfahren. Größtenteils ist die Verbesserung der Integrationsdichte auf wiederholte Reduzierungen der kleinsten Strukturbreite zurückzuführen, wodurch mehr Komponenten auf einer gegebenen Fläche integriert werden können. Da die Forderung nach einer Verkleinerung von elektronischen Bauelementen stärker geworden ist, ist ein Bedarf an kreativeren Verkappungsverfahren für Halbleiter-Dies entstanden. Ein Beispiel für solche Verkappungssysteme ist die Package-auf-Package(PoP)-Technologie. Bei einem PoP-Bauelement wird ein oberes Halbleiter-Package auf ein unteres Halbleiter-Package gestapelt, um einen hohen Integrationsgrad und eine hohe Komponentendichte zu erzielen. Die PoP-Technologie ermöglicht im Allgemeinen die Herstellung von Halbleiter-Bauelementen mit verbesserten Funktionalitäten und kleinen Anschlussflächen auf einer Leiterplatte (PCB).
  • Figurenliste
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
    • Die 1 bis 20 und 21A und 21B zeigen Schnittansichten von Zwischenstufen bei einem Prozess zur Herstellung einer ersten Package-Struktur und zum Befestigen weiterer Package-Strukturen an dem ersten Package gemäß einigen Ausführungsformen.
    • Die 22, 23A bis 23D, 24A bis 24I und 25 zeigen Draufsichten von Verbinder-Konfigurationen gemäß einigen Ausführungsformen.
    • 26 zeigt eine Schnittansicht einer Zwischenstufe bei einem Prozess zum Aufbringen einer Unterfüllung gemäß einigen Ausführungsformen.
    • Die 27A bis 27C und 28A bis 28C zeigen Aufsichten von Unterfüllungs-Wellenfronten bei Simulationsprüfungen gemäß einigen Ausführungsformen.
    • 29 zeigt eine Schnittansicht einer Zwischenstufe bei einem Prozess zum Befestigen weiterer Package-Strukturen an dem ersten Package gemäß einigen Ausführungsformen.
    • 30 zeigt eine Schnittansicht eines Halbleiter-Package gemäß einigen Ausführungsformen.
    • Die 31A bis 31C zeigen perspektivische Darstellungen von Dummy-Verbindern gemäß einigen Ausführungsformen.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereit. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt ausgebildet werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so ausgebildet werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen des in Gebrauch oder in Betrieb befindlichen Bauelements umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.
  • Ausführungsformen, die hier erörtert werden, können in einem speziellen Zusammenhang erörtert werden, und zwar in Zusammenhang mit einer Package-Struktur [z. B. einer Package-auf-Package-Struktur (PoP-Struktur)], die Dummy-Verbinder hat, die zwischen einer ersten Package-Komponente und einer zweiten Package-Komponente angeordnet sind. Bei einer Ausführungsform ist die zweite Package-Komponente ein Speicher-Package [das z. B. ein oder mehrere Dynamischer-Direktzugriffsspeicher(DRAM)-Dies hat], das mittels funktioneller Verbinder physisch und elektrisch mit der ersten Package-Komponente [z. B. einem integrierten Fan-out(InFO)-Package, das einen Logik-Die und Umverteilungsstrukturen hat] verbunden ist. Die Dummy-Verbinder können physisch und/oder elektrisch von funktionellen Schaltungen der ersten Package-Komponente (z. B. des Logik-Die und der Umverteilungsstrukturen) getrennt sein. Bei einigen Ausführungsformen können die Dummy-Verbinder auch von funktionellen Schaltungen der zweiten Package-Komponente elektrisch getrennt sein.
  • Die funktionellen Verbinder können an einer Peripherie der ersten und der zweiten Package-Komponente in einer Aufsicht angeordnet sein. Die Dummy-Verbinder können auch in einem mittleren Bereich der ersten und der zweiten Package-Komponente in der Aufsicht angeordnet sein. Bei einigen Ausführungsformen können die funktionellen Verbinder in der Aufsicht die Dummy-Verbinder umschließen. Nachdem die erste und die zweite Package-Komponente aneinander gebondet worden sind, kann eine Unterfüllung zwischen der ersten und der zweiten Package-Komponente und um die funktionellen Verbinder und die Dummy-Verbinder aufgebracht werden. Es ist festgestellt worden, dass durch Verwenden von Dummy-Verbindern in verschiedenen beispielhaften Packages eine Wellenfront der Unterfüllung während des Aufbringens abgeflacht werden kann. Die abgeflachte Wellenfront kann Defekte (z. B. das Vorhandensein und/oder die Größe von Hohlräumen) in der Unterfüllung zwischen der ersten und der zweiten Package-Komponente reduzieren. Im Vergleich zu Ausführungsformen ohne Dummy-Verbinder können Unterfüllungsdefekte (z. B. Hohlräume) reduziert werden, was zu einer höheren Ausbeute und weniger Herstellungsdefekten vor und nach der Zuverlässigkeitsprüfung führen kann. Zum Beispiel können größere Hohlräume oder eine größere Menge von Hohlräumen zu einem Popcorn-Effekt nach der Zuverlässigkeitsprüfung führen, was einen Package-Ausfall verursachen kann. Durch Verwenden von Dummy-Verbindern können die Menge und Größe dieser Hohlräume reduziert werden.
  • Darüber hinaus können die Grundsätze der vorliegenden Erfindung auf eine Package-Struktur mit funktionellen Verbindern, die zwei Package-Komponenten bonden, angewendet werden. Weitere Ausführungsformen sehen weitere Anwendungsmöglichkeiten vor, wie etwa andere Package-Typen oder andere Konfigurationen, die ein Durchschnittsfachmann beim Lesen der Beschreibung ohne Weiteres erkennen dürfte. Es ist zu beachten, dass Ausführungsformen, die hier erörtert werden, nicht unbedingt jede Komponente oder jedes Element erläutern, die/das in einer Struktur vorhanden sein kann. Zum Beispiel können Mehrfachdarstellungen einer Komponente in einer Figur weggelassen werden, zum Beispiel wenn die Erörterung nur einer Komponente ausreicht, um Aspekte der Ausführungsform zu vermitteln. Weiterhin können Verfahrens-Ausführungsformen, die hier erörtert werden, als Ausführungsformen erörtert werden, die in einer speziellen Reihenfolge ausgeführt werden, aber andere Verfahrens-Ausführungsformen können in jeder logischen Reihenfolge ausgeführt werden.
  • Die 1 bis 20 zeigen Schnittansichten von Zwischenstufen bei einem Prozess zur Herstellung einer ersten Package-Komponente gemäß einigen Ausführungsformen. 1 zeigt ein Trägersubstrat 100 und eine Ablöseschicht 102, die auf dem Trägersubstrat 100 hergestellt ist. Weiterhin sind ein erster Package-Bereich 600 und ein zweiter Package-Bereich 602 für die Herstellung eines ersten Package bzw. eines zweiten Package dargestellt.
  • Das Trägersubstrat 100 kann ein Glas-Trägersubstrat, ein Keramik-Trägersubstrat oder dergleichen sein. Das Trägersubstrat 100 kann ein Wafer sein, sodass mehrere Packages gleichzeitig auf dem Trägersubstrat 100 hergestellt werden können. Die Ablöseschicht 102 kann aus einem Material auf Polymerbasis bestehen, das entlang dem Trägersubstrat 100 von den darüber befindlichen Strukturen entfernt werden kann, die in nachfolgenden Schritten hergestellt werden. Bei einigen Ausführungsformen ist die Ablöseschicht 102 ein sich durch Wärme ablösendes Material auf Epoxidbasis, das bei Erwärmung sein Haftvermögen verliert, wie etwa eine LTHC-Ablösebeschichtung (LTHC: light-to-heat conversion; Licht-Wärme-Umwandlung). Bei anderen Ausführungsformen kann die Ablöseschicht 102 ein Ultraviolett(UV)-Klebstoff sein, der sein Haftvermögen bei Bestrahlung mit UV-Licht verliert.
  • Die Ablöseschicht 102 kann als eine Flüssigkeit aufgebracht werden und gehärtet werden, oder sie kann eine Laminatschicht, die auf das Trägersubstrat 100 geschichtet ist, oder dergleichen sein. Die Oberseite der Ablöseschicht 102 kann nivelliert sein und kann einen hohen Koplanaritätsgrad haben.
  • In 2 werden eine dielektrische Schicht 104 und eine Metallisierungsstruktur 106 (die gelegentlich als Umverteilungsschicht 106 oder Umverteilungsleitung 106 bezeichnet wird) hergestellt. Wie in 2 gezeigt ist, wird eine dielektrische Schicht 104 auf der Ablöseschicht 102 hergestellt. Die Unterseite der dielektrischen Schicht 104 kann in Kontakt mit der Oberseite der Ablöseschicht 102 sein. Bei einigen Ausführungsformen besteht die dielektrische Schicht 104 aus einem Polymer, wie etwa Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen. Bei anderen Ausführungsformen besteht die dielektrische Schicht 104 aus einem Nitrid, wie etwa Siliziumnitrid, einem Oxid, wie etwa Siliziumoxid, Phosphorsilicatglas (PSG), Borsilicatglas (BSG), Borphosphorsilicatglas (BPSG) oder dergleichen. Die dielektrische Schicht 104 kann mit einem geeigneten Abscheidungsverfahren hergestellt werden, wie etwa Schleuderbeschichtung, chemische Aufdampfung (CVD), Laminierung oder dergleichen, oder einer Kombination davon.
  • Die Metallisierungsstruktur 106 wird auf der dielektrischen Schicht 104 hergestellt. Als ein Beispiel für die Herstellung der Metallisierungsstruktur 106 wird eine Seed-Schicht (nicht dargestellt) über der dielektrischen Schicht 104 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine einfache Schicht oder eine Verbundschicht sein kann, die eine Mehrzahl von Teilschichten aufweist, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird ein Fotoresist auf der Seed-Schicht hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht der Metallisierungsstruktur 106. Durch die Strukturierung werden Öffnungen durch das Fotoresist hergestellt, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitendes Material abgeschieden. Das leitende Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitende Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden das Fotoresist und die Teile der Seed-Schicht entfernt, auf denen das leitende Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablöse- oder Stripping-Verfahren entfernt werden, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen. Nachdem das Fotoresist entfernt worden ist, werden die freigelegten Teile der Seed-Schicht entfernt, wie etwa mit einem geeigneten Ätzverfahren, zum Beispiel Nass- oder Trockenätzung. Die verbleibenden Teile der Seed-Schicht und das leitende Material bilden die Metallisierungsstruktur 106.
  • In 3 wird eine dielektrische Schicht 108 auf der Metallisierungsstruktur 106 und der dielektrischen Schicht 104 hergestellt. Bei einigen Ausführungsformen besteht die dielektrische Schicht 108 aus einem Polymer, das ein lichtempfindliches Material, wie etwa PBO, Polyimid, BCB oder dergleichen, sein kann und unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei anderen Ausführungsformen besteht die dielektrische Schicht 108 aus einem Nitrid, wie etwa Siliziumnitrid, einem Oxid, wie etwa Siliziumoxid, PSG, BSG, BPSG oder dergleichen. Die dielektrische Schicht 108 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen, oder eine Kombination davon hergestellt werden. Die dielektrische Schicht 108 wird dann strukturiert, um Öffnungen herzustellen, um Teile der Metallisierungsstruktur 106 freizulegen. Die Strukturierung kann mit einem geeigneten Verfahren durchgeführt werden, wie etwa durch Belichten der dielektrischen Schicht 108, wenn die dielektrische Schicht 108 ein lichtempfindliches Material ist, oder durch Ätzen, zum Beispiel durch anisotropes Ätzen.
  • Die dielektrischen Schichten 104 und 108 und die Metallisierungsstruktur 106 können als rückseitige Umverteilungsstruktur 110 bezeichnet werden. Wie gezeigt ist, weist die rückseitige Umverteilungsstruktur 110 die zwei dielektrischen Schichten 104 und 108 und eine Metallisierungsstruktur 106 auf. Bei anderen Ausführungsformen kann die rückseitige Umverteilungsstruktur 110 jede Anzahl von dielektrischen Schichten, Metallisierungsstrukturen und Durchkontaktierungen aufweisen. Durch Wiederholen der Prozesse zur Herstellung der Metallisierungsstruktur 106 und der dielektrischen Schicht 108 können eine oder mehrere weitere Metallisierungsstrukturen und dielektrische Schichten in der rückseitigen Umverteilungsstruktur 110 hergestellt werden. Während der Herstellung einer Metallisierungsstruktur können Durchkontaktierungen dadurch hergestellt werden, dass die Seed-Schicht und das leitende Material der Metallisierungsstruktur in der Öffnung der darunter befindlichen dielektrischen Schicht abgeschieden werden. Die Durchkontaktierungen können daher die verschiedenen Metallisierungsstrukturen physisch und elektrisch miteinander verbinden.
  • Weiterhin werden in 3 Durchkontaktierungen 112 hergestellt. Als ein Beispiel für die Herstellung der Durchkontaktierungen 112 wird eine Seed-Schicht über der rückseitigen Umverteilungsstruktur 110, z. B. der dielektrischen Schicht 108 und den freigelegten Teilen der Metallisierungsstruktur 106, hergestellt, wie gezeigt ist. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine einfache Schicht oder eine Verbundschicht sein kann, die eine Mehrzahl von Teilschichten aufweist, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird ein Fotoresist auf der Seed-Schicht hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht den Durchkontaktierungen. Durch die Strukturierung werden Öffnungen durch das Fotoresist hergestellt, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitendes Material abgeschieden. Das leitende Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitende Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden das Fotoresist und die Teile der Seed-Schicht entfernt, auf denen das leitende Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablöse- oder Stripping-Verfahren entfernt werden, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen. Nachdem das Fotoresist entfernt worden ist, werden die freigelegten Teile der Seed-Schicht entfernt, wie etwa mit einem geeigneten Ätzverfahren, zum Beispiel Nass- oder Trockenätzung. Die verbleibenden Teile der Seed-Schicht und das leitende Material bilden die Metallisierungsstruktur 106.
  • In 4 werden integrierte Schaltkreis-Dies 114 mittels eines Klebstoffs 116 an die dielektrische Schicht 108 angeklebt. Wie in 4 gezeigt ist, werden zwei integrierte Schaltkreis-Dies 114 jeweils in den ersten Package-Bereich 600 und den zweiten Package-Bereich 602 geklebt, und bei anderen Ausführungsformen können mehr oder weniger integrierte Schaltkreis-Dies 114 in jeden Bereich geklebt werden. Zum Beispiel kann bei einer Ausführungsform nur ein integrierter Schaltkreis-Die 114 in jeden Bereich geklebt werden. Die integrierten Schaltkreis-Dies 114 können logische Dies (z. B. ein Zentrale-Verarbeitungseinheits-Die, ein Microcontroller-Die usw.), Speicher-Dies [z. B. ein Dynamischer-RAM(DRAM)-Die, ein Statischer-RAM(SRAM)-Die usw.], Power-Management-Dies [z. B. ein integrierter Power-Management-Schaltkreis(PMIC)-Die], Hochfrequenz-Dies, Sensor-Dies, Mikroelektromagnetisches-System(MEMS)-Dies, Signalverarbeitungs-Dies [z. B. ein Digitale-Signalverarbeitungs(DSP)-Die], Front-End-Dies [z. B. analoge Front-End(AFE)-Dies] oder dergleichen oder eine Kombination davon sein. Außerdem können bei einigen Ausführungsformen die integrierten Schaltkreis-Dies 114 unterschiedliche Größen (z. B. unterschiedliche Höhen und/oder Flächeninhalte) haben, und bei anderen Ausführungsformen können die integrierten Schaltkreis-Die 114 die gleiche Größe (z. B. die gleiche Höhe und/oder den gleichen Flächeninhalt) haben.
  • Bevor die integrierten Schaltkreis-Dies 114 an die dielektrische Schicht 108 angeklebt werden, können sie mit geeigneten Fertigungsverfahren bearbeitet werden, um integrierte Schaltkreise in den integrierten Schaltkreis-Dies 114 herzustellen. Zum Beispiel weisen die integrierten Schaltkreis-Dies 114 jeweils ein Halbleitersubstrat 118, wie etwa dotiertes oder undotiertes Silizium, oder eine aktive Schicht eines SOI-Substrats (SOI: Halbleiter auf Isolator) auf. Das Halbleitersubstrat kann Folgendes umfassen: ein anderes Halbleitermaterial, wie etwa Germanium; einen Verbindungshalbleiter, wie etwa Siliziumcarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, wie etwa SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon. Weitere Substrate, wie etwa Mehrschicht- oder Gradient-Substrate, können ebenfalls verwendet werden. Bauelemente, wie etwa Transistoren, Dioden, Kondensatoren, Widerstände usw., können in und/oder auf dem Halbleitersubstrat 118 hergestellt werden und können durch Verbindungsstrukturen 120, die zum Beispiel von Metallisierungsstrukturen in einer oder mehreren dielektrischen Schichten auf dem Halbleitersubstrat 118 gebildet werden, miteinander verbunden werden, um einen integrierten Schaltkreis herzustellen.
  • Die integrierten Schaltkreis-Dies 114 weisen weiterhin Pads 122, wie etwa Aluminium-Pads, auf, zu denen äußere Anschlüsse hergestellt werden. Die Pads 122 befinden sich auf Seiten, die als aktive Seiten der jeweiligen integrierten Schaltkreis-Dies 114 bezeichnet werden können. Auf den integrierten Schaltkreis-Dies 114 und auf Teilen der Pads 122 befinden sich Passivierungsschichten 124. Öffnungen verlaufen durch die Passivierungsschichten 124 zu den Pads 122. In den Öffnungen durch die Passivierungsschichten 124 sind Die-Verbinder 126, wie etwa leitende Säulen (die zum Beispiel ein Metall wie Kupfer aufweisen), angeordnet, die mechanisch und elektrisch mit den jeweiligen Pads 122 verbunden sind. Die Die-Verbinder 126 können zum Beispiel durch Plattierung oder dergleichen hergestellt werden. Die Die-Verbinder 126 verbinden die jeweiligen integrierten Schaltkreise der integrierten Schaltkreis-Dies 114 elektrisch.
  • Auf den aktiven Seiten der integrierten Schaltkreis-Dies 114, wie etwa auf den Passivierungsschichten 124 und den Die-Verbindern 126, ist ein dielektrisches Material 128 angeordnet. Das dielektrische Material 128 kapselt die Die-Verbinder 126 seitlich ein und endet seitlich mit den jeweiligen integrierten Schaltkreis-Dies 114. Das dielektrische Material 128 kann ein Polymer, wie etwa PBO, Polyimid, BCB oder dergleichen; ein Nitrid, wie etwa Siliziumnitrid oder dergleichen; ein Oxid, wie etwa Siliziumoxid; PSG, BSG, BPSG oder dergleichen; ein ähnliches Material oder eine Kombination davon sein und kann zum Beispiel durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen hergestellt werden.
  • Der Klebstoff 116 befindet sich auf den Rückseiten der integrierten Schaltkreis-Dies 114 und verklebt die integrierten Schaltkreis-Dies 114 mit der rückseitigen Umverteilungsstruktur 110, wie etwa der dielektrischen Schicht 108 in der Darstellung. Der Klebstoff 116 kann jeder geeignete Klebstoff, ein Epoxidharz, eine Die-Befestigungsschicht (die attach film; DAF) oder dergleichen sein. Der Klebstoff 116 kann auf eine Rückseite der integrierten Schaltkreis-Dies 114, wie etwa auf eine Rückseite des jeweiligen Halbleiterwafers, aufgebracht werden, oder er kann über der Oberfläche des Trägersubstrats 100 aufgebracht werden. Die integrierten Schaltkreis-Dies 114 können zum Beispiel durch Zersägen oder Zertrennen vereinzelt werden und können mittels des Klebstoffs 116 unter Verwendung zum Beispiel eines Pick-and-Place-Geräts an die dielektrische Schicht 108 angeklebt werden.
  • In 5 wird ein Verkapselungsmaterial 130 auf den verschiedenen Komponenten abgeschieden. Das Verkapselungsmaterial 130 kann eine Formmasse, ein Epoxidharz oder dergleichen sein und kann durch Formpressen, Transferpressen oder dergleichen aufgebracht werden. Nach dem Härten kann das Verkapselungsmaterial 130 einem Schleifprozess unterzogen werden, um die Durchkontaktierungen 112 und die Die-Verbinder 126 freizulegen. Die Oberseiten der Durchkontaktierungen 112, der Die-Verbinder 126 und des Verkapselungsmaterials 130 sind nach dem Schleifprozess koplanar. Bei einigen Ausführungsformen kann das Schleifen entfallen, zum Beispiel wenn die Durchkontaktierungen 112 und die Die-Verbinder 126 bereits freigelegt sind.
  • In den 6 bis 15 und 19 wird eine vorderseitige Umverteilungsstruktur 160 hergestellt. Wie in 19 dargestellt ist, weist die vorderseitige Umverteilungsstruktur 160 dielektrische Schichten 132, 140, 148 und 156 und Metallisierungsstrukturen 138, 146 und 154 auf (die gelegentlich auch als Umverteilungsschichten 138, 146 und 154 oder als Umverteilungsleitungen 138, 146 und 154 bezeichnet werden).
  • In 6 wird die dielektrische Schicht 132 auf dem Verkapselungsmaterial 130, den Durchkontaktierungen 112 und den Die-Verbindern 126 abgeschieden. Bei einigen Ausführungsformen wird die dielektrische Schicht 132 aus einem Polymer hergestellt, das ein lichtempfindliches Material, wie etwa PBO, Polyimid, BCB oder dergleichen, sein kann, das unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei weiteren Ausführungsformen besteht die dielektrische Schicht 132 aus einem Nitrid, wie etwa Siliziumnitrid, einem Oxid, wie etwa Siliziumoxid, PSG, BSG, BPSG oder dergleichen. Die dielektrische Schicht 132 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden.
  • In 7 wird dann die dielektrische Schicht 132 strukturiert. Durch die Strukturierung entstehen Öffnungen, um Teile der Durchkontaktierungen 112 und der Die-Verbinder 126 freizulegen. Die Strukturierung kann mit einem geeigneten Verfahren durchgeführt werden, wie etwa durch Belichten der dielektrischen Schicht 132, wenn die dielektrische Schicht 132 ein lichtempfindliches Material ist, oder durch Ätzung, zum Beispiel anisotrope Ätzung. Wenn die dielektrische Schicht 132 ein lichtempfindliches Material ist, kann sie nach der Belichtung entwickelt werden.
  • In 8 wird die Metallisierungsstruktur 138 mit Durchkontaktierungen auf der dielektrischen Schicht 132 hergestellt. Als ein Beispiel für die Herstellung der Metallisierungsstruktur 138 wird eine Seed-Schicht (nicht dargestellt) über der dielektrischen Schicht 132 und in Öffnungen durch die dielektrische Schicht 132 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine Einfachschicht oder eine Verbundschicht sein kann, die eine Mehrzahl von Teilschichten umfasst, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird ein Fotoresist auf der Seed-Schicht hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht der Metallisierungsstruktur 138. Durch die Strukturierung entstehen Öffnungen durch das Fotoresist, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitendes Material abgeschieden. Das leitende Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitende Material kann ein Metall aufweisen, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Dann werden das Fotoresist und die Teile der Seed-Schicht entfernt, auf denen das leitende Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablöse- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden auch die freigelegten Teile der Seed-Schicht zum Beispiel mit einem geeigneten Ätzverfahren entfernt, wie etwa Nass- oder Trockenätzung. Die verbleibenden Teile der Seed-Schicht und das leitende Material bilden die Metallisierungsstruktur 138 und die Durchkontaktierungen. Die Durchkontaktierungen werden in den Öffnungen durch die dielektrische Schicht 132 z. B. zu den Durchkontaktierungen 112 und/oder den Die-Verbindern 126 hergestellt.
  • In 9 wird die dielektrische Schicht 140 auf der Metallisierungsstruktur 138 und der dielektrischen Schicht 132 abgeschieden. Bei einigen Ausführungsformen wird die dielektrische Schicht 140 aus einem Polymer hergestellt, das ein lichtempfindliches Material, wie etwa PBO, Polyimid, BCB oder dergleichen, sein kann, das unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei weiteren Ausführungsformen besteht die dielektrische Schicht 140 aus einem Nitrid, wie etwa Siliziumnitrid, einem Oxid, wie etwa Siliziumoxid, PSG, BSG, BPSG oder dergleichen. Die dielektrische Schicht 140 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden.
  • In 10 wird dann die dielektrische Schicht 140 strukturiert. Durch die Strukturierung entstehen Öffnungen, um Teile der Metallisierungsstruktur 138 freizulegen. Die Strukturierung kann mit einem geeigneten Verfahren durchgeführt werden, wie etwa durch Belichten der dielektrischen Schicht 140, wenn die dielektrische Schicht ein lichtempfindliches Material ist, oder durch Ätzung, zum Beispiel anisotrope Ätzung. Wenn die dielektrische Schicht 140 ein lichtempfindliches Material ist, kann sie nach der Belichtung entwickelt werden.
  • In 11 wird die Metallisierungsstruktur 146 mit Durchkontaktierungen auf der dielektrischen Schicht 140 hergestellt. Als ein Beispiel für die Herstellung der Metallisierungsstruktur 146 wird eine Seed-Schicht (nicht dargestellt) über der dielektrischen Schicht 140 und in Öffnungen durch die dielektrische Schicht 140 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine Einfachschicht oder eine Verbundschicht sein kann, die eine Mehrzahl von Teilschichten umfasst, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird ein Fotoresist auf der Seed-Schicht hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht der Metallisierungsstruktur 146. Durch die Strukturierung entstehen Öffnungen durch das Fotoresist, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitendes Material abgeschieden. Das leitende Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitende Material kann ein Metall umfassen, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Dann werden das Fotoresist und die Teile der Seed-Schicht entfernt, auf denen das leitende Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablöse- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden auch die freigelegten Teile der Seed-Schicht zum Beispiel mit einem geeigneten Ätzverfahren entfernt, wie etwa Nass- oder Trockenätzung. Die verbleibenden Teile der Seed-Schicht und das leitende Material bilden die Metallisierungsstruktur 146 und die Durchkontaktierungen. Die Durchkontaktierungen werden in den Öffnungen durch die dielektrische Schicht 140 z. B. zu Teilen der Metallisierungsstruktur 138 hergestellt.
  • In 12 wird die dielektrische Schicht 148 auf der Metallisierungsstruktur 146 und der dielektrischen Schicht 140 abgeschieden. Bei einigen Ausführungsformen wird die dielektrische Schicht 148 aus einem Polymer hergestellt, das ein lichtempfindliches Material, wie etwa PBO, Polyimid, BCB oder dergleichen, sein kann, das unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei weiteren Ausführungsformen besteht die dielektrische Schicht 148 aus einem Nitrid, wie etwa Siliziumnitrid, einem Oxid, wie etwa Siliziumoxid, PSG, BSG, BPSG oder dergleichen. Die dielektrische Schicht 148 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden.
  • In 13 wird dann die dielektrische Schicht 148 strukturiert. Durch die Strukturierung entstehen Öffnungen, um Teile der Metallisierungsstruktur 146 freizulegen. Die Strukturierung kann mit einem geeigneten Verfahren durchgeführt werden, wie etwa durch Belichten der dielektrischen Schicht 148, wenn die dielektrische Schicht ein lichtempfindliches Material ist, oder durch Ätzung, zum Beispiel anisotrope Ätzung. Wenn die dielektrische Schicht 148 ein lichtempfindliches Material ist, kann sie nach der Belichtung entwickelt werden.
  • In 14 wird die Metallisierungsstruktur 154 mit Durchkontaktierungen auf der dielektrischen Schicht 148 hergestellt. Als ein Beispiel für die Herstellung der Metallisierungsstruktur 154 wird eine Seed-Schicht (nicht dargestellt) über der dielektrischen Schicht 148 und in Öffnungen durch die dielektrische Schicht 148 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine Einfachschicht oder eine Verbundschicht sein kann, die eine Mehrzahl von Teilschichten umfasst, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird ein Fotoresist auf der Seed-Schicht hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht der Metallisierungsstruktur 154. Durch die Strukturierung entstehen Öffnungen durch das Fotoresist, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitendes Material abgeschieden. Das leitende Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitende Material kann ein Metall aufweisen, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Dann werden das Fotoresist und die Teile der Seed-Schicht entfernt, auf denen das leitende Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablöse- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden auch die freigelegten Teile der Seed-Schicht zum Beispiel mit einem geeigneten Ätzverfahren entfernt, wie etwa Nass- oder Trockenätzung. Die verbleibenden Teile der Seed-Schicht und das leitende Material bilden die Metallisierungsstruktur 154 und die Durchkontaktierungen. Die Durchkontaktierungen werden in den Öffnungen durch die dielektrische Schicht 148 z. B. zu Teilen der Metallisierungsstruktur 146 hergestellt.
  • In 15 wird die dielektrische Schicht 156 auf der Metallisierungsstruktur 154 und der dielektrischen Schicht 148 abgeschieden. Bei einigen Ausführungsformen wird die dielektrische Schicht 156 aus einem Polymer hergestellt, das ein lichtempfindliches Material, wie etwa PBO, Polyimid, BCB oder dergleichen, sein kann, das unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei weiteren Ausführungsformen besteht die dielektrische Schicht 156 aus einem Nitrid, wie etwa Siliziumnitrid, einem Oxid, wie etwa Siliziumoxid, PSG, BSG, BPSG oder dergleichen. Die dielektrische Schicht 156 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden.
  • In 16 wird dann die dielektrische Schicht 156 strukturiert. Durch die Strukturierung entstehen Öffnungen, um Teile der Metallisierungsstruktur 154 freizulegen. Die Strukturierung kann mit einem geeigneten Verfahren durchgeführt werden, wie etwa durch Belichten der dielektrischen Schicht 156, wenn die dielektrische Schicht ein lichtempfindliches Material ist, oder durch Ätzung, zum Beispiel anisotrope Ätzung. Wenn die dielektrische Schicht 156 ein lichtempfindliches Material ist, kann sie nach der Belichtung entwickelt werden.
  • Die vorderseitige Umverteilungsstruktur 160 ist als ein Beispiel gezeigt. Es können mehr oder weniger dielektrische Schichten und Metallisierungsstrukturen in der vorderseitigen Umverteilungsstruktur 160 hergestellt werden. Wenn weniger dielektrische Schichten und Metallisierungsstrukturen hergestellt werden sollen, können Schritte und Prozesse, die vorstehend erörtert worden sind, weggelassen werden. Wenn mehr dielektrische Schichten und Metallisierungsstrukturen hergestellt werden sollen, können Schritte und Prozesse, die vorstehend erörtert worden sind, wiederholt werden. Ein Durchschnittsfachmann dürfte ohne weiteres erkennen, welche Schritte und Prozesse weggelassen oder wiederholt werden.
  • In 17 werden Pads 162 auf einer Außenseite der vorderseitigen Umverteilungsstruktur 160 hergestellt. Die Pads 162 dienen zum Verbinden mit leitenden Verbindern 166 (siehe 21) und können als Metallisierungen unter dem Kontakthügel (underbump metallizations; UBMs) 162 bezeichnet werden. Bei der dargestellten Ausführungsform werden die Pads 162 durch Öffnungen durch die dielektrische Schicht 156 zu der Metallisierungsstruktur 154 hergestellt. Als ein Beispiel für die Herstellung der Pads 162 wird eine Seed-Schicht (nicht dargestellt) über der dielektrischen Schicht 156 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine Einfachschicht oder eine Verbundschicht sein kann, die eine Mehrzahl von Teilschichten umfasst, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird ein Fotoresist auf der Seed-Schicht hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht den Pads 162. Durch die Strukturierung entstehen Öffnungen durch das Fotoresist, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitendes Material abgeschieden. Das leitende Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitende Material kann ein Metall aufweisen, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Dann werden das Fotoresist und die Teile der Seed-Schicht entfernt, auf denen das leitende Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablöse- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden auch die freigelegten Teile der Seed-Schicht zum Beispiel mit einem geeigneten Ätzverfahren entfernt, wie etwa Nass- oder Trockenätzung. Die verbleibenden Teile der Seed-Schicht und das leitende Material bilden die Pads 162. Bei einer Ausführungsform, bei der die Pads 162 anders hergestellt werden, können mehr Fotoresist- und Strukturierungsschritte ausgeführt werden.
  • In 18 werden leitende Verbinder 166 auf den UBMs 162 hergestellt. Die leitenden Verbinder 166 können BGA-Verbinder (BGA: ball grid array; Kugelgitter-Array), Lotkugeln, Metallsäulen, C4-Kontakthügel (C4: controlled collapse chip connection; Chipverbindung mit kontrolliertem Kollaps), Microbumps, mit dem ENEPIG-Verfahren hergestellte Kontakthügel (ENEPIG: Electroless Nickel Electroless Palladium Immersion Gold) oder dergleichen sein. Die leitenden Verbinder 166 können ein leitendes Material aufweisen, wie etwa Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn oder dergleichen, oder eine Kombination davon. Bei einigen Ausführungsformen werden die leitenden Verbinder 166 dadurch hergestellt, dass zunächst eine Schicht aus Lot mittels solcher allgemein üblicher Verfahren wie Verdampfung, Elektroplattierung, Drucken, Lotübertragung, Kugelplatzierung oder dergleichen hergestellt wird. Nachdem eine Schicht aus Lot auf der Struktur hergestellt worden ist, kann eine Aufschmelzung durchgeführt werden, um dem Material die gewünschten Kontakthügel-Formen zu verleihen. Bei einer weiteren Ausführungsform sind die leitenden Verbinder 166 Metallsäulen (wie etwa Kupfersäulen), die durch Sputtern, Drucken Elektroplattierung, stromlose Plattierung, CVD oder dergleichen hergestellt werden. Die Metallsäulen können lotfrei sein und im Wesentlichen vertikale Seitenwände haben. Bei einigen Ausführungsformen wird eine Metall-Verkappungsschicht (nicht dargestellt) auf der Oberseite der Metallsäulen-Verbinder 166 hergestellt. Die Metall-Verkappungsschicht kann Nickel, Zinn, Zinn-Blei, Gold, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold oder dergleichen oder eine Kombination davon aufweisen und kann mit einem Plattierungsprozess hergestellt werden.
  • In 19 wird eine Trägersubstrat-Ablösung durchgeführt, um das Trägersubstrat 100 von der rückseitigen Umverteilungsstruktur, z. B. der dielektrischen Schicht 104, abzulösen. Gemäß einigen Ausführungsformen umfasst die Ablösung das Projizieren von Licht, wie etwa Laserlicht oder UV-Licht, auf die Ablöseschicht 102, sodass sich die Ablöseschicht 102 durch die Wärme des Lichts zersetzt und das Trägersubstrat 100 entfernt werden kann. Die Struktur wird dann umgedreht und auf einem Band 190 platziert.
  • Wie weiterhin in 19 gezeigt ist, werden Öffnungen durch die dielektrische Schicht 104 hergestellt, um Teile der Metallisierungsstruktur 106 freizulegen. Die Öffnungen können zum Beispiel durch Laserbohren, Ätzen oder dergleichen hergestellt werden.
  • In 20 wird eine Vereinzelung mit einem Zersägungsprozess 184 entlang Ritzgrabenbereichen z. B. zwischen benachbarten Bereichen 600 und 602 durchgeführt. Durch den Zersägungsprozess 184 wird der erste Package-Bereich 600 von dem zweiten Package-Bereich 602 getrennt.
  • 20 zeigt ein resultierendes vereinzeltes Package 200, das aus dem ersten Package-Bereich 600 oder dem zweiten Package-Bereich 602 stammen kann. Das Package 200 kann auch als ein integriertes Fan-out(InFO)-Package 200 bezeichnet werden.
  • 21A zeigt eine Package-Struktur 500, die das Package 200 (das als ein erstes Package 200 bezeichnet werden kann) und ein zweites Package 300 aufweist. Das zweite Package 300 weist ein Substrat 302 und einen oder mehrere gestapelte Dies 308 (308A und 308B) auf, die mit dem Substrat 302 verbunden sind. Zwar ist nur ein Stapel von Dies 308 (308A und 308B) dargestellt, aber bei anderen Ausführungsformen können mehrere gestapelte Dies 308 (die jeweils ein oder mehrere gestapelte Dies haben) nebeneinander angeordnet werden und mit der gleichen Oberfläche des Substrats 302 verbunden werden (siehe z. B. 21B). Kommen wir wieder zu 21A zurück, wo das Substrat 302 aus einem Halbleitermaterial, wie etwa Silizium, Germanium, Diamant oder dergleichen, bestehen kann. Bei einigen Ausführungsformen können auch zusammengesetzte Materialien verwendet werden, wie etwa Siliziumgermanium, Siliziumcarbid, Galliumarsen, Indiumarsenid, Indiumphosphid, Siliziumgermaniumcarbid, Galliumarsenphosphid, Galliumindiumphosphid, Kombinationen davon und dergleichen. Außerdem kann das Substrat 302 ein Silizium-auf-Isolator-Substrat (SOI-Substrat) sein. In der Regel weist ein SOI-Substrat eine Schicht aus einem Halbleitermaterial auf, wie etwa epitaxiales Silizium, Germanium, Siliziumgermanium, SOI, Siliziumgermanium auf Isolator (SGOI) oder Kombinationen davon. Das Substrat 302 basiert bei einer alternativen Ausführungsform auf einem isolierenden Kern, wie etwa einem Kern aus glasfaserverstärktem Harz. Ein beispielhaftes Kernmaterial ist Glasfaser-Harz, wie etwa FR4. Alternativen für das Kernmaterial sind Bismaleimid-Triazin(BT)-Harz oder alternativ andere Leiterplatten(PCB)-Materialien oder -Schichten. Für das Substrat 302 können auch Aufbauschichten, wie etwa eine Ajinomoto-Aufbauschicht (ABF), oder andere Schichtstoffe verwendet werden.
  • Das Substrat 302 kann aktive und passive Bauelemente (in 21 nicht dargestellt) aufweisen. Wie ein Durchschnittsfachmann erkennen dürfte, können viele verschiedene Bauelemente, wie etwa Transistoren, Kondensatoren, Widerstände, Kombinationen davon und dergleichen, zum Erfüllen der baulichen und funktionellen Anforderungen an den Entwurf für das Halbleiter-Package 300 verwendet werden. Die Bauelemente können mit geeigneten Verfahren hergestellt werden.
  • Das Substrat 302 kann außerdem Metallisierungsschichten (nicht dargestellt) und Durchkontaktierungen 306 aufweisen. Die Metallisierungsschichten können über den aktiven und passiven Bauelementen hergestellt werden und sind so konfiguriert, dass sie die verschiedenen Bauelemente zu funktionellen Schaltungen verbinden. Die Metallisierungsschichten können aus abwechselnden Schichten aus einem dielektrischen Material (z. B. einem dielektrischen Low-k-Material) und einem leitenden Material (z. B. Kupfer) mit Durchkontaktierungen, die die Schichten aus leitendem Material miteinander verbinden, mit einem geeigneten Verfahren (wie etwa Abscheidung, Single-Damascene-Prozess, Dual-Damascene-Prozess oder dergleichen) hergestellt werden. Bei einigen Ausführungsformen ist das Substrat 302 im Wesentlichen frei von aktiven und passiven Bauelementen.
  • Das Substrat 302 kann Bondpads 303 auf einer ersten Seite des Substrats 302 zum Verbinden mit den gestapelten Dies 308 sowie Bondpads 304 auf einer zweiten Seite des Substrats 302 zum Verbinden mit den funktionellen Verbindern 314 haben, wobei die zweite Seite des Substrats 302 der ersten Seite gegenüberliegt. Bei einigen Ausführungsformen werden die Bondpads 303 und 304 dadurch hergestellt, dass Aussparungen (nicht dargestellt) in dielektrischen Schichten (nicht dargestellt) auf der ersten und der zweiten Seite des Substrats 302 ausgebildet werden. Die Aussparungen können so ausgebildet werden, dass die Bondpads 303 und 304 in die dielektrischen Schichten eingebettet werden. Bei weiteren Ausführungsformen werden die Aussparungen weggelassen, da die Bondpads 303 und 304 auf der dielektrischen Schicht hergestellt werden können. Bei einigen Ausführungsformen weisen die Bondpads 303 und 304 eine dünne Seed-Schicht (nicht dargestellt) aus Kupfer, Titan, Nickel, Gold, Palladium oder dergleichen oder einer Kombination davon auf. Das leitende Material der Bondpads 303 und 304 kann über der dünnen Seed-Schicht abgeschieden werden. Das leitende Material kann durch elektrochemische Plattierung, stromlose Plattierung, CVD, ALD, PVD oder dergleichen oder eine Kombination davon abgeschieden werden. Bei einer Ausführungsform ist das leitende Material der Bondpads 303 und 304 Kupfer, Wolfram, Aluminium, Silber, Gold oder dergleichen oder eine Kombination davon.
  • Bei einer Ausführungsform sind die Bondpads 303 und 304 UBMs, die drei Schichten aus leitenden Materialien umfassen, wie etwa eine Schicht aus Titan, eine Schicht aus Kupfer und eine Schicht aus Nickel. Ein Durchschnittsfachmann dürfte jedoch erkennen, dass es viele geeignete Anordnungen von Materialien und Schichten gibt, wie etwa die Anordnung Chrom/Chrom-Kupfer-Legierung/Kupfer/Gold, die Anordnung Titan/Titanwolfram/Kupfer oder die Anordnung Kupfer/Nickel/Gold, die für die Herstellung der UBMs 303 und 304 geeignet sind. Alle geeigneten Materialien oder Materialschichten, die für die UBMs 303 und 304 verwendet werden können, sollen innerhalb des Umfangs der vorliegenden Anmeldung liegen. Bei einigen Ausführungsformen verlaufen die Durchkontaktierungen 306 durch das Substrat 302 und verbinden mindestens ein Bondpad 303 mit mindestens einem Bondpad 304.
  • Bei der dargestellten Ausführungsform werden die gestapelten Dies 308 durch Drahtverbindungen 310 mit dem Substrat 302 verbunden, aber es können auch andere Verbindungen verwendet werden, wie etwa leitende Kontakthügel. Bei einer Ausführungsform sind die gestapelten Dies 308 gestapelte Speicher-Dies. Die gestapelten Speicher-Dies 308 können zum Beispiel leistungsarme (low-power; LP) Speichermodule mit doppelter Datenflussrate (double data rate; DDR) umfassen, wie etwa LPDDR1, LPDDR2, LPDDR3, LPDDR4 oder ähnliche Speichermodule.
  • Bei einigen Ausführungsformen können die gestapelten Dies 308 und die Drahtverbindungen 310 mit einem Formmaterial 312 eingekapselt werden. Das Formmaterial 312 kann zum Beispiel durch Formpressen auf den gestapelten Dies 308 und den Drahtverbindungen 310 geformt werden. Bei einigen Ausführungsformen ist das Formmaterial 312 eine Formmasse, ein Polymer, ein Epoxidharz, ein Siliziumoxid-Füllstoff oder dergleichen oder eine Kombination davon. Zum Härten des Formmaterials 312 kann ein Härtungsprozess durchgeführt werden, wobei die Härtung durch Warmhärten, UV-Härten oder dergleichen oder eine Kombination davon erfolgen kann.
  • Bei einigen Ausführungsformen werden die gestapelten Dies 308 und die Drahtverbindungen 310 in dem Formmaterial 312 vergraben, und nach dem Härten des Formmaterials 312 wird ein Planarisierungsprozess, wie etwa Schleifen, durchgeführt, um überschüssige Teile des Formmaterials 312 zu entfernen und eine im Wesentlichen planare Oberfläche für das zweite Package 300 bereitzustellen.
  • Nachdem die zweiten Packages 300 hergestellt worden sind, werden sie mittels der funktionellen Verbinder 314, der Bondpads 304 und der Metallisierungsstruktur 106 mechanisch und elektrisch an die ersten Packages 200 gebondet. Bei einigen Ausführungsformen können die gestapelten Speicher-Dies 308 über die Drahtverbindungen 310, die Bondpads 303 und 304, die Durchkontaktierungen 306, die funktionellen Verbinder 314 und die Durchkontaktierungen 112 mit den integrierten Schaltkreis-Dies 114 verbunden werden.
  • Die funktionellen Verbinder 314 können den vorstehend beschriebenen leitenden Verbindern 166 ähnlich sein, und sie werden hier nicht nochmals beschrieben, aber die funktionellen Verbinder 314 und die leitenden Verbinder 166 müssen nicht gleich sein. Die funktionellen Verbinder 314 können auf einer gegenüberliegenden Seite des Substrats 302 wie die gestapelten Speicher-Dies 308 angeordnet werden. Bei einigen Ausführungsformen kann auch ein Lötresist 318 auf der Seite des Substrats 302 hergestellt werden, die den gestapelten Speicher-Dies 308 gegenüberliegt. Die funktionellen Verbinder 314 können in Öffnungen des Lötresists 318 angeordnet werden, um mit leitenden Strukturelementen (z. B. den Bondpads 304) in dem Substrat 302 elektrisch und mechanisch verbunden zu werden. Das Lötresist 318 kann zum Schützen von Bereichen des Substrats 302 vor einer äußeren Beschädigung verwendet werden.
  • Bei einigen Ausführungsformen werden die funktionellen Verbinder 314 vor dem Bonden mit einem Flussmittel (nicht dargestellt), wie etwa einem rückstandsfreien Flussmittel, überzogen. Die funktionellen Verbinder 314 können in das Flussmittel eingetaucht werden, oder das Flussmittel kann auf die funktionellen Verbinder 314 gesprüht werden. Bei einer weiteren Ausführungsform kann das Flussmittel auf die Oberflächen der Metallisierungsstrukturen 106 aufgebracht werden.
  • Bei einigen Ausführungsformen können die funktionellen Verbinder 314 ein Epoxid-Flussmittel (nicht dargestellt) haben, das aufgebracht wird, bevor sie aufgeschmolzen werden, wobei zumindest ein Teil des Epoxid-Anteils des Epoxid-Flussmittels zurückbleibt, nachdem das zweite Package 300 an dem ersten Package 200 befestigt worden ist. Dieser zurückbleibende Epoxid-Anteil kann als eine Unterfüllung zum Verringern der mechanischen Spannung und zum Schützen der Verbindungsstellen fungieren, die durch die Aufschmelzung der funktionellen Verbinder 314 entstehen.
  • Das Bonden zwischen dem zweiten Package 300 und dem ersten Package 200 kann durch Lötbonden erfolgen. Bei einer Ausführungsform wird das zweite Package 300 mit einem Aufschmelzprozess an das erste Package 200 gebondet. Während dieses Aufschmelzprozesses sind die funktionellen Verbinder 314 in Kontakt mit den Bondpads 304 und den Metallisierungsstrukturen 106, um das zweite Package 300 physisch und elektrisch mit dem ersten Package 200 zu verbinden. Nach dem Bondprozess kann eine intermetallische Verbindung (IMC) an der Grenzfläche zwischen den Metallisierungsstrukturen 106 und den funktionellen Verbindern 314 sowie an der Grenzfläche zwischen den funktionellen Verbindern 314 und den Bondpads 304 (nicht dargestellt) entstehen.
  • Das zweite Package 300 kann weiterhin Dummy-Verbinder 316 aufweisen, die auf der gleichen Oberfläche des Substrats 302 wie die funktionellen Verbinder 314 angeordnet sind. Zum Beispiel können die Dummy-Verbinder 316 auf einer Oberfläche des Substrats 302 angeordnet sein, die den gestapelten Speicher-Dies 308 gegenüberliegt, und die Dummy-Verbinder können in Öffnungen 320 des Lötresists 318 angeordnet sein. Die Dummy-Verbinder 316 können den funktionellen Verbindern 314 und den leitenden Verbindern 166 im Wesentlichen ähnlich sein. Die Dummy-Verbinder 316 und die funktionellen Verbinder 314 können zum Beispiel die gleiche Materialzusammensetzung haben, aber die Dummy-Verbinder 316 und die funktionellen Verbinder 314 können bei anderen Ausführungsformen auch unterschiedliche Materialien aufweisen.
  • Die Dummy-Verbinder 316 können Lotkugeln (die z. B. in den 21A und 21B dargestellt sind) oder Lotbereiche, die auf einer leitenden Säule angeordnet sind, sein. Nicht erfindungsgemäß sind leitende Säulen, die im Wesentlichen frei von Lot sind (siehe z. B. 30, die Dummy-Verbinder 316 als leitende Säulen 402 zeigt). Bei den Ausführungsformen, bei denen die Dummy-Verbinder 316 aus leitenden Säulen 402 bestehen, können die leitenden Säulen 402 ein geeignetes Material aufweisen, wie etwa Kupfer, Gold, Nickel oder dergleichen. Die nicht erfindungsgemäßen leitenden Säulen 402 können zum Beispiel aus im Wesentlichen reinem Kupfer, im Wesentlichen reinem Gold, im Wesentlichen reinem Nickel oder dergleichen bestehen. Bei anderen Ausführungsformen können die leitenden Säulen 402 eine Legierung aus verschiedenen Substanzen aufweisen. Darüber hinaus können bei den Ausführungsformen, bei denen die Dummy-Verbinder 316 aus leitenden Säulen 402 bestehen, die leitenden Säulen 402 eine geeignete Form haben, wie etwa ein kreisförmiges Prisma (siehe 31A), einen kreisförmigen Zylinder mit einem Kegelstumpf an einem Ende (z. B. einem Ende, das von dem Substrat 302 entfernt ist) (siehe 31B), einen ovalen Zylinder (siehe z. B. 31C) oder eine andere geeignete Form.
  • Bei verschiedenen Ausführungsformen werden die Dummy-Verbinder 316 nicht zum mechanischen oder elektrischen Bonden des zweiten Package 300 an das erste Package 200 verwendet. Zum Beispiel können die Dummy-Verbinder 316 das zweite Package 300 und das erste Package 200 nicht physisch kontaktieren oder einen Abstand zwischen dem zweiten Package 300 und dem ersten Package 200 nicht vollständig überbrücken. Bei einigen Ausführungsformen befindet sich ein Spalt zwischen den Dummy-Verbindern 316 und dem ersten Package 200, und ein Abstand D1 zwischen den Dummy-Verbindern 316 und dem ersten Package 200 kann etwa 10 µm oder weniger betragen. Bei anderen Ausführungsformen können einige oder alle Dummy-Verbinder 316 das erste Package 200 physisch kontaktieren. Die Dummy-Verbinder 316 können von der funktionellen Schaltung in dem ersten Package 200 (z. B. den integrierten Schaltkreis-Dies 114) elektrisch getrennt sein, und die Dummy-Verbinder 316 können von der funktionellen Schaltung in dem zweiten Package 300 (z. B. den gestapelten Speicher-Dies 308 und/oder den elektrischen Komponenten in dem Substrat 302) elektrisch getrennt sein oder auch nicht.
  • Wie in 21A gezeigt ist, sind die funktionellen Verbinder 314 an einem peripheren Bereich (z. B. um einen äußeren Rand) des Substrats 302 angeordnet, während die Dummy-Verbinder 316 in einem mittleren Bereich des Substrats 302 angeordnet sind. Diese Konfiguration ist in der Aufsicht des zweiten Package 300 von 22 näher dargestellt. In 22 sind die funktionellen Verbinder 314 durch Strichlinien 314A und 314B dargestellt, während die Dummy-Verbinder 316 durch Strichlinien 316A dargestellt sind. Die funktionellen Verbinder 314 können in einer MxN-Matrix angeordnet werden, wobei M die Anzahl von vollen Spalten der funktionellen Verbinder 314, die an den äußeren Rand des zweiten Package 300 angrenzen, und N die Anzahl von vollen Zeilen der funktionellen Verbinder 314 angibt, die an den äußeren Rand des zweiten Package 300 angrenzen. M und N können positive ganze Zahlen sein. Die 23A bis 23D zeigen zum Beispiel Draufsichten von verschiedenen Konfigurationen der funktionellen Verbinder 314. In den 23A bis 23D sind die Dummy-Verbinder 316 der Einfachheit halber weggelassen. 23A zeigt die funktionellen Verbinder 314 in einer 1x1-Matrix-Konfiguration. 23BA zeigt die funktionellen Verbinder 314 in einer 1x2-Matrix-Konfiguration. 23C zeigt die funktionellen Verbinder 314 in einer 1x3-Matrix-Konfiguration, und 23D zeigt die funktionellen Verbinder 314 in einer 2x3-Matrix-Konfiguration. Die Konfigurationen in den 23A bis 23D sind rein beispielhaft, und andere Konfigurationen (z. B. mit einer anderen Anzahl von Spalten und/oder Zeilen) der funktionellen Verbinder 314 sind ebenfalls möglich.
  • Kommen wir zu 22 zurück. Hier können die funktionellen Verbinder 314 die Dummy-Verbinder 316 in einer Aufsicht umschließen. Die Dummy-Verbinder 316 können in jeder geeigneten Konfiguration angeordnet werden. Zum Beispiel zeigen die 24A bis 24I beispielhafte Konfigurationen der Dummy-Verbinder 316. Ähnlich wie in 22 sind in den 24A bis 24I die funktionellen Verbinder 314 durch Strichlinien 314A und 314B dargestellt, während die Dummy-Verbinder 316 durch Strichlinien 316A dargestellt sind. Obwohl die 24A bis 24I die Dummy-Verbinder 316 in Kombination mit einer 1x3-Matrix-Konfiguration der funktionellen Verbinder 314 darstellen, dürfte es wohlverstanden sein, dass die Dummy-Verbinder 316 mit jeder Konfiguration von funktionellen Verbindern 314 (z. B. einer Matrix mit einer anderen Anzahl von Spalten und/oder Zeilen) kombiniert werden können.
  • Bei einigen Ausführungsformen können die Dummy-Verbinder 316 in einer Matrix angeordnet werden, die eine Mehrzahl von Zeilen und Spalten aufweist. Zum Beispiel können die Dummy-Verbinder 316 in einer RxS-Matrix angeordnet werden, wobei R die Anzahl von Spalten und S die Anzahl von Zeilen der Dummy-Verbinder 316 in der Matrix ist. Bei verschiedenen Ausführungsformen können R und S positive ganze Zeilen sein, und R kann größer als S sein (wie es z. B. in 24A gezeigt ist), gleich S sein (nicht explizit dargestellt) oder kleiner als S sein (wie es zum Beispiel in 24B gezeigt ist).
  • Bei einigen Ausführungsformen können die funktionellen Verbinder 314 eine Mehrzahl von Matrizen der Dummy-Verbinder 316 umschließen. Wie es zum Beispiel in den 24C und 24D gezeigt ist, können die funktionellen Verfahren 300 zwei Matrizen der Dummy-Verbinder 316 umschließen. Jede Matrix der Dummy-Verbinder 316 kann R x S Dummy-Verbinder 316 umfassen, und R kann größer als S sein (wie es z. B. in 24C gezeigt ist), gleich S sein (nicht explizit dargestellt) oder kleiner als S sein (wie es zum Beispiel in 24D gezeigt ist). Wie in den 24C und 24D gezeigt ist, kann ein Abstand D2 zwischen zwei nächstgelegenen Dummy-Verbindern 316 in zwei verschiedenen Matrizen größer als ein Rasterabstand zwischen benachbarten Dummy-Verbindern 316 in der gleichen Matrix sein.
  • Bei einigen Ausführungsformen können die Dummy-Verbinder 316 in einer Struktur (z. B. einer Matrix) angeordnet werden, die in einer Aufsicht in Bezug zu einem Außenumfang des zweiten Package 300 zentriert ist (wie es z. B. in 22 gezeigt ist). Bei anderen Ausführungsformen können die Dummy-Verbinder 316 in einer Struktur (z. B. einer Matrix) angeordnet werden, die in einer Aufsicht von einem Mittelpunkt des zweiten Package 300 versetzt ist (siehe 24E). Wenn bei diesen Ausführungsformen die Struktur der Dummy-Verbinder 316 nicht zentriert ist, können unterschiedliche Anzahlen von funktionellen Verbindern 314 auf gegenüberliegenden Seiten der Struktur der Dummy-Verbinder 316 angeordnet werden. Wie zum Beispiel in 24E gezeigt ist, wird eine größere Anzahl von funktionellen Verbindern 314 auf der linken Seite der Matrix der Dummy-Verbinder 316 als auf der rechten Seite der Matrix der Dummy-Verbinder 316 angeordnet. Bei anderen Ausführungsformen können gleiche Anzahlen von funktionellen Verbindern 314 auf gegenüberliegenden Seiten der Dummy-Verbinder 316 angeordnet werden.
  • Wie in den 22 und 24A bis 24E dargestellt ist, werden die Dummy-Verbinder 316 in einer Matrix von Zeilen und Spalten angeordnet. Bei anderen Ausführungsformen können die Dummy-Verbinder 316 in einer anderen Struktur angeordnet werden. Zum Beispiel können die Dummy-Verbinder 316 in einer Struktur aus konzentrischen Ringen angeordnet werden, wobei ein äußerer Ring der Dummy-Verbinder 316 einen oder mehrere innere Ringe der Dummy-Verbinder 316 umschließt (siehe z. B. 24F). Als ein weiteres Beispiel können die Dummy-Verbinder 316 in einer X-Struktur angeordnet werden (siehe z. B. 24G). Als ein noch weiteres Beispiel können die Dummy-Verbinder 316 in einer Zufallsverteilung angeordnet werden (siehe z. B. 24H). Weitere Strukturen der Dummy-Verbinder 316 sind ebenfalls möglich.
  • Weiterhin kann bei einigen Ausführungsformen ein Abstand zwischen benachbarten der Dummy-Verbinder 316 gleich einem Abstand zwischen benachbarten der funktionellen Verbinder 314 sein (siehe 22). Bei anderen Ausführungsformen kann der Abstand zwischen benachbarten der Dummy-Verbinder 316 von dem Abstand zwischen benachbarten der funktionellen Verbinder 314 verschieden sein. Zum Beispiel kann der Abstand zwischen benachbarten der Dummy-Verbinder 316 ein Vielfaches des Abstands zwischen benachbarten der funktionellen Verbinder 314 betragen. 24I zeigt eine beispielhafte Ausführungsform, bei der der Abstand zwischen benachbarten der Dummy-Verbinder 316 das Doppelte des Abstands zwischen benachbarten der funktionellen Verbinder 314 beträgt. Die beispielhaften Abstände, die hier erörtert werden, können in Kombination mit jeder Struktur der Dummy-Verbinder 316 (die z. B. vorstehend bei den 22 und 24A bis 24H beschrieben worden sind) verwendet werden.
  • 25 zeigt eine Aufsicht eines Dummy-Verbinders 316 und eines funktionellen Verbinders 314, die in jeder der vorstehend beschriebenen Konfigurationen angeordnet werden können. Ein Durchmesser der Dummy-Verbinder 316 ist mit D3 bezeichnet, und ein Durchmesser der funktionellen Verbinder 314 ist mit D4 bezeichnet. Bei einigen Ausführungsformen kann der Durchmesser D3 der Dummy-Verbinder 316 kleiner als der oder gleich dem Durchmesser D4 der funktionellen Verbinder 314 sein. Zum Beispiel kann bei einer Ausführungsform, bei der der Durchmesser D4 der funktionellen Verbinder 314 etwa 210 µm beträgt, der Durchmesser D3 der Dummy-Verbinder 316 etwa 210 µm oder weniger betragen. Außerdem können die funktionellen Verbinder 314 und die Dummy-Verbinder 316 jeweils in einer Lötresist-Öffnung (solder resist opening; SRO) angeordnet werden, die durch das Lötresist 318 verläuft. In 25 sind eine Kontur einer SRO 320A unter dem funktionellen Verbinder 314 und eine Kontur einer SRO 320B unter dem Dummy-Verbinder 316 in einem Geisterbild dargestellt. Ein Durchmesser der SRO 320B unter dem Dummy-Verbinder 316 ist mit D5 bezeichnet, und ein Durchmesser der SRO 320A unter dem funktionellen Verbinder 314 ist mit D6 bezeichnet. Bei einigen Ausführungsformen kann der Durchmesser D5 der SROs 320B unter den Dummy-Verbindern 316 größer als der oder gleich dem Durchmesser D6 der SROs 320A unter den funktionellen Verbindern 314 sein. Zum Beispiel kann bei einer Ausführungsform, bei der der Durchmesser D6 der SROs 320A unter den funktionellen Verbindern 314 etwa 190 µm beträgt, der Durchmesser D5 der SROs 320B unter den Dummy-Verbindern 316 etwa 190 µm oder mehr betragen. Andere Durchmesser für den funktionellen Verbinder 314, den Dummy-Verbinder 316, die SRO 320A und/oder die SRO 320B werden ebenfalls in Erwägung gezogen.
  • Kommen wir nun zu 26. Hier kann eine Unterfüllung 322 zwischen dem zweiten Package 300 und dem ersten Package 200 und um die funktionellen Verbinder 314 und die Dummy-Verbinder 316 hergestellt werden. Bei einigen Ausführungsformen kann die Unterfüllung 322 weiterhin entlang Seitenwänden des zweiten Package 300 (z. B. entlang Seitenwänden des Substrats 302 und des Formmaterials 312) verlaufen. Die Unterfüllung 322 kann mit dem Kapillarfluss-Verfahren hergestellt werden, nachdem das zweite Package 300 befestigt worden ist, oder sie kann mit einem geeigneten Abscheidungsverfahren hergestellt werden, bevor das zweite Package 300 befestigt wird. Bei verschiedenen Ausführungsformen kann die Unterfüllung 322 unter den Dummy-Verbindern 316 fließen und kann einen Abstand zwischen den Dummy-Verbindern 316 und dem ersten Package 200 überspannen. Die Unterfüllung 322 kann zum Beispiel zwischen den Dummy-Verbindern 316 und dem ersten Package 200 entlang einer Linie angeordnet werden, die senkrecht zu einer Hauptfläche des Substrats 302 ist.
  • Auf Grund von Ungenauigkeiten im Herstellungsprozess kann es zu einer Durchbiegung in dem zweiten Package 300 kommen. Das zweite Package 300 kann zum Beispiel ein „lächelndes“ oder „weinendes“ Profil in einer Schnittansicht haben (nicht explizit dargestellt). Bei einem beispielhaften lächelnden Profil (nicht explizit dargestellt) können periphere Bereiche des zweiten Package 300 weiter entfernt von dem ersten Package 200 als mittlere Bereiche des zweiten Package 300 angeordnet sein. Bei einem beispielhaften weinenden Profil (nicht explizit dargestellt) können periphere Bereiche des zweiten Package 300 näher an dem ersten Package 200 als mittlere Bereiche des zweiten Package 300 angeordnet sein. Es ist festgestellt worden, dass diese Durchbiegungseigenschaften zu einer unerwünschten Wellenfront (die gelegentlich auch als ansteigende Flanke bezeichnet wird) der Unterfüllung 322 während des Aufbringens der Unterfüllung 322 führen können, was wiederum dazu führen kann, dass unerwünschte Hohlräume in der Unterfüllung 322 zwischen dem ersten Package 200 und dem zweiten Package 300 eingeschlossen werden. Diese Hohlräume können dann Herstellungsfehler verursachen, wie etwa Popcorn-Effekte (bei denen sich das erste Package 200 und das zweite Package 300 voneinander weg wölben) nach Zuverlässigkeitsprüfungen, und sie können auch andere negative Auswirkungen haben.
  • Bei verschiedenen Ausführungsformen können die Dummy-Verbinder 316 zum Steuern eines Profils der Wellenfront der Unterfüllung 322 während des Aufbringens verwendet werden. Es ist festgestellt worden, dass durch die Verwendung der Dummy-Verbinder 316 auf der gleichen Oberfläche des zweiten Package 300 wie die funktionellen Verbinder 314 die Wellenfronten beim Aufbringen der Unterfüllung sowohl für das weinende als auch für das lächelnde Profil des zweiten Package 300 verbessert werden können.
  • Zum Beispiel zeigen die 27A bis 27C Simulationsdaten für das Aufbringen der Unterfüllung bei beispielhaften Packages, bei denen das zweite Package 300 (siehe 26) ein lächelndes Profil hat. Um ein lächelndes Profil zu simulieren, wurden -50 µm als ein Wert für den Abstand zwischen dem ersten Package 200 und dem zweiten Package 300 an einem Mittelpunkt des Package minus einem Abstand zwischen dem ersten Package 200 und dem zweiten Package 300 an einem Rand des Package angesetzt. Die 27A bis 27C zeigen Aufsichten des zweiten Package 300 und das Fließen der Unterfüllung 322 unter dem zweiten Package 300. 27A zeigt eine Wellenfront 500A der Unterfüllung 322 für den Fall, dass keine Dummy-Verbinder 316 in dem zweiten Package 300 verwendet werden. Die 27B und 27C zeigen Wellenfronten 500B bzw. 500C der Unterfüllung 322 für den Fall, dass die Dummy-Verbinder 316 in dem zweiten Package 300 verwendet werden. 27B zeigt eine Ausführungsform, bei der ein Material der Unterfüllung 322 die funktionellen Verbinder 314 in einem Winkel von 15° kontaktiert, und 27C zeigt eine Ausführungsform, bei der ein Material der Unterfüllung 322 die funktionellen Verbinder 314 in einem Winkel von 60° kontaktiert. In 27A ist der Abstand zwischen einer Mitte 502 der Wellenfront 500A und einem Rand 504 der Wellenfront 500A relativ groß. Bei einem durchgebogenen Package mit einem lächelnden Profil kann dieser relativ große Abstand in der Wellenfront 500A dazu führen, dass Hohlräume 506 und 508 entstehen. Es ist festgestellt worden, dass durch Verwenden der Dummy-Verbinder 316 der Abstand zwischen der Mitte 502 der Wellenfront 500B bzw. 500C und dem Rand 504 der Wellenfront 500B bzw. 500C im Vergleich zu Packages ohne die Dummy-Verbinder 316 verringert werden kann. Zum Beispiel kann der Abstand zwischen der Mitte 502 und dem Rand 504 bei den Wellenfronten 500B und 500C um etwa 50 % gegenüber der Wellenfront 500A reduziert werden. Es ist weiterhin festgestellt worden, dass durch Verringern dieses Abstands (d. h. zwischen den Punkten 502 und 504) bei einem durchgebogenen Package mit einem lächelnden Profil die Größe und/oder Menge der Hohlräume in der Unterfüllung 322 vorteilhaft verringert werden können.
  • Als ein anderes Beispiel zeigen die 28A bis 28C Simulationsdaten für das Aufbringen der Unterfüllung bei beispielhaften Packages, bei denen das zweite Package 300 (siehe 26) ein weinendes Profil hat. Um ein weinendes Profil zu simulieren, wurden 20 µm als ein Wert für den Abstand zwischen dem ersten Package 200 und dem zweiten Package 300 an einem Mittelpunkt des Package minus einem Abstand zwischen dem ersten Package 200 und dem zweiten Package 300 an einem Rand des Package angesetzt. Die 28A bis 28C zeigen Aufsichten des zweiten Package 300 und das Fließen der Unterfüllung 322 unter dem zweiten Package 300. 28A zeigt eine Wellenfront 600A der Unterfüllung 322 für den Fall, dass keine Dummy-Verbinder 316 in dem zweiten Package 300 verwendet werden. Die 28B und 28C zeigen Wellenfronten 600B bzw. 600C der Unterfüllung 322 für den Fall, dass die Dummy-Verbinder 316 in dem zweiten Package 300 verwendet werden. 28B zeigt eine Ausführungsform, bei der ein Material der Unterfüllung 322 die funktionellen Verbinder 314 in einem Winkel von 15° kontaktiert, und 28C zeigt eine Ausführungsform, bei der ein Material der Unterfüllung 322 die funktionellen Verbinder 314 in einem Winkel von 60° kontaktiert. In 28A ist der Abstand zwischen einer Mitte 602 der Wellenfront 600A und einem Rand 604 der Wellenfront 600A relativ klein. Bei einem durchgebogenen Package mit einem weinenden Profil kann dieser relativ kleine Abstand in der Wellenfront 600A dazu führen, dass ein oder mehrere Hohlräume 606 entstehen. Es ist festgestellt worden, dass durch Verwenden der Dummy-Verbinder 316 der Abstand zwischen der Mitte 602 der Wellenfront 600B bzw. 600C und dem Rand 604 der Wellenfront 600B bzw. 600C im Vergleich zu Packages ohne die Dummy-Verbinder 316 vergrößert werden kann. Zum Beispiel kann der Abstand zwischen der Mitte 602 und dem Rand 604 bei den Wellenfronten 600B und 600C um etwa 230 %, 500 % oder mehr gegenüber der Wellenfront 600A vergrößert werden. Es ist weiterhin festgestellt worden, dass durch Vergrößern dieses Abstands (d. h. zwischen den Punkten 602 und 604) bei einem durchgebogenen Package mit einem weinenden Profil die Größe und/oder Menge der Hohlräume in der Unterfüllung 322 vorteilhaft verringert werden können.
  • 29 zeigt das Halbleiter-Package 500, nachdem die Packages 200 und 300 auf ein Substrat 400 montiert worden sind. Das Substrat 400 kann auch als ein Package-Substrat 400 bezeichnet werden. Das Package 200 wird unter Verwendung der leitenden Verbinder 166 auf das Package-Substrat 400 montiert.
  • Das Package-Substrat 400 kann aus einem Halbleitermaterial, wie etwa Silizium, Germanium, Diamant oder dergleichen, bestehen. Alternativ können auch zusammengesetzte Materialien verwendet werden, wie etwa Siliziumgermanium, Siliziumcarbid, Galliumarsen, Indiumarsenid, Indiumphosphid, Siliziumgermaniumcarbid, Galliumarsenphosphid, Galliumindiumphosphid, Kombinationen davon und dergleichen. Außerdem kann das Package-Substrat 400 ein SOI-Substrat sein. In der Regel weist ein SOI-Substrat eine Schicht aus einem Halbleitermaterial auf, wie etwa epitaxiales Silizium, Germanium, Siliziumgermanium, SOI, SGOI oder Kombinationen davon. Das Package-Substrat 400 basiert bei einer alternativen Ausführungsform auf einem isolierenden Kern, wie etwa einem Kern aus glasfaserverstärktem Harz. Ein beispielhaftes Kernmaterial ist Glasfaser-Harz, wie etwa FR4. Alternativen für das Kernmaterial sind Bismaleimid-Triazin(BT)-Harz oder alternativ andere Leiterplatten-Materialien oder -Schichten. Für das Package-Substrat 400 können auch Aufbauschichten, wie etwa ABF, oder andere Schichtstoffe verwendet werden.
  • Das Package-Substrat 400 kann aktive und passive Bauelemente (in 29 nicht dargestellt) aufweisen. Wie ein Durchschnittsfachmann erkennen dürfte, können viele verschiedene Bauelemente, wie etwa Transistoren, Kondensatoren, Widerstände, Kombinationen davon und dergleichen, zum Erfüllen der baulichen und funktionellen Anforderungen an den Entwurf für das Halbleiter-Package 500 verwendet werden. Die Bauelemente können mit geeigneten Verfahren hergestellt werden.
  • Das Package-Substrat 400 kann außerdem Metallisierungsschichten und Durchkontaktierungen (nicht dargestellt) und Bondpads 402 über den Metallisierungsschichten und Durchkontaktierungen aufweisen. Die Metallisierungsschichten können über den aktiven und passiven Bauelementen hergestellt werden und sind so konfiguriert, dass sie die verschiedenen Bauelemente zu funktionellen Schaltungen verbinden. Die Metallisierungsschichten können aus abwechselnden Schichten aus einem dielektrischen Material (z. B. einem dielektrischen Low-k-Material) und einem leitenden Material (z. B. Kupfer) mit Durchkontaktierungen, die die Schichten aus leitendem Material miteinander verbinden, mit einem geeigneten Verfahren (wie etwa Abscheidung, Single-Damascene-Prozess, Dual-Damascene-Prozess oder dergleichen) hergestellt werden. Bei einigen Ausführungsformen ist das Package-Substrat 400 im Wesentlichen frei von aktiven und passiven Bauelementen.
  • Bei einigen Ausführungsformen können die leitenden Verbinder 166 aufgeschmolzen werden, um das erste Package 200 an den Bondpads 402 zu befestigen. Die leitenden Verbinder 166 verbinden das Substrat 400 sowie die Metallisierungsschichten in dem Substrat 400 elektrisch und/oder physisch mit dem ersten Package 200. Bei einigen Ausführungsformen können passive Bauelemente [z. B. Bauelemente für Oberflächenmontage (surface-mount devices; SMDs), nicht dargestellt] vor der Montage auf das Substrat 400 an dem Package 200 befestigt werden (z. B. an die Bondpads 402 gebondet werden). Bei diesen Ausführungsformen können die passiven Bauelemente an die gleiche Oberfläche des Package 200 wie die leitenden Verbinder 166 gebondet werden.
  • Die leitenden Verbinder 166 können ein Epoxid-Flussmittel (nicht dargestellt) haben, das aufgebracht wird, bevor sie aufgeschmolzen werden, wobei zumindest ein Teil des Epoxid-Anteils des Epoxid-Flussmittels zurückbleibt, nachdem das Package 200 an dem Substrat 400 befestigt worden ist. Dieser zurückbleibende Epoxid-Anteil kann als eine Unterfüllung zum Verringern der mechanischen Spannung und zum Schützen der Verbindungsstellen fungieren, die durch die Aufschmelzung der leitenden Verbinder 166 entstehen. Bei einigen Ausführungsformen kann eine Unterfüllung (nicht dargestellt) zwischen dem ersten Package 200 und dem Substrat 400 und um die leitenden Verbinder 166 herum hergestellt werden. Die Unterfüllung kann mit dem Kapillarfluss-Verfahren hergestellt werden, nachdem das Package 200 befestigt worden ist, oder sie kann mit einem geeigneten Abscheidungsverfahren hergestellt werden, bevor das Package 200 befestigt wird.
  • Es können auch weitere Strukturelemente und Prozesse verwendet werden. Zum Beispiel können Teststrukturen verwendet werden, um die Verifikationsprüfung der 3D-Verkappung oder 3DIC-Bauelemente zu unterstützen. Die Teststrukturen können zum Beispiel Test-Pads sein, die in einer Umverteilungsschicht oder auf einem Substrat hergestellt sind, sodass die Prüfung der 3D-Verkappung oder 3DIC-Bauelemente möglich wird, oder es können Sonden und/oder Sondenkarten und dergleichen verwendet werden. Die Verifikationsprüfung kann an Zwischenstrukturen sowie an den Endstrukturen durchgeführt werden. Darüber hinaus können die hier beschriebenen Strukturen und Methoden in Verbindung mit Prüfungsmethodologien verwendet werden, die eine Zwischenverifikation von bekannten guten Dies umfassen, um die Ausbeute zu erhöhen und die Kosten zu senken.
  • Die Ausführungsformen des Bauelements und der Verfahren in der vorliegenden Erfindung haben zahlreiche Vorzüge. Insbesondere sind Dummy-Verbinder zwischen einem ersten Package und einem zweiten Package einer PoP-Struktur angeordnet. Die Dummy-Verbinder können auf der gleichen Oberfläche des zweiten Package wie die funktionellen Verbinder angeordnet werden, die das erste und das zweite Package elektrisch und mechanisch verbinden. Bei einigen Ausführungsformen können die Dummy-Verbinder physisch und/oder elektrisch von dem ersten Package getrennt sein. Die Dummy-Verbinder können zum Verbessern eines Profils einer Wellenfront einer Unterfüllung verwendet werden, die zwischen dem ersten Package und dem zweiten Package aufgebracht wird. Durch Verbessern des Wellenfrontprofils der Unterfüllung kann die Unterfüllung weniger und/oder kleinere Hohlräume anlagern, wodurch vor und nach der Package-Zuverlässigkeitsprüfung die Zuverlässigkeit verbessert wird und Defekte (z. B. Popcorn-Effekt) reduziert werden.
  • Gemäß einer Ausführungsform weist ein Package ein erstes Package auf. Das erste Package weist einen ersten integrierten Schaltkreis-Die, ein Verkapselungsmaterial um den ersten integrierten Schaltkreis-Die, und Umverteilungsschichten über dem Verkapselungsmaterial und dem ersten integrierten Schaltkreis-Die auf. Das Package weist außerdem ein zweites Package auf, das mittels einer Mehrzahl von funktionellen Verbindern an das erste Package gebondet ist. Die funktionellen Verbinder und die Umverteilungsschichten verbinden einen zweiten integrierten Schaltkreis-Die des zweiten Package elektrisch mit dem ersten integrierten Schaltkreis-Die. Das Package weist außerdem eine Mehrzahl von Dummy-Verbindern auf, die zwischen dem ersten Package und dem zweiten Package angeordnet sind. Ein Ende jedes der Mehrzahl von Dummy-Verbindern, das zu dem ersten Package zeigt, ist von dem ersten Package physisch getrennt.
  • Gemäß einer Ausführungsform weist ein Package eine erste Package-Komponente auf, die einen ersten Halbleiter-Die, der in einem Verkapselungsmaterial eingekapselt ist, eine leitende Durchkontaktierung, die durch das Verkapselungsmaterial verläuft, und eine Umverteilungsschicht hat, die mit dem ersten Halbleiter-Die und der leitenden Durchkontaktierung elektrisch verbunden ist. Das Package weist weiterhin eine zweite Package-Komponente auf, die mittels einer ersten Mehrzahl von Verbindern, die auf einer Unterseite der zweiten Package-Komponente angeordnet sind, physisch mit der ersten Package-Komponente verbunden ist. Das Package weist weiterhin eine zweite Mehrzahl von Verbindern auf, die auf der Unterseite der zweiten Package-Komponente angeordnet sind, wobei die zweite Mehrzahl von Verbindern elektrisch von dem ersten Halbleiter-Die getrennt ist und die erste Mehrzahl von Verbindern und die zweite Mehrzahl von Verbindern unterschiedliche Größen haben, und wobei jeder der zweiten Mehrzahl von Verbindern einen Lotbereich aufweist.
  • Gemäß einer Ausführungsform weist ein Verfahren die folgenden Schritte auf: Einkapseln eines ersten integrierten Schaltkreis-Die in einem Verkapselungsmaterial; Herstellen einer Umverteilungsschicht (RDL), die mit dem ersten integrierten Schaltkreis-Die elektrisch verbunden ist; und Bonden eines Substrats an die RDL unter Verwendung einer Mehrzahl von funktionellen Verbindern. Die Mehrzahl von funktionellen Verbindern verbindet einen zweiten integrierten Schaltkreis-Die elektrisch mit dem ersten integrierten Schaltkreis-Die, und der erste integrierte Schaltkreis-Die und der zweite integrierte Schaltkreis-Die sind auf gegenüberliegenden Seiten des Substrats angeordnet. Das Verfahren umfasst weiterhin das Anordnen einer Mehrzahl von Dummy-Verbindern zwischen dem Substrat und der RDL. Die Mehrzahl von funktionellen Verbindern verläuft unter der Mehrzahl von Dummy-Verbindern, und die Mehrzahl von funktionellen Verbindern umschließt zumindest teilweise die Mehrzahl von Dummy-Verbindern in einer Aufsicht. Das Verfahren umfasst weiterhin das Aufbringen einer Unterfüllung zwischen dem Substrat und der RDL.

Claims (20)

  1. Package mit: einem ersten Package (200), das Folgendes aufweist: einen ersten integrierten Schaltkreis-Die (114), ein Verkapselungsmaterial (130) um den ersten integrierten Schaltkreis-Die (114), und eine Umverteilungsschicht (106) über dem Verkapselungsmaterial (130) und dem ersten integrierten Schaltkreis-Die (114); einem zweiten Package (300), das mittels einer Mehrzahl von funktionellen Verbindern (314) an das erste Package (200) gebondet ist, wobei die funktionellen Verbinder (314) und die Umverteilungsschicht (106) einen zweiten integrierten Schaltkreis-Die (308) des zweiten Packages (300) elektrisch mit dem ersten integrierten Schaltkreis-Die (114) verbinden; und einer Mehrzahl von Dummy-Verbindern (316), die zwischen dem ersten Package (200) und dem zweiten Package (300) angeordnet sind, wobei jeder der Mehrzahl von Dummy-Verbindern (316) einen Lotbereich aufweist, wobei ein Ende jedes der Mehrzahl von Dummy-Verbindern (316), das zu dem ersten Package (200) zeigt, von dem ersten Package (200) physisch getrennt ist.
  2. Package nach Anspruch 1, das weiterhin eine Unterfüllung (322) zwischen dem ersten Package (200) und dem zweiten Package (300) aufweist, wobei die Unterfüllung (322) um die Mehrzahl von funktionellen Verbindern (314) und die Mehrzahl von Dummy-Verbindern (316) angeordnet ist sowie zwischen der Unterseite jedes der Mehrzahl von Dummy-Verbindern (316) und dem ersten Package (200) angeordnet ist.
  3. Package nach Anspruch 1 oder 2, wobei die Mehrzahl von funktionellen Verbindern (314) die Mehrzahl von Dummy-Verbindern (316) in einer Aufsicht umschließt.
  4. Package nach einem der vorhergehenden Ansprüche, wobei ein Durchmesser (D3) eines der Mehrzahl von Dummy-Verbindern (316) kleiner als ein oder gleich einem Durchmesser (D4) eines der Mehrzahl von funktionellen Verbindern (314) ist.
  5. Package nach einem der vorhergehenden Ansprüche, wobei das zweite Package (300) weiterhin ein Lötresist (318) aufweist, wobei die Mehrzahl von funktionellen Verbindern (314) in ersten Öffnungen (320A) angeordnet ist, die durch das Lötresist (318) verlaufen, und die Mehrzahl von Dummy-Verbindern (316) in zweiten Öffnungen (320B) angeordnet ist, die durch das Lötresist (318) verlaufen.
  6. Package nach Anspruch 5, wobei ein Durchmesser (D5) jeder der zweiten Öffnungen (320B) größer als ein oder gleich einem Durchmesser (D6) jeder der ersten Öffnungen (320A) ist.
  7. Package nach einem der vorhergehenden Ansprüche, wobei die Mehrzahl von Dummy-Verbindern (316) in einer Aufsicht in einer Struktur angeordnet ist, wobei die Struktur eine Matrix von Dummy-Verbindern (316), konzentrische Kreise von Dummy-Verbindern (316), eine X-Form von Dummy-Verbindern (316) oder eine Zufallsverteilung von Dummy-Verbindern (316) aufweist.
  8. Package nach einem der vorhergehenden Ansprüche, wobei ein Abstand zwischen benachbarten der Mehrzahl von Dummy-Verbindern (316) gleich einem Abstand oder größer als ein Abstand zwischen benachbarten der Mehrzahl von funktionellen Verbindern (314) ist.
  9. Package nach einem der vorhergehenden Ansprüche, wobei jeder der Mehrzahl von Dummy-Verbindern (316) aus einer Lotkugel oder einem Lotbereich, der auf einer leitenden Säule angeordnet ist, besteht.
  10. Package mit: einer ersten Package-Komponente (200), die Folgendes aufweist: einen ersten Halbleiter-Die (114), der in einem Verkapselungsmaterial (130) eingekapselt ist, eine leitende Durchkontaktierung (112), die durch das Verkapselungsmaterial (130) verläuft, und eine Umverteilungsschicht (106), die mit dem ersten Halbleiter-Die (114) und der leitenden Durchkontaktierung (112) elektrisch verbunden ist; einer zweiten Package-Komponente (300), die mittels einer ersten Mehrzahl von Verbindern (314), die auf einer Unterseite der zweiten Package-Komponente (300) angeordnet sind, physisch mit der ersten Package-Komponente (200) verbunden ist; und einer zweiten Mehrzahl von Verbindern (316), die auf der Unterseite der zweiten Package-Komponente (300) angeordnet sind, wobei sich die zweite Mehrzahl von Verbindern (316) von der Unterseite der zweiten Package-Komponente (300) in Richtung der ersten Package-Komponente (200) wegerstreckt, wobei die zweite Mehrzahl von Verbindern (316) elektrisch von dem ersten Halbleiter-Die (114) getrennt ist und die erste Mehrzahl von Verbindern (314) und die zweite Mehrzahl von Verbindern (316) unterschiedliche Größen haben, und wobei jeder der zweiten Mehrzahl von Verbindern (316) einen Lotbereich aufweist.
  11. Package nach Anspruch 10, das weiterhin eine Unterfüllung (322) um die erste Mehrzahl von Verbindern (314) und die zweite Mehrzahl von Verbindern (316) aufweist, wobei die Unterfüllung (322) den Abstand zwischen mindestens einem der zweiten Mehrzahl von Verbindern (316) und der ersten Package-Komponente (200) überspannt.
  12. Package nach Anspruch 10 oder 11, wobei eine Höhe mindestens eines der ersten Mehrzahl von Verbindern (314) größer als eine Höhe mindestens eines der zweiten Mehrzahl von Verbindern (316) ist.
  13. Package nach einem der Ansprüche 10 bis 12, wobei die erste Mehrzahl von Verbindern (314) in einer Aufsicht die zweite Mehrzahl von Verbindern (316) umschließt.
  14. Package nach einem der Ansprüche 10 bis 13, wobei mindestens einer der zweiten Mehrzahl von Verbindern (316) eine dielektrische Schicht (104) der ersten Package-Komponente (200) kontaktiert.
  15. Verfahren mit den folgenden Schritten: Einkapseln eines ersten integrierten Schaltkreis-Die (114) in einem Verkapselungsmaterial (130); Herstellen einer Umverteilungsschicht (106), die mit dem ersten integrierten Schaltkreis-Die (114) elektrisch verbunden ist; Bonden eines Substrats (302) an die Umverteilungsschicht (106) unter Verwendung einer Mehrzahl von funktionellen Verbindern (314), wobei die Mehrzahl von funktionellen Verbindern (314) einen zweiten integrierten Schaltkreis-Die (308) elektrisch mit dem ersten integrierten Schaltkreis-Die (114) verbindet und der erste integrierte Schaltkreis-Die (114) und der zweite integrierte Schaltkreis-Die (308) auf entgegengesetzten Seiten des Substrats (302) angeordnet sind; Anordnen einer Mehrzahl von Dummy-Verbindern (316) zwischen dem Substrat (302) und der Umverteilungsschicht (106), wobei die Mehrzahl von funktionellen Verbindern (314) sich bis unterhalb der Mehrzahl von Dummy-Verbindern (316) erstreckt und die Mehrzahl von funktionellen Verbindern (314) in einer Aufsicht zumindest teilweise die Mehrzahl von Dummy-Verbindern (316) umschließt, wobei jeder der Mehrzahl von Dummy-Verbindern (316) einen Lotbereich aufweist; und Aufbringen einer Unterfüllung (322) zwischen dem Substrat (302) und der Umverteilungsschicht (106).
  16. Verfahren nach Anspruch 15, das weiterhin das Anbringen eines Package-Substrats (400) auf eine Seite des ersten integrierten Schaltkreis-Die (114), die der Umverteilungsschicht (106) entgegengesetzt ist, umfasst.
  17. Verfahren nach Anspruch 15 oder 16, wobei die Unterfüllung (322) zwischen der Umverteilungsschicht (106) und der Mehrzahl von Dummy-Verbindern (316) mittels eines Kapillarfluss-Verfahrens oder mittels eines Abscheidungsverfahrens hergestellt wird.
  18. Verfahren nach einem der Ansprüche 15 bis 17, wobei die Mehrzahl von Dummy-Verbindern (316) in einer Aufsicht in einer Struktur angeordnet ist, wobei die Struktur eine Matrix von Dummy-Verbindern (316), konzentrische Kreise von Dummy-Verbindern (316), eine X-Form von Dummy-Verbindern (316) oder eine Zufallsverteilung von Dummy-Verbindern (316) umfasst.
  19. Verfahren nach einem der Ansprüche 15 bis 18, wobei ein Abstand zwischen benachbarten der Mehrzahl von Dummy-Verbindern (316) gleich einem Abstand oder größer als ein Abstand zwischen benachbarten der Mehrzahl von funktionellen Verbindern (314) ist.
  20. Verfahren nach einem der Ansprüche 15 bis 19, wobei mehr funktionelle Verbinder (314) auf einer ersten Seite der Mehrzahl von Dummy-Verbindern (316) als auf einer zweiten Seite der Mehrzahl von Dummy-Verbindern (316) in einer Aufsicht angeordnet sind und wobei die erste Seite der Mehrzahl von Dummy-Verbindern (316) der zweiten Seite der Mehrzahl von Dummy-Verbindern (316) entgegengesetzt ist.
DE102017118183.0A 2016-09-14 2017-08-10 Halbleiter-Packages mit Dummy-Verbindern und Verfahren zu deren Herstellung Active DE102017118183B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662394545P 2016-09-14 2016-09-14
US62/394,545 2016-09-14
US15/669,563 2017-08-04
US15/669,563 US10276548B2 (en) 2016-09-14 2017-08-04 Semiconductor packages having dummy connectors and methods of forming same

Publications (2)

Publication Number Publication Date
DE102017118183A1 DE102017118183A1 (de) 2018-03-15
DE102017118183B4 true DE102017118183B4 (de) 2022-03-10

Family

ID=61247136

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017118183.0A Active DE102017118183B4 (de) 2016-09-14 2017-08-10 Halbleiter-Packages mit Dummy-Verbindern und Verfahren zu deren Herstellung

Country Status (1)

Country Link
DE (1) DE102017118183B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11315891B2 (en) 2018-03-23 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming semiconductor packages having a die with an encapsulant
US11158607B2 (en) 2018-11-29 2021-10-26 Apple Inc. Wafer reconstitution and die-stitching
US11088125B2 (en) * 2019-09-17 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. IPD modules with flexible connection scheme in packaging

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150004751A1 (en) 2011-08-17 2015-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy Flip Chip Bumps for Reducing Stress
US20150255432A1 (en) 2014-03-07 2015-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150004751A1 (en) 2011-08-17 2015-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy Flip Chip Bumps for Reducing Stress
US20150255432A1 (en) 2014-03-07 2015-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages

Also Published As

Publication number Publication date
DE102017118183A1 (de) 2018-03-15

Similar Documents

Publication Publication Date Title
DE102017117810B4 (de) Halbleiterpackage, sowie vorrichtung mit umverteilungsschichten und verfahrenzu dessen herstellung
DE102019109690B4 (de) Halbleiterstrukturen und Verfahren zu deren Herstellung
DE102018108051B4 (de) Integrierte Fan-Out-Packages und Verfahren zu deren Herstellung
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102020101431B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102016101685B4 (de) Verfahren zur herstellung eines integrierten fan-out-packages
DE102015105855B4 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102019117762B4 (de) Integriertes schaltungspackage und verfahren
DE102019118492B4 (de) Eingebettete Spannungsreglerstruktur und Verfahren zum Bilden derselben und Verfahren zum Betrieb derselben
DE102018130035B4 (de) Package und verfahren
DE102019120381B4 (de) Integriertes schaltungs-package und verfahren
DE102020100002B4 (de) Fan-out-packages und verfahren zu deren herstellung
DE102019129870A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102017118183B4 (de) Halbleiter-Packages mit Dummy-Verbindern und Verfahren zu deren Herstellung
DE102020130996A1 (de) Halbleiter-package und verfahren zu dessen herstellung
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102017123326B4 (de) Halbleiter-Packages und Verfahren zu deren Herstellung
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102021119243A1 (de) Geformte dies in halbleiterpackages und deren herstellungsverfahren
DE102018127314B4 (de) Integriertes Schaltkreis-Package und Verfahren
DE102017102534B4 (de) Umverteilungsschichten in Halbleiter-Packages und Verfahren zu deren Herstellung
DE102023100773A1 (de) Integriertes schaltungs-package und verfahren
DE102018105052B4 (de) Halbleiter-Package und Verfahren
DE102020116106B4 (de) Halbleitervorrichtungen und herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final