DE102019121201A1 - Integrierte fan-out-packages und verfahren zum bilden derselben - Google Patents

Integrierte fan-out-packages und verfahren zum bilden derselben Download PDF

Info

Publication number
DE102019121201A1
DE102019121201A1 DE102019121201.4A DE102019121201A DE102019121201A1 DE 102019121201 A1 DE102019121201 A1 DE 102019121201A1 DE 102019121201 A DE102019121201 A DE 102019121201A DE 102019121201 A1 DE102019121201 A1 DE 102019121201A1
Authority
DE
Germany
Prior art keywords
layer
composite
forming
package
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019121201.4A
Other languages
English (en)
Inventor
Chen-Hua Yu
Kuo Pan
Tin-Hao Kuo
Hao-Yi Tsai
Hsiu-Jen Lin
Hao-Jan Pei
Ching-Hua Hsieh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019121201A1 publication Critical patent/DE102019121201A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein Verfahren umfasst das Bilden einer Verbundmaterialschicht über einem Träger, wobei die Verbundmaterialschicht Teilchen eines Füllstoffs umfasst, die in ein Grundmaterial eingearbeitet werden, das Bilden eines Satzes von Durchkontaktierungen über einer ersten Seite der Verbundmaterialschicht, das Anbringen eines Die über der ersten Seite der Verbundmaterialschicht, wobei der Die von dem Satz von Durchkontaktierungen beabstandet ist, das Bilden einer Formmasse über der ersten Seite der Verbundmaterialschicht, wobei die Formmasse den Die und die Durchkontaktierungen des Satzes von Durchkontaktierungen mindestens seitlich verkapselt, das Bilden einer Umverteilungsstruktur über dem Die und der Formmasse, wobei die Umverteilungsstruktur mit den Durchkontaktierungen elektrisch verbunden ist, das Bilden von Öffnungen in einer zweiten Seite der Verbundmaterialschicht gegenüber der ersten Seite, und das Bilden von leitfähigen Verbindungsstücken in den Öffnungen, wobei die leitfähigen Verbindungsstücke mit den Durchkontaktierungen elektrisch verbunden sind.

Description

  • PRIORITÄTSANSPRUCH UND KREUZVERWEIS
  • Die vorliegende Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 62/727,311 , eingereicht am 5. September 2018, unter dem Titel „InFO Structure for Package on Package Devices and Methods of Forming the Same“, wobei diese Anmeldung hiermit zur Bezugnahme vollständig übernommen wird.
  • HINTERGRUND
  • Die Halbleiterindustrie hat auf Grund ständiger Verbesserungen der Integrationsdichte diverser elektronischer Bauteile (z. B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) ein schnelles Wachstum erfahren. Zum größten Teil ergab sich diese Verbesserung der Integrationsdichte aus wiederholten Reduzierungen der Mindestmerkmalsgröße, die es ermöglicht, eine größere Anzahl von Bauteilen in eine gegebene Fläche zu integrieren. Da die Nachfrage für noch kleinere elektronische Bauelemente kürzlich zugenommen hat, ist eine Nachfrage für kleinere und einfallsreichere Konfektionierungstechniken von Halbleiter-Dies entstanden.
  • Ein Beispiel dieser Konfektionierungstechnologien ist die Package-on-Package- (POP) Technologie. Bei einem PoP-Package wird ein oberes Halbleiter-Package auf einem unteren Halbleiter-Package gestapelt, um ein hohes Niveau von Integration und Bauteildichte zu erlauben. Ein anderes Beispiel ist die Multi-Chip-Modul- (MCM) Technologie, bei der mehrere Halbleiter-Dies in einem einzigen Halbleiter-Package zusammengefasst werden, um Halbleiterbauelementen integrierte Funktionalitäten bereitzustellen.
  • Das hohe Integrationsniveau der fortgeschrittenen Package-Technologien ermöglicht die Fertigung von Halbleiterbauelementen mit verbesserten Funktionalitäten und geringem Platzbedarf, was für Vorrichtungen mit kleinem Formfaktor, wie etwa für Handys, Tablets und digitale Musikwiedergabegeräte, von Vorteil ist. Ein anderer Vorteil ist die verkürzte Länge der Leitungswege, welche die zusammenwirkenden Teile innerhalb des Halbleiter-Package verbinden. Dies verbessert die elektrische Leistung des Halbleiterbauelements, da eine kürzere Leitweglenkung von Zusammenschaltungen zwischen den Schaltkreisen eine schnellere Signalausbreitung und reduziertes Rauschen und Nebensprechen ergibt.
  • Figurenliste
  • Die Aspekte der vorliegenden Offenbarung sind am besten aus der folgenden ausführlichen Beschreibung zu verstehen, wenn sie in Verbindung mit den beiliegenden Figuren gelesen wird. Es sei zu beachten, dass gemäß der in der Industrie üblichen Praxis diverse Merkmale nicht maßstabsgetreu gezeichnet sind. In der Tat können die Abmessungen der diversen Merkmale der Übersichtlichkeit halber beliebig vergrößert oder verkleinert sein. Es zeigen:
    • 1 eine Querschnittsansicht einer zusammengesetzten Schicht in einem Halbleiter-Package auf einer Fertigungsstufe, gemäß einer Ausführungsform.
    • 2 bis 13 Querschnittsansichten eines Halbleiter-Package auf diversen Fertigungsstufen, gemäß einer Ausführungsform.
    • 14 eine Querschnittsansicht eines Halbleiter-Package gemäß einer Ausführungsform.
    • 15A bis D diverse Ansichten von zusammengesetzten Schichten einem Halbleiter-Package auf diversen Fertigungsstufen gemäß einigen Ausführungsformen.
    • 16 eine Querschnittsansicht eines Halbleiter-Package gemäß einer Ausführungsform.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Umsetzen verschiedener Merkmale der Erfindung bereit. Spezifische Beispiele von Bauteilen und Anordnungen werden nachstehend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dabei handelt es sich natürlich nur um Beispiele, die nicht als einschränkend anzusehen sind. Beispielsweise kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei denen die ersten und zweiten Merkmale in direktem Kontakt gebildet werden, und kann auch Ausführungsformen umfassen, bei denen zusätzliche Merkmale zwischen den ersten und zweiten Merkmalen gebildet werden können, so dass die ersten und zweiten Merkmale nicht direkt in Kontakt stehen.
  • Außerdem können räumlich relative Begriffe, wie etwa „darunter“, „unterhalb“, „unterer“, „über“, „oberer“ und dergleichen hier zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Elementen oder Merkmalen zu beschreiben, wie in den Figuren abgebildet. Die räumlich relativen Begriffe sind dazu gedacht, verschiedene Orientierungen der Vorrichtung im Gebrauch oder im Betrieb zusätzlich zu der in den Figuren abgebildeten Orientierung einzubeziehen. Das Gerät kann andersartig orientiert (um 90 Grad oder in anderen Orientierungen gedreht) sein, und die hier verwendeten räumlich relativen Deskriptoren können ebenso entsprechend ausgelegt werden.
  • Die Ausführungsformen der vorliegenden Offenbarung werden in Zusammenhang mit Halbleiter-Packages und Verfahren zum Bilden der Halbleiter-Packages und insbesondere mit integrierten Fan-Out- (InFO) Halbleiter-Packages besprochen. Eine Schicht eines Verbundmaterials, der einen Füllstoff (z. B. Teilchen) umfasst, der in ein dielektrisches Material (z. B. ein Polymer) eingearbeitet wird, wird über einem Träger gebildet, und dann werden ein oder mehrere Halbleiter-Dies und/oder leitfähige Stützen über dem Verbundmaterial gebildet. Eine Formmasse wird über dem Träger und um die Dies herum und um die leitfähigen Stützen herum gebildet. Eine Umverteilungsstruktur wird über der Formmasse, den Dies und den leitfähigen Stützen gebildet. In manchen Fällen kann die Verwendung einer Verbundmaterialschicht die Struktursteifigkeit des Halbleiter-Package verbessern. Die Schicht des Verbundmaterials kann auch ein Verziehen oder Verbiegen auf Grund anderer Schichten, wie etwa der Umverteilungsstruktur, reduzieren. Zudem kann die Schicht des Verbundmaterials eine raue oder löchrige Oberfläche aufweisen, welche die Haftfähigkeit eines Materials, das anschließend auf dem Verbundmaterial abgeschieden wird, verbessern kann.
  • 1 bildet eine Querschnittsansicht einer Verbundschicht 110 in einer Package-Struktur 500 auf einer Fertigungsstufe gemäß einer Ausführungsform ab. 2 bis 13 bilden Querschnittsansichten der Package-Struktur 500 auf diversen Fertigungsstufen gemäß einer Ausführungsform ab. 14 bildet eine Querschnittsansicht der Package-Struktur 500 gemäß einer Ausführungsform ab. 15A bis C bilden diverse Ansichten von Verbundschichten 100 in einer Package-Struktur 500 auf diversen Fertigungsstufen gemäß einigen Ausführungsformen ab. 16 bildet eine Querschnittsansicht einer Package-Struktur 600 gemäß einer Ausführungsform ab.
  • Mit Bezug auf 1 werden eine Ablöseschicht 103 und eine Verbundschicht 110 über einem Träger 101 gebildet. Der Träger 101 kann ein Wafer, eine Plattenstruktur oder dergleichen sein und kann aus einem Material wie etwa Silizium, Siliziumoxid, Aluminium, Aluminiumoxid, Polymer, Polymerverbundmaterial, Metallfolie, Keramik, Glas, Glasepoxid, Berylliumoxid, Band oder dergleichen oder einer Kombination hergestellt werden. Der Träger 101 gibt den anschließend gebildeten Strukturen Halt.
  • Bei einigen Ausführungsformen wird eine Ablöseschicht 103 über dem Träger 101 abgeschieden oder laminiert, bevor die Verbundschicht 110 gebildet wird. Die Ablöseschicht 103 kann aus einem Material auf Polymerbasis gebildet werden, das zusammen mit dem Träger 101 von darüberliegenden Strukturen, die in anschließenden Schritten gebildet werden, entfernt werden kann. Bei einigen Ausführungsformen ist die Ablöseschicht 103 ein wärmelösbares Material auf Epoxidbasis, das seine Haftungseigenschaft verliert, wenn es erhitzt wird, wie etwa eine Ablösebeschichtung mit Licht-in-Wärme-Umwandlung (LTHC). Bei anderen Ausführungsformen kann die Ablöseschicht 103 ein lichtempfindliches Material, wie etwa ein ultravioletter (UV) Klebstoff, sein, das seine Haftungseigenschaft verliert, wenn es UV-Licht ausgesetzt wird. Die Ablöseschicht 103 kann als Flüssigkeit verteilt und ausgehärtet werden, kann eine Laminatfolie, die auf den Träger 101 laminiert wird, oder dergleichen sein. Die obere Oberfläche der Ablöseschicht 103 kann eingeebnet werden und kann einen hohen Grad an Koplanarität aufweisen.
  • Weiter mit Bezug auf 1 wird die Verbundschicht 110 über der Ablöseschicht 103 gebildet. 1 bildet auch einen vergrößerten Abschnitt der Verbundschicht 110 ab. Bei einigen Ausführungsformen ist die Verbundschicht 110 ein Verbundmaterial, der einen Füllstoff 115 umfasst, der in ein Grundmaterial 113 eingearbeitet ist. Der Füllstoff 115 kann die mechanische Festigkeit oder Steifigkeit der Verbundschicht 110 erhöhen, was nachstehend ausführlicher beschrieben wird. Das Grundmaterial 113 kann ein Polymer, Epoxid, Harz, Unterfüllmaterial, eine Materialkombination oder dergleichen sein.
  • Der Füllstoff 115 der Verbundschicht 110 kann Teilchen, Fasern, dergleichen oder eine Kombination umfassen. Bei einigen Ausführungsformen umfasst der Füllstoff 115 Teilchen von Siliziumoxid, Aluminiumoxid, dergleichen oder eine Kombination. Bei einigen Ausführungsformen weisen die Teilchen einen Durchmesser zwischen ungefähr 0,5 µm und ungefähr 30 µm auf, obwohl die Teilchen bei anderen Ausführungsformen andere Durchmesser aufweisen können. Bei einigen Ausführungsformen kann der Füllstoff 115 der Verbundschicht 110 ausgewählt werden, um einen bestimmten Bereich von Durchmessern aufzuweisen, oder um einen durchschnittlichen Durchmesser aufzuweisen. Beispielsweise kann der Füllstoff 115 bei einigen Ausführungsformen ausgewählt werden, um einen durchschnittlichen Durchmesser zwischen ungefähr 0,5 µm und ungefähr 30 µm aufzuweisen. Bei einigen Ausführungsformen kann das Volumen von Füllstoff 115 innerhalb der Verbundschicht 110 zwischen ungefähr 30 % und ungefähr 80 % des Gesamtvolumens der Verbundschicht 110 liegen. Bei einigen Ausführungsformen kann das Volumenverhältnis von Füllstoff 115 zu Grundmaterial 113 zwischen ungefähr 0,5:1 und ungefähr 3:1 liegen. Die Kennzeichen des Füllstoffs 115 können ausgewählt werden, um ein bestimmtes Kennzeichen für die Verbundschicht 110, wie etwa Steifigkeit, bereitzustellen. Beispielsweise kann eine Verbundschicht 110 mit einem Füllstoff 115 eines größeren durchschnittlichen Durchmessers eine höhere Steifigkeit (z. B. ein größeres Elastizitätsmodul) als eine Verbundschicht 110 mit einem Füllstoff eines kleineren durchschnittlichen Durchmessers aufweisen. Durch die Verwendung eines Materials für die Verbundschicht 110, das eine größere Steifigkeit aufweist, kann die Steifigkeit der darauf gebildeten Struktur (z. B. der Package-Struktur 500 in 14) verbessert werden, und ein Verziehen oder Verbiegen der Struktur kann reduziert werden (wie nachstehend ausführlicher beschrieben).
  • Bei einigen Ausführungsformen ist die Verbundschicht 110 ein Polymerverbundmaterial, ein Unterfüllmaterial, eine Pressmasse, ein Epoxid, ein Harz, eine Materialkombination oder dergleichen. Bei einigen Ausführungsformen kann die Verbundschicht 110 einen Wärmeausdehnungskoeffizienten (CTE) aufweisen, der größer als ungefähr 10 ppm/°C ist, wie etwa 22 ppm/°C. Bei einigen Ausführungsformen kann die Verbundschicht 110 ein Elastizitätsmodul aufweisen, das größer als etwa 10 GPa ist, wie etwa 23 GPa. Bei einigen Ausführungsformen kann die Verbundschicht 110 eine Dicke zwischen ungefähr 10 µm und ungefähr 100 µm aufweisen, wie etwa 35 µm. Die Verbundschicht 110 kann über dem Träger 101 unter Verwendung eines geeigneten Abscheidungsvorgangs, wie etwa Rotationsbeschichtung, Gasphasenabscheidung (CVD), Laminieren, dergleichen oder eine Kombination davon gebildet werden. Bei einigen Ausführungsformen wird die Verbundschicht 110 nach der Abscheidung unter Verwendung eines Aushärtungsvorgangs ausgehärtet. Der Aushärtungsvorgang kann das Erhitzen der Verbundschicht 110 auf eine vorbestimmte Temperatur während eines vorbestimmten Zeitraums unter Verwendung eines Tempervorgangs oder eines anderen Erhitzungsvorgangs umfassen. Der Aushärtungsvorgang kann auch einen Vorgang zum Belichten mit ultraviolettem (UV) Licht, einen Vorgang zum Aussetzen an Infrarot- (IR) Energie, Kombinationen davon oder eine Kombination davon mit einem Erhitzungsvorgang umfassen. Alternativ kann die Verbundschicht 110 unter Verwendung anderer Techniken ausgehärtet werden. Bei einigen Ausführungsformen ist kein Aushärtungsvorgang enthalten.
  • Bei manchen Fällen können eine oder mehrere Oberflächen der Verbundschicht 110 löchrig sein und somit Löcher 117 umfassen, wie in 1 gezeigt. Die Löcher 117 können beispielsweise durch freigelegte Stücke des Füllstoffs 115 verursacht werden, die abgehen oder anderweitig aus dem Grundmaterial 113 entfernt werden und Löcher 117 hinterlassen, wo sich zuvor die Stücke von Füllstoff 115 befanden. Beispielsweise können freigelegte Stücke des Füllstoffs 115 während eines nachfolgenden Reinigungsvorgangs oder während eines anderen nachfolgenden Vorgangschritts abgehen. In manchen Fällen können einige der Löcher 117 eine Größe (z. B. einen Durchmesser oder eine Tiefe) aufweisen, die ungefähr gleich oder kleiner als die Größe (z. B. der Durchmesser) des Füllstoffs 115 ist. Beispielsweise können einige der Löcher 117 bei einigen Ausführungsformen einen Durchmesser oder eine Tiefe zwischen ungefähr 0,5 µm und ungefähr 30 µm aufweisen. In manchen Fällen können die Löcher 117 jedoch eine Größe, die kleiner als die Größe des Füllstoffs 115 ist, oder eine Größe, die größer als die des Füllstoffs 115 ist, aufweisen. In manchen Fällen kann das Vorliegen der Löcher 117 die Haftfähigkeit von darüberliegenden Schichten, wie etwa der in 3 gezeigten dielektrischen Schicht, verbessern. In manchen Fällen kann das Vorliegen der Löcher 117 bewirken, dass eine Oberfläche der Verbundschicht 110 eine Rauheit zwischen ungefähr 0,1 µm und ungefähr 10 µm aufweist. In manchen Fällen können die Löcher 117 zwischen ungefähr 50 % und ungefähr 90 % einer Oberfläche der Verbundschicht 110 bedecken.
  • Mit Bezug auf 2 wird eine Metallisierungsstrukturierung 112 auf der Verbundschicht 110 gebildet. Bei einigen Ausführungsformen wird die Metallisierungsstrukturierung 112 gebildet, indem eine Saatschicht (nicht gezeigt) über der Verbundschicht 110 gebildet wird. Die Saatschicht kann eine Metallschicht oder eine andersartige Schicht sein, und kann eine oder mehrere Schichten von einem oder mehreren verschiedenen Materialien umfassen. Bei einigen Ausführungsformen umfasst die Saatschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Saatschicht kann gebildet werden, indem beispielsweise eine PVD oder dergleichen verwendet wird. Dann wird ein Photolack gebildet und auf der Saatschicht strukturiert. Der Photolack kann durch Rotationsbeschichtung oder dergleichen gebildet werden und kann zur Strukturierung belichtet werden. Die Strukturierung des Photolacks entspricht der Metallisierungsstrukturierung 112. Die Strukturierung bildet Öffnungen durch den Photolack hindurch, um die Saatschicht freizulegen. Ein leitfähiges Material wird in den Öffnungen des Photolacks und auf den freigelegten Abschnitten der Saatschicht gebildet. Das leitfähige Material kann durch Galvanisieren, wie etwa galvanisches Beschichten oder chemisches Beschichten, oder dergleichen gebildet werden. Das leitfähige Material kann ein Metall, wie Kupfer, Titan, Wolfram, Aluminium, eine Kombination oder dergleichen umfassen. Dann können der Photolack und die Abschnitte der Saatschicht, auf der das leitfähige Material nicht gebildet ist, entfernt werden. Der Photolack kann durch einen annehmbaren Veraschungs- oder Entmetallisierungsvorgang entfernt werden, wie etwa unter Verwendung von Sauerstoffplasma oder dergleichen. Bei einigen Ausführungsformen werden die freigelegten Abschnitte der Saatschicht, sobald der Photolack entfernt wurde, unter Verwendung eines Ätzvorgangs, wie etwa eines Nassätzvorgangs oder eines Trockenätzvorgangs, entfernt. Die übrigen Abschnitte der Saatschicht und des leitfähigen Materials bilden die Metallisierungsstrukturierung 112.
  • In 3 wird eine dielektrische Schicht 114 auf der Metallisierungsstrukturierung 112 und der Verbundschicht 110 gebildet. Bei einigen Ausführungsformen wird die dielektrische Schicht 114 aus einem Polymer gebildet, wobei es sich um ein lichtempfindliches Material, wie etwa PBO, Polyimid, BCB oder dergleichen handeln kann, das unter Verwendung einer Lithographiemaske strukturiert werden kann. Bei anderen Ausführungsformen wird die dielektrische Schicht 114 aus einem Nitrid, wie etwa Siliziumnitrid, einem Oxid, wie etwa Siliziumoxid, PSG, BSG, BPSG oder dergleichen gebildet. Die dielektrische Schicht 114 kann durch Rotationsbeschichtung, Laminieren, CVD, dergleichen oder einer Kombination davon gebildet werden. Die dielektrische Schicht 114 wird strukturiert, um Abschnitte der Metallisierungsstrukturierung 112 freizulegen. Die dielektrische Schicht 114 kann unter Verwendung eines annehmbaren Vorgangs strukturiert werden, wie etwa durch Belichten der dielektrischen Schicht 114, wenn die dielektrische Schicht 114 ein lichtempfindliches Material ist. Bei einigen Ausführungsformen kann die dielektrische Schicht 114 unter Verwendung einer Ätzmaske und eines geeigneten Ätzvorgangs, wie etwa eines anisotropen Ätzvorgangs, strukturiert werden. Bei einigen Ausführungsformen können zusätzliche Metallisierungsstrukturierungen und dielektrische Schichten in einem Stapel über der Metallisierungsstrukturierung 112 und der dielektrischen Schicht 114 unter Verwendung ähnlicher Techniken gebildet werden.
  • Mit Bezug auf 4 sind Durchkontaktierungen 119 über die Metallisierungsstrukturierung 112 und die dielektrische Schicht 114 gebildet. Bei einigen Ausführungsformen können die Durchkontaktierungen 119 gebildet werden, indem sie eine Saatschicht über die dielektrische Schicht 114 bilden und dann einen strukturierten Photolack über der Saatschicht bilden, wobei jede der Öffnungen in dem strukturierten Photolack einer Stelle der zu bildenden Durchkontaktierung 119 entspricht. Die Öffnungen in der dielektrischen Schicht 114 werden mit einem elektrisch leitfähigen Material, wie etwa Kupfer, unter Verwendung einer geeigneten Technik, wie etwa von galvanischem Beschichten oder chemischem Beschichten, gefüllt. Der Photolack wird dann unter Verwendung eines geeigneten Vorgangs, wie etwa eines Veraschungs- oder eines Entmetallisierungsvorgangs, entfernt. Abschnitte der Saatschicht, auf denen die Durchkontaktierungen 119 nicht gebildet sind, können dann unter Verwendung eines geeigneten Ätzvorgangs entfernt werden. Die Durchkontaktierungen 119 können als leitfähige Stützen gebildet werden, die sich über der Metallisierungsstrukturierung 112 und der dielektrischen Schicht 114 erstrecken. Andere Techniken zum Bilden der Durchkontaktierungen 119 sind ebenfalls möglich und sind voll und ganz dazu gedacht, im Umfang der vorliegenden Offenbarung enthalten zu sein.
  • Als Nächstes wird in 5 ein Halbleiter-Die 120 (der auch als Die oder als integrierter Schaltungs- (IC) Die bezeichnet werden kann) an der oberen Oberfläche der dielektrischen Schicht 114 angebracht. Eine Klebefolie 118, wie etwa ein Chipbefestigungsfilm (DAF), kann verwendet werden, um den Die 120 an der dielektrischen Schicht 114 anzubringen. Der Die 120 kann unter Verwendung eines geeigneten Vorganges, wie etwa eines Pick-and-Place-Vorganges, angebracht werden. Bei einigen Ausführungsformen kann der DAF ausgehärtet werden, nachdem der Die 120 angebracht wurde.
  • Bevor er auf die dielektrische Schicht 114 geklebt wird, kann der Die 120 gemäß der betreffenden Herstellungsvorgänge verarbeitet werden, um integrierte Schaltungen in dem Die 120 zu bilden. Beispielsweise kann der Die 120 ein Halbleitersubstrat und eine oder mehrere darüberliegende Metallisierungsschichten umfassen, die in 5 insgesamt als Element 121 bezeichnet sind. Das Halbleitersubstrat kann beispielsweise dotiertes oder undotiertes Silizium oder eine aktive Schicht eines Halbleiter-auf-Isolator- (SOI) Substrats sein. Das Halbleitersubstrat kann andere Halbleitermaterialien, wie etwa Germanium, einen Verbundhalbleiter, der Siliziumcarbid, Galliumarsen, Galliumphosphid, Galliumnitrid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid umfasst, einen Legierungshalbleiter, der SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP, Kombinationen davon oder dergleichen umfasst, umfassen. Andere Substrate, wie etwa mehrschichtige oder Gradientensubstrate, können ebenfalls verwendet werden. Der Die 120 kann (nicht gezeigte) Bauelemente, wie etwa Transistoren, Dioden, Kondensatoren, Widerstände usw., umfassen, die in und/oder auf dem Halbleitersubstrat gebildet sind und durch die Metallisierungsschichten zusammengeschaltet sein können, um eine integrierte Schaltung zu bilden. Die Metallisierungsschichten können Metallisierungsstrukturierungen in einer oder mehreren dielektrischen Schichten über dem Halbleitersubstrat (z. B. als Umverteilungsstruktur) umfassen.
  • Der Die 120 umfasst ferner Kontaktstellen 126 (z. B. Kontaktierungsstellen, Aluminiumkontaktstellen oder dergleichen), mit denen externe Verbindungen hergestellt werden können. Die Kontaktstellen 126 können sich auf der vorderen Seite (z. B. der „aktiven Seite“) des Die 120 befinden. Eine Passivierungsschicht 127 kann über der Vorderseite des Die 120 und auf Abschnitten der Kontaktstellen 126 gebildet sein. Es können Öffnungen gebildet sein, die sich durch die Passivierungsschicht 127 hindurch bis zu den Kontaktstellen 126 erstrecken. Die-Verbindungsstücke 128 erstrecken sich in die Öffnungen der Passivierungsschicht 127 und sind mechanisch und elektrisch mit den jeweiligen Kontaktstellen 126 gekoppelt. Die Die-Verbindungsstücke 128 können beispielsweise leitfähige Kontaktstellen oder leitfähige Stützen sein. Die Die-Verbindungsstücke 128 können ein oder mehrere leitfähige Materialien, wie etwa Kupfer, umfassen und können unter Verwendung eines geeigneten Vorgangs, wie etwa Galvanisieren, gebildet werden. Die Die-Verbindungsstücke 128 sind mit den Bauelementen und/oder integrierten Schaltungen des Die 120 elektrisch gekoppelt.
  • Ein dielektrisches Material 129 kann auf den aktiven Seiten des Die 120, wie etwa auf der Passivierungsschicht 127 und/oder den Die-Verbindungsstücken 128, gebildet sein. Das dielektrische Material 129 verkapselt die Die-Verbindungsstücke 128 seitlich, und das dielektrische Material 129 ist mit dem Die 120 seitlich deckungsgleich. Das dielektrische Material 129 kann ein Polymer, wie etwa Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB), ein Nitrid, wie etwa Siliziumnitrid oder dergleichen, ein Oxid, wie etwa Siliziumoxid, Phosphorsilikatglas (PSG), Borsilikatglas (BSG), mit Bor dotiertes Phosphorsilikatglas (BPSG), eine Kombination oder dergleichen sein. Das dielektrische Material 129 kann beispielsweise durch Rotationsbeschichtung, Laminieren, CVD oder dergleichen gebildet werden.
  • Als Nächstes wird in 6 eine Formmasse 130 über der dielektrischen Schicht 114 gebildet. Die Formmasse umgibt den Die 120 seitlich und umgibt die Durchkontaktierungen 119 seitlich, wodurch die Durchkontaktierungen 119 von dem Die 120 und voneinander getrennt werden. Die Formmasse 130 kann ein Epoxid, ein organisches Polymer, ein Polymer mit oder ohne Hinzufügung eines Füllstoffs auf Siliziumdioxid-Basis oder Glasfüllstoffs, oder andere Materialien als Beispiele umfassen. Bei einigen Ausführungsformen umfasst die Formmasse 130 eine flüssige Pressmasse (LMC), bei der es sich um eine gelartige Flüssigkeit handelt, wenn sie aufgetragen wird. Die Formmasse 130 kann auch eine Flüssigkeit oder einen Feststoff umfassen, wenn sie aufgetragen wird. Alternativ kann die Formmasse 130 andere isolierende oder verkapselnde Materialien umfassen. Die Formmasse 130 wird bei einigen Ausführungsformen unter Verwendung eines Formvorgangs auf Wafer-Ebene aufgetragen. Die Formmasse 130 kann beispielsweise unter Verwendung von Formpressen, Spritzpressen oder anderen Techniken geformt werden.
  • Bei einigen Ausführungsformen kann die Formmasse 130 unter Verwendung eines Aushärtungsvorgangs ausgehärtet werden. Der Aushärtungsvorgang kann das Erhitzen der Formmasse 130 auf eine vorbestimmte Temperatur während eines vorbestimmten Zeitraums unter Verwendung eines Tempervorgangs oder eines anderen Erwärmungsvorgangs umfassen. Der Aushärtungsvorgang kann auch einen ultravioletten (UV) Belichtungsvorgang, einen Vorgang zum Aussetzen an Infrarot- (IR) Energie, Kombinationen davon oder dergleichen umfassen. Alternativ kann die Formmasse 130 unter Verwendung anderer Techniken ausgehärtet werden. Bei einigen Ausführungsformen wird kein Aushärtungsvorgang ausgeführt.
  • Weiter mit Bezug auf 6 kann ein Planarisierungsvorgang, wie etwa ein chemischmechanisches Polieren (CMP), wahlweise ausgeführt werden, um überschüssige Abschnitte der Formmasse 130 über der Vorderseite des Die 120 zu entfernen. Nach dem Planarisierungsvorgang können die Formmasse 130, die Durchkontaktierungen 119 und die Die-Verbindungsstücke 128 obere Oberflächen aufweisen, die koplanar sind.
  • Als Nächstes mit Bezug auf 7 und 8 wird gemäß einigen Ausführungsformen eine Umverteilungsstruktur 140 über der Formmasse 130, den Durchkontaktierungen 119 und der Vorderseite des Die 120 gebildet. Die Umverteilungsstruktur 140 umfasst eine oder mehrere Schichten von elektrisch leitfähigen Merkmalen (z. B. Metallisierungsstrukturierungen, die leitfähige Leitungen 143, Durchkontaktierungen 145 und dergleichen umfassen), die in einer oder mehreren dielektrischen Schichten (z. B. der dielektrischen Schicht 148) gebildet sind.
  • Bei einigen Ausführungsformen werden die eine oder mehreren dielektrischen Schichten (z. B. die dielektrische Schicht 148) auf einem Polymer, wie etwa Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB), einem lichtempfindlichen Polymer oder dergleichen gebildet. Bei einigen Ausführungsformen können die eine oder mehreren der dielektrischen Schichten andere Materialien, wie etwa ein Nitrid (z. B. Siliziumnitrid), ein Oxid (z. B. Siliziumoxid), Phosphorsilikatglas (PSG), Borsilikatglas (BSG), mit Bor dotiertes Phosphorsilikatglas (BPSG) oder dergleichen umfassen. Die eine oder mehreren dielektrischen Schichten können durch einen geeigneten Abscheidungsvorgang, wie etwa Rotationsbeschichtung, Gasphasenabscheidung (CVD), Laminieren, dergleichen oder eine Kombination davon gebildet werden.
  • In 7 wird die dielektrische Schicht 148 über der Formmasse 130, den Durchkontaktierungen 119 und der Vorderseite des Die 120 gebildet und dann strukturiert. Die Strukturierung bildet Öffnungen, um Abschnitte der Durchkontaktierungen 119 und der Die-Verbindungsstücke 128 des Die 120 freizulegen. Die dielektrische Schicht 148 kann unter Verwendung eines annehmbaren Vorgangs, wie etwa durch Belichten der dielektrischen Schicht 148, wenn die dielektrische Schicht 148 ein lichtempfindliches Material ist, und Entwickeln der dielektrischen Schicht 148 nach der Belichtung, um die Öffnungen zu bilden, strukturiert werden. Die dielektrische Schicht 148 kann auch durch Ätzen, beispielsweise anisotropes Ätzen, strukturiert werden.
  • Weiter mit Bezug auf 7 wird eine Metallisierungsstrukturierung, die leitfähige Leitungen 143 und Durchkontaktierungen 145 umfasst, auf der dielektrischen Schicht 148 gebildet. Bei einigen Ausführungsformen wird zuerst eine (nicht gezeigte) Saatschicht über der dielektrischen Schicht 148 und den Öffnungen durch die dielektrische Schicht 148 hindurch gebildet. Bei einigen Ausführungsformen ist die Saatschicht eine Metallschicht, die eine einzige Schicht oder eine Verbundschicht, die eine Vielzahl von Unterschichten umfasst, die aus verschiedenen Materialien gebildet sind, sein kann. Bei einigen Ausführungsformen umfasst die Saatschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Saatschicht kann unter Verwendung beispielsweise einer PVD oder dergleichen gebildet werden. Ein Photolack wird dann auf der Saatschicht gebildet und strukturiert. Der Photolack kann durch Rotationsbeschichtung oder dergleichen gebildet werden und kann zur Strukturierung belichtet werden. Die Strukturierung des Photolacks entspricht der Metallisierungsstrukturierung. Die Strukturierung bildet Öffnungen durch den Photolack hindurch, um die Saatschicht freizulegen. Ein leitfähiges Material wird in den Öffnungen des Photolacks und auf den freigelegten Abschnitten der Saatschicht gebildet. Das leitfähige Material kann durch Galvanisieren, wie etwa galvanisches Beschichten oder chemisches Beschichten, oder dergleichen gebildet werden. Das leitfähige Material kann ein Metall, wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Nach dem Bilden des leitfähigen Materials werden der Photolack und die Abschnitte der Saatschicht, auf denen das leitfähige Material nicht gebildet ist, entfernt. Der Photolack kann durch einen annehmbaren Veraschungs- oder Entmetallisierungsvorgang entfernt werden, wie etwa durch die Verwendung von Sauerstoffplasma oder dergleichen. Sobald der Photolack entfernt wurde, werden die freigelegten Abschnitte der Saatschicht unter Verwendung eines Ätzvorgangs, wie etwa eines Nassätzvorgangs oder eines Trockenätzvorgangs, entfernt. Die verbleibenden Abschnitte der Saatschicht und des leitfähigen Materials bilden die leitfähigen Leitungen 143 und Durchkontaktierungen 145. Die Durchkontaktierungen 145 werden in Öffnungen durch die dielektrische Schicht 148 hindurch gebildet, um eine elektrische Verbindung mit Merkmalen unter der dielektrischen Schicht, wie etwa mit den Durchkontaktierungen 119 und/oder den Die-Verbindungsstücken 128, herzustellen.
  • Mit Bezug auf 8 können zusätzliche dielektrische Schichten (nicht einzeln markiert) und zusätzliche leitfähige Merkmale (nicht einzeln markiert) über der dielektrischen Schicht 148 und den leitfähigen Leitungen 143, welche die Umverteilungsstruktur 140 bilden, gebildet werden. Die zusätzlichen dielektrischen Schichten können ähnlich wie die dielektrische Schicht 148 sein, und die zusätzlichen leitfähigen Merkmale können ähnlich wie die leitfähigen Leitungen 143 und Durchkontaktierungen 145 sein. Die zusätzlichen dielektrischen Schichten oder zusätzlichen leitfähigen Merkmale können ähnlich wie die dielektrische Schicht 148 oder die leitfähigen Leitungen 143 und Durchkontaktierungen 145 gebildet werden. Beispielsweise können leitfähige Merkmale gebildet werden durch das Bilden von Öffnungen in einer dielektrischen Schicht der Umverteilungsstruktur 140, um darunterliegende leitfähige Merkmale freizulegen, das Bilden einer (nicht gezeigten) Saatschicht über der dielektrischen Schicht und in den Öffnungen gebildet, das Bilden eines (nicht gezeigten) strukturierten Photolacks mit einer bestimmten Strukturierung über der Saatschicht, das Galvanisieren (z. B. galvanisches oder chemisches Beschichten) des leitfähigen Materials mit der bestimmten Strukturierung und über der Saatschicht, und das Entfernen des Photolacks und der Abschnitte der Saatschicht, auf denen das leitfähige Material nicht gebildet ist. Andere Verfahren zum Bilden der Umverteilungsstruktur 140 sind ebenfalls möglich und voll und ganz dazu gedacht, im Umfang der vorliegenden Offenbarung enthalten zu sein.
  • Die Anzahl der dielektrischen Schichten und die Anzahl der Schichten der leitfähigen Merkmale in der Umverteilungsstruktur 140 aus 8 sind nur nicht einschränkende Beispiele. Andere Anzahlen der dielektrischen Schichten und andere Anzahlen der Schichten der leitfähigen Merkmale sind ebenfalls möglich und voll und ganz dazu gedacht, im Umfang der vorliegenden Offenbarung enthalten zu sein.
  • 8 bildet auch Strukturen 147 mit Under-Bump-Metallisierung (UBM) ab, die über der Umverteilungsstruktur 140 gebildet werden und damit elektrisch gekoppelt sind. Bei einigen Ausführungsformen werden die UBM-Strukturen 147 gebildet, indem zuerst Öffnungen in der obersten dielektrischen Schicht der Umverteilungsstruktur 140 gebildet werden, um leitfähige Merkmale (z. B. leitfähige Leitungen oder Kontaktstellen) der Umverteilungsstruktur 140 freizulegen. Nachdem die Öffnungen gebildet wurden, können die UBM-Strukturen 147 in elektrischem Kontakt mit den freigelegten leitfähigen Merkmalen gebildet werden. Bei einer Ausführungsform umfassen die UBM-Strukturen 147 drei Schichten von leitfähigen Materialien, wie etwa eine Schicht aus Titan, eine Schicht aus Kupfer und eine Schicht aus Nickel. Es gibt jedoch viele geeignete Anordnungen von Materialien und Schichten, wie etwa eine Anordnung von Chrom/ Chrom-Kupfer-Legierung/ Kupfer/ Gold, eine Anordnung von Titan/Titan-Wolfram/Kupfer oder eine Anordnung von Kupfer/Nickel/Gold, die für die Bildung der UBM-Strukturen 147 geeignet sind. Alle geeigneten Materialien oder Materialschichten, die für die UBM-Strukturen 147 verwendet werden können, sind voll und ganz dazu gedacht, im Umfang der vorliegenden Offenbarung enthalten zu sein.
  • Die UBM-Strukturen 147 können gebildet werden durch das Bilden einer Saatschicht über der obersten dielektrischen Schicht (z. B. 142) und entlang der Innenseite der Öffnungen in der obersten dielektrischen Schicht; das Bilden einer strukturierten Maskenschicht (z. B. Photolack) über der Saatschicht; das Bilden (z. B. durch Galvanisieren) des oder der leitfähigen Materialien in den Öffnungen der strukturierten Maskenschicht und über der Saatschicht; das Entfernen der Maskenschicht und der zu entfernenden Abschnitte der Saatschicht, auf denen das oder die leitfähigen Materialien nicht gebildet sind. Andere Verfahren zum Bilden der UBM-Strukturen 147 sind möglich und sind voll und ganz dazu gedacht, im Umfang der vorliegenden Offenbarung enthalten zu sein. Die oberen Oberflächen der UBM-Strukturen 147 in 4 sind rein beispielhaft planar abgebildet, es kann jedoch sein, dass die oberen Oberflächen der UBM-Strukturen 147 nicht planar sind. Beispielsweise können Abschnitte (z. B. Peripherieabschnitte) jeder UBM-Struktur 147 über der obersten dielektrischen Schicht (z. B. 142) gebildet werden, und andere Abschnitte (z. B. mittlere Abschnitte) jeder UBM-Struktur 147 können konform entlang der Seitenwände der obersten dielektrischen Schicht gebildet werden, die durch eine entsprechende Öffnung freigelegt wird, wie es der Fachmann verstehen wird.
  • Als Nächstes wird in 9 gemäß einigen Ausführungsformen ein elektrisches Bauelement 171 an den UBM-Strukturen 147 angebracht, und es werden Verbindungsstücke 155 über den UBM-Strukturen 147 gebildet. Das elektrische Bauelement 171 kann ein Bauelement, ein Die, ein Chip oder ein Package sein, wie etwa ein integriertes passives Bauelement (IPD) oder dergleichen. Das elektrische Bauelement 171 ist mit der Umverteilungsstruktur 140 über die UBM-Strukturen 147 durch leitfähige Verbindungsstücke 173 elektrisch gekoppelt. Die leitfähigen Verbindungsstücke 173 können beispielsweise Lötverbindungsstücke sein, die zwischen dem elektrischen Bauelement 171 und der Umverteilungsstruktur 140 gebildet sind. Die leitfähigen Verbindungsstücke 173 können das gleiche Material (z. B. Lötmetall) wie die Verbindungsstücke 155 aufweisen (siehe unten). Bei einigen Ausführungsformen kann ein (nicht gezeigtes) Flussmaterial auf den dazugehörigen UBM-Strukturen 147 abgeschieden werden, bevor das elektrische Bauelement 171 angeordnet wird. Das elektrische Bauelement 171 kann unter Verwendung beispielsweise eines Pick-and-Place-Vorgangs angeordnet werden. Zudem kann ein Unterfüllmaterial 175 in einer Lücke zwischen dem elektrischen Bauelement 171 und der Umverteilungsstruktur 140 gebildet werden. Das elektrische Bauelement 171 ist optional und ist vielleicht bei einigen Ausführungsformen nicht enthalten.
  • Weiter mit Bezug auf 9 können die Verbindungsstücke 155 Lötkugeln, Metallstützen, C4- („Controlled Collapse Chip Connection“) Bumps, Mikro-Bumps, durch eine Technik mit chemischer Nickelbeschichtung, chemischer Palladiumbeschichtung und Tauchgold (ENEPIG) gebildete Bumps, eine Kombination davon (z. B. eine Metallstütze, an der eine Lötkugel angebracht ist) oder dergleichen sein. Die Verbindungsstücke 155 können ein leitfähiges Material, wie etwa Lötmetall, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn, dergleichen oder eine Kombination davon umfassen. Bei einigen Ausführungsformen umfassen die Verbindungsstücke 155 beispielsweise ein eutektisches Material und können eine Lötperle oder eine Lötkugel umfassen. Die Lötmaterialien könne beispielsweise bleibasierte und bleifreie Lötmetalle sein, wie etwa Pb-Sn-Zusammensetzungen für bleibasiertes Lötmetall; bleifreie Lötmetalle, die InSb umfassen; Zinn-, Silber- und Kupfer- (SAC) Zusammensetzungen; und andere eutektische Materialien, die einen gemeinsamen Schmelzpunkt aufweisen und leitfähige Lötmetallverbindungen bei elektrischen Anwendungen bilden. Für bleifreies Lötmetall können SAC-Lötmetalle variabler Zusammensetzungen verwendet werden, wie beispielsweise SAC 105 (Sn 98,5 %, Ag 1,0 %, Cu 0,5 %), SAC 305 und SAC 405. Bleifreie Verbindungsstücke, wie etwa Lötkugeln, können auch aus SnCu-Verbindungen gebildet werden, ohne die Verwendung von Silber (Ag). Alternativ können bleifreie Lötmetallverbindungsstücke Zinn und Silber, Sn-Ag, ohne die Verwendung von Kupfer umfassen. Die Verbindungsstücke 155 können ein Gitter bilden, wie etwa eine Kugelgitteranordnung (BGA). Bei einigen Ausführungsformen kann ein Aufschmelzvorgang ausgeführt werden, der den Verbindungsstücken 155 bei einigen Ausführungsformen eine Form einer Teilkugel verleiht. In manchen Fällen kann der Aufschmelzvorgang sowohl an den leitfähigen Verbindungsstücken 173 als auch an den Verbindungsstücken 155 ausgeführt werden. Alternativ können die Verbindungsstücke 155 andere Formen umfassen. Die Verbindungsstücke 155 können beispielsweise auch nicht kugelförmige leitfähige Verbindungsstücke umfassen. Bei einigen Ausführungsformen kann ein (nicht gezeigtes) Flussmaterial über den dazugehörigen UBM-Strukturen 147 vor dem Bilden der Verbindungsstücke 155 gebildet werden.
  • Bei einigen Ausführungsformen umfassen die Verbindungsstücke 155 Metallstützen (wie etwa Kupferstützen), die durch Sputtern, Drucken, galvanisches Beschichten, chemisches Beschichten, CVD oder dergleichen gebildet werden können, und die mit oder ohne Lötmaterial daran gebildet werden können. Die Metallstützen können frei von Lötmetall sein und weisen im Wesentlichen senkrechte Seitenwände oder sich verjüngende Seitenwände auf.
  • Die in 9 gezeigte Struktur ist ein einziges Bauelement-Package 1100, das über dem Träger 101 gebildet ist. Der Fachmann wird verstehen, dass zahlreiche Packages (z. B. Bauelement-Package 1100) über einem Trägersubstrat (z. B. Träger 101) unter Verwendung ähnlicher Verarbeitungsschritte, wie in 1 bis 9 abgebildet, gebildet werden können. 10 bis 14 bilden die weitere Verarbeitung des Halbleiter-Package 1100 aus 9 gemäß einigen Ausführungsformen ab. Die Verarbeitung aus 10 bis 14 wird unter Verwendung von zwei Bauelement-Packages (z. B. 1100A und 1100B), die über einem Träger 101 gebildet sind, gezeigt, wobei es sich versteht, dass bei anderen Ausführungsformen mehr als zwei Bauelement-Packages über dem Träger 101 gebildet werden können.
  • 10 bildet eine Struktur ab, die ein Bauelement-Package 1100A und ein Bauelement-Package 1100B gemäß einigen Ausführungsformen umfasst. Das Bauelement-Package 1100A und das Bauelement-Package 1100B sind jeweils in den Regionen 100 und 200 über dem Träger 101 gebildet. Jedes der Bauelement-Packages 1100A und 1100B kann ähnlich wie das in 9 abgebildete Bauelement-Package 1100 sein.
  • Mit Bezug auf 11 ist die in 10 gezeigte Struktur umgedreht, und gemäß einigen Ausführungsformen sind die externen Verbindungsstücke 155 an einem Band 159 (z. B. einem Dicing-Band) angebracht, das von einem Rahmen 157 getragen wird. Als Nächstes wird der Träger 101 durch einen geeigneten Vorgang, wie etwa Ätzen, Schleifen oder mechanisches Abziehen, von der Verbundschicht 110 abgetrennt. Bei einigen Ausführungsformen, bei denen eine Klebstoffschicht (z. B. eine LTHC-Schicht) zwischen dem Träger 101 und der Verbundschicht 110 gebildet ist, kann der Träger 101 durch Belichten des Trägers 101 mit Laser- oder UV-Licht abgetrennt werden. Das Laser- oder UV-Licht zerstört die chemischen Bindungen der Klebstoffschicht, die an den Träger 101 gebunden ist, und der Träger 101 kann dann gelöst werden. Die Klebstoffschicht kann durch den Trägerabtrennvorgang entfernt werden. Nach dem Abtrennen des Trägers 101 kann ein Reinigungsvorgang an der Verbundschicht 110 vorgenommen werden, um eventuelle Rückstände (z. B. von der Klebstoffschicht) zu entfernen.
  • Mit Bezug auf 12 werden gemäß einigen Ausführungsformen nach dem Abtrennen des Trägers 101 Öffnungen 116 in der Verbundschicht 110 gebildet, um die Metallisierungsstrukturierung 112 freizulegen. Bei einigen Ausführungsformen können die Öffnungen 116 in der Verbundschicht 110 unter Verwendung eines geeigneten Vorgangs, wie etwa eines Laserbohrvorgangs, eines Ätzvorgangs oder dergleichen, gebildet werden. Bei einigen Ausführungsformen ist der Ätzvorgang ist ein Plasmaätzvorgang. Bei einigen Ausführungsformen wird ein Reinigungsvorgang nach dem Bilden der Öffnungen 116 ausgeführt, um eventuelle Rückstände (z. B. von einem Laserbohrvorgang) zu entfernen. Obwohl dies nicht gezeigt wird, kann Lötpaste in den Öffnungen 116 als Vorbereitung für das Anbringen oberer Packages gebildet werden (siehe 13). Die Lötpaste kann unter Verwendung eines Lötpastendruckvorgangs oder eines anderen geeigneten Vorgangs gebildet werden.
  • Als Nächstes werden mit Bezug auf 13 gemäß einigen Ausführungsformen obere Packages 160 an den Bauelement-Packages 1100 angebracht, um Package-Strukturen 500 zu bilden. In 13 werden beispielhafte obere Packages 160A und 160B gezeigt, die an beispielhaften Bauelement-Packages 1100A und 1100B angebracht sind, um jeweils beispielhafte Package-Strukturen 500A und 500B zu bilden. Bei einigen Ausführungsformen können die Package-Strukturen 500 Package-on-Package- (PoP) oder integrierte Fan-out-(InFO-PoP) Strukturen sein.
  • Wie in 13 abgebildet, umfasst jedes der oberen Packages 160 (z. B. 160A, 160B) ein Substrat 161 und einen oder mehrere Halbleiter-Dies 162 (z. B. Speicher-Dies), die an einer oberen Oberfläche des Substrats 161 angebracht sind. Bei einigen Ausführungsformen umfasst das Substrat 161 Silizium, Galliumarsenid, Silizium auf Isolator („SOI“), dergleichen oder eine Kombination. Bei einigen Ausführungsformen ist das Substrat 161 ist eine mehrschichtige Leiterplatte. Bei einigen Ausführungsformen wird das Substrat 161 aus einem oder mehreren Materialien, wie etwa Bismaleimid-Triazin- (BT) Harz, FR-4 (ein Verbundmaterial, das aus gewebtem Glasfaserstoff mit einem flammfesten Epoxidharz-Bindemittel besteht), Keramik, Glas, Kunststoff, Band, Folie oder anderen Trägermaterialien, gebildet. Das Substrat 161 kann leitfähige Merkmale (z. B. nicht gezeigte leitfähige Leitungen und Durchkontaktierungen) umfassen, die in oder auf dem Substrat 161 gebildet sind. Wie in 13 abgebildet, kann das Substrat 161 leitfähige Kontaktstellen 163 aufweisen, die auf der oberen Oberfläche und einer unteren Oberfläche des Substrats 161 gebildet sind. Die leitfähigen Kontaktstellen 163 sind mit den leitfähigen Merkmalen des Substrats 161, wie etwa Durchkontaktierungen oder leitfähigen Leitungen, elektrisch gekoppelt. Der eine oder die mehreren Halbleiter-Dies 162 sind mit den leitfähigen Kontaktstellen 163 beispielsweise durch Bonddrähte 167 elektrisch gekoppelt. Eine Formmasse 165, die ein Epoxid, ein organisches Polymer, ein Polymer, ein Verkapselungsmittel oder dergleichen umfassen kann, wird über dem Substrat 161 und um die Halbleiter-Dies 162 herum gebildet. Bei einigen Ausführungsformen ist die Formmasse 165 mit dem Substrat 161 deckungsgleich, wie in 13 abgebildet.
  • Weiter mit Bezug auf 13 können die oberen Packages 160 mit den Bauelement-Packages 1100 durch leitfähige Verbindungsstücke 168 an den leitfähigen Kontaktstellen 163 verbunden sein. Die leitfähigen Verbindungsstücke 168 stellen eine elektrische Verbindung zwischen den Metallisierungsstrukturierungen 112 der Bauelement-Packages 1100 und den leitfähigen Kontaktstellen 163 der oberen Packages 160 her. Bei einigen Ausführungsformen wird ein Lötmetallmaterial 170 über der Metallisierungsstrukturierung 112, die durch die Öffnungen in der Verbundschicht 110 freigelegt wird, abgeschieden. Die leitfähigen Verbindungsstücke 168 sind an dem Lötmaterial 170 angebracht. Bei einigen Ausführungsformen umfassen die leitfähigen Verbindungsstücke 168 Lötmetallregionen, leitfähige Stützen (z. B. Kupferstützen mit Lötmetallregionen mindestens auf den Endflächen der Kupferstützen) oder dergleichen. Bei einigen Ausführungsformen wird ein Aufschmelzvorgang ausgeführt, um das Lötmaterial 170 und die leitfähigen Verbindungsstücke 168 zu bonden. Nach dem Aufschmelzvorgang kann ein Einbrennvorgang erfolgen, um Feuchtigkeit zu entfernen.
  • Ein Unterfüllmaterial 169 kann dann in den Lücken zwischen den oberen Packages 160 und den entsprechenden unteren Packages 1100 gebildet werden. Das Unterfüllmaterial 169 kann in die Lücken zwischen den oberen Packages 160 und den Bauelement-Packages 1100 unter Verwendung beispielsweise einer Nadel oder eines Strahlspenders verteilt werden. Bei einigen Ausführungsformen kann ein Aushärtungsvorgang ausgeführt werden, um das Unterfüllmaterial 169 auszuhärten. Obwohl dies in 13 nicht gezeigt ist, kann sich das Unterfüllmaterial 169 zwischen den oder entlang der Seitenwände der oberen Packages 160 erstrecken.
  • Als Nächstes wird in 14 ein Vereinzelungsvorgang ausgeführt, um die Package-Strukturen 500 (z. B. 500A, 500B) in eine Vielzahl von einzelnen Package-Strukturen zu trennen. Nachdem der Vereinzelungsprozess beendet ist, wird eine Vielzahl von einzelnen Package-Strukturen, wie etwa die Package-Struktur 500, die in 14 abgebildet ist, gebildet. Der Vereinzelungsvorgang kann beispielsweise einen Sägevorgang, einen Laservorgang, einen anderen geeigneten Vorgang oder eine Kombination von Vorgängen verwenden.
  • In manchen Fällen kann die Verwendung eines Verbundmaterials für die Verbundschicht 110 (die zuvor mit Bezug auf 1 beschrieben wurde) eine verbesserte Steifigkeit eines Package, wie etwa der Package-Struktur 500, bereitstellen. Die Verwendung einer Verbundschicht 110 in einem Package (z. B. Package-Struktur 500) kann ein Verziehen dieses Package reduzieren, wie etwa ein Verziehen der Bauelementstruktur 1100 reduzieren, und/oder ein Verziehen der gesamten Package-Struktur 500 reduzieren. Beispielsweise kann eine Umverteilungsstruktur (z. B. Umverteilungsstruktur 140) in manchen Fällen Biegekräfte auf das Package ausüben, die bewirken, dass sich das Package verzieht oder verbiegt. Die Steifigkeit der Verbundschicht 110 das Verziehen auf Grund dieser Biegekräfte mindern und somit das gesamte Verziehen des Package reduzieren. In manchen Fällen kann die Verwendung einer Verbundschicht, wie etwa der Verbundschicht 110, die Biegedistanz eines verzogenen Package um ungefähr 0 µm bis ungefähr 250 µm reduzieren. In manchen Fällen ist es durch die Verwendung einer Verbundschicht 110 möglich, dass die Package-Struktur eine Biegedistanz von weniger als ungefähr 200 µm aufweist, wie etwa weniger als ungefähr 80 µm oder weniger als ungefähr 10 µm. In manchen Fällen kann die Verwendung einer Verbundschicht, wie etwa der Verbundschicht 110, das Verziehen eines Package um ungefähr 50 % bis ungefähr 100 % reduzieren. Bei einigen Ausführungsformen kann die Reduzierung des Verziehens dadurch verbessert werden, dass die Verbundschicht 110 und die Umverteilungsstruktur 140 auf gegenüberliegenden Seiten des Die 120 angeordnet sind.
  • Mit Bezug auf 15A bis D werden erläuternde Nahansichten von Oberflächen der Verbundschicht 110 gemäß einigen Ausführungsformen gezeigt. 15A bildet eine Nahansicht der in 14 mit „A“ bezeichneten Region ab, in der das Unterfüllmaterial 169 über der Verbundschicht 110 abgeschieden wurde. Wie in 15A gezeigt, weist die Verbundschicht 110 eine löchrige Oberfläche auf (auch zuvor mit Bezug auf 1 beschrieben). Die löchrige Oberfläche der Verbundschicht 110 kann eine verbesserte Haftfähigkeit des Unterfüllmaterials 169 bereitstellen, was die gesamte Steifigkeit der Package-Struktur verbessern und das Risiko eines Abblätterns reduzieren kann. 15B bildet eine Nahansicht der in 14 mit „B“ bezeichneten Region ab, die eine Seitenwand der Verbundschicht 110 umfasst. Wie in 15B gezeigt, weist die Seitenwand der Verbundschicht 110 ebenfalls eine löchrige Oberfläche auf, welche die Haftfähigkeit von weiteren Materialien verbessern kann, die auf der Package-Struktur 500 abgeschieden werden (z. B. Pressmassen, Verkapselungsmittel oder dergleichen, die in der Figur nicht gezeigt sind). 15C bis D bilden Nahansichten der in 14 mit „C“ bezeichneten Region ab, die eine Öffnung in der Verbundschicht 110 umfasst, durch die sich das Lötmaterial 170 erstreckt (wie zuvor mit Bezug auf 12 beschrieben). 15C zeigt die Verbundschicht 110 mit einer sich verjüngenden Öffnung, und 15D zeigt eine Verbundschicht mit einer im Wesentlichen senkrechten Öffnung, obwohl die Öffnungen bei anderen Ausführungsformen andere Formen aufweisen können. Wie in 15C bis D gezeigt, können die Seitenwände der Öffnungen löchrig sein, und das Lötmaterial 170 kann während der Abscheidung oder während eines Aufschmelzvorgangs in die Löcher hineinfließen. Somit kann das Lötmaterial 170 „Höcker“ aufweisen, die den Löchern in den Seitenwänden der Öffnungen entsprechen. In manchen Fällen können die Löcher eine bessere Haftfähigkeit des Lötmaterials 170 an der Verbundschicht 110 bereitstellen. Zudem kann in manchen Fällen das erhöhte Volumen des Lötmaterials 170 innerhalb der Öffnung durch das Vorliegen von Löchern den Widerstand des Lötmaterials 170 reduzieren und somit die elektrische Leistung der Package-Struktur 500 verbessern.
  • Als Nächstes wird mit Bezug auf 16 eine Package-Struktur 600 gemäß einigen Ausführungsformen gezeigt. Die Package-Struktur 600 umfasst ein oberes Package 160, das ähnlich wie das obere Package 160 sein kann, das zuvor beschrieben wurde (siehe 13). Das obere Package 160 ist an einem Bauelement-Package 1200 angebracht, um eine Package-Struktur 600 zu bilden. Das Bauelement-Package 1200 ist ähnlich wie das Bauelement-Package 1100, das zuvor beschrieben wurde (siehe 9), außer dass die dielektrische Schicht 114 und die Metallisierungsstrukturierung 112 nicht über der Verbundschicht 110 gebildet sind (siehe 3). Somit sind die Durchkontaktierungen 119 und die Formmasse 130 direkt auf der Verbundschicht 110 gebildet. Abschnitte der Formmasse 130 können sich in die Löcher der löchrigen Oberfläche der Verbundschicht 110 erstrecken. In manchen Fällen kann die löchrige Oberfläche der Verbundschicht 110 eine verbesserte Haftfähigkeit der Formmasse 130 bereitstellen. Diese und andere Varianten des Bildens einer Package-Struktur mit einer Verbundschicht 110 sind dazu gedacht, im Umfang der vorliegenden Offenbarung zu liegen.
  • Die Ausführungsformen können Vorteile bieten. Durch das Bilden eines Package, das leitfähige Elemente (z. B. Lötmaterial 170) aufweist, in einer Schicht, die ein Verbundmaterial (z. B. ein Polymer und einen Füllstoff) umfasst, kann die Steifigkeit des Package verbessert werden. Auf diese Art und Weise kann ein Verziehen des Package reduziert werden, und somit können Probleme, wie etwa Springen oder Abblättern, die mit dem Verziehen einhergehen, reduziert werden. Zudem kann das Verbundmaterial eine Schicht bilden, die löchrige Oberflächen aufweist, was die Haftfähigkeit von anderen Schichten an dem Verbundmaterial verbessern kann, was somit die Zuverlässigkeit und Stabilität des Package weiter verbessert.
  • Bei einer Ausführungsform umfasst ein Verfahren das Bilden einer Verbundmaterialschicht über einem Träger, wobei die Verbundmaterialschicht Teilchen eines Füllstoffs umfasst, die in ein Grundmaterial eingearbeitet werden, das Bilden eines Satzes von Durchkontaktierungen über einer ersten Seite der Verbundmaterialschicht, das Anbringen eines Die über der ersten Seite der Verbundmaterialschicht, wobei der Die von dem Satz von Durchkontaktierungen beabstandet ist, das Bilden einer Formmasse über der ersten Seite der Verbundmaterialschicht, wobei die Formmasse den Die und die Durchkontaktierungen des Satzes von Durchkontaktierungen mindestens seitlich verkapselt, das Bilden einer Umverteilungsstruktur über dem Die und der Formmasse, wobei die Umverteilungsstruktur mit den Durchkontaktierungen elektrisch verbunden ist, das Bilden von Öffnungen in einer zweiten Seite der Verbundmaterialschicht gegenüber der ersten Seite, und das Bilden von leitfähigen Verbindungsstücken in den Öffnungen, wobei die leitfähigen Verbindungsstücke mit den Durchkontaktierungen elektrisch verbunden sind. Bei einer Ausführungsform weisen die Teilchen des Füllstoffs einen durchschnittlichen Durchmesser auf, der zwischen 0,5 µm und 30 µm liegt. Bei einer Ausführungsform umfasst das Grundmaterial ein Polymer. Bei einer Ausführungsform umfasst der Füllstoff ein Oxid. Bei einer Ausführungsform umfasst das Verfahren das Bilden einer dielektrischen Schicht über der Verbundmaterialschicht, wobei das Material der dielektrischen Schicht anders als das Material der Verbundmaterialschicht ist, und wobei der Satz von Durchkontaktierungen auf der dielektrischen Schicht gebildet ist. Bei einer Ausführungsform umfasst das Verfahren das Bilden einer Metallisierungsstrukturierung auf der Verbundmaterialschicht vor dem Bilden der dielektrischen Schicht auf der Verbundmaterialschicht. Bei einer Ausführungsform umfasst das Bilden der Öffnungen in der zweiten Seite der Verbundmaterialschicht einen Laserbohrvorgang. Bei einer Ausführungsform weisen die Öffnungen in der zweiten Seite der Verbundmaterialschicht löchrige Seitenwände auf. Bei einer Ausführungsform umfassen die leitfähigen Verbindungsstücke ein Lötmaterial, wobei die Seitenwände der leitfähigen Verbindungsstücke innerhalb der Verbundmaterialschicht eine Vielzahl von Bumps umfassen, die sich seitlich in die Verbundmaterialschicht hinein erstrecken. Bei einer Ausführungsform berührt die Formmasse die erste Seite der Verbundmaterialschicht physisch. Bei einer Ausführungsform ist der Die physisch an der ersten Seite der Verbundmaterialschicht angebracht.
  • Bei einer Ausführungsform umfasst ein Verfahren das Bilden eines Bauelement-Package, wobei das Bilden des Bauelement-Package das Bilden einer Metallisierungsstrukturierung auf einer ersten Oberfläche einer Verbundschicht umfasst, wobei die Verbundschicht ein Verbundmaterial umfasst, und wobei die erste Oberfläche löchrig ist, das Bilden einer ersten dielektrischen Schicht über der Verbundschicht und der Metallisierungsstrukturierung, das Bilden einer leitfähigen Stütze über der ersten dielektrischen Schicht und das elektrische Verbinden mit der Metallisierungsstrukturierung, das Anordnen eines ersten Halbleiterbauelements auf der ersten dielektrischen Schicht, wobei das erste Halbleiterbauelement an die leitfähige Stütze angrenzt und davon getrennt ist, das Verkapseln des ersten Halbleiterbauelements und der leitfähigen Stütze mit einem Verkapselungsmittel, und das Bilden einer Umverteilungsstruktur über dem Verkapselungsmittel, das Bilden von Öffnungen in einer zweiten Oberfläche der Verbundschicht, um die Metallisierungsstrukturierung freizulegen, und das Anbringen eines oberen Package an dem Bauelement-Package unter Verwendung leitfähiger Verbindungsstücke, wobei sich die leitfähigen Verbindungsstücke durch die Öffnungen in der Verbundschicht hindurch erstrecken. Bei einer Ausführungsform weist die Verbundschicht ein Elastizitätsmodul zwischen 10 GPa und 50 GPa auf. Bei einer Ausführungsform umfasst das Verfahren das Abscheiden einer Unterfüllung zwischen dem Bauelement-Package und dem oberen Package, wobei die Unterfüllung die leitfähigen Verbindungsstücke umgibt, wobei sich die Unterfüllung in die Löcher der löchrigen oberen Oberfläche der Verbundschicht hinein erstreckt. Bei einer Ausführungsform weist das Bauelement-Package eine Biegedistanz von weniger als 80 µm auf. Bei einer Ausführungsform umfasst das Verfahren das Vereinzeln des Bauelement-Package, wobei eine Seitenwandfläche des Bauelement-Package eine Vielzahl von Löchern umfasst. Bei einer Ausführungsform umfasst die Verbundschicht Aluminiumoxid, das in ein Polymermaterial eingearbeitet ist.
  • Bei einer Ausführungsform umfasst ein Halbleiter-Package ein unteres Package, das einen Die auf einer Umverteilungsstruktur umfasst, wobei der Die mit einer Umverteilungsstruktur elektrisch verbunden ist, eine Durchkontaktierung, die sich in der Nähe des Die befindet und mit der Umverteilungsstruktur elektrisch verbunden ist, eine Formmasse über der Umverteilungsstruktur, wobei die Formmasse zwischen dem Die und der Durchkontaktierung eingeschoben ist, und eine Verbundschicht über dem Die und der Durchkontaktierung, wobei die Verbundschicht über eine Seite des Die gegenüber der Umverteilungsstruktur geht, und ein oberes Package, das externe Verbindungen umfasst, wobei die externen Verbindungen mit dem unteren Package über die Verbundschicht verbunden sind. Bei einer Ausführungsform weist eine freigelegte Seitenwand der Verbundschicht eine löchrige Oberfläche auf. Bei einer Ausführungsform umfasst das Halbleiter-Package ein Unterfüllmaterial, das sich zwischen der Verbundschicht und dem oberen Package erstreckt, wobei eine Grenzfläche zwischen dem Unterfüllmaterial und der Verbundschicht eine Oberfläche ist, die löchrige Regionen umfasst.
  • Das Vorstehende erläutert Merkmale von mehreren Ausführungsformen, damit der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann wird erkennen, dass er die vorliegende Offenbarung ohne Weiteres als eine Grundlage zum Entwerfen oder Ändern von anderen Prozessen und Strukturen zum Ausführen der gleichen Zwecke und/oder Erreichen der gleichen Vorteile der hier eingeführten Ausführungsformen verwenden kann. Der Fachmann wird auch erkennen, dass diese gleichwertigen Konstruktionen Geist und Umfang der vorliegenden Offenbarung nicht verlassen, und dass er diverse Änderungen, Ersetzungen und Abänderungen daran vornehmen kann, ohne Geist und Umfang der vorliegenden Offenbarung zu verlassen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62727311 [0001]

Claims (20)

  1. Verfahren, umfassend folgende Schritte: Bilden einer Verbundmaterialschicht über einem Träger, wobei die Verbundmaterialschicht Teilchen eines Füllstoffs umfasst, die in ein Grundmaterial eingearbeitet werden; Bilden eines Satzes von Durchkontaktierungen über einer ersten Seite der Verbundmaterialschicht; Anbringen eines Die über der ersten Seite der Verbundmaterialschicht, wobei der Die von dem Satz von Durchkontaktierungen beabstandet ist; Bilden einer Formmasse über der ersten Seite der Verbundmaterialschicht, wobei die Formmasse den Die und die Durchkontaktierungen des Satzes von Durchkontaktierungen mindestens seitlich verkapselt; Bilden einer Umverteilungsstruktur über dem Die und der Formmasse, wobei die Umverteilungsstruktur mit den Durchkontaktierungen elektrisch verbunden ist; Bilden von Öffnungen in einer zweiten Seite der Verbundmaterialschicht gegenüber der ersten Seite; und Bilden von leitfähigen Verbindungsstücken in den Öffnungen, wobei die leitfähigen Verbindungsstücke mit den Durchkontaktierungen elektrisch verbunden sind.
  2. Verfahren nach Anspruch 1, wobei die Teilchen des Füllstoffs einen durchschnittlichen Durchmesser aufweisen, der zwischen 0,5 µm und 30 µm liegt.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Grundmaterial ein Polymer umfasst.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Füllstoff ein Oxid umfasst.
  5. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend das Bilden einer dielektrischen Schicht über der Verbundmaterialschicht, wobei das Material der dielektrischen Schicht anders als das Material der Verbundmaterialschicht ist, und wobei der Satz von Durchkontaktierungen auf der dielektrischen Schicht gebildet wird.
  6. Verfahren nach Anspruch 5, ferner umfassend das Bilden einer Metallisierungsstrukturierung auf der Verbundmaterialschicht vor dem Bilden der dielektrischen Schicht auf der Verbundmaterialschicht.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Bilden der Öffnungen in der zweiten Seite der Verbundmaterialschicht einen Laserbohrvorgang umfasst.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Öffnungen in der zweiten Seite der Verbundmaterialschicht löchrige Seitenwände aufweisen.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei die leitfähigen Verbindungsstücke ein Lötmaterial umfassen, wobei die Seitenwände der leitfähigen Verbindungsstücke innerhalb der Verbundmaterialschicht eine Vielzahl von Bumps umfassen, die sich seitlich in der Verbundmaterialschicht erstrecken.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Formmasse die erste Seite der Verbundmaterialschicht physisch berührt.
  11. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Die an der ersten Seite der Verbundmaterialschicht physisch angebracht ist.
  12. Verfahren, umfassend folgende Schritte: Bilden eines Vorrichtungs-Package, wobei das Bilden des Vorrichtungs-Package Folgendes umfasst: Bilden einer Metallisierungsstrukturierung auf einer ersten Oberfläche einer Verbundschicht, wobei die Verbundschicht ein Verbundmaterial umfasst, und wobei die erste Oberfläche löchrig ist; Bilden einer ersten dielektrischen Schicht über der Verbundschicht und der Metallisierungsstrukturierung; Bilden einer leitfähigen Stütze über der ersten dielektrischen Schicht und elektrisches Verbinden mit der Metallisierungsstrukturierung; Anordnen einer ersten Halbleitervorrichtung auf der ersten dielektrischen Schicht, wobei die erste Halbleitervorrichtung an die leitfähige Stütze angrenzt und davon getrennt ist; Verkapseln der ersten Halbleitervorrichtung und der leitfähigen Stütze mit einem Verkapselungsmittel; und Bilden einer Umverteilungsstruktur über dem Verkapselungsmittel; Bilden von Öffnungen in einer zweiten Oberfläche der Verbundschicht, um die Metallisierungsstrukturierung freizulegen; und Anbringen eines oberen Package an dem Vorrichtungs-Package unter Verwendung von leitfähigen Verbindungsstücken, wobei sich die leitfähigen Verbindungsstücke durch die Öffnungen in der Verbundschicht erstrecken.
  13. Verfahren nach Anspruch 12, wobei die Verbundschicht ein Elastizitätsmodul zwischen 10 GPa und 50 GPa aufweist.
  14. Verfahren nach Anspruch 12 oder 13, ferner umfassend das Abscheiden einer Unterfüllung zwischen dem Vorrichtungs-Package und dem oberen Package, wobei die Unterfüllung die leitfähigen Verbindungsstücke umgibt, wobei sich die Unterfüllung in die Löcher der löchrigen oberen Oberfläche der Verbundschicht hinein erstreckt.
  15. Verfahren nach einem der vorhergehenden Ansprüche 12 bis 14, wobei das Vorrichtungs-Package eine Biegedistanz von weniger als 80 µm aufweist.
  16. Verfahren nach einem der vorhergehenden Ansprüche 12 bis 15, ferner umfassend das Vereinzeln des Vorrichtungs-Package, wobei eine Seitenwandfläche des Vorrichtungs-Package eine Vielzahl von Löchern umfasst.
  17. Verfahren nach einem der vorhergehenden Ansprüche 12 bis 16, wobei die Verbundschicht Aluminiumoxid umfasst, das in ein Polymermaterial eingearbeitet wird.
  18. Halbleiter-Package, umfassend: ein unteres Package, umfassend: einen Die auf einer Umverteilungsstruktur, wobei der Die mit einer Umverteilungsstruktur elektrisch verbunden ist; eine Durchkontaktierung, die sich in der Nähe des Die befindet und mit der Umverteilungsstruktur elektrisch verbunden ist; eine Formmasse über der Umverteilungsstruktur, wobei die Formmasse zwischen dem Die und der Durchkontaktierung eingeschoben ist; und eine Verbundschicht über dem Die und der Durchkontaktierung, wobei sich die Verbundschicht über einer Seite des Die gegenüber der Umverteilungsstruktur befindet; und ein oberes Package, das externe Verbindungen umfasst, wobei die externen Verbindungen mit dem unteren Package durch die Verbundschicht hindurch verbunden sind.
  19. Halbleiter-Package nach Anspruch 18, wobei eine freigelegte Seitenwand der Verbundschicht eine löchrige Oberfläche aufweist.
  20. Halbleiter-Package nach Anspruch 19, ferner umfassend ein Unterfüllmaterial, das sich zwischen der Verbundschicht und dem oberen Package erstreckt, wobei eine Grenzfläche zwischen dem Unterfüllmaterial und der Verbundschicht eine Oberfläche ist, die löchrige Regionen umfasst.
DE102019121201.4A 2018-09-05 2019-08-06 Integrierte fan-out-packages und verfahren zum bilden derselben Pending DE102019121201A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862727311P 2018-09-05 2018-09-05
US62/727,311 2018-09-05
US16/529,989 US11309294B2 (en) 2018-09-05 2019-08-02 Integrated fan-out packages and methods of forming the same
US16/529,989 2019-08-02

Publications (1)

Publication Number Publication Date
DE102019121201A1 true DE102019121201A1 (de) 2020-03-05

Family

ID=69527417

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019121201.4A Pending DE102019121201A1 (de) 2018-09-05 2019-08-06 Integrierte fan-out-packages und verfahren zum bilden derselben

Country Status (2)

Country Link
US (2) US11309294B2 (de)
DE (1) DE102019121201A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3449502B1 (de) 2016-04-26 2021-06-30 Linear Technology LLC Mechanisch-nachgiebige und elektrisch und thermisch leitfähige leiterrahmen für schaltungen mit bauelement auf einem gehäuse
US10566261B2 (en) * 2017-11-15 2020-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages with embedded heat dissipation structure
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
EP3547360A1 (de) * 2018-03-29 2019-10-02 Siemens Aktiengesellschaft Halbleiterbaugruppe und verfahren zur herstellung der halbleiterbaugruppe
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
KR102513085B1 (ko) * 2018-11-20 2023-03-23 삼성전자주식회사 팬-아웃 반도체 패키지
CN111883506B (zh) * 2019-05-03 2022-09-06 矽品精密工业股份有限公司 电子封装件及其承载基板与制法
US11088079B2 (en) 2019-06-27 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure having line connected via portions
US20210111110A1 (en) * 2019-10-09 2021-04-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package
TWI777467B (zh) * 2020-03-30 2022-09-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
JP2022113250A (ja) 2021-01-25 2022-08-04 キオクシア株式会社 半導体装置
US20230124933A1 (en) * 2021-10-14 2023-04-20 Advanced Semiconductor Engineering, Inc. Electronic package structure
TWI819440B (zh) * 2021-12-21 2023-10-21 矽品精密工業股份有限公司 電子封裝件及其製法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8426959B2 (en) * 2009-08-19 2013-04-23 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
WO2011125546A1 (ja) * 2010-03-31 2011-10-13 京セラ株式会社 インターポーザー及びそれを用いた電子装置
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
JP5479233B2 (ja) 2010-06-04 2014-04-23 新光電気工業株式会社 配線基板及びその製造方法
JP5566200B2 (ja) * 2010-06-18 2014-08-06 新光電気工業株式会社 配線基板及びその製造方法
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8540905B2 (en) 2011-06-28 2013-09-24 Weiwei Li Chemiluminescent compositions and methods of making and using thereof
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
KR101818507B1 (ko) 2012-01-11 2018-01-15 삼성전자 주식회사 반도체 패키지
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9385006B2 (en) 2012-06-21 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an embedded SOP fan-out package
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US9818734B2 (en) * 2012-09-14 2017-11-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over a temporary substrate
US9704780B2 (en) * 2012-12-11 2017-07-11 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming low profile fan-out package with vertical interconnection units
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) * 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9318452B2 (en) * 2014-03-21 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9818692B2 (en) 2014-12-12 2017-11-14 Gan Systems Inc. GaN semiconductor device structure and method of fabrication by substrate replacement
US9893017B2 (en) 2015-04-09 2018-02-13 STATS ChipPAC Pte. Ltd. Double-sided semiconductor package and dual-mold method of making same
US9461018B1 (en) 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
US9666502B2 (en) 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
CN107535078B (zh) * 2015-05-20 2020-03-31 株式会社村田制作所 高频模块
US10090241B2 (en) 2015-05-29 2018-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Device, package structure and method of forming the same
DE102015109764A1 (de) 2015-06-18 2016-12-22 Infineon Technologies Ag Eine Laminarstruktur, ein Halbleiterbauelementund Verfahren zum Bilden von Halbleiterbauelementen
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US10541226B2 (en) 2016-07-29 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming the same
DE102017117952A1 (de) 2016-09-16 2018-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Packagestruktur und verfahren zu ihrer bildung
KR101952864B1 (ko) * 2016-09-30 2019-02-27 삼성전기주식회사 팬-아웃 반도체 패키지
US10128193B2 (en) 2016-11-29 2018-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US10163802B2 (en) 2016-11-29 2018-12-25 Taiwan Semicondcutor Manufacturing Company, Ltd. Fan-out package having a main die and a dummy die, and method of forming

Also Published As

Publication number Publication date
US20220246590A1 (en) 2022-08-04
US20200075562A1 (en) 2020-03-05
US11309294B2 (en) 2022-04-19

Similar Documents

Publication Publication Date Title
DE102019121201A1 (de) Integrierte fan-out-packages und verfahren zum bilden derselben
DE102018108051B4 (de) Integrierte Fan-Out-Packages und Verfahren zu deren Herstellung
DE102020101431B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102019109690B4 (de) Halbleiterstrukturen und Verfahren zu deren Herstellung
DE102015105855B4 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102018106761A1 (de) Halbleiter-package mit routing bei zweiseitigem metall
DE102015105952B4 (de) Halbleitereinrichtung und Verfahren
DE102017117810A1 (de) Umverteilungsschichten in halbleiter-packages und verfahren zu deren herstellung
DE102014114633A1 (de) Gehäusestrukturen und Verfahren zu ihrer Ausbildung
DE102019103729A1 (de) Halbleiter-package und verfahren
DE102020100002B4 (de) Fan-out-packages und verfahren zu deren herstellung
DE102021102836A1 (de) Integriertes schaltungspackage und verfahren
DE102018110872B3 (de) Integrierte Fan-Out-Package und deren Ausbildungsverfahren
DE102019129870A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102021102227B4 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102018122228B4 (de) Integriertes Multichip-Fan-Out-Package sowie Verfahren zu dessen Herstellung
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102020130962A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102021119243A1 (de) Geformte dies in halbleiterpackages und deren herstellungsverfahren
DE102019129840B4 (de) Halbleiter-bauelement und verfahren zu dessen herstellung
DE102020131125A1 (de) Halbleiterpaket und Verfahren zum Herstellen desselben
DE102017123326A1 (de) Halbleiter-Packages und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication