DE102017123326A1 - Halbleiter-Packages und Verfahren zu deren Herstellung - Google Patents

Halbleiter-Packages und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102017123326A1
DE102017123326A1 DE102017123326.1A DE102017123326A DE102017123326A1 DE 102017123326 A1 DE102017123326 A1 DE 102017123326A1 DE 102017123326 A DE102017123326 A DE 102017123326A DE 102017123326 A1 DE102017123326 A1 DE 102017123326A1
Authority
DE
Germany
Prior art keywords
die
package
integrated circuit
layer
electrical connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102017123326.1A
Other languages
English (en)
Other versions
DE102017123326B4 (de
Inventor
Chen-Hua Yu
Der-Chyang Yeh
Han-Ping Pu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/694,273 external-priority patent/US10529698B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102017123326A1 publication Critical patent/DE102017123326A1/de
Application granted granted Critical
Publication of DE102017123326B4 publication Critical patent/DE102017123326B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20Structure, shape, material or disposition of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346Plating
    • H01L2224/03462Electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346Plating
    • H01L2224/03464Electroless plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/0347Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/036Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361Physical or chemical etching
    • H01L2224/03612Physical or chemical etching by physical means only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/036Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361Physical or chemical etching
    • H01L2224/03614Physical or chemical etching by chemical means only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132Screen printing, i.e. using a stencil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1143Manufacturing methods by blanket deposition of the material of the bump connector in solid form
    • H01L2224/11436Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/1144Lamination of a preform, e.g. foil, sheet or layer by transfer printing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/11452Chemical vapour deposition [CVD], e.g. laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • H01L2224/11462Electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • H01L2224/11464Electroless plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/11848Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849Reflowing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13083Three-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13084Four-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165Material
    • H01L2224/16501Material at the bonding interface
    • H01L2224/16503Material at the bonding interface comprising an intermetallic compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73257Bump and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73259Bump and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/8181Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/81895Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/0651Wire or wire-like electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047Details of electrical connections between containers
    • H01L2225/1058Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094Thermal management, e.g. cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Eine Ausführungsform ist ein Package mit einer ersten Package-Struktur. Die erste Package-Struktur weist Folgendes auf: einen ersten integrierten Schaltkreis-Die, der eine aktive Seite und eine Rückseite hat, wobei die aktive Seite Die-Anschlüsse aufweist; einen ersten elektrischen Verbinder, der dem ersten integrierten Schaltkreis-Die benachbart ist; ein Verkapselungsmaterial, das den ersten integrierten Schaltkreis-Die und den ersten elektrischen Verbinder seitlich verkapselt; eine erste Umverteilungsstruktur, die auf den Die-Anschlüssen des ersten integrierten Schaltkreis-Die und dem ersten elektrischen Verbinder angeordnet ist und mit diesen elektrisch verbunden ist; und thermische Elemente auf der Rückseite des ersten integrierten Schaltkreis-Dies. Das Package weist weiterhin eine zweite Package-Struktur auf, die mit einer ersten Gruppe von leitfähigen Verbindern an den ersten elektrischen Verbinder und die thermischen Elemente gebondet ist.

Description

  • Hintergrund
  • Die Halbleiter-Branche hat ein rasches Wachstum auf Grund von ständigen Verbesserungen bei der Integrationsdichte verschiedener elektronischer Komponenten (z. B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) erfahren. Größtenteils ist diese Verbesserung der Integrationsdichte auf wiederholte Reduzierungen der kleinsten Strukturbreite zurückzuführen, wodurch mehr Komponenten auf einer gegebenen Fläche integriert werden können. Da die Forderung nach einer Verkleinerung von elektronischen Bauelementen stärker geworden ist, ist ein Bedarf an kreativeren Verkappungsverfahren für Halbleiter-Dies entstanden. Ein Beispiel für solche Verkappungssysteme ist die Package-auf-Package(PoP)-Technologie. Bei einem PoP-Bauelement wird ein oberes Halbleiter-Package auf ein unteres Halbleiter-Package gestapelt, um einen hohen Integrationsgrad und eine hohe Komponentendichte zu erzielen. Die PoP-Technologie ermöglicht im Allgemeinen die Herstellung von Halbleiter-Bauelementen mit verbesserten Funktionalitäten und kleinen Anschlussflächen auf einer Leiterplatte (PCB).
  • Figurenliste
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
    • Die 1 bis 12 zeigen Schnittansichten von Zwischenstufen bei einem Prozess zur Herstellung einer Package-Struktur gemäß einigen Ausführungsformen.
    • Die 13A und 13B zeigen eine Schnittansicht und eine Draufsicht einer weiteren Package-Struktur gemäß einigen Ausführungsformen.
    • 14 zeigt eine Schnittansicht einer weiteren Package-Struktur gemäß einigen Ausführungsformen.
    • Die 15 bis 18 zeigen Schnittansichten von Zwischenstufen bei einem Prozess zur Herstellung einer weiteren Package-Struktur gemäß einigen Ausführungsformen.
    • Die 19 bis 21 zeigen Schnittansichten von Zwischenstufen bei einem Prozess zur Herstellung einer weiteren Package-Struktur gemäß einigen Ausführungsformen.
    • Die 22 bis 25 zeigen Schnittansichten von Zwischenstufen bei einem Prozess zur Herstellung einer weiteren Package-Struktur gemäß einigen Ausführungsformen.
    • Die 26 bis 29 zeigen Schnittansichten von Zwischenstufen bei einem Prozess zur Herstellung einer weiteren Package-Struktur gemäß einigen Ausführungsformen.
    • Die 30 bis 35 zeigen Schnittansichten von Zwischenstufen bei einem Prozess zur Herstellung einer weiteren Package-Struktur gemäß einigen Ausführungsformen.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt ausgebildet werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so ausgebildet werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen des in Gebrauch oder in Betrieb befindlichen Bauelements umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.
  • Ausführungsformen, die hier erörtert werden, können in einem speziellen Zusammenhang, und zwar mit einer Package-Struktur mit thermischen Elementen auf einer Rückseite eines Halbleiter-Die, erörtert werden. Die thermischen Elemente in den beschriebenen Ausführungsformen dienen nicht dazu, Bauelemente oder Metallisierungsstrukturen in den Package-Strukturen elektrisch zu verbinden, sondern sie dienen dazu, Wärme von den Package-Strukturen abzuführen. Bei einigen Ausfiihrungsformen sind die thermischen Elemente nicht mit Wärme-Abführungspfaden verbunden, während bei einigen Ausführungsformen die thermischen Elemente mit Wärme-Abführungspfaden in dem Halbleiter-Die verbunden sind. Zum Beispiel können die thermischen Elemente mit einer Durchkontaktierung verbunden werden, die mit einem oder mehreren Transistoren in dem Halbleiter-Die thermisch gekoppelt sind, um die von den Transistoren erzeugte Wärme abzuführen. Die Ausführungsformen der vorliegenden Erfindung können den thermischen Widerstand (°C/Watt) der Package-Struktur um bis zu 8 % gegenüber einer Package-Struktur verbessern, die keine thermischen Elemente auf der Rückseite eines Halbleiter-Die hat.
  • Darüber hinaus gelten die Grundsätze der vorliegenden Erfindung für jede Package-Struktur mit einem oder mehreren Halbleiter-Dies. Weitere Ausführungsformen sehen weitere Anwendungsmöglichkeiten vor, wie etwa andere Package-Arten oder andere Konfigurationen, die einem Durchschnittsfachmann beim Lesen dieser Erfindung sofort klar werden dürften. Es ist zu beachten, dass hier erörterte Ausführungsformen nicht unbedingt jede Komponente oder jedes Element erläutern müssen, die/das in einer Struktur vorhanden sein kann. Wenn es zum Beispiel mehrere Komponenten gibt, braucht nur eine Komponente erörtert zu werden, wenn dies zum Vermitteln von Aspekten der Ausführungsform ausreichend ist. Darüber hinaus können Verfahrensausführungsformen, die hier erörtert werden, als Ausführungsformen erörtert werden, die in einer bestimmten Reihenfolge ausgeführt werden, aber andere Verfahrensausführungsformen können in jeder logischen Reihenfolge ausgeführt werden.
  • Die 1 bis 15 zeigen Schnittansichten von Zwischenstufen bei einem Prozess zur Herstellung einer ersten Package-Struktur gemäß einigen Ausführungsformen. 1 zeigt ein Trägersubstrat 100 und eine Ablöseschicht 102, die auf dem Trägersubstrat 100 hergestellt ist. Es sind ein erster Package-Bereich 600 und ein zweiter Package-Bereich 602 für die Herstellung eines ersten Package bzw. eines zweiten Package dargestellt.
  • Das Trägersubstrat 100 kann ein Glas-Trägersubstrat, ein Keramik-Trägersubstrat oder dergleichen sein. Das Trägersubstrat 100 kann ein Wafer sein, sodass mehrere Packages gleichzeitig auf dem Trägersubstrat 100 hergestellt werden können. Die Ablöseschicht 102 kann aus einem Material auf Polymerbasis bestehen und kann zusammen mit dem Trägersubstrat 100 von der darüber befindlichen Struktur entfernt werden, die in nachfolgenden Schritten hergestellt wird. Bei einigen Ausführungsformen ist die Ablöseschicht 102 ein durch Wärme ablösbares Material auf Epoxidharz-Basis, das sein Haftvermögen bei Erwärmung verliert, wie etwa eine LTHC-Ablösebeschichtung (LTHC: light-to-heat conversion; Licht-Wärme-Umwandlung). Bei anderen Ausführungsformen kann die Ablöseschicht 102 ein Ultraviolett(UV)-Klebstoff sein, der sein Haftvermögen verliert, wenn er mit UV-Licht bestrahlt wird. Die Ablöseschicht 102 kann als eine Flüssigkeit verteilt und gehärtet werden, sie kann ein Schichtstoff, der auf das Trägersubstrat 100 laminiert wird, oder dergleichen sein. Die Oberseite der Ablöseschicht 102 kann geebnet werden und kann ein hohes Maß an Koplanarität haben.
  • Weiterhin werden in 1 elektrische Anschlüsse 112 hergestellt. Als ein Beispiel für die Herstellung der elektrischen Anschlüsse 112 wird eine Seed-Schicht über der Ablöseschicht 102 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine Einfachschicht oder eine Verbundschicht mit einer Vielzahl von Teilschichten sein kann, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch physikalische Aufdampfung (PVD) oder dergleichen hergestellt werden. Auf der Seed-Schicht wird ein Fotoresist hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht Durchkontaktierungen. Durch die Strukturierung entstehen Öffnungen durch das Fotoresist, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen sein. Das Fotoresist und die Teile der Seed-Schicht, auf denen das leitfähige Material nicht abgeschieden ist, werden entfernt. Das Fotoresist kann mit einem geeigneten Ablöse- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden die freigelegten Teile der Seed-Schicht zum Beispiel mit einem geeigneten Ätzverfahren entfernt, wie etwa Nass- oder Trockenätzung. Die übrigen Teile der Seed-Schicht und das leitfähige Material bilden die elektrischen Anschlüsse 112.
  • In 2 werden integrierte Schaltkreis-Dies 114 mit einem Klebstoff 116 an die Ablöseschicht 102 angeklebt. Wie in 2 gezeigt ist, wird jeweils ein integrierter Schaltkreis-Die 114 in dem ersten Package-Bereich 600 und dem zweiten Package-Bereich 602 angeklebt, aber bei anderen Ausführungsformen können mehr integrierte Schaltkreis-Dies 114 in jedem Bereich angeklebt werden. Zum Beispiel können bei einer Ausführungsform zwei integrierte Schaltkreis-Dies 114 oder vier integrierte Schaltkreis-Dies 114 in jedem Bereich angeklebt werden. Die integrierten Schaltkreis-Dies 114 können logische Dies (z. B. eine zentrale Verarbeitungseinheit, ein Microcontroller usw.), Speicher-Dies [zum Beispiel ein DRAM-Die (DRAM: dynamischer Direktzugriffsspeicher), ein SRAM-Die (SRAM: statischer Direktzugriffsspeicher)], Power-Management-Dies [z. B. ein PMIC-Die (PMIC: power management integrated circuit; integrierter Power-Management-Schaltkreis)], Hochfrequenz-Dies, Sensor-Dies, MEMS-Dies (MEMS: mikroelektromechanisches System), Signalverarbeitungs-Dies [z. B. ein DSP-Die (DSP: digitale Signalverarbeitung)], Front-End-Dies [z. B. analoge Front-End(AFE)-Dies] oder dergleichen oder eine Kombination davon sein. Darüber hinaus können bei den Ausführungsformen mit mehreren Dies in jedem der Bereiche die integrierten Schaltkreis-Dies 114 unterschiedliche Größen (z. B. unterschiedliche Höhen und/oder Flächeninhalte) haben, und bei anderen Ausführungsformen können die integrierten Schaltkreis-Dies 114 die gleiche Größe (z. B. die gleichen Höhen und/oder Flächeninhalte) haben.
  • Vor dem Ankleben der Ablöseschicht 102 können die integrierten Schaltkreis-Dies 114 mit geeigneten Herstellungsverfahren bearbeitet werden, um integrierte Schaltkreise in den integrierten Schaltkreis-Dies 114 herzustellen. Zum Beispiel können die integrierten Schaltkreis-Dies 114 jeweils ein Halbleitersubstrat 118, wie etwa dotiertes und undotiertes Silizium, oder eine aktive Schicht aus einem SOI-Substrat (SOI: Halbleiter auf Isolator) aufweisen. Das Halbleitersubstrat kann Folgendes umfassen: ein anderes Halbleitermaterial, wie etwa Germanium; einen Verbindungshalbleiter, wie etwa Siliziumcarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, wie etwa SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon. Es können auch andere Substrate verwendet werden, wie etwa mehrschichtige oder Gradient-Substrate. In und/oder auf dem Halbleitersubstrat 118 können Bauelemente, wie etwa Transistoren, Dioden, Kondensatoren, Widerstände usw., hergestellt werden, die durch Verbindungsstrukturen 120, die zum Beispiel von Metallisierungsstrukturen in einer oder mehreren dielektrischen Schichten auf dem Halbleitersubstrat 118 gebildet werden können, zu einem integrierten Schaltkreis miteinander verbunden werden können.
  • Die integrierten Schaltkreis-Dies 114 weisen weiterhin Pads 122, wie etwa Aluminiumpads, auf, zu denen Außenanschlüsse hergestellt werden können. Die Pads 122 befinden sich auf Seiten, die als jeweilige aktive Seiten der integrierten Schaltkreis-Dies 114 bezeichnet werden können. Auf den integrierten Schaltkreis-Dies 114 und auf Teilen der Pads 122 sind Passivierungsschichten 124 angeordnet. Durch die Passivierungsschichten 124 verlaufen Öffnungen zu den Pads 122. Die-Anschlüsse 126, wie etwa leitfähige Säulen (die zum Beispiel ein Metall wie Kupfer aufweisen), befinden sich in den Öffnungen durch die Passivierungsschichten 124 und sind mechanisch und elektrisch mit jeweiligen Pads 122 verbunden. Die Die-Anschlüsse 126 können zum Beispiel durch Plattierung oder dergleichen hergestellt werden. Die Die-Anschlüsse 126 verbinden die jeweiligen integrierten Schaltkreise der integrierten Schaltkreis-Dies 114 elektrisch.
  • Auf den aktiven Seiten der integrierten Schaltkreis-Dies 114, wie etwa auf den Passivierungsschichten 124 und den Die-Anschlüssen 126, ist ein dielektrisches Material 128 angeordnet. Das dielektrische Material 128 verkapselt die Die-Anschlüsse 126 seitlich, und das dielektrische Material 128 endet seitlich mit den jeweiligen integrierten Schaltkreis-Dies 114. Das dielektrische Material 128 kann ein Polymer, wie etwa Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen, sein. Bei anderen Ausführungsformen besteht das dielektrische Material 128 aus einem Nitrid, wie etwa Siliziumnitrid; einem Oxid, wie etwa Siliziumoxid, Phosphorsilicatglas (PSG), Borsilicatglas (BSG), Borphosphorsilicatglas (BPSG) usw.; oder dergleichen oder einer Kombination davon, und es kann zum Beispiel durch Schleuderbeschichtung, Laminierung, chemische Aufdampfung (CVD) oder dergleichen hergestellt werden.
  • Der Klebstoff 116 befindet sich auf den Rückseiten der integrierten Schaltkreis-Dies 114 und klebt die integrierten Schaltkreis-Dies 114 an die Ablöseschicht 102 an. Der Klebstoff 116 kann jeder geeignete Klebstoff, ein Epoxidharz, eine Die-Befestigungsschicht (die attach film; DAF) oder dergleichen sein. Bei einigen Ausführungsformen hat der Klebstoff 116 eine Dicke in dem Bereich von etwa 5 µm bis etwa 30 µm, wobei die Dicke in einer Richtung senkrecht zu der Rückseite des jeweiligen integrierten Schaltkreis-Die 114 gemessen wird. Der Klebstoff 116 kann auf eine Rückseite der integrierten Schaltkreis-Dies 114, wie etwa auf eine Rückseite des jeweiligen Halbleiterwafers, aufgebracht werden oder kann über der Oberfläche des Trägersubstrats 100 aufgebracht werden. Die integrierten Schaltkreis-Dies 114 können zum Beispiel durch Zersägen oder Zertrennen vereinzelt werden und können zum Beispiel unter Verwendung eines Pick-and-Place-Geräts mittels des Klebstoffs 116 an die Ablöseschicht 102 angeklebt werden.
  • In 3 wird ein Verkapselungsmaterial 130 auf den verschiedenen Komponenten abgeschieden. Das Verkapselungsmaterial 130 kann eine Formmasse, ein Epoxidharz oder dergleichen sein und kann durch Formpressen, Pressspritzen oder dergleichen aufgebracht werden. Nach einer Härtung kann das Verkapselungsmaterial 130 einen Schleifprozess durchlaufen, um die elektrischen Anschlüsse 112 und die Die-Anschlüsse 126 freizulegen. Nach dem Schleifprozess sind die Oberflächen der elektrischen Anschlüsse 112, der Die-Anschlüsse 126 und des Verkapselungsmaterials 130 auf gleicher Höhe. Bei einigen Ausführungsformen kann der Schleifprozess weggelassen werden, zum Beispiel wenn die elektrischen Anschlüsse 112 und die Die-Anschlüsse 126 bereits freigelegt sind. Die elektrischen Anschlüsse 112 können nachstehend als Durchkontaktierungen 112 bezeichnet werden.
  • In 4 wird eine vorderseitige Umverteilungsstruktur 160 hergestellt. Die vorderseitige Umverteilungsstruktur 160 weist dielektrische Schichten 132, 140, 148 und 156 und Metallisierungsstrukturen 138,146 und 154 auf.
  • Die Herstellung der vorderseitigen Umverteilungsstruktur 160 kann durch Abscheiden der dielektrischen Schicht 132 auf dem Verkapselungsmaterial 130, den Durchkontaktierungen 112 und den Die-Anschlüssen 126 beginnen. Bei einigen Ausführungsformen kann die dielektrische Schicht 132 aus einem Polymer bestehen, das ein lichtempfindliches Material, wie etwa PBO, Polyimid, BCB oder dergleichen, sein kann und unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei anderen Ausführungsformen kann die dielektrische Schicht 132 aus einem Nitrid wie Siliziumnitrid, einem Oxid wie Siliziumoxid, PSG, BSG und BPSG oder dergleichen bestehen. Die dielektrische Schicht 132 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden.
  • Dann wird die dielektrische Schicht 132 strukturiert. Durch die Strukturierung entstehen Öffnungen zum Freilegen von Teilen der Durchkontaktierungen 112 und der Die-Anschlüsse 126. Die Strukturierung kann mit einem geeigneten Verfahren durchgeführt werden, wie etwa durch Belichten der dielektrischen Schicht 132, wenn die dielektrische Schicht 132 ein lichtempfindliches Material ist, oder durch Ätzung, zum Beispiel eine anisotrope Ätzung. Wenn die dielektrische Schicht 132 ein lichtempfindliches Material ist, kann sie nach der Belichtung entwickelt werden.
  • Dann wird die Metallisierungsstruktur 138 mit Durchkontaktierungen auf der dielektrischen Schicht 132 hergestellt. Als ein Beispiel für die Herstellung der Metallisierungsstruktur 138 wird eine Seed-Schicht (nicht dargestellt) über der dielektrischen Schicht 132 und in Öffnungen durch die dielektrische Schicht 132 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine Einfachschicht oder eine Verbundschicht sein kann, die eine Vielzahl von Teilschichten umfasst, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird ein Fotoresist auf der Seed-Schicht hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht der Metallisierungsstruktur 138. Durch die Strukturierung entstehen Öffnungen durch das Fotoresist, die die Seed-Schicht freilegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall aufweisen, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Dann werden das Fotoresist und die Teile der Seed-Schicht entfernt, auf denen das leitfähige Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablöse- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden auch die freigelegten Teile der Seed-Schicht, zum Beispiel mit einem geeigneten Ätzverfahren, wie etwa Nass- oder Trockenätzung, entfernt. Die verbleibenden Teile der Seed-Schicht und das leitfähige Material bilden die Metallisierungsstruktur 138 und die Durchkontaktierungen. Die Durchkontaktierungen werden in den Öffnungen durch die dielektrische Schicht 132 z. B. zu den Durchkontaktierungen 112 und/oder den Die-Anschlüssen 126 hergestellt.
  • Dieser Prozess kann mit den dielektrischen Schichten 140 und 148, den Metallisierungsstrukturen und den Durchkontaktierungen 146 und 154 wiederholt werden, um die Herstellung der Umverteilungsstruktur 160 fortzusetzen. Die Materialien und Prozesse, die zur Herstellung dieser Schichten der Umverteilungsstruktur 160 verwendet werden, können denen für die dielektrische Schicht 132, die Metallisierungsstruktur und die Durchkontaktierungen 138 ähnlich sein, und sie werden daher hier nicht nochmals beschrieben.
  • Nach der Herstellung der Metallisierungsstruktur und der Durchkontaktierungen 154 wird die dielektrische Schicht 156 auf der Metallisierungsstruktur 154 und der dielektrischen Schicht 148 abgeschieden. Bei einigen Ausführungsformen wird die dielektrische Schicht 156 aus einem Polymer hergestellt, das ein lichtempfindliches Material, wie etwa PBO, Polyimid, BCB oder dergleichen, sein kann, das unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei weiteren Ausführungsformen besteht die dielektrische Schicht 156 aus einem Nitrid, wie etwa Siliziumnitrid, einem Oxid, wie etwa Siliziumoxid, PSG, BSG oder BPSG, oder dergleichen. Die dielektrische Schicht 156 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden.
  • Dann wird die dielektrische Schicht 156 strukturiert. Durch die Strukturierung entstehen Öffnungen zum Freilegen von Teilen der Metallisierungsstruktur 154. Die Strukturierung kann mit einem geeigneten Verfahren durchgeführt werden, wie etwa durch Belichten der dielektrischen Schicht 156, wenn die dielektrische Schicht ein lichtempfindliches Material ist, oder durch Ätzung, zum Beispiel eine anisotrope Ätzung. Wenn die dielektrische Schicht 156 ein lichtempfindliches Material ist, kann sie nach der Belichtung entwickelt werden.
  • Die vorderseitige Umverteilungsstruktur 160 ist als ein Beispiel gezeigt. Es können mehr oder weniger dielektrische Schichten und Metallisierungsstrukturen in der vorderseitigen Umverteilungsstruktur 160 hergestellt werden. Wenn weniger dielektrische Schichten und Metallisierungsstrukturen hergestellt werden sollen, können Schritte und Prozesse, die vorstehend erörtert worden sind, weggelassen werden. Wenn mehr dielektrische Schichten und Metallisierungsstrukturen hergestellt werden sollen, können Schritte und Prozesse, die vorstehend erörtert worden sind, wiederholt werden. Ein Durchschnittsfachmann dürfte ohne weiteres erkennen, welche Schritte und Prozesse weggelassen oder wiederholt werden.
  • Dann werden Pads 162 auf einer Außenseite der vorderseitigen Umverteilungsstruktur 160 hergestellt. Die Pads 162 dienen zum Verbinden mit leitfähigen Verbindern 166 (siehe 5) und können als Metallisierungen unter dem Kontakthügel (underbump metallizations; UBMs) 162 bezeichnet werden. Bei der dargestellten Ausführungsform werden die Pads 162 durch Öffnungen durch die dielektrische Schicht 156 zu der Metallisierungsstruktur 154 hergestellt. Als ein Beispiel für die Herstellung der Pads 162 wird eine Seed-Schicht (nicht dargestellt) über der dielektrischen Schicht 156 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine Einfachschicht oder eine Verbundschicht sein kann, die eine Vielzahl von Teilschichten umfasst, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird ein Fotoresist auf der Seed-Schicht hergestellt und strukturiert. Ein Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht den Pads 162. Durch die Strukturierung entstehen Öffnungen durch das Fotoresist zum Freilegen der Seed-Schicht. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall aufweisen, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Dann werden das Fotoresist und die Teile der Seed-Schicht entfernt, auf denen das leitfähige Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablöse- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden auch die freigelegten Teile der Seed-Schicht, zum Beispiel mit einem geeigneten Ätzverfahren, wie etwa Nass- oder Trockenätzung, entfernt. Die verbleibenden Teile der Seed-Schicht und das leitfähige Material bilden die Pads 162. Bei einer Ausführungsform, bei der die Pads 162 anders hergestellt werden, können mehr Fotoresist- und Strukturierungsschritte ausgeführt werden.
  • In 5 werden leitfähige Verbinder 166 auf den UBMs 162 hergestellt. Die leitfähigen Verbinder 166 können BGA-Verbinder (BGA: ball grid array; Kugelgitter-Array), Lotkugeln, Metallsäulen, C4-Kontakthügel (C4: controlled collapse chip connection; Chipverbindung mit kontrolliertem Kollaps), Mikrobumps, mit dem ENEPIG-Verfahren hergestellte Kontakthügel (ENEPIG: Electroless Nickel Electroless Palladium Immersion Gold) oder dergleichen sein. Die leitfähigen Verbinder 166 können ein leitfähiges Material aufweisen, wie etwa Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn oder dergleichen, oder eine Kombination davon. Bei einigen Ausführungsformen werden die leitfähigen Verbinder 166 dadurch hergestellt, dass zunächst eine Schicht aus Lot mittels solcher allgemein üblicher Verfahren wie Verdampfung, Elektroplattierung, Drucken, Lotübertragung, Kugelplatzierung oder dergleichen hergestellt wird. Nachdem die Schicht aus Lot auf der Struktur hergestellt worden ist, kann eine Aufschmelzung durchgeführt werden, um dem Material die gewünschten Kontakthügel-Formen zu verleihen. Bei einer weiteren Ausführungsform sind die leitfähigen Verbinder 166 Metallsäulen (wie etwa Kupfersäulen), die durch Sputtern, Drucken, Elektroplattierung, stromlose Plattierung, CVD oder dergleichen hergestellt werden. Die Metallsäulen können lotfrei sein und im Wesentlichen vertikale Seitenwände haben. Bei einigen Ausführungsformen wird eine Metall-Verkappungsschicht (nicht dargestellt) auf der Oberseite der Metallsäulen-Verbinder 166 hergestellt. Die Metall-Verkappungsschicht kann Nickel, Zinn, Zinn-Blei, Gold, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold oder dergleichen oder eine Kombination davon aufweisen und kann mit einem Plattierungsprozess hergestellt werden.
  • In 6 wird eine Trägersubstrat-Ablösung durchgeführt, um das Trägersubstrat 100 von den integrierten Schaltkreis-Dies 114, den Durchkontaktierungen 112 und dem Verkapselungsmaterial 130 abzulösen. Gemäß einigen Ausführungsformen umfasst die Ablösung das Projizieren von Licht, wie etwa Laserlicht oder UV-Licht, auf die Ablöseschicht 102, sodass sich die Ablöseschicht 102 durch die Wärme des Lichts zersetzt und das Trägersubstrat 100 entfernt werden kann. Die Struktur wird dann umgedreht und auf einem Band 190 platziert.
  • Wie weiterhin in 6 gezeigt ist, werden Enden der Durchkontaktierungen 112 freigelegt. Bei einigen Ausführungsformen kann eine Ätzung oder Reinigung durchgeführt werden, um einen Rückstand von den Enden der Durchkontaktierungen 112 zu entfernen.
  • In 7 wird der Klebstoff 116 entfernt, um die Rückseiten der integrierten Schaltkreis-Dies 114, z. B. die Rückseiten der Substrate 118 der integrierten Schaltkreis-Dies 114, freizulegen. Der Klebstoff 116 kann mit einem geeigneten Verfahren entfernt werden, wie etwa Abziehen des Klebstoffs 116, Projizieren von Licht, wie etwa Laserlicht oder UV-Licht, auf die Klebstoffschicht 116, sodass sich die Klebstoffschicht 116 durch die Wärme des Lichts zersetzt, Ätzen der Klebstoffschicht 116 oder dergleichen
  • Durch die Entfernung der Klebstoffschicht 116 entstehen Aussparungen 180 über den Rückseiten der integrierten Schaltkreis-Dies 114. Die Aussparungen 180 haben eine Tiefe D1, die von einer Oberseite des Verkapselungsmaterials 130 bis zu der freigelegten Oberfläche des Substrats 118 gemessen wird. Bei einigen Ausführungsformen liegen die Tiefen D1 der Aussparungen 180 in dem Bereich von etwa 5 µm bis etwa 30 µm.
  • In 8 werden Pads 182 auf den freigelegten Oberflächen der Substrate 118 der integrierten Schaltkreis-Dies 114 hergestellt. Die Pads 182 dienen nicht dazu, Bauelemente oder Metallisierungsstrukturen in den integrierten Schaltkreis-Dies 114 oder den Package-Strukturen elektrisch zu verbinden, sondern sie dienen dazu, Wärme von den integrierten Schaltkreis-Dies 114 und/oder den Package-Strukturen abzuführen. Bei einigen Ausführungsformen können die Pads 182 als thermische Pads 182 bezeichnet werden, die zum Abführen von Wärme von den integrierten Schaltkreis-Dies 114 verwendet werden. Bei einigen Ausführungsformen sind die thermischen Pads 182 nicht mit Wärme-Abführungspfaden in den integrierten Schaltkreis-Dies 114 verbunden, während bei einigen Ausführungsformen die thermischen Pads 182 mit Wärme-Abführungspfaden in den integrierten Schaltkreis-Dies 114 verbunden sind (siehe z. B. 12).
  • Die thermischen Pads 182 werden außerdem zum thermischen Verbinden von Verbindern 316 (siehe 9) verwendet und können als UBMs 182 bezeichnet werden. Bei der dargestellten Ausführungsform werden die thermischen Pads 182 auf den Rückseiten der Substrate 118 der integrierten Schaltkreis-Dies 114 hergestellt. Als ein Beispiel für die Herstellung der thermischen Pads 182 wird eine Seed-Schicht (nicht dargestellt) über den Rückseiten der Substrate 118 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine Einfachschicht oder eine Verbundschicht sein kann, die eine Vielzahl von Teilschichten umfasst, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird ein Fotoresist auf der Seed-Schicht hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht den thermischen Pads 182. Durch die Strukturierung entstehen Öffnungen durch das Fotoresist zum Freilegen der Seed-Schicht. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall aufweisen, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Dann werden das Fotoresist und die Teile der Seed-Schicht entfernt, auf denen das leitfähige Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablöse- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden auch die freigelegten Teile der Seed-Schicht, zum Beispiel mit einem geeigneten Ätzverfahren, wie etwa Nass- oder Trockenätzung, entfernt. Die verbleibenden Teile der Seed-Schicht und das leitfähige Material bilden die thermischen Pads 182. Bei einer Ausführungsform, bei der die thermischen Pads 182 anders hergestellt werden, können mehr Fotoresist- und Strukturierungsschritte ausgeführt werden.
  • Zum Beispiel wird bei alternativen Ausführungsformen die Seed-Schicht über den Rückseiten der Substrate 118 hergestellt, und auf der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall aufweisen, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Nachdem das leitfähige Material abgeschieden worden ist, kann über dem leitfähigen Material entsprechend der Position der thermischen Pads 182 eine Maske hergestellt und strukturiert werden. Bei einigen Ausführungsformen wird ein Fotoresist oder eine Hartmaske als die Maske verwendet. Nachdem die Maske strukturiert worden ist, werden die freigelegten Teile des leitfähigen Materials und der Seed-Schicht (z. B. die Teile des leitfähigen Materials und der Seed-Schicht, die sich nicht unter der Maske befinden) entfernt, zum Beispiel mit einem geeigneten Ätzprozess, wie etwa Nass- oder Trockenätzung. Die verbliebenen Teile der Seed-Schicht und das leitfähige Material bilden die thermischen Pads 182. Bei dieser Ausführungsform können die thermischen Pads 182 Seitenwände 182A haben, die von einer Oberseite des Pads bis zu einer Unterseite des Pads geneigt sind (z. B. Seitenwände, die breiter werden). Wie in 8 gezeigt ist, bedeuten die geneigten Seitenwände 182A der thermischen Pads 182, dass bei dieser Ausführungsform die thermischen Pads 182 größere Unterseiten als Oberseiten haben. Obwohl die geneigten Seitenwände 182A an nur einem der thermischen Pads 182 in 8 gezeigt sind, haben bei dieser Ausführungsform alle thermischen Pads 182 die geneigten Seitenwände 182A.
  • Bei der vorhergehenden Ausführungsform, bei der das leitfähige Material in den Öffnungen eines Fotoresists abgeschieden wird, können die Seitenwände der thermischen Pads 182 im Wesentlichen senkrecht zu den Rückseiten der Substrate 118 sein.
  • Bei einigen Ausführungsformen kann eine UBM oder ein Pad (nicht dargestellt) auf den freigelegten Enden der Durchkontaktierungen 112 hergestellt werden. Diese UBM oder dieses Pad kann in ähnlicher Weise wie die thermischen Pads 182 und/oder die Pads 162, die vorstehend beschrieben worden sind, hergestellt werden, und daher werden sie hier nicht nochmals beschrieben.
  • In 9 werden leitfähige Verbinder 314 und 316 über den Durchkontaktierungen 112 bzw. den thermischen Pads 182 hergestellt und werden mit diesen verbunden. Die leitfähigen Verbinder 314 dienen zum elektrischen Verbinden der Package-Struktur von 9 mit anderen Package-Strukturen (z. B. der Package-Struktur 300 von 10). Ähnlich wie die thermischen Pads 182 dienen die leitfähigen Verbinder 316 nicht zum elektrischen Verbinden von Bauelementen oder Metallisierungsstrukturen in den integrierten Schaltkreis-Dies 114 oder den Package-Strukturen, sondern zum Abführen von Wärme von den integrierten Schaltkreis-Dies 114 und/oder den Package-Strukturen. Daher können die leitfähigen Verbinder 316 nachstehend als thermische Verbinder 316 bezeichnet werden. Durch Verwenden der thermischen Pads 182 und der thermischen Verbinder 316 kann der thermische Widerstand (°C/Watt) der Package-Struktur um bis zu 8 % gegenüber Package-Strukturen verbessert werden, die keine thermischen Pads und keine thermischen Verbinder haben.
  • Die leitfähigen Verbinder 314 und die thermischen Verbinder 316 können BGA-Verbinder, Lotkugeln, Metallsäulen, C4-Kontakthügel, Mikrobumps, mit dem ENEPIG-Verfahren hergestellte Kontakthügel oder dergleichen sein. Die leitfähigen Verbinder 314 und die thermischen Verbinder 316 können ein leitfähiges Material aufweisen, wie etwa Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn oder dergleichen, oder eine Kombination davon. Bei einigen Ausführungsformen werden die leitfähigen Verbinder 314 und die thermischen Verbinder 316 dadurch hergestellt, dass zunächst eine Schicht aus Lot mittels solcher allgemein üblicher Verfahren wie Verdampfung, Elektroplattierung, Drucken, Lotübertragung, Kugelplatzierung oder dergleichen hergestellt wird. Nachdem die Schicht aus Lot auf der Struktur hergestellt worden ist, kann eine Aufschmelzung durchgeführt werden, um dem Material die gewünschten Kontakthügel-Formen zu verleihen. Bei einer weiteren Ausführungsform sind die leitfähigen Verbinder 314 und die thermischen Verbinder 316 Metallsäulen (wie etwa Kupfersäulen), die durch Sputtern, Drucken, Elektroplattierung, stromlose Plattierung, CVD oder dergleichen hergestellt werden. Die Metallsäulen können lotfrei sein und im Wesentlichen vertikale Seitenwände haben. Bei einigen Ausführungsformen wird eine Metall-Verkappungsschicht (nicht dargestellt) auf der Oberseite der Metallsäulen-Verbinder 314 und 316 hergestellt. Die Metall-Verkappungsschicht kann Nickel, Zinn, Zinn-Blei, Gold, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold oder dergleichen oder eine Kombination davon aufweisen und kann mit einem Plattierungsprozess hergestellt werden.
  • In 10 werden die Package-Strukturen 300 mit den leitfähigen Verbindern 314 und den thermischen Verbindern 316 an die Package-Struktur von 9 gebondet. Die Package-Strukturen 300 weisen ein Substrat 302 und einen oder mehrere Stapel-Dies 308 (308A und 308B) auf, die mit dem Substrat 302 verbunden sind. Das Substrat 302 kann aus einem Halbleitermaterial, wie etwa Silizium, Germanium, Diamant oder dergleichen, bestehen. Bei einigen Ausführungsformen können auch zusammengesetzte Materialien verwendet werden, wie etwa Siliziumgermanium, Siliziumcarbid, Galliumarsen, Indiumarsenid, Indiumphosphid, Siliziumgermaniumcarbid, Galliumarsenphosphid, Galliumindiumphosphid, Kombinationen davon und dergleichen. Außerdem kann das Substrat 302 ein SOI-Substrat (SOI: Silizium auf Isolator) sein. In der Regel weist ein SOI-Substrat eine Schicht aus einem Halbleitermaterial auf, wie etwa epitaxiales Silizium, Germanium, Siliziumgermanium, SOI, Siliziumgermanium auf Isolator (SGOI) oder eine Kombination davon. Das Substrat 302 basiert bei einer alternativen Ausführungsform auf einem isolierenden Kern, wie etwa einem Kern aus glasfaserverstärktem Harz. Ein beispielhaftes Kernmaterial ist Glasfaser-Harz, wie etwa FR4. Alternativen für das Kernmaterial sind Bismaleimid-Triazin(BT)-Harz oder alternativ andere Leiterplatten-Materialien oder -Schichten. Für das Substrat 302 können auch Aufbauschichten, wie etwa eine Ajinomoto-Aufbauschicht (ABF), oder andere Schichtstoffe verwendet werden.
  • Die Substrate 302 können aktive und passive Bauelemente (in 10 nicht dargestellt) aufweisen. Wie ein Durchschnittsfachmann erkennen dürfte, können viele verschiedene Bauelemente, wie etwa Transistoren, Kondensatoren, Widerstände, Kombinationen davon und dergleichen, zum Erfüllen der baulichen und funktionellen Anforderungen an den Entwurf für das Halbleiter-Package 300 verwendet werden. Die Bauelemente können mit allen geeigneten Verfahren hergestellt werden.
  • Die Substrate 302 können außerdem Metallisierungsschichten (nicht dargestellt) und Durchkontaktierungen 306 aufweisen. Die Metallisierungsschichten können über den aktiven und passiven Bauelementen hergestellt werden und sind so konzipiert, dass sie die verschiedenen Bauelemente zu funktionellen Schaltungen verbinden. Die Metallisierungsschichten können aus abwechselnden Schichten aus einem Dielektrikum (z. B. einem dielektrischen Low-k-Material) und einem leitfähigen Material (z. B. Kupfer) mit Durchkontaktierungen, die die Schichten aus leitfähigem Material miteinander verbinden, mit einem geeigneten Verfahren (wie etwa Abscheidung, Single-Damascene-Prozess, Dual-Damascene-Prozess oder dergleichen) hergestellt werden. Bei einigen Ausführungsformen ist das Substrat 302 im Wesentlichen frei von aktiven und passiven Bauelementen.
  • Die Substrate 302 können Bondpads 303 auf einer ersten Seite der Substrate 302 zum Verbinden der Stapel-Dies 308 sowie Bondpads 304 und thermische Pads 305 auf einer zweiten Seite der Substrate 302 (wobei die zweite Seite der ersten Seite des Substrats 302 gegenüberliegt) zum Verbinden der Verbinder 314 und 316 haben. Bei einigen Ausführungsformen sind die thermischen Pads 305 weggelassen. Bei einigen Ausführungsformen werden die Bondpads 303 und 304 und die thermischen Pads 305 durch Herstellen von Aussparungen (nicht dargestellt) in den dielektrischen Schichten (nicht dargestellt) auf der ersten und der zweiten Seite des Substrats 302 hergestellt. Die Aussparungen können so hergestellt werden, dass die Bondpads 303 und 304 und die thermischen Pads 305 in die dielektrischen Schichten eingebettet werden können. Bei anderen Ausführungsformen werden die Aussparungen weggelassen, da die Bondpads 303 und 304 und die thermischen Pads 305 auf der dielektrischen Schicht hergestellt werden können. Bei einigen Ausführungsformen weisen die Bondpads 303 und 304 und die thermischen Pads 305 eine dünne Seed-Schicht (nicht dargestellt) aus Kupfer, Titan, Nickel, Gold, Palladium oder dergleichen oder einer Kombination davon auf. Das leitfähige Material der Bondpads 303 und 304 und der thermischen Pads 305 kann über der dünnen Seed-Schicht abgeschieden werden. Das leitfähige Material kann durch elektrochemische Plattierung, stromlose Plattierung, CVD, ALD, PVD oder dergleichen oder eine Kombination davon abgeschieden werden. Bei einer Ausführungsform ist das leitfähige Material der Bondpads 303 und 304 und der thermischen Pads 305 Kupfer, Wolfram, Aluminium, Silber, Gold oder dergleichen oder eine Kombination davon.
  • Bei einer Ausführungsform sind die Bondpads 303 und 304 und die thermischen Pads 305 UBMs, die drei Schichten aus leitfähigen Materialien umfassen, wie etwa eine Schicht aus Titan, eine Schicht aus Kupfer und eine Schicht aus Nickel. Ein Durchschnittsfachmann dürfte jedoch erkennen, dass es viele geeignete Anordnungen von Materialien und Schichten gibt, wie etwa die Anordnung Chrom/Chrom-KupferLegierung/Kupfer/Gold, die Anordnung Titan/Titanwolfram/Kupfer oder die Anordnung Kupfer/Nickel/Gold, die für die Herstellung der UBMs 303, 304 und 305 geeignet sind. Alle geeigneten Materialien oder Materialschichten, die für die UBMs 303, 304 und 305 verwendet werden können, sollen innerhalb des Schutzumfangs der vorliegenden Anmeldung liegen. Bei einigen Ausführungsformen verlaufen die Durchkontaktierungen 306 durch das Substrat 302 und verbinden mindestens ein Bondpad 303 mit mindestens einem Bondpad 304.
  • Bei der dargestellten Ausfiihrungsform werden die Stapel-Dies 308 durch Drahtverbindungen 310 mit dem Substrat 302 verbunden, aber es können auch andere Verbindungen verwendet werden, wie etwa leitfähige Kontakthügel. Bei einer Ausführungsform sind die Stapel-Dies 308 gestapelte Speicher-Dies. Die gestapelten Speicher-Dies 308 können zum Beispiel leistungsarme (low-power; LP) Speichermodule mit doppelter Datenflussrate (double data rate; DDR) umfassen, wie etwa LPDDR1, LPDDR2, LPDDR3, LPDDR4 oder ähnliche Speichermodule.
  • Bei einigen Ausführungsformen können die Stapel-Dies 308 und die Drahtverbindungen 310 mit einem Formmaterial 312 eingekapselt werden. Das Formmaterial 312 kann zum Beispiel durch Formpressen auf den Stapel-Dies 308 und den Drahtverbindungen 310 geformt werden. Bei einigen Ausführungsformen ist das Formmaterial 312 eine Formmasse, ein Polymer, ein Epoxidharz, ein Siliziumoxid-Füllstoff oder dergleichen oder eine Kombination davon. Zum Härten des Formmaterials 312 kann ein Härtungsprozess durchgeführt werden, wobei die Härtung durch Warmhärten, UV-Härten oder dergleichen oder eine Kombination davon erfolgen kann.
  • Bei einigen Ausführungsformen werden die Stapel-Dies 308 und die Drahtverbindungen 310 in dem Formmaterial 312 vergraben, und nach dem Härten des Formmaterials 312 wird ein Planarisierungsprozess, wie etwa Schleifen, durchgeführt, um überschüssige Teile des Formmaterials 312 zu entfernen und eine im Wesentlichen planare Oberfläche für die zweiten Packages 300 bereitzustellen.
  • Nachdem die zweiten Packages 300 hergestellt worden sind, werden sie mittels der leitfähigen Verbinder 314, der Bondpads 304 und der Durchkontaktierungen 112 an die ersten Packages 200 gebondet. Bei einigen Ausführungsformen können die gestapelten Speicher-Dies 308 über die Drahtverbindungen 310, die Bondpads 303 und 304, die Durchkontaktierungen 306, die leitfähigen Verbinder 314, die Durchkontaktierungen 112 und die Umverteilungsstruktur 160 mit den integrierten Schaltkreis-Dies 114 verbunden werden.
  • Bei einigen Ausführungsformen werden die leitfähigen Verbinder 314 und die thermischen Verbinder 316 vor dem Bonden mit einem Flussmittel (nicht dargestellt), wie etwa einem No-Clean-Flussmittel, beschichtet. Die leitfähigen Verbinder 314 und die thermischen Verbinder 316 können in das Flussmittel getaucht werden, oder das Flussmittel kann auf die leitfähigen Verbinder 314 und die thermischen Verbinder 316 aufgesprüht werden. Bei einer anderen Ausführungsform kann das Flussmittel auf die freigelegten Oberflächen der Durchkontaktierungen 112 aufgebracht werden.
  • Bei einigen Ausführungsformen können die leitfähigen Verbinder 314 und die thermischen Verbinder 316 ein Epoxid-Flussmittel (nicht dargestellt) haben, das darauf abgeschieden wird, bevor sie aufgeschmolzen werden, wobei zumindest ein Teil des Epoxidteils des Epoxid-Flussmittels zurückbleibt, nachdem das obere Package 300 an dem unteren Package angebracht worden ist. Dieser verbleibende Epoxidteil kann als eine Unterfüllung zum Verringern der Spannung und zum Schützen der Verbindungsstellen fungieren, die durch das Aufschmelzen der leitfähigen Verbinder 314 und der thermischen Verbinder 316 entstehen. Bei einigen Ausführungsformen kann eine Unterfüllung (in 10 nicht dargestellt, aber siehe die Unterfüllung 320 in 11) zwischen dem oberen Package 300 und dem unteren Package so hergestellt werden, dass sie die leitfähigen Verbinder 314 und die thermischen Verbinder 316 umschließt. Die Unterfüllung 320 kann jedes geeignete Material sein, wie etwa ein Polymer, ein Epoxidharz, eine Formunterfüllung oder dergleichen. Die Unterfüllung 320 kann mit einem Kapillarfluss-Verfahren hergestellt werden, nachdem das obere Package 300 angebracht worden ist, oder sie kann mit einem geeigneten Abscheidungsverfahren hergestellt werden, bevor das obere Package 300 angebracht wird.
  • Die Bondung zwischen den oberen Packages 300 und dem unteren Package kann eine Lötbondung oder eine Metall-Metall-Direktbondung (wie etwa eine Kupfer-Kupfer- oder eine Zinn-Zinn-Direktbondung) sein. Bei einer Ausführungsform werden die oberen Packages 300 mit einem Aufschmelzprozess an das untere Package gebondet. Während dieses Aufschmelzprozesses sind die leitfähigen Verbinder 314 in Kontakt mit den Bondpads 304 und den Durchkontaktierungen 112, um die oberen Packages 300 mit dem unteren Package physisch und elektrisch zu verbinden. Außerdem sind während des Aufschmelzprozesses die thermischen Verbinder 316 in Kontakt mit den thermischen Pads 305 (falls vorhanden) und den thermisch Pads 182, um die integrierten Schaltkreis-Dies 114, die thermischen Pads 182, die thermischen Verbinder 316 und die thermischen Pads 305 physisch und elektrisch zu verbinden. Nach dem Bondprozess kann eine intermetallische Verbindung (IMC) (nicht dargestellt) an der Grenzfläche zwischen den Durchkontaktierungen 112 und den leitfähigen Verbindern 314 und zwischen den thermischen Pads 182 und den thermischen Verbindern 316 entstehen. Außerdem kann dadurch eine IMC (nicht dargestellt) an der Grenzfläche zwischen den leitfähigen Verbindern 314 und den Bondpads 304 und zwischen den thermischen Verbindern 316 und den thermischen Pads 305 entstehen.
  • In 11 wird das untere Package in mehrere untere Packages 200 vereinzelt. Der Vereinzelungsprozess kann durch Zersägen entlang Ritzgrabenbereichen z. B. zwischen benachbarten Bereichen 600 und 602 durchgeführt werden. Bei einigen Ausfiihrungsformen umfasst der Vereinzelungsprozess Zersägen, Laser-Vereinzelung, Ätzung oder dergleichen. Durch den Vereinzelungsprozess wird der erste Package-Bereich 600 von dem zweiten Package-Bereich 602 getrennt. 11 zeigt ein resultierendes vereinzeltes Package 200, das aus dem ersten Package-Bereich 600 oder dem zweiten Package-Bereich 602 stammen kann. Das Package 200 kann auch als ein integriertes Fan-out(InFO)-Package 200 bezeichnet werden.
  • 12 zeigt ein Halbleiter-Package 500, das das Package 200 (das als ein erstes Package 200 bezeichnet werden kann), das Package 300 (das als ein zweites Package 300 bezeichnet werden kann) und ein Substrat 400 umfasst.
  • Das Halbleiter-Package 500 umfasst die Packages 200 und 300, die auf ein Substrat 400 montiert sind. Das Substrat 400 kann als ein Package-Substrat 400 bezeichnet werden. Das Package 200 wird unter Verwendung der leitfähigen Verbinder 166 auf das Package-Substrat 400 montiert.
  • Das Package-Substrat 400 kann aus einem Halbleitermaterial, wie etwa Silizium, Germanium, Diamant oder dergleichen, bestehen. Alternativ können auch zusammengesetzte Materialien verwendet werden, wie etwa Siliziumgermanium, Siliziumcarbid, Galliumarsen, Indiumarsenid, Indiumphosphid, Siliziumgermaniumcarbid, Galliumarsenphosphid, Galliumindiumphosphid, Kombinationen davon und dergleichen. Außerdem kann das Package-Substrat 400 ein SOI-Substrat sein. In der Regel weist ein SOI-Substrat eine Schicht aus einem Halbleitermaterial auf, wie etwa epitaxiales Silizium, Germanium, Siliziumgermanium, SOI, SGOI oder Kombinationen davon. Das Package-Substrat 400 basiert bei einer alternativen Ausführungsform auf einem isolierenden Kern, wie etwa einem Kern aus glasfaserverstärktem Harz. Ein beispielhaftes Kernmaterial ist Glasfaser-Harz, wie etwa FR4. Alternativen für das Kernmaterial sind Bismaleimid-Triazin(BT)-Harz oder alternativ andere Leiterplatten(PCB)-Materialien oder -Schichten. Für das Package-Substrat 400 können auch Aufbauschichten, wie etwa eine ABF, oder andere Schichtstoffe verwendet werden.
  • Das Package-Substrat 400 kann aktive und passive Bauelemente (in 12 nicht dargestellt) aufweisen. Wie ein Durchschnittsfachmann erkennen dürfte, können viele verschiedene Bauelemente, wie etwa Transistoren, Kondensatoren, Widerstände, Kombinationen davon und dergleichen, zum Erfüllen der baulichen und funktionellen Anforderungen an den Entwurf für das Halbleiter-Package 500 verwendet werden. Die Bauelemente können mit geeigneten Verfahren hergestellt werden.
  • Das Package-Substrat 400 kann außerdem Metallisierungsschichten und Durchkontaktierungen (nicht dargestellt) und Bondpads 402 über den Metallisierungsschichten und den Durchkontaktierungen aufweisen. Die Metallisierungsschichten können über den aktiven und passiven Bauelementen hergestellt werden und sind so konzipiert, dass sie die verschiedenen Bauelemente zu funktionellen Schaltungen verbinden. Die Metallisierungsschichten können aus abwechselnden Schichten aus einem Dielektrikum (z. B. einem dielektrischen Low-k-Material) und einem leitfähigen Material (z. B. Kupfer) mit Durchkontaktierungen, die die Schichten aus leitfähigem Material miteinander verbinden, mit einem geeigneten Verfahren (wie etwa Abscheidung, Single-Damascene-Prozess, Dual-Damascene-Prozess oder dergleichen) hergestellt werden. Bei einigen Ausführungsformen ist das Package-Substrat 400 im Wesentlichen frei von aktiven und passiven Bauelementen.
  • Bei einigen Ausführungsformen können die leitfähigen Verbinder 166 aufgeschmolzen werden, um das erste Package 200 an den Bondpads 402 zu befestigen. Die leitfähigen Verbinder 166 verbinden das Substrat 400 sowie die Metallisierungsschichten in dem Substrat 400 elektrisch und/oder physisch mit dem ersten Package 200.
  • Die leitfähigen Verbinder 166 können ein Epoxid-Flussmittel (nicht dargestellt) haben, das aufgebracht wird, bevor sie aufgeschmolzen werden, wobei zumindest ein Teil des Epoxidteils des Epoxid-Flussmittels zurückbleibt, nachdem das Package 200 an dem Substrat 400 befestigt worden ist. Dieser zurückbleibende Epoxidteil kann als eine Unterfüllung zum Verringern der mechanischen Spannung und zum Schützen der Verbindungsstellen fungieren, die durch die Aufschmelzung der leitfähigen Verbinder 166 entstehen. Bei einigen Ausführungsformen kann eine Unterfüllung (nicht dargestellt) zwischen dem ersten Package 200 und dem Substrat 400 und um die leitfähigen Verbinder 166 herum hergestellt werden. Die Unterfüllung kann mit dem Kapillarfluss-Verfahren hergestellt werden, nachdem das Package 200 befestigt worden ist, oder sie kann mit einem geeigneten Abscheidungsverfahren hergestellt werden, bevor das Package 200 befestigt wird.
  • Die 13A und 13B zeigen eine Schnittansicht und eine Draufsicht einer weiteren Package-Struktur gemäß einigen Ausführungsformen. Die Ausführungsform in den 13A und 13B ist der Ausführungsform ähnlich, die in den 1 bis 12 gezeigt ist, mit der Ausnahme, dass diese Ausführungsform einen Bereich 330 zwischen den Packages 200 und 300 hat, der frei von leitfähigen Verbindern 314 ist. Einzelheiten zu dieser Ausführungsform, die denen bei der zuvor beschriebenen Ausführungsform ähnlich sind, werden hier nicht wiederholt.
  • Bei dieser Ausführungsform ist der Bereich 330 zwischen den Packages 200 und 300 frei von leitfähigen Verbindern 314. Wie in der Draufsicht von 13B gezeigt ist, liegt der Bereich 330 innerhalb der Anschlussfläche 308 einer oder mehrerer der Dies 308 des Package 300. Das trägt zur Senkung der Temperatur der Dies 308 während des Betriebs bei, da sie nicht so viel von der Wärme aufnehmen, die von den Dies 114 des Package 200 abgegeben wird. Der Bereich 330 kann in einer Draufsicht ein mittlerer Bereich der Packages sein. Bei einigen Ausführungsformen liegt in einer Draufsicht der Bereich 330 in einem peripheren Bereich der Packages, und bei einigen Ausführungsformen liegt der Bereich 330 sowohl in einem mittleren Bereich als auch in einem peripheren Bereich. Durch Entfernen einiger der leitfähigen Verbinder 314 innerhalb der Anschlussfläche 308 eines oder mehrerer der Dies 308 kann die Temperatur der Dies 308 während des Betriebs gesenkt werden.
  • Der Bereich 330, der bei dieser Ausführungsform frei von leitfähigen Verbindern 314 ist, kann in die Packages der anderen offenbarten Ausfiihrungsformen der vorliegenden Erfindung integriert werden.
  • 14 zeigt eine Schnittansicht einer Package-Struktur gemäß einigen Ausführungsformen. Die Ausführungsform in 14 ist der Ausführungsform ähnlich, die in den 1 bis 12 gezeigt ist, mit der Ausnahme, dass diese Ausführungsform Durchkontaktierungen 702 in dem Substrat 118 des integrierten Schaltkreis-Die 114 aufweist. Einzelheiten zu dieser Ausführungsform, die denen bei der zuvor beschriebenen Ausführungsform ähnlich sind, werden hier nicht wiederholt.
  • Bei dieser Ausführungsform kann der integrierte Schaltkreis-Die 114 eine oder mehrere Durchkontaktierungen 702 haben, die in dem Substrat 118 hergestellt sind, um die Abführung von Wärme von den Bauelementen in dem integrierten Schaltkreis-Die zu unterstützen. Zum Beispiel können die Durchkontaktierungen 702 mit einem Transistor in dem integrierten Schaltkreis-Die 114 thermisch verbunden werden, damit die von dem Transistor erzeugte Wärme leichter von dem integrierten Schaltkreis-Die 114 abgeführt werden kann. Die Durchkontaktierungen 702 können die Wärme-Abführung bei den anderen Ausführungsformen der vorliegenden Erfindung weiter verbessern. Die thermischen Pads 182 können mit den Durchkontaktierungen 702 physisch verbunden werden, um die Abführung der Wärme von den Bauelementen in dem integrierten Schaltkreis-Die 114 zu unterstützen. Bei einigen Ausführungsformen werden die Durchkontaktierungen 702 teilweise durch die Substrate 118 der integrierten Schaltkreis-Dies 114 gebildet, und bei einigen Ausführungsformen werden die Durchkontaktierungen 702 im Wesentlichen durch die Substrate 118 der integrierten Schaltkreis-Dies 114 gebildet.
  • Die Durchkontaktierungen 702 können in den integrierten Schaltkreis-Dies 114 hergestellt werden, bevor die integrierten Schaltkreis-Dies 114 an dem Träger (siehe 2) befestigt werden. Die Durchkontaktierungen 702 können dadurch hergestellt werden, dass Öffnungen in dem Substrat 118 des integrierten Schaltkreis-Die 114 hergestellt werden und dann die Öffnungen mit einem leitfähigen Material gefüllt werden. Die Öffnungen können mit geeigneten fotolithografischen und Ätzverfahren hergestellt werden. Nachdem die Öffnungen hergestellt worden sind, werden eine Deckschicht, wie etwa eine Diffusionssperrschicht, eine Haftschicht oder dergleichen, und ein leitfähiges Material in den Öffnungen abgeschieden. Die Deckschicht kann Titan, Titannidrid, Tantal, Tantalnitrid oder dergleichen aufweisen. Das leitfähige Material kann Kupfer, eine Kupferlegierung, Silber, Gold, Wolfram, Aluminium, Nickel, Cobalt oder dergleichen sein. Ein Planarisierungsprozess, wie etwa eine chemisch-mechanische Polierung (CMP) kann durchgeführt werden, um überschüssiges Material von der Oberfläche des Substrats 118 zu entfernen. Die übrige Deckschicht und das leitfähige Material bilden Kontakte mit den Durchkontaktierungen 702 in den Öffnungen.
  • Dann werden thermische Pads 182 auf der Rückseite des Substrats 118 des integrierten Schaltkreis-Die 114 in physischem Kontakt mit den Durchkontaktierungen 702 hergestellt. Die thermischen Pads 182 können so hergestellt werden, wie es vorstehend in der vorhergehenden Ausführungsform beschrieben worden ist, und die Beschreibung wird hier nicht wiederholt.
  • Die Durchkontaktierungen 702 dieser Ausführungsform können Bestandteil der Dies und Dummy-Dies der anderen offenbarten Ausführungsformen der vorliegenden Erfindung sein.
  • Die 15 bis 18 zeigen Schnittansichten von Zwischenstufen bei der Herstellung einer dritten Package-Struktur gemäß einigen Ausführungsformen. Die Ausführungsform in den 14 bis 17 ist den Ausführungsformen ähnlich, die in den 1 bis 12 gezeigt sind, mit der Ausnahme, dass bei dieser Ausführungsform thermische Pads 712 auf den Rückseiten des Substrats 118 des integrierten Schaltkreis-Die 114 hergestellt werden, bevor der integrierte Schaltkreis-Die 114 an dem Trägersubstrat 100 befestigt wird. Einzelheiten zu dieser Ausführungsform, die denen bei der zuvor beschriebenen Ausführungsform ähnlich sind, werden hier nicht wiederholt.
  • 15 stellt eine Zwischenstufe der Bearbeitung dar, die 2 entspricht, die vorstehend beschrieben worden ist, und die Beschreibung wird hier nicht wiederholt. In 15 werden die thermischen Pads 712 als ein Teil des Herstellungsprozesses für die integrierten Schaltkreis-Dies 114 hergestellt. Zum Beispiel können die thermischen Pads 712 ähnlich wie die rückseitige Umverteilungsstruktur für die integrierten Schaltkreis-Dies 114 hergestellt werden, bevor der Klebstoff 116 über den Rückseiten der Substrate 118 der integrierten Schaltkreis-Dies 114 aufgebracht wird.
  • Die thermischen Pads 712 werden auf der Rückseite der Substrate 118 der integrierten Schaltkreis-Dies 114 hergestellt. Die thermischen Pads 712 dienen nicht dazu, Bauelemente oder Metallisierungsstrukturen in den integrierten Schaltkreis-Dies 114 oder den Package-Strukturen elektrisch zu verbinden, sondern sie dienen dazu, Wärme von den integrierten Schaltkreis-Dies 114 und/oder den Package-Strukturen abzuführen. Bei einigen Ausführungsformen sind die thermischen Pads 712 nicht mit Wärme-Abführungspfaden in den integrierten Schaltkreis-Dies 114 verbunden, während bei einigen Ausführungsformen die thermischen Pads 712 mit Wärme-Abführungspfaden in den integrierten Schaltkreis-Dies 114 verbunden sind (siehe z. B. 12).
  • Die thermischen Pads 712 werden außerdem zum physischen und thermischen Verbinden von Verbindern 316 (siehe z. B. 18) verwendet und können als UBMs 712 bezeichnet werden. Bei der dargestellten Ausführungsform werden die thermischen Pads 712 auf den Rückseiten der Substrate 118 der integrierten Schaltkreis-Dies 114 hergestellt. Als ein Beispiel für die Herstellung der thermischen Pads 712 wird eine Seed-Schicht (nicht dargestellt) über den Rückseiten der Substrate 118 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine Einfachschicht oder eine Verbundschicht sein kann, die eine Vielzahl von Teilschichten umfasst, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird ein Fotoresist auf der Seed-Schicht hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht den thermischen Pads 712. Durch die Strukturierung entstehen Öffnungen durch das Fotoresist zum Freilegen der Seed-Schicht. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall umfassen, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Dann werden das Fotoresist und die Teile der Seed-Schicht entfernt, auf denen das leitfähige Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablöse- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden auch die freigelegten Teile der Seed-Schicht, zum Beispiel mit einem geeigneten Ätzverfahren, wie etwa Nass- oder Trockenätzung, entfernt. Die verbleibenden Teile der Seed-Schicht und das leitfähige Material bilden die thermischen Pads 712. Bei einer Ausführungsform, bei der die thermischen Pads 712 anders hergestellt werden, können mehr Fotoresist- und Strukturierungsschritte ausgeführt werden.
  • 16 zeigt eine weitere Bearbeitung an der Struktur von 15. Die Bearbeitung in diesen beiden Figuren ist der Bearbeitung ähnlich, die vorstehend in den 3 bis 6 gezeigt und beschrieben worden ist, wobei 6 eine Zwischenstufe zeigt, die der von 16 entspricht, und die Beschreibung wird hier nicht wiederholt.
  • In 17 wird der Klebstoff 116 entfernt, um die thermischen Pads 712 und die Rückseiten der integrierten Schaltkreis-Dies 114, z. B. die Rückseiten der Substrate 118 der integrierten Schaltkreis-Dies 114, freizulegen. Der Klebstoff 116 kann mit einem geeigneten Verfahren entfernt werden, wie etwa Abziehen des Klebstoffs 116, Projizieren von Licht, wie etwa Laserlicht oder UV-Licht, auf die Klebstoffschicht 116, sodass sich die Klebstoffschicht 116 durch die Wärme des Lichts zersetzt, Ätzen der Klebstoffschicht 116, oder dergleichen
  • Durch die Entfernung der Klebstoffschicht 116 entstehen Aussparungen 714 über den Rückseiten der integrierten Schaltkreis-Dies 114. Die Aussparungen 714 haben eine Tiefe D2, die von einer Oberseite des Verkapselungsmaterials 130 bis zu der freigelegten Oberfläche des Substrats 118 des jeweiligen integrierten Schaltkreis-Die 114 gemessen wird. Bei einigen Ausführungsformen liegen die Tiefen D2 der Aussparungen 714 in dem Bereich von etwa 5 µm bis etwa 30 µm.
  • 18 zeigt eine weitere Bearbeitung an der Struktur von 17. Die Bearbeitung in diesen beiden Figuren ist der Bearbeitung ähnlich, die vorstehend in den 9 bis 12 gezeigt und beschrieben worden ist, wobei 12 eine Stufe der Herstellung zeigt, die der von 18 entspricht, und die Beschreibung wird hier nicht wiederholt.
  • Die 19 bis 21 zeigen Schnittansichten von Zwischenstufen bei der Herstellung einer weiteren Package-Struktur gemäß einigen Ausführungsformen. Die Ausführungsform in den 19 bis 21 ist der Ausführungsform ähnlich, die in den 1 bis 12 gezeigt ist, mit der Ausnahme, dass bei dieser Ausführungsform die integrierten Schaltkreis-Dies 114 an Dummy-Dies befestigt werden, auf deren Rückseiten thermische Pads 808 hergestellt sind. Einzelheiten zu dieser Ausführungsform, die denen bei der zuvor beschriebenen Ausführungsform ähnlich sind, werden hier nicht wiederholt.
  • 19 zeigt eine Zwischenstufe der Bearbeitung, die der von 2 entspricht, die vorstehend beschrieben worden ist, und die Beschreibung wird hier nicht wiederholt. In 19 werden Dummy-Dies 802 mit einem Klebstoff 804 an die Ablöseschicht 102 angeklebt, und die integrierten Schaltkreis-Dies 114 werden mit einem Klebstoff 806 an die Dummy-Dies 802 angeklebt. Bei einigen Ausführungsformen bestehen die Dummy-Dies 802 aus einem steifen Material, das einen Elastizitätsmodul haben kann, der gleich oder größer als der Elastizitätsmodul von Silizium (etwa 165 GPa bis etwa 179 GPa) ist. Somit können die Dummy-Dies 802 einen Elastizitätsmodul haben, der gleich oder größer als etwa 165 GPa ist.
  • Bevor die Dummy-Dies 802 an die Ablöseschicht 102 angeklebt werden, können sie mit Herstellungsverfahren bearbeitet werden, die für die Dummy-Dies 802 geeignet sind. Zum Beispiel können die Dummy-Dies 802 dadurch hergestellt werden, dass ein Dummy-Wafer hergestellt und vereinzelt wird. Der Dummy-Wafer kann ein Halbleiterwafer, wie etwa ein Siliziumwafer, sein. Bei einigen Ausführungsformen kann der Dummy-Wafer ein Metallwafer sein. Der Dummy-Wafer kann zum Beispiel mit einem Schleifprozess gedünnt werden. Die resultierende Dicke des Dummy-Wafers ist so groß, dass der Dummy-Wafer die darüber befindlichen Strukturen, die in nachfolgenden Schritten hergestellt werden, ausreichend mechanisch abstützen kann.
  • Die Dummy-Dies 802 haben eine gute Wärmeleitfähigkeit. Die Wärmeleitfähigkeit der Dummy-Dies 802 kann dicht an (zum Beispiel mehr als 90 %) der Wärmeleitfähigkeit der Halbleitersubstrate (wie etwa Siliziumsubstrate) in den darüber befindlichen integrierten Schaltkreis-Dies 114 liegen. Zum Beispiel hat Silizium eine Wärmeleitfähigkeit von etwa 148 W/(m · K), und daher kann die Wärmeleitfähigkeit eines Dummy-Wafers 24 größer als etwa 135 W/(m · K) sein. Wenn die Dummy-Dies 802 eine hohe Wärmeleitfähigkeit haben, wird die Wärme-Abführung in der resultierenden Struktur verbessert.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung bestehen die Dummy-Dies 802 aus einem Metall oder einer Metalllegierung, einem Halbleitermaterial oder einem dielektrischen Material. Wenn die Dummy-Dies 802 zum Beispiel ein Metall umfassen, können sie aus Kupfer, Aluminium, Nickel oder dergleichen bestehen, und bei einigen Ausfiihrungsformen sind sie somit eine Metallschicht oder -platte. Wenn die Dummy-Dies 802 aus einem Halbleitermaterial bestehen, können sie ein vereinzelter Siliziumwafer sein, der die gleiche Art von Wafer sein kann, auf dem integrierte Schaltkreis-Dies für aktive Bauelemente hergestellt werden. Wenn die Dummy-Dies 802 aus einem dielektrischen Material bestehen, können sie aus Keramik bestehen. Darüber hinaus kann das Material der Dummy-Dies 802 homogen sein. Zum Beispiel können alle Dummy-Dies 802 aus dem gleichen Material bestehen, das die gleichen Elemente umfasst, und die Gehalte (Atomprozent) der Elemente können in allen Dummy-Dies 802 gleich sein. Bei einigen beispielhaften Ausführungsformen bestehen die Dummy-Dies 802 aus Silizium, in die ein p- oder ein n-Dotierungsstoff dotiert worden ist. Bei alternativen Ausführungsformen wird kein p- oder n-Dotierungsstoff in die Dummy-Dies 802 dotiert.
  • In 9 werden die integrierten Schaltkreis-Dies 114 mit einem Klebstoff 806 an die Dummy-Dies 802 angeklebt. Bei einigen Ausführungsformen ist der Klebstoff 806 eine leitfähige Schicht (die nachstehend als leitfähige Schicht 806 bezeichnet werden kann), die in ähnlicher Weise wie die thermischen Pads 712 hergestellt wird, mit der Ausnahme, dass die leitfähige Schicht 806 über alle Rückseiten der integrierten Schaltkreis-Dies 114 hinweg hergestellt werden kann.
  • Die leitfähige Schicht 806 dient nicht zum elektrischen Verbinden von Bauelementen oder Metallisierungsstrukturen in den integrierten Schaltkreis-Dies 114 oder den Package-Strukturen, sondern zum Abführen von Wärme von den integrierten Schaltkreis-Dies 114 und/oder den Package-Strukturen. Bei einigen Ausführungsformen kann die leitfähige Schicht 806 als eine thermische Schicht 806 bezeichnet werden, die zum Abführen von Wärme von den integrierten Schaltkreis-Dies 114 zu den Dummy-Dies 802 verwendet wird. Bei einigen Ausführungsformen ist die leitfähige Schicht 806 nicht mit Wärme-Abführungspfaden in den integrierten Schaltkreis-Dies 114 verbunden, aber bei einigen Ausführungsformen ist die thermische Schicht 806 über Durchkontaktierungen (siehe z. B. 14) mit Wärme-Abführungspfaden in den integrierten Schaltkreis-Dies 114 verbunden.
  • Die thermische Schicht 806 wird auch zum thermischen Verbinden mit den Dummy-Dies 802 verwendet. Bei der dargestellten Ausführungsform wird die thermische Schicht 806 auf den Rückseiten der Substrate 118 der integrierten Schaltkreis-Dies 114 hergestellt. Als ein Beispiel für die Herstellung der thermischen Schicht 806 wird eine Seed-Schicht (nicht dargestellt) über den Rückseiten der Substrate 118 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine Einfachschicht oder eine Verbundschicht sein kann, die eine Vielzahl von Teilschichten umfasst, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird ein leitfähiges Material auf der Seed-Schicht abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen hergestellt werden. Das leitfähige Material kann ein Metall, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen, aufweisen. Die Seed-Schicht und das leitfähige Material bilden die thermische Schicht 806.
  • 20 zeigt eine weitere Bearbeitung an der Struktur von 19. Die Bearbeitung in diesen beiden Figuren ist der Bearbeitung ähnlich, die vorstehend in den 3 bis 8 gezeigt und beschrieben worden ist, wobei 8 eine Zwischenstufe zeigt, die der von 20 entspricht, und die Beschreibung wird hier nicht wiederholt.
  • In 20 werden thermische Pads 808 auf den Rückseiten der Dummy-Dies 802 hergestellt. Für die thermischen Pads 808 werden ähnliche Materialien und Herstellungsverfahren wie für die thermischen Pads 182 von 8 verwendet, und ihre Beschreibung wird hier nicht wiederholt.
  • 21 zeigt eine weitere Bearbeitung an der Struktur von 20. Die Bearbeitung in diesen beiden Figuren ist der Bearbeitung ähnlich, die vorstehend in den 8 bis 12 gezeigt und beschrieben worden ist, wobei 12 eine Stufe der Bearbeitung zeigt, die der von 21 entspricht, und die Beschreibung wird hier nicht wiederholt.
  • Die Dummy-Dies 802 dieser Ausführungsform können Packages sein, die Bestandteil der anderen offenbarten Ausführungsformen der vorliegenden Erfindung sind.
  • Die 22 bis 25 zeigen Schnittansichten von Zwischenstufen bei der Herstellung einer weiteren Package-Struktur gemäß einigen Ausführungsformen. Die Ausführungsform in den 22 bis 25 ist der Ausführungsform ähnlich, die in den 1 bis 12 gezeigt ist, mit der Ausnahme, dass bei dieser Ausführungsform die integrierten Schaltkreis-Dies 114 rückseitige Umverteilungsstrukturen haben. Einzelheiten zu dieser Ausführungsform, die denen bei der zuvor beschriebenen Ausführungsform ähnlich sind, werden hier nicht wiederholt.
  • 22 zeigt eine Zwischenstufe der Bearbeitung, die der von 7 entspricht, die vorstehend beschrieben worden ist, und die Beschreibung wird hier nicht wiederholt. Bevor eine Seed-Schicht 902 hergestellt wird, haben die Aussparungen 714 über den freigelegten Oberflächen der Substrate 118 der integrierten Schaltkreis-Dies 114 eine Tiefe D3, die von einer Oberseite des Verkapselungsmaterials 130 bis zu der freigelegten Oberfläche des Substrats 118 des jeweiligen integrierten Schaltkreis-Die 114 gemessen wird. Bei einigen Ausführungsformen liegen die Tiefen D3 der Aussparungen 714 in dem Bereich von etwa 5 µm bis etwa 30 µm.
  • In 22 wird eine Seed-Schicht 902 über den freigelegten Oberflächen der Substrate 118 der integrierten Schaltkreis-Dies 114 der Struktur von 7 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht 902 eine Metallschicht, die eine Einfachschicht oder eine Verbundschicht sein kann, die eine Vielzahl von Teilschichten umfasst, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht 902 eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht 902 kann zum Beispiel durch PVD oder dergleichen hergestellt werden.
  • In den 23 und 24 wird eine rückseitige Umverteilungsstruktur 920 hergestellt. Die rückseitige Umverteilungsstruktur 920 weist dielektrische Schichten 904, 908 und 912 und Metallisierungsstrukturen 906, 910 und 914 auf.
  • Die Herstellung der rückseitigen Umverteilungsstruktur 920 kann durch Abscheiden der dielektrischen Schicht 904 auf der Seed-Schicht 902 beginnen. Bei einigen Ausführungsformen besteht die dielektrische Schicht 904 aus einem Polymer, das ein lichtempfindliches Material, wie etwa PBO, Polyimid, BCB oder dergleichen, sein kann, das unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei weiteren Ausführungsformen besteht die dielektrische Schicht 904 aus einem Nitrid, wie etwa Siliziumnitrid, einem Oxid, wie etwa Siliziumoxid, PSG, BSG oder BPSG, oder dergleichen. Die dielektrische Schicht 904 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden.
  • Dann wird die dielektrische Schicht 904 strukturiert. Durch die Strukturierung entstehen Öffnungen zum Freilegen von Teilen der Seed-Schicht 902. Die Strukturierung kann mit einem geeigneten Verfahren durchgeführt werden, wie etwa durch Belichten der dielektrischen Schicht 904, wenn die dielektrische Schicht 904 ein lichtempfindliches Material ist, oder durch Ätzung, zum Beispiel eine anisotrope Ätzung. Wenn die dielektrische Schicht 904 ein lichtempfindliches Material ist, kann sie nach der Belichtung entwickelt werden.
  • Dann werden Durchkontaktierungen 906 in der dielektrischen Schicht 904 hergestellt. Als ein Beispiel für die Herstellung der Durchkontaktierungen 906 wird ein leitfähiges Material in den Öffnungen der dielektrischen Schicht 904 und auf den freigelegten Teilen der Seed-Schicht 902 abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall aufweisen, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Die verbliebenen Teile der Seed-Schicht und das leitfähige Material bilden die Metallisierungsstruktur 138 und Durchkontaktierungen. Die Durchkontaktierungen werden in Öffnungen durch die dielektrische Schritt 132 z. B. zu den Durchkontaktierungen 112 und/oder den Die-Anschlüssen 126 hergestellt. Ein Planarisierungsprozess, wie etwa eine CMP, kann durchgeführt werden, um überschüssiges leitfähiges Material von einer Oberfläche der dielektrischen Schicht 904 zu entfernen. Das verbliebene leitfähige Material bildet Durchkontaktierungen 906. Nach der CMP können die Oberflächen der Durchkontaktierungen 906, der dielektrischen Schicht 904, des Verkapselungsmaterials 130 und der Durchkontaktierungen 112 auf gleicher Höhe sein.
  • Die Durchkontaktierungen 906 dienen nicht dazu, Bauelemente oder Metallisierungsstrukturen in den integrierten Schaltkreis-Dies 114 oder den Package-Strukturen elektrisch zu verbinden, sondern sie dienen dazu, Wärme von den integrierten Schaltkreis-Dies 114 und/oder den Package-Strukturen abzuführen. Bei einigen Ausführungsformen können die Durchkontaktierungen 906 als thermische Durchkontaktierungen 906 bezeichnet werden, die zum Abführen von Wärme von den integrierten Schaltkreis-Dies 114 verwendet werden. Bei einigen Ausführungsformen sind die thermischen Durchkontaktierungen 906 nicht mit Wärme-Abführungspfaden in den integrierten Schaltkreis-Dies 114 verbunden, während bei einigen Ausführungsformen die thermischen Durchkontaktierungen 906 mit Wärme-Abführungspfaden in den integrierten Schaltkreis-Dies 114 verbunden sind (siehe z. B. 14). Die thermischen Durchkontaktierungen 906 werden auch zum thermischen Verbinden mit den Metallisierungsstrukturen in der rückseitigen Umverteilungsstruktur 920 verwendet (siehe 24). Wie gezeigt ist, haben die thermischen Durchkontaktierungen 906 Seitenwände, die sich von einer Oberseite der Durchkontaktierung 906 bis zu ihrer Unterseite verjüngen.
  • In 24 wird die dielektrische Schicht 908 auf dem Verkapselungsmaterial 130, den Durchkontaktierungen 112, der dielektrischen Schicht 904 und den thermischen Durchkontaktierungen 906 hergestellt. Bei einigen Ausführungsformen kann die dielektrische Schicht 908 aus einem Polymer bestehen, das ein lichtempfindliches Material, wie etwa PBO, Polyimid, BCB oder dergleichen, sein kann und unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei anderen Ausführungsformen kann die dielektrische Schicht 908 aus einem Nitrid wie Siliziumnitrid, einem Oxid wie Siliziumoxid, PSG, BSG oder BPSG, oder dergleichen bestehen. Die dielektrische Schicht 908 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden.
  • Dann wird die dielektrische Schicht 908 strukturiert. Durch die Strukturierung entstehen Öffnungen zum Freilegen von Teilen der Durchkontaktierungen 112 und der thermischen Durchkontaktierungen 906. Die Strukturierung kann mit einem geeigneten Verfahren durchgeführt werden, wie etwa durch Belichten der dielektrischen Schicht 908, wenn die dielektrische Schicht 908 ein lichtempfindliches Material ist, oder durch Ätzung, zum Beispiel eine anisotrope Ätzung. Wenn die dielektrische Schicht 908 ein lichtempfindliches Material ist, kann sie nach der Belichtung entwickelt werden.
  • Dann wird die Metallisierungsstruktur 910 mit Durchkontaktierungen auf der dielektrischen Schicht 908 hergestellt. Als ein Beispiel für die Herstellung der Metallisierungsstruktur 910 wird eine Seed-Schicht (nicht dargestellt) über der dielektrischen Schicht 908 und in Öffnungen durch die dielektrische Schicht 908 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine Einfachschicht oder eine Verbundschicht sein kann, die eine Vielzahl von Teilschichten umfasst, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird ein Fotoresist auf der Seed-Schicht hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht der Metallisierungsstruktur 910. Durch die Strukturierung entstehen Öffnungen durch das Fotoresist, die die Seed-Schicht freilegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall aufweisen, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Dann werden das Fotoresist und die Teile der Seed-Schicht entfernt, auf denen das leitfähige Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablöse- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden auch die freigelegten Teile der Seed-Schicht, zum Beispiel mit einem geeigneten Ätzverfahren, wie etwa Nass- oder Trockenätzung, entfernt. Die verbleibenden Teile der Seed-Schicht und das leitfähige Material bilden die Metallisierungsstruktur 910 und die Durchkontaktierungen. Die Durchkontaktierungen werden in den Öffnungen durch die dielektrische Schicht 908 z. B. zu den Durchkontaktierungen 112 und/oder den thermischen Durchkontaktierungen 906 hergestellt.
  • Nach der Herstellung der Metallisierungsstruktur 910 und der Durchkontaktierungen wird die dielektrische Schicht 912 auf der Metallisierungsstruktur 910 und der dielektrischen Schicht 908 abgeschieden. Bei einigen Ausführungsformen wird die dielektrische Schicht 912 aus einem Polymer hergestellt, das ein lichtempfindliches Material, wie etwa PBO, Polyimid, BCB oder dergleichen, sein kann, das unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei weiteren Ausführungsformen besteht die dielektrische Schicht 912 aus einem Nitrid, wie etwa Siliziumnitrid, einem Oxid, wie etwa Siliziumoxid, PSG, BSG oder BPSG, oder dergleichen. Die dielektrische Schicht 912 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden.
  • Dann wird die dielektrische Schicht 912 strukturiert. Durch die Strukturierung entstehen Öffnungen zum Freilegen von Teilen der Metallisierungsstruktur 910. Die Strukturierung kann mit einem geeigneten Verfahren durchgeführt werden, wie etwa durch Belichten der dielektrischen Schicht 912, wenn die dielektrische Schicht 912 ein lichtempfindliches Material ist, oder durch Ätzung, zum Beispiel eine anisotrope Ätzung. Wenn die dielektrische Schicht 912 ein lichtempfindliches Material ist, kann sie nach der Belichtung entwickelt werden.
  • Die rückseitige Umverteilungsstruktur 920 ist als ein Beispiel gezeigt. Es können mehr oder weniger dielektrische Schichten und Metallisierungsstrukturen in der rückseitigen Umverteilungsstruktur 920 hergestellt werden. Wenn weniger dielektrische Schichten und Metallisierungsstrukturen hergestellt werden sollen, können Schritte und Prozesse, die vorstehend erörtert worden sind, weggelassen werden. Wenn mehr dielektrische Schichten und Metallisierungsstrukturen hergestellt werden sollen, können Schritte und Prozesse, die vorstehend erörtert worden sind, wiederholt werden. Ein Durchschnittsfachmann dürfte ohne weiteres erkennen, welche Schritte und Prozesse weggelassen oder wiederholt werden.
  • Dann werden Pads 914 auf einer Außenseite der vorderseitigen Umverteilungsstruktur 160 hergestellt. Die Pads 914 dienen zum Verbinden mit leitfähigen Verbindern 316 und 314 (siehe 25) und können als UBMs 914 bezeichnet werden. Bei der dargestellten Ausführungsform werden die Pads 914 durch Öffnungen durch die dielektrische Schicht 912 zu der Metallisierungsstruktur 910 hergestellt. Als ein Beispiel für die Herstellung der Pads 914 wird eine Seed-Schicht (nicht dargestellt) über der dielektrischen Schicht 912 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine Einfachschicht oder eine Verbundschicht sein kann, die eine Vielzahl von Teilschichten umfasst, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird ein Fotoresist auf der Seed-Schicht hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht den Pads 914. Durch die Strukturierung entstehen Öffnungen durch das Fotoresist zum Freilegen der Seed-Schicht. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall aufweisen, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Dann werden das Fotoresist und die Teile der Seed-Schicht entfernt, auf denen das leitfähige Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablöse- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden auch die freigelegten Teile der Seed-Schicht, zum Beispiel mit einem geeigneten Ätzverfahren, wie etwa Nass- oder Trockenätzung, entfernt. Die verbleibenden Teile der Seed-Schicht und das leitfähige Material bilden die Pads 914. Bei einer Ausführungsform, bei der die Pads 914 anders hergestellt werden, können mehr Fotoresist- und Strukturierungsschritte ausgeführt werden.
  • Die rückseitige Umverteilungsstruktur 920 und die Pads 914 verbinden die Durchkontaktierungen 112 und ein Package 900 durch die leitfähigen Verbinder 314 elektrisch mit dem nachfolgend gebondeten Package 300.
  • 25 zeigt eine weitere Bearbeitung an der Struktur von 24. Die Bearbeitung in diesen beiden Figuren ist der Bearbeitung ähnlich, die vorstehend in den 8 bis 12 gezeigt und beschrieben worden ist, wobei 12 eine Stufe der Bearbeitung zeigt, die der von 25 entspricht, und die Beschreibung wird hier nicht wiederholt.
  • Die rückseitige Umverteilungsstruktur 920 und die thermischen Durchkontaktierungen 906 dieser Ausführungsform können Bestandteile von Packages der anderen offenbarten Ausführungsform der vorliegenden Erfindung sein.
  • Die 26 bis 29 zeigen Schnittansichten von Zwischenstufen bei der Herstellung einer weiteren Package-Struktur gemäß einigen Ausführungsformen. Die Ausführungsform in den 26 bis 29 ist der Ausführungsform ähnlich, die in den 22 bis 25 gezeigt ist, mit der Ausnahme, dass bei dieser Ausführungsform ein Planarisierungsprozess durchgeführt wird, um die Aussparung zu entfernen, bevor die Durchkontaktierungen 906 hergestellt werden. Einzelheiten zu dieser Ausführungsform, die denen bei der zuvor beschriebenen Ausführungsform ähnlich sind, werden hier nicht wiederholt.
  • 26 zeigt eine Zwischenstufe der Bearbeitung, die der von 7 entspricht, und die Beschreibung wird hier nicht wiederholt. Bei dieser Ausführungsform haben die Aussparungen 714 über den freigelegten Oberflächen der Substrate 118 der integrierten Schaltkreis-Dies 114 eine Tiefe D3, die von einer Oberseite des Verkapselungsmaterials 130 bis zu der freigelegten Oberfläche des Substrats 118 des jeweiligen integrierten Schaltkreis-Die 114 gemessen wird. Bei einigen Ausführungsformen liegen die Tiefen D3 der Aussparungen 714 in dem Bereich von etwa 5 µm bis etwa 30 µm.
  • In 27 kann ein Planarisierungsprozess, wie etwa eine CMP, durchgeführt werden, um die Oberflächen der Substrate 118 der integrierten Schaltkreis-Die 114, des Verkapselungsmaterials 130 und der Durchkontaktierungen 112 auf gleiche Höhe zu bringen. Anders ausgedrückt, durch den Planarisierungsprozess werden die Aussparungen entfernt.
  • In 28 werden die Seed-Schicht 902, die dielektrische Schicht 904 und die Durchkontaktierungen 906 über den planarisierten Oberflächen der Substrate 118 der integrierten Schaltkreis-Dies 114, des Verkapselungsmaterials 130 und der Durchkontaktierungen 112 hergestellt. Die Materialien und Herstellungsverfahren für diese Strukturen sind in den vorhergehenden Ausführungsformen beschrieben worden, und die Beschreibung wird hier nicht wiederholt. Bei dieser Ausführungsform werden einige der Durchkontaktierungen 906 elektrisch und physisch mit den Durchkontaktierungen 112 verbunden, um die Durchkontaktierungen 112 mit dem nachfolgend gebondeten Package 300 elektrisch zu verbinden, während einige der Durchkontaktierungen 906 als thermische Durchkontaktierungen (z. B. die Durchkontaktierungen 906, die sich direkt über den Substraten 118 der integrierten Schaltkreis-Dies 114 befinden) verwendet werden.
  • 29 zeigt eine weitere Bearbeitung an der Struktur von 28. Die Bearbeitung in diesen beiden Figuren ist der Bearbeitung ähnlich, die vorstehend in den 23 bis 25 gezeigt und beschrieben worden ist, wobei 25 eine Stufe der Bearbeitung zeigt, die der von 29 entspricht, und die Beschreibung wird hier nicht wiederholt. In 29 ist eine rückseitige Umverteilungsstruktur 930 gezeigt, die der rückseitigen Umverteilungsstruktur 920 der vorhergehenden Ausführungsform ähnlich ist, und die Beschreibung wird hier nicht wiederholt.
  • Die rückseitige Umverteilungsstruktur 930 und die thermischen Durchkontaktierungen 906 dieser Ausführungsform können Bestandteile von Packages der anderen offenbarten Ausführungsformen der vorliegenden Erfindung sein.
  • Die 30 bis 35 zeigen Schnittansichten von Zwischenstufen bei der Herstellung einer weiteren Package-Struktur gemäß einigen Ausführungsformen. Die Ausführungsform in den 30 bis 35 ist der Ausführungsform ähnlich, die in den 1 bis 12 gezeigt ist, mit der Ausnahme, dass bei dieser Ausführungsform eine rückseitige Umverteilungsstruktur über dem Träger hergestellt wird, bevor die integrierten Schaltkreis-Dies 114 an dem Träger befestigt werden. Einzelheiten zu dieser Ausführungsform, die denen bei der zuvor beschriebenen Ausführungsform ähnlich sind, werden hier nicht wiederholt.
  • 30 zeigt ein Trägersubstrat 100 und eine Ablöseschicht 102 über dem Trägersubstrat 100, die vorstehend bei 1 beschrieben worden sind, und die Beschreibung wird hier nicht wiederholt. In 30 werden außerdem eine dielektrische Schicht 1001, Metallisierungsstrukturen 1004 und 1005, eine dielektrische Schicht 1002 und Durchkontaktierungen 112 über der Ablöseschicht 102 hergestellt.
  • Die dielektrische Schicht 1001 wird auf der Ablöseschicht 102 hergestellt. Die Unterseite der dielektrischen Schicht 1001 kann in Kontakt mit der Oberseite der Ablöseschicht 102 sein. Bei einigen Ausführungsformen wird die dielektrische Schicht 1001 aus einem Polymer hergestellt, wie etwa PBO, Polyimid, BCB oder dergleichen. Bei weiteren Ausführungsformen besteht die dielektrische Schicht 1001 aus einem Nitrid, wie etwa Siliziumnitrid, einem Oxid, wie etwa Siliziumoxid, PSG, BSG oder BPSG, oder dergleichen. Die dielektrische Schicht 1001 kann mit einem geeigneten Abscheidungsverfahren, wie etwa durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen, oder eine Kombination davon hergestellt werden.
  • Die Metallisierungsstrukturen 1004 und 1005 werden auf der dielektrischen Schicht 1001 hergestellt. Als ein Beispiel für die Herstellung der Metallisierungsstrukturen 1004 und 1005 wird eine Seed-Schicht (nicht dargestellt) über der dielektrischen Schicht 1001 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine Einfachschicht oder eine Verbundschicht sein kann, die eine Vielzahl von Teilschichten umfasst, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird ein Fotoresist auf der Seed-Schicht hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht den Metallisierungsstrukturen 1004 und 1005. Durch die Strukturierung entstehen Öffnungen durch das Fotoresist zum Freilegen der Seed-Schicht. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall aufweisen, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Dann werden das Fotoresist und die Teile der Seed-Schicht entfernt, auf denen das leitfähige Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablöse- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden auch die freigelegten Teile der Seed-Schicht, zum Beispiel mit einem geeigneten Ätzverfahren, wie etwa Nass- oder Trockenätzung, entfernt. Die verbleibenden Teile der Seed-Schicht und das leitfähige Material bilden die Metallisierungsstrukturen 1004 und 1005.
  • Die dielektrische Schicht 1002 wird auf den Metallisierungsstrukturen 1004 und 1005 hergestellt. Bei einigen Ausführungsformen wird die dielektrische Schicht 1002 aus einem Polymer hergestellt, das ein lichtempfindliches Material, wie etwa PBO, Polyimid, BCB oder dergleichen, sein kann, das unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei weiteren Ausführungsformen besteht die dielektrische Schicht 1002 aus einem Nitrid, wie etwa Siliziumnitrid, einem Oxid, wie etwa Siliziumoxid, PSG, BSG oder BPSG, oder dergleichen. Die dielektrische Schicht 1002 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden.
  • Die dielektrischen Schichten 1001 und 1002 und die Metallisierungsstrukturen 1004 und 1005 können als eine rückseitige Umverteilungsstruktur bezeichnet werden. Wie gezeigt ist, umfasst die rückseitige Umverteilungsstruktur die beiden dielektrischen Schichten 1001 und 1002 und eine Metallisierungsstruktur 1004. Bei anderen Ausführungsformen kann die rückseitige Umverteilungsstruktur jede Anzahl von dielektrischen Schichten, Metallisierungsstrukturen und Durchkontaktierungen umfassen. Durch Wiederholen der Prozesse zur Herstellung der Metallisierungsstruktur 1004 und der dielektrischen Schicht 1002 können eine oder mehrere weitere Metallisierungsstrukturen und dielektrische Schichten in der rückseitigen Umverteilungsstruktur hergestellt werden. Durchkontaktierungen können während der Herstellung einer Metallisierungsstruktur durch Abscheiden der Seed-Schicht und des leitfähigen Materials der Metallisierungsstruktur in der Öffnung der darunter befindlichen dielektrischen Schicht hergestellt werden. Die Durchkontaktierungen können daher die verschiedenen Metallisierungsstrukturen physisch und elektrisch miteinander verbinden.
  • Die dielektrische Schicht 1002 wird so strukturiert, dass Öffnungen 1006 zum Freilegen von Teilen der Metallisierungsstrukturen 1004 und 1005 entstehen. Die Strukturierung kann mit einem geeigneten Verfahren durchgeführt werden, wie etwa durch Belichten der dielektrischen Schicht 1002, wenn die dielektrische Schicht 1002 ein lichtempfindliches Material ist, oder durch Ätzung, zum Beispiel eine anisotrope Ätzung. Wie in 30 gezeigt ist, wird die dielektrische Schicht 1002 so strukturiert, dass einige, jedoch nicht alle, der Metallisierungsstrukturen 1004 und 1005 freigelegt werden. Zum Beispiel legen die Öffnungen 1006 einige der Metallisierungsstrukturen 1005 frei, die sich unter den nachfolgend zu befestigenden integrierten Schaltkreis-Dies 114 befinden, und sie legen andere Metallisierungsstrukturen 1004 frei, auf denen die Durchkontaktierungen 112 hergestellt werden, während andere Metallisierungsstrukturen 1004 von der dielektrischen Schicht 1002 bedeckt bleiben.
  • Weiterhin werden in 30 Durchkontaktierungen 112 hergestellt. Als ein Beispiel für die Herstellung der Durchkontaktierungen 112 wird eine Seed-Schicht über der rückseitigen Umverteilungsstruktur, z. B. der dielektrischen Schicht 1002 und den freigelegten Teilen der Metallisierungsstrukturen 1004, hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine Einfachschicht oder eine Verbundschicht sein kann, die eine Vielzahl von Teilschichten umfasst, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird ein Fotoresist auf der Seed-Schicht hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht den Durchkontaktierungen 112. Durch die Strukturierung entstehen Öffnungen durch das Fotoresist zum Freilegen der Seed-Schicht. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall aufweisen, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Dann werden das Fotoresist und die Teile der Seed-Schicht entfernt, auf denen das leitfähige Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablöse- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden auch die freigelegten Teile der Seed-Schicht, zum Beispiel mit einem geeigneten Ätzverfahren, wie etwa Nass- oder Trockenätzung, entfernt. Die verbleibenden Teile der Seed-Schicht und das leitfähige Material bilden die Durchkontaktierungen 112.
  • In 31 werden die integrierten Schaltkreis-Dies 114 mittels einer Schicht 1010 an die rückseitige Umverteilungsstruktur angeklebt. Die integrierten Schaltkreis-Dies 114 sind bereits beschrieben worden, und die Beschreibung wird hier nicht wiederholt. Wie in 31 gezeigt ist, wird jeweils ein integrierter Schaltkreis-Die 114 in dem ersten Package-Bereich 600 und dem zweiten Package-Bereich 602 angeklebt, aber bei anderen Ausführungsformen können mehr integrierte Schaltkreis-Dies 114 in jedem Bereich angeklebt werden. Zum Beispiel können bei einer Ausführungsform zwei integrierte Schaltkreis-Dies 114 oder vier integrierte Schaltkreis-Dies 114 in jedem Bereich angeklebt werden.
  • Die Schicht 1010 befindet sich auf den Rückseiten der integrierten Schaltkreis-Dies 114 und klebt die integrierten Schaltkreis-Dies 114 an die rückseitige Umverteilungsstruktur an. Die Schicht 1010 kann eine High-Kraft-DAF (High-k-Die-Befestigungsschicht), eine leitfähige Paste, wie etwa eine Silberpaste, oder dergleichen sein. Wie in 31 gezeigt ist, reicht die Schicht 1010 nach unten in einige der Öffnungen 1006 hinein, die sich unter den integrierten Schaltkreis-Dies 114 befinden, um die freigelegten Metallisierungsstrukturen 1005 dieser Öffnungen 1006 zu kontaktieren. Die Schicht 1010 kann auf eine Rückseite der integrierten Schaltkreis-Dies 114, wie etwa auf eine Rückseite des jeweiligen Halbleiterwafers, aufgebracht werden, oder sie kann über der Oberfläche des Trägersubstrats 100 aufgebracht werden. Die integrierten Schaltkreis-Dies 114 können zum Beispiel durch Zersägen oder Zertrennen vereinzelt werden und können an der rückseitigen Umverteilungsstruktur mittels der Schicht 1010 zum Beispiel unter Verwendung eines Pick-and-Place-Geräts angeklebt werden.
  • Die Schicht 1010 (z. B. eine High-k-DAF oder eine leitfähige Paste) dient nicht zum elektrischen Verbinden von Bauelementen oder Metallisierungsstrukturen in den integrierten Schaltkreis-Dies 114 oder den Package-Strukturen, sondern zum Abführen von Wärme von den integrierten Schaltkreis-Dies 114 und/oder den Package-Strukturen. Bei einigen Ausführungsformen kann die Schicht 1010 eine thermische Paste 1010 sein, die zum Abführen von Wärme von den integrierten Schaltkreis-Dies 114 verwendet wird. Bei einigen Ausführungsformen ist die thermische Paste 1010 nicht mit Wärme-Abführungspfaden in den integrierten Schaltkreis-Dies 114 verbunden, aber bei einigen Ausführungsformen ist die thermische Paste 1010 mit Wärme-Abführungspfaden in den integrierten Schaltkreis-Dies 114 verbunden (siehe z. B. 14). Die thermische Paste 1010 dient zum thermischen Verbinden der integrierten Schaltkreis-Dies 114 mit den Metallisierungsstrukturen 1005 in der rückseitigen Umverteilungsstruktur, die dann mit den Verbindern 316 thermisch verbunden werden (siehe z. B. 35). Daher können die Metallisierungsstrukturen 1005 nachstehend als thermische Strukturen 1005 bezeichnet werden.
  • 32 zeigt eine weitere Bearbeitung an der Struktur von 31. Die Bearbeitung in diesen beiden Figuren ist der Bearbeitung ähnlich, die vorstehend in den 3 bis 6 gezeigt und beschrieben worden ist, wobei 6 eine Stufe der Bearbeitung zeigt, die der von 32 entspricht, und die Beschreibung wird hier nicht wiederholt. In 32 werden das Trägersubstrat 100 und die Ablöseschicht 102 entfernt und auf dem Band 190 platziert. Nachdem die Ablöseschicht 102 entfernt worden ist, wird die rückseitige dielektrische Schicht 1001 der rückseitigen Umverteilungsstruktur freigelegt.
  • In 33 wird eine Gruppe von Öffnungen 1012 in der dielektrischen Schicht 1001 hergestellt, um Teile der Metallisierungsstrukturen 1004 und der thermischen Strukturen 1005 freizulegen. Die Öffnungen 1012 können durch Laserbohren, eine Ätzung oder dergleichen oder eine Kombination davon hergestellt werden. Die Öffnungen 1012 legen die Metallisierungsstrukturen 1004, die mit den Durchkontaktierungen 112 verbunden sind, und die thermischen Strukturen 1005 frei, die mit der thermischen Paste 1010 verbunden sind.
  • In 34 wird eine löthaltige Schicht 1014, die eine Lötschicht (die gelegentlich als Vorlötschicht bezeichnet wird), eine Lötpaste oder dergleichen sein kann, jeweils auf den freigelegten Metallisierungsstrukturen 1004 und den thermischen Strukturen 1005 in den Öffnungen 1012 hergestellt. Bei einigen Ausführungsformen kann die löthaltige Schicht 1014 die Öffnungen 1012 vollständig füllen oder überfüllen, während bei anderen Ausführungsformen die löthaltige Schicht 1014 die Öffnungen 1012 nur teilweise füllen kann. Nachdem die löthaltige Schicht 1014 abgeschieden worden ist, kann ein Aufschmelzprozess durchgeführt werden, bevor die leitfähigen Verbinder 314 und 316 an die löthaltige Schicht 1014 und eine Package-Struktur 1050 (siehe 35) gebondet werden. Bei einigen Ausführungsformen kann die löthaltige Schicht 1014 weggelassen werden.
  • 35 zeigt eine weitere Bearbeitung an der Struktur von 34. Die Bearbeitung in diesen beiden Figuren ist der Bearbeitung ähnlich, die vorstehend in den 9 bis 12 gezeigt und beschrieben worden ist, wobei 12 eine Stufe der Bearbeitung zeigt, die der von 35 entspricht, und die Beschreibung wird hier nicht wiederholt.
  • Nach dem Aufschmelzprozess zum Bonden der leitfähigen Verbinder 314 und 316 an die löthaltige Schicht 1014 und die Package-Struktur 1050 können sich auf der löthaltigen Schicht 1014 die Verbinder 314 und 316 miteinander vermischen und nicht deutlich als einzelne Strukturen sichtbar sein, wie in 35 gezeigt ist.
  • Die leitfähigen Verbinder 314 dienen zum elektrischen Verbinden der Package-Struktur 1050 mit der Package-Struktur 300. Ähnlich wie die thermische Paste 1010 werden die leitfähigen Verbinder 316 nicht zum elektrischen Verbinden von Bauelementen oder Metallisierungsstrukturen in den integrierten Schaltkreis-Dies 114 oder den Package-Strukturen verwendet, sondern zum Abführen von Wärme von den integrierten Schaltkreis-Dies 114 und/oder den Package-Strukturen. Daher können die leitfähigen Verbinder 316 auch als thermische Verbinder 316 bezeichnet werden. Durch Verwenden der thermischen Paste 1010, der thermischen Strukturen 1005 und der thermischen Verbinder 316 kann der thermische Widerstand (°C/Watt) der Package-Struktur um bis zu 8 % gegenüber Package-Strukturen verbessert werden, die keine thermische Paste und thermischen Verbinder haben.
  • Die Schicht 1010 und die Metallisierungsstrukturen 1004 dieser Ausführungsform können Bestandteile von Packages der anderen offenbarten Ausfiihrungsformen der vorliegenden Erfindung sein.
  • Durch Verwenden von thermischen Elementen auf einer Rückseite eines Halbleiter-Die kann das thermische Verhalten der Package-Struktur verbessert werden. Die thermischen Elemente dienen zum Abführen von Wärme von den Package-Strukturen. Bei einigen Ausführungsformen sind die thermischen Elemente nicht mit Wärme-Abführungspfaden verbunden, aber bei einigen Ausführungsformen sind die thermischen Elemente mit Wärme-Abführungspfaden in dem Halbleiter-Die verbunden (siehe z. B. 14). Zum Beispiel können die thermischen Elemente mit einer Durchkontaktierung verbunden werden, die mit einem oder mehreren Transistoren in dem Halbleiter-Die thermisch gekoppelt/verbunden ist, um die von den Transistoren erzeugte Wärme abzuführen. Die Ausführungsformen der vorliegenden Erfindung können den thermischen Widerstand (°C/Watt) der Package-Struktur um bis zu 8 % gegenüber einer Package-Struktur verbessern, die keine thermischen Elemente auf einer Rückseite eines Halbleiter-Die hat.
  • Bei einer Ausführungsform weist ein Package Folgendes auf: eine erste Package-Struktur mit einem ersten integrierten Schaltkreis-Die, der eine aktive Seite und eine Rückseite hat, wobei die aktive Seite Die-Anschlüsse aufweist, einer ersten Durchkontaktierung, die an den ersten integrierten Schaltkreis-Die angrenzt, einem Verkapselungsmaterial, das den ersten integrierten Schaltkreis-Die und die erste Durchkontaktierung seitlich verkapselt, einer ersten Umverteilungsstruktur, die auf den Die-Anschlüssen des ersten integrierten Schaltkreis-Die und der ersten Durchkontaktierung angeordnet ist und mit diesen elektrisch verbunden ist, und thermischen Elementen auf der Rückseite des ersten integrierten Schaltkreis-Die; und eine zweite Package-Struktur, die mit einer ersten Gruppe von leitfähigen Verbindern an die erste Durchkontaktierung und die thermischen Elemente gebondet ist. Bei einer Ausführungsform sind die thermischen Elemente elektrisch von den integrierten Schaltkreisen in dem ersten integrierten Schaltkreis-Die getrennt. Bei einer Ausführungsform ist die Rückseite des ersten integrierten Schaltkreis-Die von einer Oberfläche des Verkappungsmaterials her ausgespart, wobei sich die thermischen Elemente in der Aussparung befinden. Bei einer Ausführungsform haben die thermischen Elemente Seitenwände, die senkrecht zu der Rückseite des ersten integrierten Schaltkreis-Die sind. Bei einer Ausführungsform haben die thermischen Elemente Seitenwände, die sich von Oberseiten zu Unterseiten der thermischen Elemente verjüngen. Bei einer Ausführungsform haben die thermischen Elemente Seitenwände, die sich von Oberseiten zu Unterseiten der thermischen Elemente verbreitern. Bei einer Ausführungsform umfassen die thermischen Elemente eine leitfähige Paste und Metallisierungsstrukturen. Bei einer Ausführungsform weist das Package weiterhin eine Unterfüllung auf, die die erste Gruppe von leitfähigen Verbindern umschließt, wobei die Unterfüllung zwischen der ersten Package-Struktur und der zweiten Package-Struktur angeordnet ist. Bei einer Ausführungsform kontaktiert die Unterfüllung die thermischen Elemente. Bei einer Ausführungsform ist ein mittlerer Teil zwischen der ersten Package-Struktur und der zweiten Package-Struktur frei von leitfähigen Verbindern. Bei einer Ausführungsform weist das Package weiterhin Durchkontaktierungen in der Rückseite des ersten integrierten Schaltkreis-Die auf, wobei die thermischen Elemente mit den Durchkontaktierungen thermisch verbunden sind. Bei einer Ausführungsform weist die erste Package-Struktur weiterhin eine zweite Umverteilungsstruktur auf, die über der ersten Durchkontaktierung angeordnet ist und mit dieser elektrisch verbunden ist, wobei sich die zweite Umverteilungsstruktur zwischen dem ersten integrierten Schaltkreis-Die und der zweiten Package-Struktur befindet. Bei einer Ausführungsform weist das Package weiterhin einen Dummy-Die auf der Rückseite des ersten integrierten Schaltkreis-Die auf, wobei sich die thermischen Elemente auf dem Dummy-Die befinden.
  • Bei einer Ausführungsform weist ein Verfahren die folgenden Schritte auf: Herstellen eines ersten Package mit den Schritten Herstellen eines elektrischen Verbinders über einem Trägersubstrat, Befestigen eines ersten Die an dem Trägersubstrat unter Verwendung einer Haftschicht, wobei der elektrische Verbinder von einer Rückseite des ersten Die zu einer aktiven Seite des ersten Die verläuft, wobei die aktive Seite der Rückseite gegenüberliegt und der elektrische Verbinder an den ersten Die angrenzt, Verkapseln des ersten Die und des elektrischen Verbinders mit einer Formmasse, Herstellen einer ersten Umverteilungsstruktur über der aktiven Seite des ersten Die, der Formmasse und dem elektrischen Verbinder, Entfernen des Trägersubstrats, um ein erstes Ende des elektrischen Verbinders und die Haftschicht freizulegen, Entfernen der Haftschicht, um die Rückseite des ersten Die freizulegen, Herstellen von thermischen Elementen auf der freigelegten Rückseite des ersten Die, und Herstellen einer ersten Gruppe von leitfähigen Verbindern über den thermischen Elementen und dem ersten Ende des elektrischen Verbinders; und Bonden eines zweiten Package an das erste Package unter Verwendung der ersten Gruppe von leitfähigen Verbindern, wobei das zweite Package dicht an der Rückseite des ersten Die angeordnet ist. Bei einer Ausführungsform umfasst das Verfahren weiterhin das Herstellen einer zweiten Umverteilungsstruktur über den thermischen Elementen auf der Rückseite des ersten Die und über dem ersten Ende des elektrischen Verbinders, wobei die zweite Umverteilungsstruktur mit dem elektrischen Verbinder elektrisch verbunden wird und das zweite Package an die zweite Umverteilungsstruktur gebondet wird. Bei einer Ausführungsform umfasst das Verfahren weiterhin das Planarisieren der Formmasse und der Rückseite des ersten Die, um Oberflächen zu erhalten, die auf gleicher Höhe sind, wobei die thermischen Elemente auf den planarisierten Oberflächen der Rückseite des ersten Die und der Formmasse angeordnet werden. Bei einer Ausführungsform umfasst die Herstellung der thermischen Elemente auf der freigelegten Rückseite des ersten Die Folgendes: Herstellen einer Seed-Schicht auf der freigelegten Rückseite des ersten Die; Herstellen einer dielektrischen Schicht auf der Seed-Schicht; Strukturieren von Löchern durch die dielektrische Schicht, um Teile der Seed-Schicht freizulegen; und Abscheiden eines leitfähigen Materials in den Löchern, wobei das leitfähige Material die thermischen Elemente bildet.
  • Bei einer Ausführungsform weist ein Verfahren die folgenden Schritte auf: Herstellen eines ersten Package mit den Schritten Herstellen eines elektrischen Verbinders über einem Trägersubstrat, Befestigen eines ersten Die an dem Trägersubstrat unter Verwendung einer Haftschicht, wobei der erste Die leitfähige Pads in der Haftschicht auf einer Rückseite des ersten Die aufweist, wobei der elektrische Verbinder von der Rückseite des ersten Die zu einer aktiven Seite des ersten Die verläuft, wobei die aktive Seite der Rückseite gegenüberliegt und der elektrische Verbinder an den ersten Die angrenzt, Verkapseln des ersten Die und des elektrischen Verbinders mit einer Formmasse, Herstellen einer Umverteilungsstruktur über der aktiven Seite des ersten Die, der Formmasse und dem elektrischen Verbinder, Entfernen des Trägersubstrats, um ein erstes Ende des elektrischen Verbinders und die Haftschicht freizulegen, Entfernen der Haftschicht, um die leitfähigen Pads und die Rückseite des ersten Die freizulegen, und Herstellen einer ersten Gruppe von leitfähigen Verbindern auf den leitfähigen Pads und dem ersten Ende des elektrischen Verbinders; und Bonden eines zweiten Package an das erste Package unter Verwendung der ersten Gruppe von leitfähigen Verbindern, wobei das zweite Package dicht an der Rückseite des ersten Die angeordnet ist. Bei einer Ausführungsform umfasst das Verfahren weiterhin das Herstellen einer zweiten Umverteilungsstruktur über den leitfähigen Pads auf der Rückseite des ersten Die und über dem ersten Ende des elektrischen Verbinders, wobei die zweite Umverteilungsstruktur mit dem elektrischen Verbinder elektrisch verbunden wird und das zweite Package an die zweite Umverteilungsstruktur gebondet wird.
  • Bei einer Ausführungsform weist ein Verfahren die folgenden Schritte auf: Herstellen eines ersten Package mit den Schritten Herstellen einer ersten Metallisierungsstruktur und einer zweiten Metallisierungsstruktur über einem Trägersubstrat, Herstellen und Strukturieren einer dielektrischen Schicht über ersten Oberflächen der ersten und der zweiten Metallisierungsstruktur, wobei die strukturierte dielektrische Schicht Teile der ersten Oberflächen der ersten und der zweiten Metallisierungsstruktur freilegt, Herstellen eines elektrischen Verbinders über der dielektrischen Schicht und in elektrischer Verbindung mit der ersten Metallisierungsstruktur; Befestigen eines ersten Die an der dielektrischen Schicht unter Verwendung einer ersten Haftschicht, wobei die erste Haftschicht die freigelegten ersten Oberflächen der zweiten Metallisierungsstruktur kontaktiert, Verkapseln des ersten Die und des elektrischen Verbinders mit einer Formmasse, Herstellen einer ersten Umverteilungsstruktur über einer aktiven Seite des ersten Die, der Formmasse und dem elektrischen Verbinder, Entfernen des Trägersubstrats, wobei nach der Entfernung zweite Oberflächen der ersten und der zweiten Metallisierungsstruktur freiliegen, Herstellen einer ersten Gruppe von leitfähigen Verbindern über den zweiten Oberflächen der ersten und der zweiten Metallisierungsstruktur, wobei mindestens ein leitfähiger Verbinder der ersten Gruppe von leitfähigen Verbindern mit dem elektrischen Verbinder elektrisch verbunden wird; und Bonden eines zweiten Package an das erste Package unter Verwendung der ersten Gruppe von leitfähigen Verbindern, wobei das zweite Package dicht an einer Rückseite des ersten Die angeordnet ist, wobei die Rückseite der aktiven Seite gegenüberliegt. Bei einer Ausführungsform ist die erste Haftschicht eine leitfähige Paste. Bei einer Ausführungsform umfasst das Verfahren weiterhin das Herstellen einer zweiten Gruppe von leitfähigen Verbindern auf der ersten Umverteilungsstruktur, und das Bonden des ersten Package an ein Substrat unter Verwendung der zweiten Gruppe von leitfähigen Verbindern. Bei einer Ausführungsform umfasst das Verfahren weiterhin das Herstellen von Durchkontaktierungen in einer Rückseite des ersten Die, wobei die Durchkontaktierungen die erste Haftschicht kontaktieren.
  • Bei einer Ausführungsform weist ein Package Folgendes auf: eine erste Package-Struktur mit einem Dummy-Die, der eine Vorderseite und eine Rückseite hat, einem ersten integrierten Schaltkreis-Die, der eine Vorderseite und eine Rückseite hat, wobei die Vorderseite Die-Anschlüsse aufweist, einer ersten Befestigungsschicht zwischen und in Kontakt mit der Rückseite des ersten integrierten Schaltkreis-Die und der Vorderseite des Dummy-Die, einem ersten elektrischen Verbinder, der an den ersten integrierten Schaltkreis-Die, die erste Befestigungsschicht und den Dummy-Die angrenzt, einem Verkapselungsmaterial, das den ersten integrierten Schaltkreis-Die, den Dummy-Die, die erste Befestigungsschicht und den ersten elektrischen Verbinder seitlich verkapselt, einer ersten Umverteilungsstruktur, die auf den Die-Anschlüssen des ersten integrierten Schaltkreis-Die und dem ersten elektrischen Verbinder angeordnet ist und mit diesen elektrisch verbunden ist, und thermischen Elementen auf der Rückseite des Dummy-Die; und eine zweite Package-Struktur, die mit einer ersten Gruppe von leitfähigen Verbindern an den ersten elektrischen Verbinder und die thermischen Elemente gebondet ist. Bei einer Ausführungsform ist die erste Befestigungsschicht eine leitfähige Schicht, die ein Metall aufweist. Bei einer Ausführungsform besteht der Dummy-Die aus einem Metall. Bei einer Ausführungsform ist die Rückseite des Dummy-Die von einer Oberfläche des Verkappungsmaterials her ausgespart, wobei sich die thermischen Elemente in der Aussparung befinden.
  • Bei einer Ausführungsform weist eine Struktur Folgendes auf: eine erste Package-Struktur mit einer ersten Umverteilungsstruktur, die Metallisierungsstrukturen und dielektrische Schichten umfasst, einem ersten Die, der über der ersten Umverteilungsstruktur angeordnet ist und mit dieser elektrisch verbunden ist, wobei eine aktive Seite des ersten Die Die-Anschlüsse aufweist, die zu der ersten Umverteilungsstruktur zeigen, einer ersten Durchkontaktierung, die an den ersten Die angrenzt, wobei die erste Durchkontaktierung mit der ersten Umverteilungsstruktur elektrisch verbunden ist, einem Verkapselungsmaterial, das den ersten Die und die Durchkontaktierung seitlich verkapselt, einer Befestigungsschicht über einer Rückseite des ersten Die, wobei die Rückseite des ersten Die der aktiven Seite gegenüberliegt, wobei die Befestigungsschicht das Verkapselungsmaterial kontaktiert, und einer zweiten Umverteilungsstruktur über der Befestigungsschicht und der ersten Durchkontaktierung, wobei die zweite Umverteilungsstruktur Metallisierungsstrukturen und eine dielektrische Schicht umfasst und mit der ersten Durchkontaktierung elektrisch verbunden ist; und eine zweite Package-Struktur, die mit einer ersten Gruppe von leitfähigen Verbindern an die Metallisierungsstrukturen der zweiten Umverteilungsstruktur gebondet ist. Bei einer Ausführungsform ist die Befestigungsschicht eine leitfähige Paste.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen oder Beispielen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.

Claims (20)

  1. Package mit: einer ersten Package-Struktur, die Folgendes aufweist: einen ersten integrierten Schaltkreis-Die, der eine aktive Seite und eine Rückseite hat, wobei die aktive Seite Die-Anschlüsse aufweist, eine erste Durchkontaktierung, die dem ersten integrierten Schaltkreis-Die benachbart ist, ein Verkapselungsmaterial, das den ersten integrierten Schaltkreis-Die und die erste Durchkontaktierung seitlich verkapselt, eine erste Umverteilungsstruktur, die auf den Die-Anschlüssen des ersten integrierten Schaltkreis-Die und der ersten Durchkontaktierung angeordnet ist und mit diesen elektrisch verbunden ist, und thermische Elemente auf der Rückseite des ersten integrierten Schaltkreis-Dies; und einer zweiten Package-Struktur, die mit einer ersten Gruppe von leitfähigen Verbindern an die erste Durchkontaktierung und die thermischen Elemente gebondet ist.
  2. Package nach Anspruch 1, wobei die thermischen Elemente elektrisch von integrierten Schaltkreisen in dem ersten integrierten Schaltkreis-Die getrennt sind.
  3. Package nach Anspruch 1 oder 2, wobei die Rückseite des ersten integrierten Schaltkreis-Die von einer Oberfläche des Verkappungsmaterials ausgespart ist, wobei sich die thermischen Elemente in der Aussparung befinden.
  4. Package nach einem der vorhergehenden Ansprüche, wobei die thermischen Elemente Seitenwände haben, die senkrecht zu der Rückseite des ersten integrierten Schaltkreis-Dies sind.
  5. Package nach einem der vorhergehenden Ansprüche, wobei die thermischen Elemente Seitenwände haben, die sich von Oberseiten zu Unterseiten der thermischen Elemente verjüngen.
  6. Package nach einem der vorhergehenden Ansprüche, wobei die thermischen Elemente Seitenwände haben, die sich von Oberseiten zu Unterseiten der thermischen Elemente verbreitern.
  7. Package nach einem der vorhergehenden Ansprüche, wobei die thermischen Elemente eine leitfähige Paste und Metallisierungsstrukturen umfassen.
  8. Package nach einem der vorhergehenden Ansprüche, das weiterhin eine Unterfüllung aufweist, die die erste Gruppe von leitfähigen Verbindern umschließt, wobei die Unterfüllung zwischen der ersten Package-Struktur und der zweiten Package-Struktur angeordnet ist.
  9. Package nach Anspruch 8, wobei die Unterfüllung die thermischen Elemente kontaktiert.
  10. Package nach einem der vorhergehenden Ansprüche, wobei ein mittlerer Teil zwischen der ersten Package-Struktur und der zweiten Package-Struktur frei von leitfähigen Verbindern ist.
  11. Package nach einem der vorhergehenden Ansprüche, das weiterhin Durchkontaktierungen in der Rückseite des ersten integrierten Schaltkreis-Die aufweist, wobei die thermischen Elemente mit den Durchkontaktierungen thermisch verbunden sind.
  12. Package nach einem der vorhergehenden Ansprüche, wobei die erste Package-Struktur weiterhin eine zweite Umverteilungsstruktur aufweist, die über der ersten Durchkontaktierung angeordnet ist und mit dieser elektrisch verbunden ist, wobei sich die zweite Umverteilungsstruktur zwischen dem ersten integrierten Schaltkreis-Die und der zweiten Package-Struktur befindet.
  13. Package nach einem der vorhergehenden Ansprüche, das weiterhin einen Dummy-Die auf der Rückseite des ersten integrierten Schaltkreis-Die aufweist, wobei sich die thermischen Elemente auf dem Dummy-Die befinden.
  14. Verfahren mit den folgenden Schritten: Herstellen eines ersten Package mit den folgenden Schritten: Herstellen eines elektrischen Verbinders über einem Trägersubstrat, Befestigen eines ersten Dies an dem Trägersubstrat unter Verwendung einer Haftschicht, wobei der elektrische Verbinder von einer Rückseite des ersten Dies zu einer aktiven Seite des ersten Dies verläuft, wobei die aktive Seite der Rückseite entgegengesetzt liegt und der elektrische Verbinder dem ersten Die benachbart ist, Verkapseln des ersten Die und des elektrischen Verbinders mit einer Formmasse, Herstellen einer ersten Umverteilungsstruktur über der aktiven Seite des ersten Die, der Formmasse und dem elektrischen Verbinder, Entfernen des Trägersubstrats, um ein erstes Ende des elektrischen Verbinders und die Haftschicht freizulegen, Entfernen der Haftschicht, um die Rückseite des ersten Die freizulegen, Herstellen von thermischen Elementen auf der freigelegten Rückseite des ersten Die, und Herstellen einer ersten Gruppe von leitfähigen Verbindern über den thermischen Elementen und dem ersten Ende des elektrischen Verbinders; und Bonden eines zweiten Package an das erste Package unter Verwendung der ersten Gruppe von leitfähigen Verbindern, wobei das zweite Package dicht an der Rückseite des ersten Die angeordnet wird.
  15. Verfahren nach Anspruch 14, das weiterhin Folgendes umfasst: Herstellen einer zweiten Umverteilungsstruktur über den thermischen Elementen auf der Rückseite des ersten Die und über dem ersten Ende des elektrischen Verbinders, wobei die zweite Umverteilungsstruktur mit dem elektrischen Verbinder elektrisch verbunden wird und das zweite Package an die zweite Umverteilungsstruktur gebondet wird.
  16. Verfahren nach Anspruch 15, wobei die thermischen Elemente thermisch mit der zweiten Umverteilungsstruktur verbunden werden.
  17. Verfahren nach einem der Ansprüche 14 bis 16, das weiterhin Folgendes umfasst: Planarisieren der Formmasse und der Rückseite des ersten Die, um Oberflächen zu erhalten, die auf gleicher Höhe sind, wobei die thermischen Elemente auf den planarisierten Oberflächen der Rückseite des ersten Dies und der Formmasse angeordnet werden.
  18. Verfahren nach einem der Ansprüche 14 bis 17, wobei das Herstellen der thermischen Elemente auf der freigelegten Rückseite des ersten Dies Folgendes umfasst: Herstellen einer Seed-Schicht auf der freigelegten Rückseite des ersten Dies; Herstellen einer dielektrischen Schicht auf der Seed-Schicht; Strukturieren von Löchern durch die dielektrische Schicht, um Teile der Seed-Schicht freizulegen; und Abscheiden eines leitfähigen Materials in den Löchern, wobei das leitfähige Material die thermischen Elemente bildet.
  19. Verfahren mit den folgenden Schritten: Herstellen eines ersten Package mit den folgenden Schritten: Herstellen eines elektrischen Verbinders über einem Trägersubstrat, Befestigen eines ersten Dies an dem Trägersubstrat unter Verwendung einer Haftschicht, wobei der erste Die leitfähige Pads in der Haftschicht auf einer Rückseite des ersten Die aufweist, wobei der elektrische Verbinder von der Rückseite des ersten Die zu einer aktiven Seite des ersten Die verläuft, wobei die aktive Seite der Rückseite entgegengesetzt liegt und der elektrische Verbinder dem ersten Die benachbart ist, Verkapseln des ersten Dies und des elektrischen Verbinders mit einer Formmasse, Herstellen einer Umverteilungsstruktur über der aktiven Seite des ersten Dies, der Formmasse und dem elektrischen Verbinder, Entfernen des Trägersubstrats, um ein erstes Ende des elektrischen Verbinders und die Haftschicht freizulegen, Entfernen der Haftschicht, um die leitfähigen Pads und die Rückseite des ersten Dies freizulegen, und Herstellen einer ersten Gruppe von leitfähigen Verbindern auf den leitfähigen Pads und dem ersten Ende des elektrischen Verbinders; und Bonden eines zweiten Package an das erste Package unter Verwendung der ersten Gruppe von leitfähigen Verbindern, wobei das zweite Package dicht an der Rückseite des ersten Dies angeordnet wird.
  20. Verfahren nach Anspruch 19, das weiterhin Folgendes umfasst: Herstellen einer zweiten Umverteilungsstruktur über den leitfähigen Pads auf der Rückseite des ersten Dies und über dem ersten Ende des elektrischen Verbinders, wobei die zweite Umverteilungsstruktur elektrisch mit dem elektrischen Verbinder verbunden wird und das zweite Package an die zweite Umverteilungsstruktur gebondet wird.
DE102017123326.1A 2017-03-15 2017-10-09 Halbleiter-Packages und Verfahren zu deren Herstellung Active DE102017123326B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762471717P 2017-03-15 2017-03-15
US62/471,717 2017-03-15
US15/694,273 US10529698B2 (en) 2017-03-15 2017-09-01 Semiconductor packages and methods of forming same
US15/694,273 2017-09-01

Publications (2)

Publication Number Publication Date
DE102017123326A1 true DE102017123326A1 (de) 2018-09-20
DE102017123326B4 DE102017123326B4 (de) 2021-04-01

Family

ID=63372326

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017123326.1A Active DE102017123326B4 (de) 2017-03-15 2017-10-09 Halbleiter-Packages und Verfahren zu deren Herstellung

Country Status (1)

Country Link
DE (1) DE102017123326B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112242367A (zh) * 2019-07-17 2021-01-19 台湾积体电路制造股份有限公司 封装件结构及其形成方法
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11817324B2 (en) 2021-05-13 2023-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Info packages including thermal dissipation blocks

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9190391B2 (en) * 2011-10-26 2015-11-17 Maxim Integrated Products, Inc. Three-dimensional chip-to-wafer integration
US9543373B2 (en) * 2013-10-23 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
KR101923659B1 (ko) * 2015-08-31 2019-02-22 삼성전자주식회사 반도체 패키지 구조체, 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
CN112242367A (zh) * 2019-07-17 2021-01-19 台湾积体电路制造股份有限公司 封装件结构及其形成方法

Also Published As

Publication number Publication date
DE102017123326B4 (de) 2021-04-01

Similar Documents

Publication Publication Date Title
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102018108051B4 (de) Integrierte Fan-Out-Packages und Verfahren zu deren Herstellung
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102015105855B4 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102020104147B4 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102015106053B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102018116743A1 (de) Halbleiter-Bauelement und Verfahren
DE102018112657A1 (de) Halbleitergehäuse und verfahren zu seinem herstellen
DE102017117810A1 (de) Umverteilungsschichten in halbleiter-packages und verfahren zu deren herstellung
DE102018130035B4 (de) Package und verfahren
DE102020113988B4 (de) Integrierter-schaltkreis-package und verfahren
DE102021102836A1 (de) Integriertes schaltungspackage und verfahren
DE102020130996A1 (de) Halbleiter-package und verfahren zu dessen herstellung
DE102021102227A1 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102017123326B4 (de) Halbleiter-Packages und Verfahren zu deren Herstellung
DE102021119243A1 (de) Geformte dies in halbleiterpackages und deren herstellungsverfahren
DE102021112200A1 (de) Integriertes schaltungspackage und verfahren
DE102020131125A1 (de) Halbleiterpaket und Verfahren zum Herstellen desselben
DE102018127314B4 (de) Integriertes Schaltkreis-Package und Verfahren
DE102020108481A1 (de) Halbleiter-Die-Package und Herstellungsverfahren
DE102017102534B4 (de) Umverteilungsschichten in Halbleiter-Packages und Verfahren zu deren Herstellung
DE102023103380A1 (de) Halbleiter-packages mit gemischten bondarten und deren ausbildungsverfahren
DE102023100773A1 (de) Integriertes schaltungs-package und verfahren
DE102020113986B4 (de) Integrierter-schaltkreis-package und verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final