DE102020113986B4 - Integrierter-schaltkreis-package und verfahren - Google Patents

Integrierter-schaltkreis-package und verfahren Download PDF

Info

Publication number
DE102020113986B4
DE102020113986B4 DE102020113986.1A DE102020113986A DE102020113986B4 DE 102020113986 B4 DE102020113986 B4 DE 102020113986B4 DE 102020113986 A DE102020113986 A DE 102020113986A DE 102020113986 B4 DE102020113986 B4 DE 102020113986B4
Authority
DE
Germany
Prior art keywords
die
redistribution structure
power gating
dielectric layer
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102020113986.1A
Other languages
English (en)
Other versions
DE102020113986A1 (de
Inventor
Chen-Hua Yu
Wei Ling Chang
Chuei-Tang Wang
Fong-Yuan Chang
Chieh-Yen Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/882,132 external-priority patent/US11532533B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020113986A1 publication Critical patent/DE102020113986A1/de
Application granted granted Critical
Publication of DE102020113986B4 publication Critical patent/DE102020113986B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H01L2224/80096—Transient conditions
    • H01L2224/80097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H01L2224/80906—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Vorrichtung aufweisend:einen Prozessor-Die (10), der Schaltkreisblöcke aufweist, wobei die Schaltkreisblöcke aktive Vorrichtungen eines ersten Technologieknotens aufweisen;einen Power-Gating-Die (20), der Stromhalbleitervorrichtungen eines zweiten Technologieknotens aufweist, wobei der zweite Technologieknoten größer als der erste Technologieknoten ist; undeine erste Umverteilungsstruktur (108) mit ersten Metallisierungsstrukturen (112), wobei die ersten Metallisierungsstrukturen Stromversorgungsquellenleitungen, VSS, und Stromversorgungs-Erdleitungen, VDD, umfassen, wobei eine erste Teilmenge der Schaltkreisblöcke über die Stromhalbleitervorrichtungen mit den Stromversorgungsquellenleitungen, VSS, und den Stromversorgungs-Erdleitungen, VDD, elektrisch verbunden ist und eine zweite Teilmenge der Schaltkreisblöcke mit den Stromversorgungsquellenleitungen, VSS, und den Stromversorgungs-Erdleitungen, VDD, permanent elektrisch verbunden ist,wobei der Prozessor-Die (10) und der Power-Gating-Die (20) durch Dielektrikum-Dielektrikum-Bondstellen und Metall-Metall-Bondstellen direkt aneinander gebondet sind und die Vorrichtung ferner Folgendes aufweist:eine erste leitfähige Durchkontaktierung (106), die mit dem Prozessor-Die (10) und den ersten Metallisierungsstrukturen (112) der ersten Umverteilungsstruktur (108) verbunden ist; undeine dielektrische Schicht (104), die die erste leitfähige Durchkontaktierung (106) und den Power-Gating-Die (20) umgibt, wobei die dielektrische Schicht (104) und der Power-Gating-Die (20) zwischen der ersten Umverteilungsstruktur (108) und dem Prozessor-Die (10) angeordnet sind, wobei die erste Umverteilungsstruktur (108), die dielektrische Schicht (104) und der Prozessor-Die (10) seitlich aneinander angrenzen.

Description

  • HINTERGRUND
  • Mit der Weiterentwicklung von Halbleitertechnologien werden Integrierter-Schaltkreis-Dies immer kleiner. Außerdem müssen mehr Funktionen in die Dies integriert werden. Somit nahm auch die Anzahl von von den Dies benötigten Input/Output-Pads (I/O-Pads) zu, während die für die I/O-Pads verfügbare Fläche abgenommen hat. Die Dichte der I/O-Pads ist im Laufe der Zeit schnell gestiegen, was das Die-Packaging erschwert. Einige Anwendungen erfordern mehr Parallelverarbeitungsmöglichkeiten für Integrierter-Schaltkreis-Dies. Packaging-Technologien können zum Integrieren mehrerer Dies verwendet werden, was mehr Parallelverarbeitungsmöglichkeiten bietet.
  • Bei einigen Packaging-Technologien werden Integrierter-Schaltkreis-Dies von Wafern abgetrennt, bevor sie verkappt werden. Ein Vorzug dieser Packaging-Technologie ist die Möglichkeit, Fan-out-Packages herzustellen, sodass die I/O-Pads auf einem Die auf eine größere Fläche verteilt werden können. Dadurch kann die Anzahl von I/O-Pads auf den Oberflächen der Dies erhöht werden.
  • Die Druckschrift US 2018 / 0 102 776 A1 offenbart ein Verfahren zum Verwalten von anwendungsspezifischem Power-Gating auf Multichip-Packages. Die Druckschrift US 2018 / 0 083 626 A1 offenbart ein Verfahren zum Verwalten der Leistungssteuerung von Schaltungsblöcken durch Verwenden eines statischen Leistungs-Gating-Steuersignals und eines dynamischen Leistungs-Gating-Steuersignals. Die Druckschrift US 2018 / 0 366 442 A1 offenbart ein Gehäuse für integrierte Schaltungen, die einen ersten Chip, der auf einem ersten Wafer unter Verwendung einer ersten Knotengröße hergestellt ist, und einen zweiten Chip, der auf einem zweiten Wafer unter Verwendung einer zweiten Knotengröße hergestellt ist, wobei der erste Chip auf einer oberen Oberfläche des zweiten Chips angebracht ist.
  • Figurenliste
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Elemente zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1, 2 und 3 sind Schnittansichten von Zwischenstufen während eines Prozesses zur Herstellung eines Integrierter-Schaltkreis-Packages gemäß einigen Ausführungsformen.
    • 4, 5 und 6 sind Schnittansichten von Zwischenstufen während eines Prozesses zur Herstellung eines Systems gemäß einigen Ausführungsformen, das ein Integrierter-Schaltkreis-Package implementiert.
    • 7 ist eine Schnittansicht eines Integrierter-Schaltkreis-Packages und eines Systems gemäß einigen weiteren Ausführungsformen, das das Integrierter-Schaltkreis-Package implementiert.
    • 8, 9, 10, 11, 12, 13, 14, 15 und 16 sind Schnittansichten von Zwischenstufen während eines Prozesses zur Herstellung eines Systems gemäß einigen Ausführungsformen, das ein Integrierter-Schaltkreis-Package implementiert.
    • 17 ist eine Schnittansicht eines Integrierter-Schaltkreis-Packages und eines Systems gemäß einigen weiteren Ausführungsformen, das das Integrierter-Schaltkreis-Package implementiert.
    • 18 ist eine Schnittansicht eines Integrierter-Schaltkreis-Packages und eines Systems gemäß einigen weiteren Ausführungsformen, das das Integrierter-Schaltkreis-Package implementiert.
    • 19 ist eine Schnittansicht eines Integrierter-Schaltkreis-Packages und eines Systems gemäß einigen weiteren Ausführungsformen, das das Integrierter-Schaltkreis-Package implementiert.
    • 20, 21, 22, 23 und 24 sind Schnittansichten von Zwischenstufen während eines Prozesses zur Herstellung eines Integrierter-Schaltkreis-Packages gemäß einigen Ausführungsformen.
    • 25, 26, 27 und 28 sind Schnittansichten von Zwischenstufen während eines Prozesses zur Herstellung eines Systems gemäß einigen Ausführungsformen, das das Integrierter-Schaltkreis-Package implementiert.
    • 29, 30, 31, 32, 33 und 34 sind Schnittansichten von Zwischenstufen während eines Prozesses zur Herstellung eines Systems gemäß einigen weiteren Ausführungsformen, das das Integrierter-Schaltkreis-Package implementiert.
    • 35, 36, 37, 38, 39 und 40 sind Schnittansichten von Zwischenstufen während eines Prozesses zur Herstellung eines Integrierter-Schaltkreis-Packages gemäß einigen weiteren Ausführungsformen.
    • 41 ist eine Schnittansicht eines Integrierter-Schaltkreis-Packages gemäß einigen weiteren Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element hergestellt werden können, sodass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in FIG. dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in FIG. dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.
  • Gemäß einigen Ausführungsformen werden Integrierter-Schaltkreis-Packages mit Prozessorvorrichtungen und Power-Gating-Vorrichtungen, die getrennte Halbleitervorrichtungen sind, hergestellt. Die Power-Gating-Vorrichtungen werden mit größeren aktiven Vorrichtungen als die Prozessorvorrichtungen hergestellt und umfassen Stromhalbleitervorrichtungen, die ein Power-Gating für die Prozessorvorrichtungen bereitstellen. Dadurch können Schalttransistoren eines großen Technologieknotens zur Energieversorgung verwendet werden, was eine Senkung des Energieverbrauchs der resultierenden Integrierter-Schaltkreis-Packages ermöglicht.
  • 1, 2 und 3 sind Schnittansichten von Zwischenstufen während eines Prozesses zur Herstellung eines Integrierter-Schaltkreis-Packages 100 gemäß einigen Ausführungsformen. Das Integrierter-Schaltkreis-Package 100 wird durch Aufeinanderstapeln von Halbleitervorrichtungen auf einem Wafer 102 hergestellt. Gezeigt ist das Aufeinanderstapeln von Vorrichtungen in nur einem Vorrichtungsbereich 102A des Wafers 102, aber es dürfte wohlverstanden sein, dass der Wafer 102 jede Anzahl von Vorrichtungsbereichen haben kann und dass Halbleitervorrichtungen in jedem Vorrichtungsbereich zu einem Integrierter-Schaltkreis-Package aufeinandergestapelt werden können. Die Halbleitervorrichtungen können unverkappte Integrierter-Schaltkreis-Dies oder verkappte Dies sein. Bei anderen Ausführungsformen können eine oder mehrere der dargestellten Halbleitervorrichtungen verkappte Dies sein, die verkapselt sind.
  • In 1 wird der Wafer 102 erhalten. Der Wafer 102 weist eine Prozessorvorrichtung 10 in dem Bauelementbereich 102A auf. Die Prozessorvorrichtung 10 wird bei der späteren Bearbeitung vereinzelt, um in das Integrierter-Schaltkreis-Package 100 integriert zu werden. Die Prozessorvorrichtung 10 kann jede geeignete Prozessor- oder Logikvorrichtung sein, wie etwa ein Hauptprozessor (CPU), ein Grafikprozessor (GPU), eine arithmetisch-logische Einheit (ALU), ein System-on-a-Chip (SoC), ein Anwendungsprozessor (AP), ein Bildsignalprozessor (ISP), ein digitaler Signalprozessor (DSP), ein Universalschaltkreis (FPGA), ein Microcontroller, ein KI-Beschleuniger (KI: künstliche Intelligenz) oder dergleichen. Wie später näher dargelegt wird, wird die Prozessorvorrichtung 10 ohne Power-Gating-Funktionen hergestellt.
  • Die Prozessorvorrichtung 10 kann mit geeigneten Herstellungsprozessen bearbeitet werden, um integrierte Schaltkreise herzustellen. Zum Beispiel weist die Prozessorvorrichtung 10 ein Halbleitersubstrat 12 auf, wie etwa Silizium, das dotiert oder undotiert ist, oder eine aktive Schicht eines Halbleiter-auf-Isolator(SOI)-Substrats. Das Halbleitersubstrat 12 kann Folgendes umfassen: andere Halbleitermaterialien, wie etwa Germanium; einen Verbindungshalbleiter, wie etwa Siliziumcarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, wie etwa SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon. Andere Substrate, wie etwa mehrschichtige oder Gradient-Substrate, können ebenfalls verwendet werden. Das Halbleitersubstrat 12 hat eine aktive Seite 12A und eine inaktive Seite 12N.
  • Auf der aktiven Seite 12A des Halbleitersubstrats 12 können verschiedene Vorrichtungen hergestellt werden. Die Vorrichtungen können aktive Vorrichtungen (z. B. Transistoren, Dioden usw.), Kondensatoren, Widerstände und dergleichen sein. Die inaktive Seite 12N kann keine Vorrichtungen aufweisen. Über der aktiven Seite 12A des Halbleitersubstrats 12 ist eine Zwischenschichtdielektrikum-Schicht (ILD-Schicht) angeordnet. Die ILD-Schicht umgibt die Vorrichtungen und kann sie bedecken. Die ILD-Schicht kann eine oder mehrere dielektrische Schichten umfassen, die aus Materialien wie Phosphorsilicatglas (PSG), Borsilicatglas (BSG), Borphosphorsilicatglas (BPSG), undotiertem Silicatglas (USG) oder dergleichen hergestellt sind.
  • Über der aktiven Seite 12A des Halbleitersubstrats 12 ist eine Verbindungsstruktur 14 angeordnet. Die Verbindungsstruktur 14 verbindet die Vorrichtungen auf der aktiven Seite 12A des Halbleitersubstrats 12 miteinander zu einem integrierten Schaltkreis. Die Verbindungsstruktur 14 kann zum Beispiel von Metallisierungsstrukturen in dielektrischen Schichten gebildet werden. Die Metallisierungsstrukturen umfassen Metallleitungen und Durchkontaktierungen, die in einer oder mehreren dielektrischen Schichten hergestellt sind. Die Metallisierungsstrukturen der Verbindungsstruktur 14 sind mit den Vorrichtungen auf der aktiven Seite 12A des Halbleitersubstrats 12 elektrisch verbunden.
  • Auf einer Vorderseite 10F der Prozessorvorrichtung 10 sind Die-Verbindungselemente 16 angeordnet. Die Die-Verbindungselemente 16 können leitfähige Säulen, Pads oder dergleichen sein, mit denen Außenanschlüsse hergestellt werden. Die Die-Verbindungselemente 16 sind in und/oder auf der Verbindungsstruktur 14 angeordnet. Die Die-Verbindungselemente 16 können aus einem Metall wie Kupfer, Aluminium oder dergleichen zum Beispiel durch Plattierung oder dergleichen hergestellt werden.
  • Auf der Vorderseite 10F der Prozessorvorrichtung 10 befindet sich eine dielektrische Schicht 18. Die dielektrische Schicht 18 ist in und/oder auf der Verbindungsstruktur 14 angeordnet. Die dielektrische Schicht 18 verkapselt die Die-Verbindungselemente 16 seitlich und grenzt seitlich an Seitenwände der Prozessorvorrichtung 10 an. Zunächst kann die dielektrische Schicht 18 die Die-Verbindungselemente 16 verdecken, sodass sich die oberste Fläche der dielektrischen Schicht 18 über den obersten Flächen der Die-Verbindungselementen 16 befindet. Die dielektrische Schicht 18 kann ein Polymer, wie etwa Polybenzoxazol (PBO), ein Polyimid, ein Benzocyclobuten(BCB)-basiertes Polymer oder dergleichen; ein Nitrid, wie etwa Siliziumnitrid oder dergleichen; ein Oxid, wie etwa Siliziumoxid, PSG, BSG, BPSG oder dergleichen; oder dergleichen oder eine Kombination davon sein. Die dielektrische Schicht 18 kann zum Beispiel durch Schleuderbeschichtung, Laminierung, chemische Aufdampfung (CVD) oder dergleichen hergestellt werden. Nach der Herstellung können die Die-Verbindungselemente 16 und die dielektrische Schicht 18 z. B. mit einem CMP-Prozess (CMP: chemisch-mechanische Polierung), einem Rückätzprozess oder dergleichen oder einer Kombination davon planarisiert werden. Nach der Planarisierung sind Oberflächen der Die-Verbindungselemente 16 und der dielektrischen Schicht 18 planar und liegen auf der Vorderseite 10F der Prozessorvorrichtung 10 frei.
  • Die Prozessorvorrichtung 10 weist eine Mehrzahl von Schaltkreisblöcken auf. Ein Schaltkreisblock ist ein logischer Block oder eine logische Einheit von Schaltkreisen der Prozessorvorrichtung 10. Mit anderen Worten, ein Schaltkreisblock umfasst eine Teilmenge der Schaltkreise der Prozessorvorrichtung 10, wobei die Schaltkreise in einem Schaltkreisblock alle auf ein und dieselbe Domäne bezogen sind. Beispiele für Schaltkreisblöcke sind arithmetische Schaltkreisblöcke, Speicher-Schaltkreisblöcke, DSP-Schaltkreisblöcke und dergleichen.
  • Außerdem wird eine Power-Gating-Vorrichtung 20 erhalten. Die Power-Gating-Vorrichtung 20 ist Teil eines Energieversorgungsnetzwerks für die Prozessorvorrichtung 10. Insbesondere stellt die Power-Gating-Vorrichtung 20 ein Power-Gating für einige der oder alle Schaltkreisblöcke der Prozessorvorrichtung 10 bereit. Die Power-Gating-Vorrichtung 20 ist während der Laufzeit so betreibbar, dass sie Steuersignale empfängt und in Reaktion auf die Steuersignale die Schaltkreisblöcke der Prozessorvorrichtung 10 ein- oder ausschaltet. Zum Beispiel können die Schaltkreisblöcke der Prozessorvorrichtung 10 eingeschaltet werden, wenn sie gebraucht werden, und sie können ausgeschaltet werden, wenn sie nicht in Betrieb sind, sodass die Verlustleistung der nicht genutzten Schaltkreisblöcke reduziert wird. Dadurch kann der Energieverbrauch der Prozessorvorrichtung 10 gesenkt werden. Außerdem kann durch Herstellen der Prozessorvorrichtung 10 ohne Power-Gating-Funktionen die Fläche der Prozessorvorrichtung 10 reduziert werden. Zum Beispiel kann durch Verschieben der Power-Gating-Funktionen zu einer zugehörigen Power-Gating-Vorrichtung 20 die Fläche der Prozessorvorrichtung 10 um bis zu 20 % reduziert werden.
  • Die Power-Gating-Vorrichtung 20 kann mit geeigneten Herstellungsprozessen bearbeitet werden, um integrierte Schaltkreise herzustellen. Zum Beispiel weist die Power-Gating-Vorrichtung 20 ein Halbleitersubstrat 22, eine Verbindungsstruktur 24, Die-Verbindungselemente 26 und eine dielektrische Schicht 28 auf, die dem Halbleitersubstrat 12, der Verbindungsstruktur 14, den Die-Verbindungselementen 16 bzw. der dielektrischen Schicht 18 ähnlich sein können. Die Die-Verbindungselemente 26 und die dielektrische Schicht 28 liegen auf einer Vorderseite 20F der Power-Gating-Vorrichtung 20 frei. Die Power-Gating-Vorrichtung 20 weist weiterhin leitfähige Durchkontaktierungen 30 auf, die so hergestellt sind, dass sie sich in das Halbleitersubstrat 22 hinein erstrecken. Die leitfähigen Durchkontaktierungen 30 sind mit Metallisierungsstrukturen der Verbindungsstruktur 24 elektrisch verbunden.
  • Als ein Beispiel zum Herstellen der leitfähigen Durchkontaktierungen 30 können Aussparungen in dem Halbleitersubstrat 24 und/oder dem Halbleitersubstrat 22 zum Beispiel durch Ätzen, Fräsen, mit Laserverfahren, einer Kombination davon oder dergleichen erzeugt werden. In den Aussparungen kann ein dünnes dielektrisches Material zum Beispiel mit einem Oxidationsverfahren abgeschieden werden. Eine dünne Sperrschicht kann zum Beispiel durch CVD, Atomlagenabscheidung (ALD), physikalische Aufdampfung (PVD), thermische Oxidation, eine Kombination davon und/oder dergleichen konform in den Öffnungen abgeschieden werden. Die Sperrschicht kann aus einem Oxid, einem Nitrid oder einem Oxidnitrid, wie etwa Titannidrid, Titanoxidnitrid, Tantalnitrid, Tantaloxidnitrid, Wolframnitrid, einer Kombination davon und/oder dergleichen, hergestellt werden. Über der Sperrschicht und in den Öffnungen kann ein leitfähiges Material abgeschieden werden. Das leitfähige Material kann mit einem elektrochemischen Plattierungsprozess, durch CVD, ALD, PVD, eine Kombination davon und/oder dergleichen abgeschieden werden. Beispiele für leitfähige Materialien sind Kupfer, Wolfram, Aluminium, Silber, Gold, eine Kombination davon und/oder dergleichen. Überschüssiges leitfähiges Material und überschüssige Sperrschicht werden von der Oberfläche der Verbindungsstruktur 24 und/oder des Halbleitersubstrats 22 zum Beispiel mit einer CMP entfernt. Verbliebene Teile der Sperrschicht und des leitfähigen Materials bilden die leitfähigen Durchkontaktierungen 30.
  • Bei der dargestellten Ausführungsform sind die leitfähigen Durchkontaktierungen 30 auf einer Rückseite 20B der Power-Gating-Vorrichtung 20 noch nicht freigelegt. Vielmehr sind sie in dem Halbleitersubstrat 22 vergraben. Wie später näher dargelegt wird, werden die leitfähigen Durchkontaktierungen 30 auf einer Rückseite 20B der Power-Gating-Vorrichtung 20 mit einem Planarisierungsprozess bei der späteren Bearbeitung freigelegt. Nach dem Freilegen können die leitfähigen Durchkontaktierungen 30 als Substrat-Durchkontaktierungen oder Silizium-Durchkontaktierungen (TSVs) bezeichnet werden.
  • Die Power-Gating-Vorrichtung 20 weist Stromhalbleitervorrichtungen (z. B. Halbleitervorrichtungen, die für die Leistungselektronik verwendet werden) zum Bereitstellen eines Power-Gating für die Prozessorvorrichtung 10 auf. Insbesondere weist die Power-Gating-Vorrichtung 20 Schalttransistoren, Power-Gating-Controller und ein Power-Gating-Fabric auf. Die Stromhalbleitervorrichtungen der Power-Gating-Vorrichtung 20 können bipolare Vorrichtungen, wie etwa IGBT-Vorrichtungen (IGBT: Bipolartransistor mit isoliertem Gate) oder dergleichen, sein, oder sie können Leistungs-MOSFET-Vorrichtungen (MOSFET: Metalloxidhalbleiter-Feldeffekttransistor), wie etwa CMOS-Vorrichtungen (CMOS: komplementärer Metalloxidhalbleiter; DMOS-Vorrichtungen (DMOS: Doppeldiffusions-Metalloxidhalbleiter) oder dergleichen sein. Bei einigen Ausführungsformen werden die Prozessorvorrichtung 10 und die Power-Gating-Vorrichtung 20 mit unterschiedlichen Halbleiter-Bearbeitungstechnologien hergestellt, und sie umfassen Vorrichtungen (z. B. aktive Vorrichtungen) mit unterscheiden Abständen. Zum Beispiel kann die Prozessorvorrichtung 10 CMOS-Vorrichtungen umfassen, und die Power-Gating-Vorrichtung 20 kann IGBT-Vorrichtungen oder DMOS-Vorrichtungen umfassen. Die aktive Seite des Halbleitersubstrats 22 weist Schaltvorrichtungsbereiche 22S auf, die wiederum Schalttransistoren aufweisen. Die Schalttransistoren der Schaltvorrichtungsbereiche 22S sind mit Stromversorgungsquellenleitungen (VDD-Leitungen, die später näher erörtert werden) verbunden, und sie verbinden beim Aktivieren die VDD-Leitungen elektrisch mit den Schaltkreisblöcken der Prozessorvorrichtung 10. Ebenso können die Metallisierungsstrukturen der Verbindungsstruktur 24 das gesamte Power-Gating-Fabric oder einen Teil davon bilden. Zum Beispiel kann die Verbindungsstruktur 24 Metallleitungen und Durchkontaktierungen umfassen, die zum Trassieren der VDD-Leitungen von den Schalttransistoren zu den Schaltkreisblöcken der Prozessorvorrichtung 10 verwendet werden.
  • Die Metallisierungsstrukturen der Verbindungsstruktur 24 können das gesamte Power-Gating-Fabric, einen Teil davon oder gar kein Power-Gating-Fabric bilden. Bei einigen Ausführungsformen umfasst die Verbindungsstruktur 24 der Power-Gating-Vorrichtung 20 das gesamte Power-Gating-Fabric. Bei einigen Ausführungsformen umfasst die Verbindungsstruktur 24 der Power-Gating-Vorrichtung 20 einen Teil des Power-Gating-Fabric, und die Verbindungsstruktur 14 der Prozessorvorrichtung 10 umfasst ebenfalls einen Teil des Power-Gating-Fabric. Bei einigen Ausführungsformen weist die Verbindungsstruktur 24 der Power-Gating-Vorrichtung 20 das Power-Gating-Fabric nicht auf, und die Verbindungsstruktur 14 der Prozessorvorrichtung 10 weist das gesamte Power-Gating-Fabric auf.
  • Die Stromversorgungsleistung der Schalttransistoren kann die Gesamt-Stromversorgungsleistung der Power-Gating-Vorrichtung 20 beeinflussen. Insbesondere können Schalttransistoren eines großen Technologieknotens größere Stromstöße aufnehmen und einen kleineren Spannungsabfall (z. B. IR-Abfall) haben, wenn die Schaltkreisblöcke der Prozessorvorrichtung 10 eingeschaltet sind. Ebenso können Schalttransistoren eines großen Technologieknotens eine größere Schwellenspannung haben, sodass die Schalttransistoren einen geringeren Leistungsverlust haben können. Bei einigen Ausführungsformen umfasst die Prozessorvorrichtung 10 aktive Vorrichtungen eines kleineren Technologieknotens (z. B. mit einem kleineren Vorrichtungsabstand), die zwar für Schalttransistoren ungeeignet sind, aber für Logikvorrichtungen geeignet sind, während die Power-Gating-Vorrichtung 20 aktive Vorrichtungen eines größeren Technologieknotens (z. B. mit einem größeren Vorrichtungsabstand) umfasst, die zwar für Logikvorrichtungen ungeeignet sind, aber für Schalttransistoren geeignet sind. Zum Beispiel kann die Prozessorvorrichtung 10 aktive Vorrichtungen (die z. B. Schaltkreisblöcke bilden) eines Technologieknotens von etwa 2 nm bis etwa 28 nm umfassen, und die Power-Gating-Vorrichtung 20 kann aktive Vorrichtungen (z. B. Stromhalbleitervorrichtungen) eines Technologieknotens von etwa 3 nm bis etwa 90 nm umfassen. Durch Herstellen der Power-Gating-Vorrichtung 20 mit größeren aktiven Vorrichtungen als die Prozessorvorrichtung 10 kann die Prozessorvorrichtung 10 auf kleinere Technologieknoten verkleinert werden, die eine verbesserte Leistung der Logikvorrichtung bereitstellen, aber es der Power-Gating-Vorrichtung 20 immer noch ermöglichen, eine ausreichende Stromversorgungsleistung bereitzustellen. Außerdem können durch Herstellen der Power-Gating-Vorrichtung 20 mit größeren aktiven Vorrichtungen die Herstellungskosten für die Power-Gating-Vorrichtung 20 gesenkt werden.
  • In 2 wird die Power-Gating-Vorrichtung 20 an die Prozessorvorrichtung 10 (z. B. den Wafer 102) gebondet. Die Prozessorvorrichtung 10 und die Power-Gating-Vorrichtung 20 werden Vorderseite-an-Vorderseite durch Hybridbondung direktgebondet, sodass die Vorderseite 10F der Prozessorvorrichtung 10 an die Vorderseite 20F der Power-Gating-Vorrichtung 20 gebondet wird. Insbesondere wird die dielektrische Schicht 18 der Prozessorvorrichtung 10 durch Dielektrikum-Dielektrikum-Bondung an die dielektrische Schicht 28 der Power-Gating-Vorrichtung 20 gebondet, ohne ein Haftmaterial (z. B. eine Die-Befestigungsschicht) zu verwenden, und eine Teilmenge von Die-Verbindungselementen 16A der Prozessorvorrichtung 10 wird durch Metall-Metall-Bondung an die Die-Verbindungselemente 26 der Power-Gating-Vorrichtung 20 gebondet, ohne ein eutektisches Material (z. B. Lot) zu verwenden. Das Bonden kann ein Vorbonden und ein Tempern umfassen. Während des Vorbondens wird eine geringe Druckkraft aufgebracht, um die Power-Gating-Vorrichtung 20 gegen die Prozessorvorrichtung 10 (z. B. den Wafer 102) zu pressen. Das Vorbonden wird bei einer niedrigen Temperatur durchgeführt, und nach dem Vorbonden werden die dielektrischen Schichten 18 und 28 aneinandergebondet. Dann wird die Bondfestigkeit in einem nachfolgenden Temperprozess verbessert, in dem die dielektrischen Schichten 18 und 28 bei einer hohen Temperatur getempert werden. Durch das Tempern entstehen Bondstellen, wie etwa Fusionsbondstellen, die die dielektrischen Schichten 18 und 28 aneinanderbonden. Zum Beispiel können die Bondstellen kovalente Bondstellen zwischen dem Material der dielektrischen Schicht 18 und dem Material der dielektrischen Schicht 28 sein. Die Die-Verbindungselemente 16A und 26 werden eins zu eins miteinander verbunden. Die Die-Verbindungselemente 16A und 26 können nach dem Vorbonden in physischem Kontakt sein, oder sie können sich so ausdehnen, dass sie während des Temperns in physischen Kontakt kommen. Außerdem vermischt sich das Material der Die-Verbindungselemente 16A und 26 (z. B. Kupfer), sodass auch Metall-Metall-Bondstellen entstehen. Daher sind die resultierenden Bondstellen zwischen der Prozessorvorrichtung 10 und der Power-Gating-Vorrichtung 20 Hybridbondstellen, die Dielektrikum-Dielektrikum-Bondstellen und Metall-Metall-Bondstellen umfassen.
  • Nach der Hybridbondung ist die Prozessorvorrichtung 10 mit der Power-Gating-Vorrichtung 20 durch Direktbondstellen elektrisch verbunden, über die eine Übertragung von Steuersignalen und eine Übertragung von Strom-/Erdungssignalen erfolgen. Insbesondere kann die Prozessorvorrichtung 10 Steuersignale über die Direktbondstellen an die Power-Gating-Vorrichtung 20 senden und kann Strom-/Erdungssignale von der Power-Gating-Vorrichtung 20 über die Direktbondstellen empfangen. Die Verzögerungszeit der Signalübertragung und die Bandbreite der Verbindung zwischen der Prozessorvorrichtung 10 und der Power-Gating-Vorrichtung 20 können durch das Verwenden der Direktbondstellen verbessert werden. Außerdem können auch die Impedanz und somit der Energieverbrauch der Verbindungen verringert werden. Wie vorstehend dargelegt worden ist, können die Metallisierungsstrukturen der Verbindungsstruktur 24 das gesamte Power-Gating-Fabric oder einen Teil davon bilden. Bei diesen Ausführungsformen wird das Power-Gating-Fabric somit durch Direktbondstellen mit der Prozessorvorrichtung 10 verbunden, was eine einfachere Trassierung als bei anderen Arten von Verbindungen ermöglicht. Bei der dargestellten Ausführungsform wird nur eine Power-Gating-Vorrichtung 20 an die Prozessorvorrichtung 10 gebondet. Bei einer anderen Ausführungsform werden mehrere Power-Gating-Vorrichtungen 20 an die Prozessorvorrichtung 10 gebondet.
  • In 3 wird eine dielektrische Schicht 104 so hergestellt, dass sie die Power-Gating-Vorrichtung 20 umgibt. Die dielektrische Schicht 104 kann nach der Platzierung der Power-Gating-Vorrichtung 20, aber vor dem Tempern zur Fertigstellung der Hybridbondung hergestellt werden, oder sie kann nach dem Tempern hergestellt werden. Die dielektrische Schicht 104 füllt Spalte zwischen der Power-Gating-Vorrichtung 20 und anderen Vorrichtungen in benachbarten Vorrichtungsbereichen (nicht dargestellt) des Wafers 102, sodass die Halbleitervorrichtungen geschützt werden. Die dielektrische Schicht 104 kann Folgendes sein: ein Oxid, wie etwa Siliziumoxid, PSG, BSG, BPSG oder dergleichen; ein Nitrid, wie etwa Siliziumnitrid oder dergleichen; ein Polymer, wie etwa PBO, Polyimid, ein BCB-basiertes Polymer oder dergleichen; ein Verkapselungsmaterial, wie etwa eine Formmasse, ein Epoxid oder dergleichen; oder dergleichen oder eine Kombination davon. Bei einigen Ausführungsformen ist die dielektrische Schicht 104 ein Oxid, wie etwa Siliziumoxid. Bei einigen Ausführungsformen wird die dielektrische Schicht 104 mit einem CVD-Prozess oder dergleichen abgeschieden.
  • Dann werden leitfähige Durchkontaktierungen 106 so hergestellt, dass sie sich durch die dielektrische Schicht 104 erstrecken. Als ein Beispiel zum Herstellen der leitfähigen Durchkontaktierungen 106 werden Öffnungen in der dielektrischen Schicht 104 strukturiert. Das Strukturieren kann mit einem geeigneten Verfahren erfolgen, wie etwa durch Belichten der dielektrischen Schicht 104, wenn sie ein lichtempfindliches Material ist, oder durch Ätzen, zum Beispiel anisotropes Ätzen, der dielektrischen Schicht 104. Die Öffnungen legen eine Teilmenge von Die-Verbindungselementen 16B der Prozessorvorrichtung 10 frei. Auf der dielektrischen Schicht 104 und auf Teilen der Die-Verbindungselemente 16B, die von den Öffnungen freigelegt worden sind, wird eine Seedschicht hergestellt. Bei einigen Ausführungsformen ist die Seedschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mit einer Mehrzahl von Teilschichten sein kann, die aus unterschiedlichen Materialien hergestellt sind. Bei einer speziellen Ausführungsform umfasst die Seedschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seedschicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird auf der Seedschicht ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung oder dergleichen, abgeschieden werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen sein. Dann werden über der dielektrischen Schicht 104 befindliche überschüssige Teile der Seedschicht und des leitfähigen Materials entfernt. Das Entfernen kann mit einem Planarisierungsprozess erfolgen. Der Planarisierungsprozess wird an der Seedschicht, dem leitfähigen Material, der dielektrischen Schicht 104 und der Power-Gating-Vorrichtung 20 durchgeführt. Bei dem Entfernungsprozess werden gleichzeitig überschüssige Teile der Seedschicht und des leitfähigen Materials entfernt, und die leitfähigen Durchkontaktierungen 30 werden freigelegt. Der Planarisierungsprozess kann zum Beispiel ein CMP-Prozess, ein Schleifprozess, ein Rückätzprozess oder dergleichen oder eine Kombination davon sein. Die verbliebenen Teile der Seedschicht und des leitfähigen Materials in den Öffnungen bilden die leitfähigen Durchkontaktierungen 106. Nach dem Planarisierungsprozess sind Oberseiten der dielektrischen Schicht 104, der leitfähigen Durchkontaktierungen 106, des Halbleitersubstrats 22 und der leitfähigen Durchkontaktierungen 30 planar.
  • 4, 5 und 6 sind Schnittansichten von Zwischenstufen während eines Prozesses zur Herstellung eines Systems gemäß einigen Ausführungsformen, das das Integrierter-Schaltkreis-Package 100 implementiert. Bei diesen Ausführungsformen wird das Integrierter-Schaltkreis-Package 100 so weiterbearbeitet, dass es eine Umverteilungsstruktur aufweist, und es wird direkt an ein Package-Substrat montiert.
  • In 4 wird eine Umverteilungsstruktur 108 auf der dielektrischen Schicht 104, den leitfähigen Durchkontaktierungen 106 und der Power-Gating-Vorrichtung 20 hergestellt. Die Umverteilungsstruktur 108 umfasst dielektrische Schichten 110 und Metallisierungsstrukturen 112 (die gelegentlich als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet werden) zwischen den dielektrischen Schichten 110. Zum Beispiel kann die Umverteilungsstruktur 108 eine Mehrzahl von Metallisierungsstrukturen 112 umfassen, die durch jeweilige dielektrische Schichten 110 voneinander getrennt sind. Die Metallisierungsstrukturen 112 der Umverteilungsstruktur 108 werden mit den leitfähigen Durchkontaktierungen 106 und der Power-Gating-Vorrichtung 20 (z. B. mit den leitfähigen Durchkontaktierungen 30) verbunden.
  • Bei einigen Ausführungsformen werden die dielektrischen Schichten 110 aus einem Polymer hergestellt, das ein lichtempfindliches Material sein kann, wie etwa PBO, ein Polyimid, ein BCB-basiertes Polymer oder dergleichen. Anschließend können die dielektrischen Schichten 110 unter Verwendung einer lithografischen Maske strukturiert werden. Bei anderen Ausführungsformen werden die dielektrischen Schichten 110 aus einem Nitrid, wie etwa Siliziumnitrid; einem Oxid, wie etwa Siliziumoxid, PSG, BSG oder BPSG; oder dergleichen hergestellt. Die dielektrischen Schichten 110 können durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden. Nachdem jede dielektrische Schicht 110 hergestellt worden ist, wird sie strukturiert, um darunter befindliche leitfähige Strukturelemente freizulegen, wie etwa Teile der darunter befindlichen Metallisierungsstrukturen 112. Das Strukturieren kann mit einem geeigneten Verfahren erfolgen, wie etwa durch Belichten der dielektrischen Schichten 110, wenn sie lichtempfindliche Materialien sind, oder durch Ätzen, zum Beispiel anisotropes Ätzen. Wenn die dielektrischen Schichten 110 lichtempfindliche Materialien sind, können sie nach der Belichtung entwickelt werden.
  • Die Metallisierungsstrukturen 112 umfassen jeweils leitfähige Durchkontaktierungen und/oder leitfähige Leitungen. Die leitfähigen Durchkontaktierungen erstrecken sich durch die dielektrischen Schichten 110, und die leitfähigen Leitungen erstrecken sich entlang den dielektrischen Schichten 110. Als ein Beispiel zum Herstellen einer Metallisierungsstruktur wird eine Seedschicht (nicht dargestellt) über den jeweiligen darunter befindlichen Strukturelementen hergestellt. Die Seedschicht kann zum Beispiel auf der dielektrischen Schicht 104, den leitfähigen Durchkontaktierungen 106, dem Halbleitersubstrat 22 und den leitfähigen Durchkontaktierungen 30 hergestellt werden, wenn die unterste Ebene der Umverteilungsstruktur 108 hergestellt wird, oder die Seedschicht kann auf einer jeweiligen dielektrischen Schicht 110 und in den Öffnungen durch die jeweilige dielektrische Schicht 110 hergestellt werden, wenn Zwischen- oder oberste Ebenen der Umverteilungsstruktur 108 hergestellt werden. Bei einigen Ausführungsformen ist die Seedschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mit einer Mehrzahl von Teilschichten sein kann, die aus unterschiedlichen Materialien hergestellt sind. Bei einigen Ausführungsformen umfasst die Seedschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seedschicht kann mit einem Abscheidungsverfahren wie PVD oder dergleichen hergestellt werden. Dann wird auf der Seedschicht ein Fotoresist hergestellt, das anschließend strukturiert wird. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht der Metallisierungsstruktur. Durch das Strukturieren werden Öffnungen durch das Fotoresist erzeugt, um die Seedschicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seedschicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall oder eine Metalllegierung sein, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen oder eine Kombination davon. Dann werden das Fotoresist und die Teile der Seedschicht entfernt, auf denen das leitfähige Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, zum Beispiel unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden freigelegte Teile der Seedschicht zum Beispiel mit einem geeigneten Ätzprozess, wie etwa durch Nass- oder Trockenätzung, entfernt. Die verbliebenen Teile der Seedschicht und des leitfähigen Materials bilden die Metallisierungsstruktur für eine Ebene der Umverteilungsstruktur 108.
  • Die Umverteilungsstruktur 108 ist als ein Beispiel gezeigt. Durch Wiederholen oder Weggelassen der vorstehend beschriebenen Schritte können mehr oder weniger dielektrische Schichten 110 und Metallisierungsstrukturen 112 als dargestellt in der Umverteilungsstruktur 108 hergestellt werden.
  • Die Metallisierungsstrukturen 112 der Umverteilungsstruktur 108 umfassen Stromversorgungsquellenleitungen (VDD-Leitungen) und Stromversorgungs-Erdleitungen (VSS-Leitungen). Die VDD- und VSS-Leitungen werden mit den leitfähigen Durchkontaktierungen 30 und 106 verbunden. Die Schaltvorrichtungsbereiche 22S der Power-Gating-Vorrichtung 20 werden somit durch die leitfähigen Durchkontaktierungen 30 mit den VDD- und VSS-Leitungen elektrisch verbunden. Eine erste Teilmenge der Schaltkreisblöcke der Prozessorvorrichtung 10 wird über die Power-Gating-Vorrichtung 20 mit den VDD- und VSS-Leitungen elektrisch verbunden. Die erste Teilmenge der Schaltkreisblöcke kann somit von der Power-Gating-Vorrichtung 20 ein- und ausgeschaltet werden. Eine zweite Teilmenge der Schaltkreisblöcke der Prozessorvorrichtung 10 wird unter Umgehung der Power-Gating-Vorrichtung 20 über die leitfähigen Durchkontaktierungen 106 mit den VDD- und VSS-Leitungen elektrisch verbunden. Die zweite Teilmenge der Schaltkreisblöcke wird somit permanent mit Strom und Erde elektrisch verbunden. Schaltkreisblöcke, die permanent mit Strom und Erde elektrisch verbunden sind, sind stets eingeschaltet, und sie werden nicht powergegatet.
  • Die Metallisierungsstrukturen 112 der Umverteilungsstruktur 108 umfassen außerdem Datensignalleitungen, die durch die leitfähigen Durchkontaktierungen 106 direkt mit der Prozessorvorrichtung 10 elektrisch verbunden sind. Zum Beispiel verbinden einige der leitfähigen Durchkontaktierungen 106 Input/Output-Anschlüsse (I/O-Anschlüsse) der Prozessorvorrichtung 10 mit der Umverteilungsstruktur 108. Dadurch kann die Prozessorvorrichtung 10 mit externen Vorrichtungen gekoppelt werden.
  • In 5 werden leitfähige Verbindungselemente 114 so hergestellt, dass sie mit den Metallisierungsstrukturen 112 der Umverteilungsstruktur 108 verbunden werden. Die obere dielektrische Schicht 110 der Umverteilungsstruktur 108 kann strukturiert werden, um Teile der darunter befindlichen Metallisierungsstrukturen 112 freizulegen. Bei einigen Ausführungsformen können Metallisierungen unter dem Kontakthügel (UBMs) in den Öffnungen hergestellt werden. Auf den UBMs werden die leitfähigen Verbindungselemente 114 hergestellt. Die leitfähigen Verbindungselemente 114 können BGA-Verbindungselemente (BGA: Ball Grid Array), Lötkugeln, Metallsäulen, C4-Kontakthügel (C4: Chipverbindung mit kontrolliertem Kollaps), Mikrobumps, mit dem ENEPIG-Verfahren hergestellte Kontakthügel (ENEPIG: Electroless Nickel Electroless Palladium Immersion Gold) oder dergleichen sein. Die leitfähigen Verbindungselemente 114 können aus einem Metall oder einer Metalllegierung hergestellt werden, wie etwa Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn oder dergleichen oder einer Kombination davon. Bei einigen Ausführungsformen werden die leitfähigen Verbindungselemente 114 dadurch hergestellt, dass zunächst eine Schicht aus Lot mit solchen allgemein üblichen Verfahren wie Aufdampfung, Elektroplattierung, Drucken, Lotübertragung, Kugelplatzierung oder dergleichen hergestellt wird. Nachdem die Schicht aus Lot auf der Struktur hergestellt worden ist, kann ein Aufschmelzprozess durchgeführt werden, um das Material in die gewünschten Kontakthügelformen zu bringen. Bei einer anderen Ausführungsform sind die leitfähigen Verbindungselemente 114 Metallsäulen (wie etwa Kupfersäulen), die durch Sputtern, Drucken, Elektroplattierung, stromlose Plattierung, CVD oder dergleichen hergestellt werden. Die Metallsäulen können lotfrei sein und im Wesentlichen vertikale Seitenwände haben.
  • In 6 wird ein Vereinzelungsprozess durch Zersägen entlang Ritzgrabenbereichen z. B. um den Vorrichtungsbereich 102A durchgeführt. Der Vereinzelungsprozess umfasst ein Zersägen der Umverteilungsstruktur 108, der dielektrischen Schicht 104 und des Wafers 102. Bei dem Vereinzelungsprozess wird der Vorrichtungsbereich 102A (der die Prozessorvorrichtung 10 aufweist) von benachbarten Vorrichtungsbereichen (nicht dargestellt) des Wafers 102 getrennt, um ein Integrierter-Schaltkreis-Package 100 mit der Prozessorvorrichtung 10 herzustellen. Wie vorstehend dargelegt worden ist, wird die Power-Gating-Vorrichtung 20 Vorderseite-an-Vorderseite an die Prozessorvorrichtung 10 direktgebondet, ohne Lot zu verwenden. Somit weist das resultierende Integrierter-Schaltkreis-Package 100 kein Lot auf. Nach dem Vereinzeln grenzen die Umverteilungsstruktur 108 (z. B. die dielektrischen Schichten 110), die dielektrische Schicht 104 und die Prozessorvorrichtung 10 seitlich aneinander an.
  • Das Integrierter-Schaltkreis-Package 100 wird dann gewendet und unter Verwendung der leitfähigen Verbindungselemente 114 an einem Package-Substrat 200 befestigt. Das Package-Substrat 200 kann aus einem Halbleitermaterial wie Silizium, Germanium, Diamant oder dergleichen hergestellt werden. Alternativ können auch Verbundmaterialien wie Siliziumgermanium, Siliziumcarbid, Galliumarsen, Indiumarsenid, Indiumphosphid, Siliziumgermaniumcarbid, Galliumarsenphosphid, Galliumindiumphosphid, Kombinationen davon und dergleichen verwendet werden. Außerdem kann das Package-Substrat 200 ein SOI-Substrat sein. Im Allgemeinen umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, wie etwa aus epitaxialem Silizium, Germanium, Siliziumgermanium, SOI, Siliziumgermanium auf Isolator (SGOI) oder einer Kombination davon. Bei einer alternativen Ausführungsform basiert das Package-Substrat 200 auf einem isolierenden Kern, wie etwa einem Kern aus glasfaserverstärktem Harz. Ein beispielhaftes Kernmaterial ist Glasfaser-Harz, wie etwa FR4. Alternativen für das Kernmaterial sind Bismaleimid-Triazin(BT)-Harz oder auch andere Leiterplatten(PCB)-Materialien oder -Schichten. Aufbauschichten, wie etwa eine Ajinomoto-Aufbauschicht (ABF), oder andere Schichtstoffe können ebenfalls für das Package-Substrat 200 verwendet werden.
  • Das Package-Substrat 200 kann aktive und passive Vorrichtungen (nicht dargestellt) aufweisen. Vorrichtungen wie Transistoren, Kondensatoren, Widerstände, Kombinationen davon und dergleichen können zum Erfüllen von baulichen und Funktionsanforderungen an den Entwurf für das System verwendet werden. Die Vorrichtungen können mit allen geeigneten Verfahren hergestellt werden.
  • Das Package-Substrat 200 kann außerdem Metallisierungsschichten und Durchkontaktierungen (nicht dargestellt) sowie Bondpads 202 über den Metallisierungsschichten und Durchkontaktierungen aufweisen. Die Metallisierungsschichten können über den aktiven und passiven Vorrichtungen hergestellt werden, und sie sind so konzipiert, dass sie die verschiedenen Vorrichtungen zu funktionellen Schaltungen verbinden. Die Metallisierungsschichten können aus wechselnden Schichten aus einem dielektrischen Material (z. B. einem dielektrischen Low-k-Material) und einem leitfähigen Material (z. B. Kupfer) hergestellt werden, wobei Durchkontaktierungen die Schichten aus leitfähigem Material miteinander verbinden und mit jedem geeigneten Verfahren (wie etwa Abscheidung, Single-Damascene-Prozess, Dual-Damascene-Prozess oder dergleichen) hergestellt werden können. Bei einigen Ausführungsformen weist das Package-Substrat 200 im Wesentlichen keine aktiven und passiven Vorrichtungen auf.
  • Die leitfähigen Verbindungselemente 114 werden aufgeschmolzen, um die UBMs der Umverteilungsstruktur 108 an den Bondpads 202 zu befestigen. Die leitfähigen Verbindungselemente 114 verbinden das Package-Substrat 200 (mit den darin befindlichen Metallisierungsschichten) mit dem Integrierter-Schaltkreis-Package 100, das die Metallisierungsstrukturen 112 der Umverteilungsstruktur 108 umfasst. Bei einigen Ausführungsformen können vor dem Montieren an dem Package-Substrat 200 passive Vorrichtungen, z. B. Vorrichtungen zur Oberflächenmontage (SMDs; nicht dargestellt), an dem Integrierter-Schaltkreis-Package 100 befestigt werden. Bei diesen Ausführungsformen können die passiven Vorrichtungen an die gleiche Fläche des Integrierter-Schaltkreis-Packages 100 wie die leitfähigen Verbindungselemente 114 gebondet werden. Bei einigen Ausführungsformen können die passiven Vorrichtungen (z. B. SMDs; nicht dargestellt) an dem Package-Substrat 200, z. B. an den Bondpads 202, befestigt werden.
  • Auf die leitfähigen Verbindungselemente 114 kann ein Epoxid-Flussmittel (nicht dargestellt) aufgebracht werden, bevor sie aufgeschmolzen werden, wobei zumindest ein Teil des Epoxid-Anteils des Epoxid-Flussmittels zurückbleibt, nachdem das Integrierter-Schaltkreis-Package 100 an dem Package-Substrat 200 befestigt worden ist. Dieser verbliebene Epoxid-Anteil kann als eine Unterfüllung zum Reduzieren von mechanischen Spannungen und zum Schützen von Verbindungsstellen fungieren, die durch das Aufschmelzen der leitfähigen Verbindungselemente 114 entstehen. Bei einigen Ausführungsformen kann eine Unterfüllung (nicht dargestellt) zwischen dem Integrierter-Schaltkreis-Package 100 und dem Package-Substrat 200 hergestellt werden, sodass sie die leitfähigen Verbindungselemente 114 umgibt. Die Unterfüllung kann mit einem Kapillarfluss-Verfahren hergestellt werden, nachdem das Integrierter-Schaltkreis-Package 100 befestigt worden ist, oder sie kann mit einem geeigneten Abscheidungsverfahren hergestellt werden, bevor das Integrierter-Schaltkreis-Package 100 befestigt wird.
  • 7 ist eine Schnittansicht des Integrierter-Schaltkreis-Packages 100 und eines Systems gemäß einigen weiteren Ausführungsformen, das das Integrierter-Schaltkreis-Package 100 implementiert. Diese Ausführungsform ist der Ausführungsform, die unter Bezugnahme auf 6 beschrieben worden ist, ähnlich, mit der Ausnahme, dass die Prozessorvorrichtung 10 und die Power-Gating-Vorrichtung 20 Vorderseite-an-Rückseite direktgebondet werden. Dadurch werden die Metallisierungsstrukturen 112 der Umverteilungsstruktur 108 (z. B. die VDD- und VSS-Leitungen) mit den Die-Verbindungselementen 26 verbunden, und sie werden durch die leitfähigen Durchkontaktierungen 30 mit der Prozessorvorrichtung 10 elektrisch verbunden.
  • Die Prozessorvorrichtung 10 und die Power-Gating-Vorrichtung 20 werden Vorderseite-an-Rückseite durch Hybridbondung direktgebondet, sodass die Vorderseite 10F der Prozessorvorrichtung 10 an die Rückseite 20B der Power-Gating-Vorrichtung 20 gebondet wird. Insbesondere wird die dielektrische Schicht 18 der Prozessorvorrichtung 10 durch Dielektrikum-Dielektrikum-Bondung an das Halbleitersubstrat 22 der Power-Gating-Vorrichtung 20 gebondet, ohne ein Haftmaterial (z. B. eine Die-Befestigungsschicht) zu verwenden, und eine Teilmenge der Die-Verbindungselemente 16A der Prozessorvorrichtung 10 wird durch Metall-Metall-Bondung an die leitfähigen Durchkontaktierungen 30 der Power-Gating-Vorrichtung 20 gebondet, ohne ein eutektisches Material (z. B. Lot) zu verwenden. Das Bonden kann ein Vorbonden und ein Tempern umfassen. Während des Vorbondens wird eine geringe Druckkraft aufgebracht, um die Power-Gating-Vorrichtung 20 gegen die Prozessorvorrichtung 10 zu pressen. Das Vorbonden wird bei einer niedrigen Temperatur durchgeführt, und nach dem Vorbonden werden die dielektrischen Schicht 18 und das Halbleitersubstrat 22 aneinandergebondet. Bei einigen Ausführungsformen entsteht ein Oxid, wie etwa ein systemeigenes Oxid, ein thermisches Oxid oder dergleichen, auf der Rückseite 20B der Power-Gating-Vorrichtung 20, wie etwa auf dem Halbleitersubstrat 22, und dieses Oxid wird für das Bonden verwendet. Dann wird die Bondfestigkeit in einem nachfolgenden Temperprozess verbessert, in dem die dielektrische Schicht 18 und das Halbleitersubstrat 22 bei einer hohen Temperatur getempert werden. Durch das Tempern entstehen Bondstellen, wie etwa Fusionsbondstellen, die die dielektrischen Schicht 18 und das Halbleitersubstrat 22 aneinanderbonden. Zum Beispiel können die Bondstellen kovalente Bondstellen zwischen dem Material der dielektrischen Schicht 18 und dem Material des Halbleitersubstrats 22 sein. Die Die-Verbindungselemente 16A und die leitfähigen Durchkontaktierungen 30 werden eins zu eins miteinander verbunden. Die Die-Verbindungselemente 16A und die leitfähigen Durchkontaktierungen 30 können nach dem Vorbonden in physischem Kontakt sein, oder sie können sich so ausdehnen, dass sie während des Temperns in physischen Kontakt kommen. Außerdem vermischt sich während des Temperns das Material der Die-Verbindungselemente 16A und der leitfähigen Durchkontaktierungen 30 (z. B. Kupfer), sodass auch Metall-Metall-Bondstellen entstehen. Daher sind die resultierenden Bondstellen zwischen der Prozessorvorrichtung 10 und der Power-Gating-Vorrichtung 20 Hybridbondstellen, die Dielektrikum-Dielektrikum-Bondstellen und Metall-Metall-Bondstellen umfassen.
  • 8 bis 16 sind Schnittansichten von Zwischenstufen während eines Prozesses zur Herstellung eines Systems gemäß einigen weiteren Ausführungsformen, das das Integrierter-Schaltkreis-Package 100 implementiert. Bei diesen Ausführungsformen wird das Integrierter-Schaltkreis-Package 100 vereinzelt und in eine Package-Komponente integriert. Gezeigt ist ein Verkappen von Vorrichtungen in nur einem Package-Bereich 302A, aber es dürfte wohlverstanden sein, dass jede Anzahl von Package-Bereichen gleichzeitig hergestellt werden kann. Der Package-Bereich 302A wird bei der späteren Bearbeitung zertrennt. Die vereinzelte Package-Komponente kann ein Fan-out-Package, wie etwa ein integriertes Fan-out-Package (InFO-Package), sein. Das Fan-out-Package wird dann an ein Package-Substrat montiert.
  • In 8 wird ein Trägersubstrat 302 bereitgestellt, und auf dem Trägersubstrat 302 wird eine Ablöseschicht 304 hergestellt. Das Trägersubstrat 302 kann ein Glas-Trägersubstrat, ein Keramik-Trägersubstrat oder dergleichen sein. Das Trägersubstrat 302 kann ein Wafer sein, sodass mehrere Packages gleichzeitig auf dem Trägersubstrat 302 hergestellt werden können. Die Ablöseschicht 304 kann aus einem Material auf Polymerbasis hergestellt werden, das zusammen mit dem Trägersubstrat 302 von den darüber befindlichen Strukturen, die in späteren Schritten hergestellt werden, entfernt werden kann. Bei einigen Ausführungsformen ist die Ablöseschicht 304 ein durch Wärme ablösbares Material auf Epoxidbasis, das beim Erwärmen sein Haftvermögen verliert, wie etwa ein LTHC-Ablösebelag (LTHC: Licht-Wärme-Umwandlung). Bei anderen Ausführungsformen kann die Ablöseschicht 304 ein Ultraviolett(UV)-Klebstoff sein, der sein Haftvermögen verliert, wenn er mit UV-Licht bestrahlt wird. Die Ablöseschicht 304 kann als eine Flüssigkeit verteilt werden und gehärtet werden, oder sie kann eine Laminatschicht, mit der das Trägersubstrat 302 beschichtet wird, oder dergleichen sein. Die Oberseite der Ablöseschicht 304 kann egalisiert werden und kann ein hohes Maß an Planarität haben.
  • In 9 kann auf der Ablöseschicht 304 eine Umverteilungsstruktur 306 hergestellt werden. Die Umverteilungsstruktur 306 kann aus ähnlichen Materialien und mit einem ähnlichen Verfahren wie die Umverteilungsstruktur 108 hergestellt werden, die unter Bezugnahme auf 4 beschrieben worden ist. Die Umverteilungsstruktur 306 umfasst dielektrische Schichten 308 und Metallisierungsstrukturen 310 (die gelegentlich als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet werden). Es können mehr oder weniger dielektrische Schichten 308 und Metallisierungsstrukturen 310 als dargestellt in der Umverteilungsstruktur 306 hergestellt werden. Die Umverteilungsstruktur 306 ist optional. Bei einigen Ausführungsformen wird statt der Umverteilungsstruktur 306 eine dielektrische Schicht ohne Metallisierungsstrukturen auf der Ablöseschicht 304 hergestellt.
  • In 10 werden leitfähige Durchkontaktierungen 312 so hergestellt, dass sie sich durch die oberste dielektrische Schicht 308 der Umverteilungsstruktur 306 erstrecken. Dadurch werden die leitfähigen Durchkontaktierungen 312 mit den Metallisierungsstrukturen 310 der Umverteilungsstruktur 306 verbunden. Die leitfähigen Durchkontaktierungen 312 sind optional und können weggelassen werden. Zum Beispiel können die leitfähigen Durchkontaktierungen 312 bei Ausführungsformen, bei denen die Umverteilungsstruktur 306 fehlt, weggelassen werden (oder auch nicht).
  • Als ein Beispiel zum Herstellen der leitfähigen Durchkontaktierungen 312 können Öffnungen in der obersten dielektrischen Schicht 308 der Umverteilungsstruktur 306 erzeugt werden. Dann wird eine Seedschicht über der Umverteilungsstruktur 306 hergestellt, z. B. auf der obersten dielektrischen Schicht 308 und auf Teilen der Metallisierungsstruktur 310, die von den Öffnungen in der obersten dielektrischen Schicht 308 freigelegt worden sind. Bei einigen Ausführungsformen ist die Seedschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mit einer Mehrzahl von Teilschichten sein kann, die aus unterschiedlichen Materialien hergestellt sind. Bei einer speziellen Ausführungsform umfasst die Seedschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seedschicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird auf der Seedschicht ein Fotoresist hergestellt, das anschließend strukturiert wird. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht den leitfähigen Durchkontaktierungen. Durch das Strukturieren werden Öffnungen durch das Fotoresist erzeugt, um die Seedschicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seedschicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen sein. Dann werden das Fotoresist und die Teile der Seedschicht entfernt, auf denen das leitfähige Material nicht abgeschieden worden ist. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, zum Beispiel unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden freigelegte Teile der Seedschicht zum Beispiel mit einem geeigneten Ätzprozess, wie etwa durch Nass- oder Trockenätzung, entfernt. Die verbliebenen Teile der Seedschicht und des leitfähigen Materials bilden die leitfähigen Durchkontaktierungen 312.
  • In 11 wird auf der Umverteilungsstruktur 306 (z. B. auf der obersten dielektrischen Schicht 308) ein vereinzeltes Integrierter-Schaltkreis-Package 100 platziert. Zum Herstellen des vereinzelten Integrierter-Schaltkreis-Packages 100 wird eine Zwischenstruktur erhalten, die der ähnlich ist, die unter Bezugnahme auf 3 beschrieben worden ist. Ein Vereinzelungsprozess wird durch Zersägen entlang Ritzgrabenbereichen z. B. um den Package-Bereich 102A (siehe 3) durchgeführt. Der Vereinzelungsprozess umfasst ein Zersägen der dielektrischen Schicht 104 und des Wafers 102. Bei dem Vereinzelungsprozess wird der Package-Bereich 102A (der die Prozessorvorrichtung 10 aufweist) von benachbarten Package-Bereichen (nicht dargestellt) des Wafers 102 getrennt, um ein Integrierter-Schaltkreis-Package 100 mit der Prozessorvorrichtung 10 herzustellen. Wie vorstehend dargelegt worden ist, wird die Power-Gating-Vorrichtung 20 Vorderseite-an-Vorderseite an die Prozessorvorrichtung 10 direktgebondet, ohne Lot zu verwenden. Das resultierende Integrierter-Schaltkreis-Package 100 weist somit kein Lot auf. Nach dem Vereinzeln grenzen die dielektrische Schicht 104 und die Prozessorvorrichtung 10 seitlich aneinander an.
  • In 12 wird ein Verkapselungsmaterial 314 auf und um die leitfähigen Durchkontaktierungen 312 und das Integrierter-Schaltkreis-Package 100 aufgebracht. Nach dem Aufbringen umgibt das Verkapselungsmaterial 314 die leitfähigen Durchkontaktierungen 312 und das Integrierter-Schaltkreis-Package 100. Das Verkapselungsmaterial 314 kann eine Formmasse, ein Epoxid oder dergleichen sein. Das Verkapselungsmaterial 314 kann durch Formpressen, Pressspritzen oder dergleichen über dem Trägersubstrat 302 aufgebracht werden, sodass das Integrierter-Schaltkreis-Package 100 und/oder die leitfähigen Durchkontaktierungen 312 vergraben oder verdeckt werden. Das Verkapselungsmaterial 314 kann in flüssiger oder halbflüssiger Form aufgebracht werden und kann anschließend gehärtet werden. Bei einigen Ausführungsformen ist das Verkapselungsmaterial 314 von dem Material der dielektrischen Schicht 104 verschieden. Dann kann ein Planarisierungsprozess an dem Verkapselungsmaterial 314 durchgeführt werden, um die leitfähigen Durchkontaktierungen 312 und das Integrierter-Schaltkreis-Package 100 freizulegen. Bei dem Planarisierungsprozess können die Materialien der leitfähigen Durchkontaktierungen 312, des Verkapselungsmaterials 314, der dielektrischen Schicht 104, der leitfähigen Durchkontaktierungen 106, des Halbleitersubstrats 22 und/oder der leitfähigen Durchkontaktierungen 30 so lange entfernt werden, bis die leitfähigen Durchkontaktierungen 30, 106 und 312 freiliegen. Nach dem Planarisierungsprozess sind Oberseiten der planarisierten Komponenten koplanar. Der Planarisierungsprozess kann zum Beispiel ein CMP-Prozess, ein Schleifprozess, ein Rückätzprozess oder dergleichen sein. Bei einigen Ausführungsformen kann der Planarisierungsprozess entfallen, zum Beispiel wenn die leitfähigen Durchkontaktierungen 30, 106 und 312 bereits freigelegt worden sind.
  • In 13 wird eine Umverteilungsstruktur 316 auf dem Verkapselungsmaterial 314, den leitfähigen Durchkontaktierungen 312 und dem Integrierter-Schaltkreis-Package 100 hergestellt. Die Umverteilungsstruktur 316 kann aus ähnlichen Materialien und mit einem ähnlichen Verfahren wie die Umverteilungsstruktur 108 hergestellt werden, die unter Bezugnahme auf 4 beschrieben worden ist. Die Umverteilungsstruktur 316 umfasst dielektrische Schichten 318 und Metallisierungsstrukturen 320 (die gelegentlich als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet werden). Es können mehr oder weniger dielektrische Schichten 318 und Metallisierungsstrukturen 320 als dargestellt in der Umverteilungsstruktur 316 hergestellt werden. Die Metallisierungsstrukturen 320 der Umverteilungsstruktur 316 werden mit den leitfähigen Durchkontaktierungen 30, 106 und 312 verbunden. Die Metallisierungsstrukturen 320 der Umverteilungsstruktur 316 umfassen Stromversorgungsquellenleitungen (VDD-Leitungen), Stromversorgungs-Erdleitungen (VSS-Leitungen) und Datensignalleitungen, die in einer ähnlichen Weise, wie sie unter Bezugnahme auf 4 beschrieben worden ist, mit der Prozessorvorrichtung 10 und der Power-Gating-Vorrichtung 20 elektrisch verbunden werden.
  • In 14 werden leitfähige Verbindungselemente 322 so hergestellt, dass sie mit den Metallisierungsstrukturen 320 der Umverteilungsstruktur 316 verbunden werden. Die leitfähigen Verbindungselemente 322 können aus ähnlichen Materialien und mit einem ähnlichen Verfahren wie die leitfähigen Verbindungselemente 114 hergestellt werden, die unter Bezugnahme auf 5 beschrieben worden sind. Zum Beispiel können die leitfähigen Verbindungselemente 322 auf UBMs der Umverteilungsstruktur 316 hergestellt werden.
  • In 15 wird eine Trägersubstrat-Ablösung durchgeführt, um das Trägersubstrat 302 von der Umverteilungsstruktur 306, z. B. von der untersten dielektrischen Schicht 308, abzulösen. Bei einigen Ausführungsformen wird bei der Ablösung Licht, wie etwa Laserlicht oder UV-Licht, auf die Ablöseschicht 304 projiziert, sodass sich die Ablöseschicht 304 durch die Wärme des Lichts zersetzt und das Trägersubstrat 302 entfernt werden kann. Dann wird die Struktur gewendet und z. B. auf einem Band platziert.
  • Weiterhin werden leitfähige Verbindungselemente 324 durch die unterste dielektrische Schicht 308 der Umverteilungsstruktur 306 hergestellt. Durch die unterste dielektrische Schicht 308 der Umverteilungsstruktur 306 können Öffnungen erzeugt werden, die Teile der Metallisierungsstrukturen 310 freilegen. Die Öffnungen können zum Beispiel durch Laserbohren, Ätzen oder dergleichen erzeugt werden. In den Öffnungen werden die leitfähigen Verbindungselemente 324 hergestellt, die dann mit freigelegten Teilen der Metallisierungsstrukturen 310 verbunden werden. Die leitfähigen Verbindungselemente 324 können aus ähnlichen Materialien und mit einem ähnlichen Verfahren wie die leitfähigen Verbindungselemente 114 hergestellt werden, die unter Bezugnahme auf 5 beschrieben worden sind.
  • In 16 wird ein Vereinzelungsprozess durch Zersägen entlang Ritzgrabenbereichen z. B. um den Package-Bereich 302A durchgeführt. Der Vereinzelungsprozess umfasst ein Zersägen der Umverteilungsstrukturen 306 und 316 und des Verkapselungsmaterials 314. Bei dem Vereinzelungsprozess wird der Package-Bereich 302A von benachbarten Package-Bereichen (nicht dargestellt) getrennt, um ein Integrierter-Schaltkreis-Package 300 herzustellen. Nach dem Vereinzeln grenzen die Umverteilungsstrukturen 306 und 316 (z. B. die dielektrischen Schichten 308 und 318) und das Verkapselungsmaterial 314 seitlich aneinander an.
  • An dem Integrierter-Schaltkreis-Package 300 kann ein weiteres Integrierter-Schaltkreis-Package 400 befestigt werden, um eine Package-on-Package-Struktur herzustellen. Das Integrierter-Schaltkreis-Package 400 kann ein Speicher-Package sein. Das Integrierter-Schaltkreis-Package 400 kann vor oder nach dem Vereinzeln des Integrierter-Schaltkreis-Packages 300 an dem Integrierter-Schaltkreis-Package 300 befestigt werden. Das Integrierter-Schaltkreis-Package 400 weist ein Substrat 402 und einen oder mehrere Dies 404 auf, die mit dem Substrat 402 verbunden sind. Bei einigen Ausführungsformen (nicht dargestellt) werden ein oder mehrere Stapel von Dies 404 mit dem Substrat 402 verbunden. Das Substrat 402 kann aus einem Halbleitermaterial wie Silizium, Germanium, Diamant oder dergleichen hergestellt werden. Bei einigen Ausführungsformen können auch Verbundmaterialien wie Siliziumgermanium, Siliziumcarbid, Galliumarsen, Indiumarsenid, Indiumphosphid, Siliziumgermaniumcarbid, Galliumarsenphosphid, Galliumindiumphosphid, Kombinationen davon und dergleichen verwendet werden. Außerdem kann das Substrat 402 ein SOI-Substrat sein. Im Allgemeinen umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, wie etwa epitaxiales Silizium, Germanium, Siliziumgermanium, SOI, Siliziumgermanium auf Isolator (SGOI) oder eine Kombination davon. Bei einer alternativen Ausführungsform basiert das Substrat 402 auf einem isolierenden Kern, wie etwa einem Kern aus glasfaserverstärktem Harz. Ein beispielhaftes Kernmaterial ist Glasfaser-Harz, wie etwa FR4. Alternativen für das Kernmaterial sind Bismaleimid-Triazin(BT)-Harz oder auch andere Leiterplatten(PCB)-Materialien oder -Schichten. Aufbauschichten, wie etwa eine Ajinomoto-Aufbauschicht (ABF), oder andere Schichtstoffe können ebenfalls für das Substrat 402 verwendet werden.
  • Das Substrat 402 kann aktive und passive Vorrichtungen (nicht dargestellt) aufweisen. Wie ein Fachmann erkennen dürfte, können viele verschiedene Vorrichtungen, wie etwa Transistoren, Kondensatoren, Widerstände, Kombinationen davon und dergleichen, zum Erfüllen von baulichen und Funktionsanforderungen an den Entwurf für das Integrierter-Schaltkreis-Package 400 verwendet werden. Die Vorrichtungen können mit allen geeigneten Verfahren hergestellt werden. Das Substrat 402 kann außerdem Metallisierungsschichten (nicht dargestellt) und Durchkontaktierungen aufweisen. Die Metallisierungsschichten können über den aktiven und passiven Vorrichtungen hergestellt werden, und sie sind so konzipiert, dass sie die verschiedenen Vorrichtungen zu funktionellen Schaltungen verbinden. Die Metallisierungsschichten können aus wechselnden Schichten aus einem dielektrischen Material (z. B. einem dielektrischen Low-k-Material) und einem leitfähigen Material (z. B. Kupfer) hergestellt werden, wobei Durchkontaktierungen die Schichten aus leitfähigem Material miteinander verbinden und mit jedem geeigneten Verfahren (wie etwa Abscheidung, Single-Damascene-Prozess, Dual-Damascene-Prozess oder dergleichen) hergestellt werden können. Bei einigen Ausführungsformen weist das Substrat 402 im Wesentlichen keine aktiven und passiven Vorrichtungen auf.
  • Das Substrat 402 kann außerdem Bondpads 406 auf einer Seite des Substrats 402 zum Verbinden mit den leitfähigen Verbindungselementen 324 aufweisen. Bei einigen Ausführungsformen werden die Bondpads 406 durch Erzeugen von Aussparungen (nicht dargestellt) in dielektrischen Schichten (nicht dargestellt) auf der Seite des Substrats 402 hergestellt. Die Aussparungen können so erzeugt werden, dass die Bondpads 406 in die dielektrischen Schichten eingebettet werden können. Bei anderen Ausführungsformen werden die Aussparungen weggelassen, da die Bondpads 406 auf der dielektrischen Schicht hergestellt werden. Bei einigen Ausführungsformen weisen die Bondpads 406 eine dünne Seedschicht (nicht dargestellt) auf, die aus Kupfer, Titan, Nickel, Gold, Palladium oder dergleichen oder einer Kombination davon hergestellt ist. Über der dünnen Seedschicht kann das leitfähige Material für die Bondpads 406 abgeschieden werden. Das leitfähige Material kann mit einem elektrochemischen Plattierungsprozess, einem stromlosen Plattierungsprozess, CVD, ALD, PVD oder dergleichen oder einer Kombination davon abgeschieden werden. Bei einer Ausführungsform ist das leitfähige Material für die Bondpads 406 Kupfer, Wolfram, Aluminium, Silber, Gold oder dergleichen oder eine Kombination davon.
  • Bei einer Ausführungsform sind die Bondpads 406 UBMs, die drei Schichten aus leitfähigen Materialien umfassen, wie etwa eine Schicht aus Titan, eine Schicht aus Kupfer und eine Schicht aus Nickel. Die Bondpads 406 können zum Beispiel aus Kupfer hergestellt werden, können auf einer Schicht aus Titan (nicht dargestellt) hergestellt werden und können einen Nickelüberzug haben, was die Haltbarkeit des Integrierter-Schaltkreis-Packages 400 verbessern kann, was besonders vorteilhaft sein kann, wenn das Integrierter-Schaltkreis-Package 400 eine Speichervorrichtung, wie etwa ein DRAM-Modul, ist. Ein Fachmann dürfte jedoch erkennen, dass es zahlreiche geeignete Anordnungen von Materialien und Schichten, wie etwa eine Anordnung Chrom / Chrom-Kupfer-Legierung / Kupfer / Gold, eine Anordnung Titan / Titan-Wolfram / Kupfer oder eine Anordnung Kupfer / Nickel / Gold, gibt, die für die Herstellung der Bondpads 406 geeignet sind. Alle geeigneten Materialien oder Materialschichten, die für die Bondpads 406 verwendet werden können, sollen vollständig innerhalb des Umfangs der vorliegenden Anmeldung liegen.
  • Bei der dargestellten Ausführungsform werden die Dies 404 durch leitfähige Kontakthügel mit dem Substrat 402 verbunden, aber es können auch andere Verbindungen, wie etwa Drahtverbindungen, verwendet werden. Bei einer Ausführungsform sind die Dies 404 gestapelte Speicher-Dies. Die Dies 404 können zum Beispiel leistungsarme (LP) Speichermodule mit doppelter Datenrate (DDR) sein, wie etwa LPDDR1, LPDDR2, LPDDR3, LPDDR4 oder dergleichen.
  • Die Dies 404 und die Drahtverbindungen (falls vorhanden) können mit einem Formmaterial 410 verkapselt werden. Das Formmaterial 410 kann zum Beispiel durch Formpressen auf den Dies 404 und den Drahtverbindungen geformt werden. Bei einigen Ausführungsformen ist das Formmaterial 410 eine Formmasse, ein Polymer, ein Epoxid, ein Siliziumoxid-Füllmaterial oder dergleichen oder eine Kombination davon. Zum Härten des Formmaterials 410 kann ein Härtungsprozess durchgeführt werden, der eine thermische Härtung, eine UV-Härtung oder dergleichen oder eine Kombination davon sein kann. Bei einigen Ausführungsformen werden die Dies 404 in dem Formmaterial 410 vergraben, und nach dem Härten des Formmaterials 410 wird ein Planarisierungsprozess, wie etwa ein Schleifprozess, durchgeführt, um überschüssige Teile des Formmaterials 410 zu entfernen und eine im Wesentlichen planare Oberfläche für das Integrierter-Schaltkreis-Package 400 bereitzustellen.
  • Nach der Herstellung des Integrierter-Schaltkreis-Packages 400 wird dieses mittels der leitfähigen Verbindungselemente 324 an dem Integrierter-Schaltkreis-Package 300 befestigt. Die leitfähigen Verbindungselemente 324 können durch Aufschmelzen mit den Bondpads 406 verbunden werden. Dadurch können die Dies 404 über die leitfähigen Verbindungselemente 324, die leitfähigen Durchkontaktierungen 312 und die Umverteilungsstrukturen 306 und 316 mit dem Integrierter-Schaltkreis-Package 100 elektrisch verbunden werden.
  • Bei einigen Ausführungsformen wird ein Lotresist (nicht dargestellt) auf der Seite des Substrats 402 hergestellt, die den Dies 404 gegenüberliegt. Die leitfähigen Verbindungselemente 324 können in Öffnungen in dem Lotresist angeordnet werden, um mit leitfähigen Strukturelementen (z. B. den Bondpads 406) in dem Substrat 402 verbunden zu werden. Das Lotresist kann zum Schützen von Bereichen des Substrats 402 gegen äußere Beschädigung verwendet werden.
  • Bei einigen Ausführungsformen wird auf die leitfähigen Verbindungselemente 324 ein Epoxid-Flussmittel (nicht dargestellt) aufgebracht, bevor sie aufgeschmolzen werden, wobei zumindest ein Teil des Epoxid-Anteils des Epoxid-Flussmittels zurückbleibt, nachdem das Integrierter-Schaltkreis-Package 400 an der Umverteilungsstruktur 306 befestigt worden ist.
  • Bei einigen Ausführungsformen wird eine Unterfüllung (nicht dargestellt) zwischen der Umverteilungsstruktur 306 und dem Substrat 402 so hergestellt, dass sie die leitfähigen Verbindungselemente 324 umgibt. Die Unterfüllung kann mechanische Spannungen reduzieren und Verbindungsstellen schützen, die durch das Aufschmelzen der leitfähigen Verbindungselemente 324 entstehen. Die Unterfüllung kann mit einem Kapillarfluss-Verfahren hergestellt werden, nachdem das Integrierter-Schaltkreis-Package 400 befestigt worden ist, oder sie kann mit einem geeigneten Abscheidungsverfahren hergestellt werden, bevor das Integrierter-Schaltkreis-Package 400 befestigt wird. Bei Ausführungsformen, bei denen das Epoxid-Flussmittel aufgebracht wird, kann es als die Unterfüllung fungieren.
  • Die Package-on-Package-Struktur wird dann gewendet und unter Verwendung der leitfähigen Verbindungselemente 322 an einem Package-Substrat 200 befestigt. Das Package-Substrat 200 kann dem Package-Substrat 200 ähnlich sein, das unter Bezugnahme auf 6 beschrieben worden ist. Zum Beispiel kann das Package-Substrat 200 Bondpads 202 aufweisen, die mit den leitfähigen Verbindungselementen 322 verbunden werden.
  • 17 ist eine Schnittansicht eines Integrierter-Schaltkreis-Packages 100 und eines Systems gemäß einigen weiteren Ausführungsformen, das das Integrierter-Schaltkreis-Package 100 implementiert. Diese Ausführungsform ist der Ausführungsform ähnlich, die unter Bezugnahme auf 16 beschrieben worden ist, mit der Ausnahme, dass die Prozessorvorrichtung 10 und die Power-Gating-Vorrichtung 20 Vorderseite-an-Rückseite direktgebondet werden, ähnlich wie bei der Hybridbondung, die unter Bezugnahme auf 7 beschrieben worden ist. Die Metallisierungsstrukturen 320 der Umverteilungsstruktur 316 (z. B. die VDD- und VSS-Leitungen) werden dadurch mit den Die-Verbindungselementen 26 verbunden und werden durch die leitfähigen Durchkontaktierungen 30 mit der Prozessorvorrichtung 10 elektrisch verbunden.
  • 18 ist eine Schnittansicht eines Integrierter-Schaltkreis-Packages 100 und eines Systems gemäß einigen weiteren Ausführungsformen, das das Integrierter-Schaltkreis-Package 100 implementiert. Diese Ausführungsform ist der Ausführungsform ähnlich, die unter Bezugnahme auf 16 beschrieben worden ist, mit der Ausnahme, dass die Umverteilungsstruktur 306, die leitfähigen Durchkontaktierungen 312 und das Integrierter-Schaltkreis-Package 400 weggelassen sind.
  • 19 ist eine Schnittansicht eines Integrierter-Schaltkreis-Packages 100 und eines Systems gemäß einigen weiteren Ausführungsformen, das das Integrierter-Schaltkreis-Package 100 implementiert. Diese Ausführungsform ist der Ausführungsform ähnlich, die unter Bezugnahme auf 17 beschrieben worden ist, mit der Ausnahme, dass die Umver-teilungsstruktur 306, die leitfähigen Durchkontaktierungen 312 und das Integrierter-Schaltkreis-Package 400 weggelassen sind.
  • 20 bis 25 sind Schnittansichten von Zwischenstufen während eines Prozesses zur Herstellung eines Integrierter-Schaltkreis-Packages 500 gemäß einigen Ausführungsformen. Das Integrierter-Schaltkreis-Package 500 wird durch Aufeinanderstapeln mehrerer Ebenen von Halbleitervorrichtungen hergestellt, die jeweils in einem Verkapselungsmaterial verkapselt werden. Gezeigt ist ein Verkappen von Vorrichtungen in nur einem Package-Bereich 502A, aber es dürfte wohlverstanden sein, dass jede Anzahl von Package-Bereichen gleichzeitig hergestellt werden kann. Der Package-Bereich 502A wird bei der späteren Bearbeitung zertrennt. Die vereinzelte Package-Komponente kann ein Mehrstapel-Package (MUST-Package) sein. Das MUST-Package wird dann an ein Package-Substrat montiert.
  • In 20 wird ein Trägersubstrat 502 bereitgestellt, und auf dem Trägersubstrat 502 wird eine Ablöseschicht 504 hergestellt. Das Trägersubstrat 502 kann aus ähnlichen Materialien und mit einem ähnlichen Verfahren wie das Trägersubstrat 302 hergestellt werden, das unter Bezugnahme auf 8 beschrieben worden ist. Die Ablöseschicht 504 kann aus ähnlichen Materialien und mit einem ähnlichen Verfahren wie die Ablöseschicht 304 hergestellt werden, die unter Bezugnahme auf 8 beschrieben worden ist. Dann wird eine Prozessorvorrichtung 10, die der unter Bezugnahme auf 1 beschriebenen Prozessorvorrichtung 10 ähnlich ist (die z. B. ein Halbleitersubstrat 12, eine Verbindungsstruktur 14, Die-Verbindungselemente 16 und eine dielektrische Schicht 18 aufweist), auf der Ablöseschicht 504 platziert.
  • In 21 wird ein Verkapselungsmaterial 506 auf und um die Prozessorvorrichtung 10 aufgebracht. Das Verkapselungsmaterial 506 kann aus ähnlichen Materialien und mit einem ähnlichen Verfahren wie das Verkapselungsmaterial 314 hergestellt werden, das unter Bezugnahme auf 12 beschrieben worden ist. Dann kann bei Bedarf ein Planarisierungsprozess an dem Verkapselungsmaterial 506 durchgeführt werden, um die Die-Verbindungselemente 16 freizulegen.
  • In 22 wird eine Umverteilungsstruktur 510 auf dem Verkapselungsmaterial 506 und der Prozessorvorrichtung 10 hergestellt. Die Umverteilungsstruktur 510 kann aus ähnlichen Materialien und mit einem ähnlichen Verfahren wie die Umverteilungsstruktur 108 hergestellt werden, die unter Bezugnahme auf 4 beschrieben worden ist. Die Umverteilungsstruktur 510 umfasst dielektrische Schichten 512 und Metallisierungsstrukturen 514 (die gelegentlich als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet werden). Es können mehr oder weniger dielektrische Schichten 512 und Metallisierungsstrukturen 514 als dargestellt in der Umverteilungsstruktur 510 hergestellt werden. Die Metallisierungsstrukturen 514 der Umverteilungsstruktur 510 werden mit den Die-Verbindungselementen 16 der Prozessorvorrichtung 10 verbunden.
  • In 23 werden leitfähige Durchkontaktierungen 516 so hergestellt, dass sie sich durch die oberste dielektrische Schicht 512 der Umverteilungsstruktur 510 erstrecken. Die leitfähigen Durchkontaktierungen 516 können aus ähnlichen Materialien und mit einem ähnlichen Verfahren wie die leitfähigen Durchkontaktierungen 312 hergestellt werden, die unter Bezugnahme auf 10 beschrieben worden sind.
  • Auf der Umverteilungsstruktur 510 (z. B. auf der obersten dielektrischen Schicht 512) werden eine oder mehrere Power-Gating-Vorrichtungen 20 platziert. Die Power-Gating-Vorrichtungen 20 können jeweils der unter Bezugnahme auf 1 beschriebenen Power-Gating-Vorrichtung 20 ähnlich sein (die z. B. ein Halbleitersubstrat 22, eine Verbindungsstruktur 24, Die-Verbindungselemente 26 und eine dielektrische Schicht 28 aufweist). Die Power-Gating-Vorrichtungen 20 werden über die Umverteilungsstrukturen des MUST-Packages mit der Prozessorvorrichtung 10 elektrisch verbunden, sodass sich die Herstellung der leitfähigen Durchkontaktierungen 30 (siehe 1) erübrigt. Dadurch können die Herstellungskosten für die Power-Gating-Vorrichtungen 20 gesenkt werden.
  • In 24 wird ein Verkapselungsmaterial 518 auf und um die Power-Gating-Vorrichtungen 20 und die leitfähigen Durchkontaktierungen 516 aufgebracht. Das Verkapselungsmaterial 518 kann aus ähnlichen Materialien und mit einem ähnlichen Verfahren wie das Verkapselungsmaterial 314 hergestellt werden, das unter Bezugnahme auf 12 beschrieben worden ist. Dann kann bei Bedarf ein Planarisierungsprozess an dem Verkapselungsmaterial 518 durchgeführt werden, um die leitfähigen Durchkontaktierungen 516 und die Die-Verbindungselemente 26 freizulegen.
  • 25 bis 28 sind Schnittansichten von Zwischenstufen während eines Prozesses zur Herstellung eines Systems gemäß einigen Ausführungsformen, das das Integrierter-Schaltkreis-Package 500 implementiert. Bei diesen Ausführungsformen wird das Integrierter-Schaltkreis-Package 500 so weiterbearbeitet, dass es eine Umverteilungsstruktur aufweist, und es wird direkt an ein Package-Substrat montiert.
  • In 25 wird eine Umverteilungsstruktur 520 auf dem Verkapselungsmaterial 518 und den Power-Gating-Vorrichtungen 20 hergestellt. Die Umverteilungsstruktur 520 kann aus ähnlichen Materialien und mit einem ähnlichen Verfahren wie die Umverteilungsstruktur 108 hergestellt werden, die unter Bezugnahme auf 4 beschrieben worden ist. Die Umverteilungsstruktur 520 umfasst dielektrische Schichten 522 und Metallisierungsstrukturen 524 (die gelegentlich als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet werden). Es können mehr oder weniger dielektrische Schichten 522 und Metallisierungsstrukturen 524 als dargestellt in der Umverteilungsstruktur 520 hergestellt werden. Die Metallisierungsstrukturen 524 der Umverteilungsstruktur 520 werden mit den leitfähigen Durchkontaktierungen 516 und den Die-Verbindungselementen 26 der Power-Gating-Vorrichtungen 20 verbunden. Dadurch wird die Prozessorvorrichtung 10 über die leitfähigen Durchkontaktierungen 516 und die Metallisierungsstrukturen 524 der Umverteilungsstruktur 510 mit den Metallisierungsstrukturen 524 elektrisch verbunden.
  • Die Metallisierungsstrukturen 524 der Umverteilungsstruktur 520 umfassen Stromversorgungsquellenleitungen (VDD-Leitungen), Stromversorgungs-Erdleitungen (VSS-Leitungen) und Datensignalleitungen, die mit Eingangsanschlüssen der Power-Gating-Vorrichtungen 20 elektrisch verbunden werden. Die Metallisierungsstrukturen 524 der Umverteilungsstruktur 520 umfassen außerdem Leitungen, die die leitfähigen Durchkontaktierungen 516 mit Ausgangsanschlüssen der Power-Gating-Vorrichtungen 20 elektrisch verbinden. Dadurch wird eine erste Teilmenge der Schaltkreisblöcke der Prozessorvorrichtung 10 über die Power-Gating-Vorrichtung 20 und die leitfähigen Durchkontaktierungen 516 mit den VDD- und VSS-Leitungen elektrisch verbunden. Dadurch kann die erste Teilmenge der Schaltkreisblöcke von der Power-Gating-Vorrichtung 20 ein- und ausgeschaltet werden. Eine zweite Teilmenge der Schaltkreisblöcke der Prozessorvorrichtung 10 wird über die leitfähigen Durchkontaktierungen 516 unter Umgehung der Power-Gating-Vorrichtung 20 mit den VDD- und VSS-Leitungen elektrisch verbunden. Dadurch wird die zweite Teilmenge der Schaltkreisblöcke permanent mit Strom und Erde elektrisch verbunden. Die zweite Teilmenge der Schaltkreisblöcke kann wesentliche Schaltkreisblöcke umfassen, die stets eingeschaltet sind. Die Datensignalleitungen werden mit der Prozessorvorrichtung 10 und der Power-Gating-Vorrichtung 20 elektrisch verbunden. Die Prozessorvorrichtung 10 kann Steuersignale über die Datensignalleitungen an die Power-Gating-Vorrichtung 20 senden und kann Strom-/Erdungssignale von der Power-Gating-Vorrichtung 20 über die Datensignalleitungen empfangen.
  • In 26 werden leitfähige Verbindungselemente 526 so hergestellt, dass sie mit den Metallisierungsstrukturen 524 der Umverteilungsstruktur 520 verbunden werden. Die leitfähigen Verbindungselemente 526 können aus ähnlichen Materialien und mit einem ähnlichen Verfahren wie die leitfähigen Verbindungselemente 114 hergestellt werden, die unter Bezugnahme auf 5 beschrieben worden sind.
  • In 27 wird eine Trägersubstrat-Ablösung durchgeführt, um das Trägersubstrat 502 von der Umverteilungsstruktur 510, z. B. von der untersten dielektrischen Schicht 512, abzulösen. Bei einigen Ausführungsformen wird bei der Ablösung Licht, wie etwa Laserlicht oder UV-Licht, auf die Ablöseschicht 504 projiziert, sodass sich die Ablöseschicht 504 durch die Wärme des Lichts zersetzt und das Trägersubstrat 502 entfernt werden kann. Dann wird die Struktur gewendet und z. B. auf einem Band platziert.
  • In 28 wird ein Vereinzelungsprozess durch Zersägen entlang Ritzgrabenbereichen z. B. um den Package-Bereich 502A durchgeführt. Der Vereinzelungsprozess umfasst ein Zersägen der Umverteilungsstrukturen 510 und 520 und der Verkapselungsmaterialien 506 und 518. Bei dem Vereinzelungsprozess wird der Package-Bereich 502A von benachbarten Package-Bereichen (nicht dargestellt) getrennt, um ein Integrierter-Schaltkreis-Package 500 herzustellen. Nach dem Vereinzeln grenzen die Umverteilungsstrukturen 510 und 520 (z. B. die dielektrischen Schichten 512 und 522) und die Verkapselungsmaterialien 506 und 518 seitlich aneinander an.
  • Dann wird das Integrierter-Schaltkreis-Package 500 unter Verwendung der leitfähigen Verbindungselemente 526 an einem Package-Substrat 200 befestigt. Das Package-Substrat 200 kann dem Package-Substrat 200 ähnlich sein, das unter Bezugnahme auf 6 beschrieben worden ist. Zum Beispiel kann das Package-Substrat 200 Bondpads 202 aufweisen, die mit den leitfähigen Verbindungselementen 526 verbunden werden.
  • 29 bis 34 sind Schnittansichten von Zwischenstufen während eines Prozesses zur Herstellung eines Systems gemäß einigen Ausführungsformen, das das Integrierter-Schaltkreis-Package 500 implementiert. Bei diesen Ausführungsformen wird das Integrierter-Schaltkreis-Package 500 vereinzelt und in eine Package-Komponente integriert. Gezeigt ist ein Verkappen von Vorrichtungen in nur einem Package-Bereich 602A, aber es dürfte wohlverstanden sein, dass jede Anzahl von Package-Bereichen gleichzeitig hergestellt werden kann. Der Package-Bereich 602A wird bei der späteren Bearbeitung zertrennt. Die vereinzelte Package-Komponente kann ein Fan-out-Package, wie etwa ein integriertes Fan-out-Package (InFO-Package), sein. Das Fan-out-Package wird dann an ein Package-Substrat montiert.
  • In 29 wird ein Trägersubstrat 602 bereitgestellt, und auf dem Trägersubstrat 602 wird eine Ablöseschicht 604 hergestellt. Das Trägersubstrat 602 kann aus ähnlichen Materialien und mit einem ähnlichen Verfahren wie das Trägersubstrat 302 hergestellt werden, das unter Bezugnahme auf 8 beschrieben worden ist. Die Ablöseschicht 604 kann aus ähnlichen Materialien und mit einem ähnlichen Verfahren wie die Ablöseschicht 304 hergestellt werden, die unter Bezugnahme auf 8 beschrieben worden ist.
  • Auf der Ablöseschicht 604 kann eine Umverteilungsstruktur 606 hergestellt werden. Die Umverteilungsstruktur 606 kann aus ähnlichen Materialien und mit einem ähnlichen Verfahren wie die Umverteilungsstruktur 108 hergestellt werden, die unter Bezugnahme auf 4 beschrieben worden ist. Die Umverteilungsstruktur 606 umfasst dielektrische Schichten 608 und Metallisierungsstrukturen 610 (die gelegentlich als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet werden). Es können mehr oder weniger dielektrische Schichten 608 und Metallisierungsstrukturen 610 als dargestellt in der Umverteilungsstruktur 606 hergestellt werden. Die Umverteilungsstruktur 606 ist optional. Bei einigen Ausführungsformen wird statt der Umverteilungsstruktur 606 eine dielektrische Schicht ohne Metallisierungsstrukturen auf der Ablöseschicht 604 hergestellt.
  • In 30 werden leitfähige Durchkontaktierungen 612 so hergestellt, dass sie sich durch die oberste dielektrische Schicht 608 der Umverteilungsstruktur 606 erstrecken. Dadurch werden die leitfähigen Durchkontaktierungen 612 mit den Metallisierungsstrukturen 610 der Umverteilungsstruktur 606 verbunden. Die leitfähigen Durchkontaktierungen 612 können aus ähnlichen Materialien und mit einem ähnlichen Verfahren wie die leitfähigen Durchkontaktierungen 312 hergestellt werden, die unter Bezugnahme auf 10 beschrieben worden sind. Die leitfähigen Durchkontaktierungen 612 sind optional und können weggelassen werden. Die leitfähigen Durchkontaktierungen 612 können bei Ausführungsformen, bei denen die Umverteilungsstruktur 606 fehlt, weggelassen werden (oder auch nicht).
  • Auf der Umverteilungsstruktur 606 (z. B. auf der obersten dielektrischen Schicht 608) wird benachbart zu den leitfähigen Durchkontaktierungen 612 ein vereinzeltes Integrierter-Schaltkreis-Package 500 platziert. Zum Herstellen des vereinzelten Integrierter-Schaltkreis-Packages 500 wird eine Zwischenstruktur erhalten, die der ähnlich ist, die unter Bezugnahme auf 24 beschrieben worden ist. Eine Trägersubstrat-Ablösung wird durchgeführt, um die Zwischenstruktur von dem Trägersubstrat 502 (siehe 24) abzulösen. Dann wird ein Vereinzelungsprozess durch Zersägen entlang Ritzgrabenbereichen z. B. um den Package-Bereich 502A (siehe 24) durchgeführt. Der Vereinzelungsprozess umfasst ein Zersägen der Umverteilungsstruktur 510 und der Verkappungsmaterialien 506 und 518. Bei dem Vereinzelungsprozess wird der Package-Bereich 502A von benachbarten Package-Bereichen (nicht dargestellt) des Wafers 102 getrennt, um ein Integrierter-Schaltkreis-Package 500 herzustellen. Nach dem Vereinzeln grenzen die Umverteilungsstruktur 510 (z. B. die dielektrischen Schichten 512) und die Verkappungsmaterialien 506 und 518 seitlich aneinander an.
  • In 31 wird ein Verkapselungsmaterial 614 auf und um die leitfähigen Durchkontaktierungen 612 und das Integrierter-Schaltkreis-Package 500 aufgebracht. Das Verkapselungsmaterial 614 kann aus ähnlichen Materialien und mit einem ähnlichen Verfahren wie das Verkapselungsmaterial 314 hergestellt werden, das unter Bezugnahme auf 12 beschrieben worden ist. Bei einigen Ausführungsformen ist das Verkapselungsmaterial 614 von den Verkappungsmaterialien 506 und 518 verschieden. Bei Bedarf kann ein Planarisierungsprozess an dem Verkapselungsmaterial 614 durchgeführt werden, um die Die-Verbindungselemente 516 und 612 freizulegen.
  • In 32 wird eine Umverteilungsstruktur 616 auf dem Verkapselungsmaterial 614, den leitfähigen Durchkontaktierungen 612 und dem Integrierter-Schaltkreis-Package 500 hergestellt. Die Umverteilungsstruktur 616 kann aus ähnlichen Materialien und mit einem ähnlichen Verfahren wie die Umverteilungsstruktur 108 hergestellt werden, die unter Bezugnahme auf 4 beschrieben worden ist. Die Umverteilungsstruktur 616 umfasst dielektrische Schichten 618 und Metallisierungsstrukturen 620 (die gelegentlich als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet werden). Es können mehr oder weniger dielektrische Schichten 618 und Metallisierungsstrukturen 620 als dargestellt in der Umverteilungsstruktur 616 hergestellt werden. Die Metallisierungsstrukturen 620 der Umverteilungsstruktur 616 werden mit den Die-Verbindungselementen 26 und den leitfähigen Durchkontaktierungen 516 und 612 verbunden. Die Metallisierungsstrukturen 620 der Umverteilungsstruktur 616 umfassen Stromversorgungsquellenleitungen (VDD-Leitungen), Stromversorgungs-Erdleitungen (VSS-Leitungen) und Datensignalleitungen, die in einer ähnlichen Weise, wie sie unter Bezugnahme auf 4 beschrieben worden ist, mit der Prozessorvorrichtung 10 und der Power-Gating-Vorrichtung 20 elektrisch verbunden werden.
  • Leitfähige Verbindungselemente 622 werden verbunden mit den Metallisierungsstrukturen 620 der Umverteilungsstruktur 616 hergestellt. Die leitfähigen Verbindungselemente 622 können aus ähnlichen Materialien und mit einem ähnlichen Verfahren wie die leitfähigen Verbindungselemente 114 hergestellt werden, die unter Bezugnahme auf 5 beschrieben worden ist. Zum Beispiel können die leitfähigen Verbindungselemente 622 auf UBMs der Umverteilungsstruktur 616 hergestellt werden.
  • In 33 wird eine Trägersubstrat-Ablösung durchgeführt, um das Trägersubstrat 602 von der Umverteilungsstruktur 606, z. B. von der untersten dielektrischen Schicht 608, abzulösen. Bei einigen Ausführungsformen wird bei der Ablösung Licht, wie etwa Laserlicht oder UV-Licht, auf die Ablöseschicht 604 projiziert, sodass sich die Ablöseschicht 604 durch die Wärme des Lichts zersetzt und das Trägersubstrat 602 entfernt werden kann. Dann wird die Struktur gewendet und z. B. auf einem Band platziert.
  • Weiterhin werden leitfähige Verbindungselemente 624 durch die unterste dielektrische Schicht 608 der Umverteilungsstruktur 606 hergestellt. Durch die unterste dielektrische Schicht 608 der Umverteilungsstruktur 606 können Öffnungen erzeugt werden, die Teile der Metallisierungsstrukturen 610 freilegen. Die Öffnungen können zum Beispiel durch Laserbohren, Ätzen oder dergleichen erzeugt werden. In den Öffnungen werden die leitfähigen Verbindungselemente 624 hergestellt, die dann mit freigelegten Teilen der Metallisierungsstrukturen 610 verbunden werden. Die leitfähigen Verbindungselemente 624 können aus ähnlichen Materialien und mit einem ähnlichen Verfahren wie die leitfähigen Verbindungselemente 114 hergestellt werden, die unter Bezugnahme auf 5 beschrieben worden sind.
  • In 34 wird ein Vereinzelungsprozess durch Zersägen entlang Ritzgrabenbereichen z. B. um den Package-Bereich 602A durchgeführt. Der Vereinzelungsprozess umfasst ein Zersägen der Umverteilungsstrukturen 606 und 616 und des Verkapselungsmaterials 614. Bei dem Vereinzelungsprozess wird der Package-Bereich 602A von benachbarten Package-Bereichen (nicht dargestellt) getrennt, um ein Integrierter-Schaltkreis-Package 600 herzustellen. Nach dem Vereinzeln grenzen die Umverteilungsstrukturen 606 und 616 (z. B. die dielektrischen Schichten 608 und 618) und das Verkapselungsmaterial 614 seitlich aneinander an.
  • An dem Integrierter-Schaltkreis-Package 600 kann ein weiteres Integrierter-Schaltkreis-Package 400 befestigt werden, um eine Package-on-Package-Struktur herzustellen. Das Integrierter-Schaltkreis-Package 400 kann vor oder nach dem Vereinzeln des Integrierter-Schaltkreis-Packages 600 an dem Integrierter-Schaltkreis-Package 600 befestigt werden. Das Integrierter-Schaltkreis-Package 400 kann dem Integrierter-Schaltkreis-Package 400 ähnlich sein, das unter Bezugnahme auf 16 beschrieben worden ist. Zum Beispiel kann das Integrierter-Schaltkreis-Package 400 Bondpads 406 aufweisen, die mit den leitfähigen Verbindungselementen 624 verbunden werden.
  • Die Package-on-Package-Struktur wird dann gewendet und unter Verwendung der leitfähigen Verbindungselemente 622 an einem Package-Substrat 200 befestigt. Das Package-Substrat 200 kann dem Package-Substrat 200 ähnlich sein, das unter Bezugnahme auf 6 beschrieben worden ist. Zum Beispiel kann das Package-Substrat 200 Bondpads 202 aufweisen, die mit den leitfähigen Verbindungselementen 622 verbunden werden.
  • 35 bis 40 sind Schnittansichten von Zwischenstufen während eines Prozesses zur Herstellung eines Integrierter-Schaltkreis-Packages 700 gemäß einigen weiteren Ausführungsformen. Das Integrierter-Schaltkreis-Package 700 wird durch Vereinzeln der Prozessorvorrichtungen 10 und der Power-Gating-Vorrichtungen 20 und Integrieren dieser Vorrichtungen in eine Package-Komponente hergestellt. Gezeigt ist ein Verkappen von Vorrichtungen in nur einem Package-Bereich 702A, aber es dürfte wohlverstanden sein, dass jede Anzahl von Package-Bereichen gleichzeitig hergestellt werden kann. Der Package-Bereich 702A wird bei der späteren Bearbeitung zertrennt. Die vereinzelte Package-Komponente kann ein Fan-out-Package, wie etwa ein integriertes Fan-out-Package (InFO-Package), sein. Das Fan-out-Package wird dann an ein Package-Substrat montiert.
  • In 35 wird ein Trägersubstrat 702 bereitgestellt, und auf dem Trägersubstrat 702 wird eine Ablöseschicht 704 hergestellt. Das Trägersubstrat 702 kann aus ähnlichen Materialien und mit einem ähnlichen Verfahren wie das Trägersubstrat 302 hergestellt werden, das unter Bezugnahme auf 8 beschrieben worden ist. Die Ablöseschicht 704 kann aus ähnlichen Materialien und mit einem ähnlichen Verfahren wie die Ablöseschicht 304 hergestellt werden, die unter Bezugnahme auf 8 beschrieben worden ist. Dann werden leitfähige Durchkontaktierungen 706 auf der Ablöseschicht 704 so hergestellt, dass sie sich von der Ablöseschicht 704 weg erstrecken. Die leitfähigen Durchkontaktierungen 706 können aus ähnlichen Materialien und mit einem ähnlichen Verfahren wie die leitfähigen Durchkontaktierungen 312 hergestellt werden, die unter Bezugnahme auf 10 beschrieben worden sind.
  • Dann wird eine Prozessorvorrichtung 10, die der unter Bezugnahme auf 1 beschriebenen Prozessorvorrichtung 10 ähnlich ist (die z. B. ein Halbleitersubstrat 12, eine Verbindungsstruktur 14, Die-Verbindungselemente 16 und eine dielektrische Schicht 18 aufweist), auf der Ablöseschicht 704, benachbart zu den leitfähigen Durchkontaktierungen 706, platziert. Bei dieser Ausführungsform weist die Prozessorvorrichtung 10 weiterhin leitfähige Durchkontaktierungen 708 auf, die so hergestellt sind, dass sie sich durch das Halbleitersubstrat 12 erstrecken. Die leitfähigen Durchkontaktierungen 708 werden mit Metallisierungsstrukturen der Verbindungsstruktur 14 elektrisch verbunden.
  • In 36 wird ein Verkapselungsmaterial 710 auf und um die leitfähigen Durchkontaktierungen 706 und die Prozessorvorrichtung 10 aufgebracht. Das Verkapselungsmaterial 710 kann aus ähnlichen Materialien und mit einem ähnlichen Verfahren wie das Verkapselungsmaterial 314 hergestellt werden, das unter Bezugnahme auf 12 beschrieben worden ist. Dann kann bei Bedarf ein Planarisierungsprozess an dem Verkapselungsmaterial 710 durchgeführt werden, um die Die-Verbindungselemente 16 und die leitfähigen Durchkontaktierungen 706 freizulegen.
  • In 37 wird eine Umverteilungsstruktur 712 auf dem Verkapselungsmaterial 710, den leitfähigen Durchkontaktierungen 706 und der Prozessorvorrichtung 10 hergestellt. Die Umverteilungsstruktur 712 kann aus ähnlichen Materialien und mit einem ähnlichen Verfahren wie die Umverteilungsstruktur 108 hergestellt werden, die unter Bezugnahme auf 4 beschrieben worden ist. Die Umverteilungsstruktur 712 umfasst dielektrische Schichten 714 und Metallisierungsstrukturen 716 (die gelegentlich als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet werden). Es können mehr oder weniger dielektrische Schichten 714 und Metallisierungsstrukturen 716 als dargestellt in der Umverteilungsstruktur 712 hergestellt werden. Die Metallisierungsstrukturen 716 der Umverteilungsstruktur 712 werden mit den Die-Verbindungselementen 16 und den leitfähigen Durchkontaktierungen 706 verbunden.
  • Leitfähige Verbindungselemente 718 werden verbunden mit den Metallisierungsstrukturen 716 der Umverteilungsstruktur 712 hergestellt. Die leitfähigen Verbindungselemente 718 können aus ähnlichen Materialien und mit einem ähnlichen Verfahren wie die leitfähigen Verbindungselemente 114 hergestellt werden, die unter Bezugnahme auf 5 beschrieben worden ist. Zum Beispiel können die leitfähigen Verbindungselemente 718 auf UBMs der Umverteilungsstruktur 712 hergestellt werden.
  • In 38 wird eine Trägersubstrat-Ablösung durchgeführt, um das Trägersubstrat 702 von der Prozessorvorrichtung 10 abzulösen. Bei einigen Ausführungsformen wird bei der Ablösung Licht, wie etwa Laserlicht oder UV-Licht, auf die Ablöseschicht 704 projiziert, sodass sich die Ablöseschicht 704 durch die Wärme des Lichts zersetzt und das Trägersubstrat 702 entfernt werden kann. Dann wird die Struktur gewendet und z. B. auf einem Band platziert.
  • Eine Umverteilungsstruktur 720 wird auf dem Verkapselungsmaterial 710, den leitfähigen Durchkontaktierungen 706 und der Prozessorvorrichtung 10 hergestellt. Die Umverteilungsstruktur 720 kann aus ähnlichen Materialien und mit einem ähnlichen Verfahren wie die Umverteilungsstruktur 108 hergestellt werden, die unter Bezugnahme auf 4 beschrieben worden ist. Die Umverteilungsstruktur 720 umfasst dielektrische Schichten 722 und Metallisierungsstrukturen 724 (die gelegentlich als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet werden). Es können mehr oder weniger dielektrische Schichten 722 und Metallisierungsstrukturen 724 als dargestellt in der Umverteilungsstruktur 720 hergestellt werden. Die Metallisierungsstrukturen 724 der Umverteilungsstruktur 720 werden mit den leitfähigen Durchkontaktierungen 706 und 708 verbunden.
  • In 39 wird eine Power-Gating-Vorrichtung 20, die der unter Bezugnahme auf 1 beschriebenen Power-Gating-Vorrichtung 20 ähnlich ist (die z. B. ein Halbleitersubstrat 22, eine Verbindungsstruktur 24 und Die-Verbindungselemente 26 aufweist), mit leitfähigen Verbindungselementen 726 an der Umverteilungsstruktur 720 befestigt. Die Power-Gating-Vorrichtung 20 wird über die Umverteilungsstrukturen 712 und 720 (z. B. die Metallisierungsstrukturen 716 und 724) mit der Prozessorvorrichtung 10 elektrisch verbunden, sodass sich die Herstellung der leitfähigen Durchkontaktierungen 30 (siehe 1) erübrigt. Außerdem kann die dielektrische Schicht 28 (siehe 1) ebenfalls von der Power-Gating-Vorrichtung 20 weggelassen werden. Dadurch können die Herstellungskosten für die Power-Gating-Vorrichtung 20 gesenkt werden.
  • Bei einigen Ausführungsformen wird die Power-Gating-Vorrichtung 20 an leitfähigen Kontakthügeln, wie etwa Mikrobumps, befestigt. Zum Beispiel können Die-Verbindungselemente 728 so hergestellt werden, dass sie sich durch die unterste dielektrische Schicht 722 der Umverteilungsstruktur 720 erstrecken. Als ein Beispiel zum Herstellen der Die-Verbindungselemente 728 können Öffnungen durch die unterste dielektrische Schicht 722 der Umverteilungsstruktur 720 erzeugt werden, sodass Teile der Metallisierungsstrukturen 724 freigelegt werden. Die Öffnungen können zum Beispiel durch Laserbohren, Ätzen oder dergleichen erzeugt werden. Die Die-Verbindungselemente 728 können in den Öffnungen plattiert oder abgeschieden werden, und sie werden mit freigelegten Teilen der Metallisierungsstrukturen 724 verbunden. Leitfähige Verbindungselemente 726 werden so hergestellt, dass sie jeweilige Paare von Die-Verbindungselementen 26 und 728 verbinden. Die leitfähigen Verbindungselemente 726 können aus ähnlichen Materialien und mit einem ähnlichen Verfahren wie die leitfähigen Verbindungselemente 114 hergestellt werden, die unter Bezugnahme auf 5 beschrieben worden sind. Bei dieser Ausführungsform zeigt die Rückseite der Prozessorvorrichtung 10 zu der Vorderseite der Power-Gating-Vorrichtung 20.
  • Die Metallisierungsstrukturen 716 der Umverteilungsstruktur 712 umfassen Stromversorgungsquellenleitungen (VDD-Leitungen), Stromversorgungs-Erdleitungen (VSS-Leitungen) und Datensignalleitungen. Eine erste Teilmenge der VDD- und VSS-Leitungen wird mit den Die-Verbindungselementen 16 der Prozessorvorrichtung 10 verbunden. Dadurch wird eine erste Teilmenge der Schaltkreisblöcke der Prozessorvorrichtung 10 unter Umgehung der Power-Gating-Vorrichtung 20 mit den VDD- und VSS-Leitungen elektrisch verbunden. Dadurch wird die erste Teilmenge der Schaltkreisblöcke permanent mit Strom und Erde verbunden. Die erste Teilmenge der Schaltkreisblöcke kann wesentliche Schaltkreisblöcke umfassen, die stets eingeschaltet sind. Eine zweite Teilmenge der Schaltkreisblöcke der VDD- und VSS-Leitungen wird über die leitfähigen Durchkontaktierungen 706 und die Metallisierungsstrukturen 724 der Umverteilungsstruktur 720 mit Eingangsanschlüssen der Power-Gating-Vorrichtung 20 elektrisch verbunden. Die Metallisierungsstrukturen 724 der Umverteilungsstruktur 720 umfassen außerdem Leitungen, die die Prozessorvorrichtung 10 mit Ausgangsanschlüssen der Power-Gating-Vorrichtung 20 elektrisch verbinden. Dadurch wird eine zweite Teilmenge der Schaltkreisblöcke der Prozessorvorrichtung 10 über die Power-Gating-Vorrichtung 20, die Umverteilungsstruktur 720 und die leitfähigen Durchkontaktierungen 706 und 708 mit den VDD- und VSS-Leitungen elektrisch verbunden. Dadurch kann die zweite Teilmenge der Schaltkreisblöcke von der Power-Gating-Vorrichtung 20 ein- und ausgeschaltet werden. Bei einigen Ausführungsformen werden einige der leitfähigen Durchkontaktierungen 708 mit Datensignalleitungen der Umverteilungsstruktur 720 verbunden. Die Datensignalleitungen werden mit der Prozessorvorrichtung 10 und der Power-Gating-Vorrichtung 20 elektrisch verbunden. Die Prozessorvorrichtung 10 kann Steuersignale über die Datensignalleitungen an die Power-Gating-Vorrichtung 20 senden und kann Strom-/Erdungssignale von der Power-Gating-Vorrichtung 20 über die Datensignalleitungen empfangen.
  • Dann wird eine Unterfüllung 730 zwischen der Power-Gating-Vorrichtung 20 und der Umverteilungsstruktur 720 so hergestellt, dass sie die leitfähigen Verbindungselemente 726 umgibt. Die Unterfüllung 730 kann mit einem Kapillarfluss-Verfahren hergestellt werden, nachdem die Power-Gating-Vorrichtung 20 befestigt worden ist, oder sie kann mit einem geeigneten Abscheidungsverfahren hergestellt werden, bevor die Power-Gating-Vorrichtung 20 befestigt wird.
  • Auf der und um die Power-Gating-Vorrichtung 20 und auf der und um die Unterfüllung 730 wird ein Verkapselungsmaterial 732 hergestellt. Das Verkapselungsmaterial 732 kann aus ähnlichen Materialien und mit einem ähnlichen Verfahren wie das Verkapselungsmaterial 314 hergestellt werden, das unter Bezugnahme auf 12 beschrieben worden ist. Bei Bedarf kann ein Planarisierungsprozess an dem Verkapselungsmaterial 710 durchgeführt werden, um die Power-Gating-Vorrichtung 20 freizulegen.
  • In 40 wird ein Vereinzelungsprozess durch Zersägen entlang Ritzgrabenbereichen z. B. um den Package-Bereich 702A durchgeführt. Der Vereinzelungsprozess umfasst ein Zersägen der Umverteilungsstrukturen 712 und 720 und der Verkapselungsmaterialien 710 und 732. Bei dem Vereinzelungsprozess wird der Package-Bereich 702A von benachbarten Package-Bereichen (nicht dargestellt) getrennt, um ein Integrierter-Schaltkreis-Package 700 herzustellen. Nach dem Vereinzeln grenzen die Umverteilungsstrukturen 712 und 720 (z. B. die dielektrischen Schichten 714 und 722) und die Verkapselungsmaterialien 710 und 732 seitlich aneinander an.
  • Dann wird das Integrierter-Schaltkreis-Package 700 unter Verwendung der leitfähigen Verbindungselemente 718 an einem Package-Substrat 200 befestigt. Das Package-Substrat 200 kann dem Package-Substrat 200 ähnlich sein, das unter Bezugnahme auf 6 beschrieben worden ist. Zum Beispiel kann das Package-Substrat 200 Bondpads 202 aufweisen, die mit den leitfähigen Verbindungselementen 718 verbunden werden.
  • 41 ist eine Schnittansicht eines Integrierter-Schaltkreis-Packages 700 gemäß einigen weiteren Ausführungsformen. Diese Ausführungsformen sind der Ausführungsform ähnlich, die unter Bezugnahme auf 40 beschrieben worden ist, mit der Ausnahme, dass die Vorderseite der Prozessorvorrichtung 10 zu der Vorderseite der Power-Gating-Vorrichtung 20 zeigt. Dadurch wird die Metallisierungsstrukturen 724 der Umverteilungsstruktur 720 (z. B. VDD- und VSS-Leitungen) direkt mit den Die-Verbindungselementen 116 verbunden. Die leitfähigen Durchkontaktierungen 706 und 708 werden somit für Datensignalleitungen verwendet.
  • Ausführungsformen können verschiedene Vorzüge erzielen. Durch Herstellen von Integrierter-Schaltkreis-Packages mit Power-Gating-Vorrichtungen 20, die von den Prozessorvorrichtungen 10 getrennt sind, kann die Power-Gating-Vorrichtung 20 mit größeren aktiven Vorrichtungen als die Prozessorvorrichtung 10 hergestellt werden. Dadurch können Schalttransistoren eines größeren Technologieknotens für die Stromversorgung verwendet werden. Schalttransistoren eines großen Technologieknotens können größere Stromstöße aufnehmen und einen kleineren Spannungsabfall (z. B. IR-Abfall) haben, wenn die Schaltkreisblöcke der Prozessorvorrichtung 10 eingeschaltet sind, und sie können außerdem einen geringeren Leistungsverlust haben. Dadurch kann der Energieverbrauch der resultierenden Integrierter-Schaltkreis-Packages gesenkt werden.
  • Es können noch weitere Elemente und Verfahren verwendet werden. Zum Beispiel können Prüfstrukturen zur Unterstützung bei der Verifikationsprüfung einer 3D-Verkappung oder von 3DIC-Vorrichtungen verwendet werden. Die Prüfstrukturen können zum Beispiel Prüfpads, die in einer Umverteilungsschicht oder auf einem Substrat hergestellt sind und die Prüfung der 3D-Verkappung oder 3DIC-Bauelemente ermöglichen, die Verwendung von Sonden und/oder Sondenkarten und dergleichen umfassen. Die Verifikationsprüfung kann an Zwischenstrukturen sowie an Endstrukturen durchgeführt werden. Außerdem können die hier offenbarten Strukturen und Verfahren in Verbindung mit Prüfmethodologien verwendet werden, die eine Zwischenverifikation von erwiesenermaßen guten Dies umfassen, um die Ausbeute zu steigern und die Kosten zu senken.
  • Bei einer Ausführungsform weist eine Vorrichtung Folgendes auf: einen Prozessor-Die mit Schaltkreisblöcken, wobei die Schaltkreisblöcke aktive Vorrichtungen eines ersten Technologieknotens umfassen; einen Power-Gating-Die mit Stromhalbleitervorrichtungen eines zweiten Technologieknotens, wobei der zweite Technologieknoten größer als der erste Technologieknoten ist; und eine erste Umverteilungsstruktur mit ersten Metallisierungsstrukturen, wobei die ersten Metallisierungsstrukturen Stromversorgungsquellenleitungen und Stromversorgungs-Erdleitungen umfassen, wobei eine erste Teilmenge der Schaltkreisblöcke über die Stromhalbleitervorrichtungen mit den Stromversorgungsquellenleitungen und den Stromversorgungs-Erdleitungen elektrisch verbunden ist und eine zweite Teilmenge der Schaltkreisblöcke permanent mit den Stromversorgungsquellenleitungen und den Stromversorgungs-Erdleitungen elektrisch verbunden ist, wobei der Prozessor-Die und der Power-Gating-Die durch Dielektrikum-Dielektrikum-Bondstellen und Metall-Metall-Bondstellen direkt aneinander gebondet sind und die Vorrichtung ferner Folgendes aufweist: eine leitfähige Durchkontaktierung, die mit dem Prozessor-Die und den ersten Metallisierungsstrukturen der ersten Umverteilungsstruktur verbunden ist; und eine dielektrische Schicht, die die leitfähige Durchkontaktierung und den Power-Gating-Die umgibt, wobei die dielektrische Schicht und der Power-Gating-Die zwischen der ersten Umverteilungsstruktur und dem Prozessor-Die angeordnet sind, wobei die erste Umverteilungsstruktur, die dielektrische Schicht und der Prozessor-Die seitlich aneinander angrenzen.
  • Bei einigen Ausführungsformen weist die Vorrichtung weiterhin Folgendes auf: ein Package-Substrat; und ein leitfähiges Verbindungselement, das mit dem Package-Substrat und den ersten Metallisierungsstrukturen der ersten Umverteilungsstruktur verbunden ist. Bei einigen Ausführungsformen der Vorrichtung werden der Prozessor-Die und der Power-Gating-Die durch Dielektrikum-Dielektrikum-Bondstellen und Metall-Metall-Bondstellen direktgebondet, wobei die Vorrichtung weiterhin Folgendes aufweist: eine leitfähige Durchkontaktierung, die mit dem Prozessor-Die und den ersten Metallisierungsstrukturen der ersten Umverteilungsstruktur verbunden ist; eine dielektrische Schicht, die die leitfähige Durchkontaktierung und den Power-Gating-Die umgibt, wobei die dielektrische Schicht und der Power-Gating-Die jeweils zwischen der ersten Umverteilungsstruktur und dem Prozessor-Die angeordnet sind, wobei die dielektrische Schicht und der Prozessor-Die seitlich aneinander angrenzen; und ein Verkapselungsmaterial, das den Prozessor-Die und die dielektrische Schicht umgibt, wobei das Verkapselungsmaterial und die erste Umverteilungsstruktur seitlich aneinander angrenzen. Bei einigen Ausführungsformen der Vorrichtung, sind die ersten Metallisierungsstrukturen der ersten Umverteilungsstruktur mit dem Power-Gating-Die verbunden, wobei die Vorrichtung weiterhin Folgendes aufweist: eine zweite Umverteilungsstruktur, die zwischen dem Prozessor-Die und dem Power-Gating-Die angeordnet ist, wobei die zweite Umverteilungsstruktur zweite Metallisierungsstrukturen umfasst, wobei der Prozessor-Die mit den zweiten Metallisierungsstrukturen verbunden ist; ein erstes Verkapselungsmaterial, das den Power-Gating-Die umgibt; eine leitfähige Durchkontaktierung, die sich durch das erste Verkapselungsmaterial erstreckt, wobei die leitfähige Durchkontaktierung mit den ersten Metallisierungsstrukturen der ersten Umverteilungsstruktur und den zweiten Metallisierungsstrukturen der zweiten Umverteilungsstruktur verbunden ist; und ein zweites Verkapselungsmaterial, das den Prozessor-Die umgibt, wobei das zweite Verkapselungsmaterial, die zweite Umverteilungsstruktur, das erste Verkapselungsmaterial und die erste Umverteilungsstruktur seitlich aneinander angrenzen. Bei einigen Ausführungsformen der Vorrichtung sind die ersten Metallisierungsstrukturen der ersten Umverteilungsstruktur mit dem Power-Gating-Die verbunden, wobei die Vorrichtung weiterhin Folgendes aufweist: eine zweite Umverteilungsstruktur, die zwischen dem Prozessor-Die und dem Power-Gating-Die angeordnet ist, wobei die zweite Umverteilungsstruktur zweite Metallisierungsstrukturen umfasst, wobei der Prozessor-Die mit den zweiten Metallisierungsstrukturen verbunden ist; ein erstes Verkapselungsmaterial, das den Power-Gating-Die umgibt; eine leitfähige Durchkontaktierung, die sich durch das erste Verkapselungsmaterial erstreckt, wobei die leitfähige Durchkontaktierung mit den ersten Metallisierungsstrukturen der ersten Umverteilungsstruktur und den zweiten Metallisierungsstrukturen der zweiten Umverteilungsstruktur verbunden ist; ein zweites Verkapselungsmaterial, das den Prozessor-Die umgibt, wobei das zweite Verkapselungsmaterial, die zweite Umverteilungsstruktur und das erste Verkapselungsmaterial seitlich aneinander angrenzen; und ein drittes Verkapselungsmaterial, das das zweite Verkapselungsmaterial, die zweite Umverteilungsstruktur und das erste Verkapselungsmaterial umgibt, wobei das dritte Verkapselungsmaterial und die erste Umverteilungsstruktur seitlich aneinander angrenzen. Bei einigen Ausführungsformen der Vorrichtung sind die ersten Metallisierungsstrukturen der ersten Umverteilungsstruktur mit dem Prozessor-Die verbunden, wobei die Vorrichtung weiterhin Folgendes aufweist: eine zweite Umverteilungsstruktur, die zwischen dem Prozessor-Die und dem Power-Gating-Die angeordnet ist, wobei die zweite Umverteilungsstruktur zweite Metallisierungsstrukturen aufweist, wobei die zweiten Metallisierungsstrukturen mit dem Prozessor-Die und dem Power-Gating-Die verbunden sind; ein erstes Verkapselungsmaterial, das den Prozessor-Die umgibt; eine leitfähige Durchkontaktierung, die sich durch das erste Verkapselungsmaterial erstreckt, wobei die leitfähige Durchkontaktierung mit den ersten Metallisierungsstrukturen der ersten Umverteilungsstruktur und den zweiten Metallisierungsstrukturen der zweiten Umverteilungsstruktur verbunden ist; und ein zweites Verkapselungsmaterial, das den Power-Gating-Die umgibt, wobei das zweite Verkapselungsmaterial, das erste Verkapselungsmaterial, die zweite Umverteilungsstruktur und die erste Umverteilungsstruktur seitlich aneinander angrenzen. Bei einigen Ausführungsformen der Vorrichtung ist der Power-Gating-Die so betreibbar, dass er während der Laufzeit ein Steuersignal von dem Prozessor-Die empfängt und in Reaktion auf das Steuersignal einen der ersten Teilmenge der Schaltkreisblöcke des Prozessor-Dies ein- oder ausschaltet. Bei einigen Ausführungsformen der Vorrichtung sind die aktiven Vorrichtungen des Prozessor-Dies komplementäre Metalloxidhalbleitervorrichtungen, und die Stromhalbleitervorrichtungen des Power-Gating-Dies sind Bipolartransistor-Vorrichtungen mit isoliertem Gate oder Doppeldiffusions-Metalloxidhalbleitervorrichtungen.
  • Bei einer Ausführungsform weist eine Vorrichtung Folgendes auf: einen Prozessor-Die mit Schaltkreisblöcken, wobei die Schaltkreisblöcke aktive Vorrichtungen eines ersten Technologieknotens umfassen; einen Power-Gating-Die, der durch Dielektrikum-Dielektrikum-Bondstellen und Metall-Metall-Bondstellen an den Prozessor-Die direktgebondet ist, wobei der Power-Gating-Die Stromhalbleitervorrichtungen eines zweiten Technologieknotens umfasst, wobei der zweite Technologieknoten größer als der erste Technologieknoten ist, wobei die Stromhalbleitervorrichtungen mit einer ersten Teilmenge der Schaltkreisblöcke elektrisch verbunden sind; eine dielektrische Schicht, die den Power-Gating-Die umgibt; erste leitfähige Durchkontaktierungen, die sich durch die dielektrische Schicht erstrecken, wobei die ersten leitfähigen Durchkontaktierungen mit einer zweiten Teilmenge der Schaltkreisblöcke elektrisch verbunden sind; eine erste Umverteilungsstruktur mit ersten Metallisierungsstrukturen, wobei die ersten Metallisierungsstrukturen Stromversorgungsquellenleitungen umfassen, die mit den ersten leitfähigen Durchkontaktierungen und dem Power-Gating-Die verbunden sind; ein Package-Substrat; und erste leitfähige Verbindungselemente, die das Package-Substrat mit den ersten Metallisierungsstrukturen der ersten Umverteilungsstruktur verbinden.
  • Bei einigen Ausführungsformen der Vorrichtung grenzen der Prozessor-Die, die dielektrische Schicht und die erste Umverteilungsstruktur seitlich aneinander. Bei einigen Ausführungsformen der Vorrichtung grenzen der Prozessor-Die und die dielektrische Schicht seitlich aneinander, wobei die Vorrichtung weiterhin Folgendes aufweist: ein Verkapselungsmaterial, das den Prozessor-Die und die dielektrische Schicht umgibt, wobei das Verkapselungsmaterial und die erste Umverteilungsstruktur seitlich aneinander angrenzen. Bei einigen Ausführungsformen weist die Vorrichtung weiterhin Folgendes auf: eine zweite Umverteilungsstruktur mit zweiten Metallisierungsstrukturen, wobei das Verkapselungsmaterial zwischen der ersten Umverteilungsstruktur und der zweiten Umverteilungsstruktur angeordnet ist; zweite leitfähige Durchkontaktierungen, die sich durch das Verkapselungsmaterial erstrecken, wobei die zweiten leitfähigen Durchkontaktierungen mit den zweiten Metallisierungsstrukturen der zweiten Umverteilungsstruktur und den ersten Metallisierungsstrukturen der ersten Umverteilungsstruktur verbunden sind; ein Speicher-Package; und zweite leitfähige Verbindungselemente, die das Speicher-Package mit den zweiten Metallisierungsstrukturen der zweiten Umverteilungsstruktur verbinden. Bei einigen Ausführungsformen der Vorrichtung sind die aktiven Vorrichtungen des Prozessor-Dies komplementäre Metalloxidhalbleitervorrichtungen, und die Stromhalbleitervorrichtungen des Power-Gating-Dies sind Bipolartransistor-Vorrichtungen mit isoliertem Gate oder Doppeldiffusions-Metalloxidhalbleitervorrichtungen. Bei einigen Ausführungsformen der Vorrichtung sind der Prozessor-Die und der Power-Gating-Die Vorderseite-an-Vorderseite direktgebondet. Bei einigen Ausführungsformen der Vorrichtung sind der Prozessor-Die und der Power-Gating-Die Vorderseite-an-Rückseite direktgebondet.
  • Bei einer Ausführungsform weist ein Verfahren die folgenden Schritte auf: Bonden eines Power-Gating-Dies an einen Wafer, wobei der Wafer einen Prozessor-Die aufweist, wobei der Power-Gating-Die und der Prozessor-Die aktive Vorrichtungen mit unterschiedlichen Abständen umfassen, wobei der Power-Gating-Die erste leitfähige Durchkontaktierungen aufweist; Herstellen einer dielektrischen Schicht um den Power-Gating-Die und auf dem Wafer; Strukturieren von Öffnungen in der ersten dielektrischen Schicht, wobei die Öffnungen Die-Verbindungselemente des Prozessor-Dies freilegen; Plattieren eines leitfähigen Materials in den Öffnungen und auf den Die-Verbindungselementen; Planarisieren des leitfähigen Materials, um zweite leitfähige Durchkontaktierungen in den Öffnungen herzustellen, wobei durch das Planarisieren die ersten leitfähigen Durchkontaktierungen des Power-Gating-Dies freigelegt werden; und Zersägen der dielektrischen Schicht und des Wafers, um den Prozessor-Die zu vereinzeln.
  • Bei einigen Ausführungsformen umfasst das Verfahren weiterhin Folgendes: vor dem Zersägen Herstellen einer Umverteilungsstruktur auf dem Power-Gating-Die, der dielektrischen Schicht und den zweiten leitfähigen Durchkontaktierungen, wobei das Zersägen ein Zersägen der Umverteilungsstruktur umfasst. Bei einigen Ausführungsformen umfasst das Verfahren nach dem Zersägen weiterhin Folgendes: Verkapseln des Power-Gating-Dies und der dielektrischen Schicht mit einem Verkapselungsmaterial; und Herstellen einer Umverteilungsstruktur auf dem Verkapselungsmaterial, dem Power-Gating-Die, der dielektrischen Schicht und den zweiten leitfähigen Durchkontaktierungen. Bei einigen Ausführungsformen des Verfahrens umfasst der Power-Gating-Die aktive Vorrichtungen eines größeren Technologieknotens als dem des Prozessor-Dies.

Claims (20)

  1. Vorrichtung aufweisend: einen Prozessor-Die (10), der Schaltkreisblöcke aufweist, wobei die Schaltkreisblöcke aktive Vorrichtungen eines ersten Technologieknotens aufweisen; einen Power-Gating-Die (20), der Stromhalbleitervorrichtungen eines zweiten Technologieknotens aufweist, wobei der zweite Technologieknoten größer als der erste Technologieknoten ist; und eine erste Umverteilungsstruktur (108) mit ersten Metallisierungsstrukturen (112), wobei die ersten Metallisierungsstrukturen Stromversorgungsquellenleitungen, VSS, und Stromversorgungs-Erdleitungen, VDD, umfassen, wobei eine erste Teilmenge der Schaltkreisblöcke über die Stromhalbleitervorrichtungen mit den Stromversorgungsquellenleitungen, VSS, und den Stromversorgungs-Erdleitungen, VDD, elektrisch verbunden ist und eine zweite Teilmenge der Schaltkreisblöcke mit den Stromversorgungsquellenleitungen, VSS, und den Stromversorgungs-Erdleitungen, VDD, permanent elektrisch verbunden ist, wobei der Prozessor-Die (10) und der Power-Gating-Die (20) durch Dielektrikum-Dielektrikum-Bondstellen und Metall-Metall-Bondstellen direkt aneinander gebondet sind und die Vorrichtung ferner Folgendes aufweist: eine erste leitfähige Durchkontaktierung (106), die mit dem Prozessor-Die (10) und den ersten Metallisierungsstrukturen (112) der ersten Umverteilungsstruktur (108) verbunden ist; und eine dielektrische Schicht (104), die die erste leitfähige Durchkontaktierung (106) und den Power-Gating-Die (20) umgibt, wobei die dielektrische Schicht (104) und der Power-Gating-Die (20) zwischen der ersten Umverteilungsstruktur (108) und dem Prozessor-Die (10) angeordnet sind, wobei die erste Umverteilungsstruktur (108), die dielektrische Schicht (104) und der Prozessor-Die (10) seitlich aneinander angrenzen.
  2. Vorrichtung nach Anspruch 1, ferner aufweisend: ein Package-Substrat (200); und ein leitfähiges Verbindungselement (114), das mit dem Package-Substrat (200) und den ersten Metallisierungsstrukturen (112) der ersten Umverteilungsstruktur (108) verbunden ist.
  3. Vorrichtung nach Anspruch 1 oder 2, wobei eine dielektrische Schicht (18) an einer Vorderseite (10F) der Prozessorvorrichtung (10) durch Dielektrikum-Dielektrikum-Bondstellen an eine dielektrische Schicht (28) an einer Vorderseite (20F) der Power-Gating-Vorrichtung (20) gebondet ist, ohne ein Haftmaterial zu verwenden, wobei eine Teilmenge von Die-Verbindungselementen (16A) in der dielektrischen Schicht (18) der Prozessorvorrichtung (10) durch Metall-Metall-Bondstellen an Die-Verbindungselemente (26) der Power-Gating-Vorrichtung (20) gebondet ist, ohne ein eutektisches Material zu verwenden.
  4. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die Vorrichtung ferner Folgendes aufweist: ein Verkapselungsmaterial (314), das den Prozessor-Die und die dielektrische Schicht (18) umgibt, wobei das Verkapselungsmaterial (314) und die erste Umverteilungsstruktur (108) seitlich aneinander angrenzen.
  5. Vorrichtung nach Anspruch 3, wobei die Teilmenge von Die-Verbindungselementen (16A) in der dielektrischen Schicht (18) an der Vorderseite (10F) der Prozessorvorrichtung (10) angeordnet ist und die Die-Verbindungselemente (26) in der dielektrischen Schicht (28) an der Vorderseite der Power-Gating-Vorrichtung (20) angeordnet sind.
  6. Vorrichtung nach einem der Ansprüche 1 bis 5, wobei die Vorrichtung ferner Folgendes aufweist: eine zweite Umverteilungsstruktur (306), die an einer Rückseite des Prozessor-Dies (10) angeordnet ist, wobei die zweite Umverteilungsstruktur (306) zweite Metallisierungsstrukturen (310) umfasst, wobei der Prozessor-Die (10) mit den zweiten Metallisierungsstrukturen (310) verbunden ist; ein Verkapselungsmaterial (314), das den Prozessor-Die (10) umgibt, wobei das Verkapselungsmaterial (314) und die zweite Umverteilungsstruktur (306) seitlich aneinander angrenzen.
  7. Vorrichtung nach Anspruch 6, wobei die Vorrichtung ferner Folgendes aufweist: eine zweite leitfähige Durchkontaktierung (312), die sich durch das Verkapselungsmaterial (314) erstreckt, wobei die zweite leitfähige Durchkontaktierung (312) mit den ersten Metallisierungsstrukturen (112, 320) der ersten Umverteilungsstruktur (108, 316) und den zweiten Metallisierungsstrukturen (320) der zweiten Umverteilungsstruktur (316) verbunden ist.
  8. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei der Power-Gating-Die so betreibbar ist, dass er während der Laufzeit ein Steuersignal von dem Prozessor-Die empfängt und in Reaktion auf das Steuersignal einen der ersten Teilmenge der Schaltkreisblöcke des Prozessor-Dies ein- oder ausschaltet.
  9. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die aktiven Vorrichtungen des Prozessor-Dies (10) komplementäre Metalloxidhalbleitervorrichtungen sind und die Stromhalbleitervorrichtungen des Power-Gating-Dies (20) Bipolartransistor-Vorrichtungen mit isoliertem Gate oder Doppeldiffusions-Metalloxidhalbleitervorrichtungen sind.
  10. Vorrichtung aufweisend: einen Prozessor-Die (10) mit Schaltkreisblöcken, wobei die Schaltkreisblöcke aktive Vorrichtungen eines ersten Technologieknotens aufweisen; einen Power-Gating-Die (20), der durch Dielektrikum-Dielektrikum-Bondstellen und Metall-Metall-Bondstellen direkt an den Prozessor-Die (10) gebondet ist, wobei der Power-Gating-Die (20) Stromhalbleitervorrichtungen eines zweiten Technologieknotens aufweist, wobei der zweite Technologieknoten größer als der erste Technologieknoten ist, wobei die Stromhalbleitervorrichtungen mit einer ersten Teilmenge der Schaltkreisblöcke elektrisch gekoppelt sind; eine dielektrische Schicht (104), die den Power-Gating-Die (20) umgibt; erste leitfähige Durchkontaktierungen (106), die sich durch die dielektrische Schicht (104) erstrecken, wobei die ersten leitfähigen Durchkontaktierungen (106) mit einer zweiten Teilmenge der Schaltkreisblöcke elektrisch gekoppelt sind; eine erste Umverteilungsstruktur (108, 316), die erste Metallisierungsstrukturen (112, 318) aufweist, wobei die ersten Metallisierungsstrukturen (112,318) Stromversorgungsquellenleitungen, Vss, umfassen, die mit den ersten leitfähigen Durchkontaktierungen (106) und dem Power-Gating-Die (20) verbunden sind; ein Package-Substrat (200); und erste leitfähige Verbindungselemente (114), die das Package-Substrat (200) mit den ersten Metallisierungsstrukturen (112, 318) der ersten Umverteilungsstruktur (108, 316) verbinden.
  11. Vorrichtung nach Anspruch 10, wobei der Prozessor-Die (10), die dielektrische Schicht (104) und die erste Umverteilungsstruktur (108, 316) seitlich aneinander angrenzen.
  12. Vorrichtung nach Anspruch 10, wobei der Prozessor-Die (10) und die dielektrische Schicht (104) seitlich aneinander angrenzen und die Vorrichtung ferner Folgendes aufweist: ein Verkapselungsmaterial (314), das den Prozessor-Die (10) und die dielektrische Schicht (104) umgibt, wobei das Verkapselungsmaterial und die erste Umverteilungsstruktur (108, 316) seitlich aneinander angrenzen.
  13. Vorrichtung nach Anspruch 12, die ferner Folgendes aufweist: eine zweite Umverteilungsstruktur (306) mit zweiten Metallisierungsstrukturen (310), wobei das Verkapselungsmaterial (314) zwischen der ersten Umverteilungsstruktur (108, 316) und der zweiten Umverteilungsstruktur (306) angeordnet ist; zweite leitfähige Durchkontaktierungen (312), die sich durch das Verkapselungsmaterial (314) erstrecken, wobei die zweiten leitfähigen Durchkontaktierungen (312) mit den zweiten Metallisierungsstrukturen (310) der zweiten Umverteilungsstruktur (306) und den ersten Metallisierungsstrukturen (112, 318) der ersten Umverteilungsstruktur (108) verbunden sind; ein Speicher-Package (200); und zweite leitfähige Verbindungselemente (324), die das Speicher-Package (400) mit den zweiten Metallisierungsstrukturen (310) der zweiten Umverteilungsstruktur (306) verbinden.
  14. Vorrichtung nach einem der Ansprüche 10 bis 13, wobei die aktiven Vorrichtungen des Prozessor-Dies (10) komplementäre Metalloxidhalbleitervorrichtungen sind und die Stromhalbleitervorrichtungen des Power-Gating-Dies (20) Bipolartransistor-Vorrichtungen mit isoliertem Gate oder Doppeldiffusions-Metalloxidhalbleitervorrichtungen sind.
  15. Vorrichtung nach einem der Ansprüche 10 bis 14, wobei der Prozessor-Die (10) und der Power-Gating-Die (20) Vorderseite-an-Vorderseite direkt gebondet sind.
  16. Vorrichtung nach einem der Ansprüche 10 bis 14, wobei der Prozessor-Die (10) und der Power-Gating-Die (20) Vorderseite an Rückseite direkt gebondet sind.
  17. Verfahren umfassend: Bonden eines Power-Gating-Dies (20) an einen Wafer (12), wobei der Wafer (12) einen Prozessor-Die (10) aufweist, wobei der Power-Gating-Die (20) und der Prozessor-Die (10) aktive Vorrichtungen mit unterschiedlichen Abständen umfassen, wobei der Power-Gating-Die (20) erste leitfähige Durchkontaktierungen (30) aufweist; Bilden einer dielektrischen Schicht (104) um den Power-Gating-Die (20) und auf dem Wafer (12); Strukturieren von Öffnungen in der dielektrischen Schicht (104), wobei die Öffnungen Die-Verbindungselemente (16B) des Prozessor-Dies (10) freilegen; Plattieren eines leitfähigen Materials in den Öffnungen und auf den Die-Verbindungselementen (16B); Planarisieren des leitfähigen Materials, um zweite leitfähige Durchkontaktierungen (106) in den Öffnungen zu bilden, wobei das Planarisieren die ersten leitfähigen Durchkontaktierungen (30) des Power-Gating-Dies (20) freilegt; und Sägen der dielektrischen Schicht (104) und des Wafers (12), um den Prozessor-Die (10) zu vereinzeln.
  18. Verfahren nach Anspruch 17, ferner umfassend: vor dem Sägen, Bilden einer Umverteilungsstruktur (108) auf dem Power-Gating-Die (20), der dielektrischen Schicht (104) und den zweiten leitfähigen Durchkontaktierungen (106), wobei das Sägen das Sägen der Umverteilungsstruktur (108) umfasst.
  19. Verfahren nach Anspruch 17 oder 18, ferner umfassend, nach dem Sägen: Einkapseln des Power-Gating-Dies (20) und der dielektrischen Schicht (104) in ein Verkapselungsmaterial (314); und Bilden einer Umverteilungsstruktur (316) auf dem Verkapselungsmaterial, dem Power-Gating-Die (20), der dielektrischen Schicht (104) und den zweiten leitfähigen Durchkontaktierungen (106).
  20. Verfahren nach einem der Ansprüche 17 bis 19, wobei der Power-Gating-Die (20) aktive Vorrichtungen eines größeren Technologieknotens aufweist als der Prozessor-Die (10).
DE102020113986.1A 2019-10-18 2020-05-26 Integrierter-schaltkreis-package und verfahren Active DE102020113986B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962916954P 2019-10-18 2019-10-18
US62/916,954 2019-10-18
US16/882,132 US11532533B2 (en) 2019-10-18 2020-05-22 Integrated circuit package and method
US16/882,132 2020-05-22

Publications (2)

Publication Number Publication Date
DE102020113986A1 DE102020113986A1 (de) 2021-04-22
DE102020113986B4 true DE102020113986B4 (de) 2023-07-27

Family

ID=75268578

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020113986.1A Active DE102020113986B4 (de) 2019-10-18 2020-05-26 Integrierter-schaltkreis-package und verfahren

Country Status (4)

Country Link
US (1) US20220359333A1 (de)
CN (1) CN112687666A (de)
DE (1) DE102020113986B4 (de)
TW (1) TWI741837B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115497931B (zh) * 2022-11-17 2023-02-17 广东省大湾区集成电路与系统应用研究院 基于TMV和Fanout的集成功率模块及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180083626A1 (en) 2016-09-20 2018-03-22 Altera Corporation Techniques For Power Control Of Circuit Blocks
US20180102776A1 (en) 2016-10-07 2018-04-12 Altera Corporation Methods and apparatus for managing application-specific power gating on multichip packages
US20180366442A1 (en) 2017-06-16 2018-12-20 Futurewei Technologies, Inc. Heterogenous 3d chip stack for a mobile processor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9559081B1 (en) * 2015-08-21 2017-01-31 Apple Inc. Independent 3D stacking
EP4181196A3 (de) * 2017-12-29 2023-09-13 INTEL Corporation Mikroelektronische anordnungen mit kommunikationsnetzwerken

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180083626A1 (en) 2016-09-20 2018-03-22 Altera Corporation Techniques For Power Control Of Circuit Blocks
US20180102776A1 (en) 2016-10-07 2018-04-12 Altera Corporation Methods and apparatus for managing application-specific power gating on multichip packages
US20180366442A1 (en) 2017-06-16 2018-12-20 Futurewei Technologies, Inc. Heterogenous 3d chip stack for a mobile processor

Also Published As

Publication number Publication date
DE102020113986A1 (de) 2021-04-22
TWI741837B (zh) 2021-10-01
CN112687666A (zh) 2021-04-20
US20220359333A1 (en) 2022-11-10
TW202117987A (zh) 2021-05-01

Similar Documents

Publication Publication Date Title
DE102018116743B4 (de) Halbleiter-Bauelement und Verfahren
DE102021111153B4 (de) Gehäustes halbleiterbauelement und verfahren zum bilden dieses bauelements
DE102020101431B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102018108051B4 (de) Integrierte Fan-Out-Packages und Verfahren zu deren Herstellung
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102019118492B4 (de) Eingebettete Spannungsreglerstruktur und Verfahren zum Bilden derselben und Verfahren zum Betrieb derselben
DE102018130035B4 (de) Package und verfahren
DE102020112959A1 (de) Integriertes schaltungspackage und verfahren
DE102020113988B4 (de) Integrierter-schaltkreis-package und verfahren
DE102020114141B4 (de) Integriertes schaltungspackage und verfahren
DE102021102836A1 (de) Integriertes schaltungspackage und verfahren
DE102021113639B3 (de) Integriertes schaltungs-package und verfahren zum bilden desselben
DE102021100133A1 (de) Integriertes schaltungspackage und verfahren
DE102020130996A1 (de) Halbleiter-package und verfahren zu dessen herstellung
DE102019133513B4 (de) Integriertes schaltungs-package und verfahren
DE102019114984B4 (de) Package für integrierte schaltungen und verfahren
DE102021119243A1 (de) Geformte dies in halbleiterpackages und deren herstellungsverfahren
DE102017123326B4 (de) Halbleiter-Packages und Verfahren zu deren Herstellung
DE102021102227A1 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102021103541A1 (de) Ic-package und verfahren
DE102020131125A1 (de) Halbleiterpaket und Verfahren zum Herstellen desselben
DE102020113986B4 (de) Integrierter-schaltkreis-package und verfahren
DE102020108481A1 (de) Halbleiter-Die-Package und Herstellungsverfahren
DE102021117899B3 (de) Verfahren zur herstellung eines integrierten schaltungs-packages
DE102023103380A1 (de) Halbleiter-packages mit gemischten bondarten und deren ausbildungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final