CN115497931B - 基于TMV和Fanout的集成功率模块及其制备方法 - Google Patents

基于TMV和Fanout的集成功率模块及其制备方法 Download PDF

Info

Publication number
CN115497931B
CN115497931B CN202211439069.5A CN202211439069A CN115497931B CN 115497931 B CN115497931 B CN 115497931B CN 202211439069 A CN202211439069 A CN 202211439069A CN 115497931 B CN115497931 B CN 115497931B
Authority
CN
China
Prior art keywords
integrated power
layer
power module
plastic package
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211439069.5A
Other languages
English (en)
Other versions
CN115497931A (zh
Inventor
廖安谋
王云
任广辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Original Assignee
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Greater Bay Area Institute of Integrated Circuit and System filed Critical Guangdong Greater Bay Area Institute of Integrated Circuit and System
Priority to CN202211439069.5A priority Critical patent/CN115497931B/zh
Publication of CN115497931A publication Critical patent/CN115497931A/zh
Application granted granted Critical
Publication of CN115497931B publication Critical patent/CN115497931B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Abstract

本发明涉及半导体封装技术领域，尤其涉及一种基于TMV和Fanout的集成功率模块及其制备方法，包括上下集成的驱动电路和DCB功率电路；所述DCB功率电路包括陶瓷基覆铜板、键合于陶瓷基覆铜板最上层的半导体功率器件和无源器件、从DCB功率塑封体的顶部延伸至陶瓷基覆铜板最上层和半导体功率器件顶部的金属孔以及设置在DCB功率塑封体顶部的金属化层；陶瓷基覆铜板的最上层和最下层的四周边缘上均刻蚀有爬电凹槽，以使陶瓷基覆铜板最上层与最下层之间满足预设的爬电距离。本发明通过扇出封装技术和三维垂直集成协同设计驱动电路和功率电路，降低了集成功率模块中的寄生参数，缩小了集成功率模块的体积。

Description

基于TMV和Fanout的集成功率模块及其制备方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种基于TMV和Fanout的集成功率模块及其制备方法。
背景技术
近年来，随着新能源汽车领域的高速发展，在电力电子技术领域中，功率模块的应用越来越广泛，对功率模块的集成度和性能的要求越来越高。
传统的集成功率模块采用的是二维集成方式，同时使用引线键合（wirebonding）工艺，这种方式制备的集成功率模块体积大，集成参数大，而且使用器件基板埋入技术来实现的模块集成，其生产工艺复杂交错，整个集成过程串联进行，导致其良率较低，严重影响系统可靠性。
发明内容
本发明的目的在于提供一种基于TMV和Fanout的集成功率模块及其制备方法，以使集成功率模块具有更小的体积，更低的寄生参数，并且具有很好的可实现性。
第一方面，本发明提供了一种基于TMV和Fanout的集成功率模块，包括集成功率模块本体，所述集成功率模块本体包括上下集成的驱动电路和DCB功率电路；
所述驱动电路包括扇出型半导体封装体以及设置在所述扇出型半导体封装体底部的金属球阵列，所述扇出型半导体封装体包括通过扇出封装方式集成的若干半导体芯片和驱动电路无源器件；
所述DCB功率电路包括DCB功率塑封体，所述DCB功率塑封体包括陶瓷基覆铜板、键合于陶瓷基覆铜板最上层的半导体功率器件和无源器件、从所述DCB功率塑封体的顶部延伸至所述陶瓷基覆铜板最上层和所述半导体功率器件顶部的金属孔以及设置在DCB功率塑封体顶部的金属化层；其中，所述陶瓷基覆铜板的最上层和最下层的四周边缘上均刻蚀有爬电凹槽，以使所述陶瓷基覆铜板最上层与最下层之间满足预设的爬电距离。
在进一步的实施方案中，所述半导体芯片包括若干半导体驱动芯片和半导体逻辑芯片。
在进一步的实施方案中，所述陶瓷基覆铜板的最上层内部和所述金属化层上均刻蚀有线路凹槽。
在进一步的实施方案中，所述陶瓷基覆铜板的下表面裸露于所述DCB功率塑封体之外。
在进一步的实施方案中，当采用无引线引脚方式塑封形成集成功率模块本体时，所述金属化层上形成有第一集成功率塑封层，所述第一集成功率塑封层塑封所述驱动电路并露出集成功率模块本体四周的对外金属引脚；
所述集成功率模块本体还包括从所述第一集成功率塑封层顶部纵向贯穿所述集成功率模块本体的第一安装孔。
在进一步的实施方案中，当采用有引线引脚方式塑封形成集成功率模块本体时，所述金属化层的四周边缘键合有引线引脚金属层，所述引线引脚金属层向所述集成功率模块本体的最外侧延伸并凸出。
在进一步的实施方案中，所述金属化层上形成有第二集成功率塑封层，驱动电路塑封于所述第二集成功率塑封层内，且所述第二集成功率塑封层的最外侧与所述金属化层的最外侧对齐，并覆盖与所述金属化层重叠部分的引线引脚金属层；
所述集成功率模块本体还包括从所述第二集成功率塑封层顶部纵向贯穿所述集成功率模块本体的第二安装孔。
第二方面，本发明提供了一种基于TMV和Fanout的集成功率模块的制备方法，所述方法包括以下步骤：
将若干半导体芯片和驱动电路无源器件通过扇出封装方式集成扇出型半导体封装体，并在所述扇出型半导体封装体的底部设置金属球阵列，形成驱动电路；
在陶瓷基覆铜板的最上层内部刻蚀线路凹槽，并在陶瓷基覆铜板最上层和最下层的四周边缘刻蚀爬电凹槽，以使所述陶瓷基覆铜板最上层与最下层之间满足预设的爬电距离；
将半导体功率器件和无源器件键合于所述陶瓷基覆铜板的最上层；
将键合有功率器件和无源器件的陶瓷基覆铜板塑封，并露出陶瓷基覆铜板的下表面，形成DCB功率塑封体；
从所述DCB功率塑封体的顶层进行钻孔，并对钻孔进行金属化处理，形成金属孔，所述金属孔分别从所述DCB功率塑封体的顶部延伸至所述陶瓷基覆铜板的最上层和所述半导体功率器件的顶部；
金属化所述DCB功率塑封体的顶部，形成金属化层，并在所述金属化层上刻蚀线路凹槽，形成DCB功率电路；
集成所述驱动电路和所述DCB功率电路，并塑封形成集成功率模块本体。
在进一步的实施方案中，当采用无引线引脚方式塑封形成集成功率模块本体时，在金属化层上形成有第一集成功率塑封层，以将所述驱动电路塑封于所述第一集成功率塑封层内，并露出集成功率模块本体四周的对外金属引脚；
从所述第一集成功率塑封层的顶部进行钻孔，并使该钻孔纵向贯穿所述集成功率模块本体，形成第一安装孔。
在进一步的实施方案中，当采用有引线引脚方式塑封形成集成功率模块本体时，在金属化层的四周边缘键合引线引脚金属层，所述引线引脚金属层向所述集成功率模块本体的最外侧延伸并凸出；
在金属化层上形成有第二集成功率塑封层，以将所述驱动电路塑封于所述第二集成功率塑封层内，并使所述第二集成功率塑封层的最外侧与所述金属化层的最外侧对齐，覆盖与所述金属化层重叠部分的引线引脚金属层；
从所述第二集成功率塑封层的顶部进行钻孔，并使该钻孔纵向贯穿所述集成功率模块本体，形成第二安装孔。
本发明提供了一种基于TMV和Fanout的集成功率模块及其制备方法，所述集成功率模块包括上下集成的驱动电路和DCB功率电路，所述驱动电路包括扇出型半导体封装体以及设置在所述扇出型半导体封装体底部的金属球阵列，所述DCB功率电路包括陶瓷基覆铜板、键合于陶瓷基覆铜板最上层的半导体功率器件和无源器件、从DCB功率塑封体的顶部延伸至陶瓷基覆铜板最上层和半导体功率器件顶部的金属孔以及设置在DCB功率塑封体顶部的金属化层。相比于现有技术，本发明通过扇出封装技术和三维垂直集成协同设计驱动电路和功率电路，有效降低了集成功率模块中的寄生参数，缩小了集成功率模块的体积，具有高集成、小型化、高良率、低成本的优良性能。
附图说明
图1是本发明实施例提供的基于TMV和Fanout的集成功率模块整体结构示意图；
图2是本发明实施例提供的驱动电路集成结构示意图；
图3是本发明实施例提供的陶瓷基覆铜板DCB结构示意图；
图4是本发明实施例提供的DCB刻蚀线路凹槽和爬电凹槽示意图；
图5是本发明实施例提供的半导体功率器件和无源器件键合步骤示意图；
图6是本发明实施例提供的DCB功率塑封体结构示意图；
图7是本发明实施例提供的DCB功率塑封体钻孔及金属化示意图；
图8是本发明实施例提供的金属化层形成及线路刻蚀示意图；
图9是本发明实施例提供的驱动电路和DCB功率电路集成示意图；
图10是本发明实施例提供的通过无引线引脚方式塑封形成集成功率模块本体的示意图；
图11是本发明实施例提供的有金属化层的四周边缘键合引线引脚金属层的示意图；
图12是本发明实施例提供的通过有引线引脚方式塑封形成集成功率模块本体的示意图；
图13是本发明实施例提供的集成功率模块基本原理示意图。
图形标注：
扇出型半导体封装体10；金属球阵列11；半导体芯片101；驱动电路无源器件102；DCB功率塑封体20；陶瓷基覆铜板201；半导体功率器件202；无源器件203；金属孔204；金属化层205；线路凹槽206；爬电凹槽207；第一集成功率塑封层30；对外金属引脚31；第一安装孔40；引线引脚金属层50；第二集成功率塑封层60；第二安装孔70；扇出封装（Fanout RDL）100；Molding 200。
具体实施方式
下面结合附图具体阐明本发明的实施方式，实施例的给出仅仅是为了说明目的，并不能理解为对本发明的限定，包括附图仅供参考和说明使用，不构成对本发明专利保护范围的限制，因为在不脱离本发明精神和范围基础上，可以对本发明进行许多改变。
参考图1，本发明实施例提供了一种基于TMV和Fanout的集成功率模块，如图1所示，包括：集成功率模块本体，所述集成功率模块本体包括上下集成的驱动电路和DCB（Direct Copper Bonding，陶瓷基覆铜板）功率电路。
如图2所示，所述驱动电路包括扇出型半导体封装体10以及设置在所述扇出型半导体封装体底部的金属球阵列11，所述扇出型半导体封装体包括通过扇出封装（FanoutRDL）100的方式集成的若干半导体芯片101和驱动电路无源器件102；在本实施例中，所述半导体芯片包括若干半导体驱动芯片和半导体逻辑芯片，需要说明的是，本实施例对半导体芯片、驱动电路无源器件所述金属球阵列中的金属球等元件数量不作具体限制，本领域技术人员可根据实际电路结构设计。
本实施例利用Fanout（扇出）封装技术，实现了驱动电路集成，其中，驱动电路包含多个半导体驱动芯片、半导体逻辑芯片和无源器件等元件，本实施例采用扇出封装方式集成驱动电路，无需进行引线键合，降低了引线键合引入的寄生电感。
在一个实施例中，所述DCB功率电路包括通过Molding 200的方式塑封形成的DCB功率塑封体20，所述DCB功率塑封体20包括陶瓷基覆铜板201、键合于陶瓷基覆铜板201最上层的半导体功率器件202和无源器件203、从所述DCB功率塑封体20的顶部延伸至所述陶瓷基覆铜板201最上层（金属层）和所述半导体功率器件202顶部金属导体的金属孔204以及设置在DCB功率塑封体20顶部的金属化层205；其中，所述陶瓷基覆铜板201的下表面裸露于所述DCB功率塑封体20之外，以通过陶瓷基覆铜板201下表面的底部金属进行散热；在集成功率模块的使用过程中，底部金属会通过导热硅脂把热传导给散热片，或者直接与散热片键合在一起，达到更好的散热效果。
其中，所述DCB功率电路中的无源器件203包括温敏电阻等元件，所述温敏电阻主要用于检测集成功率模块内部的温度；需要说明的是，在本实施例中，整个Fanout（扇出）封装与半导体功率器件之间的位置关系应保证驱动信号的走线尽量短。
在本实施例中，所述陶瓷基覆铜板201的最上层内部和所述金属化层205上均刻蚀有线路凹槽206，其中，线路凹槽包括电路互联线路凹槽和集成功率模块引脚凹槽；所述陶瓷基覆铜板201最上层和最下层的四周边缘上均刻蚀有爬电凹槽207，以使所述陶瓷基覆铜板最上层与最下层之间满足预设的爬电距离，需要说明的是，陶瓷基覆铜板201的最上层和最下层的刻蚀均需刻蚀掉对应刻蚀位置的金属，露出陶瓷基覆铜板的中间陶瓷层。
本实施例通过刻蚀DCB最上层和最下层边沿四周的部分金属，确保DCB最上层和最下层有足够的爬电距离，同时本实施例还需对DCB最上层内部进行刻蚀，以形成实际电路结构所需要的线路。
在图1中，当采用无引线引脚方式塑封形成集成功率模块本体时，所述金属化层上形成有第一集成功率塑封层30，所述第一集成功率塑封层30塑封所述驱动电路并露出集成功率模块本体四周的对外金属引脚31；在本实施例中，所述集成功率模块本体还包括从所述第一集成功率塑封层顶部纵向贯穿所述集成功率模块本体的第一安装孔40。
本实施例通过无引线引脚方式塑封形成集成功率模块本体，需要露出集成功率模块四周的对外引脚。
在另一个实施例中，如图12所示，当采用有引线引脚方式塑封形成集成功率模块本体时，所述金属化层的四周边缘键合有引线引脚金属层50，所述引线引脚金属层50向所述集成功率模块本体的最外侧延伸并凸出，同时在所述金属化层上形成有第二集成功率塑封层60，驱动电路塑封于所述第二集成功率塑封层60内，且所述第二集成功率塑封层60的最外侧与所述金属化层205的最外侧对齐，并覆盖与所述金属化层重叠部分的引线引脚金属层50；在本实施例中，所述集成功率模块本体还包括从所述第二集成功率塑封层顶部纵向贯穿所述集成功率模块本体的第二安装孔70。
本发明实施例提供的一种基于TMV（Through Molding Via）和Fanout（扇出）的集成功率模块，所述集成功率模块通过将驱动电路和DCB功率电路分开、协同设计，在使用垂直三维集成的同时，也采用了Fanout（扇出）封装技术，解决了传统的集成功率模块通过器件基板埋入技术实现模块集成，生产工艺复杂交错，整个集成过程串联进行，良率低的问题，不仅避免了使用引线键合（Wirebonding）方式引入的寄生电感，同时又可以缩短布线，从而减少集成功率模块的寄生参数，具有体积小，良率高的优点。
在一个实施例中，如图2-图10所示，为了获得图1的集成功率模块结构，本发明实施例提供了一种基于TMV和Fanout的集成功率模块的制备方法，所述方法包括以下步骤：
如图2所示，在步骤S1中，将若干半导体芯片101和驱动电路无源器件102通过扇出封装（Fanout RDL）100的方式集成扇出型半导体封装体10，并在所述扇出型半导体封装体10的底部设置金属球阵列11，形成驱动电路，其中，所述半导体芯片包括若干半导体驱动芯片和半导体逻辑芯片；
如图3、图4所示，在步骤S2中，准备陶瓷基覆铜板201，在陶瓷基覆铜板201的最上层内部刻蚀线路凹槽206，并在陶瓷基覆铜板201最上层和最下层的四周边缘刻蚀爬电凹槽207，以使所述陶瓷基覆铜板201最上层与最下层之间满足预设的爬电距离；
如图5所示，在步骤S3中，将半导体功率器件202和无源器件203键合于所述陶瓷基覆铜板201的最上层；
如图6所示，在步骤S4中，通过Molding 200的方式将键合有半导体功率器件202和无源器件203的陶瓷基覆铜板201塑封，并露出陶瓷基覆铜板201的下表面，形成DCB功率塑封体20；
如图7所示，在步骤S5中，从所述DCB功率塑封体20的顶层进行钻孔，并对钻孔进行金属化处理，形成金属孔204，所述金属孔204分别从所述DCB功率塑封体20的顶部延伸至所述陶瓷基覆铜板201的最上层和所述半导体功率器件202的顶部；
如图8所示，在步骤S6中，金属化所述DCB功率塑封体20的顶部，形成金属化层205，并在所述金属化层205上刻蚀线路凹槽206，形成DCB功率电路；
如图9、图10所示，在步骤S7中，集成所述驱动电路和所述DCB功率电路，并塑封形成集成功率模块本体。
在图10中，当采用无引线引脚方式塑封形成集成功率模块本体时，所述塑封形成集成功率模块本体的步骤包括：
S711.在金属化层上形成有第一集成功率塑封层30，以将所述驱动电路塑封于所述第一集成功率塑封层30内，并露出集成功率模块本体四周的对外金属引脚31。
S712.从所述第一集成功率塑封层30的顶部进行钻孔，并使该钻孔纵向贯穿所述集成功率模块本体，形成第一安装孔40。
在另一实施例中，如图11、图12所示，当采用有引线引脚方式塑封形成集成功率模块本体时，为了获得图12的集成功率模块结构，所述塑封形成集成功率模块本体的步骤包括：
S721.在金属化层的四周边缘键合引线引脚金属层50，所述引线引脚金属层50向所述集成功率模块本体的最外侧延伸并凸出，具体如图11所示。
S722.在金属化层上形成有第二集成功率塑封层60，以将所述驱动电路塑封于所述第二集成功率塑封层60内，并使所述第二集成功率塑封层60的最外侧与所述金属化层205的最外侧对齐，覆盖与所述金属化层205重叠部分的引线引脚金属层50。
S723.从所述第二集成功率塑封层的顶部进行钻孔，并使该钻孔纵向贯穿所述集成功率模块本体，形成第二安装孔70，具体如图12所示，为了便于理解本实施例的集成功率模块制备，如图13所示，本实施例提供了集成功率模块基本原理示意图。
需要说明的是，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
关于一种基于TMV和Fanout的集成功率模块的制备方法的具体限定可以参见上述对于一种基于TMV和Fanout的集成功率模块的限定，此处不再赘述。本领域普通技术人员可以意识到，结合本申请所公开的实施例描述的各个模块和步骤，能够以硬件、软件或者两者结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
本发明实施例提供的一种基于TMV和Fanout的集成功率模块的制备方法，所述方法利用扇出封装技术实现驱动电路集成，降低了引线键合引入的寄生电感，同时使用了垂直三维集成的方式集成功率器件实现了基于TMV和Fanout的集成功率模块。与现有技术相比，本申请采用了TMV（Through Molding Via）技术以及Fanout（扇出）封装技术，并且通过三维垂直互联，避免了使用引线键合（Wirebonding）方式引入的寄生电感，同时缩短了布线，减少了寄生参数和结构体积，降低了成本，有效提高集成功率模块的良率。
以上所述实施例仅表达了本申请的几种优选实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本申请的保护范围。因此，本申请专利的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种基于TMV和Fanout的集成功率模块，其特征在于：包括集成功率模块本体，所述集成功率模块本体包括上下集成的驱动电路和DCB功率电路；
所述驱动电路包括扇出型半导体封装体以及设置在所述扇出型半导体封装体底部的金属球阵列，所述扇出型半导体封装体包括通过扇出封装方式集成的若干半导体芯片和驱动电路无源器件；
所述DCB功率电路包括DCB功率塑封体，所述DCB功率塑封体包括陶瓷基覆铜板、键合于陶瓷基覆铜板最上层的半导体功率器件和无源器件、从所述DCB功率塑封体的顶部延伸至所述陶瓷基覆铜板最上层和所述半导体功率器件顶部的金属孔以及设置在DCB功率塑封体顶部的金属化层；其中，所述陶瓷基覆铜板的最上层内部和所述金属化层上均刻蚀有线路凹槽；所述陶瓷基覆铜板的最上层和最下层的四周边缘上均刻蚀有爬电凹槽，以使所述陶瓷基覆铜板最上层与最下层之间满足预设的爬电距离。
2.如权利要求1所述的一种基于TMV和Fanout的集成功率模块，其特征在于：所述半导体芯片包括若干半导体驱动芯片和半导体逻辑芯片。
3.如权利要求1所述的一种基于TMV和Fanout的集成功率模块，其特征在于：所述陶瓷基覆铜板的下表面裸露于所述DCB功率塑封体之外。
4.如权利要求1所述的一种基于TMV和Fanout的集成功率模块，其特征在于：当采用无引线引脚方式塑封形成集成功率模块本体时，所述金属化层上形成有第一集成功率塑封层，所述第一集成功率塑封层塑封所述驱动电路并露出集成功率模块本体四周的对外金属引脚；
所述集成功率模块本体还包括从所述第一集成功率塑封层顶部纵向贯穿所述集成功率模块本体的第一安装孔。
5.如权利要求1所述的一种基于TMV和Fanout的集成功率模块，其特征在于：当采用有引线引脚方式塑封形成集成功率模块本体时，所述金属化层的四周边缘键合有引线引脚金属层，所述引线引脚金属层向所述集成功率模块本体的最外侧延伸并凸出。
6.如权利要求5所述的一种基于TMV和Fanout的集成功率模块，其特征在于：所述金属化层上形成有第二集成功率塑封层，驱动电路塑封于所述第二集成功率塑封层内，且所述第二集成功率塑封层的最外侧与所述金属化层的最外侧对齐，并覆盖与所述金属化层重叠部分的引线引脚金属层；
所述集成功率模块本体还包括从所述第二集成功率塑封层顶部纵向贯穿所述集成功率模块本体的第二安装孔。
7.一种基于TMV和Fanout的集成功率模块的制备方法，其特征在于，所述方法包括以下步骤：
将若干半导体芯片和驱动电路无源器件通过扇出封装方式集成扇出型半导体封装体，并在所述扇出型半导体封装体的底部设置金属球阵列，形成驱动电路；
在陶瓷基覆铜板的最上层内部刻蚀线路凹槽，并在陶瓷基覆铜板最上层和最下层的四周边缘刻蚀爬电凹槽，以使所述陶瓷基覆铜板最上层与最下层之间满足预设的爬电距离；
将半导体功率器件和无源器件键合于所述陶瓷基覆铜板的最上层；
将键合有功率器件和无源器件的陶瓷基覆铜板塑封，并露出陶瓷基覆铜板的下表面，形成DCB功率塑封体；
从所述DCB功率塑封体的顶层进行钻孔，并对钻孔进行金属化处理，形成金属孔，所述金属孔分别从所述DCB功率塑封体的顶部延伸至所述陶瓷基覆铜板的最上层和所述半导体功率器件的顶部；
金属化所述DCB功率塑封体的顶部，形成金属化层，并在所述金属化层上刻蚀线路凹槽，形成DCB功率电路；
集成所述驱动电路和所述DCB功率电路，并塑封形成集成功率模块本体。
8.如权利要求7所述的一种基于TMV和Fanout的集成功率模块的制备方法，其特征在于：当采用无引线引脚方式塑封形成集成功率模块本体时，在金属化层上形成有第一集成功率塑封层，以将所述驱动电路塑封于所述第一集成功率塑封层内，并露出集成功率模块本体四周的对外金属引脚；
从所述第一集成功率塑封层的顶部进行钻孔，并使该钻孔纵向贯穿所述集成功率模块本体，形成第一安装孔。
9.如权利要求7所述的一种基于TMV和Fanout的集成功率模块的制备方法，其特征在于：当采用有引线引脚方式塑封形成集成功率模块本体时，在金属化层的四周边缘键合引线引脚金属层，所述引线引脚金属层向所述集成功率模块本体的最外侧延伸并凸出；
在金属化层上形成有第二集成功率塑封层，以将所述驱动电路塑封于所述第二集成功率塑封层内，并使所述第二集成功率塑封层的最外侧与所述金属化层的最外侧对齐，覆盖与所述金属化层重叠部分的引线引脚金属层；
从所述第二集成功率塑封层的顶部进行钻孔，并使该钻孔纵向贯穿所述集成功率模块本体，形成第二安装孔。
CN202211439069.5A 2022-11-17 2022-11-17 基于TMV和Fanout的集成功率模块及其制备方法 Active CN115497931B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211439069.5A CN115497931B (zh) 2022-11-17 2022-11-17 基于TMV和Fanout的集成功率模块及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211439069.5A CN115497931B (zh) 2022-11-17 2022-11-17 基于TMV和Fanout的集成功率模块及其制备方法

Publications (2)

Publication Number Publication Date
CN115497931A CN115497931A (zh) 2022-12-20
CN115497931B true CN115497931B (zh) 2023-02-17

Family

ID=85116017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211439069.5A Active CN115497931B (zh) 2022-11-17 2022-11-17 基于TMV和Fanout的集成功率模块及其制备方法

Country Status (1)

Country Link
CN (1) CN115497931B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7982305B1 (en) * 2008-10-20 2011-07-19 Maxim Integrated Products, Inc. Integrated circuit package including a three-dimensional fan-out / fan-in signal routing
CN105405827A (zh) * 2015-12-22 2016-03-16 华进半导体封装先导技术研发中心有限公司 一种低成本多层堆叠扇出型封装结构及其制备方法
CN105990266A (zh) * 2015-02-26 2016-10-05 台达电子工业股份有限公司 功率转换电路的封装模块及其制造方法
US10163832B1 (en) * 2017-10-27 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package, redistribution circuit structure, and method of fabricating the same
CN111106013A (zh) * 2019-10-31 2020-05-05 广东芯华微电子技术有限公司 Tmv结构的制备方法、大板扇出型异构集成封装结构及其制备方法
CN114050111A (zh) * 2021-11-16 2022-02-15 江苏芯德半导体科技有限公司 一种扇出型封装方法及扇出型封装结构
CN114078786A (zh) * 2020-08-12 2022-02-22 台达电子企业管理（上海）有限公司 功率模块组装结构
CN114649292A (zh) * 2022-03-11 2022-06-21 无锡中微高科电子有限公司 一种三维扇出型封装结构及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101942742B1 (ko) * 2017-10-26 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
CN108389822A (zh) * 2018-01-31 2018-08-10 浙江卓晶科技有限公司 一种三维扇出型集成封装结构及其封装工艺
KR102547250B1 (ko) * 2018-12-20 2023-06-23 삼성전자주식회사 반도체 패키지
DE102020113986B4 (de) * 2019-10-18 2023-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierter-schaltkreis-package und verfahren
US11756942B2 (en) * 2020-09-15 2023-09-12 Sj Semiconductor (Jiangyin) Corporation Fan-out packaging structure and method
CN114188226A (zh) * 2020-09-15 2022-03-15 盛合晶微半导体(江阴)有限公司 扇出型封装结构及封装方法
CN114141727A (zh) * 2021-12-14 2022-03-04 华天科技（昆山）电子有限公司 一种多芯片三维集成扇出型封装结构及其制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7982305B1 (en) * 2008-10-20 2011-07-19 Maxim Integrated Products, Inc. Integrated circuit package including a three-dimensional fan-out / fan-in signal routing
CN105990266A (zh) * 2015-02-26 2016-10-05 台达电子工业股份有限公司 功率转换电路的封装模块及其制造方法
CN105405827A (zh) * 2015-12-22 2016-03-16 华进半导体封装先导技术研发中心有限公司 一种低成本多层堆叠扇出型封装结构及其制备方法
US10163832B1 (en) * 2017-10-27 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package, redistribution circuit structure, and method of fabricating the same
CN111106013A (zh) * 2019-10-31 2020-05-05 广东芯华微电子技术有限公司 Tmv结构的制备方法、大板扇出型异构集成封装结构及其制备方法
CN114078786A (zh) * 2020-08-12 2022-02-22 台达电子企业管理（上海）有限公司 功率模块组装结构
CN114050111A (zh) * 2021-11-16 2022-02-15 江苏芯德半导体科技有限公司 一种扇出型封装方法及扇出型封装结构
CN114649292A (zh) * 2022-03-11 2022-06-21 无锡中微高科电子有限公司 一种三维扇出型封装结构及其制作方法

Also Published As

Publication number Publication date
CN115497931A (zh) 2022-12-20

Similar Documents

Publication Publication Date Title
KR101277429B1 (ko) 스택 다이 ｂｇａ 또는 ｌｇａ 컴포넌트 어셈블리
US10381326B2 (en) Structure and method for integrated circuits packaging with increased density
US4616406A (en) Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit layers therein
EP2228824A1 (en) Embedded chip package with chips stacked in an interconnecting laminate
US20050168960A1 (en) Module with a built-in component, and electronic device with the same
US20070289127A1 (en) Coreless cavity substrates for chip packaging and their fabrication
CN107464804B (zh) 包括散热器的半导体封装及其制造方法
CN103367169A (zh) 超薄包埋模模块及其制造方法
US20220262733A1 (en) Through-Core Via
WO2022042682A1 (zh) 半导体封装方法及半导体封装结构
CN115497931B (zh) 基于TMV和Fanout的集成功率模块及其制备方法
CN110246812A (zh) 一种半导体封装结构及其制作方法
US10497655B2 (en) Methods, circuits and systems for a package structure having wireless lateral connections
TW201929161A (zh) 用於系統級封裝之高效能模組
Lee et al. Three-dimensional integrated circuit (3D-IC) package using fan-out technology
CN114695316A (zh) 用于半导体器件和外部部件的三维封装
TW202201568A (zh) 具有整合式被動元件的分離式基板中介層
JP3757766B2 (ja) 半導体装置及びその製造方法、並びに電子機器
CN111952284A (zh) 一种堆叠封装结构及其制造方法
CN215220719U (zh) 一种双面封装结构
JP4099072B2 (ja) 部品内蔵モジュール
TW202336879A (zh) 具有電磁干擾屏蔽及/或天線的3d互連件
CN112071810A (zh) 芯片封装结构及方法
CN117650127A (zh) 一种半导体封装结构及其制备方法
CN115101514A (zh) 一种高密度3d堆叠扇出型封装结构及其制造工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant